JP2001083522A - 液晶表示装置及び薄膜トランジスタ基板 - Google Patents

液晶表示装置及び薄膜トランジスタ基板

Info

Publication number
JP2001083522A
JP2001083522A JP26279899A JP26279899A JP2001083522A JP 2001083522 A JP2001083522 A JP 2001083522A JP 26279899 A JP26279899 A JP 26279899A JP 26279899 A JP26279899 A JP 26279899A JP 2001083522 A JP2001083522 A JP 2001083522A
Authority
JP
Japan
Prior art keywords
liquid crystal
pixel electrode
substrate
alignment
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26279899A
Other languages
English (en)
Other versions
JP4391634B2 (ja
Inventor
Takahiro Sasaki
貴啓 佐々木
Arihiro Takeda
有広 武田
Koji Tsukadai
浩司 塚大
Yoshiro Koike
善郎 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP26279899A priority Critical patent/JP4391634B2/ja
Priority to US09/662,236 priority patent/US6927824B1/en
Priority to TW089118840A priority patent/TWI288284B/zh
Publication of JP2001083522A publication Critical patent/JP2001083522A/ja
Priority to US10/423,086 priority patent/US6888602B2/en
Priority to US10/657,996 priority patent/US6897929B2/en
Priority to US10/791,163 priority patent/US7110074B2/en
Priority to US10/922,549 priority patent/US7193672B2/en
Priority to US11/496,941 priority patent/US7505103B2/en
Application granted granted Critical
Publication of JP4391634B2 publication Critical patent/JP4391634B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】液晶表示装置に関し、応答特性を改善し、製造
歩留まりを向上する。 【解決手段】電極を有する一対の基板1,12の少なく
とも一方に、複数の構成単位からなる線状の構造物又は
線状のスリットを設けて電圧印加時の液晶配向を制御す
る垂直配向型の液晶表示装置において、画素電極30上
の構造物又は前記電極内のスリット30aと一方の基板
1上の画素電極30のエッジとが交差する部分に、液晶
分子がs=−1の配向特異点を形成するための配向制御
手段を設ける。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、液晶表示装置(L
CD)及び薄膜トランジスタ基板に関し、より詳しく
は、VA型方式の液晶表示装置と薄膜トランジスタ基板
に関する。
【0002】
【従来の技術】TN型TFT−LCDの製造技術は、近
年において各段の進歩を遂げ、正面でのコントラスト・
色再現性などはCRTを凌駕するまでに至っている。し
かし、TN(twisted nematic) −LCDには視野角が狭
いという大きな欠点があり、そのために用途が限定され
るという問題があった。
【0003】図1(a) 〜図1(c) は、この問題を説明す
る図である。図1(a) は2つの電極101、102間に
電圧を印加しない白を表示する状態であり、図1(b)
は、中間の電位V1 を2つの電極101,102間に印
加した中間調を表示する状態であり、図1(c) は、所定
の電圧V2 を2つの電極101,102間に印加して黒
を表示する状態である。
【0004】図1(a) 〜図1(c) では、2つの電極10
1,102の対向面にはそれぞれ配向方向を90度異な
らせて配向膜103,104が形成されている。また、
2つの電極101,102のそれぞれの外側には、特に
図示しないが、直線偏光方向が互いに90度捩じれた状
態で偏光板が配置されている。なお、図1(a) 〜図1
(c) に示した液晶分子Lは、配向膜103,104の配
向方向に従って捩じれているが、ここでは便宜的に捩じ
れを考慮しないで図示している。
【0005】ところで、図1(a) に示したような電圧を
印加しない状態では液晶分子Lは同じ方向に、ごく僅か
の傾斜角(1゜〜5゜程度)をもって配向している。こ
の状態ではどの方位でもほぼ白に見える。また、図1
(c) に示したような電圧V2 を印加した状態では、配向
膜103,104表面の近傍を除いた中間の液晶分子L
は垂直方向に配向され、入射した直線偏光は偏光板によ
り遮られるので、外側から黒く見える。この時、一方の
電極101に斜めに入射する光は、垂直方向に配向され
た液晶分子の向きに対して斜めに通過するため偏向方向
がある程度捩じれるために、外側からは完全な黒ではな
く、中間調(グレイ)に見える。
【0006】さらに、図1(b) に示すように、図1(c)
の状態より低い中間の電圧V1 を印加した状態では、配
向膜103,104の近傍の液晶分子はやはり水平方向
に配向されるが、セルの中間部では液晶分子Lが斜めに
立ち上がる。そのため、液晶の複屈折性がいくぶん失わ
れ、透過率が低下して中間調(グレイ)表示になる。し
かし、これは液晶パネルに対して垂直に入射した光につ
いてのみいえることで、一方の電極101の面に斜めに
入射した光、すなわち図の左と右の方向から見た場合で
様子が異なる。
【0007】即ち、図1(b) において、右下から左上に
向かう光に対して液晶分子Lの向きは平行になる。従っ
て、液晶は殆ど複屈折効果を発揮しないため、左側から
見ると黒く見えることなる。これに対して、左下から右
上に向かう光に対しては液晶分子Lの向きは垂直になる
ので、液晶分子Lは入射した光に対して大きな複屈折効
果を発揮し、入射した光は捩じれるので、白に近い色で
見えることになる。即ち、図1(b) では、視野角によっ
て表示強度が変わることになり、この点がTN−LCD
の最大の欠点となる。
【0008】そこで、応答速度を低下させずに視野角特
性を改善する方式として垂直配向膜を使用するVA(Ve
rtically aligned)方式が提案されている。図2(a) 〜
図2(c) は、VA方式を説明する図である。VA方式
は、ネガ型液晶材料と垂直配向膜を組み合わせた方式で
ある。まず、図2(a) に示すように、電圧無印加時には
液晶分子は垂直方向に配向して黒表示になる。なお、V
A方式では、配向膜103,104は垂直配向処理が施
されている。
【0009】また、図2(c) に示すように所定の電圧を
2つの電極101,102間に印加すると、液晶分子L
は水平方向に配向し、白表示になる。VA方式は、TN
方式に比べて表示のコントラストが高く、応答速度も速
く、白表示と黒表示における視覚特性も良好である。さ
らに、図2(b) に示すように、白表示の時より小さな電
圧を2つの電極101,102間に印加すると、液晶分
子Lは斜めの方向に配向することになる。この場合、電
極101の面に対して垂直方向の光は、表示パネルでは
中間調として表示される。しかし、図2(b) において、
右下から左上に向かう光に対しては液晶分子Lは平行に
なる。従って、液晶分子Lは殆ど複屈折効果を発揮しな
いために、左側から見ると黒く見えることになる。これ
に対して、左下から右上に向かう光に対しては液晶分子
Lは垂直になるので、液晶分子Lは入射した光に対して
大きな複屈折効果を発揮し、入射した光は捩じれるので
白に近い表示になる。
【0010】このようにVA方式では、電圧無印加時も
配向膜近傍の液晶分子がほぼ垂直なため、TN方式より
各段にコントラストが高く、視野角特性にも優れてい
る。しかし、VA方式で中間調表示を行う場合に、視野
角を変えると表示強度が変わるというTN方式と同様の
問題があり、視野角特性という面ではまだ不十分であっ
た。
【0011】本出願人は、従来の垂直配向を使用し、液
晶材料として誘電率異方性が負のいわゆるネガ型液晶を
電極間に封入して、電圧印加時の液晶分子の傾斜方向が
1画素内の複数の領域で異なるように規制するドメイン
規制手段を設ける構成を、特願平10-185836 号で開示し
ている。図3(a) 〜図3(c) は、そのドメイン規制手段
として第1の基板側の1画素の電極111にスリットS
を設け、第2の基板側の電極112の上には1画素内で
突起Pを設けた構造を採用した場合の配向分割による視
覚特性の改善の原理を説明する図である。
【0012】図3(a) に示すように、電圧を印加しない
状態では液晶分子Lは基板表面に対して垂直に配向す
る。また、図3(c) に示すように、相対向する電極11
1,112の間に所定の電圧を印加すると、液晶分子L
は基板面に対してほぼ水平になって白表示が得られる。
さらに、図3(b) に示すように、中間の電圧を電極11
1,112間に印加すると、スリットS(電極エッジ
部)Sで基板表面に対して斜めの電界が発生する。ま
た、突起P表面近傍の液晶分子Lは、電圧無印加の状態
から僅かに傾斜する。この突起Pの傾斜面と斜め電界の
影響により液晶分子Lの傾斜方向が決定され、突起Pの
真ん中とスリット部111sの真ん中でそれぞれ液晶分
子113の配向方向が分割される。
【0013】この時、例えば基板の真下から真上に透過
する光は、液晶分子Lが多少傾斜しているため、若干の
複屈折の影響を受けて透過が抑えられ、グレイの中間調
表示が得られる。右下から左上に透過する光は、液晶分
子Lが左方向に傾斜した領域では透過しにくい一方、液
晶分子Lが右方向に傾斜した領域では非常に透過しやす
く、これらを平均するとグレイの中間調表示が得られ
る。また、左下から右上に透過する光も同様の原理でグ
レイ表示となる。これにより、1画素の全方位で均一な
中間調表示が得られる。
【0014】従って、図3(b) では、黒、中間調、白の
表示状態の全てにおいて、視野角依存性の少ない良好な
表示が得られる。図3(a) 〜図3(c) では、ドメイン規
制手段として、第1の基板側の電極111の1画素にス
リットを設け、第2の基板側の電極112の上には1画
素内で突起20を設けているが、他の手段でも実現でき
る。その新たなVA方式を、以下にMVA(multi-domai
n vertical alignment)方式という。
【0015】図4(a) 〜図4(c) は、ドメイン規制手段
を実現する例を示す図である。図4(a) は電極形状のみ
で実現する例を示し、図4(b) は基板表面の形状を工夫
する例を示し、図4(c) は、電極形状と基板表面の形状
を工夫する例を示す。これらの例のいずれも図3(a) 〜
図3(c) に示す配向が得られるが、それぞれの構造は多
少異なる。
【0016】次に、図4(b) に示した2つの基板の対向
面上に突起を設けた場合を例にして説明する。図4(b)
において、2つの基板の対向面側の電極111,112
の上には、互い違いに配向方向を分割するための突起P
1 、P2 が形成されており、それらの内側の面の上に垂
直配向膜113,114が設けられている。垂直配向膜
には垂直配向処理が施されている。2つの基板間に注入
している液晶はネガ型である。電圧無印加時には、垂直
配向膜上では液晶分子Lは基板面に対して垂直に配向す
る。突起P1 、P2 での液晶分子Lもその斜面に垂直に
配向しようとするので、突起P1 、P2 上の液晶分子L
は傾斜する。しかし、電圧無印加時には、突起P 1 、P
2 を除く領域の殆どの部分では、液晶分子Lは基板面に
対してほぼ垂直に配向するため、図3(a) に示したよう
に良好な黒表示が得られる。
【0017】電圧印加時には、液晶分子Lは突起P1
2 のない部分では基板に平行(電界は基板に垂直)で
あるが、突起P1 、P2 の近傍では傾斜する。即ち、電
圧印加時には、液晶分子Lは電界の強度の応じて傾斜す
るが、電界は基板に垂直な向きであってラビングによっ
て傾斜方向を規定していない場合には、電界に対して傾
斜する方位は360゜の全ての方向があり得る。突起P
1 、P2 では、電界は突起P1 、P2 の斜面に平行にな
る方向に傾いており、電圧が印加されると液晶分子Lは
電界に垂直な方向に傾くが、この方向は突起P1 、P2
によりもともと傾斜している方向と一致しており、より
安定的に配向することになる。このように、突起P1
2 は、その傾斜と斜面の電界の両方の効果によって安
定した配向を得ている。更に、強い電圧が印加される
と、液晶分子Lは基板にほぼ平行になる。
【0018】以上のように、突起P1 、P2 は電圧を印
加した時の液晶分子Lの配向する方位を決定するトリガ
の役割を果たしている。図4(a) では、両方は或いは片
方の電極111,112にスリットS1 、S2を設けて
いる。配向膜113,114には垂直配向処理を施し、
基板間にネガ型液晶を封入する。電圧を印加しない状態
では、液晶分子は基板表面に対して垂直に配向するが、
電圧を印加するとスリット(電極エッジ部)S1 、S2
で基板表面に対して斜めの方向の電界が発生する。この
斜めの電界の影響で液晶分子Lの傾斜方向が決定され、
図示のように左右方向に液晶の配向方向が分割される。
【0019】図4(c) は、図4(a) と図4(b) の方式を
組み合わせた例であり、一方の電極111にはスリット
Sが形成され、他方の電極112の上には突起Pが設け
られている。以上、3つのドメイン規制手段を実現する
例を示したが、いろいろな変形が可能である。
【0020】図5は、4方向に配向分割する液晶表示パ
ネルにおけるバスライン、突起、画素、電極との配置関
係を示す平面図であり、図6は、図5のIーI線断面図
である。図5、図6において、TFT基板121上に
は、X方向(図中横方向)に延在する複数のゲートバス
ライン122がY方向(図中縦方向)に間隔をおいて形
成されている。また、各ゲートバスライン122の間に
はX方向に延在する容量バスライン123が形成されて
いる。その容量バスライン123からは後述するドレイ
ンバスラインの一部に対向するように補助容量支線12
3aがゲートバスライン122に接触しない程度の長さ
でY方向に形成されている。
【0021】それらのゲートバスライン122と容量バ
スライン123は、第1絶縁膜124によって覆われて
いる。さらに、第1絶縁膜124上には、Y方向に延在
する複数のドレインバスライン125がX方向に間隔を
おいて形成されている。ゲートバスライン122とドレ
インバスライン125の交差箇所に対応してTFT(薄
膜トランジスタ)126が形成されている。TFT12
6は、第1絶縁膜124を介してゲートバスライン12
5上に形成された半導体層126aと、半導体層126
aの上に形成されたドレイン電極126dと、半導体層
126aの上に形成されたソース電極126sを有して
おり、ドレイン電極126dは近くのドレインバスライ
ン125に接続されている。ドレインバスライン125
とTFT126は第2絶縁膜127によって覆われてい
る。
【0022】また、2本のドレインバスライン125と
2本のゲートバスライン122によって囲まれる領域で
あって第2絶縁膜127の上にはITOよりなる画素電
極128が形成されている。その画素電極128は第2
絶縁膜127のホール(不図示)を通してソース電極1
26sに接続されている。容量バスライン123の電位
は任意の大きさに固定されている。ドレインバスライン
125の電位が変動すると、浮遊容量に起因する容量結
合により画素電極128の電位が変動する。図6の構成
では、画素電極128が補助容量を介して容量電極12
3に接続されているため、画素電極128の電位変動を
低減することができる。
【0023】図6において、TFT基板121に対向す
る対向基板131にはカラーフィルタ132、ブラック
マトリクス133、共通電極134、配向膜135が順
に形成されている。また、対向基板131とTFT基板
121の互いの対向面上には、それぞれ、Y方向に延在
するジグザク屈曲パターンを有する突起物130、13
6が形成されている。屈曲パターンの折れ曲がり角は概
ね90度である。
【0024】TFT基板121側の突起物130はX方
向に等間隔で配列され、その折れ曲がり点はゲートバス
ライン122のほぼ中央に配置されている。対向基板1
31側の突起物136は、TFT基板121側の突起物
130とほぼ同じ形状のパターンを有し、しかも、TF
T基板121の複数の突起物130の間のほぼ中央に位
置するように共通電極134の上に形成されている。
【0025】TFT基板121側の突起物130と画素
電極128は配向膜129に覆われ、対向基板131側
の突起物136もまた別な配向膜135に覆われてい
る。TFT基板121側の突起物130と対向基板13
1側の突起物136は、それぞれ画素電極128の縁と
45度の角度で交わる。また、TFT基板121と対向
基板131のうち液晶材料139を挟んでいない面に
は、それぞれ偏光板(不図示)が配置される。それらの
偏光板は、それらの偏向軸が突起物130.136の角
直線部分で45度で交わり、且つ、クロスニコルとなる
ように配置される。即ち、一方の偏光板の偏向軸は、図
のX方向に平行であり、他方の偏向軸は図のY方向に平
行である。
【0026】TFT基板121と対向基板131は、互
いにある間隔を隔てて平行に配置され、それらの間隙に
は液晶材料139が充填されている。液晶材料139
は、上記したように負の誘電率異方性を有するものが採
用されている。突起物130、136は、液晶材料13
9の誘電率と同等或いはそれ以下の誘電率を有する材料
から形成されている。
【0027】次に、画素電極にスリットを設けた場合を
例に挙げて中間電圧を画素電極に印加した場合の液晶分
子Lの配向について説明する。図7は、図5に示した突
起物130の代わりに画素電極にスリットSを設けたT
FT基板上のゲートバスライン、ドレインバスライン、
容量バスライン及び画素電極128の配置関係を示す平
面図である。
【0028】図7において、画素電極128aは、上側
の突起物136aの間を通る複数のスリットSによって
複数の領域に分割されている。それらの領域は、各スリ
ットSを横切るつなぎ部128bによって互いに導通し
ている。画素電極128aの中央近傍の2つのスリット
Sは、画素電極128aのエッジ部で互いに交わってい
る。
【0029】そして、画素電極128aに中間電圧を印
加すると。画素電極128a上の液晶分子Lは、画素電
極128aの面に対して傾斜する。図7において液晶分
子Lは、円錐で示され、その先鋭部はTFT基板側の液
晶分子の一端の位置を示し、その円錐のうち円面は対向
基板側の他端の位置を示している。その液晶分子Lの傾
斜方向は図4で示した原理によって4種類となる。
【0030】以上説明したように、MVA方式は、誘電
率異方性が負の液晶を基板面に対してほぼ垂直に配向さ
せる方式であり、コントラストが高い上に、スイッチン
グ速度を低下させること無しに視覚特性が改善できるの
で、表示品質が良好である。しかも、ドメイン規制手段
を使用することにより、視野角特性を一層改善できる。
【0031】
【発明が解決しようとする課題】MVA方式の液晶表示
装置は、高画質で高信頼性、高生産性を実現できる。し
かし、もともとVA方式は、TN方式のような水平配向
型に比べて弱アンカリングであるため、電界の影響を受
けやすいという性質があり、MVA方式もそのような性
質を受け継いでいる。
【0032】従って、図8(a),(b) に示すように、ゲー
トバスラインの電位Egc、ドレインバスラインの電位
(データ電圧)Egsの変動によって画素電極128周囲
の液晶分子Lの配向状態が変化する場合がある。そのよ
うな現象は、TN方式の場合にも同様に発生するが、T
N方式よりもVA方式の方が発生し易いと考えられる。
また、MVA方式特有の現象として、駆動その他の諸々
の条件によって突起物が帯電することがある。このと
き、ドレインバスライン、ゲートバスラインと交差する
部分の液晶配向が突起物の帯電の影響によっても変化す
る。
【0033】画素周囲の配向が変化すると、それに応じ
て浮遊容量、例えばゲート・共通電極間容量Cgc、ゲー
ト・ソース間容量Cgs、ドレイン・共通電極間容量Cdc
等の値も変化する。その結果、容量結合により画素電極
126sの電位も変動する。通常は、補助容量によって
画素電極の電位変動を低減しているが、完全には補いき
れない場合がある。特に、高開口率化のために補助容量
を小さくした場合に発生しやすい。画素電極電位が変動
すると、フリッカとよばれるちらつきが画面に発生す
る。
【0034】画素電極電位の変動が完全に無くなる程度
に補助容量を大きくする手段もあるが、その分だけ開口
率が小さくなる。次に、MVA方式の液晶表示装置にお
ける残像の発生について説明する。液晶表示装置におけ
る残像の発生は、応答速度の異常が原因とされるが、こ
れは、上記した電極上の突起物やスリットの上でドメイ
ン制御方向が定まっていないために生じる。
【0035】そのドメイン制御方向の不安定さはセル厚
のばらつきなどによって生じ、これにより残像が生じる
ような液晶表示装置は、不良品として出荷されない。長
時間残る残像の発生原因を調査した結果、次のことが明
らかになった。即ち、複数の突起又はスリットを電極に
形成した構造を採用した液晶表示装置において、図9
(a),(b) に示すように、表示を黒から白に変化させた時
のドメイン状態と、表示を中間調から白に変化させた時
のドメイン状態とに違いが見られる場合に、長時間残る
残像が発生することが分かった。
【0036】図9(a) において、表示を黒から白に変化
させた後のスリットS上のドメイン数は、画素電極12
8aの全てのつなぎ部128bとつなぎ部128bの中
間を境界にして分割されて6個存在する。これにより、
スリットS近傍の液晶分子Lは、スリットSの直線部分
に対して垂直方向に配向する。一方、図9(b) におい
て、黒、中間調、白の順に表示を変えた後のスリットS
上のドメイン数は、一部のつなぎ部128bを境にして
分割された2個又は4個である。これにより、つなぎ部
128bとその中間を境にしてドメインが変化しない領
域が存在し、その領域では、スリットS近傍の液晶分子
LはスリットSの直線部分に対して斜めに配向してい
る。
【0037】その原因の一つは、中間調表示では突起物
130若しくはスリットS上の液晶分子Lには十分に電
圧がかからないために、液晶分子Lは図10に示すよう
に基板面に対してほぼ垂直状態となっており、画素電極
128aのエッジの電界やこれに影響を受けた表示ドメ
インの配向の影響が、つなぎ部による配向制御手段の分
割箇所にまで及び、配向制御手段を分割したことによる
配向制御効果が十分機能しないためと考えられる。即
ち、中間表示の時に、スリットS若しくは突起物130
の上の液晶分子Lが垂直状態になると、それらの近傍の
液晶分子Lは画素電極128aのエッジの電界の影響を
受けてスリットS又は突起物130の直線部分に対して
傾斜配向してしまう。
【0038】これにより、中間調表示から白表示に移っ
た時に、図9(a) に示したのドメインが消えてと
のドメインがつながり、ついで、のドメインが消えて
とのドメインがつながり、この結果、図9(b) に示
すように、右上方向を向くドメイン同士がつながって左
下を向くドメインが消えてしまい、白表示の後のスリッ
トS上のドメインがとの2つに減少することにな
る。
【0039】残像発生の別な原因の1つとして、配向制
御手段の突起物130又はスリットSのパターンの屈曲
部が画素電極128aのエッジに配置されることが考え
られる。その屈曲部での液晶分子Lが取りうる配向状態
は、図11(a) 〜(c) に示す3種類のいずれかである。
ところが、画素電極128aのエッジによる配向の影響
を受けることによって、屈曲部での配向は図11(c) に
示す状態になり、その結果、図12の一点鎖線で囲んで
示すように、画素電極128aのエッジによる配向制御
方向が画素内方に広がる。これが、特に中間調表示の場
合のスリットS上のドメインの配向に影響を与えること
により、配向制御手段を分割したことによる配向制御効
果が十分機能しないものと考えられる。
【0040】また、TFT基板においては、複数の電極
が積層される領域、特に画素電極128aと容量電極
(容量バスライン)123は、図13(a),(b) に示すよ
うに、それらの間の絶縁膜を突き抜けて短絡が発生する
ことがある。このとき、配向制御手段としてスリットS
を用いて画素電極128aを複数の領域に分割し、且つ
それらの領域をつなぎ部128bによって電気的に接続
している構造の液晶表示装置では、図13(a),(b) のX
で示すように、画素電極128aの中で容量バスライン
218と短絡している領域のTFT126寄りのつなぎ
部128bを切断することにより、その短絡領域を他の
領域から切り離して画素内の液晶分子を部分的に駆動さ
せることができる。
【0041】しかし、画素電極128aのうち容量バス
ライン123に短絡している領域が画素の中央に存在し
ているために、図13(a) の一点鎖線で示すように、画
素電極128aの半分以下の面積しか駆動できないこと
になり、この画素領域は点欠陥不良となって装置の歩留
まりを低下させる。本発明の目的は、補助容量の大きさ
を変えることなく画素電極の電位変動を低減し、フリッ
カを小さくすることができる液晶表示装置を提供するこ
とにある。
【0042】また、本発明の他の目的は、応答特性を改
善し、製造歩留まりを向上することができる液晶表示装
置と薄膜トランジスタ基板を提供することにある。
【0043】
【課題を解決するための手段】(1)上記した課題は、
図24に例示するように、電極を有する一対の基板の少
なくとも一方に、複数の構成単位からなる線状の構造物
又は線状のスリットを設けて電圧印加時の液晶配向を制
御する垂直配向型の液晶表示装置において、前記構造物
又は前記電極内のスリットと一方の前記基板上の画素電
極のエッジとが交差する部分に、液晶分子がs=−1の
配向特異点を形成するための配向制御手段を設けたこと
を特徴とする液晶表示装置によって解決される。
【0044】また、上記した課題は、図26に例示する
ように、電極を有する一対の基板の少なくとも一方に、
複数の構成単位からなる線状の構造物又は線状のスリッ
トを設けて電圧印加時の液晶配向を制御する垂直配向型
の液晶表示装置において、前記基板の一方に形成された
前記構造物又は前記スリットと、前記基板の他方に形成
された画素電極のエッジとが交差する部分に、液晶分子
がs=+1の配向特異点を形成するための配向制御手段
を配置することを特徴とする液晶表示装置によって解決
される。
【0045】また、上記した課題は、図28に例示する
ように、電極を有する一対の基板の少なくとも一方に、
屈曲部を備えた複数の構成単位からなる線状の構造物又
は線状のスリットを設けて電圧印加時の液晶配向を制御
する垂直配向型の液晶表示装置において、画素電極を有
する一方の前記基板上の前記構造物又は前記スリットの
前記屈曲部は、前記画素電極のエッジの上から外れてい
ることを特徴とする液晶表示装置によって解決される。
【0046】また、上記した課題は、図29に例示する
ように、電極を有する一対の基板の少なくとも一方に、
屈曲部を備えた複数の構成単位からなる線状の構造物又
は線状のスリットを設けて電圧印加時の液晶配向を制御
する垂直配向型の液晶表示装置において、一方の前記基
板上の前記画素電極に対向して、他方の前記基板に配置
される前記構造物又は前記スリットの屈曲部は、前記画
素電極のエッジの上には配置されないことを特徴とする
液晶表示装置により解決される。
【0047】また、上記した課題は、図30に例示する
ように、第1の基板上に形成された蓄積容量形成用電極
と、前記第1の基板上に形成された能動素子と、前記能
動素子に接続されて前記第1の基板上に形成され、且つ
スリットによって少なくとも3つの領域に分割された画
素電極とを備え、前記画素電極の3つの前記領域のうち
の一つの領域から別の領域への電気的接続が、経由する
前記領域の異なる複数の経路を持つことを特徴とする薄
膜トランジスタ基板により解決される。
【0048】上記した課題は、前記薄膜トランジスタ基
板を有する液晶表示装置によって解決される。上記した
課題は、前記薄膜トランジスタ基板を有する前記いずれ
かの液晶表示装置によって解決される。次に、本発明の
作用について説明する。
【0049】本発明は、ドメイン規制手段として用いら
れる電極上の構造物と電極内のスリットの少なくとも一
方を有する液晶表示装置において、それらの構造物又は
スリットの延長線が画素電極のエッジに交差する部分の
近傍で、液層分子がs=−1又はs=+1となるような
配向特異点を形成している。液晶分子が本発明を適用し
た場合のスリット上のドメインの変化は、例えば図31
(a) に示すように、黒表示から白表示に変化させた時に
は、つなぎ部により分断されたスリット上のドメインの
数は〜の8個である。また、図31(a)によれば、
従来技術を示す図9(a) に比べてとのドメイン数が
増える。これは、画素電極のエッジにs=−1の配向ベ
クトルの特異点が形成されるためである。また、黒表示
から中間調表示を経て白表示に変化した時には、図31
(b) に示すように、とのドメインがつながりのド
メインが消える。即ち、図9(a) に比べてスリット上の
ドメイン変化は画素電極のエッジ近傍でのごく僅かなレ
ベルに抑えられている。
【0050】これにより、黒表示から白表示に応答させ
時の白と、中間調表示から白に応答させた時の白とのド
メイン状態の違いを目立たないレベルに小さくすること
ができ、ドメインの変化を残像として認識できないレベ
ルに低減することができた。本発明は、配向制御手段が
複数の構成単位から形成されているパネルに組み合わせ
て適用することによって、はじめて高い効果が得られ
る。単に画素電極のエッジのみに構造物若しくはスリッ
ト上のドメイン制御手段を設けただけでは、画素電極の
中央付近のドメインが制御できないために残像が発生し
てしまう。さらに、中間調表示から白応答時において
は、画素電極のエッジの制御手段が効かなくなるため、
画素電極内で構造物又はスリット上のドメインの制御が
全くできなくなって残像が発生する。
【0051】また、本発明では、画素電極のエッジによ
る電界が屈曲部に与える影響を排除するようにしたの
で、画素電極エッジ近傍において、構造物又はスリット
本来の配向制御とは異なる配向状態の発生を低減できる
ことで、残像を無くすことができる。さらに、本発明で
は、画素電極の電気的接続経路として、蓄積容量形成用
電極と容量を形成している領域を介する経路と、介さな
い経路の2系統設けている。これにより、蓄積容量形成
用電極と画素電極との電気的短絡が生じた場合、容量を
形成している領域を電気的に他の領域から切断すること
によって、その他の領域を液晶分子が駆動可能な領域と
して用いることができる。この画素は、その短絡が生じ
ていない正常な場合に比べて表示特性が若干異なるが、
個数や場所によっては表示不良の規格をクリアすること
もある程度の特性の違いであるため、TFT基板の歩留
まりの改善が図れる。 (2)上記した課題は、図14〜図22に例示するよう
に、基板表面に垂直配向処理を施した第1及び第2の二
枚の基板の間に誘電率異方性が負の液晶を挟持し、前記
液晶の配向が、電圧無印加時にはほぼ垂直に、所定の電
圧を印加した時にはほぼ水平となり、前記所定の電圧よ
り小さい電圧を印加した時には斜めになる配向の液晶表
示装置において、前記第1の基板に設けられ、前記所定
の電圧より小さい電圧を印加した時に前記液晶が斜めに
なる配向方向を規制する第1のドメイン規制手段と、前
記第2の基板に設けられ、前記所定の電圧より小さい電
圧を印加した時に前記液晶が斜めになる配向方向を規制
する第2のドメイン規制手段と、前記第1のドメイン規
制手段は、少なくとも、前記第1の基板の電極上に設け
られ、前記第1の基板の前記液晶との接触面の一部を斜
面にする前記液晶の層の方へ突き出る誘電体の突起と、
前記第1の基板又は前記第2の基板のうちの前記液晶を
挟持する側の面の上に間隔を置いて形成された複数の第
1のバスラインと、前記第1のバスラインに交差し、且
つ前記第1のバスラインの上方で間隔をおいて形成され
た複数の第2のバスラインと、前記第1のバスラインと
前記第2のバスラインによって区画される領域に形成さ
れた画素電極と、前記画素電極と前記第1のバスライン
の間の領域の少なくとも一部に対応する部分であって、
前記第1の基板と前記第2の基板の少なくとも一方に形
成された前記突起と異なる誘電体構造物とを有すること
を特徴とする液晶表示装置によって解決される。
【0052】次に、本発明の作用について説明する。本
発明によれば、互いに交差するゲートバスライン(第1
のバスライン)と画素電極の間の領域、又はドレインバ
スライン(第2のバスライン)と画素電極の間の領域に
誘電体構造物を配置した。これにより、画素電極とバス
ラインの間の誘電率は誘電体構造物によって固定される
ので、それらの間の浮遊容量変動は抑制される。
【0053】また、誘電体構造物がバスラインの上にも
形成されることにより、誘電体構造物の上の液晶層が薄
くなってその液晶層の液晶分子が垂直の配向から動きに
くくなり、印加電圧が変化しても液晶分子が傾斜しにく
くなって浮遊容量変動が非常に小さくなる。しかも、バ
スラインの上方の浮遊容量は誘電体構造により固定され
る成分が大きくなるので、その浮遊容量の変動は少なく
なる。
【0054】以上のように、浮遊容量の変動が抑制され
ると、画素電位が一定となってフリッカの発生が防止さ
れる。しかも、容量の変動を抑えるための容量バスライ
ンの幅を狭くして開口率を上げることが可能になる。
【0055】
【発明の実施の形態】以下に本発明の実施形態を図面に
基づいて説明する。 (第1の実施の形態)図14は、本発明の第1実施形態
に係るMVA方式の液晶表示装置の1画素の絶縁膜、誘
電体突起を除いたTFT基板の平面状態を示している。
図15は、図14に示したTFT基板上に誘電体突起を
形成した状態を示す平面図である。図16は、図15の
II−II線断面図、図17は図15のIII-III 線断面図、
図18は、図15のIV-IV 線断面図である。
【0056】図14において、TFTが形成される第1
のガラス基板(TFT基板)1の上には、X方向(図中
横方向)に延在する複数のゲートバスライン2がY方向
(図中縦方向)に間隔をおいて形成されている。また、
各ゲートバスライン2の間にはX方向に延在する容量バ
スライン(蓄積容量形成用電極)3が形成されている。
その容量バスライン3からは後述するドレインバスライ
ンの一部に対向する補助容量支線3aがゲートバスライ
ン2に接触しない程度の長さでY方向に延在されてい
る。
【0057】ゲートバスライン2と容量バスライン3と
補助容量支線3aは、同時に形成される。即ち、第1の
ガラス基板1の上に、厚さ100nmのアルミニウム膜
と厚さ50nmのチタン膜をスパッタリングにより形成
した後に、それらの膜をフォトリソグラフィー法により
パターニングすることによってゲートバスライン2、容
量バスライン3及び補助容量支線3aが形成される。そ
のパターニングには、BCl3とCl2 の混合ガスを用いた反
応性イオンエッチング(RIE)法が用いられる。
【0058】ゲートバスライン2と容量バスライン3
は、図16に示すように、プラズマ励起型化学気相成長
(PE−CVD)法によって形成された厚さ400nm
の窒化シリコンよりなるゲート絶縁膜4によって覆わ
れ、このゲート絶縁膜4上には、Y方向に延在する複数
のドレインバスライン5がX方向に間隔をおいて形成さ
れている。
【0059】ゲートバスライン2とドレインバスライン
5の交差部分の近傍には、能動素子としてTFT(薄膜
トランジスタ)6が形成されている。そのTFT6は、
図17に示すように、ゲートバスライン5の一部を跨ぐ
領域にゲート絶縁膜4を介して形成された活性層6a
と、ゲートバスライン5の一側方の活性層6aの上に形
成されたドレイン電極6dと、ゲートバスライン5の他
側方の活性層6aの上に形成されたソース電極6sを有
しており、ドレイン電極6dは近くのドレインバスライ
ン5に接続されている。
【0060】ドレイン電極6dとソース電極6sは、活
性層6aのチャネル領域の上に形成されたチャネル保護
膜6bの上で分離されている。そのチャネル保護膜6b
は、次のような方法によって形成される。即ち、活性層
6aとゲート絶縁膜4の上に、窒化シリコン膜をPE−
CVD法により140nmの厚さに窒化シリコン膜の形
成した後に、その窒化シリコン膜の上にフォトレジスト
(感光性樹脂)を塗布する。そして、フォトレジストを
露光、現像してレジストパターンが形成される。その露
光処理は、ゲートバスライン2を露光マスクに用いてガ
ラス基板1の下面からフォトレジストに露光光を照射す
る第1の露光工程と、通常の露光マスクを用いてガラス
基板1の上面からフォトレジストに露光光を照射する第
2の露光工程とを有している。これにより、ゲートバス
ライン5の縁によってレジストパターンの縁が画定され
る。そして、そのようなレジストパターンに覆われない
領域の窒化シリコン膜を緩衝フッ酸を用いたウェット法
又はフッ酸系ガスを用いたRIE法によりエッチングす
ると、窒化シリコン膜よりなるチャネル保護膜6bが形
成されることになる。
【0061】なお、活性層6aは、ゲート絶縁膜4上に
PE−CVD法により形成された厚さ30nmのノンド
ープアモルファスシリコン膜をパターニングすることに
より形成される。また、ソース電極6sとドレイン電極
6dとドレインバスライン5は、ともに厚さ30nmの
+ 型アモルファスシリコン膜、厚さ20nmのチタン
膜、厚さ75nmのアルミニウム膜及び厚さ80nmの
チタン膜をゲート絶縁膜4及びチャネル保護膜6bの上
に順に形成した後に、これらの膜を1枚のマスクを用い
てパターニングすることにより形成される。そのエッチ
ングは、BCl3とCl2 の混合ガスを用いたRIE法によっ
ている。そのエッチングの際にチャネル保護膜6bは、
エッチング停止膜として機能する。
【0062】TFT6とドレインバスライン5は、酸化
シリコン又は窒化シリコンよりなる保護絶縁膜7によっ
て覆われている。また、保護絶縁膜7の上であって2本
のドレインバスライン5と2本のゲートバスライン2に
よって囲まれる領域には、厚さ70nmのITOよりな
る透明な画素電極8が形成されている。ITO膜のパタ
ーニングは、シュウ酸系のエッチャントを用いたウェッ
トエッチング法を用いて行われる。
【0063】その画素電極8は、保護絶縁膜7のホール
7aを通してソース電極6sに接続されている。保護絶
縁膜7と画素電極8の上には、図14に示す二点鎖線で
示す位置に、Y方向に延在するジグザクな屈曲パターン
を有する絶縁性の突起物10がX方向に等間隔で形成さ
れている。その屈曲パターンの折れ曲がり角は概ね90
度であり、その折れ曲がり点はゲートバスライン2のほ
ぼ中央に配置されている。その突起物10の側面は基板
面に対して傾斜している。
【0064】また、保護絶縁膜7の上には、図15〜図
18に示すように、ゲートバスライン2とドレインバス
ライン5と画素電極8のそれぞれの間に介在される誘電
体構造物11が形成されている。そのような誘電体構造
物11と突起物10は、例えば次のような方法によって
形成される。
【0065】即ち、保護絶縁膜7と画素電極8の上に、
高感度のネガ型レジストと低感度ネガ型レジストを順に
塗布する。そして、第1の露光によって屈曲パターンの
潜像を高感度ネガ型レジストに形成する。第1の露光で
は、低感度ネガ型レジストを露光しないような露光量に
設定される。続いて、低感度ネガ型レジストのうちゲー
トバスライン2とドレインバスライン5とその周辺の領
域に露光光を照射して潜像を形成する。例えば、1つの
画素領域において少なくともゲートバスライン2の上か
ら画素電極8の縁に至る領域とドレインバスライン5と
画素電極8の縁に至る領域に露光光を照射する。この低
感度ネガ型レジストの露光によって高感度のネガ型レジ
ストも同時に同じパターンで露光される。なお、感度の
異なるレジストであっても実質的には同じ誘電体材料と
いえる。
【0066】この後に、低感度ネガ型レジストと高感度
ネガ型レジストを同時に現像してパターンを形成する
と、図15に示すようなL字の誘電体構造物11と屈曲
パターンの突起物10が一体となって形成される。この
場合、突起物10は高感度ネガ型レジストから構成さ
れ、誘電体構造物は低感度レジストと高感度ネガ型レジ
ストの双方から構成されることになるので、誘電体構造
物11は突起物10よりも厚くなる。
【0067】なお、上記した例では誘電体構造物11と
突起物10の高さを異ならせているが、同じ高さにすれ
ば上記した感光性レジストは1層でたりるので、従来と
全く同じ工数で上記した構造を実現できることになる。
例えば、誘電体構造物11と突起物10のの膜厚を1μ
m以上とする。そのような突起物10と誘電体構造物1
1は、画素電極8と保護絶縁膜7とともに樹脂よりなる
配向膜9によって覆われる。その配向膜9は、垂直配向
となっている。
【0068】次に、第1のガラス基板1に対向する対向
基板について説明する。対向基板は図16に示すような
第2のガラス基板12からなり、その上には赤(R)、
緑(G)、青(B)のカラーフィルタ膜13が形成され
ている。また、カラーフィルタ膜13の上には、ゲート
バスライン2とドレインバスライン5と容量バスライン
3に対向するパターンを有するブラックマトリクス14
が形成されている。さらに、カラーフィルタ膜13の上
には、ブラックマトリクス14を覆うITOよりなる透
明な共通電極15が形成されている。
【0069】その共通電極15の上には、ジグザグな屈
曲パターンを有する突起物16が形成されている。その
突起物16は、図14の二点鎖線で示すように、第1の
ガラス基板1の上の複数本の突起物10のほぼ中央を通
る位置に配置されている。なお、第1のガラス基板1側
の突起物10と第2のガラス基板12側の突起物16
は、それぞれ画素電極8の縁と45度の角度で交わる。
【0070】さらに、対向電極15の上には、突起物1
6を覆う配向膜17が形成されている。その配向膜17
は、垂直配向となっている。以上のような第1のガラス
基板1と第2のガラス基板12は、配向膜9,17を内
側にして互いに所定の距離をおいて張り合わされ、それ
らの配向膜9,17の間には負の誘電率異方性を有する
液晶材料18が充填されている。その液晶材料18内の
液晶分子は、共通電極15と画素電極8の間に電圧を印
加していない状態では、基板面に対して垂直に配向して
いる。また、画素電極8と共通電極15の間に中間電圧
を印加した状態では、液晶分子が突起物10,16のパ
ターンの直線部分とほぼ直角な方向を向いて傾斜する。
【0071】なお、突起物10、16は、液晶材料18
の比誘電率と同等或いはそれ以下の誘電率を有する材料
から形成されていることが望ましい。第1のガラス基板
1の外側の面には第1の偏光板21が配置され、また、
第2のガラス基板12の外側の面には第2の偏光板22
が配置されており、第1の偏光板21と第2の偏光板2
2の配置はクロスニコルであり、基板を垂直から見た状
態で第1及び第2の偏光板21,22の偏向軸と突起物
10,16のパターンの直線部とが45度の角度で交わ
っている。
【0072】上記した実施形態において、画素電極8と
ゲートバスライン2、ドレインバスライン5の間をそれ
ぞれ誘電体構造物11で覆った構造になっている。これ
により、ゲートバスライン2の上の配向膜9と共通電極
15上の配向膜17とのギャップが狭くなり、液晶分子
に対する配向膜の規制力が強くなる。しかも、ゲートバ
スライン2と共通電極15の間において、誘電体構造物
11によって電圧降下が発生し、液晶層に加わる電圧も
低下する。
【0073】これらの結果、ゲートバスライン2の上方
で液晶分子Lは、図19(a),(b) に示すように、配向膜
9,17による垂直配向規制が強くなり、傾斜し難くな
る。これにより、液晶分子Lの配向方向が周囲の電界の
変動を受けにくくなり、浮遊容量の変動を小さくする。
また、誘電体構造物11の比誘電率は、2〜5程度で変
動せずに一定であり、液晶の比誘電率より小さい場合が
多く、例えば3.2のものを用いる。MVA用の液晶
は、ε =3.6、ε//=8.4である。
【0074】これにより、図19(a),(b) に示すよう
に、画素電極8とゲートバスライン2の間の容量Cgsと
画素電極8とドレインバスライン5の間の容量Cdsが殆
ど変化しない。さらに、誘電体構造物11で電圧降下が
発生するためにゲートバスライン2上の液晶層に加わる
電圧も低下する。この結果、バスライン同士、バスライ
ン・画素電極間の浮遊容量が小さくなる。
【0075】以上のことから、浮遊容量変動が非常に小
さくなり、常に一定した画素電位が得られるので、容量
バスライン3の幅を狭くして開口率を上げることができ
る。しかも、画素電位が一定になるとフリッカの発生が
防止される。例えば、上記した構造を採用して試作した
パネルのコモン電圧変動は10mV以下となり、フリッ
カ率も3%以下に改善され、従来のフリッカ率(5〜7
%)の半分以下となった。これにより、液晶表示パネル
の歩留まり向上が図れる。
【0076】上記した実施形態では、誘電体構造物11
の形成と突起物10の形成を同じ工程で行っているの
で、従来に比べて殆どプロセスを増やさずに上記した液
晶表示装置を形成できる。なお、上記した誘電体構造物
11は、画素電極8に僅かに重なる程度にはみ出しても
よい。 (第2の実施の形態)第1の実施の形態では、1つの画
素領域において、その画素電極を駆動するためのゲート
バスライン2とドレインバスライン5と画素電極8の間
のみを誘電体構造物11で覆うような構造となってい
る。
【0077】誘電体構造物の配置領域としては、それに
限るものではなく、例えば図20に示すように、隣り合
う画素電極8同士の間にも誘電体構造物11aを設ける
ようにしても良い。その構造は、画素電極8の周囲とゲ
ートバスライン2及びドレインバスライン5の上を誘電
体構造物11aで覆うような構造となっている。そのよ
うな構造を採用することにより、フリッカ率は第1実施
形態のものよりも更に改善された。
【0078】また、ゲートバスライン2と画素電極8の
間だけを誘電体構造物で覆ったり、又はドレインバスラ
イン5と画素電極8の間だけを誘電体構造物で覆うよう
にしてもよい。これらによれば、図15又は図20に示
した誘電体構造物11,11aほどの効果は無かった
が、コモン電圧変動、フリッカ率ともに良好だった。さ
らに、図14において、ゲートバスライン2と突起物1
1が交差する領域とその近傍の領域にのみ誘電体構造物
を形成しても良く、または、ドレインバスライン5と突
起物11が交差する領域とその近傍の領域にのみ誘電体
構造物を形成しても良い。これらによれば、第1実施形
態に比べて突起物10の帯電による影響が軽減され、し
かも、突起物10近傍のゲートバスライン2と画素電極
8の間の配向変化を抑制できるという効果が確認され
た。この場合のフリッカ率は、図15又は図20に示し
た誘電体構造物ほどの効果は得られなかったものの、コ
モン電圧変動、フリッカ率ともに良好だった。
【0079】以上は、全て第1のガラス基板1側に誘電
体構造物を形成する実施形態であるが、第2のガラス基
板(対向基板)12側にそれを形成してもよい。例え
ば、図21に示すように、図15又は図20に示した誘
電体構造物11、11aが対向する位置の共通電極15
上に誘電体構造物11bを形成し、その上に配向膜17
を形成するような構造を採用してもよい。この場合、ゲ
ート・画素電極間の浮遊容量Cgs、ドレイン・画素電極
間の浮遊容量Cdsを完全に固定する効果はないが、狭セ
ルギャップ化の効果によって配向変化を最小限に留める
効果が期待できる。そのような狭セルギャップ化による
効果は、誘電体構造物11bの厚さを1μm以上とする
ことにより第1実施形態と同様に顕著に現れる。
【0080】また、上記した例では誘電体構造物を例え
ばレジストのみで形成したが、その他に、図22に示す
ように、赤、緑、青の各カラーフィルタ13R,13
G,13Bをそれぞれ画素同士の境界部分で重ね合わせ
ることにより、その重ね合わせ部分を対向基板側の誘電
体構造物の一部として適用してもよい。これにより、画
素電極8以外の領域で配向変化を抑制した部分から液晶
を除くことができ、配向変化に伴う容量変化が発生しな
いので第1実施形態と同等の効果が得られる。
【0081】なお、色違いのカラーフィルタ13R,1
3G,13Bを重ねる部分としては、ゲートバスライン
2と画素電極8の間のみ、または、ドレインバスライン
5と画素電極8の間のみ、としてもよい。この場合、色
違いのカラーフィルタ13R,13G,13Bが重ねら
れる部分に対向させて第1のガラス基板1上に誘電体構
造物を形成してもよい。
【0082】赤、緑、青の各カラーフィルタ13R,1
3G,13Bの重ね合わせ部分の上には、図22に示し
たように、誘電体構造物11cを形成してもよいし、こ
れを省略してもよい。しかし、図22に示すような構成
を採用すると、カラーフィルタ13R,13G,13B
の重ね合わせ部分とその上の誘電体構造物11cを、セ
ルギャップを維持するため支柱として利用すれば、基板
間に介在されるスペーサが不要になる。
【0083】なお、第2のガラス基板12側と第1のガ
ラス基板1側の双方に、上記したような誘電体構造物を
形成してもよく、これにより上下で合わされる誘電体構
造物によってセルギャップを維持するようにしてもよ
い。そして、最適な構造を採用することにより、コモン
電圧変動を10mV以下とし、フリッカ率も2%以下に
することができる。
【0084】上記した第1のガラス基板1側の突起物1
0、第1のガラス基板1側の突起物16の少なくとも一
方を、ゲートバスライン2と交差する領域の周辺には設
けない構造や、ドレインバスライン5と交差する領域の
周辺には設けない構造や、又は、画素電極8の上以外に
は設けない構造を採用してもよい。上記した第1実施形
態と第2実施形態では、液晶の配向方向を規制する手段
として突起物を用いたが、突起の代わりに画素電極、共
通電極の少なくとも一方にスリットを形成してもよい。
【0085】なお、第1実施形態と第2実施形態で示し
た誘電体構造物はMVA方式の液晶表示装置にのみ適用
されるものではなく、その他の液晶表示装置に適用して
もよい。その場合、第1のガラス基板1側又は第2のガ
ラス基板12側のいずれかの突起10,16の代わりに
画素電極8又は共通電極15に抜かれたスリットを使用
してもよい。
【0086】なお、第1及び第2の実施形態は、以下の
発明に基づくものである。 (1)基板表面に垂直配向処理を施した第1及び第2の二
枚の基板の間に誘電率異方性が負の液晶を挟持し、前記
液晶の配向が、電圧無印加時にはほぼ垂直に、所定の電
圧を印加した時にはほぼ水平となり、前記所定の電圧よ
り小さい電圧を印加した時には斜めになる配向の液晶表
示装置において、前記第1の基板に設けられ、前記所定
の電圧より小さい電圧を印加した時に前記液晶が斜めに
なる配向方向を規制する第1のドメイン規制手段と、前
記第2の基板に設けられ、前記所定の電圧より小さい電
圧を印加した時に前記液晶が斜めになる配向方向を規制
する第2のドメイン規制手段と、前記第1のドメイン規
制手段は、少なくとも、前記第1の基板の電極上に設け
られ、前記第1の基板の前記液晶との接触面の一部を斜
面にする前記液晶の層の方へ突き出る誘電体の突起と、
前記第1の基板又は前記第2の基板のうちの前記液晶を
挟持する側の面の上に間隔を置いて形成された複数の第
1のバスラインと、前記第1のバスラインに交差し、且
つ前記第1のバスラインの上方で間隔をおいて形成され
た複数の第2のバスラインと、前記第1のバスラインと
前記第2のバスラインによって区画される領域に形成さ
れた画素電極と、前記画素電極と前記第1のバスライン
の間の領域の少なくとも一部に対応する部分であって、
前記第1の基板と前記第2の基板の少なくとも一方に形
成された前記突起と異なる誘電体構造物とを有する液晶
表示装置。
【0087】(2)前記突起と前記誘電体構造物は、同じ
材料から同じ工程で形成されていることを特徴とする
(1) に記載の液晶表示装置。 (3)前記誘電体構造物は、前記第1のバスライン、第2
のバスラインの少なくとも一方の上にも形成されている
ことを特徴とする(1) に記載の液晶表示装置。 (4)前記第2のドメイン規制手段は、前記液晶の層に突
き出る突起物か、又は、前記第2の基板側の電極を部分
的に抜いたスリットであることを特徴とする(1)に記載
の液晶表示装置。
【0088】(5)前記画素電極に対向して赤、緑又は青
のカラーフィルタが形成され、前記画素電極と対向しな
い領域で重ねられた前記カラーフィルタによって前記誘
電体構造物を構成することを特徴とする(1) に記載の液
晶表示装置。 (6)前記画素電極と対向しない領域は、前記第1のバス
ラインと前記画素電極の間、前記第2のバスラインと前
記画素電極の間の少なくともいずれかであることを特徴
とする(5) に記載の液晶表示装置。
【0089】(7)前記カラーフィルタが重ねられた前記
領域の上にさらに別の誘電体構造物が重ねられているこ
とを特徴とする(5) に記載の液晶表示装置。 (8)前記カラーフィルタが重ねられた前記領域に対向し
て別の誘電体構造物が形成されることを特徴とする(5)
に記載の液晶表示装置。 (9)前記誘電体構造物は、前記画素電極の一部にはみ出
す領域まで形成されることを特徴とする(1) に記載の液
晶表示装置。 (10)前記第1のドメイン規制手段、第2のドメイン規制
手段の少なくとも一方を、前記画素電極外には設けない
か、または、前記第1のバスラインと前記第2のバスラ
インの少なくとも一方と交差する領域周辺には設けない
ことを特徴とする(1) に記載の液晶表示装置。 (11)前記誘電体構造物の厚さは、1μm以上であること
を特徴とする(1) に記載の液晶表示装置。 (第3の実施の形態)図23は、本発明の第3実施形態
を示す断面図で、画素電極、突起物及び誘電体構造物を
除いては第1実施形態と同様な構造となっている。図2
3において、図10と同じ符号は同じ要素を示してい
る。
【0090】図23において、第1のガラス基板(TF
T基板)1の上にはゲートバスライン2、容量バスライ
ン3が形成されている。また、それらのバスライン2,
3を覆うゲート絶縁膜4の上には第1実施形態と同様に
ドレインバスライン5、薄膜トランジスタ(TFT)6
が形成されている。ドレインバスライン5、薄膜トラン
ジスタ(TFT)6は、保護絶縁膜7に覆われ、その保
護絶縁膜7の上には画素電極30が形成されている。画
素電極30は、図24に示すように、ゲートバス電極2
とドレインバスライン5に囲まれた領域に配置されてい
る。
【0091】その画素電極30には、容量バスライン3
上に存在する画素電極30のエッジ領域からV字状に広
がってスリット30a、30bが抜かれ、さらに、画素
電極30にはそれらのスリット30a、30bに平行な
別なスリット30c、30dが形成されている。そのス
リット幅は例えば10μmとする。それらのスリット
(ドメイン規制手段)30a〜30dは、画素電極30
を5つの領域に分割する。それらの領域は、スリット3
0a〜30dを複数に分断するつなぎ部30nを通して
互いに電気的に接続されている。
【0092】さらに、画素電極30のエッジから内側へ
の所定の幅w1 、例えば4μmの範囲には、スリット3
0a〜30dによって分割される5つの領域を電気的に
接続するための接続部30eが確保され、その接続部3
0eによってスリット30a〜30dの端部は分断され
ている。その接続部30eは、s=−1の配向特異点を
形成する配向制御手段となっている。なお、s=−1の
配向特異点を有する配向制御手段によれば、図25(a)
に示すように、点Oを中心にして直交する2つの方向に
おいて一方向の液晶分子Lは点Oを向き、他方向の液層
分子Lは点Oとは逆を向いて配向される。また、それら
の方向に対して45度傾斜した方向の液晶分子Lは、そ
れぞれ異なる方向を向いている。
【0093】なお、以下の実施形態で説明するようなs
=+1の配向特異点を形成する配向制御手段によれば、
図25(b) に示すように、点Oの周囲の液晶分子Lは全
て点Oに向いて配向する。以上のような画素電極30
は、図23に示すように、TFT26に接続され、さら
に、配向膜9によって覆われている。
【0094】そのような画素電極30に対向して配置さ
れる第2のガラス基板(対向基板)の面の上には、図2
3に示すように、第1実施形態と同様に、カラーフィル
タ13,ブラックマトリクス14,共通電極15、誘電
体の突起物(ドメイン規制手段)31、配向膜17が順
に形成されている。なお、第1及び2のガラス基板1,
12の上の配向膜9,17として、例えばJSR社製の
商品名JALS−684を用いる。
【0095】誘電体の突起物31は、図24の二点差線
で示すように、第1実施形態と同じように、画素電極3
0のスリット30a〜30dの間を通る位置に対向して
ジグザグに形成されている。その突起物31は、例えば
感光性アクリル樹脂PCー335(JSR製の商品名)
から形成されている。突起物31のパターンの形成は、
基板上にその樹脂をスピンコートした後に90℃、20
分間でベークし、フォトマスクを用いて選択的に紫外線
を照射し、有機アルカリ系現像液(TMAHO、2wt
%)で現像し、200℃で60分間ベークして形成され
る。突起物31の幅は10μm、高さは1.5μmとし
た。
【0096】以上のような構成を有する第1のガラス基
板1と第2のガラス基板12を貼り合わせ、それらの間
に液晶を注入して液晶パネルを作成した。なお、液晶材
料にはメルク社製の商品名MJ961213を用いた。
以上のような構成の液晶表示装置において、ドメイン規
制手段である画素電極30のスリット30a〜30d
を、画素電極30のエッジとその周辺には存在させず
に、そこに配向制御の特異点を形成した。これにより、
画素の表示を黒から白に応答させたときの白と、画素の
表示を中間調から白に応答させた時の白のそれぞれのド
メイン状態の違いを目立たないレベルまで小さくでき、
ドメイン変化を残像として認識できないレベルまで低減
できた。
【0097】なお、液晶分子のドメイン規制手段として
は、画素電極内の線状のスリットに限られるものではな
い。例えば、スリットの代わりに、第1実施形態のよう
な線状の誘電体の突起物を画素電極上に設ける構造を採
用してもよい。この場合、画素電極のエッジと交差しな
い分断部分をその突起物に形成すると、その突起物の延
長線上にある画素電極のエッジ部にはs=−1の配向特
異点が形成される。
【0098】また、対向基板12側に形成する共通電極
15の上に突起物31を形成する代わりに、その共通電
極15内にスリットを形成してもよい。 (第4の実施の形態)第3実施形態では、画素電極上に
形成された構造物又はスリットと画素電極のエッジが交
差する部分に、s=−1の配向特異点を形成している
が、本実施形態では、画素電極を有する基板に対向する
基板に形成された構造物又はスリットと画素電極のエッ
ジが交差する部分にs=+1の配向特異点を形成する構
造について説明する。
【0099】図26は、本発明の第4実施形態を示す液
晶表示装置の画素電極を示す平面図であり、図27は、
そのVII−VII断面図である。図26において、容量バ
スライン3上に存在する画素電極33のエッジ領域から
V字状に広がってスリット33a、33bが抜かれ、ま
た、画素電極30のうちゲートバスライン2寄りの領域
にはそれらのスリット33a、33bに平行な別なスリ
ット33c、33dがさらに形成されている。そのスリ
ット幅は例えば10μmとする。そのスリット33a〜
33dは、画素電極33のエッジにも形成されている。
スリット33a〜33dは、つなぎ部33eによって分
断されている。
【0100】また、対向基板12側に形成される誘電体
の突起物(構造物)34では、図26、図27に示すよ
うに、画素電極33のエッジに対向する部分34aを他
の領域よりも高くすることにより画素電極33のエッジ
近傍の配向特異点をs=+1に形成した。突起物34の
うち画素電極33のエッジに対向する部分の高さを2.
5μmとし、その他の部分の高さを1.5μmとした。
【0101】その突起物34は、第3実施形態の突起物
31と同じ構成材料を用いて構成さて、まず、共通電極
15の上に突起物34のパターンを高さ1.5μmで形
成し、さらに画素電極33のエッジに対向する領域に高
さ1.0μmの突起物34aを選択的に上積みする。そ
のように、対向基板12側の突起物34のうち画素電極
33のエッジに対向する部分を他の部分よりも高くした
ので、画素電極33のエッジには図26、図27に示す
ようなs=+1の配向特異点が形成されることになる。
この結果、画素電極33のエッジの液晶分子Lの配向に
よる画素電極33の内方の液晶分子への影響が、その配
向特異点によって阻止されることになり、中間調表示か
ら白表示に変化させた時の残像の発生が防止される。
【0102】なお、対向基板12の共通電極15に突起
物34の代わりにスリットを形成する場合には、画素電
極33に対向する部分でそのスリットを分断させても同
様な作用効果が得られる。ところで、第3の実施形態の
TFT基板と第4実施形態の対向基板の組み合わせがベ
ストな構造となる。即ち、TFT基板側に形成された線
状のスリット又は突起物を画素電極のエッジに交差しな
いように分断し、さらに、対向電極側の共通電極内の線
状のスリットを画素電極に交差しないように分断し又は
対向電極側の線状の突起物のうち画素電極のエッジに対
向する部分を他よりも厚くすることが好ましい構造であ
る。 (第5の実施形態)第3実施形態では、画素電極の上に
形成されるスリットの屈曲部、即ち2方向のスリットの
延長線の交差部を画素電極のエッジに合わせているが、
その交点を画素電極のエッジから内側にずらしてもよ
い。
【0103】図28は、本発明の第5実施形態の液晶表
示装置の画素電極とその周辺を示す平面図である。図2
8において、画素電極35に抜かれたスリット35aの
屈曲部35bを画素電極35のエッジからその内側に後
退させて形成されている。その屈曲部35bから画素電
極35のエッジまでの距離を例えば4μmとし、また、
スリット35aの幅を10μmとした。
【0104】また、対向基板12側には、第1実施形態
と同様に、スリット35の間を通る位置に突起物36が
形成されている。これによれば、画素電極35のエッジ
による電界が、スリット35aの屈曲部35bに与える
影響を小さくでき、残像の発生が抑制される。図28で
は、画素電極35にスリットを設ける構造としている
が、第1実施形態のように、画素電極35上にスリット
の代わりに誘電体の突起物を形成する場合には、その突
起物の屈曲部を画素電極のエッジから内側に後退させる
ことによっても、画素電極35のエッジによる電界が突
起物の屈曲部に与える影響を小さくでき、残像の発生を
抑制する効果がある。
【0105】また、対向基板12上に配向制御手段とし
て形成される誘電体の突起37の形状として、例えば図
29に示すように、画素電極に対向する領域内で屈曲さ
せ、その屈曲部を画素電極38のエッジから内側にずら
して配置しても、画素電極38のエッジによる電界がそ
の屈曲部に与える影響を小さくでき、残像抑制効果を奏
する。この場合、突起物37の幅を例えば10μmと
し、その屈曲部と画素電極38のエッジとの距離を例え
ば4μmとする。
【0106】なお、対向基板12上の配向制御手段とし
て誘電体の突起物37の代わりに、図23に示した共通
電極15にスリットを形成することが考えられる。しか
し、通常、共通電極15の下にはカラーフィルタ13が
形成されるために、その共通電極15にスリットを形成
することは、精度面や信頼性の点から好ましくない。図
29においては、画素電極38に形成された2方向に延
びるスリット38a、38bの屈曲部(交差部)が画素
電極38の外側に存在することになるため、画素電極3
8のエッジによる電界の影響が屈曲部に及ぶ影響が排除
されることになり、突起物若しくはスリットによる本来
の配向制御とは異なる配向状態の発生を低減でき、中間
調表示から白表示に変化した場合の残像を無くすことが
できる。 (第6の実施の形態)図30(a) は、本発明の第6実施
形態の液晶表示装置の画素電極とその周辺を示す平面図
である。
【0107】図30(a) においては、画素電極40の中
央寄りにV字状に形成される第1及び第2のスリット4
0a,40bの交差部を、画素電極40のエッジに平行
なスリット40eによってエッジより内側で接続するよ
うな構造を採用している。そのスリット40eと画素電
極40のエッジの間の間隙40gの距離は例えば4μm
である。
【0108】また、画素電極40には、その他にゲート
バスライン2寄りに第3、第4のスリット40c、40
dが形成されている。それらの第1〜第4のスリット4
0a〜40dは、つなぎ部40fによって複数箇所で分
断されている。従って、画素電極40は、第1〜第4の
スリット40a〜40dによって5つの領域A〜Eに分
割され、それらの領域A〜Eはつなぎ部40fによって
電気的に接続されている それらの第1及び第2のスリット40a,40bにより
分割された領域Cは、蓄積容量形成電極(容量バスライ
ン)3に電気的及び構造的に対向している。また、少な
くとも2つの電気的接続の経路が、蓄積容量形成電極3
と電気的に対向している。
【0109】これにより、画素電極40の領域Bと領域
Dの接続は、図30(b) に示すように、経路B−C−D
と経路B−Dの2系統となっている。そして、画素電極
40の領域Cと蓄積容量形成電極3とが短絡している場
合には、B−C間、C−D間の電気的接続をつなぎ部4
0fへのレーザ照射によって切り離すことにより、存続
しているつなぎ部40fと間隙40gを介して画素電極
40の4つの領域A,B,D,Eが電気的に導通するの
で、領域C以外の大部分の領域の液晶分子の駆動が可能
になる。
【0110】そのように領域Cを除いて駆動可能になっ
た画素は、蓄積容量形成電極3と画素電極40の領域C
とが短絡していない正常な状態に比べて表示特性が若干
異なるが、そのような状態の画素の個数や発生場所によ
っては表示不良の規格をクリアするレベルとなるため
に、TFT基板の歩留まりの改善が図られる。これは、
スリットによって分割された画素電極の複数の領域が、
画素電極のエッジの部分によって接続された構造によっ
て達成され、その点が従来の構造とは異なる。
【0111】なお、画素電極40は、例えば第1及び第
2のスリット40a,40bによって少なくとも3つの
領域に分割されるようにすれば、そのような歩留まりの
改善効果が得られる。次に、本発明を適用した場合のス
リット上のドメインの変化を図31に基づいて説明す
る。
【0112】まず、図31(a) に示すように、黒表示か
ら白表示に変化させた時には、つなぎ部により分断され
たスリット40a上のドメインの数は〜の8個であ
る。また、図31(a) によれば、従来技術を示す図9
(a) に比べてとのドメイン数が増える。これは、画
素電極のエッジにs=−1の配向ベクトルの特異点が形
成されるためである。
【0113】また、黒表示から中間調表示を経て白表示
に変化した時には、図31(b) に示すように、との
ドメインがつながりのドメインが消える。即ち、図9
(a)に比べてスリット上のドメイン変化は画素電極のエ
ッジ近傍でのごく僅かなレベルに抑えられている。な
お、上記した第3〜第6実施形態は、以下の発明に基づ
くものである。 (1) 電極を有する一対の基板の少なくとも一方に、複数
の構成単位からなる線状の構造物又は線状のスリットを
設けて電圧印加時の液晶配向を制御する垂直配向型の液
晶表示装置において、前記電極上の構造物又は前記電極
内のスリットと一方の前記基板上の画素電極のエッジと
が交差する部分に、液晶分子がs=−1の配向特異点を
形成するための配向制御手段を設けたことを特徴とする
液晶表示装置。
【0114】(2)前記電極は、画素電極、共通電極であ
ることを (3)前記線状の構造物は、画素電極又は共通電極上に形
成されることを特徴とする(1) に記載の液晶表示装置。 (4)前記スリットの延長上の前記画素電極の前記エッジ
には、前記スリットが形成されていないことを特徴とす
る(1) に記載の液晶表示装置。
【0115】(5)前記画素電極の前記エッジの上又は上
方では前記構造物が分断されていることを特徴とする
(1) に記載の液晶表示装置。 (6)電極を有する一対の基板の少なくとも一方に、複数
の構成単位からなる線状の構造物又は線状のスリットを
設けて電圧印加時の液晶配向を制御する垂直配向型の液
晶表示装置において、前記基板の一方に形成された前記
構造物又は前記スリットと、前記基板の他方に形成され
た画素電極のエッジとが交差する部分に、液晶分子がs
=+1の配向特異点を形成するための配向制御手段を配
置することを特徴とする液晶表示装置。
【0116】(7)電極を有する一対の基板の少なくとも
一方に、屈曲部を備えた複数の構成単位からなる線状の
構造物又は線状のスリットを設けて電圧印加時の液晶配
向を制御する垂直配向型の液晶表示装置において、画素
電極を有する一方の前記基板上の前記構造物又は前記ス
リットの前記屈曲部は、前記画素電極のエッジの上から
外れていることを特徴とする液晶表示装置。
【0117】(8)電極を有する一対の基板の少なくとも
一方に、屈曲部を備えた複数の構成単位からなる線状の
構造物又は線状のスリットを設けて電圧印加時の液晶配
向を制御する垂直配向型の液晶表示装置において、一方
の前記基板上の前記画素電極に対向して、他方の前記基
板に配置される前記構造物又は前記スリットの屈曲部
は、前記画素電極のエッジの上には配置されないことを
特徴とする液晶表示装置。
【0118】(9)第1の基板上に形成された蓄積容量形
成用電極と、前記第1の基板上に形成された能動素子
と、前記能動素子に接続されて前記第1の基板上に形成
され、且つスリットによって少なくとも3つの領域に分
割された画素電極とを備え、前記画素電極の3つの前記
領域のうちの一つの領域から別の領域への電気的接続
が、経由する前記領域の異なる複数の経路を持つことを
特徴とする薄膜トランジスタ基板。 (10)前記電気的接続の前記経路のうち少なくとも2つ
が、前記蓄積容量形成電極と電気的に対向していること
を特徴とする(9) に記載の薄膜トランジスタ基板。 (11)前記蓄積容量形成電極と対向する前記経路毎に、前
記蓄積容量電極と対向する面積が異なることを特徴とす
る(10)に記載の薄膜トランジスタ基板。 (12)前記蓄積容量形成電極と対向する経路毎に、前記蓄
積容量形成電極と対向する前記領域の誘電体層の厚みが
異なることを特徴とする(12)に記載の薄膜トランジスタ
基板。 (13)前記蓄積容量形成電極と対向する経路毎に、蓄積容
量の大きさが異なることを特徴とする(10)〜(12)のいず
れかに記載の薄膜トランジスタ基板。 (14) (9)〜(13)のいずれかに記載の薄膜トランジスタ基
板を有している液晶表示装置。 (15) (9)〜(13)のいずれかに記載の薄膜トランジスタ基
板を有している(1) 〜(8)のいずれかに記載の液晶表
示装置。
【0119】
【発明の効果】以上述べたように本発明によれば、互い
に交差するゲートバスライン(第1のバスライン)と画
素電極の間の領域、又はドレインバスライン(第2のバ
スライン)と画素電極の間の領域に誘電体構造物を配置
したので、画素電極とバスラインの間の誘電率を誘電体
構造物によって固定して、それらの間の浮遊容量変動を
抑制できる。また、誘電体構造物がバスラインの上にも
形成されるようにしたので、誘電体構造物の上の液晶層
が薄くなってその液晶層の液晶分子を垂直の配向から動
きにくくし、浮遊容量変動を非常に小さくすることがで
きる。しかも、バスラインの上方の浮遊容量は誘電体構
造により固定される成分が大きくなるので、その浮遊容
量の変動を少なくできる。
【0120】以上のように、浮遊容量の変動を抑制する
と、画素電位が一定となってフリッカの発生を防止する
ことができる。しかも、容量の変動を抑えるための容量
バスラインの幅を狭くして開口率を上げることが可能に
なる。また、本発明によれば、基板上に設けた構造物や
スリットによって液晶配向を制御する表示方式におい
て、それらの構造物又はスリットの延長線上で画素電極
に交差する部分に、液層分子がs=−1又はs=+1と
なるような配向特異点を形成する等によって応答特性の
改善が図られる。
【0121】さらに、本発明では、画素電極の電気的接
続経路として、蓄積容量形成用電極と容量を形成してい
る領域を介する経路と、介さない経路の2系統設けるよ
うにしたので、蓄積容量形成用電極と画素電極との電気
的短絡が生じた場合、容量を形成している領域を電気的
に他の領域から切断することによって、その他の領域を
液晶分子が駆動可能な領域として用いることができ、T
FT基板の製造歩留まりの向上が図れる。
【図面の簡単な説明】
【図1】従来のTN型LCDの視野角による画像の変化
を示す図である。
【図2】従来のVA方式の液晶表示の駆動状態を示す図
である。
【図3】従来のVA方式における配向分割の効果を示す
図である。
【図4】従来の配向分割の各種方式を示す図である。
【図5】従来のMVA方式の画素部の平面図である。
【図6】従来のMVA方式の画素部であって図5のI−
I線断面図である。
【図7】従来のMVA方式の画素部の平面図である。
【図8】従来のMVA方式の液晶パネルのオフ状態とオ
ン状態を示す図である。
【図9】従来のMVA方式の液晶パネルの液晶分子の配
向方向の変化を示す図である。
【図10】従来のMVA方式の中間調表示の液晶分子の
配向方向を示す図である。
【図11】従来のMVA方式の画素電極上のスリット上
での液晶分子の配向方向の組み合わせを示す図である。
【図12】従来のVA方式の液晶表示の中間調表示から
白表示に変化した後の画素電極のエッジの近傍の液晶分
子の配向方向を示す図である。
【図13】従来のVA方式における画素電極の切断状態
を示す平面図とその等価回路図である。
【図14】本発明の第1実施形態のドメイン規制手段の
配置を示す画素領域の平面図である。
【図15】本発明の第1実施形態の誘電体構造物と突起
物が形成された画素領域の平面図である。
【図16】本発明の第1実施形態の画素領域における図
15のII−II線断面図である。
【図17】本発明の第1実施形態の画素領域における図
15のIII-III 線断面図である。
【図18】本発明の第1実施形態の画素領域における図
15のVI-VI 線断面図である。
【図19】本発明の第1実施形態の画素領域における動
作を示す断面図である。
【図20】本発明の第2実施形態の液晶表示装置の画素
領域を示す平面図である。
【図21】本発明の第2実施形態の液晶表示装置の画素
領域を示す図20のV−V線断面図ある。
【図22】本発明の第2実施形態のTFT及びその周辺
を示す図20のVI-VI 線断面図である。
【図23】本発明の第3実施形態の液晶表示装置の画素
領域を示す断面図である。
【図24】本発明の第3実施形態の液晶表示装置の画素
領域を示す平面図である。
【図25】本発明の実施形態の配向特異点における液晶
分子の配向方向を示す図である。
【図26】本発明の第4実施形態の液晶表示装置の画素
領域を示す平面図である。
【図27】本発明の第4実施形態の液晶表示装置におけ
る画素領域において、図26のVII-VII 線断面図であ
る。
【図28】本発明の第5実施形態の液晶表示装置の画素
領域の平面図である。
【図29】本発明の第5実施形態の液晶表示装置の他の
画素領域の例を示す平面図である。
【図30】本発明の第6実施形態の液晶表示装置の画素
領域における平面図である。
【図31】本発明の効果の一例を示す図である。
【符号の説明】
1…第1のガラス基板(TFT基板)、2…ゲートバス
ライン、3…蓄積容量形成電極(容量バスライン)、4
…ゲート絶縁膜、5…ドレインバスライン、6…TF
T、7…保護絶縁膜、8…画素電極、9…配向膜、10
…突起物、11,11a,11b,11c…誘電体構造
物、12…第2のガラス基板(対向基板)、13,13
R,13G,13B…カラーフィルタ、14…ブラック
マトリクス、15…対向電極、16…突起物、17…配
向膜、18…液晶、30、33,35,38…画素電
極、31,34,36、37…構造物。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 塚大 浩司 鳥取県米子市石州府字大塚ノ弐650番地 株式会社米子富士通内 (72)発明者 小池 善郎 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 Fターム(参考) 2H090 HA03 HA05 HA07 HA08 HB13X JA03 JC03 KA18 LA02 LA04 LA15 MA01 MA07 MA15 2H092 JA26 JA36 JA40 JA44 JB04 JB05 JB57 JB64 JB66 KA05 KA07 KB14 KB24 MA08 NA07 NA21 PA02 PA03 PA08 QA18 5C094 AA13 AA42 BA03 BA43 CA19 EA04 ED20 FA04

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】電極を有する一対の基板の少なくとも一方
    に、複数の構成単位からなる線状の構造物又は線状のス
    リットを設けて電圧印加時の液晶配向を制御する垂直配
    向型の液晶表示装置において、 前記電極上の構造物又は前記電極内のスリットと一方の
    前記基板上の画素電極のエッジとが交差する部分に、液
    晶分子がs=−1の配向特異点を形成するための配向制
    御手段を設けたことを特徴とする液晶表示装置。
  2. 【請求項2】電極を有する一対の基板の少なくとも一方
    に、複数の構成単位からなる線状の構造物又は線状のス
    リットを設けて電圧印加時の液晶配向を制御する垂直配
    向型の液晶表示装置において、 前記基板の一方に形成された前記構造物又は前記スリッ
    トと、前記基板の他方に形成された画素電極のエッジと
    が交差する部分に、液晶分子がs=+1の配向特異点を
    形成するための配向制御手段を配置することを特徴とす
    る液晶表示装置。
  3. 【請求項3】電極を有する一対の基板の少なくとも一方
    に、屈曲部を備えた複数の構成単位からなる線状の構造
    物又は線状のスリットを設けて電圧印加時の液晶配向を
    制御する垂直配向型の液晶表示装置において、 画素電極を有する一方の前記基板上の前記構造物又は前
    記スリットの前記屈曲部は、前記画素電極のエッジの上
    から外れていることを特徴とする液晶表示装置。
  4. 【請求項4】電極を有する一対の基板の少なくとも一方
    に、屈曲部を備えた複数の構成単位からなる線状の構造
    物又は線状のスリットを設けて電圧印加時の液晶配向を
    制御する垂直配向型の液晶表示装置において、 一方の前記基板上の前記画素電極に対向して、他方の前
    記基板に配置される前記構造物又は前記スリットの屈曲
    部は、前記画素電極のエッジの上には配置されないこと
    を特徴とする液晶表示装置。
  5. 【請求項5】第1の基板上に形成された蓄積容量形成用
    電極と、 前記第1の基板上に形成された能動素子と、 前記能動素子に接続されて前記第1の基板上に形成さ
    れ、且つスリットによって少なくとも3つの領域に分割
    された画素電極とを備え、 前記画素電極の3つの前記領域のうちの一つの領域から
    別の領域への電気的接続が、経由する前記領域の異なる
    複数の経路を持つことを特徴とする薄膜トランジスタ基
    板。
  6. 【請求項6】請求項5に記載の薄膜トランジスタ基板を
    有する液晶表示装置。
  7. 【請求項7】請求項5に記載の薄膜トランジスタ基板を
    有する請求項1〜請求項4のいずれかに記載の液晶表示
    装置。
  8. 【請求項8】基板表面に垂直配向処理を施した第1及び
    第2の二枚の基板の間に誘電率異方性が負の液晶を挟持
    し、前記液晶の配向が、電圧無印加時にはほぼ垂直に、
    所定の電圧を印加した時にはほぼ水平となり、前記所定
    の電圧より小さい電圧を印加した時には斜めになる配向
    の液晶表示装置において、 前記第1の基板に設けられ、前記所定の電圧より小さい
    電圧を印加した時に前記液晶が斜めになる配向方向を規
    制する第1のドメイン規制手段と、 前記第2の基板に設けられ、前記所定の電圧より小さい
    電圧を印加した時に前記液晶が斜めになる配向方向を規
    制する第2のドメイン規制手段と、 前記第1のドメイン規制手段は、少なくとも、前記第1
    の基板の電極上に設けられ、前記第1の基板の前記液晶
    との接触面の一部を斜面にする前記液晶の層の方へ突き
    出る誘電体の突起と、 前記第1の基板又は前記第2の基板のうちの前記液晶を
    挟持する側の面の上に間隔を置いて形成された複数の第
    1のバスラインと、 前記第1のバスラインに交差し、且つ前記第1のバスラ
    インの上方で間隔をおいて形成された複数の第2のバス
    ラインと、 前記第1のバスラインと前記第2のバスラインによって
    区画される領域に形成された画素電極と、 前記画素電極と前記第1のバスラインの間の領域の少な
    くとも一部に対応する部分であって、前記第1の基板と
    前記第2の基板の少なくとも一方に形成された前記突起
    と異なる誘電体構造物とを有することを特徴とする液晶
    表示装置。
JP26279899A 1999-09-16 1999-09-16 液晶表示装置 Expired - Fee Related JP4391634B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP26279899A JP4391634B2 (ja) 1999-09-16 1999-09-16 液晶表示装置
US09/662,236 US6927824B1 (en) 1999-09-16 2000-09-14 Liquid crystal display device and thin film transistor substrate
TW089118840A TWI288284B (en) 1999-09-16 2000-09-14 Liquid crystal display device and thin film transistor substrate
US10/423,086 US6888602B2 (en) 1999-09-16 2003-04-25 Liquid crystal display device and thin film transistor substrate
US10/657,996 US6897929B2 (en) 1999-09-16 2003-09-08 Liquid crystal display device and thin flim transistor substrate
US10/791,163 US7110074B2 (en) 1999-09-16 2004-03-02 Liquid crystal display device
US10/922,549 US7193672B2 (en) 1999-09-16 2004-08-20 Liquid crystal display device and thin film transistor substrate
US11/496,941 US7505103B2 (en) 1999-09-16 2006-07-31 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26279899A JP4391634B2 (ja) 1999-09-16 1999-09-16 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2001083522A true JP2001083522A (ja) 2001-03-30
JP4391634B2 JP4391634B2 (ja) 2009-12-24

Family

ID=17380766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26279899A Expired - Fee Related JP4391634B2 (ja) 1999-09-16 1999-09-16 液晶表示装置

Country Status (1)

Country Link
JP (1) JP4391634B2 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003035905A (ja) * 2001-07-24 2003-02-07 Dainippon Printing Co Ltd 液晶ディスプレイおよび液晶ディスプレイ用のカラーフィルタとアレイ基板
JP2004280111A (ja) * 2003-03-13 2004-10-07 Samsung Electronics Co Ltd 液晶表示装置及びこれに使用される薄膜トランジスタ表示板
US6897928B2 (en) 2001-06-28 2005-05-24 Samsung Electronics Co., Ltd. Multi-domain liquid crystal display
WO2005116961A1 (en) * 2004-05-28 2005-12-08 Sharp Kabushiki Kaisha A substrate for a display device, a method for repairing the same, a method for repairing a display device and a liquid-crystal display device
JP2006201355A (ja) * 2005-01-19 2006-08-03 Sharp Corp 液晶表示装置
JP2007052040A (ja) * 2005-08-12 2007-03-01 Sharp Corp 液晶表示装置
JP2008134590A (ja) * 2006-11-28 2008-06-12 Samsung Electronics Co Ltd 液晶表示装置
US7554638B2 (en) 2002-10-16 2009-06-30 Chi Mei Optoelectronics Corp. Liquid crystal display
JPWO2008050501A1 (ja) * 2006-09-29 2010-02-25 シャープ株式会社 表示装置、表示装置の製造方法
CN1506722B (zh) * 2002-12-05 2010-05-26 奇美电子股份有限公司 液晶显示器
US7817234B2 (en) 2005-06-30 2010-10-19 Chunghwa Picture Tubes, Ltd. Alignment patterns of a multi-domain vertical alignment (MVA) liquid crystal display panel having a plurality of shrinking areas
US7944535B2 (en) 2004-01-28 2011-05-17 Samsung Electronics Co., Ltd. Liquid crystal display and a method for manufacturing the same
JP2011186504A (ja) * 2000-09-08 2011-09-22 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2011257774A (ja) * 2004-09-30 2011-12-22 Chimei Innolux Corp 液晶表示装置
US8098353B2 (en) 2007-08-07 2012-01-17 Samsung Electronics Co., Ltd. Liquid crystal display with improved response speed and aperture ratio
US8174664B2 (en) 2004-10-14 2012-05-08 Sharp Kabushiki Kaisha Multilayer substrate
US8351016B2 (en) 2007-04-23 2013-01-08 Sharp Kabushiki Kaisha Display device and manufacturing method of display device
WO2016067948A1 (ja) * 2014-10-27 2016-05-06 シャープ株式会社 液晶表示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9046713B2 (en) 2012-01-26 2015-06-02 Samsung Display Co., Ltd. Liquid crystal display

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015146021A (ja) * 2000-09-08 2015-08-13 株式会社半導体エネルギー研究所 半導体装置
JP2013178561A (ja) * 2000-09-08 2013-09-09 Semiconductor Energy Lab Co Ltd 表示装置
JP2011186504A (ja) * 2000-09-08 2011-09-22 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2018092196A (ja) * 2000-09-08 2018-06-14 株式会社半導体エネルギー研究所 液晶表示装置
US9798204B2 (en) 2000-09-08 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2016186666A (ja) * 2000-09-08 2016-10-27 株式会社半導体エネルギー研究所 表示装置、電気光学装置、及び電子機器
JP2013011903A (ja) * 2000-09-08 2013-01-17 Semiconductor Energy Lab Co Ltd 表示装置
US8587741B2 (en) 2000-09-08 2013-11-19 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6897928B2 (en) 2001-06-28 2005-05-24 Samsung Electronics Co., Ltd. Multi-domain liquid crystal display
JP2003035905A (ja) * 2001-07-24 2003-02-07 Dainippon Printing Co Ltd 液晶ディスプレイおよび液晶ディスプレイ用のカラーフィルタとアレイ基板
JP4703051B2 (ja) * 2001-07-24 2011-06-15 大日本印刷株式会社 液晶ディスプレイおよび液晶ディスプレイ用のカラーフィルタとアレイ基板
US7554638B2 (en) 2002-10-16 2009-06-30 Chi Mei Optoelectronics Corp. Liquid crystal display
CN1506722B (zh) * 2002-12-05 2010-05-26 奇美电子股份有限公司 液晶显示器
JP2004280111A (ja) * 2003-03-13 2004-10-07 Samsung Electronics Co Ltd 液晶表示装置及びこれに使用される薄膜トランジスタ表示板
US7973886B2 (en) 2003-03-13 2011-07-05 Samsung Electronics Co., Ltd. Four color liquid crystal display and panel therefor
US7944535B2 (en) 2004-01-28 2011-05-17 Samsung Electronics Co., Ltd. Liquid crystal display and a method for manufacturing the same
US8279387B2 (en) 2004-01-28 2012-10-02 Samsung Electronics Co., Ltd. Liquid crystal display and method for manufacturing the same
US7499140B2 (en) 2004-05-28 2009-03-03 Sharp Kabushiki Kaisha Substrate for a display device, a method for repairing the same, a method for repairing a display device and a liquid-crystal display device
WO2005116961A1 (en) * 2004-05-28 2005-12-08 Sharp Kabushiki Kaisha A substrate for a display device, a method for repairing the same, a method for repairing a display device and a liquid-crystal display device
KR100845669B1 (ko) * 2004-05-28 2008-07-11 샤프 가부시키가이샤 액티브 매트릭스 기판, 액티브 매트릭스 기판의 수정 방법, 액정 표시 장치, 표시장치 및 표시 장치의 수정 방법
US7728943B2 (en) 2004-05-28 2010-06-01 Sharp Kabushiki Kaisha Substrate for a display device, a method for repairing the same, a method for repairing a display device and a liquid-crystal display device
KR100845668B1 (ko) * 2004-05-28 2008-07-11 샤프 가부시키가이샤 액티브 매트릭스 기판, 액티브 매트릭스 기판의 수정 방법, 대향 기판, 액정 표시 장치, 표시장치 및 표시 장치의 수정 방법
EP2200007A2 (en) 2004-05-28 2010-06-23 Sharp Kabushiki Kaisha A substrate for a display device, a method for repairing the same, a method for repairing a display device and a liquid-crystal display device
KR100880994B1 (ko) * 2004-05-28 2009-02-03 샤프 가부시키가이샤 액티브 매트릭스 기판, 액정 표시 장치 및 표시 장치
KR101246427B1 (ko) 2004-05-28 2013-03-21 샤프 가부시키가이샤 표시 장치, 액티브 매트릭스 기판 및 대향 기판
KR100845667B1 (ko) * 2004-05-28 2008-07-11 샤프 가부시키가이샤 액티브 매트릭스 기판, 액티브 매트릭스 기판의 수정 방법, 대향 기판, 액정 표시 장치, 표시장치 및 표시 장치의 수정 방법
JP2011257774A (ja) * 2004-09-30 2011-12-22 Chimei Innolux Corp 液晶表示装置
US8174664B2 (en) 2004-10-14 2012-05-08 Sharp Kabushiki Kaisha Multilayer substrate
JP4516432B2 (ja) * 2005-01-19 2010-08-04 シャープ株式会社 液晶表示装置
JP2006201355A (ja) * 2005-01-19 2006-08-03 Sharp Corp 液晶表示装置
US7817234B2 (en) 2005-06-30 2010-10-19 Chunghwa Picture Tubes, Ltd. Alignment patterns of a multi-domain vertical alignment (MVA) liquid crystal display panel having a plurality of shrinking areas
JP2007052040A (ja) * 2005-08-12 2007-03-01 Sharp Corp 液晶表示装置
US8228480B2 (en) 2006-09-29 2012-07-24 Sharp Kabushiki Kaisha Display device and manufacturing method of display device
JPWO2008050501A1 (ja) * 2006-09-29 2010-02-25 シャープ株式会社 表示装置、表示装置の製造方法
JP4606497B2 (ja) * 2006-09-29 2011-01-05 シャープ株式会社 表示装置
US8867003B2 (en) 2006-11-28 2014-10-21 Samsung Display Co., Ltd. Liquid crystal display device
JP2008134590A (ja) * 2006-11-28 2008-06-12 Samsung Electronics Co Ltd 液晶表示装置
US8351016B2 (en) 2007-04-23 2013-01-08 Sharp Kabushiki Kaisha Display device and manufacturing method of display device
US8098353B2 (en) 2007-08-07 2012-01-17 Samsung Electronics Co., Ltd. Liquid crystal display with improved response speed and aperture ratio
WO2016067948A1 (ja) * 2014-10-27 2016-05-06 シャープ株式会社 液晶表示装置

Also Published As

Publication number Publication date
JP4391634B2 (ja) 2009-12-24

Similar Documents

Publication Publication Date Title
US6927824B1 (en) Liquid crystal display device and thin film transistor substrate
US7023516B2 (en) Substrate for liquid crystal display provided with electrode units having trunk and branch sections formed in each pixel region, and liquid crystal display having the same
JP2701698B2 (ja) 液晶表示装置
US6650390B2 (en) Liquid crystal display panel having floating pixel electrode
EP1870767B1 (en) Verically-aligned (VA) liquid crystal display device
US8305540B2 (en) Liquid crystal display having subpixels per color pixel
US7940359B2 (en) Liquid crystal display comprising a dielectric layer having a first opening surrounding a patterned structure and exposing a portion of a first pixel electrode and a second pixel electrode formed on the dielectric layer
US7379143B2 (en) Liquid crystal display having predetermined steepness of light transmittance within a predetermined range on light transmittance gradient for improved visibility
JP4391634B2 (ja) 液晶表示装置
US7292303B2 (en) Liquid crystal display and panel therefor including regular and successive regular domain defining members
JP2701832B2 (ja) 液晶表示装置
US20040263756A1 (en) Liquid crystal display and thin film transistor array panel therefor
US7697096B2 (en) Liquid crystal display and panel therefor
US7460192B2 (en) Liquid crystal display, thin film diode panel, and manufacturing method of the same
KR20040062146A (ko) 액정 표시패널 및 그 제조방법
JP2004348131A (ja) 液晶表示装置及びそのための薄膜トランジスタ表示板
US20060023151A1 (en) Liquid crystal display and panel therefor
JP2004245952A (ja) 液晶表示装置
KR20070072275A (ko) 수직배향모드 액정표시소자 및 그 제조방법
JP4636626B2 (ja) 液晶表示素子
JPH1048672A (ja) アクティブマトリックス型液晶表示装置
JP2000193979A (ja) 液晶表示装置及びその製造方法
WO2006114933A1 (ja) 液晶表示装置
JP2004157257A (ja) 表示装置用基板及びそれを備えた表示装置
JPH09146103A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050712

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050721

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050818

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091008

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees