JP2001077352A - 半導体素子およびその製造方法 - Google Patents
半導体素子およびその製造方法Info
- Publication number
- JP2001077352A JP2001077352A JP25353199A JP25353199A JP2001077352A JP 2001077352 A JP2001077352 A JP 2001077352A JP 25353199 A JP25353199 A JP 25353199A JP 25353199 A JP25353199 A JP 25353199A JP 2001077352 A JP2001077352 A JP 2001077352A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- well layer
- semiconductor device
- floating region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 230000004888 barrier function Effects 0.000 claims abstract description 68
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 18
- 239000000969 carrier Substances 0.000 claims description 10
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 230000005669 field effect Effects 0.000 description 29
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 17
- 125000006850 spacer group Chemical group 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000005641 tunneling Effects 0.000 description 8
- 239000010931 gold Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 238000001451 molecular beam epitaxy Methods 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001741 metal-organic molecular beam epitaxy Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000005428 wave function Effects 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 優れた負性微分コンダクタンスあるいは負性
相互コンダクタンスを示し、かつ複雑な作製プロセスを
必要とせずに作製することができる半導体素子およびそ
の製造方法を提供する。 【解決手段】 伝導領域として機能するチャネル層13
と、このチャネル層13と電気的に分離された浮遊領域
18とを備えている。チャネル層13と浮遊領域18と
の間には、一対の障壁層15,17およびそれに挟まれ
た井戸層16からなる量子井戸層が設けられている。チ
ャネル層13にはソース電極22およびドレイン電極2
3が電気的に接続されている。浮遊領域18の井戸層1
6と反対側の位置にはゲート電極21が設けられてい
る。所定のゲート電圧に対してドレイン電圧を変化させ
たときに、ドレイン電流特性に負性微分コンダクタンス
が生じる。
相互コンダクタンスを示し、かつ複雑な作製プロセスを
必要とせずに作製することができる半導体素子およびそ
の製造方法を提供する。 【解決手段】 伝導領域として機能するチャネル層13
と、このチャネル層13と電気的に分離された浮遊領域
18とを備えている。チャネル層13と浮遊領域18と
の間には、一対の障壁層15,17およびそれに挟まれ
た井戸層16からなる量子井戸層が設けられている。チ
ャネル層13にはソース電極22およびドレイン電極2
3が電気的に接続されている。浮遊領域18の井戸層1
6と反対側の位置にはゲート電極21が設けられてい
る。所定のゲート電圧に対してドレイン電圧を変化させ
たときに、ドレイン電流特性に負性微分コンダクタンス
が生じる。
Description
【0001】
【発明の属する技術分野】本発明は、量子井戸層を利用
した半導体素子およびその製造方法に係り、特にソー
ス,ドレインおよびゲートの各電極を有する三端子素子
構造の半導体素子およびその製造方法に関する。
した半導体素子およびその製造方法に係り、特にソー
ス,ドレインおよびゲートの各電極を有する三端子素子
構造の半導体素子およびその製造方法に関する。
【0002】
【従来の技術】負性微分コンダクタンス(NDC)を示
す半導体素子は、機能素子として各種デバイスに広く応
用することが可能である。こうした素子のうち、二端子
素子については、分子線エピタキシー法あるいは有機金
属気相成長法といった超薄膜結晶成長技術の進歩によっ
て、量子井戸における共鳴トンネル現象を利用した優れ
た特性を示す共鳴トンネルダイオードが容易に作製され
るようになっている。
す半導体素子は、機能素子として各種デバイスに広く応
用することが可能である。こうした素子のうち、二端子
素子については、分子線エピタキシー法あるいは有機金
属気相成長法といった超薄膜結晶成長技術の進歩によっ
て、量子井戸における共鳴トンネル現象を利用した優れ
た特性を示す共鳴トンネルダイオードが容易に作製され
るようになっている。
【0003】一方、負性微分コンダクタンスを特徴とす
る三端子素子は、NDC特性を第三電極において制御で
きるので、二端子素子に比べて大きな自由度を有する。
る三端子素子は、NDC特性を第三電極において制御で
きるので、二端子素子に比べて大きな自由度を有する。
【0004】このような三端子素子としては、例えば、
縦型共鳴トンネルダイオードの超薄膜の量子井戸部分に
第三電極を形成してなる三端子素子〔K.Maezawa and T.
Mizutani,Jpn.J.Appl.Phys.32 L42(1993) 〕、同一基板
上に共鳴トンネルダイオードと三端子トランジスタを作
製した疑似的な三端子素子〔K.J.Chen,K.Maezawa andY.
Yamamoto,IEEE Electron Device Lett.17 127(199
6)〕、熱い電子の実空間遷移を利用した三端子素子〔C.
-T.Liu,S.Luryi.P.,A.Garbinski,A.Y.Cho,and D.L.Sivi
co,IEEE Trans,Electron Device 38 2417(1991) 〕など
がある。その他、バンド間トンネルダイオードを三端子
化した三端子素子〔T.Uemura and T.Baba,Jpn.J.Appl.P
hys.32 L207(1994) 〕がある。
縦型共鳴トンネルダイオードの超薄膜の量子井戸部分に
第三電極を形成してなる三端子素子〔K.Maezawa and T.
Mizutani,Jpn.J.Appl.Phys.32 L42(1993) 〕、同一基板
上に共鳴トンネルダイオードと三端子トランジスタを作
製した疑似的な三端子素子〔K.J.Chen,K.Maezawa andY.
Yamamoto,IEEE Electron Device Lett.17 127(199
6)〕、熱い電子の実空間遷移を利用した三端子素子〔C.
-T.Liu,S.Luryi.P.,A.Garbinski,A.Y.Cho,and D.L.Sivi
co,IEEE Trans,Electron Device 38 2417(1991) 〕など
がある。その他、バンド間トンネルダイオードを三端子
化した三端子素子〔T.Uemura and T.Baba,Jpn.J.Appl.P
hys.32 L207(1994) 〕がある。
【0005】
【発明が解決しようとする課題】しかしながら、従来の
これらの三端子素子ではそれぞれ以下のような問題があ
った。まず、縦型共鳴トンネルダイオードの超薄膜の量
子井戸部分に第三電極を形成してなる三端子素子は、そ
の作製プロセスが複雑であり、第三電極部の抵抗が大き
くなってしまうという問題がある。また、同一基板上に
共鳴トンネルダイオードと三端子トランジスタを作製し
た疑似的な三端子素子の場合も、その作製プロセスは複
雑である。更に、バンド間トンネルダイオードを三端子
化したものも、複雑な作製プロセスが要求される。ま
た、熱い電子の実空間遷移を利用した素子では、電子温
度の上昇のために大きな電界を印加する必要があり、そ
の特性を制御することが難しいという問題があった。
これらの三端子素子ではそれぞれ以下のような問題があ
った。まず、縦型共鳴トンネルダイオードの超薄膜の量
子井戸部分に第三電極を形成してなる三端子素子は、そ
の作製プロセスが複雑であり、第三電極部の抵抗が大き
くなってしまうという問題がある。また、同一基板上に
共鳴トンネルダイオードと三端子トランジスタを作製し
た疑似的な三端子素子の場合も、その作製プロセスは複
雑である。更に、バンド間トンネルダイオードを三端子
化したものも、複雑な作製プロセスが要求される。ま
た、熱い電子の実空間遷移を利用した素子では、電子温
度の上昇のために大きな電界を印加する必要があり、そ
の特性を制御することが難しいという問題があった。
【0006】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、優れた負性微分コンダクタンスある
いは負性相互コンダクタンスを示し、かつ複雑な作製プ
ロセスを必要とせずに作製することができる半導体素子
およびその製造方法を提供することにある。
ので、その目的は、優れた負性微分コンダクタンスある
いは負性相互コンダクタンスを示し、かつ複雑な作製プ
ロセスを必要とせずに作製することができる半導体素子
およびその製造方法を提供することにある。
【0007】
【課題を解決するための手段】本発明の半導体素子は、
伝導領域と、この伝導領域と電気的に分離された浮遊領
域と、伝導領域と前記浮遊領域との間に設けられた量子
井戸層と、伝導領域に対してそれぞれ電気的に接続され
たソース電極及びドレイン電極と、浮遊領域の量子井戸
層と反対側の位置に設けられたゲート電極とを有し、所
定のゲート電圧に対してドレイン電圧を変化させたとき
にドレイン電流特性に負性微分コンダクタンスが生じる
ように構成したものである。
伝導領域と、この伝導領域と電気的に分離された浮遊領
域と、伝導領域と前記浮遊領域との間に設けられた量子
井戸層と、伝導領域に対してそれぞれ電気的に接続され
たソース電極及びドレイン電極と、浮遊領域の量子井戸
層と反対側の位置に設けられたゲート電極とを有し、所
定のゲート電圧に対してドレイン電圧を変化させたとき
にドレイン電流特性に負性微分コンダクタンスが生じる
ように構成したものである。
【0008】また、本発明の半導体素子の製造方法は、
基板上に伝導領域、量子井戸層、および浮遊領域を、こ
の順に形成する第1の工程と、ソース電極およびドレイ
ン電極が形成される領域に対応する領域をクエン酸を含
むエッチング液により選択的に除去し、浮遊領域を成形
する第2の工程とを含むものである。
基板上に伝導領域、量子井戸層、および浮遊領域を、こ
の順に形成する第1の工程と、ソース電極およびドレイ
ン電極が形成される領域に対応する領域をクエン酸を含
むエッチング液により選択的に除去し、浮遊領域を成形
する第2の工程とを含むものである。
【0009】本発明の半導体素子では、ゲート電圧に対
してドレイン電圧を変化させると、伝導領域と浮遊領域
との間において量子井戸層を介した共鳴トンネリングに
よりキャリアの遷移が起こり、ドレイン電流特性に負性
微分コンダクタンスが生じる。
してドレイン電圧を変化させると、伝導領域と浮遊領域
との間において量子井戸層を介した共鳴トンネリングに
よりキャリアの遷移が起こり、ドレイン電流特性に負性
微分コンダクタンスが生じる。
【0010】本発明の半導体素子の製造方法では、基板
上に伝導領域、量子井戸層、および浮遊領域がこの順に
形成され、ソース電極およびドレイン電極が形成される
領域に対応する領域がクエン酸を含むエッチング液によ
り選択的に除去される。
上に伝導領域、量子井戸層、および浮遊領域がこの順に
形成され、ソース電極およびドレイン電極が形成される
領域に対応する領域がクエン酸を含むエッチング液によ
り選択的に除去される。
【0011】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【0012】(第1の実施の形態)図1は本発明の第1
の実施の形態に係る半導体素子である電界効果トランジ
スタ素子10の断面構造を表すものである。この電界効
果トランジスタ素子10は、例えば半絶縁性GaAsか
らなる基板11の(001)面上に、例えばGaAsか
らなる結晶性を整えるためのバッファ層12、例えばn
型不純物を3×1017/cm3 程度添加したn型ドープ
GaAsからなるチャネル層13,例えばGaAsから
なるスペーサ層14、例えばAlAsからなる障壁層1
5、例えばGaAsからなる井戸層16、例えばAlA
sからなる障壁層17、例えばGaAsからなる浮遊領
域18、例えばAlAsからなるゲート障壁層19、例
えばGaAsからなるキャップ層20を順次積層した構
造を有している。このうち、チャネル層13およびスペ
ーサ層14のうちの少なくとも一部が、電圧の印加状態
に応じて、電流の通路である伝導領域として機能するよ
うになっている。
の実施の形態に係る半導体素子である電界効果トランジ
スタ素子10の断面構造を表すものである。この電界効
果トランジスタ素子10は、例えば半絶縁性GaAsか
らなる基板11の(001)面上に、例えばGaAsか
らなる結晶性を整えるためのバッファ層12、例えばn
型不純物を3×1017/cm3 程度添加したn型ドープ
GaAsからなるチャネル層13,例えばGaAsから
なるスペーサ層14、例えばAlAsからなる障壁層1
5、例えばGaAsからなる井戸層16、例えばAlA
sからなる障壁層17、例えばGaAsからなる浮遊領
域18、例えばAlAsからなるゲート障壁層19、例
えばGaAsからなるキャップ層20を順次積層した構
造を有している。このうち、チャネル層13およびスペ
ーサ層14のうちの少なくとも一部が、電圧の印加状態
に応じて、電流の通路である伝導領域として機能するよ
うになっている。
【0013】バッファ層12の積層方向における厚さ
(以下、単に厚さと言う)は例えば400nm、チャネ
ル層13の厚さは例えば20nm、スペーサ層14の厚
さは例えば120nm、障壁層15の厚さは2nm、井
戸層16の厚さは例えば6nm、障壁層17の厚さは2
nm、浮遊領域18の厚さは例えば200nm、ゲート
障壁層19は例えば30nm、キャップ層20は例えば
10nmである。なお、障壁層15および障壁層17の
厚さはそれぞれ電子がトンネリング可能となっており、
ゲート障壁層19の厚さは電子が容易にトンネリングで
きないようになっている。
(以下、単に厚さと言う)は例えば400nm、チャネ
ル層13の厚さは例えば20nm、スペーサ層14の厚
さは例えば120nm、障壁層15の厚さは2nm、井
戸層16の厚さは例えば6nm、障壁層17の厚さは2
nm、浮遊領域18の厚さは例えば200nm、ゲート
障壁層19は例えば30nm、キャップ層20は例えば
10nmである。なお、障壁層15および障壁層17の
厚さはそれぞれ電子がトンネリング可能となっており、
ゲート障壁層19の厚さは電子が容易にトンネリングで
きないようになっている。
【0014】井戸層16の厚さは、厚さ方向の自由度の
離散化エネルギー幅がkB T(kBはボルツマン定数=
1.38×10-23 、Tは素子の絶対温度)よりも十分
大きくなるようになっており、井戸層16には局在する
二次元電子状態のエネルギー準位(量子準位)が形成さ
れている。すなわち、障壁層15と、井戸層16と、障
壁層17とにより、二次元電子状態のエネルギー準位を
有する量子井戸層を構成している。
離散化エネルギー幅がkB T(kBはボルツマン定数=
1.38×10-23 、Tは素子の絶対温度)よりも十分
大きくなるようになっており、井戸層16には局在する
二次元電子状態のエネルギー準位(量子準位)が形成さ
れている。すなわち、障壁層15と、井戸層16と、障
壁層17とにより、二次元電子状態のエネルギー準位を
有する量子井戸層を構成している。
【0015】キャップ層20の上には、例えばAl(ア
ルミニウム)あるいはAu(金)などの金属からなるゲ
ート電極21が形成されている。このゲート電極21は
キャップ層20に対してショットキー接触状態となって
いる。また、障壁層17,浮遊領域18,ゲート障壁層
19およびキャップ層20の幅は、下層の井戸層16な
どの幅よりも狭くなっており、井戸層16の上には浮遊
領域19を間に挟むようにソース電極22およびドレイ
ン電極23がそれぞれ形成されている。ソース電極22
およびドレイン電極23は、それぞれ例えばAuGe
(金ゲルマニウム)層とNi(ニッケル)層とAu層と
を井戸層16の側から順に積層して加熱処理により合金
化した構造を有している。
ルミニウム)あるいはAu(金)などの金属からなるゲ
ート電極21が形成されている。このゲート電極21は
キャップ層20に対してショットキー接触状態となって
いる。また、障壁層17,浮遊領域18,ゲート障壁層
19およびキャップ層20の幅は、下層の井戸層16な
どの幅よりも狭くなっており、井戸層16の上には浮遊
領域19を間に挟むようにソース電極22およびドレイ
ン電極23がそれぞれ形成されている。ソース電極22
およびドレイン電極23は、それぞれ例えばAuGe
(金ゲルマニウム)層とNi(ニッケル)層とAu層と
を井戸層16の側から順に積層して加熱処理により合金
化した構造を有している。
【0016】更に、ソース電極22とチャネル層13お
よびスペーサ層14(すなわち伝導領域)との間には、
半導体と金属との合金層よりなるソース領域24が設け
られており、それらはオーミック接触状態となってい
る。ドレイン電極23とチャネル層13およびスペーサ
層14(すなわち伝導領域)との間には、半導体と金属
との合金層よりなるドレイン領域25が設けられてお
り、それらはオーミック接触状態となっている。これに
より、浮遊領域19とソース電極22,ドレイン電極2
3および伝導領域とは電気的に分離されており、浮遊領
域19は後述のように伝導領域から共鳴トンネル現象に
よって到達した電子を蓄積する蓄積層としての機能を有
している。
よびスペーサ層14(すなわち伝導領域)との間には、
半導体と金属との合金層よりなるソース領域24が設け
られており、それらはオーミック接触状態となってい
る。ドレイン電極23とチャネル層13およびスペーサ
層14(すなわち伝導領域)との間には、半導体と金属
との合金層よりなるドレイン領域25が設けられてお
り、それらはオーミック接触状態となっている。これに
より、浮遊領域19とソース電極22,ドレイン電極2
3および伝導領域とは電気的に分離されており、浮遊領
域19は後述のように伝導領域から共鳴トンネル現象に
よって到達した電子を蓄積する蓄積層としての機能を有
している。
【0017】図2ないし図5は図1に示した電界効果ト
ランジスタ素子10におけるI−I線に沿った方向のエ
ネルギーバンド構造を表すものである。なお、この電界
効果トランジスタ素子10では浮遊領域19に電子を蓄
積するようになっているので、図2ないし図5では伝導
帯端のエネルギー準位EC をそれぞれ表している。図2
ないし図5においてEF はフェルミ準位、E0 は真空準
位である。
ランジスタ素子10におけるI−I線に沿った方向のエ
ネルギーバンド構造を表すものである。なお、この電界
効果トランジスタ素子10では浮遊領域19に電子を蓄
積するようになっているので、図2ないし図5では伝導
帯端のエネルギー準位EC をそれぞれ表している。図2
ないし図5においてEF はフェルミ準位、E0 は真空準
位である。
【0018】この電界効果トランジスタ素子10では、
図2に示したように、チャネル層13を構成する物質の
電子親和力φch,スペーサ層14を構成する物質の電子
親和力φs ,井戸層16を構成する物質の電子親和力φ
Q および浮遊領域18を構成する物質の電子親和力φa
が、障壁層15,17をそれぞれ構成する物質の電子親
和力φB1,φB2およびゲート障壁層19を構成する物質
の電子親和力φB3よりもそれぞれ大きくなっている。井
戸層16には、二次元電子状態の基底エネルギー準位E
0 Q が局在している。
図2に示したように、チャネル層13を構成する物質の
電子親和力φch,スペーサ層14を構成する物質の電子
親和力φs ,井戸層16を構成する物質の電子親和力φ
Q および浮遊領域18を構成する物質の電子親和力φa
が、障壁層15,17をそれぞれ構成する物質の電子親
和力φB1,φB2およびゲート障壁層19を構成する物質
の電子親和力φB3よりもそれぞれ大きくなっている。井
戸層16には、二次元電子状態の基底エネルギー準位E
0 Q が局在している。
【0019】この電界効果トランジスタ素子10では、
ゲート電極21,ソース電極22およびドレイン電極2
3の各電極に対する印加電圧を変化させることにより、
伝導領域13a(すなわちチャネル層13およびスペー
サ層14のうちの少なくとも一部)と井戸層16に局在
する二次元電子状態との相対的なエネルギー差を変化さ
せるようになっている。
ゲート電極21,ソース電極22およびドレイン電極2
3の各電極に対する印加電圧を変化させることにより、
伝導領域13a(すなわちチャネル層13およびスペー
サ層14のうちの少なくとも一部)と井戸層16に局在
する二次元電子状態との相対的なエネルギー差を変化さ
せるようになっている。
【0020】例えば、図3に示したように、井戸層16
に局在する二次元電子状態の基底エネルギー準位E0 Q
が、伝導領域13aの伝導帯底よりも高く、伝導領域1
3aのフェルミエネルギー準位EF chよりも低い場合、
すなわち、伝導領域13aと井戸層16に局在する二次
元電子状態との相対的なエネルギー差が特定の範囲内に
あるとき、井戸層16の二次元電子状態を介した共鳴ト
ンネル現象が発生する。この共鳴トンネル現象によっ
て、電子の波動関数は伝導領域13aと浮遊領域18と
の間で接続されたものとなる。また、浮遊領域18で
は、主にLOフェノン放出による電子の緩和も生じ、緩
和した電子は浮遊領域18に蓄積される。このため、こ
の共鳴トンネル現象によって浮遊領域18での電子の存
在確率,あるいは電子密度が増大することになる。
に局在する二次元電子状態の基底エネルギー準位E0 Q
が、伝導領域13aの伝導帯底よりも高く、伝導領域1
3aのフェルミエネルギー準位EF chよりも低い場合、
すなわち、伝導領域13aと井戸層16に局在する二次
元電子状態との相対的なエネルギー差が特定の範囲内に
あるとき、井戸層16の二次元電子状態を介した共鳴ト
ンネル現象が発生する。この共鳴トンネル現象によっ
て、電子の波動関数は伝導領域13aと浮遊領域18と
の間で接続されたものとなる。また、浮遊領域18で
は、主にLOフェノン放出による電子の緩和も生じ、緩
和した電子は浮遊領域18に蓄積される。このため、こ
の共鳴トンネル現象によって浮遊領域18での電子の存
在確率,あるいは電子密度が増大することになる。
【0021】浮遊領域18は、ソース電極22およびド
レイン電極23それぞれと電気的に分離されているた
め、伝導領域13aよりも浮遊領域18に大きな存在確
率をもつ電子は、伝導領域13aにおける電気伝導度に
寄与し難くなり、また、浮遊領域18の電子密度の増大
は、帯電効果によってソース電極22とドレイン電極2
3との間の電気伝導度の減少をもたらす。すなわち、図
3に示した状態では、共鳴トンネル現象によって、ソー
ス電極22とドレイン電極23との間の伝導領域13a
を通じた電気伝導度が減少する。
レイン電極23それぞれと電気的に分離されているた
め、伝導領域13aよりも浮遊領域18に大きな存在確
率をもつ電子は、伝導領域13aにおける電気伝導度に
寄与し難くなり、また、浮遊領域18の電子密度の増大
は、帯電効果によってソース電極22とドレイン電極2
3との間の電気伝導度の減少をもたらす。すなわち、図
3に示した状態では、共鳴トンネル現象によって、ソー
ス電極22とドレイン電極23との間の伝導領域13a
を通じた電気伝導度が減少する。
【0022】この共鳴トンネル現象を生ずる伝導領域1
3aに存在する電子(チャネル電子)は、運動量保存に
より、厚さ方向の運動エネルギーEz が二次元電子状態
の基底エネルギーE0 Q とほぼ等しい状態にあるものだ
けである。よって、井戸層16に局在する二次元電子状
態の基底エネルギー準位E0 Q が伝導領域13aの伝導
帯底よりも低いときには、全く共鳴が生じない(非共
鳴)。また、井戸層16に局在する二次元電子状態の基
底エネルギー準位E0 Q が伝導領域13aの伝導帯底と
一致したときには、図4に示したように共鳴トンネル現
象を生じるチャネル電子の数は最大となる(これを最大
共鳴と呼ぶ)。
3aに存在する電子(チャネル電子)は、運動量保存に
より、厚さ方向の運動エネルギーEz が二次元電子状態
の基底エネルギーE0 Q とほぼ等しい状態にあるものだ
けである。よって、井戸層16に局在する二次元電子状
態の基底エネルギー準位E0 Q が伝導領域13aの伝導
帯底よりも低いときには、全く共鳴が生じない(非共
鳴)。また、井戸層16に局在する二次元電子状態の基
底エネルギー準位E0 Q が伝導領域13aの伝導帯底と
一致したときには、図4に示したように共鳴トンネル現
象を生じるチャネル電子の数は最大となる(これを最大
共鳴と呼ぶ)。
【0023】更に、井戸層16に局在する二次元電子状
態の基底エネルギー準位E0 Q が伝導領域13aのフェ
ルミエネルギーEF chと一致すると、図5に示したよう
に共鳴トンネル現象を生じるチャネル電子が殆ど存在し
なくなり(これを最小共鳴と呼ぶ)、井戸層16に局在
する二次元電子状態の基底エネルギー準位E0 Q が伝導
領域13aのフェルミエネルギーEF chよりも高いと、
共鳴が生じない(非共鳴)。
態の基底エネルギー準位E0 Q が伝導領域13aのフェ
ルミエネルギーEF chと一致すると、図5に示したよう
に共鳴トンネル現象を生じるチャネル電子が殆ど存在し
なくなり(これを最小共鳴と呼ぶ)、井戸層16に局在
する二次元電子状態の基底エネルギー準位E0 Q が伝導
領域13aのフェルミエネルギーEF chよりも高いと、
共鳴が生じない(非共鳴)。
【0024】図6は、ソース電極22を接地しドレイン
電圧VD とゲート電圧VG とを変化させた場合に、共鳴
トンネル現象が生じる範囲を表すものである。図6にお
いて実線上は最大共鳴を生じる電圧、破線上は最小共鳴
を生じる電圧であり、これら実線と破線との間の領域が
共鳴状態となっている。また、実線を境にして左上側の
領域および点線を境にして右下側の領域では、それぞれ
非共鳴状態となっている。
電圧VD とゲート電圧VG とを変化させた場合に、共鳴
トンネル現象が生じる範囲を表すものである。図6にお
いて実線上は最大共鳴を生じる電圧、破線上は最小共鳴
を生じる電圧であり、これら実線と破線との間の領域が
共鳴状態となっている。また、実線を境にして左上側の
領域および点線を境にして右下側の領域では、それぞれ
非共鳴状態となっている。
【0025】従って、ゲート電圧VG を固定してドレイ
ン電圧VD を印加していくと、図6において矢印aで示
したように、非共鳴の状態から突然に最大共鳴の状態が
生じる。そのため、ソース・ドレイン電極間の伝導領域
13aを通じた電気伝導度は急激に減少し、ドレイン電
流ID の急激な不連続的な減少が観測される。すなわ
ち、急峻な負性微分コンダクタンスが観測されることに
なる。このとき、ソース電流の絶対値もまた、急激な不
連続的な減少を示す。この後、共鳴に関与する状態数は
減少していき、これに伴いドレイン電流ID は増大して
いく。この結果、ドレイン電圧VD −ドレイン電流ID
の特性は図7に示したようになる。この負性微分コンダ
クタンスを示すドレイン電圧値はゲート電圧VG により
変化し、例えばゲート電圧VG が大きくなるほど大きく
なる。
ン電圧VD を印加していくと、図6において矢印aで示
したように、非共鳴の状態から突然に最大共鳴の状態が
生じる。そのため、ソース・ドレイン電極間の伝導領域
13aを通じた電気伝導度は急激に減少し、ドレイン電
流ID の急激な不連続的な減少が観測される。すなわ
ち、急峻な負性微分コンダクタンスが観測されることに
なる。このとき、ソース電流の絶対値もまた、急激な不
連続的な減少を示す。この後、共鳴に関与する状態数は
減少していき、これに伴いドレイン電流ID は増大して
いく。この結果、ドレイン電圧VD −ドレイン電流ID
の特性は図7に示したようになる。この負性微分コンダ
クタンスを示すドレイン電圧値はゲート電圧VG により
変化し、例えばゲート電圧VG が大きくなるほど大きく
なる。
【0026】一方、ドレイン電圧VD を固定してゲート
電圧VG を印加していくと、図6において矢印bで示し
たように、最小共鳴から始まり、徐々に共鳴に関与する
状態数が増大していき、最大共鳴に至ったのち、突然に
非共鳴に至る。従って、ソース・ドレイン電極間の伝導
領域13aを通じた電気伝導度は急激に増大し、ドレイ
ン電流ID の急激な不連続的な増大が観測される。この
とき、ソース電流の絶対値もまた、急激な不連続的な増
大を示す。なお、この最小共鳴から最大共鳴に至るまで
の間に、負性相互コンダクタンスが観測される場合もあ
り得る。ただし、これは素子本来の相互コンダクタンス
と、共鳴を生じる状態数の増加率との兼ね合いによって
決まり、共鳴を生じる状態数の増加率が大であるときに
生じる現象である。その結果、ゲート電圧VG −ドレイ
ン電流ID の特性は、図8または図9のいずれか一方に
示したようになる。
電圧VG を印加していくと、図6において矢印bで示し
たように、最小共鳴から始まり、徐々に共鳴に関与する
状態数が増大していき、最大共鳴に至ったのち、突然に
非共鳴に至る。従って、ソース・ドレイン電極間の伝導
領域13aを通じた電気伝導度は急激に増大し、ドレイ
ン電流ID の急激な不連続的な増大が観測される。この
とき、ソース電流の絶対値もまた、急激な不連続的な増
大を示す。なお、この最小共鳴から最大共鳴に至るまで
の間に、負性相互コンダクタンスが観測される場合もあ
り得る。ただし、これは素子本来の相互コンダクタンス
と、共鳴を生じる状態数の増加率との兼ね合いによって
決まり、共鳴を生じる状態数の増加率が大であるときに
生じる現象である。その結果、ゲート電圧VG −ドレイ
ン電流ID の特性は、図8または図9のいずれか一方に
示したようになる。
【0027】以上説明したように本実施の形態の電界効
果トランジスタ素子10においては、伝導領域13aの
電気伝導に寄与できない浮遊領域18の電子の密度ある
いは存在確率を、井戸層16の二次元電子状態を介した
共鳴トンネル現象によって制御するようにしたので、急
峻な負性微分コンダクタンス特性、または負性相互コン
ダクタンス特性を得ることができる。
果トランジスタ素子10においては、伝導領域13aの
電気伝導に寄与できない浮遊領域18の電子の密度ある
いは存在確率を、井戸層16の二次元電子状態を介した
共鳴トンネル現象によって制御するようにしたので、急
峻な負性微分コンダクタンス特性、または負性相互コン
ダクタンス特性を得ることができる。
【0028】次に、図10(A),(B)を参照して本
実施の形態の電界効果トランジスタ10の製造方法につ
いて説明する。
実施の形態の電界効果トランジスタ10の製造方法につ
いて説明する。
【0029】まず、図10(A)に示したように、例え
ば半絶縁性GaAsからなる基板11の(001)面上
に、例えば分子線エピタキシー(Molecular Beam Epita
xy;MBE)法により、例えばGaAsからなる厚さ4
00nmのバッファ層12、例えばn型ドープGaAs
からなる厚さ20nmのチャネル層13,例えばGaA
sからなる厚さ120nmのスペーサ層14、例えばA
lAsからなる厚さ2nmの障壁層15、例えばGaA
sからなる厚さ6nmの井戸層16、例えばAlAsか
らなる厚さ2nmの障壁層17、例えばGaAsからな
る厚さ200nmの浮遊領域18、例えばAlAsから
なる厚さ30nmのゲート障壁層19、例えばGaAs
からなる厚さ10nmのキャップ層20を順次積層す
る。このうちチャネル層13およびスペーサ層14は、
上述したように、伝導領域13aとして機能する層であ
り、これにより伝導領域13aが形成される。
ば半絶縁性GaAsからなる基板11の(001)面上
に、例えば分子線エピタキシー(Molecular Beam Epita
xy;MBE)法により、例えばGaAsからなる厚さ4
00nmのバッファ層12、例えばn型ドープGaAs
からなる厚さ20nmのチャネル層13,例えばGaA
sからなる厚さ120nmのスペーサ層14、例えばA
lAsからなる厚さ2nmの障壁層15、例えばGaA
sからなる厚さ6nmの井戸層16、例えばAlAsか
らなる厚さ2nmの障壁層17、例えばGaAsからな
る厚さ200nmの浮遊領域18、例えばAlAsから
なる厚さ30nmのゲート障壁層19、例えばGaAs
からなる厚さ10nmのキャップ層20を順次積層す
る。このうちチャネル層13およびスペーサ層14は、
上述したように、伝導領域13aとして機能する層であ
り、これにより伝導領域13aが形成される。
【0030】なお、MBE法に代えて、例えば有機金属
気相成長(Metal Organic ChemicalVapor Deposition
;MOCVD)法または有機金属分子線エピタキシー
(Metal Organic Molecular Beam Epitaxy;MOMB
E)法により、バッファ層12からキャップ層20まで
をそれぞれ成長させるようにしてもよい。
気相成長(Metal Organic ChemicalVapor Deposition
;MOCVD)法または有機金属分子線エピタキシー
(Metal Organic Molecular Beam Epitaxy;MOMB
E)法により、バッファ層12からキャップ層20まで
をそれぞれ成長させるようにしてもよい。
【0031】次いで、例えば光リソグラフィー法や電子
線リソグラフィー法により少なくともチャネル層13に
至るまでのエッチングを行い、素子分離を行う。エッチ
ャントとしては、例えばリン酸(H3 PO4 ),塩酸
(HCl),硫酸(H2 SO4),水酸化アンモニウム
(NH4 OH)あるいは水酸化カリウム(KOH)など
に過酸化水素(H2 O2 )や水(H2 O)を混合した溶
液を用いる。なお、この素子分離はイオン注入により行
うようにしてもよい。
線リソグラフィー法により少なくともチャネル層13に
至るまでのエッチングを行い、素子分離を行う。エッチ
ャントとしては、例えばリン酸(H3 PO4 ),塩酸
(HCl),硫酸(H2 SO4),水酸化アンモニウム
(NH4 OH)あるいは水酸化カリウム(KOH)など
に過酸化水素(H2 O2 )や水(H2 O)を混合した溶
液を用いる。なお、この素子分離はイオン注入により行
うようにしてもよい。
【0032】素子分離した後、図10(B)に示したよ
うに、例えば光リソグラフィーや電子線ソグラフィーお
よびリフトオフ法を用い、適宜な金属(例えばAlある
いはAu)よりなるゲート電極21を形成する。次い
で、キャップ層20,ゲート障壁層19および浮遊領域
18のうち、ソース電極22およびドレイン電極23が
それぞれ形成される領域に対応する領域を順次選択的に
除去し、リセス構造とする。その際、クエン酸を含むエ
ッチング液、例えばクエン酸・過酸化水素混合液による
ウェットエッチングを用いるようにすれば、GaAsに
対するエッチング速度とAlAsに対するエッチング速
度の比を非常に大きくすることができるので、浮遊領域
18までが容易に選択的に除去され、障壁層17は殆ど
エッチングされずに酸化されるに留まる。すなわち、障
壁層17がエッチングストップ層となり浮遊領域18は
選択的に除去される。これにより、キャップ層20,ゲ
ート障壁層19および浮遊領域18がそれぞれ成形され
る。
うに、例えば光リソグラフィーや電子線ソグラフィーお
よびリフトオフ法を用い、適宜な金属(例えばAlある
いはAu)よりなるゲート電極21を形成する。次い
で、キャップ層20,ゲート障壁層19および浮遊領域
18のうち、ソース電極22およびドレイン電極23が
それぞれ形成される領域に対応する領域を順次選択的に
除去し、リセス構造とする。その際、クエン酸を含むエ
ッチング液、例えばクエン酸・過酸化水素混合液による
ウェットエッチングを用いるようにすれば、GaAsに
対するエッチング速度とAlAsに対するエッチング速
度の比を非常に大きくすることができるので、浮遊領域
18までが容易に選択的に除去され、障壁層17は殆ど
エッチングされずに酸化されるに留まる。すなわち、障
壁層17がエッチングストップ層となり浮遊領域18は
選択的に除去される。これにより、キャップ層20,ゲ
ート障壁層19および浮遊領域18がそれぞれ成形され
る。
【0033】浮遊領域18までを選択的に除去した後、
露出された障壁層17の領域、すなわちソース電極22
およびドレイン電極23がそれぞれ形成される領域に対
応する領域を例えば塩酸により選択的に除去し、障壁層
17を成形して井戸層16の一部を露出させる。これ
は、浮遊領域18をエッチングする際に酸化された障壁
層17の領域を除去することにより、伝導領域13aと
ソース電極22およびドレイン電極23とのオーミック
接触を確保するためである。そののち、井戸層16の表
面に例えば蒸着法により、AuGe層,Ni層およびA
u層を順次積層し、加熱処理をしてソース電極22およ
びドレイン電極23をそれぞれ形成する。なお、この加
熱処理により、井戸層16,障壁層15,スペーサ層1
4およびチャネル層13の一部が合金化され、ソース領
域24およびドレイン領域25がそれぞれ形成される。
これにより、図1に示した電界効果トランジスタ素子1
0が得られる。
露出された障壁層17の領域、すなわちソース電極22
およびドレイン電極23がそれぞれ形成される領域に対
応する領域を例えば塩酸により選択的に除去し、障壁層
17を成形して井戸層16の一部を露出させる。これ
は、浮遊領域18をエッチングする際に酸化された障壁
層17の領域を除去することにより、伝導領域13aと
ソース電極22およびドレイン電極23とのオーミック
接触を確保するためである。そののち、井戸層16の表
面に例えば蒸着法により、AuGe層,Ni層およびA
u層を順次積層し、加熱処理をしてソース電極22およ
びドレイン電極23をそれぞれ形成する。なお、この加
熱処理により、井戸層16,障壁層15,スペーサ層1
4およびチャネル層13の一部が合金化され、ソース領
域24およびドレイン領域25がそれぞれ形成される。
これにより、図1に示した電界効果トランジスタ素子1
0が得られる。
【0034】このように本実施の形態に係る電界効果ト
ランジスタ10によれば、伝導領域13aと電気的に分
離された浮遊領域18を量子井戸層を介して設け、ゲー
ト電圧に対してドレイン電圧を変化させたときにドレイ
ン電流特性に負性微分コンダクタンスが生じるようにし
たので、急峻な優れた負性微分コンダクタンス特性を有
する三端子素子を簡単な製造プロセスにより容易に得る
ことができる。
ランジスタ10によれば、伝導領域13aと電気的に分
離された浮遊領域18を量子井戸層を介して設け、ゲー
ト電圧に対してドレイン電圧を変化させたときにドレイ
ン電流特性に負性微分コンダクタンスが生じるようにし
たので、急峻な優れた負性微分コンダクタンス特性を有
する三端子素子を簡単な製造プロセスにより容易に得る
ことができる。
【0035】また、ゲート電圧に対して負性相互コンダ
クタンスを示すようにすれば、負性相互コンダクタンス
特性を有するとができる三端子素子を容易に得ることが
できる。
クタンスを示すようにすれば、負性相互コンダクタンス
特性を有するとができる三端子素子を容易に得ることが
できる。
【0036】更に、本実施の形態に係る電界効果トラン
ジスタの製造方法によれば、浮遊領域18を形成したの
ち、ソース電極22およびドレイン電極23がそれぞれ
形成される領域に対応する領域をクエン酸を含むエッチ
ング液により選択的に除去するようにしたので、浮遊領
域18を容易に選択的に除去することができ、伝導領域
13aと電気的に分離された浮遊領域18を容易に形成
することができる。
ジスタの製造方法によれば、浮遊領域18を形成したの
ち、ソース電極22およびドレイン電極23がそれぞれ
形成される領域に対応する領域をクエン酸を含むエッチ
ング液により選択的に除去するようにしたので、浮遊領
域18を容易に選択的に除去することができ、伝導領域
13aと電気的に分離された浮遊領域18を容易に形成
することができる。
【0037】なお、上記実施の形態では、障壁層15,
17およびゲート障壁層19をAlAsによりそれぞれ
構成し、チャネル層13,井戸層16および浮遊領域1
8をGaAsによりそれぞれ構成する場合について説明
したが、例えば、障壁層15,17およびゲート障壁層
19をAla Ga1-a As(0≦a≦1)によりそれぞ
れ構成し、チャネル層13,井戸層16および浮遊領域
18をIn1-b GabAs(0≦b≦1)によりそれぞ
れ構成するようにしてもよい。その際、障壁層15,1
7およびゲート障壁層19の組成、またはチャネル層1
3,井戸層16および浮遊領域18の組成は、互いに同
一でもよく、異なっていてもよい。
17およびゲート障壁層19をAlAsによりそれぞれ
構成し、チャネル層13,井戸層16および浮遊領域1
8をGaAsによりそれぞれ構成する場合について説明
したが、例えば、障壁層15,17およびゲート障壁層
19をAla Ga1-a As(0≦a≦1)によりそれぞ
れ構成し、チャネル層13,井戸層16および浮遊領域
18をIn1-b GabAs(0≦b≦1)によりそれぞ
れ構成するようにしてもよい。その際、障壁層15,1
7およびゲート障壁層19の組成、またはチャネル層1
3,井戸層16および浮遊領域18の組成は、互いに同
一でもよく、異なっていてもよい。
【0038】また、これら各層を他の材料によりそれぞ
れ構成することもできる。例えば、障壁層15,17お
よびゲート障壁層19をAlc Ga1-c N(0≦c≦
1)によりそれぞれ構成し、チャネル層13,井戸層1
6および浮遊領域18をIn1- d Gad N(0≦d≦
1)によりそれぞれ構成するようにしてもよい。これら
障壁層15,17およびゲート障壁層19の材料または
組成、またはチャネル層13,井戸層16および浮遊領
域18の組成は、互いに同一でもよく、異なっていても
よい。その際、基板11はサファイアなどにより構成さ
れ、バッファ層12およびスペーサ層13はGaNなど
によりそれぞれ構成される。
れ構成することもできる。例えば、障壁層15,17お
よびゲート障壁層19をAlc Ga1-c N(0≦c≦
1)によりそれぞれ構成し、チャネル層13,井戸層1
6および浮遊領域18をIn1- d Gad N(0≦d≦
1)によりそれぞれ構成するようにしてもよい。これら
障壁層15,17およびゲート障壁層19の材料または
組成、またはチャネル層13,井戸層16および浮遊領
域18の組成は、互いに同一でもよく、異なっていても
よい。その際、基板11はサファイアなどにより構成さ
れ、バッファ層12およびスペーサ層13はGaNなど
によりそれぞれ構成される。
【0039】更に、障壁層15,17およびゲート障壁
層19をSiO2 によりそれぞれ構成し、チャネル層1
3,井戸層16および浮遊領域18をSi1-e Ge
e (0≦e≦1)によりそれぞれ構成するようにしても
よい。チャネル層13,井戸層16および浮遊領域18
の材料または組成は、互いに同一でもよく、異なってい
てもよい。その際、基板11はSiなどにより構成され
る。
層19をSiO2 によりそれぞれ構成し、チャネル層1
3,井戸層16および浮遊領域18をSi1-e Ge
e (0≦e≦1)によりそれぞれ構成するようにしても
よい。チャネル層13,井戸層16および浮遊領域18
の材料または組成は、互いに同一でもよく、異なってい
てもよい。その際、基板11はSiなどにより構成され
る。
【0040】加えて、障壁層15,17およびゲート障
壁層19をSiGeまたはSiによりそれぞれ構成し、
チャネル層13,井戸層16および浮遊領域18をGe
またはSiGeによりそれぞれ構成するようにしてもよ
い。これら障壁層15,17およびゲート障壁層19の
組成、またはチャネル層13,井戸層16および浮遊領
域18の材料または組成は、互いに同一でもよく、異な
っていてもよい。その際、基板11はSiなどにより構
成される。
壁層19をSiGeまたはSiによりそれぞれ構成し、
チャネル層13,井戸層16および浮遊領域18をGe
またはSiGeによりそれぞれ構成するようにしてもよ
い。これら障壁層15,17およびゲート障壁層19の
組成、またはチャネル層13,井戸層16および浮遊領
域18の材料または組成は、互いに同一でもよく、異な
っていてもよい。その際、基板11はSiなどにより構
成される。
【0041】このように障壁層15,17をAlc Ga
1-c N(0≦c≦1)によりそれぞれ構成し、井戸層1
6をIn1-d Gad N(0≦d≦1)により構成するよ
うにすれば、また、障壁層15,17をSiO2 により
それぞれ構成し、井戸層16をSi1-e Gee (0≦e
≦1.0)により構成するようにすれば、バンド不連続
が大きくなるため、熱的に障壁層15,17を越える電
子を抑制し、共鳴トンネル現象をより明確にすることが
できる。また、ゲートリーク電流の抑制も期待すること
ができる。
1-c N(0≦c≦1)によりそれぞれ構成し、井戸層1
6をIn1-d Gad N(0≦d≦1)により構成するよ
うにすれば、また、障壁層15,17をSiO2 により
それぞれ構成し、井戸層16をSi1-e Gee (0≦e
≦1.0)により構成するようにすれば、バンド不連続
が大きくなるため、熱的に障壁層15,17を越える電
子を抑制し、共鳴トンネル現象をより明確にすることが
できる。また、ゲートリーク電流の抑制も期待すること
ができる。
【0042】また、障壁層15,17をSiO2 により
それぞれ構成し、井戸層16をSi1-e Gee (0≦e
≦1.0)により構成するようにすれば、また、障壁層
15,17をSiGeまたはSiによりそれぞれ構成
し、井戸層16をGeまたはSiGeにより構成するよ
うにすれば、現行のSiを用いた集積回路との両立を図
ることができる。
それぞれ構成し、井戸層16をSi1-e Gee (0≦e
≦1.0)により構成するようにすれば、また、障壁層
15,17をSiGeまたはSiによりそれぞれ構成
し、井戸層16をGeまたはSiGeにより構成するよ
うにすれば、現行のSiを用いた集積回路との両立を図
ることができる。
【0043】(第2の実施の形態)図11は、本発明の
第2の実施の形態に係る電界効果トランジスタ素子30
の断面構造を表すものである。この電界効果トランジス
タ素子30は、第1の実施の形態におけるチャネル層1
3およびスペーサ層14に代えて、チャネル障壁層31
およびチャネル層32をバッファ層12の側からこの順
に備えたことを除き、第1の実施の形態と同一の構成お
よび効果を有し、同様にして製造することができる。よ
って、ここでは同一の構成要素には同一の符号を付しそ
の詳細な説明を省略する。
第2の実施の形態に係る電界効果トランジスタ素子30
の断面構造を表すものである。この電界効果トランジス
タ素子30は、第1の実施の形態におけるチャネル層1
3およびスペーサ層14に代えて、チャネル障壁層31
およびチャネル層32をバッファ層12の側からこの順
に備えたことを除き、第1の実施の形態と同一の構成お
よび効果を有し、同様にして製造することができる。よ
って、ここでは同一の構成要素には同一の符号を付しそ
の詳細な説明を省略する。
【0044】チャネル障壁層31は、例えば不純物を添
加しないAlGaAsよりなる高抵抗層31a,例えば
例えば不純物濃度が1×1018cm-3以上のAlGaA
sよりなるキャリア供給層31b,例えば不純物を添加
しないAlGaAsよりなるスペーサ層31cとをバッ
ファ層12の側からこの順に積層した構成を有してい
る。チャネル層32は、例えば不純物を添加しないGa
Asにより構成されている。すなわち、この電界効果ト
ランジスタ素子30はいわゆる逆HEMT構造を有して
おり、チャネル層32の少なくとも一部に電子が蓄積
し、伝導領域として機能するようになっている。つま
り、伝導領域のキャリアが変調ドーピングにより形成さ
れることにより、キャリアの移動度を高くできるように
なっている。
加しないAlGaAsよりなる高抵抗層31a,例えば
例えば不純物濃度が1×1018cm-3以上のAlGaA
sよりなるキャリア供給層31b,例えば不純物を添加
しないAlGaAsよりなるスペーサ層31cとをバッ
ファ層12の側からこの順に積層した構成を有してい
る。チャネル層32は、例えば不純物を添加しないGa
Asにより構成されている。すなわち、この電界効果ト
ランジスタ素子30はいわゆる逆HEMT構造を有して
おり、チャネル層32の少なくとも一部に電子が蓄積
し、伝導領域として機能するようになっている。つま
り、伝導領域のキャリアが変調ドーピングにより形成さ
れることにより、キャリアの移動度を高くできるように
なっている。
【0045】このように本実施の形態によれば、伝導領
域のキャリアを変調ドーピングにより形成するようにし
たので、伝導領域におけるキャリアの移動度を高くする
ことができる。なお、本実施の形態についても、第1の
実施の形態と同様に、各層を構成する材料を変化させる
こともできる。
域のキャリアを変調ドーピングにより形成するようにし
たので、伝導領域におけるキャリアの移動度を高くする
ことができる。なお、本実施の形態についても、第1の
実施の形態と同様に、各層を構成する材料を変化させる
こともできる。
【0046】以上、実施の形態を挙げて本発明を説明し
たが、本発明は上記実施の形態に限定されるものではな
く、種々変形可能である。例えば、上記実施の形態にお
いては、電子が情報の担い手となる場合について説明し
たが、本発明は、正孔を情報の担い手として用いてもよ
い。その場合の動作は、上記実施の形態における電子を
正孔に置換することを除き、ほぼ同様である。
たが、本発明は上記実施の形態に限定されるものではな
く、種々変形可能である。例えば、上記実施の形態にお
いては、電子が情報の担い手となる場合について説明し
たが、本発明は、正孔を情報の担い手として用いてもよ
い。その場合の動作は、上記実施の形態における電子を
正孔に置換することを除き、ほぼ同様である。
【0047】また、上記実施の形態では、量子井戸層を
構成する一対の障壁層15,17のうち浮遊領域18側
の障壁層17をエッチングストップ層として用いる場合
についてのみ説明したが、他方の障壁層15をエッチン
グストップ層として用いるようにしてもよく、その両方
をエッチングストップ層として用いるようにしてもよ
い。すなわち、その少なくとも一方をエッチングストッ
プ層として用いるようにすれば、同様の効果を得ること
ができる。なお、その場合、上記実施の形態においても
説明したように、エッチングストップ層として用いた障
壁層のうち露出された領域、すなわちソース電極22お
よびドレイン電極23がそれぞれ形成される領域に対応
する領域については、選択的に除去するようにした方が
好ましい。この領域は、クエン酸を含むエッチング液を
用いて浮遊領域18をエッチングすると酸化されてしま
うので、そのままソース電極22およびドレイン電極2
3を形成したのでは、伝導領域13aとソース電極22
およびドレイン電極23とのオーミック接触を確保する
ことが難しいからである。
構成する一対の障壁層15,17のうち浮遊領域18側
の障壁層17をエッチングストップ層として用いる場合
についてのみ説明したが、他方の障壁層15をエッチン
グストップ層として用いるようにしてもよく、その両方
をエッチングストップ層として用いるようにしてもよ
い。すなわち、その少なくとも一方をエッチングストッ
プ層として用いるようにすれば、同様の効果を得ること
ができる。なお、その場合、上記実施の形態においても
説明したように、エッチングストップ層として用いた障
壁層のうち露出された領域、すなわちソース電極22お
よびドレイン電極23がそれぞれ形成される領域に対応
する領域については、選択的に除去するようにした方が
好ましい。この領域は、クエン酸を含むエッチング液を
用いて浮遊領域18をエッチングすると酸化されてしま
うので、そのままソース電極22およびドレイン電極2
3を形成したのでは、伝導領域13aとソース電極22
およびドレイン電極23とのオーミック接触を確保する
ことが難しいからである。
【0048】更に、上記実施の形態では、キャップ層2
0から浮遊領域18側の障壁層17までの幅を下層の井
戸層16の幅よりも狭くし、井戸層16の表面にソース
電極22およびドレイン電極23をそれぞれ形成するよ
うにしたが、少なくとも浮遊領域18の幅をチャネル層
13,32の幅よりも狭くし、浮遊領域18を間に挟む
ようにソース電極22およびドレイン電極23をそれぞ
れ形成するようにすれば、チャネル層13,32と浮遊
領域18とを電気的に分離することができるので、浮遊
領域18とチャネル層13,32との間の各層の幅は、
チャネル層13,32よりも狭くてもよく、狭くなくて
もよい。
0から浮遊領域18側の障壁層17までの幅を下層の井
戸層16の幅よりも狭くし、井戸層16の表面にソース
電極22およびドレイン電極23をそれぞれ形成するよ
うにしたが、少なくとも浮遊領域18の幅をチャネル層
13,32の幅よりも狭くし、浮遊領域18を間に挟む
ようにソース電極22およびドレイン電極23をそれぞ
れ形成するようにすれば、チャネル層13,32と浮遊
領域18とを電気的に分離することができるので、浮遊
領域18とチャネル層13,32との間の各層の幅は、
チャネル層13,32よりも狭くてもよく、狭くなくて
もよい。
【0049】加えて、上記実施の形態では、伝導領域1
3aと浮遊領域18との間に量子井戸層を1つ設ける場
合について説明したが、複数の量子井戸層を設けるよう
にしてもよい。
3aと浮遊領域18との間に量子井戸層を1つ設ける場
合について説明したが、複数の量子井戸層を設けるよう
にしてもよい。
【0050】更にまた、上記実施の形態では、いわゆる
逆HEMT構造とすることにより伝導領域のキャリアを
変調ドーピングで形成するようにしたが、いわゆる順H
EMT構造などの他の構造とすることにより伝導領域の
キャリアを変調ドーピングで形成するようにしてもよ
い。
逆HEMT構造とすることにより伝導領域のキャリアを
変調ドーピングで形成するようにしたが、いわゆる順H
EMT構造などの他の構造とすることにより伝導領域の
キャリアを変調ドーピングで形成するようにしてもよ
い。
【0051】加えてまた、上記実施の形態では、半導体
素子として電界効果トランジスタ素子を具体的に挙げて
説明したが、本発明は、伝導領域と、伝導領域と電気的
に分離された浮遊領域と、伝導領域と浮遊領域との間に
設けられた量子井戸層と、伝導領域に対して電気的に接
続されたソース電極およびドレイン電極と、浮遊領域の
量子井戸層と反対側の位置に設けられたゲート電極とを
有する他の半導体素子についても広く適用することがで
きる。
素子として電界効果トランジスタ素子を具体的に挙げて
説明したが、本発明は、伝導領域と、伝導領域と電気的
に分離された浮遊領域と、伝導領域と浮遊領域との間に
設けられた量子井戸層と、伝導領域に対して電気的に接
続されたソース電極およびドレイン電極と、浮遊領域の
量子井戸層と反対側の位置に設けられたゲート電極とを
有する他の半導体素子についても広く適用することがで
きる。
【0052】
【発明の効果】以上説明したように請求項1ないし請求
項9のいずれか1に記載の半導体素子によれば、伝導領
域に対して電気的に分離された浮遊領域を備えると共
に、伝導領域と浮遊領域との間に量子井戸層を設け、伝
導領域にソース電極およびドレイン電極を電気的に接続
させ、かつ、浮遊領域の量子井戸層と反対側の位置にゲ
ート電極を設けるようにし、所定のゲート電圧に対して
ドレイン電圧を変化させたときにドレイン電流特性に負
性微分コンダクタンスが生じるようにしたので、優れた
負性微分コンダクタンスを示す三端子素子を複雑な作製
プロセスを必要とせずに作製することが可能となるとい
う効果を奏する。
項9のいずれか1に記載の半導体素子によれば、伝導領
域に対して電気的に分離された浮遊領域を備えると共
に、伝導領域と浮遊領域との間に量子井戸層を設け、伝
導領域にソース電極およびドレイン電極を電気的に接続
させ、かつ、浮遊領域の量子井戸層と反対側の位置にゲ
ート電極を設けるようにし、所定のゲート電圧に対して
ドレイン電圧を変化させたときにドレイン電流特性に負
性微分コンダクタンスが生じるようにしたので、優れた
負性微分コンダクタンスを示す三端子素子を複雑な作製
プロセスを必要とせずに作製することが可能となるとい
う効果を奏する。
【0053】また、請求項2記載の半導体素子によれ
ば、ゲート電圧に対して負性相互コンダクタンスを示す
ようにしたので、負性相互コンダクタンスを示す三端子
素子を容易に得ることができるという効果を奏する。
ば、ゲート電圧に対して負性相互コンダクタンスを示す
ようにしたので、負性相互コンダクタンスを示す三端子
素子を容易に得ることができるという効果を奏する。
【0054】更に、請求項4記載の半導体素子によれ
ば、伝導領域のキャリアを変調ドーピングにより形成す
るようにしたので、キャリアの移動度を高くすることが
できるという効果を奏する。
ば、伝導領域のキャリアを変調ドーピングにより形成す
るようにしたので、キャリアの移動度を高くすることが
できるという効果を奏する。
【0055】加えて、請求項10ないし請求項12のい
ずれか1に記載の半導体素子の製造方法によれば、浮遊
領域を形成したのち、ソース電極およびドレイン電極が
それぞれ形成される領域に対応する領域をクエン酸を含
むエッチング液により選択的に除去するようにしたの
で、伝導領域と電気的に分離された浮遊領域を容易に成
形することができるという効果を奏する。
ずれか1に記載の半導体素子の製造方法によれば、浮遊
領域を形成したのち、ソース電極およびドレイン電極が
それぞれ形成される領域に対応する領域をクエン酸を含
むエッチング液により選択的に除去するようにしたの
で、伝導領域と電気的に分離された浮遊領域を容易に成
形することができるという効果を奏する。
【図1】本発明の第1の実施の形態に係る半導体素子で
ある電界効果トランジスタ素子の構成を表す断面図であ
る。
ある電界効果トランジスタ素子の構成を表す断面図であ
る。
【図2】図1に示した電界効果トランジスタ素子のI−
I線に沿った方向のエネルギーバンド構造図である。
I線に沿った方向のエネルギーバンド構造図である。
【図3】図1に示した電界効果トランジスタ素子の共鳴
トンネル現象を説明するためのI−I線に沿った方向の
エネルギーバンド構造図である。
トンネル現象を説明するためのI−I線に沿った方向の
エネルギーバンド構造図である。
【図4】図1に示した電界効果トランジスタ素子の共鳴
トンネル現象を説明するためのI−I線に沿った方向の
エネルギーバンド構造図である。
トンネル現象を説明するためのI−I線に沿った方向の
エネルギーバンド構造図である。
【図5】図1に示した電界効果トランジスタ素子の共鳴
トンネル現象を説明するためのI−I線に沿った方向の
エネルギーバンド構造図である。
トンネル現象を説明するためのI−I線に沿った方向の
エネルギーバンド構造図である。
【図6】図1に示した電界効果トランジスタ素子におい
てドレイン電圧VD とゲート電圧VG とを変化させた場
合に共鳴トンネル現象が生じる範囲を表す特性図であ
る。
てドレイン電圧VD とゲート電圧VG とを変化させた場
合に共鳴トンネル現象が生じる範囲を表す特性図であ
る。
【図7】図1に示した電界効果トランジスタ素子におけ
る負性微分コンダクタンスを説明するためのドレイン電
圧VD とドレイン電流ID との関係を表す特性図であ
る。
る負性微分コンダクタンスを説明するためのドレイン電
圧VD とドレイン電流ID との関係を表す特性図であ
る。
【図8】図1に示した電界効果トランジスタ素子におけ
る負性相互コンダクタンスを説明するためのゲート電圧
VG とドレイン電流ID との関係を表す特性図である。
る負性相互コンダクタンスを説明するためのゲート電圧
VG とドレイン電流ID との関係を表す特性図である。
【図9】図1に示した電界効果トランジスタ素子におけ
る負性相互コンダクタンスを説明するためのゲート電圧
VG とドレイン電流ID との関係を表す特性図である。
る負性相互コンダクタンスを説明するためのゲート電圧
VG とドレイン電流ID との関係を表す特性図である。
【図10】図1に示した電界効果トランジスタ素子の製
造工程を説明するための断面図である。
造工程を説明するための断面図である。
【図11】本発明の第2の実施の形態に係る半導体素子
である電界効果トランジスタ素子の構成を表す断面図で
ある。
である電界効果トランジスタ素子の構成を表す断面図で
ある。
10,30…電界効果トランジスタ素子、11…基板、
12…バッファ層、13,32…チャネル層、13a…
伝導領域、14,31c…スペーサ層、15,17…障
壁層、16…井戸層、18…浮遊領域、19…ゲート障
壁層、20…キャップ層、21…ゲート電極、22…ソ
ース電極、23…ドレイン電極、24…ソース領域、2
5…ドレイン領域、31…チャネル障壁層、31a…高
抵抗層、31b…キャリア供給層
12…バッファ層、13,32…チャネル層、13a…
伝導領域、14,31c…スペーサ層、15,17…障
壁層、16…井戸層、18…浮遊領域、19…ゲート障
壁層、20…キャップ層、21…ゲート電極、22…ソ
ース電極、23…ドレイン電極、24…ソース領域、2
5…ドレイン領域、31…チャネル障壁層、31a…高
抵抗層、31b…キャリア供給層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成12年10月2日(2000.10.
2)
2)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0015
【補正方法】変更
【補正内容】
【0015】キャップ層20の上には、例えばAl(ア
ルミニウム)あるいはAu(金)などの金属からなるゲ
ート電極21が形成されている。このゲート電極21は
キャップ層20に対してショットキー接触状態となって
いる。また、障壁層17,浮遊領域18,ゲート障壁層
19およびキャップ層20の幅は、下層の井戸層16な
どの幅よりも狭くなっており、井戸層16の上には浮遊
領域18を間に挟むようにソース電極22およびドレイ
ン電極23がそれぞれ形成されている。ソース電極22
およびドレイン電極23は、それぞれ例えばAuGe
(金ゲルマニウム)層とNi(ニッケル)層とAu層と
を井戸層16の側から順に積層して加熱処理により合金
化した構造を有している。
ルミニウム)あるいはAu(金)などの金属からなるゲ
ート電極21が形成されている。このゲート電極21は
キャップ層20に対してショットキー接触状態となって
いる。また、障壁層17,浮遊領域18,ゲート障壁層
19およびキャップ層20の幅は、下層の井戸層16な
どの幅よりも狭くなっており、井戸層16の上には浮遊
領域18を間に挟むようにソース電極22およびドレイ
ン電極23がそれぞれ形成されている。ソース電極22
およびドレイン電極23は、それぞれ例えばAuGe
(金ゲルマニウム)層とNi(ニッケル)層とAu層と
を井戸層16の側から順に積層して加熱処理により合金
化した構造を有している。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0016
【補正方法】変更
【補正内容】
【0016】更に、ソース電極22とチャネル層13お
よびスペーサ層14(すなわち伝導領域)との間には、
半導体と金属との合金層よりなるソース領域24が設け
られており、それらはオーミック接触状態となってい
る。ドレイン電極23とチャネル層13およびスペーサ
層14(すなわち伝導領域)との間には、半導体と金属
との合金層よりなるドレイン領域25が設けられてお
り、それらはオーミック接触状態となっている。これに
より、浮遊領域18がソース電極22,ドレイン電極2
3および伝導領域と電気的に分離されており、浮遊領域
18は後述のように伝導領域から共鳴トンネル現象によ
って到達した電子を蓄積する蓄積層としての機能を有し
ている。
よびスペーサ層14(すなわち伝導領域)との間には、
半導体と金属との合金層よりなるソース領域24が設け
られており、それらはオーミック接触状態となってい
る。ドレイン電極23とチャネル層13およびスペーサ
層14(すなわち伝導領域)との間には、半導体と金属
との合金層よりなるドレイン領域25が設けられてお
り、それらはオーミック接触状態となっている。これに
より、浮遊領域18がソース電極22,ドレイン電極2
3および伝導領域と電気的に分離されており、浮遊領域
18は後述のように伝導領域から共鳴トンネル現象によ
って到達した電子を蓄積する蓄積層としての機能を有し
ている。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0017
【補正方法】変更
【補正内容】
【0017】図2ないし図5は図1に示した電界効果ト
ランジスタ素子10におけるI−I線に沿った方向のエ
ネルギーバンド構造を表すものである。なお、この電界
効果トランジスタ素子10では浮遊領域18に電子を蓄
積するようになっているので、図2ないし図5では伝導
帯端のエネルギー準位EC をそれぞれ表している。図2
ないし図5においてEF はフェルミ準位、E0 は真空準
位である。
ランジスタ素子10におけるI−I線に沿った方向のエ
ネルギーバンド構造を表すものである。なお、この電界
効果トランジスタ素子10では浮遊領域18に電子を蓄
積するようになっているので、図2ないし図5では伝導
帯端のエネルギー準位EC をそれぞれ表している。図2
ないし図5においてEF はフェルミ準位、E0 は真空準
位である。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0020
【補正方法】変更
【補正内容】
【0020】例えば、図3に示したように、井戸層16
に局在する二次元電子状態の基底エネルギー準位E0 Q
が、伝導領域13aの伝導帯底よりも高く、伝導領域1
3aのフェルミエネルギー準位EF chよりも低い場合、
すなわち、伝導領域13aと井戸層16に局在する二次
元電子状態との相対的なエネルギー差が特定の範囲内に
あるとき、井戸層16の二次元電子状態を介した共鳴ト
ンネル現象が発生する。この共鳴トンネル現象によっ
て、電子の波動関数は伝導領域13aと浮遊領域18と
の間で接続されたものとなる。また、浮遊領域18で
は、主にLOフォノン放出による電子の緩和も生じ、緩
和した電子は浮遊領域18に蓄積される。このため、こ
の共鳴トンネル現象によって浮遊領域18での電子の存
在確率,あるいは電子密度が増大することになる。
に局在する二次元電子状態の基底エネルギー準位E0 Q
が、伝導領域13aの伝導帯底よりも高く、伝導領域1
3aのフェルミエネルギー準位EF chよりも低い場合、
すなわち、伝導領域13aと井戸層16に局在する二次
元電子状態との相対的なエネルギー差が特定の範囲内に
あるとき、井戸層16の二次元電子状態を介した共鳴ト
ンネル現象が発生する。この共鳴トンネル現象によっ
て、電子の波動関数は伝導領域13aと浮遊領域18と
の間で接続されたものとなる。また、浮遊領域18で
は、主にLOフォノン放出による電子の緩和も生じ、緩
和した電子は浮遊領域18に蓄積される。このため、こ
の共鳴トンネル現象によって浮遊領域18での電子の存
在確率,あるいは電子密度が増大することになる。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0035
【補正方法】変更
【補正内容】
【0035】また、ゲート電圧に対して負性相互コンダ
クタンスを示すようにすれば、負性相互コンダクタンス
特性を有することができる三端子素子を容易に得ること
ができる。
クタンスを示すようにすれば、負性相互コンダクタンス
特性を有することができる三端子素子を容易に得ること
ができる。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F102 FB05 GB01 GC01 GD01 GD10 GJ03 GJ05 GJ10 GK05 GL02 GL03 GL04 GL05 GL08 GM05 GQ02 GQ04 GR01 GR10 GS02 GT02 GT03 HC01 HC15
Claims (12)
- 【請求項1】 伝導領域と、 この伝導領域と電気的に分離された浮遊領域と、 前記伝導領域と前記浮遊領域との間に設けられた量子井
戸層と、 前記伝導領域に対してそれぞれ電気的に接続されたソー
ス電極及びドレイン電極と、 前記浮遊領域の前記量子井戸層と反対側の位置に設けら
れたゲート電極とを有し、 所定のゲート電圧に対してドレイン電圧を変化させたと
きにドレイン電流特性に負性微分コンダクタンスが生じ
ることを特徴とする半導体素子。 - 【請求項2】 ドレイン電流は、ゲート電圧に対して負
性相互コンダクタンスを示すことを特徴とする請求項1
記載の半導体素子。 - 【請求項3】 負性微分コンダクタンスを示すドレイン
電圧値がゲート電圧により変化することを特徴とする請
求項1記載の半導体素子。 - 【請求項4】 前記伝導領域のキャリアが変調ドーピン
グにより形成されてなることを特徴とする請求項1記載
の半導体素子。 - 【請求項5】 前記ゲート電極と前記浮遊領域との間に
ゲート障壁層を有することを特徴とする請求項1記載の
半導体素子。 - 【請求項6】 前記量子井戸層は、Ala Ga1-a As
(0≦a≦1)よりなる障壁層と、In1-b Gab As
(0≦b≦1)よりなる井戸層とを有することを特徴と
する請求項1記載の半導体素子。 - 【請求項7】 前記量子井戸層は、Alc Ga1-c N
(0≦c≦1)よりなる障壁層と、In1-d Gad N
(0≦d≦1)よりなる井戸層とを有することを特徴と
する請求項1記載の半導体素子。 - 【請求項8】 前記量子井戸層は、SiO2 よりなる障
壁層と、Sie Ge1-e (0≦e≦1)よりなる井戸層
とを有することを特徴とする請求項1記載の半導体素
子。 - 【請求項9】 前記量子井戸層は、SiGeまたはSi
よりなる障壁層と、GeまたはSiGeよりなる井戸層
とを有することを特徴とする請求項1記載の半導体素
子。 - 【請求項10】 伝導領域と、この伝導領域と電気的に
分離された浮遊領域と、前記伝導領域と前記浮遊領域と
の間に設けられた量子井戸層と、前記伝導領域に対して
それぞれ電気的に接続されたソース電極およびドレイン
電極と、前記浮遊領域の前記量子井戸層と反対側の位置
に設けられたゲート電極とを有する半導体素子の製造方
法であって、 基板上に伝導領域、量子井戸層、および浮遊領域を、こ
の順に形成する第1の工程と、 ソース電極およびドレイン電極が形成される領域に対応
する領域をクエン酸を含むエッチング液により選択的に
除去し、浮遊領域を成形する第2の工程とを含むことを
特徴とする半導体素子の製造方法。 - 【請求項11】 前記量子井戸層は、井戸層と前記井戸
層を間に挟むように配設された一対の障壁層とを含み、
前記一対の障壁層のうちの少なくとも一方を前記第2の
工程においてエッチングストップ層とすることを特徴と
する請求項10記載の半導体素子の製造方法。 - 【請求項12】 前記第2の工程の後、更に、前記第2
の工程においてエッチングストップ層に用いた障壁層を
選択的に除去する第3の工程を含むことを特徴とする請
求項11記載の半導体素子の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25353199A JP2001077352A (ja) | 1999-09-07 | 1999-09-07 | 半導体素子およびその製造方法 |
US09/657,302 US6469315B1 (en) | 1999-09-07 | 2000-09-07 | Semiconductor device and method of manufacturing the same |
US10/207,568 US6528370B2 (en) | 1999-09-07 | 2002-07-29 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25353199A JP2001077352A (ja) | 1999-09-07 | 1999-09-07 | 半導体素子およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001077352A true JP2001077352A (ja) | 2001-03-23 |
Family
ID=17252672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25353199A Pending JP2001077352A (ja) | 1999-09-07 | 1999-09-07 | 半導体素子およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6469315B1 (ja) |
JP (1) | JP2001077352A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013513244A (ja) * | 2009-12-04 | 2013-04-18 | センサー エレクトロニック テクノロジー インコーポレイテッド | 半導体材料ドーピング |
JP2013514662A (ja) * | 2009-12-16 | 2013-04-25 | ナショナル セミコンダクター コーポレーション | ガリウム窒化物又は他の窒化物ベースのパワーデバイスのためのゲルマニウムを含む低オーミックコンタクト |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6593193B2 (en) * | 2001-02-27 | 2003-07-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
US7105868B2 (en) * | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US20050056827A1 (en) * | 2003-09-15 | 2005-03-17 | Agency For Science, Technology And Research | CMOS compatible low band offset double barrier resonant tunneling diode |
KR100829579B1 (ko) * | 2006-11-27 | 2008-05-14 | 삼성전자주식회사 | 나노튜브를 이용한 전계효과 트랜지스터 및 그 제조방법 |
US8294137B2 (en) * | 2009-01-02 | 2012-10-23 | Faquir Chand Jain | Twin-drain spatial wavefunction switched field-effect transistors |
WO2010074964A2 (en) * | 2008-12-23 | 2010-07-01 | Intel Corporation | Group iii-v mosfet having metal diffusion regions |
CN103855001A (zh) * | 2012-12-04 | 2014-06-11 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其制造方法 |
EP4044256A1 (en) * | 2013-08-23 | 2022-08-17 | INTEL Corporation | High resistance layer for iii-v channel deposited on group iv substrates for mos transistors |
DE102020134594A1 (de) * | 2020-12-22 | 2022-06-23 | Diana Gleißner | Wasch- und/oder Desinfektionsmittel zum Waschen und/oder Desinfizieren |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4959696A (en) * | 1985-08-23 | 1990-09-25 | Texas Instruments Incorporated | Three terminal tunneling device and method |
EP0268512B1 (en) * | 1986-10-22 | 1994-05-25 | Fujitsu Limited | Semiconductor device utilizing the resonant-tunneling effect |
US5162877A (en) * | 1987-01-27 | 1992-11-10 | Fujitsu Limited | Semiconductor integrated circuit device and method of producing same |
US4853753A (en) * | 1987-07-01 | 1989-08-01 | American Telephone And Telegraph Company, At&T Bell Laboratories | Resonant-tunneling device, and mode of device operation |
US4926232A (en) * | 1987-09-02 | 1990-05-15 | Nec Corporation | Resonant-tunneling bipolar transistor |
JPH0770743B2 (ja) * | 1987-11-10 | 1995-07-31 | 富士通株式会社 | 共鳴トンネリングバリア構造デバイス |
JP2685030B2 (ja) * | 1995-05-26 | 1997-12-03 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US6229153B1 (en) * | 1996-06-21 | 2001-05-08 | Wisconsin Alumni Research Corporation | High peak current density resonant tunneling diode |
US6060723A (en) * | 1997-07-18 | 2000-05-09 | Hitachi, Ltd. | Controllable conduction device |
JPH10178024A (ja) * | 1996-12-18 | 1998-06-30 | Matsushita Electric Ind Co Ltd | 電界効果型トランジスタ及びその製造方法 |
-
1999
- 1999-09-07 JP JP25353199A patent/JP2001077352A/ja active Pending
-
2000
- 2000-09-07 US US09/657,302 patent/US6469315B1/en not_active Expired - Lifetime
-
2002
- 2002-07-29 US US10/207,568 patent/US6528370B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013513244A (ja) * | 2009-12-04 | 2013-04-18 | センサー エレクトロニック テクノロジー インコーポレイテッド | 半導体材料ドーピング |
JP2013514662A (ja) * | 2009-12-16 | 2013-04-25 | ナショナル セミコンダクター コーポレーション | ガリウム窒化物又は他の窒化物ベースのパワーデバイスのためのゲルマニウムを含む低オーミックコンタクト |
Also Published As
Publication number | Publication date |
---|---|
US6528370B2 (en) | 2003-03-04 |
US20020185642A1 (en) | 2002-12-12 |
US6469315B1 (en) | 2002-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11031399B2 (en) | Semiconductor device and manufacturing method of the same | |
JP3716906B2 (ja) | 電界効果トランジスタ | |
US7071499B2 (en) | Heterojunction field effect type semiconductor device having high gate turn-on voltage and low on-resistance and its manufacturing method | |
JP2006513572A (ja) | エンハンスメントモード金属酸化膜半導体電界効果トランジスタ及びその形成方法 | |
US5677553A (en) | Semiconductor device strucutre having a two-dimensional electron gas and contact thereto | |
JPH05110086A (ja) | トンネルトランジスタ | |
JP2005086171A (ja) | 半導体装置及びその製造方法 | |
TWI587403B (zh) | 一種用於超高電壓操作之半導體裝置及其形成方法 | |
JP2001077352A (ja) | 半導体素子およびその製造方法 | |
JPS6353710B2 (ja) | ||
US5949096A (en) | Field effect transistor with stabilized threshold voltage | |
KR100548047B1 (ko) | 전계효과트랜지스터 | |
JPH07273310A (ja) | 共振トンネリングfetおよびその製造方法 | |
JP2630252B2 (ja) | トンネルトランジスタおよびその製造方法 | |
JPH0818033A (ja) | 負性微分抵抗fet | |
JPS59181069A (ja) | 半導体装置 | |
US7705377B2 (en) | Field effect transistor comprising compound semiconductor | |
JP3119207B2 (ja) | 共鳴トンネルトランジスタおよびその製造方法 | |
JPH07142508A (ja) | 電界効果型素子とその製造方法 | |
JPH0523497B2 (ja) | ||
JPH10209177A (ja) | 電界効果トランジスタ及びそのゲート電極の形成方法 | |
TW202002293A (zh) | 半導體裝置 | |
CN117133803A (zh) | 一种具有SBD二极管的闸极结构的GaN HEMT器件及其制作方法 | |
JP2757758B2 (ja) | トンネルトランジスタおよびその製造方法 | |
JPH06163602A (ja) | 高電子移動度トランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100218 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100615 |