JP2001068678A - Thin film transistor and thin film integrated element - Google Patents
Thin film transistor and thin film integrated elementInfo
- Publication number
- JP2001068678A JP2001068678A JP24346599A JP24346599A JP2001068678A JP 2001068678 A JP2001068678 A JP 2001068678A JP 24346599 A JP24346599 A JP 24346599A JP 24346599 A JP24346599 A JP 24346599A JP 2001068678 A JP2001068678 A JP 2001068678A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating film
- substrate
- semiconductor layer
- conductive metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【発明の属する技術分野】本発明は、ガラスなどの熱伝
導性の低い半導体基板上に形成される、熱伝導性の改良
された薄膜トランジスタ（ＴＦＴ）および薄膜集積素子
（薄膜ＩＣ）に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor (TFT) and a thin film integrated device (thin film IC) having improved heat conductivity formed on a semiconductor substrate having low heat conductivity such as glass. .
【０００２】[0002]
【従来の技術】ＴＦＴ液晶パネルの液晶駆動用スイッチ
ング素子は、ほとんどの場合ＭＯＳ型構造のトランジス
タ、もしくはそれに類似する構造を有している。そし
て、トランジスタの半導体層がアモルファスシリコン
（ａ−Ｓｉ）より形成されている場合として、正および
逆スタガ型が開発されており、ポリ（多結晶）シリコン
（ｐ−Ｓｉ）を用いたものでは、プレーナおよびスタガ
型が開発されている。ａ−Ｓｉは、大面積化や低温製造
が可能なことから、製造コストが低く、ポケットテレビ
やノートパソコン用途で採用が進んでいる。一方、ｐ−
Ｓｉは結晶化工程を含む方法で製造されるため、製造コ
ストが高く、大面積化が比較的困難であるが、ａ−Ｓｉ
と比べて電子の移動度が１０００倍近くも速いため、高
速作動で高集積化されたＴＦＴの開発が可能であり、今
後主流となっていくものと考えられている。2. Description of the Related Art In most cases, a switching element for driving a liquid crystal of a TFT liquid crystal panel has a MOS-type transistor or a structure similar thereto. As the case where the semiconductor layer of the transistor is formed of amorphous silicon (a-Si), forward and reverse staggered types have been developed. In the case of using poly (polycrystalline) silicon (p-Si), Planar and staggered versions have been developed. Since a-Si can be manufactured at a large area and at a low temperature, its manufacturing cost is low, and its use in pocket televisions and notebook personal computers is increasing. On the other hand, p-
Since Si is manufactured by a method including a crystallization step, the manufacturing cost is high and it is relatively difficult to increase the area.
Since the mobility of electrons is nearly 1000 times faster than that of TFT, it is possible to develop a highly integrated TFT by high-speed operation, and it is considered that the TFT will become mainstream in the future.
【０００３】従来最も汎用的に製造されてきたＴＦＴと
して、ａ−Ｓｉによる逆スタガ型ＴＦＴの構造を図５に
示した。逆スタガ型はボトムゲート構造をしており、透
明絶縁性基板１０１上に、ＳｉＯ2よりなる基板絶縁膜
１０２、およびゲート電極１０５が、この順に形成され
ている。その上に、ゲート絶縁膜１０４、ａ−Ｓｉ半導
体層１０３が積層されており、ａ−Ｓｉ半導体層１０３
上にソース領域１０６およびドレイン領域１０７が形成
されており、ソース電極１０８およびドレイン電極１０
９がそれぞれ結線されている。その上をＳｉＯ2よりな
る保護絶縁膜１１０が覆っている。FIG. 5 shows the structure of an inversely staggered TFT made of a-Si as the most commonly manufactured TFT in the past. The inverted stagger type has a bottom gate structure, and a substrate insulating film 102 made of SiO 2 and a gate electrode 105 are formed on a transparent insulating substrate 101 in this order. A gate insulating film 104 and an a-Si semiconductor layer 103 are stacked thereon, and the a-Si semiconductor layer 103
A source region 106 and a drain region 107 are formed thereon, and a source electrode 108 and a drain electrode 10 are formed.
9 are connected. A protective insulating film 110 made of SiO 2 covers the structure.
【０００４】[0004]
【発明が解決しようとする課題】ＭＯＳ型構造のトラン
ジスタがＳｉ製の半導体基板上に形成されている場合
は、半導体基板自身の熱伝導が高いため、蓄熱はあまり
問題とならなかった。しかし、ＴＦＴはガラス、石英、
樹脂などの透明絶縁性基板上に形成され、これらの透明
絶縁性基板は熱伝導性に劣っている。さらに、一般のＭ
ＯＳ型構造のトランジスタで絶縁膜として使用されてき
たＳｉＯ2およびＳｉＮ2が、ＴＦＴの場合でも絶縁膜と
して使用されることが一般的であるが、これらの絶縁膜
の熱伝導性も低い。したがって従来のＴＦＴには、放熱
性が悪いという問題が潜在的に存在していたが、これま
ではａ−Ｓｉの形式が主流であり、ａ−Ｓｉ中の電子の
移動速度は遅く、集積率も低いため、ＴＦＴの蓄熱はあ
まり問題とならなかった。ところが今後は、高速および
高集積化されたｐ−Ｓｉ形式を用いて、液晶駆動用のス
イッチング素子のみならず、多数の制御ＩＣなどが搭載
された、システム化薄膜ＩＣが実用化されると考えられ
ている。In the case where a MOS type transistor is formed on a semiconductor substrate made of Si, heat storage is not a problem because the semiconductor substrate itself has high thermal conductivity. However, TFT is glass, quartz,
It is formed on a transparent insulating substrate such as a resin, and these transparent insulating substrates have poor thermal conductivity. Furthermore, general M
Although SiO 2 and SiN 2 that have been used as insulating films in transistors having an OS type structure are generally used as insulating films even in the case of TFTs, these insulating films also have low thermal conductivity. Therefore, the conventional TFT has a potential problem of poor heat dissipation, but until now the a-Si type has been the mainstream, and the movement speed of the electrons in the a-Si is slow, and the integration rate is low. Therefore, the heat storage of the TFT did not cause much problem. However, in the future, it is expected that a systemized thin-film IC will be put into practical use in which not only switching elements for driving liquid crystals but also a large number of control ICs will be mounted using the high-speed and highly integrated p-Si format. Have been.
【０００５】ここに至って、ＴＦＴの低放熱性の問題が
顕著化してきた。すなわち、ガラス上に多数の機能が集
約された、いわゆるシステムオンガラスの開発にあたっ
ては、薄膜ＩＣより発生する多量の熱をいかに放熱する
かが問題となってきた。放熱が不十分な場合、蓄熱によ
って薄膜ＩＣの温度は著しく上昇し、薄膜ＩＣの熱破壊
が引き起こされる場合があるからである。とくに薄膜Ｉ
Ｃが多層配線構造を有する場合、素子の深層部に発熱部
である半導体層が埋没しているため、単層配線構造と比
べ、薄膜ＩＣが蓄熱しやすく、放熱の問題は重要であ
る。[0005] At this point, the problem of low heat dissipation of the TFT has become remarkable. That is, in developing a so-called system-on-glass in which many functions are integrated on glass, how to radiate a large amount of heat generated from the thin-film IC has become a problem. This is because, if the heat radiation is insufficient, the temperature of the thin-film IC rises remarkably due to the heat storage, and the thin-film IC may be thermally destroyed. Especially thin film I
In the case where C has a multilayer wiring structure, the semiconductor layer serving as a heat generating portion is buried in the deep part of the element, so that the thin-film IC easily stores heat as compared with the single-layer wiring structure, and the problem of heat dissipation is important.
【０００６】さらに、ＴＦＴの蓄熱に関連して、新たな
問題が懸念されている。すなわち、ＴＦＴから発生する
熱の放熱が不十分な場合、熱破壊には至らないまでも、
該ＴＦＴは高温下で長時間作動することとなり、長期安
定性が損なわれる可能性がある。ＴＦＴが高温となるこ
とにより、透明絶縁性基板、とくにガラス基板より微量
のＣａイオンやＮａイオンなどの不純物が溶出し、半導
体層に浸透することによって、ＴＦＴの作動不良が引き
起こされる場合がある。[0006] Further, there is a concern about a new problem related to the heat storage of the TFT. In other words, if the heat generated from the TFT is insufficiently dissipated, even if it does not lead to thermal destruction,
The TFT operates for a long time at a high temperature, and the long-term stability may be impaired. When the temperature of the TFT becomes high, a small amount of impurities such as Ca ions and Na ions are eluted from the transparent insulating substrate, particularly the glass substrate, and penetrate into the semiconductor layer, which may cause a malfunction of the TFT.
【０００７】これらの懸念される問題を解決する手段と
して、従来用いられてきたＳｉＯ2やＳｉＮ2に代わっ
て、アルミナや窒化アルミなどの熱伝導性および化学安
定性に優れる材料より絶縁膜を構成し、放熱を促進し不
純物の浸透を防ぐことが挙げられる。たとえば、特開昭
５８−７４０７９号公報には、逆スタガ型ＴＦＴにおい
て、保護絶縁膜１１０をアルミナより構成することが開
示されている。しかし本開示例では、基板絶縁膜１０２
が形成されておらず、放熱は不十分で、不純物の浸透は
防がれない場合がある。特開昭６１−１６６１７３号公
報には、アルミナよりなる基板絶縁膜１０２を備える逆
スタガ型ＴＦＴが開示されているが、保護絶縁膜１１０
を高熱伝導性金属酸化物または高熱伝導性金属窒化物と
するとの記述はなされていない。特開昭６２−１４０４
６５号公報には、逆スタガ型ＴＦＴにおいて、アルミナ
よりなる保護絶縁膜１１０が開示されているが、基板絶
縁膜１０２が形成されておらず、放熱は不十分で、不純
物の浸透も防がれない可能性がある。また本公報には、
ゲート絶縁膜１０４をアルミナより構成することが開示
されているが、ゲート絶縁膜１０４はゲート電極１０５
およびａ−Ｓｉ半導体層１０３に挟まれているため、ゲ
ート絶縁膜１０４をアルミナとしても、放熱には寄与し
ない。さらに、基板絶縁膜１０２や保護絶縁膜１１０と
比べ、ゲート絶縁膜１０４はＭＯＳの電界効果に直接寄
与しているため、ゲート絶縁膜１０４をＳｉＯ2からア
ルミナに代替することにより、ＭＯＳの信頼性が低下す
る可能性が懸念される。特開昭６４−１５９８３号公報
には、正スタガ型ＴＦＴにおいて、アルミナよりなる基
板絶縁膜１０２が開示されているが、保護絶縁膜１１０
はＳｉＯ2より構成されており、放熱は不十分である可
能性がある。特許−２８６２７３７号公報には、逆スタ
ガ型ＴＦＴにおいて、基板絶縁膜１０２が窒化アルミよ
り構成されている例が開示されているが、保護絶縁膜１
１０はＳｉＯ2より構成されており、放熱は不十分であ
る場合がある。As a means for solving these concerns, an insulating film is formed of a material having excellent thermal conductivity and chemical stability, such as alumina or aluminum nitride, instead of SiO 2 or SiN 2 which has been conventionally used. In addition, it is possible to promote heat dissipation and prevent penetration of impurities. For example, Japanese Patent Application Laid-Open No. 58-74079 discloses that in a reverse stagger type TFT, the protective insulating film 110 is made of alumina. However, in the example of the present disclosure, the substrate insulating film 102
Is not formed, heat radiation is insufficient, and penetration of impurities may not be prevented. Japanese Unexamined Patent Publication (Kokai) No. 61-166173 discloses an inverted staggered TFT having a substrate insulating film 102 made of alumina.
Is not described as a highly thermally conductive metal oxide or a highly thermally conductive metal nitride. JP-A-62-1404
No. 65 discloses a protective insulating film 110 made of alumina in an inverted staggered TFT, but the substrate insulating film 102 is not formed, heat is insufficient, and penetration of impurities is prevented. May not be. This publication also states that
It is disclosed that the gate insulating film 104 is made of alumina.
Further, since the gate insulating film 104 is sandwiched between the a-Si semiconductor layers 103 and alumina, the gate insulating film 104 does not contribute to heat dissipation. Furthermore, since the gate insulating film 104 directly contributes to the electric field effect of the MOS as compared with the substrate insulating film 102 and the protective insulating film 110, the reliability of the MOS is improved by replacing the gate insulating film 104 with alumina from SiO 2 . Is likely to decrease. Japanese Patent Application Laid-Open No. 64-15883 discloses a substrate insulating film 102 made of alumina in a positive stagger type TFT.
Is composed of SiO 2 and heat radiation may be insufficient. Japanese Patent Publication No. 2862737 discloses an example in which the substrate insulating film 102 is made of aluminum nitride in an inverted staggered TFT.
Reference numeral 10 is made of SiO 2, and the heat radiation may be insufficient.
【０００８】以上に例示したように、従来のいずれの方
法においても、ＴＦＴの蓄熱や不純物の浸透の問題は解
決されておらず、ｐ−Ｓｉよりなる半導体層を具備する
高速作動ＴＦＴの集積化、さらに進んで薄膜ＩＣの開発
には、ＴＦＴの蓄熱および不純物浸透に対する対策が急
務の課題であった。As exemplified above, none of the conventional methods has solved the problems of heat storage of the TFT and penetration of impurities, and the integration of a high-speed TFT having a semiconductor layer made of p-Si has not been solved. In the development of thin film ICs, measures against heat storage and impurity penetration of TFTs were urgently needed.
【０００９】[0009]
【課題を解決するための手段】本発明は上記の課題に鑑
み、従来ＳｉＯ2やＳｉＮ2より構成されてきた、基板お
よび保護絶縁膜を、熱伝導性のすぐれる金属酸化物や金
属窒化物より構成することにより、ＴＦＴより発生する
熱を効果的に放熱しようとするものである。すなわち、
上記課題を解決する本発明によれば、ＭＯＳ型構造のト
ランジスタと、該ＭＯＳ型構造のトランジスタを狭持す
る一対の絶縁膜とを含んでなり、透明絶縁性基板上に形
成された薄膜トランジスタであって、前記絶縁膜のいず
れもが、高熱伝導性金属酸化物または高熱伝導性金属窒
化物よりなることを特徴とする薄膜トランジスタが提供
される。また、本発明によれば、ＭＯＳ型構造のトラン
ジスタを含んでなる集積回路と、該集積回路を狭持する
一対の絶縁膜とを含んでなり、透明絶縁性基板上に形成
された薄膜集積素子であって、前記絶縁膜のいずれも
が、高熱伝導性金属酸化物または高熱伝導性金属窒化物
よりなることを特徴とする薄膜集積素子が提供される。SUMMARY OF THE INVENTION In view of the above-mentioned problems, the present invention provides a method of forming a substrate and a protective insulating film, which have conventionally been made of SiO 2 or SiN 2, on a metal oxide or metal nitride having excellent heat conductivity. With this configuration, the heat generated from the TFT is effectively radiated. That is,
According to the present invention to solve the above problems, the present invention provides a thin film transistor including a MOS-type transistor and a pair of insulating films sandwiching the MOS-type transistor, and formed on a transparent insulating substrate. Thus, there is provided a thin film transistor, wherein each of the insulating films is made of a highly thermally conductive metal oxide or a highly thermally conductive metal nitride. Further, according to the present invention, a thin film integrated element formed on a transparent insulating substrate, including an integrated circuit including a transistor having a MOS structure and a pair of insulating films sandwiching the integrated circuit Wherein a thin film integrated device is provided, wherein each of the insulating films is made of a high thermal conductive metal oxide or a high thermal conductive metal nitride.
【００１０】ここで、ＭＯＳ型構造のトランジスタと
は、ゲート絶縁膜を狭持するゲート電極および半導体層
からなるトランジスタを意味し、半導体層にはソースお
よびドレイン領域が形成されており、ソースおよびドレ
イ電極が結線されている。各構成要素の形態や形成順序
は特に規制されず、本発明でいうＴＦＴは、正および逆
スタガ型ならびにシングルおよびデュアルゲートプレー
ナ型などのＴＦＴを含む。Here, the transistor having the MOS structure means a transistor comprising a gate electrode and a semiconductor layer sandwiching a gate insulating film. The semiconductor layer has source and drain regions formed therein. The electrodes are connected. The form and order of formation of each component are not particularly limited, and the TFT according to the present invention includes normal and inverted staggered TFTs and single and dual gate planar TFTs.
【００１１】ＭＯＳ型構造のトランジスタとこれを狭持
する一対の絶縁膜は、広い接触断面積で接触しているこ
とが、放熱効率および不純物浸透防止の観点から好まし
い。すなわち、ＭＯＳ型構造のトランジスタの大部分は
一対の絶縁膜によって覆われていることが好ましい。た
とえば、薄膜状のＭＯＳ型構造のトランジスタが一対の
絶縁膜によって挟まれているような構造が例示される。
また、高熱伝導性金属酸化物または高熱伝導性金属窒化
物とは、たとえばＳｉＯ2より高い熱伝導性を有する金
属酸化物または金属窒化物であり、室温における熱伝導
率が１５Ｊｍ-1ｓ-1Ｋ-1程度以上であることが好まし
い。そのような金属酸化物または金属窒化物として、ア
ルミナ、窒化アルミ、酸化タンタル、窒化タンタルなど
を挙げることができるが、本発明はこられに限定されな
い。これらの物質は絶縁性および熱伝導性に優れてい
る。また、これらの物質は化学的に安定であるため、ガ
ラスなどの透明絶縁性基板や他層より溶出してくる不純
物がＭＯＳ型構造のトランジスタに浸透することを、こ
れらの物質よりなる絶縁膜が抑制する作用もある。さら
に、透明絶縁性基板とは、ガラス、石英ガラス、水晶、
サファイヤ、樹脂などの、可視光領域において、透明な
絶縁物質よりなる基板をいう。ＴＦＴの製造方法は高温
の工程を含むため耐熱性が要求されることや、入手が容
易であるなどの理由により、ガラスおよび石英ガラスが
好ましいが、本発明はこれに限定されない。以上の好ま
しい構成を採用することにより、本発明における薄膜ト
ランジスタおよび薄膜集積素子の特性をさらに好ましい
ものとすることができるが、本発明はこれらに限定され
ない。なお、本発明における薄膜集積素子は、トランジ
スタ、キャパシタ、レジスタなどの薄膜回路素子を多数
集積することにより構成されており、多層配線構造の場
合もある。It is preferable that the MOS type transistor and the pair of insulating films sandwiching the MOS type transistor are in contact with a wide contact cross section from the viewpoint of heat radiation efficiency and prevention of impurity penetration. That is, it is preferable that most of the MOS type transistor be covered with the pair of insulating films. For example, a structure in which a thin-film MOS transistor is sandwiched between a pair of insulating films is exemplified.
The high thermal conductivity metal oxide or high thermal conductivity metal nitride is, for example, a metal oxide or metal nitride having higher thermal conductivity than SiO 2 , and has a thermal conductivity of 15 Jm −1 s −1 at room temperature. It is preferably about K- 1 or more. Examples of such a metal oxide or metal nitride include alumina, aluminum nitride, tantalum oxide, and tantalum nitride, but the present invention is not limited thereto. These materials have excellent insulating properties and thermal conductivity. In addition, since these substances are chemically stable, the insulating film made of these substances is intended to prevent impurities eluted from a transparent insulating substrate such as glass or other layers from penetrating into a MOS transistor. It also has the effect of suppressing. Further, the transparent insulating substrate includes glass, quartz glass, quartz,
A substrate made of a transparent insulating material in the visible light region, such as sapphire or resin. Glass and quartz glass are preferred for the reason that the method for manufacturing a TFT includes a high-temperature step and requires heat resistance and is easily available, but the present invention is not limited thereto. By adopting the above preferable configuration, the characteristics of the thin film transistor and the thin film integrated device of the present invention can be made more preferable, but the present invention is not limited to these. The thin film integrated device according to the present invention is configured by integrating a large number of thin film circuit devices such as transistors, capacitors, and registers, and may have a multilayer wiring structure.
【００１２】本発明によれば、従来の薄膜トランジスタ
のように、一対の絶縁膜のどちらか一方のみをアルミナ
などの高熱伝導性金属酸化物または高熱伝導性金属窒化
物とするのとは異なり、一対の絶縁膜のいずれをも、高
熱伝導性金属酸化物または高熱伝導性金属窒化物とし、
さらに十分な接触断面積をもってＭＯＳ型構造のトラン
ジスタを、該絶縁膜により挟むことにより、放熱の効率
を高め、蓄熱の問題を解決するものである。さらに、化
学的に安定な物質を該絶縁膜に採用することにより、ガ
ラスなどの透明絶縁性基板や他層より溶出してくる不純
物がＭＯＳ型構造のトランジスタに浸透することを防ぐ
ことも可能となる。その結果、ｐ−Ｓｉ半導体層より形
成されるＴＦＴの汎用的な実用化が可能となり、ＴＦＴ
の高集積化も可能となる。さらに薄膜ＩＣやカラーフィ
ルムを具備するＴＦＴ（ＣＦオンＴＦＴ）などの開発も
可能となり、ＴＦＴ液晶パネルの高画質化、高性能化に
つながる。According to the present invention, unlike a conventional thin film transistor, only one of a pair of insulating films is made of a highly thermally conductive metal oxide such as alumina or a highly thermally conductive metal nitride. Both of the insulating film, a high thermal conductive metal oxide or a high thermal conductive metal nitride,
Furthermore, by interposing a MOS-type transistor with a sufficient contact cross-sectional area between the insulating films, the efficiency of heat dissipation is improved and the problem of heat storage is solved. Further, by employing a chemically stable substance for the insulating film, it is possible to prevent impurities eluted from a transparent insulating substrate such as glass or other layers from penetrating into the MOS type transistor. Become. As a result, a general-purpose practical use of a TFT formed from a p-Si semiconductor layer becomes possible,
Can be highly integrated. Further, it becomes possible to develop a TFT (CF-on TFT) including a thin film IC and a color film, which leads to higher image quality and higher performance of the TFT liquid crystal panel.
【００１３】[0013]
【発明の実施の形態】先行技術の半導体層の大部分はａ
−Ｓｉより形成されているのに対し、本発明における半
導体層はｐ−Ｓｉより形成されることが望ましい。なぜ
なら、ａ−ＳｉはプラズマＣＶＤ法により成膜されるの
に対し、熱処理やレーザ結晶化法などによりａ−Ｓｉを
結晶化することによりｐ−Ｓｉは製造されるため、ａ−
Ｓｉと比べｐ−Ｓｉは高い結晶性有している。したがっ
て、ａ−Ｓｉと比べて、ｐ−Ｓｉでは電子の移動度が１
０００倍近くも速いため、高速作動で高集積化されたＴ
ＦＴの開発が可能だからである。電子の移動速度が速い
ため、発熱量も多いが、本発明で開示される薄膜トラン
ジスタおよび薄膜集積素子は、熱伝導が改良され、良好
な放熱性を有しているため、半導体層として特にｐ−Ｓ
ｉが好適に使用される。DETAILED DESCRIPTION OF THE INVENTION Most of the prior art semiconductor layers have a
While the semiconductor layer of the present invention is preferably formed of p-Si, the semiconductor layer is formed of p-Si. This is because a-Si is formed by a plasma CVD method, whereas p-Si is manufactured by crystallizing a-Si by a heat treatment or a laser crystallization method.
P-Si has higher crystallinity than Si. Therefore, compared to a-Si, the mobility of electrons is 1 in p-Si.
Because it is nearly 000 times faster, T
This is because FT can be developed. The thin film transistor and the thin film integrated element disclosed in the present invention have improved heat conduction and good heat dissipation because of a high electron transfer speed and a large amount of heat generation. S
i is preferably used.
【００１４】ａ−Ｓｉよりなる半導体層を具備する従来
の薄膜トランジスタでは、正および逆スタガ型が開発さ
れてきたが、本発明で開示するように、半導体層として
ｐ−Ｓｉを用いる場合、製造方法に結晶化工程が含まれ
るため、半導体層が基板絶縁膜上に形成されているプレ
ーナ型の形式を採用することが好ましい。プレーナ型と
しては、一つのゲート電極を有するシングルゲート形式
と、二つのゲート電極を有するデュアルゲート形式があ
るが、本発明ではいずれでも構わない。In the conventional thin film transistor having a semiconductor layer made of a-Si, forward and reverse staggered types have been developed. However, as disclosed in the present invention, when p-Si is used as the semiconductor layer, the manufacturing method is changed. Because a crystallization step is included, it is preferable to adopt a planar type in which a semiconductor layer is formed on a substrate insulating film. As the planar type, there are a single gate type having one gate electrode and a dual gate type having two gate electrodes. In the present invention, either type may be used.
【００１５】以上より、本発明においては、前記薄膜ト
ランジスタまたは前記薄膜集積素子に含まれる半導体層
が多結晶シリコンよりなることが好ましい。さらに、本
発明によれば、透明絶縁性基板上に順次形成された基板
絶縁膜および半導体層と、該半導体層に形成されたソー
スおよびドレイン領域と、該半導体層上に形成されたゲ
ート絶縁膜と、その上に形成されたゲート電極と、該ゲ
ート電極および該ゲート絶縁膜上に形成された保護絶縁
膜と、該ゲート絶縁膜および該保護絶縁膜に形成された
開口部を通じて該ソースおよび該ドレイン領域に結線さ
れているソースおよびドレイン電極とを含んでなる、い
わゆるプレーナ型の薄膜トランジスタであって、前記基
板絶縁膜および前記保護絶縁膜のいずれもが、高熱伝導
性金属酸化物または高熱伝導性金属窒化物よりなること
を特徴とする薄膜トランジスタが提供される。以上の好
ましい構成を採用することにより、本発明における薄膜
トランジスタおよび薄膜集積素子の特性をさらに好まし
いものとすることができる。As described above, in the present invention, it is preferable that the semiconductor layer included in the thin film transistor or the thin film integrated element is made of polycrystalline silicon. Further, according to the present invention, a substrate insulating film and a semiconductor layer sequentially formed on a transparent insulating substrate, source and drain regions formed on the semiconductor layer, and a gate insulating film formed on the semiconductor layer A gate electrode formed thereon, a protective insulating film formed on the gate electrode and the gate insulating film, and the source and the source through the opening formed in the gate insulating film and the protective insulating film. A so-called planar thin film transistor including a source and a drain electrode connected to a drain region, wherein each of the substrate insulating film and the protective insulating film is formed of a high thermal conductive metal oxide or a high thermal conductive film. There is provided a thin film transistor comprising a metal nitride. By adopting the above preferable configuration, the characteristics of the thin film transistor and the thin film integrated device of the present invention can be made more preferable.
【００１６】また、ｐ−ＳｉよりなるＴＦＴはキャリア
の移動度が大きいので、駆動回路や制御回路を同時に形
成することが可能で、薄膜ＩＣに好適に使用される。高
速作動が可能なｐ−Ｓｉを半導体層に有するプレーナ型
ＴＦＴにおいて、高熱伝導性金属酸化物または高熱伝導
性金属窒化物よりなる基板絶縁膜および保護絶縁膜を採
用することにより、良好な放熱性が実現され、該絶縁膜
が化学的に安定であれば、不純物の浸透も防がれる。そ
の結果、薄膜回路の集積化が可能となり、薄膜ＩＣが開
発できる。Further, a TFT made of p-Si has a high carrier mobility, so that a driving circuit and a control circuit can be formed at the same time, and is suitably used for a thin film IC. In a planar TFT having p-Si capable of high-speed operation in a semiconductor layer, good heat dissipation is achieved by employing a substrate insulating film and a protective insulating film made of a high thermal conductive metal oxide or a high thermal conductive metal nitride. Is realized, and if the insulating film is chemically stable, penetration of impurities can be prevented. As a result, integration of a thin film circuit becomes possible, and a thin film IC can be developed.
【００１７】本発明で開示される薄膜ＩＣが多層配線構
造を有する場合は、とくに本発明は有効である。多層配
線構造を有する素子の場合、素子の深層部に発熱部であ
る半導体層が埋没しており、時には５層、６層におよぶ
多層配線が、半導体層上に積層される。このような構造
の場合は、ＴＦＴから発生する熱が蓄積しやすく、放熱
の問題は特に重要だからである。すなわち、本発明にお
いては、前記薄膜トランジスタまたは前記薄膜集積素子
上に上層配線が形成されていても構わない。この場合、
本発明による優れた効果が、より顕著となる。なお、上
層配線は単層または多層のいずれでも構わない。The present invention is particularly effective when the thin film IC disclosed in the present invention has a multilayer wiring structure. In the case of an element having a multi-layer wiring structure, a semiconductor layer which is a heat generating portion is buried in a deep portion of the element, and multi-layer wirings of five or six layers are sometimes stacked on the semiconductor layer. This is because, in the case of such a structure, the heat generated from the TFT easily accumulates, and the problem of heat dissipation is particularly important. That is, in the present invention, an upper layer wiring may be formed on the thin film transistor or the thin film integrated device. in this case,
The excellent effects of the present invention become more remarkable. The upper wiring may be either a single layer or a multilayer.
【００１８】図１に例示するように、本発明でいう基板
絶縁膜２とは、透明絶縁性基板１およびｐ−Ｓｉ半導体
層３の間に形成される。本発明でいう保護絶縁膜１０と
は、図１に例示するように配線が単層の場合はパッシベ
ーション膜を兼ねても構わなく、図３に例示するように
上層配線１１が一層以上の多層配線の場合は、上層配線
層の最下層の層間絶縁膜となる。また、図３の場合のよ
うに、ＴＦＴが上層配線構造を有している場合は、最下
層以外の層間絶縁膜１２やパッシベーション膜１３も高
熱伝導性金属酸化物または高熱伝導性金属窒化物より構
成されることが好ましい。この場合、放熱はさらに効果
的となるからである。As illustrated in FIG. 1, the substrate insulating film 2 according to the present invention is formed between the transparent insulating substrate 1 and the p-Si semiconductor layer 3. The protective insulating film 10 according to the present invention may be used as a passivation film when the wiring is a single layer as illustrated in FIG. 1, and as shown in FIG. In this case, the interlayer insulating film is the lowermost layer of the upper wiring layer. When the TFT has an upper layer wiring structure as in the case of FIG. 3, the interlayer insulating film 12 and the passivation film 13 other than the lowermost layer are also made of a high thermal conductive metal oxide or a high thermal conductive metal nitride. Preferably, it is configured. In this case, heat radiation is more effective.
【００１９】基板絶縁膜および保護絶縁膜はアルミナ、
窒化アルミ、酸化タンタル、窒化タンタルなどより構成
することができる。これらの物質は絶縁性および熱伝導
性に優れているからである。また、アルミナおよび窒化
アルミは、特に化学的に安定であるため、長期間劣化す
ることなく、ガラスなどの透明絶縁性基板より溶出して
くる不純物が半導体層に浸透することを防ぐ。同様に薄
膜ＩＣが多層構造を有している場合などでは、他層より
ゲート電極へ不純物が浸透することを、アルミナなどよ
りなる保護絶縁膜が抑制する作用がある。また、アルミ
ナおよび窒化アルミは、スパッタリング法やＣＶＤ法な
どの既存の工程で簡便に成膜することができる。したが
って本発明においては、前記高熱伝導性金属酸化物がア
ルミナであることが好ましく、また前記高熱伝導性金属
窒化物が窒化アルミであることが好ましい。これらの好
ましい構成を採用することにより、本発明における薄膜
トランジスタおよび薄膜集積素子の特性をさらに好まし
いものとすることができる。The substrate insulating film and the protective insulating film are made of alumina,
It can be made of aluminum nitride, tantalum oxide, tantalum nitride, or the like. This is because these substances have excellent insulating properties and thermal conductivity. In addition, since alumina and aluminum nitride are particularly chemically stable, they do not deteriorate for a long time and prevent impurities eluted from a transparent insulating substrate such as glass from penetrating into the semiconductor layer. Similarly, when the thin film IC has a multilayer structure, the protective insulating film made of alumina or the like has an effect of preventing impurities from penetrating from the other layers to the gate electrode. Alumina and aluminum nitride can be easily formed by existing processes such as a sputtering method and a CVD method. Therefore, in the present invention, the high thermal conductive metal oxide is preferably alumina, and the high thermal conductive metal nitride is preferably aluminum nitride. By adopting these preferable configurations, the characteristics of the thin film transistor and the thin film integrated element of the present invention can be made more preferable.
【００２０】ゲート絶縁膜は、従来の絶縁膜と同様にＳ
ｉＯ2またはＳｉＮ2を用いて形成されることが好まし
い。ゲート絶縁膜はゲート電極および半導体層に挟まれ
ているため、ゲート絶縁膜をアルミナまたは窒化アルミ
としても、放熱には寄与しないからである。さらに、基
板絶縁膜や保護絶縁膜と比べ、ゲート絶縁膜はＭＯＳの
電界効果に直接寄与しているため、性質がよく調べられ
ており、使用実績のあるＳｉＯ2から、アルミナまたは
窒化アルミなどにゲート絶縁膜を代替することにより、
ＭＯＳの信頼性を低下させる可能性が懸念される。The gate insulating film is made of S, like the conventional insulating film.
Preferably, it is formed using iO 2 or SiN 2 . This is because the gate insulating film is sandwiched between the gate electrode and the semiconductor layer, so that even if the gate insulating film is made of alumina or aluminum nitride, it does not contribute to heat dissipation. Furthermore, compared to the substrate insulating film and the protective insulating film, the gate insulating film contributes directly to the MOS field effect, the nature and the well studied, of SiO 2 with a use record, etc. alumina or aluminum nitride By replacing the gate insulating film,
There is a concern that the reliability of the MOS may be reduced.
【００２１】[0021]
【実施例】（実施例１）本発明について、シングルゲー
トのプレーナ型ＴＦＴを例にとり、図１に実施例を示
す。ガラス基板１の上に基板絶縁膜２が形成されてい
る。従来の基板絶縁膜はＳｉＯ2より構成されているの
に対し、本発明の基板絶縁膜２は、絶縁性、熱伝導性お
よび化学的安定性に優れた材料である、アルミナあるい
は窒化アルミより形成されている。この上に、ソース領
域６およびドレイン領域７が形成されたｐ−Ｓｉ半導体
層３、ＳｉＯ2よりなるゲート絶縁膜４、ゲート電極５
がこの順に積層されている。さらに、Ａｌよりなるソー
ス電極８およびドレイン電極９が、ソース領域６および
ドレイン領域７に、それぞれ結線されている。ゲート絶
縁膜４およびゲート電極５は、広い接触面積によって、
アルミナあるいは窒化アルミよりなる保護絶縁膜１０に
覆われている。(Embodiment 1) FIG. 1 shows an embodiment of the present invention, taking a single gate planar type TFT as an example. A substrate insulating film 2 is formed on a glass substrate 1. Whereas the conventional substrate insulating film is composed of SiO 2 , the substrate insulating film 2 of the present invention is formed of alumina or aluminum nitride, which is a material having excellent insulating properties, thermal conductivity and chemical stability. Have been. A p-Si semiconductor layer 3 on which a source region 6 and a drain region 7 are formed, a gate insulating film 4 made of SiO 2 , and a gate electrode 5
Are stacked in this order. Further, a source electrode 8 and a drain electrode 9 made of Al are connected to the source region 6 and the drain region 7, respectively. The gate insulating film 4 and the gate electrode 5 have a large contact area,
It is covered with a protective insulating film 10 made of alumina or aluminum nitride.
【００２２】本実施例で示されるＴＦＴは、アルミナあ
るいは窒化アルミよりなる基板および保護絶縁膜を備え
ており、ｐ−Ｓｉ半導体層などとの接触面積も十分広い
ため、優れた放熱性を有している。また、ガラス基板よ
り溶出してくる不純物が、ｐ−Ｓｉ半導体層に浸透する
ことも防がれている。このため、本実施例で開示される
ＴＦＴは、高集積化が可能で、長期に渡って安定に作動
し、高速作動する薄膜ＩＣに好適に使用される。The TFT shown in this embodiment has a substrate made of alumina or aluminum nitride and a protective insulating film, and has a sufficiently large contact area with a p-Si semiconductor layer and the like, so that it has excellent heat dissipation. ing. In addition, the impurities eluted from the glass substrate are prevented from penetrating into the p-Si semiconductor layer. Therefore, the TFT disclosed in this embodiment can be highly integrated, operates stably over a long period of time, and is suitably used for a thin film IC that operates at high speed.
【００２３】（実施例２）実施例１に示したＴＦＴの製
造工程を図２に示す。図２（ａ）に示すようにガラス基
板１上に、５００ｎｍ程度の膜厚を有する、アルミナあ
るいは窒化アルミからなる基板絶縁膜２を形成する。ア
ルミナの場合、電子ビーム蒸着法や高周波マグネトロン
スパッタリング法により成膜する。窒化アルミの場合、
スパッタリング法により成膜する。成膜条件は、スパッ
タ電力が０．５〜６．０Ｗ／ｃｍ2、基板温度が１００
〜５００℃、Ｎ2のＡｒに対する流量が０．２以上であ
る。つぎに、ｐ−Ｓｉ半導体層３を形成する。ｐ−Ｓｉ
半導体層３は、減圧化学気相成長法（ＬＰＣＶＤ法）や
プラズマ化学気相成長法（ＰＣＶＤ法）などにより、ま
ずａ−Ｓｉ半導体層を形成したのち、熱処理あるいはレ
ーザ結晶化などの方法を用いて、ａ−Ｓｉを結晶化し、
ｐ−Ｓｉ半導体層３を形成する。６００℃程度以下の低
温プロセスを採用すれば、安価なガラス基板を使用する
ことが可能で、現時点ではこの方法により、最も結晶性
の優れるｐ−Ｓｉ半導体層３を形成できる。この上に、
ＳｉＯ2よりなるゲート絶縁膜４、およびドープドシリ
コン膜からなるゲート電極５を、順次形成する。高融点
金属シリサイドなどの低抵抗材料とシリコン膜との積層
構造より、ゲート電極５が形成されていても構わない。
その後、ゲート電極５およびレジストなどをマスクとし
て、イオン注入法により、Ｎ型およびＰ型の不純物を注
入し、ソース領域６およびドレイン領域７を作製する。
このあと、ゲート絶縁膜４やゲート電極５を覆うよう
に、基板絶縁膜２と同様に保護絶縁膜１０を形成する
（図２（ｂ））。この保護絶縁膜１０にスルーホールを
形成したのち、Ａｌよりなるソース電極８およびドレイ
ン電極９を形成する（図２（ｃ））。(Embodiment 2) FIG. 2 shows a manufacturing process of the TFT shown in Embodiment 1. As shown in FIG. 2A, a substrate insulating film 2 made of alumina or aluminum nitride and having a thickness of about 500 nm is formed on a glass substrate 1. In the case of alumina, a film is formed by an electron beam evaporation method or a high-frequency magnetron sputtering method. For aluminum nitride,
The film is formed by a sputtering method. The film forming conditions are as follows: a sputtering power of 0.5 to 6.0 W / cm 2 and a substrate temperature of 100.
500 ° C., the flow rate of N 2 to Ar is 0.2 or more. Next, the p-Si semiconductor layer 3 is formed. p-Si
The semiconductor layer 3 is formed by first forming an a-Si semiconductor layer by low pressure chemical vapor deposition (LPCVD) or plasma chemical vapor deposition (PCVD), and then using a method such as heat treatment or laser crystallization. To crystallize a-Si,
The p-Si semiconductor layer 3 is formed. If a low-temperature process of about 600 ° C. or less is adopted, an inexpensive glass substrate can be used. At present, the p-Si semiconductor layer 3 having the most excellent crystallinity can be formed by this method. On top of this,
A gate insulating film 4 made of SiO 2 and a gate electrode 5 made of a doped silicon film are sequentially formed. The gate electrode 5 may be formed from a laminated structure of a silicon film and a low resistance material such as a high melting point metal silicide.
Then, using the gate electrode 5 and a resist as a mask, N-type and P-type impurities are implanted by ion implantation to form the source region 6 and the drain region 7.
Thereafter, a protective insulating film 10 is formed like the substrate insulating film 2 so as to cover the gate insulating film 4 and the gate electrode 5 (FIG. 2B). After forming a through hole in the protective insulating film 10, a source electrode 8 and a drain electrode 9 made of Al are formed (FIG. 2C).
【００２４】本実施例に示した製造法により、優れた放
熱性と長期安定性を有するＴＦＴを、簡便な方法によ
り、歩留まりよく製造することが可能である。このた
め、本実施例で開示される製造法により生産されるＴＦ
Ｔは、高速作動する薄膜ＩＣに好適に使用される。According to the manufacturing method shown in this embodiment, a TFT having excellent heat dissipation and long-term stability can be manufactured by a simple method with a high yield. Therefore, the TF produced by the production method disclosed in the present embodiment
T is suitably used for a thin film IC operating at high speed.
【００２５】（実施例３）本発明の他実施例として、上
層配線を有するＴＦＴの構造を図３を示す。ガラス基板
１の上に、アルミナあるいは窒化アルミよりなる基板絶
縁膜２を形成する。この上にＴＦＴのチャネル部とし
て、レーザ結晶化などの方法を用いて、高結晶性のｐ−
Ｓｉ半導体層３を形成する。その後、図３に示すよう
に、ゲート絶縁膜４、ゲート電極５、ソース領域６、ド
レイン領域７、Ａｌよりなるソース電極８、ドレイン電
極９、アルミナあるいは窒化アルミよりなる保護絶縁膜
１０を形成する。さらに、ＣＭＰ法などの表面平坦化工
程を含む製造方法により、上層（多層）配線１１および
層間絶縁膜１２を形成した。本実施例では、層間絶縁膜
１２やパッシベーション膜１３もアルミナあるいは窒化
アルミより形成できる。Embodiment 3 As another embodiment of the present invention, FIG. 3 shows the structure of a TFT having an upper wiring. On a glass substrate 1, a substrate insulating film 2 made of alumina or aluminum nitride is formed. On top of this, a high crystallinity p-type is formed as a channel portion of the TFT using a method such as laser crystallization.
The Si semiconductor layer 3 is formed. Thereafter, as shown in FIG. 3, a gate insulating film 4, a gate electrode 5, a source region 6, a drain region 7, a source electrode 8 and a drain electrode 9 made of Al, and a protective insulating film 10 made of alumina or aluminum nitride are formed. . Further, an upper (multilayer) wiring 11 and an interlayer insulating film 12 were formed by a manufacturing method including a surface flattening step such as a CMP method. In this embodiment, the interlayer insulating film 12 and the passivation film 13 can also be formed of alumina or aluminum nitride.
【００２６】本実施例で示されるＴＦＴは、アルミナあ
るいは窒化アルミよりなる基板および保護絶縁膜を備え
ており、ｐ−Ｓｉ半導体層などとの接触面積も十分広
い。さらに層間絶縁膜やパッシベーション膜もアルミナ
あるいは窒化アルミより形成される。このため、上層配
線構造を有しているにも関わらず、本実施例で示される
ＴＦＴは、優れた放熱性を有している。また、ガラス基
板より溶出してくる不純物が、ｐ−Ｓｉ半導体層に浸透
することも防がれる。このため、本実施例で開示される
ＴＦＴを薄膜ＩＣに組み込むことが可能で、長期間に渡
って安定に作動する。The TFT shown in this embodiment includes a substrate made of alumina or aluminum nitride and a protective insulating film, and has a sufficiently large contact area with a p-Si semiconductor layer or the like. Further, an interlayer insulating film and a passivation film are also formed of alumina or aluminum nitride. For this reason, the TFT shown in this embodiment has excellent heat dissipation despite having the upper wiring structure. Further, it is possible to prevent impurities eluted from the glass substrate from penetrating into the p-Si semiconductor layer. Therefore, the TFT disclosed in this embodiment can be incorporated in a thin film IC, and can operate stably for a long period of time.
【００２７】（実施例４）図４には、実施例１に示した
ＴＦＴの他の製造方法を示す。図４（ａ）までは図２
（ａ）と同様である。つぎに、図２（ｂ）では、アルミ
ナあるいは窒化アルミよりなる保護絶縁膜１０を形成す
るのに対し、図４（ｂ）では、Ａｌ１４を成膜する。そ
の後、図４（ｃ）に示したとおり、ソース電極８および
ドレイン電極９を形成する位置にホトレジスト１５を設
け、熱酸化法や熱窒化法でＡｌを酸化もしくは窒化し、
ホトレジスト１５が設けられていない領域を保護絶縁膜
１０に転化する。そして、ホトレジスト１５を除去す
る。このような製造方法で得られるＴＦＴは、図４
（ｄ）に示したとおり、ソース電極８およびドレイン電
極９と保護絶縁膜１０の表面部分が同一平面内にあるた
め、ＴＦＴ全体として表面の平坦性に優れ、この上に多
層配線を形成しやすいという利点がある。(Embodiment 4) FIG. 4 shows another method of manufacturing the TFT shown in Embodiment 1. Until FIG. 4A, FIG.
Same as (a). Next, in FIG. 2B, the protective insulating film 10 made of alumina or aluminum nitride is formed, whereas in FIG. 4B, Al14 is formed. Thereafter, as shown in FIG. 4C, a photoresist 15 is provided at positions where the source electrode 8 and the drain electrode 9 are formed, and Al is oxidized or nitrided by a thermal oxidation method or a thermal nitridation method.
The region where the photoresist 15 is not provided is converted into the protective insulating film 10. Then, the photoresist 15 is removed. The TFT obtained by such a manufacturing method is shown in FIG.
As shown in (d), since the surface portions of the source electrode 8 and the drain electrode 9 and the surface of the protective insulating film 10 are in the same plane, the TFT as a whole has excellent surface flatness, and it is easy to form a multilayer wiring thereon. There is an advantage.
【００２８】[0028]
【発明の効果】以上で示したとおり、本発明で開示され
るＴＦＴでは、ＭＯＳ型構造のトランジスタを狭持する
絶縁膜のいずれをも、高熱伝導性金属酸化物または高熱
伝導性金属窒化物とするため、蓄熱や不純物の浸透に関
する課題が解決され、薄膜ＩＣの開発が可能となる。As described above, in the TFT disclosed in the present invention, any of the insulating films sandwiching the MOS type transistor is made of a high thermal conductive metal oxide or a high thermal conductive metal nitride. Therefore, the problems relating to heat storage and penetration of impurities are solved, and the development of a thin film IC becomes possible.
【図１】ｐ−Ｓｉ半導体層を備えるプレーナ型ＴＦＴの
実施例である。FIG. 1 is an embodiment of a planar type TFT including a p-Si semiconductor layer.
【図２】本発明の実施例１の製造方法を示す断面図であ
る。FIG. 2 is a cross-sectional view illustrating the manufacturing method according to the first embodiment of the present invention.
【図３】上層配線構造を有するプレーナ型ＴＦＴの実施
例である。FIG. 3 is an embodiment of a planar type TFT having an upper wiring structure.
【図４】本発明の実施例１の製造方法を示す断面図であ
る。FIG. 4 is a cross-sectional view illustrating the manufacturing method according to the first embodiment of the present invention.
【図５】ａ−Ｓｉ半導体層を備える逆スタガ型ＴＦＴの
先行技術例である。FIG. 5 is a prior art example of an inverted staggered TFT including an a-Si semiconductor layer.
１ 透明絶縁性基板（ガラス基板） ２ 基板絶縁膜（アルミナあるいは窒化アルミ） ３ 半導体層（ｐ−Ｓｉ） ４ ゲート絶縁膜（ＳｉＯ2） ５ ゲート電極 ６ ソース領域 ７ ドレイン領域 ８ ソース電極 ９ ドレイン電極 １０ 保護絶縁膜（アルミナあるいは窒化アルミ） １１ 配線 １２ 層間絶縁膜（アルミナあるいは窒化アルミ） １３ パッシベーション膜 １４ Ａｌ １５ フォトレジスト １０１ 透明絶縁性基板（ガラス基板） １０２ 基板絶縁膜（ＳｉＯ2） １０３ 半導体層（ａ−Ｓｉ） １０４ ゲート絶縁膜（ＳｉＯ2） １０５ ゲート電極 １０６ ソース領域 １０７ ドレイン領域 １０８ ソース電極 １０９ ドレイン電極 １１０ 保護絶縁膜（ＳｉＯ2）DESCRIPTION OF SYMBOLS 1 Transparent insulating substrate (glass substrate) 2 Substrate insulating film (alumina or aluminum nitride) 3 Semiconductor layer (p-Si) 4 Gate insulating film (SiO 2 ) 5 Gate electrode 6 Source region 7 Drain region 8 Source electrode 9 Drain electrode Reference Signs List 10 protective insulating film (alumina or aluminum nitride) 11 wiring 12 interlayer insulating film (alumina or aluminum nitride) 13 passivation film 14 Al 15 photoresist 101 transparent insulating substrate (glass substrate) 102 substrate insulating film (SiO 2 ) 103 semiconductor layer (A-Si) 104 Gate insulating film (SiO 2 ) 105 Gate electrode 106 Source region 107 Drain region 108 Source electrode 109 Drain electrode 110 Protective insulating film (SiO 2 )
Claims (11)
Ｓ型構造のトランジスタを狭持する一対の絶縁膜とを含
んでなり、透明絶縁性基板上に形成された薄膜トランジ
スタであって、前記絶縁膜のいずれもが、高熱伝導性金
属酸化物または高熱伝導性金属窒化物よりなることを特
徴とする薄膜トランジスタ。A transistor having a MOS structure;
A thin film transistor formed on a transparent insulating substrate, comprising a pair of insulating films sandwiching the S-type transistor, wherein each of the insulating films is formed of a metal oxide or a metal having a high thermal conductivity. A thin film transistor comprising a conductive metal nitride.
絶縁膜および半導体層と、該半導体層に形成されたソー
スおよびドレイン領域と、該半導体層上に形成されたゲ
ート絶縁膜と、その上に形成されたゲート電極と、該ゲ
ート電極および該ゲート絶縁膜上に形成された保護絶縁
膜と、該ゲート絶縁膜および該保護絶縁膜に形成された
開口部を通じて該ソースおよび該ドレイン領域に結線さ
れているソースおよびドレイン電極とを含んでなる薄膜
トランジスタであって、前記基板絶縁膜および前記保護
絶縁膜のいずれもが、高熱伝導性金属酸化物または高熱
伝導性金属窒化物よりなることを特徴とする薄膜トラン
ジスタ。2. A substrate insulating film and a semiconductor layer sequentially formed on a transparent insulating substrate, source and drain regions formed on the semiconductor layer, a gate insulating film formed on the semiconductor layer, A gate electrode formed thereon, a protective insulating film formed on the gate electrode and the gate insulating film, and the source and drain regions through openings formed in the gate insulating film and the protective insulating film. A thin film transistor including source and drain electrodes connected to each other, wherein each of the substrate insulating film and the protective insulating film is made of a high thermal conductive metal oxide or a high thermal conductive metal nitride. Thin film transistor.
る集積回路と、該集積回路を狭持する一対の絶縁膜とを
含んでなり、透明絶縁性基板上に形成された薄膜集積素
子であって、前記絶縁膜のいずれもが、高熱伝導性金属
酸化物または高熱伝導性金属窒化物よりなることを特徴
とする薄膜集積素子。3. A thin-film integrated element formed on a transparent insulating substrate, comprising: an integrated circuit including a transistor having a MOS structure; and a pair of insulating films sandwiching the integrated circuit. A thin-film integrated element, wherein each of the insulating films is made of a highly thermally conductive metal oxide or a highly thermally conductive metal nitride.
成されていることを特徴とする請求項１または２記載の
薄膜トランジスタ。4. The thin film transistor according to claim 1, wherein an upper wiring is formed on the thin film transistor.
れていることを特徴とする請求項３記載の薄膜集積素
子。5. The thin film integrated device according to claim 3, wherein an upper layer wiring is formed on said thin film integrated device.
層が多結晶シリコンよりなることを特徴とする請求項
１、２または４記載の薄膜トランジスタ。6. The thin film transistor according to claim 1, wherein a semiconductor layer included in the thin film transistor is made of polycrystalline silicon.
多結晶シリコンよりなることを特徴とする請求項３また
は５記載の薄膜集積素子。7. The thin film integrated device according to claim 3, wherein a semiconductor layer included in the thin film integrated device is made of polycrystalline silicon.
あることを特徴とする請求項１、２、４または６記載の
薄膜トランジスタ。8. The thin film transistor according to claim 1, wherein the high thermal conductive metal oxide is alumina.
あることを特徴とする請求項３、５または７記載の薄膜
集積素子。9. The thin film integrated device according to claim 3, wherein the high thermal conductive metal oxide is alumina.
ミであることを特徴とする請求項１、２、４または６記
載の薄膜トランジスタ。10. The thin film transistor according to claim 1, wherein the high thermal conductive metal nitride is aluminum nitride.
ミであることを特徴とする請求項３、５または７記載の
薄膜集積素子。11. The thin film integrated device according to claim 3, wherein the high thermal conductive metal nitride is aluminum nitride.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24346599A JP2001068678A (en) | 1999-08-30 | 1999-08-30 | Thin film transistor and thin film integrated element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24346599A JP2001068678A (en) | 1999-08-30 | 1999-08-30 | Thin film transistor and thin film integrated element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001068678A true JP2001068678A (en) | 2001-03-16 |
Family
ID=17104302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24346599A Pending JP2001068678A (en) | 1999-08-30 | 1999-08-30 | Thin film transistor and thin film integrated element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001068678A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003109773A (en) * | 2001-07-27 | 2003-04-11 | Semiconductor Energy Lab Co Ltd | Light-emitting device, semiconductor device and its manufacturing method |
| US7333072B2 (en) * | 2003-03-24 | 2008-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Thin film integrated circuit device |
| JP2009289837A (en) * | 2008-05-27 | 2009-12-10 | Oki Semiconductor Co Ltd | Semiconductor device |
| JP2011134724A (en) * | 2001-07-27 | 2011-07-07 | Semiconductor Energy Lab Co Ltd | Light-emitting device |
| JP2011134947A (en) * | 2009-12-25 | 2011-07-07 | Toyota Central R&D Labs Inc | Lateral semiconductor device |
| JP2013102141A (en) * | 2011-10-13 | 2013-05-23 | Semiconductor Energy Lab Co Ltd | Semiconductor device and semiconductor device manufacturing method |
| KR20160038172A (en) * | 2014-09-29 | 2016-04-07 | 삼성디스플레이 주식회사 | Thin film transistor substrate, display apparatus comprising the same, method for manufacturing thin film transistor substrate, and method for manufacturing display apparatus |
| KR20160042320A (en) * | 2014-10-08 | 2016-04-19 | 삼성디스플레이 주식회사 | Thin film transistor substrate, display apparatus comprising the same, method for manufacturing thin film transistor substrate, and method for manufacturing display apparatus |
| WO2019025917A1 (en) * | 2017-08-04 | 2019-02-07 | 株式会社半導体エネルギー研究所 | Semiconductor device, and display device |
| CN112259428A (en) * | 2020-10-23 | 2021-01-22 | 陕西科技大学 | Planar nano-channel vacuum field emission triode device |
-
1999
- 1999-08-30 JP JP24346599A patent/JP2001068678A/en active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011134724A (en) * | 2001-07-27 | 2011-07-07 | Semiconductor Energy Lab Co Ltd | Light-emitting device |
| US8390019B2 (en) | 2001-07-27 | 2013-03-05 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, semiconductor device, and method of fabricating the devices |
| JP2003109773A (en) * | 2001-07-27 | 2003-04-11 | Semiconductor Energy Lab Co Ltd | Light-emitting device, semiconductor device and its manufacturing method |
| US7333072B2 (en) * | 2003-03-24 | 2008-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Thin film integrated circuit device |
| JP2009289837A (en) * | 2008-05-27 | 2009-12-10 | Oki Semiconductor Co Ltd | Semiconductor device |
| JP2011134947A (en) * | 2009-12-25 | 2011-07-07 | Toyota Central R&D Labs Inc | Lateral semiconductor device |
| JP2013102141A (en) * | 2011-10-13 | 2013-05-23 | Semiconductor Energy Lab Co Ltd | Semiconductor device and semiconductor device manufacturing method |
| US9728648B2 (en) | 2011-10-13 | 2017-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US10153375B2 (en) | 2011-10-13 | 2018-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| KR102329267B1 (en) * | 2014-09-29 | 2021-11-22 | 삼성디스플레이 주식회사 | Thin film transistor substrate, display apparatus comprising the same, method for manufacturing thin film transistor substrate, and method for manufacturing display apparatus |
| KR20160038172A (en) * | 2014-09-29 | 2016-04-07 | 삼성디스플레이 주식회사 | Thin film transistor substrate, display apparatus comprising the same, method for manufacturing thin film transistor substrate, and method for manufacturing display apparatus |
| KR20160042320A (en) * | 2014-10-08 | 2016-04-19 | 삼성디스플레이 주식회사 | Thin film transistor substrate, display apparatus comprising the same, method for manufacturing thin film transistor substrate, and method for manufacturing display apparatus |
| KR102293732B1 (en) * | 2014-10-08 | 2021-08-27 | 삼성디스플레이 주식회사 | Thin film transistor substrate, display apparatus comprising the same, method for manufacturing thin film transistor substrate, and method for manufacturing display apparatus |
| JPWO2019025917A1 (en) * | 2017-08-04 | 2020-08-20 | 株式会社半導体エネルギー研究所 | Semiconductor device and display device |
| WO2019025917A1 (en) * | 2017-08-04 | 2019-02-07 | 株式会社半導体エネルギー研究所 | Semiconductor device, and display device |
| JP7118973B2 (en) | 2017-08-04 | 2022-08-16 | 株式会社半導体エネルギー研究所 | semiconductor equipment |
| US11626037B2 (en) | 2017-08-04 | 2023-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device |
| CN112259428A (en) * | 2020-10-23 | 2021-01-22 | 陕西科技大学 | Planar nano-channel vacuum field emission triode device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10325938B2 (en) | TFT array substrate, method for manufacturing the same, and display device | |
| US8779417B2 (en) | Thin film semiconductor device, display device using such thin film semiconductor device and manufacturing method thereof | |
| US7323716B2 (en) | Manufacturing method of thin film transistor substrate | |
| US20050285197A1 (en) | Thin film transistor and method of fabricating the same | |
| JP2003273361A (en) | Semiconductor device and manufacturing method thereof | |
| JP2001066631A (en) | Liquid crystal display device and manufacture thereof | |
| JP3943200B2 (en) | Method for manufacturing semiconductor device | |
| JP2003324197A (en) | Semiconductor device and method for manufacturing the same | |
| JP2001068678A (en) | Thin film transistor and thin film integrated element | |
| KR100585873B1 (en) | Polycrystalline liquid crystal display device and fabfication method thereof | |
| US20050218407A1 (en) | Array substrate, liquid crystal display device and method of manufacturing array substrate | |
| JP2000269512A (en) | Semiconductor device and its forming method | |
| JP4723800B2 (en) | Method for manufacturing array substrate | |
| JP3864476B2 (en) | Thin film semiconductor device | |
| JP2007157986A (en) | Device with transistor | |
| JPH11111992A (en) | Thin-film transistor, complementary thin-film transistor, and method of manufacturing the thin-film transistor | |
| JPH0832072A (en) | Semiconductor device | |
| JPH08122813A (en) | Liquid crystal display element and its manufacture | |
| JP3346284B2 (en) | Thin film transistor and method of manufacturing the same | |
| JPH11258636A (en) | Thin-film transistor and its manufacture | |
| JP4286754B2 (en) | Method for manufacturing display device | |
| JPH10209452A (en) | Thin film transistor and its manufacture | |
| JP2004071590A (en) | Device equipped with thin film transistor and its manufacturing method | |
| JPH09213962A (en) | Thin film transistor and its manufacture | |
| JP2003149677A (en) | Thin film transistor array substrate |