JP2001068356A

JP2001068356A - 積層型インピーダンス素子

Info

Publication number: JP2001068356A
Application number: JP23666099A
Authority: JP
Inventors: Haruki Hoshi; 晴輝保志
Original assignee: Tokin Corp
Current assignee: Tokin Corp
Priority date: 1999-08-24
Filing date: 1999-08-24
Publication date: 2001-03-16

Abstract

(57)【要約】【課題】寸法を大きくせずに高周波数の領域において
従来よりインピーダンス特性の優れた積層型インピーダ
ンス素子を提供すること。【解決手段】磁性セラミクス層および導電体層とを積
層して一体焼結して作製する積層型インピーダンス素子
に関し、両端面の外部電極形成面の外縁部に切り欠きを
設けて除去し、同端面に形成される外部電極１３，１４
の面積を減少させる。両端面の一部除去は、外部電極塗
布の工程より以前に実施する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、磁性もしくは非磁
性セラミクスとコイル状内部導体からなる表面実装用の
積層型インピーダンス素子に関する。

【０００２】

【従来の技術】電子機器の小型化・高周波数化により、
ＥＭＩ対策が重要性を増している。一般に、インピーダ
ンス素子では、目的とする周波数のノイズをインピーダ
ンス特性を利用することで遮蔽し、ＥＭＩ対策としてい
る。即ち、電子回路の信号系に対して直列にインピーダ
ンス素子を装着してノイズを遮蔽する方法が一般的にと
られている。また、パワーアンプ等のアクティブ素子を
含む回路の電源ライン系に対しても、電源ライン内に直
列にインピーダンス素子を装着し、前記アクティブ素子
からの信号周波数域のノイズの、電源ライン系への漏洩
を抑制するといったＥＭＩ対策がとられている。

【０００３】近年における電子機器の小型化の要求のた
め、プリント配線基板上等に実装しうるインダクタ素子
として、積層型インピーダンス素子が有力視されてい
る。一般に、同素子は、軟磁性フェライト粉末および結
合剤からなる磁性セラミクス層と導電性粉末および結合
剤からなる導電体層とをスクリーン印刷法で交互に積層
し、そののち一体焼結する方法で作製される。この作製
方法により、積層型インピーダンス素子では、磁性セラ
ミクスの内部にコイル状内部導体が設けられ、かつこの
内部導体の螺旋軸の向きが積層面に垂直な構成となる。
この焼結体の、内部導体からの取り出し部を有する両端
面の全面に導電体をそれぞれ塗布し、外部電極を形成し
て積層型インピーダンス素子を作製する。この外部電極
面とコイル状内部導体の螺旋軸の向きは、互いに平行と
なっている。

【０００４】従来の積層型インピーダンス素子の構造例
を図５に示す。図５（ａ）は、同素子中央部の垂直断面
を示す図であり、図５（ｂ）は、同素子を上面から見た
場合の内部の投影図である。図５において、素子本体
は、フェライトからなる磁性セラミクス５１にて構成さ
れており、その内側に内部導体５２が存在する。内部導
体５２は、連続した１本の導体であり、図５の従来例で
は磁性セラミクス５１内で８ターンの螺旋構造を描いて
いる。内部導体５２の両端は、それぞれ外部電極５３、
５４に接続されていて、積層型インピーダンス素子の使
用時には電流を内部導体５２に導いている。

【０００５】

【発明が解決しようとする課題】しかし、磁性セラミク
スの内部にコイル状内部導体を設けた構成の、上述の従
来の積層型インピーダンス素子には、以下の欠点があ
る。即ち、同素子の小型化を図る場合には、コイル状内
部導体５２と外部電極５３、５４間の距離、および外部
電極５３、５４どうしの間の距離は、それぞれ近接させ
る必要がある。しかし、これら導電体間に生じる浮遊容
量Ｃは、各導電体間の距離に反比例して増加する。積層
型インピーダンス素子の共振周波数域よりも高周波数の
領域では、同素子のインピーダンスＺは浮遊容量による
リアクタンスＸ_Ｃにより支配され、かつ、このリアクタ
ンスの大きさ｜Ｘ_Ｃ｜が浮遊容量Ｃに反比例することか
ら、素子の小型化を図るほど高周波数の領域でのインピ
ーダンスＺの大きさ｜Ｚ｜が減少してしまうという問題
が生じていた。

【０００６】この問題の解決のために、従来は外部電極
とコイル状内部導体間の距離を増加させることで浮遊容
量Ｃの減少を図っていた。この方法で対策を講じた積層
型インピーダンス素子の構造例を図６に示す。図６
（ａ）は、同素子中央部の垂直断面を示す図、図６
（ｂ）は、同素子を上面から見た場合の内部の投影図で
ある。図６においては、図５に示す従来例と同様に、素
子本体はフェライトからなる磁性セラミクス６１にて構
成されており、その内側に内部導体６２が存在する。内
部導体６２の両端は、それぞれ外部電極６３、６４に接
続されている。

【０００７】ところが、外部電極６３、６４とコイル状
内部導体６２間の距離を増加させると、図６から明らか
なように、図６（ｂ）において、内部導体６２の内側の
領域の面積、即ち、磁路断面積Ａ_ｅが図５の従来例に比
べ小さくなってしまい、インダクタンスによるリアクタ
ンスの大きさ｜Ｘ_Ｌ｜やレジスタンスの大きさ｜Ｒ｜が
減少する。即ち、共振周波数より低周波数の領域や共振
周波数近傍の領域では、積層型インピーダンス素子のイ
ンピーダンスの大きさ｜Ｚ｜が小さくなる。それを防ぐ
ためには、同素子のコイル状内部導体のターン数を増加
させるか、外部電極間の方向に素子の全長を伸ばす必要
があり、その場合、前者は高さ方向、後者は電極間方向
で素子の寸法が、それぞれ増加するため、インピーダン
ス素子の小型化を図ることが困難となる。

【０００８】本発明は、懸る従来の技術の欠点を解消
し、高周波数の領域においてもインピーダンスが大きい
積層型インピーダンス素子を提供するものである。

【０００９】

【課題を解決するための手段】本発明において、積層型
インピーダンス素子の作製時に外部電極となる導電体の
塗布面の面積を小さくする目的で、積層型インピーダン
ス素子の導電体の塗布を行う両端面の縁に、矩形または
三角形、もしくはその他の形状の切り欠きを設けて除去
する。これにより、共振周波数よりも低周波数の領域、
および共振周波数近傍の領域でのインピーダンスの低下
を抑制したまま、共振周波数よりも高周波数の領域で高
インピーダンスとなる積層型インピーダンス素子が得ら
れる。

【００１０】即ち、本発明は、磁性体セラミクス層と導
電体層とを積層して一体焼結することにより、コイル状
内部導体を前記磁性体セラミクス内に設けた積層型イン
ピーダンス素子において、前記積層型インピーダンス素
子の両端面の外縁部の一部がそれぞれ除去されてなる形
状を有することを特徴とする積層型インピーダンス素子
である。

【００１１】また、本発明は、前記積層型インピーダン
ス素子の両端面の外縁部において、各端面の対向する一
組の縁に沿ってそれぞれ矩形に除去されてなる形状を有
することを特徴とする積層型インピーダンス素子であ
る。

【００１２】また、本発明は、前記積層型インピーダン
ス素子の両端面の外縁部において、各端面の対向する一
組の縁に沿ってそれぞれ除去されてなり、かつ前記の除
去により生じた各面が略平面である形状を有することを
特徴とする積層型インピーダンス素子である。

【００１３】また、本発明は、前記積層型インピーダン
ス素子の両端面の外縁部において、各端面の対向する一
組の縁に沿ってそれぞれ除去されてなり、かつ前記の除
去により生じた各面が曲面である形状を有することを特
徴とする積層型インピーダンス素子である。

【００１４】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。

【００１５】本発明の効果については、次のように考え
られる。まず、磁性もしくは非磁性セラミクスの内部に
コイル状内部導体を設けたインピーダンス素子におい
て、そのインピーダンスの大きさ｜Ｚ｜は、以下の式
により表される。

【００１６】｜Ｚ｜＝［Ｒ^２＋（Ｘ_Ｌ−Ｘ_Ｃ）^２］^１／２・・・・・・・・・・・Ｚ：インピーダンス、Ｒ：レジスタンス、Ｘ_Ｌ：インダ
クタンスによるリアクタンス、Ｘ_Ｃ：浮遊容量によるリ
アクタンス。

【００１７】次に、インダクタンスによるリアクタンス
Ｘ_Ｌ、レジスタンスＲ、浮遊容量によるリアクタンスＸ
_Ｃは、それぞれの周波数領域において、以下の、、
式によって表される。

【００１８】Ｘ_Ｌ＝２πｆＬ＝２πｆ・μ_Ｏμ’・Ａ_ｅ・ｌ^−１・Ｎ^２・・・・・、Ｒ＝２πｆ・μ_Ｏμ”・Ａ_ｅ・ｌ^−１・Ｎ^２・・・・・・・・・・・、Ｘ_Ｃ＝１／（２・π・ｆ・Ｃ）・・・・・・・・・・・・・・・、ｆ：周波数、Ｌ：インダクタンス、μ_Ｏ：真空の透磁
率、μ’：磁性体の比初透磁率の実部、μ”：磁性体の
比初透磁率の虚部、Ａ_ｅ：磁路断面積、ｌ：磁路長、
Ｎ：ターン数。

【００１９】ここで、積層型インピーダンス素子が持つ
共振周波数より低周波数の領域では、前記インダクタン
スによるリアクタンスＸ_Ｌの大きさ｜Ｘ_Ｌ｜が、浮遊容
量によるリアクタンスＸ_Ｃの大きさ｜Ｘ_Ｃ｜およびレジ
スタンスＲの大きさ｜Ｒ｜よりもはるかに大きく、よっ
て、インピーダンスの大きさ｜Ｚ｜は、実質的に｜Ｘ _Ｌ
｜と同じと見なすことができる。また、共振周波数近傍
の領域では、レジスタンスＲの大きさ｜Ｒ｜と、さら
に、共振周波数より高周波数の領域では、浮遊容量によ
るリアクタンスＸ_Ｃの大きさ｜Ｘ_Ｃ｜と、実質的に同じ
と見なすことができる。

【００２０】従って、以下の数１〜数３が成り立つ。

【００２１】

【数１】

【００２２】

【数２】

【００２３】

【数３】

【００２４】一方、積層型インピーダンス素子の有する
浮遊容量Ｃは、前記のように、主として外部電極−外部
電極間およびコイル状内部導体の外部電極近傍面−外部
電極間で発生し、その大きさは、浮遊容量Ｃを発生させ
る各導電体の面積に比例し、また、関係する各導電体間
の距離に反比例する。即ち、以下の式の関係が成り立
つ。

【００２５】Ｃ＝ε_Ｏ・ε・Ｓ／ｄ・・・・・・・・・・ ε_Ｏ：真空の誘電率、ε：比誘電率、Ｓ：浮遊容量発生
箇所の面積、ｄ：浮遊容量発生面間の距離。

【００２６】本発明における積層型インピーダンス素子
では、前記の通り外部電極が設けられる両端面の外縁部
の一部を、各端面の対向する一組の縁に沿ってそれぞれ
除去することで、従来の素子と比べて外部電極塗布面積
を小さくする。このことにより、外部電極−外部電極
間、およびコイル状内部導体に生じる浮遊容量Ｃを小さ
くできるため、共振周波数より高周波数の領域におい
て、従来以上に高いインピーダンスを持つ積層型インピ
ーダンス素子を得ることができる。

【００２７】また、この効果により、従来の積層型イン
ピーダンス素子に比較して、コイル状内部導体の外部電
極近傍面−外部電極間をより近接させることができるよ
うになるので、従来以上にコイル状内部導体の磁路断面
積Ａ_ｅを増加させる設計が可能になり、共振周波数より
低周波数の領域および共振周波数近傍の領域において
も、寸法を増加させずに、よりインピーダンスの高い積
層型インピーダンス素子を得ることができる。

【００２８】なお、前記の外部電極が設けられる両端面
の外縁部の一部を、各端面の対向する一組の縁に沿って
それぞれ除去する工程は、少なくとも両端面への外部電
極ペーストの塗布の工程の前に行う必要がある。なぜな
ら、作製された積層型インピーダンス素子を表面実装部
品等としてリフローはんだ付け等の工程に使用する場
合、両端面の外部電極が同端面全体を覆い、かつ少量で
はあるが素子の側面にも回り込んでいる構成が必要なた
めである。

【００２９】外部電極塗布後、もしくは、さらにその後
の一体焼結工程の後に、素子の両端面の外縁部の一部を
除去した場合は、前記の外部電極の素子側面への回り込
みがこの除去面において存在せず、外部電極自体にも除
去による断面が形成されることになる。この場合は、前
記リフローハンダ付けを行った場合に、はんだ付け不良
率が高まることが判明しており、また、外部電極が素子
から剥離する要因となる可能性がある。

【００３０】なお、前記の積層型インピーダンス素子
は、磁性セラミクス層と導電体層とを積層して一体焼結
した構成であり、この磁性セラミクスにおいては、後記
の実施例に記すように誘電体フェライトを用いた場合に
ついて効果を確認しているが、非磁性セラミクス層と導
電体層とを積層した場合でも全く同様に、素子の寸法を
増加させずに、よりインピーダンスを向上させる効果が
あることを確認している。

【００３１】次に、本発明を２つの実施例によって詳細
に説明する。

【００３２】

【実施例】（実施例１）コイル状内部導体と、磁性セラ
ミクスであるフェライト層とを積層して一体焼結する方
法で、積層型インピーダンス素子を作製した。まず、下
記の表１の組成にて各素材を各々配合し、スパイラルミ
キサーを用いて混合し、さらにビーズミルにてそれぞれ
混練分散し、フェライトペーストを得た。

【００３３】

【表１】

【００３４】また、下記の表２の組成にて各素材を３本
ロールミルにて混練分散し、内部導体形成用のＡｇペー
ストを得た。

【００３５】

【表２】

【００３６】本発明の実施例１では、各ペーストをそれ
ぞれ表１および表２の配合比で作製したが、これ以外の
成分、配合比でも、印刷可能なペーストが得られるもの
であれば良い。また、実施例では、配合物の混練分散装
置に三本ロールミルを用いたが、これ以外にもホモジナ
イザーやサンドミル等を用いても良い。

【００３７】次に、作製したフェライトペーストを、印
刷法により所定の厚さ（５００μｍ）に積層し、その上
にＡｇぺーストとフェライトペーストを使用して、内部
導体による巻線構造を形成するように印刷積層を順に行
った。このとき、磁路断面の投影図が図１、図２、およ
び従来例である図５に示した形状となるように行った。
これら３種類の素子の巻線構造は、全て同じで、磁路断
面積、積層巻線回数も同一である。その後、もう一度フ
ェライトペーストを、印刷法により所定の厚さ（５００
μｍ）に積層した。

【００３８】上記作製した積層体を所定の大きさ（各
２.４ｍｍ×１.４ｍｍ×１.４ｍｍ）に切断した後、一
部の素子については、それぞれ１.４ｍｍ×１.４ｍｍの
大きさの各両端面が、図１および図２に示す形状となる
ように、対向する外縁部をそれぞれ除去した。これらの
素子を脱バインダー後、９００℃で一体焼成した。図１
および図２に示す形状の焼結体の両端面は、１.４ｍｍ
×１.４ｍｍよりも小さな形状であって、コイル状内部
導体につながる内部導体の断面が露出している。この両
端面に、それぞれＡｇを主成分とした導電性ペーストを
塗布し、約６００℃で焼き付けを行い、外部電極を形成
して、図１、図２、および図５に示した形状の積層型イ
ンピーダンス素子を各々作製した。

【００３９】作製した積層型インピーダンス素子のイン
ピーダンスの各周波数特性を、ＹＨＰ製インピーダンス
アナライザーＨＰ４２９１Ａを用いて測定した。この結
果を図３に示す。図３から明らかなように、本発明によ
る図１、図２の形状の積層型インピーダンス素子は、図
５に示す従来例の素子に比べ、共振周波数域よりも高周
波数の領域で高いインピーダンス特性を示している。

【００４０】（実施例２）実施例１の場合と同様に、コ
イル状内部導体と、磁性セラミクスであるフェライト層
とを積層して一体焼結する方法で、積層型インピーダン
ス素子を作製した。使用したフェライトペーストおよび
Ａｇぺーストは、それぞれ前記表１および表２と同一の
配合比であるが、これ以外の成分、配合比でも、印刷可
能なペーストが得られるものであれば良い。また、実施
例では、配合物の混練分散装置に三本ロールミルを用い
たが、これ以外にもホモジナイザーやサンドミル等を用
いても良い。

【００４１】次に、前記フェライトペーストを、印刷法
により所定の厚さ（５００μｍ）に積層し、その上に前
記Ａｇぺーストと前記フェライトペーストを使用して、
内部導体による巻線構造を形成するように印刷積層を順
に行った。このとき、磁路断面の投影図が、図１および
従来例である図６に示した形状となるように行った。こ
れら２種の素子では、共振周波数域よりも高周波数の領
域において、両外部電極間、およびコイル状内部導体の
外部電極近傍面−外部電極間に生じる浮遊容量の総計
が、略同一となるように、外部電極−コイル状内部導体
間の距離を設計しており、また、積層巻線回数も同一で
ある。その後、もう一度フェライトペーストを、印刷法
により所定の厚さ（５００μｍ）に積層した。

【００４２】上記作製した積層体を所定の大きさ（各
２.４ｍｍ×１.４ｍｍ×１.４ｍｍ）に切断した後、一
部の素子については１.４ｍｍ×１.４ｍｍの大きさの両
端面が、図１に示す形状となるように対向する外縁部を
それぞれ除去した。これらの素子を脱バインダー後、９
００℃で一体焼成した。図１に示す形状の焼結体の両端
面は、１.４ｍｍ×１.４ｍｍよりも小さな形状であっ
て、コイル状内部導体につながる内部導体の断面が露出
している。この両端面に、それぞれＡｇを主成分とした
導電性ペーストを塗布し、約６００℃で焼き付けを行
い、外部電極を形成して、図１および図６に示した形状
の積層型インピーダンス素子を各々作製した。

【００４３】作製した積層型インピーダンス素子のイン
ピーダンスの各周波数特性を、ＹＨＰ製インピーダンス
アナライザーＨＰ４２９１Ａを用いて測定した。この結
果を図４に示す。図４から明らかなように、本発明によ
る図１の形状の積層型インピーダンス素子に比べ、図６
に示す従来例の素子は、共振周波数域よりも高周波数の
領域においてはインピーダンス特性が同等であるもの
の、共振周波数域よりも低周波数の領域、および共振周
波数域の近傍においてインピーダンス特性が低くなって
いることがわかる。

【００４４】

【発明の効果】以上説明したように、本発明によれば、
外部電極形成面の外縁部に切り欠きを設けけて除去し、
同端面に形成される外部電極の面積を減少させることに
よって、高周波数の領域において高いインピーダンス特
性を示し、従って、ノイズ吸収特性に優れた積層型イン
ピーダンス素子を提供することができる。

【図面の簡単な説明】

【図１】本発明の実施例１における、素子の両端面の外
縁部を略平面状に除去して外部電極の面積を狭めた構成
の積層型インピーダンス素子の説明図。図１（ａ）は、
積層型インピーダンス素子の垂直断面を示す図、図１
（ｂ）は、上面から見た場合の内部の投影図。

【図２】本発明の実施例１における、素子の両端面の外
縁部を矩形に除去して外部電極の面積を狭めた構成の積
層型インピーダンス素子の説明図。図２（ａ）は、積層
型インピーダンス素子の垂直断面を示す図、図２（ｂ）
は、上面から見た場合の内部の投影図。

【図３】図１および図２に構成を示す本発明の実施例１
における２種類の構造の積層型インピーダンス素子と、
図５に構成を示す従来例の素子の、インピーダンスの周
波数特性を示す図。

【図４】図１に構成を示す本発明の実施例１における構
造の積層型インピーダンス素子と、図６に構成を示す従
来例の素子の、インピーダンスの周波数特性を示す図。

【図５】従来例の積層型インピーダンス素子の説明図。
図５（ａ）は、積層型インピーダンス素子の垂直断面を
示す図、図５（ｂ）は、上面から見た場合の内部の投影
図。

【図６】図５とは異なる形状の従来例の積層型インピー
ダンス素子の説明図。図６（ａ）は、積層型インピーダ
ンス素子の垂直断面を示す図、図６（ｂ）は、上面から
見た場合の内部の投影図。

【符号の説明】

１１磁性セラミクス１２内部導体１３外部電極１４外部電極２１磁性セラミクス２２内部導体２３外部電極２４外部電極５１磁性セラミクス５２内部導体５３外部電極５４外部電極６１磁性セラミクス６２内部導体６３外部電極６４外部電極

Claims

【特許請求の範囲】

【請求項１】磁性セラミクス層と導電体層とを積層し
て一体焼結することにより、コイル状内部導体を前記磁
性セラミクス内に設け、両端面に外部電極を設けた積層
型インピーダンス素子において、前記両端面の外縁部の
一部がそれぞれ除去されてなる形状を有することを特徴
とする積層型インピーダンス素子。
【請求項２】前記両端面の対向する一組の縁に沿って
それぞれ矩形に除去されてなる形状を有することを特徴
とする請求項１記載の積層型インピーダンス素子。
【請求項３】前記両端面の対向する一組の縁に沿って
それぞれ除去されてなり、かつ除去により生じた各面が
略平面である形状を有することを特徴とする請求項１記
載の積層型インピーダンス素子。
【請求項４】前記両端面の対向する一組の縁に沿って
それぞれ除去されてなり、かつ除去により生じた各面が
曲面である形状を有することを特徴とする請求項１記載
の積層型インピーダンス素子。