JP2001060835A - Agc voltage generation circuit - Google Patents
Agc voltage generation circuitInfo
- Publication number
- JP2001060835A JP2001060835A JP11233865A JP23386599A JP2001060835A JP 2001060835 A JP2001060835 A JP 2001060835A JP 11233865 A JP11233865 A JP 11233865A JP 23386599 A JP23386599 A JP 23386599A JP 2001060835 A JP2001060835 A JP 2001060835A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- agc
- circuit
- transistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、パルス変調波を扱
う受信機において、信号の低レベル状態が長くなる場合
があっても適切な増幅利得を得るための自動利得制御
（ＡＧＣ）技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic gain control (AGC) technique for obtaining an appropriate amplification gain even in a case where a low level state of a signal becomes long in a receiver which handles a pulse modulated wave.
【０００２】[0002]
【従来の技術】通信技術を利用した電子機器の一つに電
波時計がある。この電波時計は、時刻基準機である送信
機側から送られてくる時間情報を受信機側で受信し、そ
の時間情報に従って時間を表示する。この時、時間情報
はコード化され、パルス変調波の形態で送信機側から受
信機側に送られる。電波時計に用いられるパルス変調波
による伝送信号のコードは、１コード当たりの周期が１
秒で、例えば（キャリア存在期間）／（キャリア途絶期
間）がそれぞれ５００ｍｓ／５００ｍｓという形態とな
る。当然、パルス変調波のコードはこの１種類だけでは
なく、図４に示すように、キャリア途絶期間が最も短い
もので８００ｍｓ／２００ｍｓというコードが、キャリ
ア途絶期間が最も長いもので２００ｍｓ／８００ｍｓと
いうコードが存在する。2. Description of the Related Art A radio clock is one of electronic devices using communication technology. In this radio timepiece, time information sent from a transmitter, which is a time reference machine, is received by a receiver, and time is displayed according to the time information. At this time, the time information is encoded and transmitted from the transmitter to the receiver in the form of a pulse modulated wave. The code of the transmission signal by the pulse modulation wave used in the radio timepiece has a period of 1 code.
In seconds, for example, (carrier existence period) / (carrier interruption period) takes a form of 500 ms / 500 ms, respectively. Naturally, the code of the pulse modulated wave is not limited to this one type, and as shown in FIG. 4, the code of 800 ms / 200 ms for the shortest carrier interruption period and the code of 200 ms / 800 ms for the longest carrier interruption period. Exists.
【０００３】ところで自動利得制御（ＡＧＣ）装置は、
種々の形式の受信機の高周波段および中間周波段におい
て広く採用されている。一般的なＡＧＣ装置は、図５に
示すように、ＡＧＣ回路１、検波回路２そしてＡＧＣ電
圧発生回路３の３つの機能部分に分けて考えることがで
きる。ＡＧＣ回路１は可変利得型の増幅回路やその制御
回路などから成り、ＡＧＣ電圧発生回路３から供給され
るＡＧＣ制御電圧に応じた利得で、高周波あるいは中間
周波の入力信号を増幅する。検波回路２は、ＡＧＣ回路
１から出力された信号を検波し、直流電圧信号に変換す
る。そしてＡＧＣ電圧発生回路３は、検波回路２から供
給された直流電圧信号に応じて、ＡＧＣ回路１の出力信
号のレベルを一定にするためのＡＧＣ制御電圧を発生さ
せる。An automatic gain control (AGC) device is
It is widely used in the high frequency and intermediate frequency stages of various types of receivers. As shown in FIG. 5, a general AGC device can be considered by being divided into three functional parts: an AGC circuit 1, a detection circuit 2, and an AGC voltage generation circuit 3. The AGC circuit 1 includes a variable gain type amplifier circuit and its control circuit, and amplifies a high frequency or intermediate frequency input signal with a gain according to the AGC control voltage supplied from the AGC voltage generation circuit 3. The detection circuit 2 detects a signal output from the AGC circuit 1 and converts the signal into a DC voltage signal. Then, the AGC voltage generation circuit 3 generates an AGC control voltage for keeping the level of the output signal of the AGC circuit 1 constant according to the DC voltage signal supplied from the detection circuit 2.
【０００４】ここでＡＧＣ電圧発生回路３については、
図６に示すように、おおよそドライバ部１１ｂとフィル
タ部１２ｂから構成される。図６に示すＡＧＣ電圧発生
回路では、先ず、入力端子５より入力された直流電圧信
号がドライバ部１１ｂを介してフィルタ部１２ｂに供給
される。この時、フィルタ部１１ｂのコンデンサＣ１は
充電され、このコンデンサＣ１の端子間には実質的にＡ
ＧＣ回路１の出力信号のレベルに応じた大きさの電圧が
現れる。そして、出力端子６に導かれたコンデンサＣ１
の端子間電圧は、ＡＧＣ制御電圧として、直接、場合に
よっては比較器などのレベル変換手段を介して、ＡＧＣ
回路１に供給される。なお、このＡＧＣ制御電圧の供給
を受けたＡＣＧ回路１の内部では、出力信号のレベルが
一定になるように増幅利得の制御動作が行われる。Here, the AGC voltage generation circuit 3
As shown in FIG. 6, it is roughly composed of a driver section 11b and a filter section 12b. In the AGC voltage generation circuit shown in FIG. 6, first, a DC voltage signal input from the input terminal 5 is supplied to the filter unit 12b via the driver unit 11b. At this time, the capacitor C1 of the filter unit 11b is charged, and substantially A is connected between the terminals of the capacitor C1.
A voltage having a magnitude corresponding to the level of the output signal of the GC circuit 1 appears. Then, the capacitor C1 guided to the output terminal 6
The voltage between the terminals of the AGC is directly used as an AGC control voltage, and in some cases, through a level conversion means such as a comparator.
Supplied to the circuit 1. Note that, inside the ACG circuit 1 which receives the supply of the AGC control voltage, the operation of controlling the amplification gain is performed so that the level of the output signal becomes constant.
【０００５】例えば、フェージング現象などによって信
号の受信レベルが変動し、それまでのレベルより低くな
ったとする。信号の受信レベルが低下すれば、当然、Ａ
ＧＣ回路１の出力信号のレベルも低下する。この時、ド
ライバ部１１ｂからフィルタ部１２ｂに供給される直流
電圧信号のレベルも低下する。するとコンデンサＣ１
は、ドライバ部１１ｂ内の電流源（実際の回路において
は抵抗など）を介して放電し、直流電圧信号に応じた値
までその端子間電圧を低下させる。コンデンサＣ１の端
子間電圧の低下に伴ってＡＧＣ制御電圧も低下し、ＡＧ
Ｃ回路１はＡＧＣ制御電圧の低下に対して利得を高くす
るような制御動作を行う。これにより、ＡＧＣ回路１の
出力信号のレベルは、一時的に変動することがあっても
すぐに元のレベルに復帰し、ほぼ一定の大きさに維持さ
れることになる。[0005] For example, it is assumed that the reception level of a signal fluctuates due to a fading phenomenon or the like and becomes lower than the previous level. If the signal reception level decreases, naturally A
The level of the output signal of the GC circuit 1 also decreases. At this time, the level of the DC voltage signal supplied from the driver unit 11b to the filter unit 12b also decreases. Then the capacitor C1
Discharges through a current source (such as a resistor in an actual circuit) in the driver section 11b, and reduces the voltage between its terminals to a value corresponding to the DC voltage signal. The AGC control voltage also decreases with a decrease in the voltage between the terminals of the capacitor C1.
The C circuit 1 performs a control operation to increase the gain with respect to a decrease in the AGC control voltage. As a result, the level of the output signal of the AGC circuit 1 returns to the original level immediately even if it temporarily fluctuates, and is maintained at a substantially constant level.
【０００６】[0006]
【発明が解決しようとする課題】先に説明したように、
電波時計のデータの伝送にはパルス変調波が使用され、
そのコードには、キャリア途絶期間が最も長いもので８
００ｍｓのものがある。このようなコードを持つ信号を
図６に示すようなＡＧＣ電圧発生回路を含む自動利得制
御装置に供給した場合、以下のような問題が発生してい
た。キャリアが存在するときは、ＡＧＣ回路１、検波回
路２、ＡＧＣ電圧発生回路３の制御ループにより、ＡＧ
Ｃ回路１の出力信号の信号レベルがほぼ一定になるよう
にＡＧＣ回路１の利得が制御される。As described above, as described above,
Pulse modulated waves are used to transmit radio clock data,
The code has the longest career disruption period of 8
00 ms. When a signal having such a code is supplied to an automatic gain control device including an AGC voltage generation circuit as shown in FIG. 6, the following problem has occurred. When a carrier is present, the control loop of the AGC circuit 1, the detection circuit 2, and the AGC voltage generation circuit 3 causes
The gain of the AGC circuit 1 is controlled so that the signal level of the output signal of the C circuit 1 becomes substantially constant.
【０００７】ところが、キャリアが途絶えた場合、ドラ
イバ部１１ｂからフィルタ部１２ｂへの直流電圧信号の
供給が無くなり、フィルタ部１２ｂのコンデンサＣ１は
ドライバ部１１ｂを介して放電し、その端子間電圧を低
下させる。このコンデンサＣ１の端子間電圧の低下によ
ってＡＧＣ制御電圧も低下し、ＡＧＣ回路１は、ＡＧＣ
制御電圧の低下に伴ってその利得を高くしていく。ここ
で、キャリアが途絶える期間が、具体的に８００ｍｓと
いったように長いものになると、コンデンサＣ１の端子
間電圧は大きく低下してしまい、ＡＧＣ回路１で設定さ
れる利得は非常に高いものとなってしまう。このような
状態で次のコードのキャリアが受信されると、利得が必
要以上に高くなっているためにＡＧＣ回路１における信
号の増幅出力がダイナミックレンジを越えて飽和（クリ
ップ）してしまい、ＡＧＣ回路１の出力信号に歪が生じ
るといった問題があった。However, when the carrier is cut off, the supply of the DC voltage signal from the driver section 11b to the filter section 12b is stopped, and the capacitor C1 of the filter section 12b discharges via the driver section 11b, and the voltage between its terminals decreases. Let it. The AGC control voltage also decreases due to the decrease in the voltage between the terminals of the capacitor C1, and the AGC circuit 1
The gain is increased as the control voltage decreases. Here, when the period during which the carrier is interrupted becomes long, specifically, 800 ms, the voltage between the terminals of the capacitor C1 greatly decreases, and the gain set by the AGC circuit 1 becomes very high. I will. When the carrier of the next code is received in such a state, the amplified output of the signal in the AGC circuit 1 exceeds the dynamic range and is saturated (clipped) because the gain is higher than necessary, and the AGC is performed. There is a problem that the output signal of the circuit 1 is distorted.
【０００８】このような問題に対し、従来では、コンデ
ンサＣ１の容量を大きくする、あるいは、図７に示すよ
うにコンデンサＣ１とＣ２、抵抗Ｒ１をπ形に構成した
フィルタ部１２ｃを使用する。これにより、リカバリー
タイムを長くしてキャリア途絶期間における端子間電圧
の低下量を少なくするという対策が採られていた。しか
しこの対策では、適正な増幅利得に設定されるまでのア
タックタイムも長くなってしまい、別の面で不都合が生
じていた。そこで本発明は、信号に歪が生じにくく、か
つ、アタックタイムを長くすることの無いＡＧＣ電圧発
生回路を提供することを目的とする。In order to solve such a problem, conventionally, the capacity of the capacitor C1 is increased, or a filter section 12c in which the capacitors C1 and C2 and the resistor R1 are formed in a π shape as shown in FIG. 7 is used. As a result, measures have been taken to lengthen the recovery time and reduce the amount of decrease in the inter-terminal voltage during the carrier interruption period. However, with this countermeasure, the attack time until the amplification gain is set to an appropriate value is lengthened, resulting in another problem. Therefore, an object of the present invention is to provide an AGC voltage generation circuit that does not easily generate distortion in a signal and does not lengthen an attack time.
【０００９】[0009]
【課題を解決するための手段】本発明によるＡＧＣ電圧
発生回路は、少なくとも一つのコンデンサを有し、ロー
パスフィルタを形成するフィルタ部と、フィルタ部に信
号を供給し、あるいは信号の変化に追従してフィルタ部
のコンデンサを放電させるドライバ部と、ドライバ部に
接続され、外部から供給される制御信号に応じてドライ
バ部によるフィルタ部のコンデンサの放電を制限するス
イッチと、を具備することを特徴とする。An AGC voltage generating circuit according to the present invention has at least one capacitor, a filter section forming a low-pass filter, and supplies a signal to the filter section or follows a change in the signal. A driver unit for discharging the capacitor of the filter unit, and a switch connected to the driver unit for limiting discharge of the capacitor of the filter unit by the driver unit according to a control signal supplied from the outside. I do.
【００１０】[0010]
【発明の実施の形態】少なくとも一つのコンデンサを有
するフィルタ部と、フィルタ部に信号を供給し、あるい
は信号の変化に追従してフィルタ部のコンデンサを放電
させるドライバ部を設けたＡＧＣ電圧発生回路におい
て、当該ドライバ部に対し、外部から供給される制御信
号に応じてドライバ部によるフィルタ部のコンデンサの
放電を制限するためのスイッチを接続する。具体的に
は、ドライバ部を、フィルタ部の入力側に接続された信
号供給用の第１のトランジスタと、該フィルタ部に対し
て並列に接続されたコンデンサ放電用の第２のトランジ
スタと、を具備した構成とする。そして、スイッチによ
り第１および第２のトランジスタをオフ状態とすること
で当該ドライバ部を遮断状態とし、ドライバ部によるフ
ィルタ部のコンデンサの放電を防止する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An AGC voltage generating circuit provided with a filter section having at least one capacitor and a driver section for supplying a signal to the filter section or discharging a capacitor of the filter section following a change in the signal. A switch is connected to the driver for limiting discharge of a capacitor of the filter by the driver in response to a control signal supplied from the outside. Specifically, the driver unit includes a first transistor for signal supply connected to the input side of the filter unit, and a second transistor for capacitor discharge connected in parallel to the filter unit. The configuration is provided. Then, the first and second transistors are turned off by the switch, so that the driver unit is turned off, thereby preventing the driver unit from discharging the capacitor of the filter unit.
【００１１】[0011]
【実施例】信号に歪が生じにくく、かつ、アタックタイ
ムを長くすることの無い、本発明によるＡＧＣ電圧発生
回路の実施例を図１に示した。図１の本発明によるＡＧ
Ｃ電圧発生回路３は、入力端子５と出力端子６の間にド
ライバ部１１とフィルタ部１２を直列に接続し、さらに
制御入力端子７から供給される制御信号に応じてドライ
バ部１１を遮断状態にするためのスイッチＳ１をドライ
バ部１１の所定位置に接続した構成となっている。な
お、フィルタ部１２はコンデンサＣ１、コンデンサＣ２
および抵抗Ｒ１をπ形に接続したローパスフィルタの回
路構成としている。ここで入力端子５には検波回路２
が、出力端子６にはＡＧＣ回路１がそれぞれ接続され
る。一方、制御入力端子７は、受信信号の電界強度やキ
ャリアの有無を検出して信号を出力する回路装置、具体
的にはＳメータと共に設けられる電界強度検出回路４な
どに接続される。FIG. 1 shows an embodiment of an AGC voltage generating circuit according to the present invention, in which a signal is hardly distorted and an attack time is not lengthened. AG according to the invention of FIG.
The C voltage generating circuit 3 connects the driver unit 11 and the filter unit 12 in series between the input terminal 5 and the output terminal 6 and further shuts off the driver unit 11 according to a control signal supplied from the control input terminal 7. Is connected to a predetermined position of the driver section 11. The filter unit 12 includes a capacitor C1 and a capacitor C2.
And a circuit configuration of a low-pass filter in which the resistor R1 is connected in a π-shape. Here, the input terminal 5 has a detection circuit 2
However, the AGC circuit 1 is connected to the output terminal 6. On the other hand, the control input terminal 7 is connected to a circuit device that detects the electric field strength of the received signal and the presence or absence of the carrier and outputs the signal, specifically, the electric field strength detection circuit 4 provided with the S meter.
【００１２】このような構成としたＡＧＣ電圧発生回路
３では、キャリアが存在する期間については、従来と同
様の動作をする。すなわち、入力端子５から入力された
直流電圧信号がドライバ部１１を介してフィルタ部１２
に供給される。この時、フィルタ部１２のコンデンサＣ
２およびＣ１は充電され、コンデンサＣ１の端子間に現
れた電圧がＡＧＣ制御電圧として出力端子６に導かれ
る。ここで、スイッチＳ１は、電界強度検出回路４から
制御入力端子７を介して送られてくるキャリアの存在を
示す状態、例えば信号レベルが高い状態、の制御信号に
よってオン状態となっている。In the AGC voltage generating circuit 3 having such a configuration, the same operation as in the related art is performed during a period in which a carrier exists. That is, the DC voltage signal input from the input terminal 5 is applied to the filter unit 12 via the driver unit 11.
Supplied to At this time, the capacitor C of the filter unit 12
2 and C1 are charged, and the voltage appearing between the terminals of the capacitor C1 is guided to the output terminal 6 as an AGC control voltage. Here, the switch S1 is turned on by a control signal indicating the presence of a carrier transmitted from the electric field strength detection circuit 4 via the control input terminal 7, for example, a high signal level.
【００１３】一方、キャリアが途絶えると、電界強度検
出回路４が出力する制御信号がキャリア無しを示す状
態、例えば信号レベルが極端に低下した状態となる。こ
の時、ＡＧＣ電圧発生回路３では、制御入力端子７を介
して当該制御信号を受信したスイッチＳ１がオフ状態と
なり、ドライバ部１１を遮断状態にする。すると、フィ
ルタ部１２のコンデンサＣ１、Ｃ２は、ドライバ部１１
を介して放電できず、ほぼキャリアが途絶える直前の端
子間電圧を維持する。これによりＡＧＣ制御電圧は低下
せず、ＡＧＣ回路１の利得も高くならずに済む。On the other hand, when the carrier is cut off, the control signal output from the electric field strength detection circuit 4 indicates that there is no carrier, for example, the signal level is extremely reduced. At this time, in the AGC voltage generation circuit 3, the switch S1 that has received the control signal via the control input terminal 7 is turned off, and the driver unit 11 is turned off. Then, the capacitors C1 and C2 of the filter unit 12 are connected to the driver unit 11
To maintain the voltage between terminals almost immediately before the carrier is cut off. As a result, the AGC control voltage does not decrease and the gain of the AGC circuit 1 does not increase.
【００１４】なお、実際の回路においては、僅かながら
もＡＧＣ電圧発生回路３からＡＧＣ回路１側に電流が流
出するため、ＡＧＣ制御電圧は低下し、ＡＧＣ回路１の
利得も高くなる。しかし、従来に比べればフィルタ部１
２のコンデンサＣ１、Ｃ２の放電量は非常に少ないた
め、キャリア途絶期間が長くなってもＡＧＣ制御電圧は
それほど低下せず、ＡＧＣ回路１の利得も極端に高くな
らない。In an actual circuit, a small amount of current flows from the AGC voltage generating circuit 3 to the AGC circuit 1, so that the AGC control voltage decreases and the gain of the AGC circuit 1 increases. However, compared to the conventional filter unit 1
Since the discharge amounts of the capacitors C1 and C2 are very small, the AGC control voltage does not decrease so much even if the carrier interruption period becomes long, and the gain of the AGC circuit 1 does not become extremely high.
【００１５】そして、次のコードのキャリアが受信され
ると、スイッチＳ１は、電界強度検出回路４から制御入
力端子７を介して送られてくるキャリアの存在を示す状
態の制御信号によってオン状態となる。これによりドラ
イバ部１１は遮断状態が解除され、ドライバ部１１とフ
ィルタ部１２は本来の動作を再開する。この時、ＡＧＣ
制御電圧は前コードのキャリアが途絶する直前に近い状
態にあり、ＡＧＣ回路１の利得も極端に大きくなってい
ない。When the carrier of the next code is received, the switch S1 is turned on by a control signal sent from the electric field strength detection circuit 4 through the control input terminal 7 and indicating the presence of the carrier. Become. As a result, the driver unit 11 is released from the cut-off state, and the driver unit 11 and the filter unit 12 resume the original operation. At this time, AGC
The control voltage is in a state close to immediately before the carrier of the previous code is interrupted, and the gain of the AGC circuit 1 is not extremely large.
【００１６】従って、比較的長くキャリアが途絶した後
に次のコードのキャリアが受信されても、ＡＧＣ回路１
の信号の増幅出力がクリップすることは無くなり、信号
に歪が生じることが無くなる。また、通常は、連続して
送られてきている前のコードと現在のコードの各キャリ
アの受信レベルは極端には変わらない。このため、前コ
ードのキャリアが途絶する直前に近い状態にあるＡＧＣ
制御電圧とＡＧＣ回路１の利得は、すぐに現コードのキ
ャリアの受信レベルに応じた適正な値に再設定され、ア
タックタイムを短くできる。Therefore, even if the carrier of the next code is received after the carrier has been interrupted for a relatively long time, the AGC circuit 1
Is not clipped, and no distortion occurs in the signal. Also, normally, the reception level of each carrier of the previous code and the current code which are continuously transmitted is not extremely changed. For this reason, the AGC is in a state close to immediately before the carrier of the previous code is interrupted.
The control voltage and the gain of the AGC circuit 1 are immediately reset to appropriate values according to the reception level of the carrier of the current code, and the attack time can be shortened.
【００１７】図２には、図１の本発明によるＡＧＣ電圧
発生回路３を実現するための具体的な回路を示した。先
ず、ＰＮＰ形のトランジスタＱ１、Ｑ２、Ｑ３の各エミ
ッタを電源（ＶＣＣ）ラインに接続し、各ベースを共通
接続する。トランジスタＱ１のベースにＰＮＰ形のトラ
ンジスタＱ４のエミッタを接続し、トランジスタＱ４の
ベースはトランジスタＱ１のコレクタに、トランジスタ
Ｑ４のコレクタはグランドにそれぞれ接続する。トラン
ジスタＱ１のコレクタはスイッチＳ１を介してグランド
に接続する。FIG. 2 shows a specific circuit for realizing the AGC voltage generating circuit 3 according to the present invention shown in FIG. First, the emitters of the PNP transistors Q1, Q2, and Q3 are connected to a power supply (V CC ) line, and the bases are commonly connected. The emitter of a PNP transistor Q4 is connected to the base of transistor Q1, the base of transistor Q4 is connected to the collector of transistor Q1, and the collector of transistor Q4 is connected to ground. The collector of the transistor Q1 is connected to the ground via the switch S1.
【００１８】トランジスタＱ２のコレクタには、ＰＮＰ
形のトランジスタＱ５とＱ６の各エミッタが接続され
る。それぞれのエミッタをグランドに接続し、さらに各
ベースを共通接続してＮＰＮ形のトランジスタＱ７とＱ
８をカレントミラー回路の構成とし、トランジスタＱ５
のコレクタをトランジスタＱ７のコレクタおよびベース
の共通接続点に接続する。同様にして、それぞれのエミ
ッタをグランドに接続し、各ベースを共通接続してＮＰ
Ｎ形のトランジスタＱ９とＱ１０をカレントミラー回路
の構成とし、トランジスタＱ６のコレクタをトランジス
タＱ９のコレクタおよびベースの共通接続点に接続す
る。The collector of the transistor Q2 has a PNP
The emitters of the transistors Q5 and Q6 are connected. Each emitter is connected to ground, and each base is connected in common to connect NPN transistors Q7 and Q7.
8 as a current mirror circuit, and a transistor Q5
Is connected to the common connection point of the collector and the base of the transistor Q7. Similarly, each emitter is connected to ground, each base is connected in common, and NP
N-type transistors Q9 and Q10 form a current mirror circuit, and the collector of transistor Q6 is connected to the common connection point of the collector and base of transistor Q9.
【００１９】カレントミラー回路を構成するＰＮＰ形の
トランジスタＱ１１とＱ１２の、それぞれのエミッタを
電源ラインに接続し、各ベースを共通接続する。このト
ランジスタＱ１１のコレクタをトランジスタＱ８のコレ
クタに接続し、トランジスタＱ１２のコレクタおよびベ
ースをトランジスタＱ１０のコレクタに接続する。コレ
クタが電源ラインに接続されたＮＰＮ型のトランジスタ
Ｑ１３のベースにトランジスタＱ８とＱ１１のコレクタ
を接続する。トランジスタＱ５のベースは入力端子５に
接続し、トランジスタＱ６のベースはトランジスタＱ１
３のエミッタに接続する。トランジスタＱ１３のエミッ
タは抵抗Ｒ２を介して抵抗Ｒ１、コンデンサＣ１および
Ｃ２をπ形に構成したフィルタ部１２の入力側に接続
し、フィルタ部１２の出力側は出力端子６に接続する。The emitters of the PNP type transistors Q11 and Q12 constituting the current mirror circuit are connected to a power supply line, and the bases are commonly connected. The collector of transistor Q11 is connected to the collector of transistor Q8, and the collector and base of transistor Q12 are connected to the collector of transistor Q10. The collectors of transistors Q8 and Q11 are connected to the base of NPN transistor Q13 whose collector is connected to the power supply line. The base of the transistor Q5 is connected to the input terminal 5, and the base of the transistor Q6 is connected to the transistor Q1.
3 emitter. The emitter of the transistor Q13 is connected via a resistor R2 to the input side of a filter section 12 in which a resistor R1, capacitors C1 and C2 are formed in a π shape, and the output side of the filter section 12 is connected to an output terminal 6.
【００２０】カレントミラー回路を構成するＮＰＮ形の
トランジスタＱ１４、Ｑ１５およびＱ１６のそれぞれの
エミッタをグランドに接続し、各ベースを共通接続す
る。トランジスタＱ１４のコレクタは出力端子６に接続
し、トランジスタＱ１５のコレクタはトランジスタＱ１
３のエミッタと抵抗Ｒ２の接続点に接続する。トランジ
スタＱ１６のコレクタおよびベースはＰＮＰ形のトラン
ジスタＱ１８のベースに接続し、トランジスタＱ１８の
エミッタはトランジスタＱ３のコレクタに接続する。ト
ランジスタＱ１８のコレクタは、ダイオード接続とされ
たＮＰＮ形のトランジスタＱ１７のコレクタ、エミッタ
間を介してグランドに接続する。The emitters of the NPN transistors Q14, Q15 and Q16 constituting the current mirror circuit are connected to the ground, and the bases are commonly connected. The collector of the transistor Q14 is connected to the output terminal 6, and the collector of the transistor Q15 is connected to the transistor Q1.
3 and the connection point of the resistor R2. The collector and base of transistor Q16 are connected to the base of PNP transistor Q18, and the emitter of transistor Q18 is connected to the collector of transistor Q3. The collector of the transistor Q18 is connected to the ground via the collector and the emitter of the diode-connected NPN transistor Q17.
【００２１】以上のような構成の図２の回路において、
トランジスタＱ５〜Ｑ１２は差動増幅器を構成してい
る。ここで、差動増幅器の出力端子はフィルタ部１２に
信号を供給するための素子（トランジスタＱ１３）の信
号入力側（ベース）に接続され、一方の入力端子が入力
端子５に、他方の入力端子が信号供給素子（トランジス
タ１３）の信号出力側（エミッタ）にそれぞれ接続され
た構成となっている。半導体素子の性質、例えばカット
オフ電圧の存在などによって、入力信号に対する出力信
号の特性は必ずしもリニアにならない。そこで、トラン
ジスタＱ１３からフィルタ部１２に供給する信号の入力
信号に対するリニア性を補償するために、トランジスタ
Ｑ１３のベースと入力端子５との間にトランジスタＱ５
〜Ｑ１２からなる差動増幅器を設けているのである。In the circuit of FIG. 2 having the above configuration,
The transistors Q5 to Q12 constitute a differential amplifier. Here, the output terminal of the differential amplifier is connected to a signal input side (base) of an element (transistor Q13) for supplying a signal to the filter unit 12, one input terminal is connected to the input terminal 5, and the other input terminal is connected. Are connected to the signal output side (emitter) of the signal supply element (transistor 13), respectively. The characteristics of an output signal with respect to an input signal are not always linear due to the nature of a semiconductor element, for example, the presence of a cutoff voltage. Therefore, in order to compensate the linearity of the signal supplied from the transistor Q13 to the filter unit 12 with respect to the input signal, the transistor Q5 is connected between the base of the transistor Q13 and the input terminal 5.
To Q12.
【００２２】なお、トランジスタＱ１４〜Ｑ１８は、受
信信号のレベルが変動し、レベルが低くなった時にフィ
ルタ部１２中のコンデンサＣ１およびＣ２の端子間電圧
を信号レベルに応じて低下させるための放電回路を構成
している。ここで、トランジスタＱ１４およびＱ１５は
放電用のトランジスタである。一方、トランジスタＱ１
〜Ｑ４は、スイッチＳ１に応動してドライバ部１１ａを
遮断状態にするための回路部分を形成している。The transistors Q14 to Q18 are discharge circuits for lowering the voltage between the terminals of the capacitors C1 and C2 in the filter section 12 in accordance with the signal level when the level of the received signal fluctuates and becomes lower. Is composed. Here, the transistors Q14 and Q15 are discharging transistors. On the other hand, transistor Q1
Q4 form a circuit portion for turning off the driver 11a in response to the switch S1.
【００２３】図２の回路において、受信信号のキャリア
が途絶え、制御入力端子７を介して入力される制御信号
がキャリア無しを示す状態になると、スイッチＳ１はオ
フ状態となる。するとトランジスタＱ１の主電流路を通
過する電流はゼロとなり、トランジスタＱ１とカレント
ミラー回路を構成するトランジスタＱ２、Ｑ３はオフ状
態となる。トランジスタＱ２がオフ状態になると、トラ
ンジスタＱ２からトランジスタＱ５、Ｑ６のコレクタに
供給されていた電流が途絶え、トランジスタＱ５〜Ｑ１
２からなる誤差増幅器は停止状態となる。この時、トラ
ンジスタＱ５〜Ｑ１２はオフ状態となり、信号供給用の
トランジスタＱ１３もオフ状態（すなわち遮断状態）と
なる。In the circuit shown in FIG. 2, when the carrier of the received signal is cut off and the control signal input through the control input terminal 7 indicates that there is no carrier, the switch S1 is turned off. Then, the current passing through the main current path of the transistor Q1 becomes zero, and the transistors Q2 and Q3 forming a current mirror circuit with the transistor Q1 are turned off. When the transistor Q2 is turned off, the current supplied from the transistor Q2 to the collectors of the transistors Q5 and Q6 stops, and the transistors Q5 to Q1 are turned off.
The error amplifier consisting of 2 is stopped. At this time, the transistors Q5 to Q12 are turned off, and the transistor Q13 for signal supply is also turned off (that is, cut off).
【００２４】また、トランジスタＱ３がオフ状態となる
と、トランジスタＱ３からトランジスタＱ１８を介して
トランジスタＱ１６に供給されていた電流が途絶え、ト
ランジスタＱ１６とカレントミラー回路を構成する放電
用のトランジスタＱ１４、Ｑ１５もオフ状態（遮断状
態）となる。なお、次のコードのキャリアが受信され、
制御信号がキャリア有りを示す状態になると、スイッチ
Ｓ１はオン状態となる。この時、トランジスタＱ１の主
電流路を電流が通過するようになり、同時にトランジス
タＱ１とカレントミラー回路を構成するトランジスタＱ
２、Ｑ３はオン状態となる。これにより信号供給用のト
ランジスタＱ１３および放電用のトランジスタＱ１４、
Ｑ１５は遮断状態が解除され、動作を再開することにな
る。When the transistor Q3 is turned off, the current supplied from the transistor Q3 to the transistor Q16 via the transistor Q18 is stopped, and the discharging transistors Q14 and Q15 forming a current mirror circuit with the transistor Q16 are also turned off. State (blocking state). In addition, the carrier of the next code is received,
When the control signal indicates the presence of a carrier, the switch S1 is turned on. At this time, the current flows through the main current path of the transistor Q1, and at the same time, the transistor Q1 forming a current mirror circuit with the transistor Q1.
2. Q3 is turned on. As a result, the transistor Q13 for supplying a signal and the transistor Q14 for discharging,
In Q15, the cutoff state is released, and the operation is restarted.
【００２５】図３には本発明によるＡＧＣ電圧発生回路
の別の実施例を示した。図３に示すＡＧＣ電圧発生回路
３ｂは、先ず、抵抗Ｒ１、コンデンサＣ１およびＣ２を
π形に構成し、コンデンサＣ１に対して抵抗Ｒ３とコン
デンサＣ３の直列回路を並列に接続し、フィルタ部１２
ａを形成する。そしてＡＧＣ電圧発生回路３ｂ内に可変
電圧源Ｅ１とスイッチＳ２、Ｓ３、Ｓ４から成るセレク
タ部１３を設ける。ここでセレクタ部１３は、三端子ス
イッチＳ４の一方の固定接点を可変電圧源Ｅ１に、他方
の固定接点を抵抗Ｒ３とコンデンサＣ３の接続点に接続
する。連動して動作するスイッチＳ２とＳ３のうち、ス
イッチＳ２をコンデンサＣ１と抵抗Ｒ１の接続点と出力
端子６の間に接続し、スイッチＳ３を三端子スイッチＳ
４の可動接点と出力端子６との間に接続した構成とす
る。なお、ドライブ部１１とスイッチＳ１については図
１と同じである。FIG. 3 shows another embodiment of the AGC voltage generating circuit according to the present invention. The AGC voltage generation circuit 3b shown in FIG. 3 first configures a resistor R1, capacitors C1 and C2 in a π shape, connects a series circuit of a resistor R3 and a capacitor C3 to the capacitor C1 in parallel,
a is formed. Then, a selector unit 13 including a variable voltage source E1 and switches S2, S3, and S4 is provided in the AGC voltage generation circuit 3b. Here, the selector unit 13 connects one fixed contact of the three-terminal switch S4 to the variable voltage source E1, and connects the other fixed contact to a connection point of the resistor R3 and the capacitor C3. Of the switches S2 and S3 operating in conjunction with each other, the switch S2 is connected between the connection point between the capacitor C1 and the resistor R1 and the output terminal 6, and the switch S3 is connected to the three-terminal switch S
4 is connected between the movable contact 4 and the output terminal 6. The drive unit 11 and the switch S1 are the same as those in FIG.
【００２６】この図３に示すＡＧＣ電圧発生回路３ｂ
は、セレクタ部１３の操作により３種類の利得の制御特
性が実現できるように構成されたものである。先ず、連
動するスイッチＳ２がオン状態、Ｓ３がオフ状態となっ
た時、コンデンサＣ２、抵抗Ｒ１、コンデンサＣ１によ
るπ形のローパスフィルタを介してＡＧＣ制御電圧が得
られる。一方、連動するスイッチＳ２がオフ状態、Ｓ３
がオン状態で、かつ三端子スイッチＳ４がフィルタ部１
２ａ側である場合には、コンデンサＣ２、抵抗Ｒ１、コ
ンデンサＣ１、抵抗Ｒ３、コンデンサＣ３による梯子形
のローパスフィルタを介してＡＧＣ制御電圧が得られ
る。AGC voltage generating circuit 3b shown in FIG.
Are configured to realize three types of gain control characteristics by operating the selector unit 13. First, when the interlocking switch S2 is turned on and S3 is turned off, an AGC control voltage is obtained through a π-type low-pass filter including the capacitor C2, the resistor R1, and the capacitor C1. On the other hand, the interlocking switch S2 is off, and S3
Is in the ON state, and the three-terminal switch S4 is the filter unit 1
On the 2a side, an AGC control voltage is obtained through a ladder-shaped low-pass filter including a capacitor C2, a resistor R1, a capacitor C1, a resistor R3, and a capacitor C3.
【００２７】このようにスイッチＳ２をオフ状態、Ｓ３
をオン状態として梯子形状態のフィルタ部１２ａからＡ
ＧＣ制御電圧を得る場合、π形状態の時に比べてアタッ
クタイム等が長くなる。するとフェージング現象等に対
する利得の追従特性は悪くなるが、制御系全体としては
安定し、雑音の発生を抑えることができる。さらに連動
するスイッチＳ２がオフ状態、Ｓ３がオン状態で、かつ
三端子スイッチＳ４が可変電圧源Ｅ１側である場合に
は、ＡＧＣ回路１には可変電圧源Ｅ１の出力電圧がＡＧ
Ｃ制御電圧として使用される。これは、いわゆる自動利
得制御を外し、マニュアル操作にて利得を設定するため
のものである。As described above, the switch S2 is turned off, and the switch S3 is turned off.
From the filter portion 12a in the ladder-shaped state
When the GC control voltage is obtained, the attack time and the like are longer than in the case of the π-type state. Then, the gain follow-up characteristic with respect to the fading phenomenon and the like is deteriorated, but the control system as a whole is stabilized and noise generation can be suppressed. Further, when the linked switch S2 is off, the switch S3 is on, and the three-terminal switch S4 is on the variable voltage source E1, the output voltage of the variable voltage source E1
Used as C control voltage. This is for removing the so-called automatic gain control and setting the gain by manual operation.
【００２８】以上の実施例の説明において、フィルタ部
１２をＣＲＣによるπ形ローパスフィルタとしている
が、他の回路形態のローパスフィルタでも構わない。ま
た、図２の回路において、放電用のトランジスタとして
トランジスタＱ１４とＱ１５の２つを設けているが、一
方を省略しても構わない。制御端子７に制御信号を供給
するための回路は、キャリアの有無が検知でき、かつ、
キャリアの有無に応じて信号を出力できれば、電界強度
検出回路以外の回路装置でもよい。さらに、キャリアの
有無に関係無く、人為的にスイッチＳ１のオン、オフ状
態を操作できるようにしても構わない。このような本発
明の要旨を変更しない範囲での回路形態の変更は、当
然、構わない。In the above description of the embodiment, the filter unit 12 is a π-type low-pass filter using CRC, but a low-pass filter of another circuit form may be used. Further, in the circuit of FIG. 2, two transistors Q14 and Q15 are provided as discharging transistors, but one of them may be omitted. A circuit for supplying a control signal to the control terminal 7 can detect the presence or absence of a carrier, and
A circuit device other than the electric field strength detection circuit may be used as long as a signal can be output according to the presence or absence of the carrier. Further, the on / off state of the switch S1 may be artificially operated regardless of the presence or absence of the carrier. Such a change of the circuit form without changing the gist of the present invention is of course acceptable.
【００２９】[0029]
【発明の効果】本発明のＡＧＣ電圧発生回路は、フィル
タ部とフィルタ部に信号を供給し、あるいは信号の変化
に追従してフィルタ部のコンデンサを放電させるドライ
バ部を設けたＡＧＣ電圧発生回路において、当該ドライ
バ部に対し、受信信号のキャリアがほぼ無い状態になっ
た時にドライバ部を遮断状態にするスイッチを接続した
ことを特徴としている。このような本発明によれば、フ
ィルタ部中のコンデンサは受信信号のキャリアが途絶え
た時、ドライバ部を介して放電せず、ＡＧＣ回路の利得
が極端に高くならずに済む。The AGC voltage generating circuit according to the present invention is an AGC voltage generating circuit provided with a filter section and a driver section for supplying a signal to the filter section or discharging a capacitor of the filter section following a change in the signal. A switch is connected to the driver unit so as to shut off the driver unit when there is almost no carrier of the received signal. According to the present invention, when the carrier of the received signal is cut off, the capacitor in the filter section does not discharge through the driver section, so that the gain of the AGC circuit does not become extremely high.
【００３０】その結果、比較的長くキャリアが途絶した
後に次のコードのキャリアが受信されても、ＡＧＣ回路
における信号の増幅出力がクリップすることが無くな
り、信号に歪が生じることを防止できる。また、前コー
ドのキャリアが途絶する直前に近い状態にあるＡＧＣ制
御電圧とＡＧＣ回路１の利得は、すぐに現コードのキャ
リアの受信レベルに応じた適正な値に再設定され、実質
的にアタックタイムを短くできる。従って、本発明によ
れば、信号に歪が生じにくく、かつ、アタックタイムを
長くすることの無いＡＧＣ電圧発生回路を提供すること
ができる。As a result, even if the carrier of the next code is received after the carrier has been interrupted for a relatively long time, the amplified output of the signal in the AGC circuit will not be clipped, thereby preventing the signal from being distorted. Also, the AGC control voltage and the gain of the AGC circuit 1, which are in a state close to immediately before the interruption of the carrier of the previous code, are immediately reset to appropriate values according to the reception level of the carrier of the current code, and the attack is substantially stopped. Time can be shortened. Therefore, according to the present invention, it is possible to provide an AGC voltage generation circuit that hardly causes distortion in a signal and does not lengthen an attack time.
【図１】 本発明によるＡＧＣ電圧発生回路の実施例を
示すブロック図。FIG. 1 is a block diagram showing an embodiment of an AGC voltage generation circuit according to the present invention.
【図２】 図1に示すＡＧＣ電圧発生回路を実現するた
めの具体的な回路図。FIG. 2 is a specific circuit diagram for realizing the AGC voltage generation circuit shown in FIG.
【図３】 本発明によるＡＧＣ電圧発生回路の別の実施
例を示すブロック図。FIG. 3 is a block diagram showing another embodiment of the AGC voltage generation circuit according to the present invention.
【図４】 パルス変調波による伝送信号のコードの例。FIG. 4 is an example of a code of a transmission signal using a pulse modulation wave.
【図５】 機能的に考えた一般的なＡＧＣ装置の構成。FIG. 5 is a functional configuration of a general AGC device.
【図６】 ＡＧＣ電圧発生回路の従来の構成例。FIG. 6 shows a conventional configuration example of an AGC voltage generation circuit.
【図７】 従来のフィルタ部の別の構成例。FIG. 7 is another configuration example of a conventional filter unit.
【符号の説明】 １：ＡＧＣ回路 ２：検波回路 ３：ＡＧＣ電
圧発生回路 ４：電界強度検出回路 ５：入力
端子 ６：出力端子 ７：制御入力端子 １１、１１ａ：ドライバ部 １２、１２ａ：フィル
タ部 １３：セレクタ部 Ｅ１：可変電圧源
Ｓ１：スイッチ Ｑ１３：信号供給用の第１の
トランジスタ Ｑ１４：放電用の第２のトランジス
タ Ｑ１５：放電用のトランジスタ[Description of Signs] 1: AGC circuit 2: Detection circuit 3: AGC voltage generation circuit 4: Electric field strength detection circuit 5: Input terminal 6: Output terminal 7: Control input terminal 11, 11a: Driver unit 12, 12a: Filter unit 13: Selector section E1: Variable voltage source
S1: switch Q13: first transistor for signal supply Q14: second transistor for discharge Q15: transistor for discharge
Claims (4)
ーパスフィルタを形成するフィルタ部と、 該フィルタ部に信号を供給し、あるいは該信号の変化に
追従して該フィルタ部のコンデンサを放電させるドライ
バ部と、 該ドライバ部に接続され、外部から供給される制御信号
に応じて該ドライバ部による該フィルタ部のコンデンサ
の放電を制限するスイッチと、を具備することを特徴と
するＡＧＣ電圧発生回路。1. A filter section having at least one capacitor and forming a low-pass filter, and a driver section for supplying a signal to the filter section or discharging a capacitor of the filter section following a change in the signal. An AGC voltage generation circuit, comprising: a switch connected to the driver unit, and limiting a discharge of a capacitor of the filter unit by the driver unit in response to a control signal supplied from the outside.
ほぼ無い状態に低下した時、該ドライバ部を遮断状態に
することを特徴とする、請求項１に記載したＡＧＣ電圧
発生回路。2. The AGC voltage generation circuit according to claim 1, wherein the switch turns off the driver section when the received signal drops to a state where there is substantially no carrier of the received signal.
力側に接続された信号供給用の第１のトランジスタと、
該フィルタ部に対して並列に接続されたコンデンサ放電
用の第２のトランジスタと、を具備することを特徴とす
る、請求項１あるいは請求項２に記載したＡＧＣ電圧発
生回路。A first transistor for supplying a signal, the driver unit being connected to an input side of the filter unit;
3. The AGC voltage generation circuit according to claim 1, further comprising: a second transistor for discharging a capacitor connected in parallel to the filter unit.
フィルタ部の出力信号と該可変電圧源の電圧信号の一方
を出力側に通過させるセレクタ部と、を具備することを
特徴とする、請求項１から請求項３のいずれかに記載し
たＡＧＣ電圧発生回路。4. A variable voltage source operable from outside, and a selector unit for passing one of an output signal of the filter unit and a voltage signal of the variable voltage source to an output side. An AGC voltage generation circuit according to any one of claims 1 to 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11233865A JP2001060835A (en) | 1999-08-20 | 1999-08-20 | Agc voltage generation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11233865A JP2001060835A (en) | 1999-08-20 | 1999-08-20 | Agc voltage generation circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001060835A true JP2001060835A (en) | 2001-03-06 |
Family
ID=16961790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11233865A Pending JP2001060835A (en) | 1999-08-20 | 1999-08-20 | Agc voltage generation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001060835A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010500540A (en) * | 2006-08-08 | 2010-01-07 | トムソン ライセンシング | Audio level meter |
| JP2021516948A (en) * | 2018-04-02 | 2021-07-08 | ジン−ジン エレクトリック テクノロジーズ カンパニー リミテッド | Motor controller discharge control circuit |
-
1999
- 1999-08-20 JP JP11233865A patent/JP2001060835A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010500540A (en) * | 2006-08-08 | 2010-01-07 | トムソン ライセンシング | Audio level meter |
| US9264830B2 (en) | 2006-08-08 | 2016-02-16 | Thomson Licensing | Audio level meter |
| JP2021516948A (en) * | 2018-04-02 | 2021-07-08 | ジン−ジン エレクトリック テクノロジーズ カンパニー リミテッド | Motor controller discharge control circuit |
| US11444528B2 (en) * | 2018-04-02 | 2022-09-13 | Jing-Jin Electric Technologies Co., Ltd. | Motor controller electrical-discharge control circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3904817B2 (en) | Power amplifier module | |
| JP5437511B2 (en) | High frequency amplifier circuit and mobile communication terminal using the same | |
| JP4235841B2 (en) | Signal processing apparatus and signal processing method | |
| US6049704A (en) | Apparatus for amplifying an RF signal | |
| JP2014513901A (en) | Radio frequency signal receiver | |
| JP2007043444A (en) | Semiconductor integrated circuit | |
| JP2001060835A (en) | Agc voltage generation circuit | |
| US5517684A (en) | Radio communication system having current control circuit | |
| US7345556B2 (en) | Variable attenuation circuit having large attenuation amount with small circuit size | |
| JP2008017453A (en) | Radio frequency amplifier circuit, and mobile communication terminal using the same | |
| US8115552B2 (en) | Amplifier circuit with step gain | |
| CN114584080A (en) | Power amplifier and electronic equipment | |
| JP2009044508A (en) | Reception circuit, and binary-signal generation circuit | |
| JP2006190021A (en) | Semiconductor integrated circuit device and radio communication system | |
| EP1265354A1 (en) | Amplifier circuit | |
| JP2000307365A (en) | Rf buffer circuit and operating method | |
| JP2005136586A (en) | Dc-offset transient response cancel system | |
| US11146218B2 (en) | Amplification circuit | |
| JPH10126215A (en) | Variable attenuator | |
| US11296732B2 (en) | Radio frequency signal transmission circuit with a high switching speed | |
| US20220115994A1 (en) | Amplification circuit with over power protection | |
| JP2560960B2 (en) | Receive booster | |
| JPH05300029A (en) | Power amplifier bias circuit for automatic transmission power control circuit | |
| JP2007235524A (en) | Variable gain amplifier circuit | |
| JP2003258673A (en) | Attenuator circuit for wireless transceiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060808 |