JP2001056671A - Multi-picture display system - Google Patents
Multi-picture display systemInfo
- Publication number
- JP2001056671A JP2001056671A JP11233167A JP23316799A JP2001056671A JP 2001056671 A JP2001056671 A JP 2001056671A JP 11233167 A JP11233167 A JP 11233167A JP 23316799 A JP23316799 A JP 23316799A JP 2001056671 A JP2001056671 A JP 2001056671A
- Authority
- JP
- Japan
- Prior art keywords
- video
- video data
- data
- display
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はマルチ画面表示シス
テムに関し、例えばプロジェクタ装置を縦横それぞれ所
定の位置関係で配置しておき、当該各プロジェクタ装置
の表示面全体で１つの画面を形成するビデオウォールシ
ステムに適用して好適なものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-screen display system, for example, a video wall system in which projectors are arranged in a predetermined positional relationship vertically and horizontally, and one screen is formed on the entire display surface of each projector. It is suitable to be applied to.
【０００２】[0002]
【従来の技術】従来、例えば４つのプロジェクタユニッ
トをそれぞれ左上、左下、右上及び右下の位置関係に配
置してなるこの種のビデオウォールシステムとしては、
供給される映像信号に基づく映像を、信号処理装置を介
して当該各プロジェクタユニットの位置関係に応じた部
分的な映像ごとに分割した後、これらをそれぞれ対応す
るプロジェクタユニットに表示させるようにして、全体
として１つの映像を表示するようになされたものがあ
る。2. Description of the Related Art Conventionally, as a video wall system of this kind, for example, four projector units are arranged in a positional relationship of upper left, lower left, upper right and lower right, respectively.
After dividing the image based on the supplied image signal into partial images corresponding to the positional relationship of the respective projector units via the signal processing device, these are displayed on the corresponding projector units, There is one that displays one image as a whole.
【０００３】[0003]
【発明が解決しようとする課題】ところでかかるビデオ
ウォールシステムでは、プロジェクタユニットの台数に
応じて、その都度各表示面に映像信号に基づく映像のう
ちの、当該各プロジェクタユニットに対応する部分的な
映像を出力するように構築された信号処理装置を用いて
いた。In such a video wall system, a partial image corresponding to each projector unit among images based on image signals is displayed on each display surface in accordance with the number of projector units. Was used to output the signal.
【０００４】そしてこの信号処理装置と各プロジェクタ
ユニットとを電気的に接続する配線として、映像信号の
赤色成分、緑色成分及び青色成分用並びに、水平及び垂
直同期信号Ｈsync、Ｖsync用の５本のケーブルを束にし
た配線群を用いるようになされていた。There are five wirings for electrically connecting the signal processing device to each projector unit, for the red, green and blue components of the video signal, and for the horizontal and vertical synchronization signals Hsync and Vsync . In this case, a wiring group in which cables are bundled is used.
【０００５】ところが、この配線群では５本のケーブル
のうち、いずれか１本でも長さが異なると、信号伝送の
時間に位相差が生じることにより、互いのクロック信号
間にずれが生じ、これに起因して映像信号に基づく映像
の画素がずれてしまうおそれがあることから、それぞれ
同一の長さで設定しなくてはならなかった。However, in this wiring group, if any one of the five cables has a different length, a phase difference occurs in the signal transmission time, resulting in a shift between the clock signals. Therefore, the pixels of the video based on the video signal may be shifted, so that they have to be set to the same length.
【０００６】従ってこのビデオウォールシステムでは、
同一の長さで設定された５本のケーブルを束にしてそれ
ぞれプロジェクタユニットの台数分、信号処理装置と電
気的に接続するように配線する必要があるため、当該各
ケーブルの束が占有する設置面積が膨大になり、この結
果ビデオウォールシステムのメンテナンス作業を困難に
していた。Therefore, in this video wall system,
Since it is necessary to bundle five cables of the same length and bundle them so as to be electrically connected to the signal processing device by the number of the projector units, the installation occupied by the bundle of each cable is required. The area was enormous, which made maintenance work for the video wall system difficult.
【０００７】これらのことから上述のようなビデオウォ
ールシステムにおいて、信号処理装置を構築することな
く、各プロジェクタユニットがそれぞれ対応する映像部
分を表示するように、供給される映像信号に対する信号
処理を行い得るようにすれば、各プロジェクタユニット
間をそれぞれ同一の映像信号を供給するためのケーブル
のみで接続し得る分、当該ビデオウォールシステムを形
成する際の接続配線を大幅に減少させることができ、か
くしてビデオウォールシステムの構成を格段的に簡略化
させ得ると考えられる。For these reasons, in the above-described video wall system, signal processing is performed on supplied video signals so that each projector unit displays a corresponding video portion without constructing a signal processing device. With this arrangement, the connection wiring when forming the video wall system can be greatly reduced, since the connection between the projector units can be made only by the cable for supplying the same video signal, and thus the connection can be greatly reduced. It is thought that the configuration of the video wall system can be greatly simplified.
【０００８】本発明は以上の点を考慮してなされたもの
で、構成を格段的に簡易にし得るマルチ画面表示システ
ムを提案しようとするものである。The present invention has been made in view of the above points, and it is an object of the present invention to propose a multi-screen display system capable of greatly simplifying the configuration.
【０００９】[0009]
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、マルチ画面表示システムに、各表
示装置にそれぞれ同一の映像データをシリアルデータと
して供給する映像データ供給手段と、映像データ供給手
段及び各表示装置間をそれぞれ並列的に接続し又は、映
像データ供給手段から引き出され、各表示装置を順次介
して直列的に接続するシリアル通信用の配線とを設ける
ようにした。According to the present invention, there is provided a video data supply means for supplying the same video data to each display device as serial data to a multi-screen display system. The means and each display device are connected in parallel with each other, or a wiring for serial communication which is drawn out from the video data supply means and serially connected through each display device is provided.
【００１０】この結果このマルチ画面表示システムで
は、各表示装置内で対応する表示面に表示する、映像デ
ータ供給手段から供給される映像データに基づく映像が
各表示装置の位置関係に応じて分割された映像部分のう
ち、それぞれ対応する映像部分を抽出する分、各表示装
置間の接続配線を大幅に減少させることができる。As a result, in this multi-screen display system, an image based on the image data supplied from the image data supply means and displayed on the corresponding display surface in each display device is divided according to the positional relationship of each display device. The number of connection wirings between the display devices can be greatly reduced by extracting the corresponding video portion from the video portions.
【００１１】[0011]
【発明の実施の形態】以下図面について、本発明の一実
施の形態を詳述する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below in detail with reference to the drawings.
【００１２】（１）第１の実施の形態 （１−１）ビデオウォールシステムの全体構成 図１において１は、全体として第１の実施の形態による
ビデオウォールシステムを示し、複数のプロジェクタユ
ニット２Ａ〜２Ｄをそれぞれ左上、左下、右下及び右上
に配置し、これら各プロジェクタユニット２Ａ〜２Ｄと
パーソナルコンピュータ３とを順次ツイストペア線４等
を介して直列的に接続するようにして形成されている。(1) First Embodiment (1-1) Overall Configuration of Video Wall System In FIG. 1, reference numeral 1 denotes a video wall system according to the first embodiment as a whole, and a plurality of projector units 2A to 2A. 2D are arranged at the upper left, lower left, lower right, and upper right, respectively, and the projector units 2A to 2D and the personal computer 3 are sequentially connected in series via a twisted pair wire 4 or the like.
【００１３】そしてこのビデオウォールシステム１は、
パーソナルコンピュータ３から供給される映像データＤ
１に基づく映像を、当該映像データＤ１と共に供給され
る制御データＤ２に基づいて各プロジェクタユニット２
Ａ〜２Ｄの表示面２ＡＡ〜２ＤＡに対応させて分割し、
得られた映像部分をそれぞれ対応するプロジェクタユニ
ット２Ａ〜２Ｄに表示させることにより、当該表示面２
ＡＡ〜２ＤＡ全体で１つの映像を表示するようになれさ
ている。[0013] The video wall system 1
Video data D supplied from the personal computer 3
1 based on the control data D2 supplied together with the video data D1.
A is divided corresponding to the display surfaces 2AA to 2DA of A to 2D,
By displaying the obtained video portions on the corresponding projector units 2A to 2D, the display surface 2
A single image is displayed for the entire AA to 2DA.
【００１４】実際上このビデオウォールシステム１は、
図１との対応部分に同一符号を付した図２に示すよう
に、パーソナルコンピュータ３のディジタル映像信号生
成部５からパラレルに送出される赤色成分映像信号Ｒ、
緑色成分映像信号Ｇ及び青色成分映像信号Ｂ並びに、水
平同期信号Ｈsync、垂直同期信号Ｖsync及びクロック信
号ＣＬＫをディジタル映像信号Ｓ１としてエンコーダ・
トランスミッタ６を介してシリアルデータに変換した
後、映像データＤ１としてツイストペア線４等を介して
プロジェクタユニット２Ａのレシーバ・デコーダ７Ａに
送出する。In practice, this video wall system 1
As shown in FIG. 2 in which parts corresponding to those in FIG. 1 are denoted by the same reference numerals, a red component video signal R, which is transmitted in parallel from the digital video signal generation unit 5 of the personal computer 3,
The green component video signal G and the blue component video signal B, the horizontal synchronization signal Hsync , the vertical synchronization signal Vsync, and the clock signal CLK are converted into a digital video signal S1 by an encoder.
After being converted to serial data via the transmitter 6, the data is transmitted as video data D1 to the receiver / decoder 7A of the projector unit 2A via the twisted pair line 4 or the like.
【００１５】プロジェクタユニット２Ａのレシーバ・デ
コーダ７Ａは、与えられた映像データＤ１をパラレルデ
ータに復元し、得られたディジタル映像信号Ｓ１を画素
数変換部８Ａ及び緩衝器９Ａに送出する。The receiver / decoder 7A of the projector unit 2A restores the given video data D1 to parallel data, and sends out the obtained digital video signal S1 to the pixel number converter 8A and the buffer 9A.
【００１６】このときパーソナルコンピュータ３の映像
信号生成部５から水平同期信号Ｈsync、垂直同期信号Ｖ
sync及びクロック信号ＣＬＫが制御部１０に与えられる
ことに基づいて得られた制御信号Ｓ２が、エンコーダ・
トランスミッタ６によってシリアルデータに変換された
後、制御データＤ２としてツイストペア線４を介してプ
ロジェクタユニット２Ａのレシーバ・デコーダ７Ａに送
出され、当該レシーバ・デコーダ７Ａによってパラレル
データに復元され、制御信号Ｓ２として画素数変換制御
部１１Ａ及び緩衝器９Ａに与えられる。At this time, the horizontal synchronizing signal Hsync and the vertical synchronizing signal V
The control signal S2 obtained based on the sync and the clock signal CLK being given to the control unit 10
After being converted into serial data by the transmitter 6, the data is transmitted as control data D2 to the receiver / decoder 7A of the projector unit 2A via the twisted pair line 4, and is restored to parallel data by the receiver / decoder 7A, and is converted to pixel data as the control signal S2. The number conversion control unit 11A and the buffer 9A are provided.
【００１７】そして画素数変換制御部１１Ａは、与えら
れた制御信号Ｓ２に基づいて画素数変換部８Ａを制御す
る。これにより画素数変換部８Ａは、画素数変換制御部
１１Ａの制御に基づいて、レシーバ・デコーダ７Ａから
与えられたディジタル映像信号Ｓ１に基づく映像のう
ち、当該各プロジェクタユニット２Ａ〜２Ｄの位置関係
に応じてそれぞれ分割される映像部分のうちの対応する
映像のみを抽出するように画素数を変換し、これを抽出
映像信号Ｓ１３として表示部１２Ａに送出することによ
り当該映像部分を表示部１２Ａに表示させる。The number-of-pixels conversion control section 11A controls the number-of-pixels conversion section 8A based on the supplied control signal S2. Thereby, the pixel number conversion unit 8A, based on the control of the pixel number conversion control unit 11A, sets the positional relationship among the projector units 2A to 2D in the video based on the digital video signal S1 provided from the receiver / decoder 7A. The number of pixels is converted so as to extract only the corresponding video among the video portions divided accordingly, and this is transmitted to the display unit 12A as an extracted video signal S13, so that the video portion is displayed on the display unit 12A. Let it.
【００１８】一方緩衝器９Ａは、与えられたディジタル
映像信号Ｓ１及び制御信号Ｓ２に対してそれぞれパラレ
ル／シリアル変換処理を施し、得られた映像データＤ１
及び制御データＤ２をツイストペア線４を介して次段の
プロジェクタユニット２Ｂのレシーバ・デコーダ７Ｂに
送出し、同様にして次段のプロジェクタユニット２Ｃの
レシーバ・デコーダ７Ｃ及びプロジェクタユニット２Ｄ
のレシーバ・デコーダ７Ｄに送出する。On the other hand, the buffer 9A performs parallel / serial conversion processing on the applied digital video signal S1 and control signal S2, respectively, and obtains the obtained video data D1.
And the control data D2 via the twisted pair wire 4 to the receiver / decoder 7B of the next projector unit 2B, and similarly, the receiver / decoder 7C and the projector unit 2D of the next projector unit 2C.
To the receiver / decoder 7D.
【００１９】そして以降のプロジェクタユニット２Ｂ〜
２Ｄにおいても先段のプロジェクタユニット２Ａと同様
にして、映像データＤ１及び制御データＤ２をレシーバ
・デコーダ７Ｂ〜７Ｄを介してシリアル／パラレル変換
し、得られたディジタル映像信号Ｓ１及び制御信号Ｓ２
に基づいて、それぞれ当該各プロジェクタユニット２Ａ
〜２Ｄの位置関係に応じてプロジェクタユニット２Ｂ〜
２Ｄに対応させて分割される映像部分を対応する表示部
１２Ｂ〜１２Ｄに表示させる。The following projector units 2B
In the 2D, similarly to the projector unit 2A in the preceding stage, the video data D1 and the control data D2 are serial / parallel converted via the receiver / decoders 7B to 7D, and the obtained digital video signal S1 and control signal S2 are obtained.
, The respective projector units 2A
Projector unit 2B according to the positional relationship of 2D
The video portions divided in 2D are displayed on the corresponding display units 12B to 12D.
【００２０】このようにしてこのビデオウォールシステ
ム１では、パーソナルコンピュータ３から与えられる映
像データＤ１及び制御データＤ２を各プロジェクタユニ
ット２Ａ〜２Ｄに順次ツイストペア線４を介して供給
し、当該各プロジェクタユニット２Ａ〜２Ｄにおいて、
それぞれ制御データＤ２に基づいて映像データＤ１に基
づく映像のうちの当該各プロジェクタユニット２Ａ〜２
Ｄの位置関係に応じてそれぞれ対応させて分割される映
像部分を表示することにより、全体として映像データＤ
１に基づく１つの映像を表示し得るようになされてい
る。As described above, in the video wall system 1, the video data D1 and the control data D2 supplied from the personal computer 3 are sequentially supplied to the projector units 2A to 2D via the twisted pair wire 4, and the respective projector units 2A In ~ 2D,
The respective projector units 2A to 2 of the video based on the video data D1 based on the control data D2, respectively.
By displaying the video portions divided corresponding to each other according to the positional relationship of D, the video data D
1 is displayed.
【００２１】（１−２）パーソナルコンピュータ３の制
御部１０の構成 実際上パーソナルコンピュータ３の制御部１０は、図２
との対応部分に同一符号を付した図３に示すように、映
像信号生成部５から与えられる垂直同期信号Ｖsyncによ
ってリセットされるカウンタ１３において、映像信号生
成部５から与えられる水平同期信号Ｈsyncをカウントす
ると共に、映像信号生成部５から与えられる水平同期信
号Ｈsyncによってリセットされるカウンタ１４におい
て、映像信号生成部５から与えられるクロック信号ＣＬ
Ｋをカウントする。(1-2) Configuration of the Control Unit 10 of the Personal Computer 3 In practice, the control unit 10 of the personal computer 3 is configured as shown in FIG.
As shown in FIG. 3 in which the same reference numerals are given to the corresponding parts, the counter 13 which is reset by the vertical synchronizing signal Vsync supplied from the video signal generating unit 5 outputs the horizontal synchronizing signal H supplied from the video signal generating unit 5. In the counter 14 which counts the sync and is reset by the horizontal synchronization signal Hsync given from the video signal generator 5, the clock signal CL given from the video signal generator 5
Count K.
【００２２】そしてこれらカウンタ１３、１４のカウン
ト結果は、それぞれＨカウント信号ＳH1及びクロックカ
ウント信号ＳCLK1としてＲＯＭ（Read Only Memoly）１
５に与えられ、それぞれ後述のアドレス９〜１２及び０
〜８に接続すると共に、当該Ｈカウント信号ＳH1は、ゲ
ート回路１６にも与えられる。またこの水平同期信号Ｈ
sync及び垂直同期信号Ｖsyncは、映像信号生成部５から
ＣＰＵ（Central Processing Unit ）１７にも与えられ
る。The count results of these counters 13 and 14 are read as an H count signal S H1 and a clock count signal S CLK1 , respectively, in a ROM (Read Only Memory) 1.
5 and addresses 9 to 12 and 0 described later, respectively.
8 and the H count signal SH1 is also supplied to the gate circuit 16. Also, this horizontal synchronizing signal H
The sync and the vertical synchronization signal Vsync are also provided from the video signal generation unit 5 to a CPU (Central Processing Unit) 17.
【００２３】因みにＲＯＭ１５は、例えば４〔Mbit〕で
あり、図４に示すようなアドレスに基づいてディジタル
映像信号Ｓ１の種類（例えばＶＧＡやＳＶＧＡ、ＸＧ
Ａ、ＳＸＧＡ、ＵＸＧＡ又は２Ｋ＊２Ｋ等）や、プロジ
ェクタユニット２Ａ〜２Ｄの配置種類、台数等に応じ
て、対応するプロジェクタユニット２Ａ〜２Ｄにおける
ディジタル映像信号Ｓ１の読み出し開始位置、水平及び
垂直表示画素数などの基本データが各16〔bit 〕ずつ予
め格納されている。Incidentally, the ROM 15 is, for example, 4 [Mbit], and the type (for example, VGA, SVGA, XG) of the digital video signal S1 is determined based on the address as shown in FIG.
A, SXGA, UXGA, 2K * 2K, etc.), the type of arrangement of the projector units 2A to 2D, the number of the units, and the like, the read start position of the digital video signal S1 in the corresponding projector units 2A to 2D, the horizontal and vertical display pixels Basic data such as numbers are stored in advance for each 16 bits.
【００２４】ＣＰＵ１７は、一定期間の水平同期信号Ｈ
sync及び垂直同期信号Ｖsyncをカウントし、このカウン
ト結果に基づき映像信号生成部５において生成されたデ
ィジタル映像信号Ｓ１の種類を推定することによりＲＯ
Ｍ１５のアドレス１７〜２１を制御すると共に、オペレ
ータから当該ビデオウォールシステム１のプロジェクタ
ユニット２Ａ〜２Ｄの位置関係（縦、横それぞれ何台配
置されているか）を入力操作部１８を介して入力される
ことに基づいて、ＲＯＭ１５のアドレス１３〜１６を制
御する。The CPU 17 controls the horizontal synchronizing signal H for a certain period.
The sync signal and the vertical sync signal Vsync are counted, and the type of the digital video signal S1 generated in the video signal generation unit 5 is estimated based on the count result, whereby RO
In addition to controlling the addresses 17 to 21 of the M15, the operator inputs the positional relationship (how many projector units are arranged vertically and horizontally) of the projector units 2A to 2D of the video wall system 1 via the input operation unit 18. Based on this, the addresses 13 to 16 of the ROM 15 are controlled.
【００２５】そしてＣＰＵ１７は、ＲＯＭ１５に格納さ
れている基本データの中からこのアドレスに対応して格
納されている基本データを読み出し、これを制御信号Ｓ
２としてゲート回路１６に送出する。Then, the CPU 17 reads out the basic data stored corresponding to this address from among the basic data stored in the ROM 15, and reads the basic data stored in the control signal S.
The number 2 is sent to the gate circuit 16.
【００２６】ゲート回路１６は、カウンタ１３から与え
られるＨカウント信号ＳH に基づいて、垂直同期信号Ｖ
sync直後の一定期間のみＲＯＭ１５から与えられた制御
信号Ｓ２をエンコーダ・トランスミッタ６に与えるよう
になされている。The gate circuit 16 based on the H count signal S H supplied from the counter 13, the vertical synchronizing signal V
The control signal S2 given from the ROM 15 is given to the encoder / transmitter 6 only for a certain period immediately after the sync .
【００２７】このようにすることにより、図５に示すよ
うに、制御部１０に垂直同期信号Ｖsyncが入力される
と、ディジタル映像信号Ｓ１の種類及びプロジェクタユ
ニット２Ａ〜２Ｄの位置関係に応じて、プロジェクタユ
ニット２Ａにおける映像の水平方向表示開始位置デー
タ、プロジェクタユニット２Ａにおける映像の水平方向
画素数データ、プロジェクタユニット２Ａにおける映像
の垂直方向表示開始位置データ、プロジェクタユニット
２Ａにおける映像の垂直方向画素数データ、プロジェク
タユニット２Ｂにおける映像の水平方向表示開始位置デ
ータ等が、それぞれ16〔bit 〕ずつＲＯＭ１５から読み
出されるようになされている。[0027] By doing so, as shown in FIG. 5, when the vertical synchronization signal V sync is input to the control unit 10, in accordance with the positional relationship between the type and projector units 2A~2D of the digital video signal S1 , Horizontal display start position data of video in projector unit 2A, horizontal pixel number data of video in projector unit 2A, vertical display start position data of video in projector unit 2A, vertical pixel number data of video in projector unit 2A The horizontal display start position data of the image in the projector unit 2B and the like are read from the ROM 15 by 16 [bits].
【００２８】（１−３）パーソナルコンピュータ３のエ
ンコーダ・トランスミッタ６及びプロジェクタユニット
２Ａのレシーバ・デコーダ７Ａの構成 またパーソナルコンピュータ３のエンコーダ・トランス
ミッタ６及びプロジェクタユニット２Ａのレシーバ・デ
コーダ７Ａは、図２との対応部分に同一符号を付した図
６に示すように、供給されるディジタル映像信号Ｓ１の
うちの赤色成分映像信号Ｒ、緑色成分映像信号Ｇ、水平
同期信号Ｈsync、垂直同期信号Ｖsync及びクロック信号
ＣＬＫが日本電子工業振興協会（JEIDA:Japan Electron
ic Industry Development Association ）の規定に基づ
くGVIF規格のCXB1455RでなるＴXＩＣ６Ａに入力され
る。(1-3) Configuration of the encoder / transmitter 6 of the personal computer 3 and the receiver / decoder 7A of the projector unit 2A The encoder / transmitter 6 of the personal computer 3 and the receiver / decoder 7A of the projector unit 2A are as shown in FIG. As shown in FIG. 6 in which the same reference numerals are given to the corresponding parts of the digital video signal S1, the red component video signal R, the green component video signal G, the horizontal synchronization signal Hsync , the vertical synchronization signal Vsync and The clock signal CLK is transmitted to the Japan Electronics Industry Development Association (JEIDA).
It is input to the T X IC 6a made in CXB1455R of GVIF standards under the provisions of ic Industry Development Association).
【００２９】このときディジタル映像信号Ｓ１の青色成
分映像信号Ｂは、ＯＲ回路６Ｂの一端側の入力端に入力
されると共に、当該ＯＲ回路６Ｂの他端側の入力端に制
御信号Ｓ２が入力されることにより、青色成分映像信号
Ｂの垂直ブランキング期間に挿入するようにして制御信
号Ｓ２を重畳した信号をＴX ＩＣ６Ａに入力する。At this time, the blue component video signal B of the digital video signal S1 is input to one input terminal of the OR circuit 6B, and the control signal S2 is input to the other input terminal of the OR circuit 6B. Rukoto by, inputs a signal obtained by superimposing the control signal S2 so as to insert the vertical blanking interval of the blue component video signal B to T X IC 6a.
【００３０】このようにしてパーソナルコンピュータ３
のエンコーダ・トランスミッタ６では、ＴX ＩＣ６Ａが
赤色成分映像信号Ｒ、緑色成分映像信号Ｇ及び青色成分
映像信号Ｂ並びに、水平同期信号Ｈsync、垂直同期信号
Ｖsync、クロック信号ＣＬＫ及び青色成分映像信号Ｂに
重畳された制御信号Ｓ２に対して、パラレル／シリアル
変換、インピーダンスマッチング及び増幅処理を行った
後、これらを映像データＤ１及び制御データＤ２として
ツイストペア線４を介してプロジェクタユニット２Ａの
レシーバ・デコーダ７Ａに供給する。In this manner, the personal computer 3
In the encoder / transmitter 6, the T X IC 6A outputs the red component video signal R, the green component video signal G and the blue component video signal B, the horizontal synchronization signal H sync , the vertical synchronization signal V sync , the clock signal CLK and the blue component video signal. After performing parallel / serial conversion, impedance matching, and amplification processing on the control signal S2 superimposed on B, the receiver / decoder of the projector unit 2A via the twisted pair line 4 as video data D1 and control data D2. 7A.
【００３１】プロジェクタユニット２Ａのレシーバ・デ
コーダ７Ａは、エンコーダ・トランスミッタ６から供給
された映像データＤ１及び制御データＤ２を日本電子工
業振興協会の規定に基づくGVIF規格のCXB1454R等でなる
ＲX ＩＣ７ＡＡに入力する。The receiver / decoder 7A of the projector unit 2A inputs the video data D1 and the control data D2 supplied from the encoder / transmitter 6 to an R X IC 7AA such as a GVIF standard CXB1454R based on the regulations of the Japan Electronic Industry Development Association. I do.
【００３２】そしてＲX ＩＣ７ＡＡは、供給された映像
データＤ１及び制御データＤ２に対してインピーダンス
マッチング、増幅処理、クロック再生及びシリアル／パ
ラレル変換を行う。The R X IC 7AA performs impedance matching, amplification processing, clock reproduction, and serial / parallel conversion on the supplied video data D1 and control data D2.
【００３３】このようにしてプロジェクタユニット２Ａ
のレシーバ・デコーダ７Ａでは、ＲX ＩＣ７ＡＡが得ら
れた赤色成分映像信号Ｒ、緑色成分映像信号Ｇ及び青色
成分映像信号Ｂ並びに、水平同期信号Ｈsync、垂直同期
信号Ｖsync、クロック信号ＣＬＫ及び青色成分映像信号
Ｂに重畳された制御信号Ｓ２をディジタル映像信号Ｓ１
及び制御信号Ｓ２として画素数変換部８Ａと、緩衝器９
Ａとに送出する。In this way, the projector unit 2A
In the receiver decoder 7A, R X IC7AA red component image signal R obtained, a green component image signal G and blue component video signals B and the horizontal synchronizing signal H sync, a vertical synchronizing signal V sync, a clock signal CLK and blue The control signal S2 superimposed on the component video signal B is converted to a digital video signal S1.
And a pixel number conversion unit 8A as a control signal S2 and a buffer 9
A.
【００３４】このとき画素数変換部８Ａには、青色成分
映像信号Ｂ及び青色成分映像信号Ｂに重畳された制御信
号Ｓ２をＡＮＤ回路７ＡＢの一端側の入力端に入力し、
他端側の入力端に後述の画素数変換制御部１１Ａの論理
回路２３から供給されるＨカウント信号ＳH2を入力する
ことにより、制御信号Ｓ２を取り除かれた青色成分映像
信号Ｂが送出されている。At this time, the blue component video signal B and the control signal S2 superimposed on the blue component video signal B are input to the input terminal at one end of the AND circuit 7AB.
By inputting the H count signal SH2 supplied from the logic circuit 23 of the pixel number conversion control unit 11A described later to the input terminal on the other end side, the blue component video signal B from which the control signal S2 has been removed is transmitted. I have.
【００３５】一方緩衝器９Ａは、図６との対応部分に同
一符号を付した図７に示すように、パーソナルコンピュ
ータ３のエンコーダ・トランスミッタ６におけるディジ
タル映像信号Ｓ１の青色成分映像信号Ｂに制御信号Ｓ２
を重畳するＯＲ回路６Ｂが設けられていない点を除い
て、全て同様の構成でなり、与えられたディジタル映像
信号Ｓ１及び制御信号Ｓ２に対してそれぞれパラレル／
シリアル変換処理を施し、得られた映像データＤ１及び
制御データＤ２をツイストペア線４を介して次段のプロ
ジェクタユニット２Ｂのレシーバ・デコーダ７Ｂに送出
する。On the other hand, as shown in FIG. 7 in which the same reference numerals are given to the portions corresponding to those in FIG. 6, the buffer 9A controls the blue component video signal B of the digital video signal S1 in the encoder S2
Have the same configuration except that the OR circuit 6B for superimposing the digital video signal S1 and the control signal S2 is provided in parallel with each other.
A serial conversion process is performed, and the obtained video data D1 and control data D2 are transmitted to the receiver / decoder 7B of the next projector unit 2B via the twisted pair line 4.
【００３６】（１−４）各プロジェクタユニット２Ａ〜
２Ｄの画素数変換制御部１１Ａ〜１１Ｄの構成 実際上各プロジェクタユニット２Ａ〜２Ｄの画素数変換
制御部１１Ａ〜１１Ｄは、図２との対応部分に同一符号
を付した図８に示すように、レシーバ・デコーダ７Ａ〜
７Ｄから与えられる垂直同期信号Ｖsyncによってリセッ
トされるカウンタ２０において、レシーバ・デコーダ７
Ａ〜７Ｄから与えられる水平同期信号Ｈsyncをカウント
すると共に、レシーバ・デコーダ７Ａ〜７Ｄから与えら
れる水平同期信号Ｈsyncによってリセットされ２進９ビ
ットでなるカウンタ２１において、レシーバ・デコーダ
７Ａ〜７Ｄから与えられるクロック信号ＣＬＫをカウン
トする。(1-4) Each projector unit 2A ~
Configuration of 2D Pixel Number Conversion Control Units 11A to 11D Actually, the pixel number conversion control units 11A to 11D of each of the projector units 2A to 2D have the same reference numerals as in FIG. Receiver / decoder 7A ~
In counter 20 which is reset by the vertical synchronizing signal V sync supplied from 7D, receiver decoder 7
With counts the horizontal synchronizing signal H sync supplied from A～7D, in counter 21 consisting of a binary 9-bit is reset by the horizontal synchronizing signal H sync supplied from the receiver-decoder 7A-7D, from the receiver decoder 7A-7D The applied clock signal CLK is counted.
【００３７】そしてこれらカウンタ２０、２１のカウン
ト結果は、それぞれパーソナルコンピュータ３の制御部
１０に内蔵されるＲＯＭ１５のアドレスのうちの９〜１
２及び６〜８に相当し、それぞれＨカウント信号ＳH2及
びクロックカウント信号ＳCLK2として一致検出部２２に
送出されると共に、当該Ｈカウント信号ＳH2は、論理回
路２３を介してレシーバ・デコーダ７ＡのＡＮＤ回路７
ＡＢの他端側の入力端に送出される。また当該クロック
カウント信号ＳCLK2は、論理回路２４及びＣＰＵ２５に
送出される。The count results of these counters 20 and 21 are respectively 9 to 1 of the addresses of the ROM 15 built in the control unit 10 of the personal computer 3.
Corresponds to 2 and 6-8, while being sent to the H count signal S H2 and coincidence detection section 22 as the clock count signal S CLK2 respectively, is the H count signal S H2, receiver decoder 7A through logic circuit 23 AND circuit 7
The signal is sent to the input terminal on the other end of AB. The clock count signal S CLK2 is sent to the logic circuit 24 and the CPU 25.
【００３８】ＣＰＵ２５は、各プロジェクタユニット２
Ａ〜２Ｄの配置されている位置関係を入力操作部２６を
介して入力されることに基づいて、パーソナルコンピュ
ータ３の制御部１０に内蔵されるＲＯＭ１５のアドレス
のうちの６〜１２に相当する基本データを読み出し、こ
れを一致検出部２２に送出する。The CPU 25 controls each projector unit 2
Based on the input of the positional relationship of A to 2D via the input operation unit 26, the basics corresponding to 6 to 12 of the addresses of the ROM 15 built in the control unit 10 of the personal computer 3 The data is read out and sent to the coincidence detector 22.
【００３９】これにより一致検出部２２では、カウンタ
２０、２１から送出されたＨカウント信号ＳH2及びクロ
ックカウント信号ＳCLK2と、ＣＰＵ２５から送出された
基本データとを比較してこれらが一致すると、この基本
データをＡＮＤ回路２７の一端側の入力端に供給する。Thus, the coincidence detecting section 22 compares the H count signal SH2 and the clock count signal SCLK2 sent from the counters 20 and 21 with the basic data sent from the CPU 25, and if they match, the match is detected. The basic data is supplied to an input terminal on one end side of the AND circuit 27.
【００４０】このＡＮＤ回路２７の他端側の入力端に
は、論理回路２４からクロックカウント信号ＳCLK2と、
クロック信号ＣＬＫとに基づいて、16クロック毎に１つ
のラッチパルスが与えられ、これによりこのＡＮＤ回路
２７は、一致検出部２２から与えられた基本データをラ
ッチ部２８及びＣＰＵ２５に送出する。A clock count signal SCLK2 from the logic circuit 24 is input to the other input terminal of the AND circuit 27.
Based on the clock signal CLK, one latch pulse is provided every 16 clocks, whereby the AND circuit 27 sends out the basic data provided from the coincidence detecting unit 22 to the latch unit 28 and the CPU 25.
【００４１】そしてこのラッチ部２８は、レシーバ・デ
コーダ７Ａ〜７Ｄから与えられる青色成分映像信号Ｂに
重畳された制御信号Ｓ２と、クロック信号ＣＬＫとが16
〔bit 〕のシフトレジスタ２９に入力されることに基づ
いて、一致検出部２２から与えられた基本データを当該
クロック信号ＣＬＫのタイミングで１〔bit 〕ずつＣＰ
Ｕ２５に送出する。The latch unit 28 receives the control signal S2 superimposed on the blue component video signal B supplied from the receiver / decoders 7A to 7D and the clock signal CLK.
Based on the input to the shift register 29 of [bit], the basic data provided from the coincidence detecting unit 22 is transferred to the CP by 1 [bit] at the timing of the clock signal CLK.
Send to U25.
【００４２】このようにしてＣＰＵ２５が与えられる基
本データを制御信号Ｓ１０として対応する画素数変換部
８Ａ〜８Ｄに送出することにより、各画素数変換制御部
１１Ａ〜１１Ｄは、それぞれ対応する画素数変換部８Ａ
〜８Ｄを制御するようになされている。By transmitting the basic data supplied from the CPU 25 to the corresponding pixel number converters 8A to 8D as the control signal S10 in this manner, each of the pixel number conversion controllers 11A to 11D allows the corresponding pixel number converter Part 8A
-8D is controlled.
【００４３】（１−５）ディジタル映像信号Ｓ１の仕様 ここで図９に例えば垂直方向表示画素数が1024、垂直方
向総画素数が1066、水平方向表示画素数が1280及び水平
方向総画素数が1688で、かつ垂直周波数が60.3〔Hz〕、
水平周波数が 64.2798〔 kHz〕及びクロック周波数108.
5043〔 MHz〕並びに、アスペクト比が５：４のＳＸＧＡ
信号でなるディジタル映像の表示領域ＡＲＩ１及び総画
素表示領域ＡＲＩ０を垂直方向表示画素数Ｘ１が 768、
垂直方向総画素数が 806、水平方向表示画素数Ｙ１が10
24及び水平方向総画素数が1344で、かつ垂直周波数が60
〔Hz〕、水平周波数が 48.36〔 kHz〕及びクロック周波
数64.99584〔 MHz〕並びに、アスペクト比が４：３のＸ
ＧＡ信号でなるディジタル映像を表示するプロジェクタ
ユニット３０Ａ〜３０Ｉを用いて、それぞれ縦横３台ず
つ配置して形成されたビデオウォールシステム３０にお
いて、どのように表示するかを示す。(1-5) Specifications of Digital Video Signal S1 Here, for example, FIG. 9 shows that the number of vertical display pixels is 1024, the total number of vertical pixels is 1066, the number of horizontal display pixels is 1280, and the total number of horizontal pixels is 1688, and the vertical frequency is 60.3 (Hz),
Horizontal frequency of 64.2798 (kHz) and clock frequency of 108.
5043 [MHz] and SXGA with an aspect ratio of 5: 4
The display area ARI1 and the total pixel display area ARI0 of the digital image composed of signals are divided into a vertical display pixel number X1 of 768,
The total number of pixels in the vertical direction is 806, and the number of display pixels Y1 in the horizontal direction is 10
24 and the total number of pixels in the horizontal direction is 1344 and the vertical frequency is 60
[Hz], horizontal frequency of 48.36 [kHz], clock frequency of 64.99584 [MHz], and X with an aspect ratio of 4: 3
The following describes how to display a video wall system 30 that is formed by arranging three units vertically and horizontally using projector units 30A to 30I that display digital images formed of GA signals.
【００４４】各プロジェクタユニット３０Ａ〜３０Ｉは
ＸＧＡ信号であり、水平方向に1024画素、垂直方向に 7
68画素の表示能力があるが、各プロジェクタユニット３
０Ａ〜３０Ｉに表示すべき原画像は、水平方向に 455画
素、垂直方向に 361画素となる。因みにＰ0 は、プロジ
ェクタユニット３０Ｅにおける水平方向及び垂直方向表
示開始位置を示している。図１０において、この様子を
模式的に示す。Each of the projector units 30A to 30I is an XGA signal, and has 1024 pixels in the horizontal direction and 7 pixels in the vertical direction.
Although it has a display capacity of 68 pixels, each projector unit 3
The original image to be displayed in 0A to 30I has 455 pixels in the horizontal direction and 361 pixels in the vertical direction. Incidentally, P 0 indicates the horizontal and vertical display start positions in the projector unit 30E. FIG. 10 schematically shows this state.
【００４５】（１−６）各プロジェクタユニット２Ａ〜
２Ｄの画素数変換部８Ａ〜８Ｄの構成 ここで実際上各プロジェクタユニット２Ａ〜２Ｄの画素
数変換部８Ａ〜８Ｄは、図２との対応部分に同一符号を
付した図１１に示すように、対応するレシーバ・デコー
ダ７Ａ〜７Ｄから制御信号Ｓ２として与えられる水平同
期信号Ｈsync、垂直同期信号Ｖsync及びクロック信号Ｃ
ＬＫをメモリ制御信号生成部３１に入力する。(1-6) Each projector unit 2A-
Configuration of 2D Pixel Number Conversion Units 8A to 8D Here, in practice, the pixel number conversion units 8A to 8D of each of the projector units 2A to 2D are, as shown in FIG. corresponding horizontal synchronizing signal is supplied as a control signal S2 from the receiver decoder 7A~7D to H sync, vertical sync signal V sync and the clock signal C
LK is input to the memory control signal generator 31.
【００４６】これと共に対応するレシーバ・デコーダ７
Ａ〜７Ｄからディジタル映像信号Ｓ１として与えられる
赤色成分映像信号Ｒ、緑色成分映像信号Ｇ及び青色成分
映像信号Ｂをフレームメモリ３２に入力する。The corresponding receiver / decoder 7
A red component video signal R, a green component video signal G, and a blue component video signal B provided as digital video signals S1 from A to 7D are input to the frame memory 32.
【００４７】また演算制御部３３は、後段の対応する表
示部１２Ａ〜１２Ｄから与えられる制御信号Ｓ２と、対
応する画素数変換制御部１１Ａ〜１１Ｄから与えられる
制御信号Ｓ１０とに基づいて、当該表示部１２Ａ〜１２
Ｄが表示する表示領域に対応する映像部分を選択する選
択制御信号Ｓ１１を生成し、これを演算データ選択部３
４に送出することにより当該演算データ選択部３４を制
御する。The arithmetic control unit 33 performs the display based on the control signal S2 provided from the corresponding display units 12A to 12D at the subsequent stage and the control signal S10 provided from the corresponding pixel number conversion control units 11A to 11D. Parts 12A-12
A selection control signal S11 for selecting a video portion corresponding to the display area displayed by D is generated, and this is transmitted to the operation data selection unit 3.
4 to control the operation data selection unit 34.
【００４８】演算データ選択部３４は、演算制御部３３
から与えられた選択制御信号Ｓ１１に基づいて、フレー
ムメモリ３２に格納されているディジタル映像信号Ｓ１
のうちの対応する表示部１２Ａ〜１２Ｄが表示する表示
領域に応じた映像部分（各プロジェクタユニット２Ａ〜
２Ｄの位置関係に応じてそれぞれ分割される映像部分）
に対応する映像情報を選出し、これを選出映像信号Ｓ１
２として演算部３５及び演算係数選択部３６に送出す
る。The operation data selection unit 34 includes an operation control unit 33
The digital video signal S1 stored in the frame memory 32 based on the selection control signal S11 given by
Image portions (projector units 2A to 2D) corresponding to the display areas displayed by the corresponding display units 12A to 12D.
Video parts divided according to 2D positional relationship)
Video information corresponding to the selected video signal S1
The number 2 is sent to the calculation unit 35 and the calculation coefficient selection unit 36.
【００４９】そして演算係数選択部３６は、フレームメ
モリ３２から選出された選出映像信号Ｓ１２に基づく映
像部分を、対応する表示部１２Ａ〜１２Ｄの表示サイズ
に変更する演算係数を選択して演算部３５に与える。The operation coefficient selection section 36 selects an operation coefficient for changing the video portion based on the selected video signal S12 selected from the frame memory 32 to the corresponding display size of the display sections 12A to 12D, and selects the calculation section 35. Give to.
【００５０】これにより演算部３５は、フレームメモリ
３２から選出された選出映像信号Ｓ１２に対して、対応
する表示部１２Ａ〜１２Ｄの表示サイズに応じた補間等
の拡大処理を施し、得られた抽出映像信号Ｓ１３を対応
する表示部１２Ａ〜１２Ｄに送出する。As a result, the arithmetic section 35 performs an enlargement process such as interpolation on the selected video signal S12 selected from the frame memory 32 in accordance with the display size of the corresponding display sections 12A to 12D, and obtains the extracted data. The video signal S13 is sent to the corresponding display units 12A to 12D.
【００５１】このようにしてこのビデオウォールシステ
ム１では、各プロジェクタユニット２Ａ〜２Ｄ内におい
て、それぞれ映像データＤ１に対する所定の信号処理を
施し、各プロジェクタユニット２Ａ〜２Ｄの位置関係に
応じてそれぞれ分割される映像部分を表示し得るため、
信号処理装置を構築することなく、パーソナルコンピュ
ータ３と、各プロジェクタユニット２Ａ〜２Ｄ間をそれ
ぞれ１本のツイストペア線４のみで順次接続することが
でき、又この場合当該各プロジェクタユニット２Ａ〜２
Ｄを順次直列的に接続することもでき、ビデオウォール
システム１を設置するための接続配線を大幅に減少させ
ることができる。As described above, in the video wall system 1, predetermined signal processing is performed on the video data D1 in each of the projector units 2A to 2D, and the video data is divided according to the positional relationship of the projector units 2A to 2D. To display the video part
The personal computer 3 and each of the projector units 2A to 2D can be sequentially connected by only one twisted pair line 4 without constructing a signal processing device. In this case, each of the projector units 2A to 2D can be connected.
D can be sequentially connected in series, and the number of connection wirings for installing the video wall system 1 can be greatly reduced.
【００５２】（１−７）第１の実施の形態による動作及
び効果 以上の構成において、このビデオウォールシステム１で
は、各プロジェクタユニット２Ａ〜２Ｄは、それぞれパ
ーソナルコンピュータ３から供給される同一の映像デー
タＤ１及び制御データＤ２をシリアルデータとして取り
込むと、これに基づく映像全体の中から対応して割り当
てられた部分映像を抽出する。(1-7) Operation and Effect According to First Embodiment In the above configuration, in the video wall system 1, each of the projector units 2A to 2D has the same video data supplied from the personal computer 3. When D1 and control data D2 are captured as serial data, a correspondingly allocated partial video is extracted from the entire video based on the data.
【００５３】そして各プロジェクタユニット２Ａ〜２Ｄ
は、それぞれ対応させて抽出した部分映像を表示するよ
うにして全体として映像データＤ１に基づく１つの映像
を表示する。Each of the projector units 2A to 2D
Displays a single video based on the video data D1 as a whole by displaying the corresponding partial video extracted.
【００５４】従ってこのビデオウォールシステム１で
は、プロジェクタユニット２Ａ〜２Ｄの台数に応じた信
号処理装置を構築することなく、各プロジェクタユニッ
ト２Ａ〜２Ｄと、パーソナルコンピュータ３とをそれぞ
れ順次シリアルデータ供給用のツイストペア線４を介し
て接続する分、各プロジェクタユニット２Ａ〜２Ｄ間を
接続する接続配線の数を大幅に減少させると共に、接続
配線が占有する設置面積を格段的に縮小させることがで
き、この結果ビデオウォールシステム１のメンテナンス
作業を格段的に容易にすることができる。Accordingly, in the video wall system 1, each of the projector units 2A to 2D and the personal computer 3 are sequentially connected to each other for serial data supply without building a signal processing device corresponding to the number of the projector units 2A to 2D. The number of connection wirings connecting the projector units 2A to 2D can be significantly reduced and the installation area occupied by the connection wirings can be significantly reduced by the connection via the twisted pair wire 4, and as a result, Maintenance work of the video wall system 1 can be greatly facilitated.
【００５５】またこのビデオウォールシステム１では、
パーソナルコンピュータ３が映像データＤ１に基づく映
像全体の中から各プロジェクタユニット２Ａ〜２Ｄに対
応させて割り当てられた部分映像を抽出して、これを対
応するプロジェクタユニット２Ａ〜２Ｄに表示させるソ
フトウェア処理のみで、各プロジェクタユニット２Ａ〜
２Ｄ全体として１つの映像を表示することができるた
め、回路規模を増設させることなく容易にその表示画面
数を変更することができる。In this video wall system 1,
The personal computer 3 extracts a partial video assigned to each of the projector units 2A to 2D from the entire video based on the video data D1, and displays the partial video on the corresponding projector units 2A to 2D only by software processing. , Each projector unit 2A ~
Since one image can be displayed as the entire 2D, the number of display screens can be easily changed without increasing the circuit scale.
【００５６】以上の構成によれば、このビデオウォール
システム１では、各プロジェクタユニット２Ａ〜２Ｄが
それぞれパーソナルコンピュータ３から供給される同一
のシリアルデータに対して所定の信号処理を施し、得ら
れた各プロジェクタユニット２Ａ〜２Ｄの配置される位
置関係に応じて分割された対応する部分映像をそれぞれ
表示するようにしたことにより、プロジェクタユニット
２Ａ〜２Ｄの台数に応じて信号処理装置を構築すること
なく、パーソナルコンピュータ３と各プロジェクタユニ
ット２Ａ〜２Ｄとをそれぞれ順次ツイストペア線４のみ
で接続することができる分、ビデオウォールシステム１
を設置するための接続配線を大幅に減少させることがで
き、かくして構成を格段的に簡易にし得るビデオウォー
ルシステム１を実現することができる。According to the above configuration, in the video wall system 1, each of the projector units 2A to 2D performs predetermined signal processing on the same serial data supplied from the personal computer 3, and obtains each of the obtained serial data. By displaying corresponding partial images divided according to the positional relationship where the projector units 2A to 2D are arranged, without constructing a signal processing device according to the number of projector units 2A to 2D, Since the personal computer 3 and each of the projector units 2A to 2D can be sequentially connected only by the twisted pair wire 4, the video wall system 1
Thus, the number of connection wirings for installing the video wall system can be greatly reduced, and thus the video wall system 1 which can greatly simplify the configuration can be realized.
【００５７】（２）第２の実施の形態 （２−１）ビデオウォールシステムの全体構成 図２との対応部分に同一符号を付して示す図１２におい
て、４０は全体として第２の実施の形態によるビデオウ
ォールシステムを示し、各プロジェクタユニット２Ａ〜
２Ｄに代わって、レシーバ・デコーダ７Ａ〜７Ｄ、画素
数変換部８Ａ〜８Ｄ、緩衝器９Ａ〜９Ｄ及び画素数変換
制御部１１Ａ〜１１Ｄを同一の配線基板上に形成してな
る集合基板４０ＡＡ〜４０ＤＡが設けられたプロジェク
タユニット４０Ａ〜４０Ｄが構成されている点を除い
て、第１の実施の形態によるビデオウォールシステム１
と全て同様に構成されている。(2) Second Embodiment (2-1) Overall Configuration of Video Wall System In FIG. 12, in which parts corresponding to those in FIG. 1 shows a video wall system according to an embodiment, in which each projector unit 2A to
Instead of 2D, collective substrates 40AA to 40DA in which receiver / decoders 7A to 7D, pixel number conversion units 8A to 8D, buffers 9A to 9D, and pixel number conversion control units 11A to 11D are formed on the same wiring substrate. Video wall system 1 according to the first embodiment except that projector units 40A to 40D provided with
And all have the same configuration.
【００５８】（２−２）第２の実施の形態による動作及
び効果 以上の構成において、このビデオウォールシステム１で
は、各プロジェクタユニット４０Ａ〜４０Ｄごとにそれ
ぞれ対応する部分映像を供給される映像データＤ１に基
づく映像全体の中から抽出するためのレシーバ・デコー
ダ７Ａ〜７Ｄ、画素数変換部８Ａ〜８Ｄ、緩衝器９Ａ〜
９Ｄ及び画素数変換制御部１１Ａ〜１１Ｄを単一の集合
基板４０ＡＡ〜４０ＤＡ上に配設するようにした。(2-2) Operation and Effect of Second Embodiment In the above configuration, in the video wall system 1, the video data D1 to which the partial video corresponding to each of the projector units 40A to 40D is supplied. And decoders 7A to 7D for extracting from the entire video based on the image, pixel number conversion units 8A to 8D, and buffer units 9A to 9D
9D and the number-of-pixels conversion control units 11A to 11D are arranged on a single collective substrate 40AA to 40DA.
【００５９】従ってこのビデオウォールシステム１で
は、各プロジェクタユニット４０Ａ〜４０Ｄ内で各回路
間を接続するのに必要な配線の数及び又は長さを格段的
に減少させることができ、その分だけ当該配線内に生じ
る不要な輻射信号を減少させることができる。Therefore, in the video wall system 1, the number and / or length of wiring required to connect each circuit in each of the projector units 40A to 40D can be remarkably reduced. Unwanted radiation signals generated in the wiring can be reduced.
【００６０】以上の構成によれば、このビデオウォール
システム４０では、各プロジェクタユニット４０Ａ〜４
０Ｄを、それぞれ対応する各回路７Ａ〜７Ｄ、８Ａ〜８
Ｄ、９Ａ〜９Ｄ及び１１Ａ〜１１Ｄを単一の集合基板４
０ＡＡ〜４０ＤＡ上に形成するようにしたことにより、
各プロジェクタユニット４０Ａ〜４０Ｄ内の各回路間の
配線の数及び又は長さを格段的に減少させることがで
き、かくしてより一層構成を簡易にし得るビデオウォー
ルシステム４０を実現することができる。According to the above configuration, in the video wall system 40, each of the projector units 40A to 4A
0D is assigned to each of the corresponding circuits 7A to 7D and 8A to 8
D, 9A to 9D and 11A to 11D as a single collective substrate 4
By forming on 0AA-40DA,
The number and / or length of the wiring between the circuits in each of the projector units 40A to 40D can be remarkably reduced, and the video wall system 40 that can further simplify the configuration can be realized.
【００６１】（３）他の実施の形態 なお上述の実施の形態においては、本発明をビデオウォ
ールシステム１に適用するようにした場合について述べ
たが、本発明はこれに限らず、マルチ画面表示システム
としては、例えば図２との対応部分に同一符号を付して
示す図１３のように、パーソナルコンピュータ３から供
給される映像データＤ１及び制御データＤ２を分配器５
１により分配した後、各プロジェクタユニット５０Ａ〜
５０Ｄに対応して設けられた緩衝器９Ａ〜９Ｄを介して
当該各プロジェクタユニット５０Ａ〜５０Ｄに与えるビ
デオウォールシステム５０に適用するようにしても良
く、この場合緩衝器９Ａ〜９Ｄがそれぞれ各プロジェク
タユニット５０Ａ〜５０Ｄ内に構成されない分、各プロ
ジェクタユニット５０Ａ〜５０Ｄの構成をビデオウォー
ルシステム１に比べてより一層簡略化することができ
る。(3) Other Embodiments In the above embodiment, the case where the present invention is applied to the video wall system 1 has been described. However, the present invention is not limited to this, and the present invention is not limited to this. As a system, for example, as shown in FIG. 13 in which parts corresponding to those in FIG. 2 are assigned the same reference numerals, video data D1 and control data D2 supplied from a personal computer 3 are distributed to a distributor 5
1 and then the projector units 50A-
The present invention may be applied to a video wall system 50 provided to each of the projector units 50A to 50D via buffers 9A to 9D provided corresponding to the respective projector units 50A to 50D. The configuration of each of the projector units 50A to 50D can be further simplified as compared with the video wall system 1 because the configuration is not included in the 50A to 50D.
【００６２】また上述の実施の形態においては、本発明
をビデオウォールシステム４０に適用するようにした場
合について述べたが、本発明はこれに限らず、例えば図
１２との対応部分に同一符号を付して示す図１４のよう
に、パーソナルコンピュータ３から供給される映像デー
タＤ１及び制御データＤ２を分配器５１により分配した
後、各プロジェクタユニット６０Ａ〜６０Ｄに対応して
設けられた緩衝器９Ａ〜９Ｄを介して当該各プロジェク
タユニット６０Ａ〜６０Ｄに与えるビデオウォールシス
テム６０に適用するようにしても良く、この場合緩衝器
９Ａ〜９Ｄがそれぞれ各プロジェクタユニット４０Ａ〜
４０Ｄの集合基板４０ＡＡ〜４０ＤＡ内に構成されない
分、各集合基板６０ＡＡ〜６０ＤＡの構成をビデオウォ
ールシステム４０に比べて、一段と層簡略化することが
できる。Further, in the above-described embodiment, a case has been described in which the present invention is applied to the video wall system 40. However, the present invention is not limited to this, and the same reference numerals are assigned to, for example, portions corresponding to FIG. As shown in FIG. 14 attached thereto, after the video data D1 and the control data D2 supplied from the personal computer 3 are distributed by the distributor 51, the buffers 9A to 9A provided for the respective projector units 60A to 60D. The present invention may be applied to a video wall system 60 provided to each of the projector units 60A to 60D via the 9D. In this case, the shock absorbers 9A to 9D are respectively connected to the projector units 40A to 40D.
The structure of each of the collective substrates 60AA to 60DA can be further simplified as compared with the video wall system 40 because the components are not configured in the collective substrates 40AA to 40DA of 40D.
【００６３】さらに上述の実施の形態においては、本発
明をプロジェクタユニット２Ａ〜２Ｄ又は４０Ａ〜４０
Ｄを用いた表示面が４面でなるビデオウォールシステム
１又は４０に適用するように場合について述べたが、本
発明はこれに限らず、例えば図２との対応部分に同一符
号を付して示す図１５のように、パーソナルコンピュー
タ３から供給される映像データＤ１及び制御データＤ２
を分配器５１により分配した後、緩衝器９Ａ〜９Ｃを介
してプロジェクタユニット２Ａ〜２Ｄと同一構造のプロ
ジェクタユニット７０ＡＡ〜７０ＡＣ、７０ＢＡ〜７０
ＢＣ及び７０ＣＡ〜７０ＣＣがそれぞれ順次直列的に接
続されてなるプロジェクタユニット群７０Ａ〜７０Ｃに
与えるビデオウォールシステム７０に適用するようにし
ても良い。Further, in the above embodiment, the present invention is applied to the projector units 2A to 2D or 40A to 40A.
The case where the present invention is applied to the video wall system 1 or 40 having four display surfaces using D has been described. However, the present invention is not limited thereto. As shown in FIG. 15, the video data D1 and the control data D2 supplied from the personal computer 3
Are distributed by the distributor 51, and then the projector units 70AA to 70AC, 70BA to 70 having the same structure as the projector units 2A to 2D via the buffers 9A to 9C.
The present invention may be applied to a video wall system 70 provided to projector unit groups 70A to 70C in which BCs and 70CA to 70CC are sequentially connected in series.
【００６４】さらに上述の実施の形態においては、本発
明をビデオウォールシステム４０に適用するようにした
場合について述べたが、本発明はこれに限らず、例えば
図１２との対応部分に同一符号を付して示す図１６のよ
うに、各集合基板４０ＡＡ〜４０ＤＡの画素数変換部８
Ａ〜８Ｄ及び画素数変換制御部１１Ａ〜１１Ｄに代わっ
て、当該画素数変換部８Ａ〜８Ｄ及び画素数変換制御部
１１Ａ〜１１Ｄにおける信号処理と同様の信号処理を行
う映像信号処理部８１Ａ〜８１Ｄが設けられた集合基板
８０ＡＡ〜８０ＤＡを用いたビデオウォールシステム８
０に適用するようにしても良く、この場合各プロジェク
タユニット８０Ａ〜８０Ｄの構成が一段と簡略化される
ことにより、ビデオウォールシステム８０の構成をビデ
オウォールシステム１の構成と比べて格段的に簡略化す
ることができると共に、各プロジェクタユニット８０Ａ
〜８０Ｄ内の不要な輻射信号を格段的に減少させること
ができる。Further, in the above-described embodiment, a case has been described in which the present invention is applied to the video wall system 40. However, the present invention is not limited to this. As shown in FIG. 16 attached thereto, the pixel number conversion unit 8 of each of the collective substrates 40AA to 40DA
Video signal processing units 81A to 81D that perform the same signal processing as the signal processing in the pixel number conversion units 8A to 8D and the pixel number conversion control units 11A to 11D instead of the A to 8D and the pixel number conversion control units 11A to 11D. Wall system 8 using collective substrates 80AA to 80DA provided with
0. In this case, the configuration of each of the projector units 80A to 80D is further simplified, so that the configuration of the video wall system 80 is significantly simplified as compared with the configuration of the video wall system 1. And each projector unit 80A
Unnecessary radiation signals within ８０80D can be significantly reduced.
【００６５】さらに上述の実施の形態においては、表示
装置としての各プロジェクタユニット２Ａ〜２Ｄにそれ
ぞれ同一の映像データＤ１をシリアルで供給する映像デ
ータ供給手段として、パーソナルコンピュータ３のディ
ジタル映像信号生成部５を適用するようにした場合につ
いて述べたが、本発明はこれに限らず、映像データ供給
手段としては、この他種々のものを広く適用することが
できる。In the above-described embodiment, the digital video signal generator 5 of the personal computer 3 serves as video data supply means for serially supplying the same video data D1 to each of the projector units 2A to 2D as display devices. Has been described, but the present invention is not limited to this, and various other video data supply means can be widely applied.
【００６６】さらに上述の実施の形態においては、映像
データ供給手段から供給される映像データに基づく映像
が各表示装置の位置関係に応じて分割された映像部分の
うち、それぞれ対応する映像部分を表す映像データを抽
出する抽出手段として、レシーバ・デコーダ７Ａ〜７Ｄ
から与えられたディジタル映像信号Ｓ１に基づく映像の
うち、各プロジェクタユニット２Ａ〜２Ｄの位置関係に
応じてそれぞれ分割される映像部分のうちの対応する映
像のみを抽出する画素数変換制御部１１Ａに適用するよ
うにした場合について述べたが、本発明はこれに限ら
ず、抽出手段としてはこの他種々のものを広く適用する
ことができる。Further, in the above-described embodiment, the video based on the video data supplied from the video data supply means represents the corresponding video portion among the video portions divided according to the positional relationship of each display device. Receiver / decoders 7A to 7D as extraction means for extracting video data
Is applied to the pixel number conversion control unit 11A that extracts only the corresponding video among the video parts that are respectively divided according to the positional relationship between the projector units 2A to 2D among the video based on the digital video signal S1 given by However, the present invention is not limited to this, and various other extracting means can be widely applied.
【００６７】さらに上述の実施の形態においては、抽出
手段によって抽出された映像データに基づく映像部分を
拡大する拡大手段として、画素数変換制御部１１Ａの制
御に基づいて、ディジタル映像信号Ｓ１に基づく映像の
うち、各プロジェクタユニット２Ａ〜２Ｄの位置関係に
応じてそれぞれ分割される映像部分のうちの対応する映
像のみを抽出するように画素数を変換する画素数変換部
８Ａを適用するようにした場合について述べたが、本発
明はこれに限らず、拡大手段としてはこの他種々のもの
に広く適用することができる。Further, in the above-described embodiment, as an enlargement means for enlarging an image portion based on the image data extracted by the extraction means, an image based on the digital image signal S1 is controlled based on the control of the pixel number conversion control section 11A. Of the projector units 2A to 2D, the pixel number conversion unit 8A that converts the number of pixels so as to extract only the corresponding video among the video portions divided according to the positional relationship of the projector units 2A to 2D is applied. However, the present invention is not limited to this, and can be widely applied to various other types of enlargement means.
【００６８】さらに上述の実施の形態においては、各プ
ロジェクタユニット２Ａ〜２Ｄにパーソナルコンピュー
タ３から供給される映像データＤ１を分岐して取り込む
と共に、当該映像データＤ１を配線としてのツイストペ
ア線４を介して順次直列的に接続される次段のプロジェ
クタユニット２Ａ〜２Ｄに送出する映像データ分岐手段
として、レシーバ・デコーダ７Ａ〜７Ｄを適用するよう
にした場合について述べたが、本発明はこれに限らず、
映像データ分岐手段としてはこの他種々のものに広く適
用することができる。Further, in the above-described embodiment, the video data D1 supplied from the personal computer 3 is branched and taken into each of the projector units 2A to 2D, and the video data D1 is supplied via the twisted pair wire 4 as a wiring. Although the case where the receiver / decoders 7A to 7D are applied as the video data branching means to be sent to the next-stage projector units 2A to 2D sequentially connected in series has been described, the present invention is not limited to this.
The video data branching means can be widely applied to various other devices.
【００６９】[0069]
【発明の効果】上述のように本発明によれば、マルチ画
面表示システムに、各表示装置にそれぞれ同一の映像デ
ータをシリアルデータとして供給する映像データ供給手
段と、映像データ供給手段及び各表示装置間をそれぞれ
並列的に接続し又は、映像データ供給手段から引き出さ
れ、各表示装置を順次介して直列的に接続するシリアル
通信用の配線とを設けるようにしたことにより、各表示
装置内で対応する表示面に表示する、映像データ供給手
段から供給される映像データに基づく映像が各表示装置
の位置関係に応じて分割された映像部分のうち、それぞ
れ対応する映像部分を抽出する分、各表示装置間の接続
配線を大幅に減少させることができ、かくして構成を格
段的に簡略化させ得るマルチ画面表示システムを実現す
ることができる。As described above, according to the present invention, to a multi-screen display system, video data supply means for supplying the same video data to each display device as serial data, video data supply means and each display device The connection between each display device is provided in parallel with each other, or with the wiring for serial communication that is drawn out from the video data supply means and serially connected through each display device in series. The video based on the video data supplied from the video data supply means, which is displayed on the display surface to be displayed, is divided according to the positional relationship of each display device. A multi-screen display system can be realized in which the number of connection wires between the devices can be greatly reduced, and thus the configuration can be greatly simplified.
【図１】第１の実施の形態によるビデオウォールシステ
ムの構成を示す略線的斜視図である。FIG. 1 is a schematic perspective view showing a configuration of a video wall system according to a first embodiment.
【図２】第１の実施の形態によるビデオウォールシステ
ムの構成を示すブロック図である。FIG. 2 is a block diagram illustrating a configuration of a video wall system according to the first embodiment.
【図３】パーソナルコンピュータの構成を示すブロック
図である。FIG. 3 is a block diagram illustrating a configuration of a personal computer.
【図４】パーソナルコンピュータの制御部に内蔵される
ＲＯＭのアドレスと対応するデータを示す略線図であ
る。FIG. 4 is a schematic diagram illustrating data corresponding to an address of a ROM built in a control unit of the personal computer.
【図５】プロジェクタユニットを制御する制御信号を発
生するタイミングを示すタイミングチャートである。FIG. 5 is a timing chart showing timing for generating a control signal for controlling the projector unit.
【図６】エンコーダ・トランスミッタ及びレシーバ・デ
コーダの構成を示すブロック図である。FIG. 6 is a block diagram illustrating a configuration of an encoder / transmitter and a receiver / decoder.
【図７】緩衝器の構成を示すブロック図である。FIG. 7 is a block diagram showing a configuration of a shock absorber.
【図８】画素数変換制御部の構成を示すブロック図であ
る。FIG. 8 is a block diagram illustrating a configuration of a pixel number conversion control unit.
【図９】ディジタル映像信号の種類が異なる場合の表示
を示す略線図である。FIG. 9 is a schematic diagram showing a display when the types of digital video signals are different.
【図１０】表示すべき原画像の画素及びプロジェクタの
画素の構造を示す略線図である。FIG. 10 is a schematic diagram illustrating the structure of pixels of an original image to be displayed and pixels of a projector.
【図１１】画素数変換部の構成を示すブロック図であ
る。FIG. 11 is a block diagram illustrating a configuration of a pixel number conversion unit.
【図１２】第２の実施の形態によるビデオウォールシス
テムの構成を示すブロック図である。FIG. 12 is a block diagram illustrating a configuration of a video wall system according to a second embodiment.
【図１３】他の実施の形態によるビデオウォールシステ
ムの構成を示すブロック図である。FIG. 13 is a block diagram showing a configuration of a video wall system according to another embodiment.
【図１４】他の実施の形態によるビデオウォールシステ
ムの構成を示すブロック図である。FIG. 14 is a block diagram showing a configuration of a video wall system according to another embodiment.
【図１５】他の実施の形態によるビデオウォールシステ
ムの構成を示すブロック図である。FIG. 15 is a block diagram showing a configuration of a video wall system according to another embodiment.
【図１６】他の実施の形態によるビデオウォールシステ
ムの構成を示すブロック図である。FIG. 16 is a block diagram showing a configuration of a video wall system according to another embodiment.
１、４０、５０、６０、７０、８０……ビデオウォール
システム、２Ａ〜２Ｄ……プロジェクタユニット、３…
…パーソナルコンピュータ、４……ツイストペア線、５
……映像信号生成部、６……エンコーダ・トランスミッ
タ、７Ａ〜７Ｄ……レシーバ・デコーダ、８Ａ〜８Ｄ…
…画素数変換部、９Ａ〜９Ｄ……緩衝器、１０……制御
部、１１Ａ〜１１Ｄ……画素数変換制御部、１２Ａ〜１
２Ｄ……表示部、４０ＡＡ〜４０ＤＡ、６０ＡＡ〜６０
ＤＡ、８０ＡＡ〜８０ＤＡ……集合基板、Ｄ１……映像
データ、Ｄ２……制御データ、Ｓ１……ディジタル映像
信号、Ｓ２……制御信号。1, 40, 50, 60, 70, 80 ... Video wall system, 2A to 2D ... Projector unit, 3 ...
... personal computer, 4 ... twisted pair wire, 5
... Video signal generator 6, encoder / transmitter, 7A to 7D receiver / decoder, 8A to 8D
... Pixel number conversion unit, 9A to 9D buffer, 10 control unit, 11A to 11D pixel number conversion control unit, 12A to 1
2D: display unit, 40AA to 40DA, 60AA to 60
DA, 80AA to 80DA: collective board, D1: video data, D2: control data, S1: digital video signal, S2: control signal.
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C058 BA23 BA25 BB25 EA03 5C080 AA01 AA09 BB06 CC06 CC07 DD23 EE17 EE32 FF09 GG10 GG11 JJ01 JJ02 JJ04 5C082 AA34 BA02 BA12 BB01 BD07 CA33 DA01 MM00 MM04 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5C058 BA23 BA25 BB25 EA03 5C080 AA01 AA09 BB06 CC06 CC07 DD23 EE17 EE32 FF09 GG10 GG11 JJ01 JJ02 JJ04 5C082 AA34 BA02 BA12 BB01 BD07 CA33 DA01 MM00 MM04
Claims (5)
置の表示面に、供給される映像データに基づく映像がそ
れぞれ各上記表示装置の位置関係に応じて分割されてな
る映像部分をそれぞれ表示するようにして、各上記表示
面の全面に亘って上記映像データに基づく上記映像を表
すマルチ画面表示システムにおいて、 各上記表示装置にそれぞれ同一の上記映像データをシリ
アルデータとして供給する映像データ供給手段と、 上記映像データ供給手段及び各上記表示装置間をそれぞ
れ並列的に接続し又は、上記映像データ供給手段から引
き出され、各上記表示装置を順次介して直列的に接続す
るシリアル通信用の配線とを具えることを特徴とするマ
ルチ画面表示システム。An image based on video data supplied is divided on the display surfaces of a plurality of display devices arranged in a predetermined positional relationship according to the positional relationship of the display devices. A multi-screen display system for displaying the video based on the video data over the entire display surface so as to display the video data; supplying the same video data to each of the display devices as serial data; Means, a line for serial communication which connects the video data supply means and each of the display devices in parallel, or which is drawn out from the video data supply means and serially connected through each of the display devices. And a multi-screen display system.
に基づく映像が各上記表示装置の上記位置関係に応じて
分割された上記映像部分のうち、それぞれ対応する上記
映像部分を表す映像データを抽出する抽出手段と、 上記抽出手段によって抽出された上記映像データに基づ
く上記映像部分を拡大する拡大手段とを具え、上記拡大
手段によって拡大された上記映像部分を対応する上記表
示面にそれぞれ表示することを特徴とする請求項１に記
載のマルチ画面表示システム。2. The display device according to claim 1, wherein each of the display devices corresponds to one of the image portions obtained by dividing the image based on the image data supplied from the image data supply unit in accordance with the positional relationship of each of the display devices. Extraction means for extracting video data representing the video part, and enlargement means for enlarging the video part based on the video data extracted by the extraction means, corresponding to the video part enlarged by the enlargement means 2. The multi-screen display system according to claim 1, wherein the information is displayed on each of the display surfaces.
く映像の上記映像部分の画素数を各上記表示装置のうち
の対応する表示装置の画素数に変換するようにして当該
映像部分を拡大することを特徴とする請求項２に記載の
マルチ画面表示システム。3. The enlargement means converts the number of pixels of an image portion of an image based on the image data extracted by the extraction means into the number of pixels of a corresponding one of the display devices. The multi-screen display system according to claim 2, wherein the image portion is enlarged by performing the operation.
を分岐して取り込むと共に、上記配線を介して順次直列
的に接続される次段の表示装置に上記映像データを送出
する映像データ分岐手段を具え、 上記映像データ分岐手段は、 上記映像データを分岐して取り込む際に、当該映像デー
タをパラレルデータとして変換すると共に、上記映像デ
ータを上記配線を介して順次直列的に接続される次段の
表示装置に送出する際に、当該映像データをシリアルデ
ータとして変換することを特徴とする請求項１に記載の
マルチ画面表示システム。4. Each of the display devices branches and takes in the video data supplied from the video data supply means, and connects the video data to a next-stage display device sequentially connected in series via the wiring. Video data branching means for transmitting data; the video data branching means converts the video data as parallel data when branching and capturing the video data, and sequentially converts the video data through the wiring 2. The multi-screen display system according to claim 1, wherein the video data is converted as serial data when the video data is transmitted to a next-stage display device connected in series.
プから構成し、又は同一の配線基板上に配設することを
特徴とする請求項２に記載のマルチ画面表示システム。5. The display device according to claim 2, wherein in each of said display devices, said extracting means and said enlarging means are constituted by a single silicon chip or are arranged on the same wiring board. Multi-screen display system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11233167A JP2001056671A (en) | 1999-08-19 | 1999-08-19 | Multi-picture display system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11233167A JP2001056671A (en) | 1999-08-19 | 1999-08-19 | Multi-picture display system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001056671A true JP2001056671A (en) | 2001-02-27 |
Family
ID=16950783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11233167A Pending JP2001056671A (en) | 1999-08-19 | 1999-08-19 | Multi-picture display system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001056671A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002207247A (en) * | 2001-01-11 | 2002-07-26 | Seiko Epson Corp | Projection display system and projector for the same |
| JP2005316039A (en) * | 2004-04-28 | 2005-11-10 | Nanao Corp | Image display device |
| JP2009080455A (en) * | 2007-05-14 | 2009-04-16 | Christie Digital Systems Usa Inc | Configurable imaging system |
| US8362970B2 (en) | 2007-05-14 | 2013-01-29 | Christie Digital Systems Usa, Inc. | Configurable imaging system |
| US9047039B2 (en) | 2007-05-14 | 2015-06-02 | Christie Digital Systems Usa, Inc. | Configurable imaging system |
| JP2016004159A (en) * | 2014-06-17 | 2016-01-12 | キヤノン株式会社 | Image display apparatus, control method thereof, and program |
| JP2017142339A (en) * | 2016-02-09 | 2017-08-17 | キヤノン株式会社 | Display system and display system control method |
-
1999
- 1999-08-19 JP JP11233167A patent/JP2001056671A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002207247A (en) * | 2001-01-11 | 2002-07-26 | Seiko Epson Corp | Projection display system and projector for the same |
| JP2005316039A (en) * | 2004-04-28 | 2005-11-10 | Nanao Corp | Image display device |
| JP2009080455A (en) * | 2007-05-14 | 2009-04-16 | Christie Digital Systems Usa Inc | Configurable imaging system |
| US8362970B2 (en) | 2007-05-14 | 2013-01-29 | Christie Digital Systems Usa, Inc. | Configurable imaging system |
| US8410995B2 (en) | 2007-05-14 | 2013-04-02 | Christie Digital Systems Usa, Inc. | Configurable imaging system |
| US8427391B2 (en) | 2007-05-14 | 2013-04-23 | Christie Digital Systems Usa, Inc. | Configurable imaging system |
| US9047039B2 (en) | 2007-05-14 | 2015-06-02 | Christie Digital Systems Usa, Inc. | Configurable imaging system |
| JP2016004159A (en) * | 2014-06-17 | 2016-01-12 | キヤノン株式会社 | Image display apparatus, control method thereof, and program |
| JP2017142339A (en) * | 2016-02-09 | 2017-08-17 | キヤノン株式会社 | Display system and display system control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7242370B2 (en) | Display apparatus, method of controlling the same, and multidisplay system | |
| CN204707190U (en) | The point-to-point synchronization processing apparatus of 4K2K image | |
| JP3374864B2 (en) | Circuit and method for synchronizing pixel data | |
| WO2020207144A1 (en) | Display apparatus, image display method, and electronic device | |
| JPH0832904A (en) | Multipanel display system | |
| EP1438863A1 (en) | Digital video data signal processing system and method of processing digital video data signals for display | |
| JP2001056671A (en) | Multi-picture display system | |
| US6948022B2 (en) | Digital image transfer controller | |
| JPH09134153A (en) | Display system | |
| JP3374806B2 (en) | Multi-screen display system with fixed pixel display | |
| JPH02109198A (en) | Multiple point monitoring device | |
| US5633655A (en) | Television image processing apparatus | |
| JPH0614203A (en) | Video control circuit for application on multiple media | |
| US5754244A (en) | Image display apparatus with line number conversion | |
| CN112349233B (en) | Server device | |
| KR100373756B1 (en) | Apparatus for image displaing with image signal input terminal of common and Method for image displaing thereof | |
| US5923322A (en) | Enhanced feature connector for an overlay board | |
| KR20060009597A (en) | Method for composing video signal, apparatus for composing video signal, display system, display apparatus and control method of the display apparatus | |
| US6912000B1 (en) | Picture processing apparatus | |
| TWI252450B (en) | Display apparatus and display wall with the same | |
| NL1007353C2 (en) | Bus for a VGA interface card. | |
| JPH11305724A (en) | Pdp display device | |
| JPH11338408A (en) | Scan converter | |
| JP2002341846A (en) | Digital video signal processor | |
| JP3561293B2 (en) | Image processing device |