JP2001054134A - Video encoder circuit - Google Patents
Video encoder circuitInfo
- Publication number
- JP2001054134A JP2001054134A JP11227646A JP22764699A JP2001054134A JP 2001054134 A JP2001054134 A JP 2001054134A JP 11227646 A JP11227646 A JP 11227646A JP 22764699 A JP22764699 A JP 22764699A JP 2001054134 A JP2001054134 A JP 2001054134A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- video encoder
- rgb
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Processing Of Color Television Signals (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＹＵＶ信号からビ
デオ信号やＲＧＢ信号を生成するビデオエンコーダ回路
に関する。The present invention relates to a video encoder circuit for generating a video signal and an RGB signal from a YUV signal.
【０００２】[0002]
【従来の技術】例えばデジタルカメラにあっては、撮影
により得られるＹＵＶ信号から、外部出力するためのビ
デオ信号と液晶ファインダを駆動するためのＲＧＢ信号
とを生成するビデオエンコーダが設けられている。2. Description of the Related Art For example, a digital camera is provided with a video encoder for generating a video signal for external output and an RGB signal for driving a liquid crystal finder from a YUV signal obtained by photographing.
【０００３】図８はそのビデオエンコーダの入出力信号
と周辺回路との関係を例示するもので、ビデオエンコー
ダ１１には、撮影により得られたデジタル値のＹＵＶ信
号と複合同期信号ＣＳＹＮＣ及び基準クロックが入力さ
れる。ビデオエンコーダ１１は、これらの入力によりア
ナログ値のビデオ信号とＲＧＢ信号とを生成して出力す
る。FIG. 8 illustrates the relationship between the input / output signals of the video encoder and peripheral circuits. The video encoder 11 receives a digital value YUV signal obtained by shooting, a composite synchronization signal CSYNC, and a reference clock. Is entered. The video encoder 11 generates and outputs analog value video signals and RGB signals based on these inputs.
【０００４】このうち、ＲＧＢ信号はアナログＴＦＴイ
ンタフェース（Ｉ／Ｆ）回路１２に送られ、ここで外部
入力されるＦＲＰ（Ｆｉｅｌｄ Ｒｅｖｅｒｃｅ Ｐｕ
ｌｓｅ）信号により水平ライン及びフィールド毎に極性
を反転したアナログ値のＲＧＢ信号が生成されて、液晶
ファインダを構成するＴＦＴ液晶パネルの駆動回路（図
示せず）に供給される。Among these, the RGB signals are sent to an analog TFT interface (I / F) circuit 12, where they are input externally to an FRP (Field Reverse Pu).
1se), an RGB signal having an analog value of which polarity is inverted for each horizontal line and each field is generated by the signal, and is supplied to a driving circuit (not shown) of a TFT liquid crystal panel constituting a liquid crystal finder.
【０００５】図９は上記ビデオエンコーダ１１内の詳細
な回路構成を示すものである。同図で、例えばＣＣＩＲ
６５６フォーマットの８ビット（または１６ビット）の
パラレル画素データ列でなる４：２：２のＹＵＶデータ
がビデオエンコーダ１１に入力されると、このＹＵＶデ
ータは補間回路１３により４：４：４の同ＹＵＶデータ
に補間処理された後にローパスフィルタ（ＬＰＦ）１４
１〜１４３及び変換回路１５に出力される。FIG. 9 shows a detailed circuit configuration in the video encoder 11. In the figure, for example, CCIR
When 4: 2: 2 YUV data consisting of an 8-bit (or 16-bit) parallel pixel data string in 656 format is input to the video encoder 11, the YUV data is interpolated by the interpolation circuit 13 into a 4: 4: 4 YUV data. Low-pass filter (LPF) 14 after being interpolated to YUV data
1 to 143 and the conversion circuit 15.
【０００６】ローパスフィルタ１４１〜１４３は、ＹＵ
Ｖの各周波数成分のみを選択的に通過させるもので、そ
の出力が複数の加算器及び乗算器よりなる演算回路１６
に送られる。The low-pass filters 141 to 143 are
V, which selectively passes only each frequency component, and whose output is an arithmetic circuit 16 comprising a plurality of adders and multipliers.
Sent to
【０００７】この演算回路１６では、Ｕ，Ｖ信号をサブ
キャリア信号（ｆSC）発生部１８からのサブキャリア信
号のサイン／コサイン位相によりそれぞれ変調した後に
加算し、この加算信号にバースト信号発生部１９からの
バースト信号を重畳し、さらに同期信号発生部１７で発
振した水平同期信号及び垂直同期信号を重畳したＹ信号
をさらに重畳することによりビデオ信号を生成すること
ができるもので、こうして得られたビデオ信号をＤ／Ａ
変換器２０を介することで円滑に変化するアナログのビ
デオ信号として、外部へ導出する。The arithmetic circuit 16 modulates the U and V signals according to the sine / cosine phases of the subcarrier signal from the subcarrier signal ( fsc ) generator 18 and adds the modulated signals to the burst signal generator. The video signal can be generated by superimposing the burst signal from the signal 19 and further superimposing the Y signal on which the horizontal synchronization signal and the vertical synchronization signal oscillated by the synchronization signal generation unit 17 are further superimposed. D / A
It is derived to the outside as an analog video signal that changes smoothly through the converter 20.
【０００８】一方、変換回路１５は、４：４：４のＹＵ
Ｖ信号から直接演算によりＲＧＢ信号を算出するもの
で、その出力をそれぞれＤ／Ａ変換器２１１〜２１３に
よりアナログ化して、上記アナログＴＦＴインタフェー
ス回路１２へ出力することとなる。On the other hand, the conversion circuit 15 uses a 4: 4: 4 YU
The RGB signals are directly calculated from the V signal, and the outputs are converted into analog signals by the D / A converters 211 to 213 and output to the analog TFT interface circuit 12.
【０００９】なお、上記複合同期信号ＣＳＹＮＣ及び基
準クロックは共にビデオタイミング信号発生部２２に入
力され、ここで各種タイミング信号が生成されて、この
ビデオエンコーダ１１内の各回路に供給される。The composite synchronizing signal CSYNC and the reference clock are both input to a video timing signal generator 22, where various timing signals are generated and supplied to each circuit in the video encoder 11.
【００１０】また、上記ビデオエンコーダ１１はアナロ
グのＲＧＢ信号を生成するものとして説明したが、対象
となるＴＦＴ液晶パネルの駆動回路がデジタル動作をす
るものである場合には、図１０に示すような構成とな
る。Although the video encoder 11 has been described as generating analog RGB signals, if the drive circuit of the target TFT liquid crystal panel operates digitally, the video encoder 11 generates the RGB signals as shown in FIG. Configuration.
【００１１】図１０はそのビデオエンコーダの入出力信
号と周辺回路との関係を例示するもので、ビデオエンコ
ーダ３１には、撮影により得られたデジタル値のＹＵＶ
信号と複合同期信号ＣＳＹＮＣ及び基準クロックが入力
される。ビデオエンコーダ３１は、これらの入力により
アナログ値のビデオ信号とデジタル値のＲＧＢ信号とを
生成して出力する。FIG. 10 exemplifies the relationship between input / output signals of the video encoder and peripheral circuits. A video encoder 31 has a YUV of a digital value obtained by photographing.
The signal, the composite synchronization signal CSYNC and the reference clock are input. The video encoder 31 generates and outputs an analog video signal and a digital RGB signal by these inputs.
【００１２】また、このビデオエンコーダ３１に並列し
て、対象となるＴＦＴ液晶パネルでの輝度や色相、彩度
等を補正するためのアナログγ補正回路３２が設けられ
る。このアナログγ補正回路３２は、与えられる電圧設
定値により、ＴＦＴ液晶パネルの表示素子としてのγ値
に対応した信号を出力する。An analog gamma correction circuit 32 is provided in parallel with the video encoder 31 for correcting luminance, hue, saturation and the like in the target TFT liquid crystal panel. The analog γ correction circuit 32 outputs a signal corresponding to the γ value as a display element of the TFT liquid crystal panel according to the applied voltage setting value.
【００１３】図１１は上記ビデオエンコーダ３１内の詳
細な回路構成を示すもので、基本的には上記図９に示し
たものと同様であるので、同一部分には同一符号を付し
てその説明は省略する。FIG. 11 shows a detailed circuit configuration in the video encoder 31. Basically, it is the same as that shown in FIG. Is omitted.
【００１４】しかして、変換回路１５の出力するデジタ
ル値のＲＧＢ信号は、Ｄ／Ａ変換器２１１〜２１３を介
することなく、直接外部出力される。The digital RGB signals output from the conversion circuit 15 are directly output to the outside without going through the D / A converters 211 to 213.
【００１５】[0015]
【発明が解決しようとする課題】上述した如く図８、図
９のビデオエンコーダ１１は、出力したＲＧＢ信号を表
示対象となるＴＦＴ液晶パネルの駆動回路に直接供給す
ることができず、アナログＴＦＴインタフェース回路１
２を併設することが必要となると共に、実際にはさらに
コントラスト、ブライト、γ、色バランス等の多くの調
整を行なう必要がある。As described above, the video encoder 11 shown in FIGS. 8 and 9 cannot directly supply the output RGB signals to the driving circuit of the TFT liquid crystal panel to be displayed, and therefore the analog TFT interface Circuit 1
In addition to the necessity of providing two, a large number of adjustments such as contrast, bright, γ, and color balance are actually required.
【００１６】また、上記図１０、図１１のビデオエンコ
ーダ３１も、表示対象となるＴＦＴ液晶パネルの駆動回
路のためにはアナログγ補正回路３２を併設することが
必須となる。The video encoder 31 shown in FIGS. 10 and 11 also needs to be provided with an analog gamma correction circuit 32 for the drive circuit of the TFT liquid crystal panel to be displayed.
【００１７】このように、４：２：２のＹＵＶ信号か
ら、外部出力するためのアナログのビデオ信号と表示対
象に供給するためのアナログまたはデジタルのＲＧＢ信
号とを生成するビデオエンコーダそれ自体は、表示対象
の特性等に合わせた各種の補正、調整を行なうための回
路を有しておらず、それらの回路を適宜併設することで
回路規模が大きくなってしまうと共に、配線等の手間も
多大なものとなってしまうという不具合があった。As described above, the video encoder itself that generates an analog video signal for external output and an analog or digital RGB signal for supply to a display target from the 4: 2: 2 YUV signal is It does not have a circuit for performing various corrections and adjustments in accordance with the characteristics of the display target, etc., and by appropriately providing such circuits, the circuit scale becomes large, and the labor for wiring and the like is enormous. There was a problem that it became something.
【００１８】本発明は上記のような実情に鑑みてなされ
たもので、その目的とするところは、小さな回路規模と
しながらも、各種調整を行なうことが可能なビデオエン
コーダ回路を提供することにある。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a video encoder circuit capable of performing various adjustments while having a small circuit scale. .
【００１９】[0019]
【課題を解決するための手段】請求項１記載の発明は、
ＹＵＶ信号をＲＧＢ信号に変換する変換手段と、この変
換手段で得たＲＧＢ信号のγ特性を補正するγ補正手段
と、このγ補正手段で補正されたＲＧＢ信号の各ゲイン
を調整するゲイン調整手段と、このゲイン調整手段を経
たＲＧＢ信号の水平同期タイミング及びフィールド切換
タイミング毎に反転する反転信号を生成する反転信号生
成手段と、この反転信号生成手段で得た反転信号に基づ
いて上記ゲイン調整手段を経たＲＧＢ信号を所定タイミ
ングで極性反転する反転手段とを同一集積回路内に具備
したことを特徴とする。According to the first aspect of the present invention,
Conversion means for converting a YUV signal into an RGB signal, gamma correction means for correcting the gamma characteristic of the RGB signal obtained by the conversion means, and gain adjustment means for adjusting each gain of the RGB signal corrected by the gamma correction means An inversion signal generation means for generating an inversion signal which is inverted at each horizontal synchronization timing and a field switching timing of the RGB signal passing through the gain adjustment means; and the gain adjustment means based on the inversion signal obtained by the inversion signal generation means. And inverting means for inverting the polarity of the RGB signal having passed through at a predetermined timing in the same integrated circuit.
【００２０】このような構成とすれば、集積回路内でＹ
ＵＶ信号から変換したＲＧＢ信号に対するγ補正とゲイ
ン調整、及び交流反転駆動のための極性反転を施した後
に集積回路外に出力するようになるため、出力したＲＧ
Ｂ信号を表示対象となる液晶表示パネルの駆動回路に直
接供給することができ、小さな回路規模としながらも表
示対象の特性等に対応した各種調整を行なうことが可能
となる。With such a configuration, Y in the integrated circuit
After performing γ correction and gain adjustment on the RGB signal converted from the UV signal, and performing polarity inversion for AC inversion driving, the signal is output outside the integrated circuit.
The B signal can be directly supplied to the drive circuit of the liquid crystal display panel to be displayed, and various adjustments corresponding to the characteristics of the display target can be performed with a small circuit size.
【００２１】請求項２記載の発明は、上記請求項１記載
の発明において、上記ＹＵＶ信号中のＵ，Ｖ成分の各ゲ
インを調整する第２のゲイン調整手段をさらに同一集積
回路内に具備し、この第２のゲイン調整手段を上記変換
手段の前段に配設することを特徴とする。According to a second aspect of the present invention, in the first aspect of the present invention, a second gain adjusting means for adjusting each gain of the U and V components in the YUV signal is further provided in the same integrated circuit. The second gain adjusting means is provided at a stage preceding the converting means.
【００２２】このような構成とすれば、上記請求項１記
載の発明の作用に加えて、さらに表示対象となる液晶表
示パネルに最適なカラーレベルとなるように調整するこ
とも可能となる。With such a configuration, in addition to the effect of the first aspect of the present invention, it is possible to further adjust the color level to be optimal for the liquid crystal display panel to be displayed.
【００２３】[0023]
【発明の実施の形態】（第１の実施の形態）以下本発明
をデジタルカメラに備えられるビデオエンコーダに適用
した場合の第１の実施の形態について図面を参照して説
明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) A first embodiment in which the present invention is applied to a video encoder provided in a digital camera will be described below with reference to the drawings.
【００２４】図１はこのビデオエンコーダの入出力信号
と周辺回路との接続構成とを示すもので、ビデオエンコ
ーダ４１には、撮影により得られたデジタル値のＹＵＶ
信号と複合同期信号ＣＳＹＮＣ及び基準クロックが入力
される。ビデオエンコーダ４１は、これらの入力により
外部出力するためのアナログ値のビデオ信号と、液晶フ
ァインダを構成するＴＦＴ液晶表示パネル（図示せず）
の駆動回路へ直接供給するための同じくアナログ値のＲ
ＧＢ信号とを生成してそれぞれ出力する。FIG. 1 shows an input / output signal of the video encoder and a connection configuration of peripheral circuits. A video encoder 41 has a YUV of a digital value obtained by photographing.
The signal, the composite synchronization signal CSYNC and the reference clock are input. The video encoder 41 receives a video signal of an analog value to be externally output by these inputs and a TFT liquid crystal display panel (not shown) constituting a liquid crystal finder.
Of analog value for directly supplying to the drive circuit of
A GB signal is generated and output.
【００２５】図２は上記ビデオエンコーダ４１内の詳細
な回路構成を示すもので、基本的な処理回路の配置は上
記図９で示したものと同様であるので、同一部分には同
一符号を付してその説明は省略する。FIG. 2 shows a detailed circuit configuration in the video encoder 41. Since the basic arrangement of the processing circuits is the same as that shown in FIG. 9, the same parts are denoted by the same reference numerals. The description is omitted.
【００２６】しかして、変換回路１５とＤ／Ａ変換器２
１１〜２１３との間に、γ補正回路４２、ゲイン調整回
路４３、及びインバータ回路４４を配設すると共に、ビ
デオタイミング信号発生部２２の出力するビデオタイミ
ング信号からＦＲＰ信号発生部４５がＦＲＰ信号を生成
してインバータ回路４４に供給する。The conversion circuit 15 and the D / A converter 2
A γ correction circuit 42, a gain adjustment circuit 43, and an inverter circuit 44 are provided between the video timing signal generation section 22 and the FRP signal generation section 45 to generate an FRP signal from the video timing signal output from the video timing signal generation section 22. It is generated and supplied to the inverter circuit 44.
【００２７】γ補正回路４２は、変換回路１５から送ら
れてくるＲＧＢそれぞれの信号の内容を例えば８ビット
から１０ビットへと増やす過程で、予め表示対象のＴＦ
Ｔ液晶パネルの特性に対応して設定されているγ補正を
施す処理を実行するもので、具体的な手段としては、例
えばルックアップテーブルを有するものとして一意に補
正後のＲＧＢ各信号を読出すものとしてもよいし、数ヵ
所のポイントを設定しての近似演算を行なうものとして
もよい。The γ correction circuit 42 preliminarily displays the TF to be displayed in the process of increasing the content of each of the RGB signals sent from the conversion circuit 15 from, for example, 8 bits to 10 bits.
A process for performing γ correction set in accordance with the characteristics of the T liquid crystal panel is executed. As a specific means, for example, a lookup table is used to read out uniquely corrected RGB signals. The approximation calculation may be performed by setting several points.
【００２８】ゲイン調整回路４３は、Ｄ／Ａ変換器２１
１〜２１３の出力特性の相違によるアナログ値のＲＧＢ
の各信号レベルのばらつきを抑えるべく設けられたもの
で、その調整はＤ／Ａ変換器２１１〜２１３のうちで出
力が最小レベルのものに合うように他のものの出力を抑
えるようにしている。このゲイン調整回路４３が調整す
るゲインレベルは、マニュアル設定するものとしてもよ
いし、設定値を自動でビデオエンコーダ４１外から取込
むものとしてもよい。The gain adjustment circuit 43 includes the D / A converter 21
RGB of analog value due to difference in output characteristics of 1 to 213
The adjustment is performed so as to suppress the output of the other one of the D / A converters 211 to 213 so that the output of the D / A converters 211 to 213 matches the minimum level. The gain level adjusted by the gain adjustment circuit 43 may be manually set, or the set value may be automatically fetched from outside the video encoder 41.
【００２９】インバータ回路４４は、上記ゲイン調整回
路４３でゲインレベルが調整されたＲＧＢ信号に対し、
ＦＲＰ信号発生部４５からのＦＲＰ信号に基づいてその
極性を水平ライン毎及びフィールド毎に反転して出力す
るもので、これらの出力がＤ／Ａ変換器２１１〜２１３
によりそれぞれアナログ化されて出力される。The inverter circuit 44 receives the RGB signal whose gain level has been adjusted by the gain adjustment circuit 43,
Based on the FRP signal from the FRP signal generator 45, the polarity is inverted for each horizontal line and for each field and output. These outputs are output from the D / A converters 211 to 213.
Are converted to analog signals and output.
【００３０】このような回路構成にあっては、このビデ
オエンコーダ４１内で、デジタル値の４：２：２のＹＵ
Ｖ信号を４：４：４の同信号に変換した後に、ローパス
フィルタ１４１〜１４３、演算回路１６、及びＤ／Ａ変
換器２０でアナログのビデオ信号に変換する一方、該
４：４：４のＹＵＶ信号をＲＧＢ信号に変換した後、γ
補正とゲイン調整、及び交流反転駆動のための極性反転
を施した後にＤ／Ａ変換器２１１〜２１３でアナログ化
してこのビデオエンコーダ４１外に出力するようになる
ため、出力したＲＧＢ信号を表示対象となる液晶表示パ
ネルの駆動回路に直接供給することができ、小さな回路
規模としながらも表示対象の特性等に対応した各種調整
を行なうことが可能となる。In such a circuit configuration, in the video encoder 41, the digital value of 4: 2: 2 YU
After converting the V signal into the same signal of 4: 4: 4, the low-pass filters 141 to 143, the arithmetic circuit 16, and the D / A converter 20 convert the V signal into an analog video signal. After converting the YUV signal to an RGB signal, γ
After performing the correction, the gain adjustment, and the polarity inversion for AC inversion driving, the D / A converters 211 to 213 convert the analog signals into analog signals and output the analog signals to the outside of the video encoder 41. Can be directly supplied to the drive circuit of the liquid crystal display panel, and various adjustments corresponding to the characteristics of the display object can be performed while having a small circuit scale.
【００３１】次に同実施の形態の第１の変形例について
図３を用いて説明する。Next, a first modification of the embodiment will be described with reference to FIG.
【００３２】同図はビデオエンコーダ５１内の詳細な回
路構成を示すもので、基本的な処理回路の配置は上記図
２で示したものと同様であるので、同一部分には同一符
号を付してその説明は省略する。FIG. 3 shows a detailed circuit configuration in the video encoder 51. Since the basic arrangement of the processing circuits is the same as that shown in FIG. 2, the same parts are denoted by the same reference numerals. The description is omitted.
【００３３】しかして、補間回路１３で得た４：４：４
のＹＵＶ信号のうち、色差成分のＵ，Ｖ信号がＵＶゲイ
ン調整回路５２を経てそれぞれゲイン調整された後に上
記変換回路１５に送られる。The 4: 4: 4 obtained by the interpolation circuit 13
The U and V signals of the color difference component of the YUV signal are subjected to the gain adjustment through the UV gain adjustment circuit 52 and then sent to the conversion circuit 15.
【００３４】このＵＶゲイン調整回路５２は、ＹＵＶ信
号中のＵ，Ｖ信号を例えば１／２５６〜５１２／２５６
倍の範囲内の任意設定値でそれぞれゲイン調整して出力
する。The UV gain adjusting circuit 52 converts the U and V signals in the YUV signal from, for example, 1/256 to 512/256.
The gain is adjusted with an arbitrary set value within the double range and output.
【００３５】このような回路構成にあっては、上記図２
の回路構成での動作に加えて、さらにＹＵＶ信号中のカ
ラー成分であるＵ，Ｖ信号をそれぞれ独立してゲイン調
整するＵＶゲイン調整回路５２を変換回路１５の前段に
配設したため、Ｄ／Ａ変換器２１１〜２１３の出力を供
給する表示対象の液晶表示パネルの表示色の特性に最適
なカラーレベルを選択して設定することができる。In such a circuit configuration, FIG.
In addition to the operation of the above circuit configuration, a UV gain adjustment circuit 52 for independently adjusting the gain of the U and V signals, which are the color components in the YUV signal, is provided at the preceding stage of the conversion circuit 15, so that the D / A It is possible to select and set the optimum color level for the characteristics of the display color of the liquid crystal display panel to be displayed, which supplies the outputs of the converters 211 to 213.
【００３６】さらに、同実施の形態の第２の変形例につ
いて図４を用いて説明する。Further, a second modification of the embodiment will be described with reference to FIG.
【００３７】同図はビデオエンコーダ５３内の詳細な回
路構成を示すもので、基本的な処理回路の配置は上記図
３に示したものと同様であるので、同一部分には同一符
号を付してその説明は省略する。This figure shows a detailed circuit configuration in the video encoder 53. Since the basic arrangement of the processing circuits is the same as that shown in FIG. 3, the same parts are denoted by the same reference numerals. The description is omitted.
【００３８】しかして、上記ＵＶゲイン調整回路５２と
同様のＵＶゲイン調整回路５４を補間回路１３とローパ
スフィルタ１４２，１４３との間にも配設し、Ｄ／Ａ変
換器２０の出力するビデオ信号のカラーレベルをもＲＧ
Ｂ信号とは独立して調整可能とする。A UV gain adjustment circuit 54 similar to the UV gain adjustment circuit 52 is also provided between the interpolation circuit 13 and the low-pass filters 142 and 143, so that the video signal output from the D / A converter 20 is output. Color level of RG
It can be adjusted independently of the B signal.
【００３９】このような回路構成にあっては、上記図３
の回路構成での動作に加えて、さらに外部出力するビデ
オ信号もＲＧＢ信号とは異なる、最適なカラーレベルを
独立して選択して設定することができる。In such a circuit configuration, FIG.
In addition to the operation of the circuit configuration described above, the video signal to be externally output can be independently selected and set to an optimum color level different from the RGB signal.
【００４０】また、同実施の形態の第３の変形例につい
て図５を用いて説明する。A third modification of the embodiment will be described with reference to FIG.
【００４１】同図はビデオエンコーダ５５内の詳細な回
路構成を示すもので、基本的な処理回路の配置は上記図
４で示したものと同様であるので、同一部分には同一符
号を付してその説明は省略する。This figure shows a detailed circuit configuration in the video encoder 55. Since the basic arrangement of the processing circuits is the same as that shown in FIG. 4, the same parts are denoted by the same reference numerals. The description is omitted.
【００４２】しかして、上記ＵＶゲイン調整回路５２，
５４に代えて、同様のＵＶゲイン調整回路５６を補間回
路１３の後段に配設し、このＵＶゲイン調整回路５６で
カラーレベルを調整したＵ，Ｖ信号と補間回路１３から
直接出力されるＹ信号とをローパスフィルタ１４１〜１
４３、変換回路１５の双方に供給するものとする。Thus, the UV gain adjustment circuit 52,
A similar UV gain adjustment circuit 56 is provided in the subsequent stage of the interpolation circuit 13 instead of the U and V signals whose color levels have been adjusted by the UV gain adjustment circuit 56 and the Y signal directly output from the interpolation circuit 13. And the low-pass filters 141-1
43 and the conversion circuit 15.
【００４３】このような回路構成にあっては、上記図４
の回路構成での動作に代えて、外部出力するビデオ信号
とＲＧＢ信号とでそれぞれ独立してカラーレベルを可変
設定することはできないものの、共通のカラーレベル調
整を行なうＵＶゲイン調整回路５６とすることで、重複
した回路構成を避け、回路規模をより縮小することが可
能となる。In such a circuit configuration, FIG.
Although the color level cannot be variably set independently for the video signal and the RGB signal output from the outside instead of the operation of the circuit configuration of the above, a UV gain adjustment circuit 56 for performing a common color level adjustment is used. Thus, it is possible to avoid a redundant circuit configuration and to further reduce the circuit scale.
【００４４】（第２の実施の形態）以下本発明をデジタ
ルカメラに備えられるビデオエンコーダに適用した場合
の第２の実施の形態について図面を参照して説明する。(Second Embodiment) A second embodiment in which the present invention is applied to a video encoder provided in a digital camera will be described below with reference to the drawings.
【００４５】図６はこのビデオエンコーダの入出力信号
と周辺回路との接続構成とを示すもので、ビデオエンコ
ーダ６１には、撮影により得られたデジタル値のＹＵＶ
信号と複合同期信号ＣＳＹＮＣ及び基準クロックが入力
される。ビデオエンコーダ６１は、これらの入力により
外部出力するためのアナログ値のビデオ信号と、液晶フ
ァインダを構成するＴＦＴ液晶表示パネル（図示せず）
の駆動回路へ直接供給するためのデジタル値のＲＧＢ信
号とを生成してそれぞれ出力する。FIG. 6 shows an input / output signal of the video encoder and a connection structure of peripheral circuits. A video encoder 61 has a YUV of a digital value obtained by photographing.
The signal, the composite synchronization signal CSYNC and the reference clock are input. The video encoder 61 is provided with a video signal of an analog value to be externally output by these inputs and a TFT liquid crystal display panel (not shown) constituting a liquid crystal finder.
And a digital value RGB signal to be directly supplied to the drive circuit of the above.
【００４６】図７は上記ビデオエンコーダ６１内の詳細
な回路構成を示すもので、基本的な処理回路の配置は上
記図３で示したものと同様であるので、同一部分には同
一符号を付してその説明は省略する。FIG. 7 shows a detailed circuit configuration in the video encoder 61. The basic arrangement of the processing circuits is the same as that shown in FIG. The description is omitted.
【００４７】しかして、インバータ回路４４の出力する
デジタル値のＲＧＢ信号が直接次段へ出力される。Thus, the digital RGB signals output from the inverter circuit 44 are directly output to the next stage.
【００４８】このような回路構成にあっては、表示対象
となるＴＦＴ液晶パネルの駆動回路がデジタル信号で動
作をするものである場合にも、上記図３で示したビデオ
エンコーダ５１と同様に、出力したＲＧＢ信号を表示対
象となる液晶表示パネルの駆動回路に直接供給すること
ができ、小さな回路規模としながらも表示対象の特性等
に対応した各種調整を行なうことが可能となると共に、
さらにＹＵＶ信号中のカラー成分であるＵ，Ｖ信号をそ
れぞれ独立してゲイン調整するＵＶゲイン調整回路５２
を変換回路１５の前段に配設したため、インバータ回路
４４の出力を直接供給する表示対象の液晶表示パネルの
表示色の特性に最適なカラーレベルを選択して設定する
ことができる。In such a circuit configuration, even when the driving circuit of the TFT liquid crystal panel to be displayed operates by a digital signal, similarly to the video encoder 51 shown in FIG. The output RGB signals can be directly supplied to the drive circuit of the liquid crystal display panel to be displayed, and various adjustments corresponding to the characteristics of the display target can be performed while having a small circuit scale.
Further, a UV gain adjustment circuit 52 for independently adjusting the gain of the U and V signals, which are the color components in the YUV signal, respectively.
Is disposed in front of the conversion circuit 15, it is possible to select and set a color level most suitable for the display color characteristic of the display target liquid crystal display panel which directly supplies the output of the inverter circuit 44.
【００４９】なお、上記第１及び第２の実施の形態は、
いずれもデジタルカメラに備えられるビデオエンコーダ
に適用した場合について説明したが、本発明はこれに限
らず、ＹＵＶ信号からＲＧＢ信号を得て出力するような
ビデオエンコーダであればいずれにも適用可能であるこ
とはもちろんである。The first and second embodiments are described in
Although all the cases have been described in which the present invention is applied to a video encoder provided in a digital camera, the present invention is not limited to this, and can be applied to any video encoder that obtains and outputs an RGB signal from a YUV signal. Of course.
【００５０】その他、本発明はその要旨を逸脱しない範
囲内で種々変形して実施することが可能であるものとす
る。In addition, the present invention can be variously modified and implemented without departing from the gist thereof.
【００５１】[0051]
【発明の効果】請求項１記載の発明によれば、集積回路
内でＹＵＶ信号から変換したＲＧＢ信号に対するγ補正
とゲイン調整、及び交流反転駆動のための極性反転を施
した後に集積回路外に出力するようになるため、出力し
たＲＧＢ信号を表示対象となる液晶表示パネルの駆動回
路に直接供給することができ、小さな回路規模としなが
らも表示対象の特性等に対応した各種調整を行なうこと
が可能となる。According to the first aspect of the present invention, after performing γ correction and gain adjustment on the RGB signal converted from the YUV signal in the integrated circuit, and performing polarity inversion for AC inversion driving, the integrated circuit is out of the integrated circuit. Since the RGB signals are output, the output RGB signals can be directly supplied to the driving circuit of the liquid crystal display panel to be displayed, and various adjustments corresponding to the characteristics of the display target can be performed while the circuit scale is small. It becomes possible.
【００５２】請求項２記載の発明によれば、上記請求項
１記載の発明の効果に加えて、さらに表示対象となる液
晶表示パネルに最適なカラーレベルとなるように調整す
ることも可能となる。According to the second aspect of the present invention, in addition to the effect of the first aspect of the present invention, it is possible to further adjust the color level to be optimal for the liquid crystal display panel to be displayed. .
【図１】本発明の第１の実施の形態に係るビデオエンコ
ーダの入出力信号を示す図。FIG. 1 is a diagram showing input / output signals of a video encoder according to a first embodiment of the present invention.
【図２】同実施の形態に係るビデオエンコーダ内の詳細
な回路構成を示すブロック図。FIG. 2 is an exemplary block diagram showing a detailed circuit configuration in the video encoder according to the embodiment;
【図３】同実施の形態に係る第１の変形例のビデオエン
コーダ内の詳細な回路構成を示すブロック図。FIG. 3 is a block diagram showing a detailed circuit configuration in a video encoder of a first modified example according to the embodiment.
【図４】同実施の形態に係る第２の変形例のビデオエン
コーダ内の詳細な回路構成を示すブロック図。FIG. 4 is a block diagram showing a detailed circuit configuration in a video encoder of a second modified example according to the embodiment.
【図５】同実施の形態に係る第３の変形例のビデオエン
コーダ内の詳細な回路構成を示すブロック図。FIG. 5 is a block diagram showing a detailed circuit configuration in a video encoder of a third modified example according to the embodiment.
【図６】本発明の第２の実施の形態に係るビデオエンコ
ーダの入出力信号を示す図。FIG. 6 is a diagram showing input / output signals of a video encoder according to a second embodiment of the present invention.
【図７】同実施の形態に係るビデオエンコーダ内の詳細
な回路構成を示すブロック図。FIG. 7 is a block diagram showing a detailed circuit configuration in the video encoder according to the embodiment.
【図８】ビデオエンコーダの入出力信号と周辺回路との
接続構成とを例示する図。FIG. 8 is a diagram exemplifying a connection configuration between input / output signals of a video encoder and peripheral circuits.
【図９】図８のビデオエンコーダ内の詳細な回路構成を
示すブロック図。FIG. 9 is a block diagram showing a detailed circuit configuration in the video encoder of FIG. 8;
【図１０】ビデオエンコーダの入出力信号と周辺回路と
の接続構成とを例示する図。FIG. 10 is a diagram exemplifying a connection configuration between input / output signals of a video encoder and peripheral circuits.
【図１１】図１０のビデオエンコーダ内の詳細な回路構
成を示すブロック図。FIG. 11 is a block diagram showing a detailed circuit configuration in the video encoder of FIG. 10;
１１…ビデオエンコーダ １２…アナログＴＦＴインタフェース回路 １３…（４：２：２→４：４：４）補間回路 １４…ローパスフィルタ（ＬＰＦ） １５…（ＹＵＶ→ＲＧＢ）変換回路 １６…演算回路 １７…同期信号発生部 １８…サブキャリア信号発生部 １９…バースト信号発生部 ２０，２１１〜２１３…Ｄ／Ａ変換器 ２２…ビデオタイミング信号発生部 ３１…ビデオエンコーダ ３２…アナログγ補正回路 ４１…ビデオエンコーダ ４２…γ補正回路 ４３…ゲイン調整回路 ４４…インバータ回路 ４５…ＦＲＰ信号発生部 ５１…ビデオエンコーダ ５２…ＵＶゲイン調整回路 ５３…ビデオエンコーダ ５４…ＵＶゲイン調整回路 ５５…ビデオエンコーダ ５６…ＵＶゲイン調整回路 ６１…ビデオエンコーダ DESCRIPTION OF SYMBOLS 11 ... Video encoder 12 ... Analog TFT interface circuit 13 ... (4: 2: 2 → 4: 4: 4) interpolation circuit 14 ... Low pass filter (LPF) 15 ... (YUV → RGB) conversion circuit 16 ... Operation circuit 17 ... Synchronization Signal generator 18 ... Subcarrier signal generator 19 ... Burst signal generator 20, 211 to 213 ... D / A converter 22 ... Video timing signal generator 31 ... Video encoder 32 ... Analog gamma correction circuit 41 ... Video encoder 42 ... γ correction circuit 43 ... gain adjustment circuit 44 ... inverter circuit 45 ... FRP signal generator 51 ... video encoder 52 ... UV gain adjustment circuit 53 ... video encoder 54 ... UV gain adjustment circuit 55 ... video encoder 56 ... UV gain adjustment circuit 61 ... Video encoder
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C006 AA22 AC02 AF46 AF82 BB15 BC12 BC13 BF21 BF25 BF27 BF28 EC02 FA41 5C066 AA20 BA20 CA01 DB02 EC05 EE02 GA01 GA08 GA13 KA05 KA12 KE09 KM01 KM13 LA02 5C080 AA10 BB05 CC03 DD22 EE19 FF09 GG07 GG08 KK02 KK43 KK52 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5C006 AA22 AC02 AF46 AF82 BB15 BC12 BC13 BF21 BF25 BF27 BF28 EC02 FA41 5C066 AA20 BA20 CA01 DB02 EC05 EE02 GA01 GA08 GA13 KA05 KA12 KE09 KM01 KM13 LA02 5C080 AE03 GG08 KK02 KK43 KK52
Claims (2)
段と、 この変換手段で得たＲＧＢ信号のγ特性を補正するγ補
正手段と、 このγ補正手段で補正されたＲＧＢ信号の各ゲインを調
整するゲイン調整手段と、 このゲイン調整手段を経たＲＧＢ信号の水平同期タイミ
ング及びフィールド切換タイミング毎に反転する反転信
号を生成する反転信号生成手段と、 この反転信号生成手段で得た反転信号に基づいて上記ゲ
イン調整手段を経たＲＧＢ信号を所定タイミングで極性
反転する反転手段とを同一集積回路内に具備したことを
特徴とするビデオエンコーダ回路。A conversion means for converting a YUV signal into an RGB signal; a gamma correction means for correcting a gamma characteristic of the RGB signal obtained by the conversion means; and a gain of the RGB signal corrected by the gamma correction means. Gain adjusting means for adjusting; inverting signal generating means for generating an inversion signal for inverting the RGB signal passing through the gain adjusting means at each horizontal synchronization timing and field switching timing; and based on the inversion signal obtained by the inversion signal generation means. A video encoder circuit comprising, in the same integrated circuit, inverting means for inverting the polarity of the RGB signal passed through the gain adjusting means at a predetermined timing.
を調整する第２のゲイン調整手段をさらに同一集積回路
内に具備し、 この第２のゲイン調整手段を上記変換手段の前段に配設
することを特徴とする請求項１記載のビデオエンコーダ
回路。2. The integrated circuit further comprises a second gain adjusting means for adjusting respective gains of U and V components in the YUV signal, wherein the second gain adjusting means is provided in a stage preceding the converting means. The video encoder circuit according to claim 1, wherein the video encoder circuit is provided.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11227646A JP2001054134A (en) | 1999-08-11 | 1999-08-11 | Video encoder circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11227646A JP2001054134A (en) | 1999-08-11 | 1999-08-11 | Video encoder circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001054134A true JP2001054134A (en) | 2001-02-23 |
| JP2001054134A5 JP2001054134A5 (en) | 2005-06-23 |
Family
ID=16864147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11227646A Pending JP2001054134A (en) | 1999-08-11 | 1999-08-11 | Video encoder circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001054134A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100428031C (en) * | 2002-07-17 | 2008-10-22 | 三洋电机株式会社 | Display device and its gamma correcting method |
| US7733406B2 (en) | 2002-11-25 | 2010-06-08 | Casio Computer Co., Ltd. | Image signal generation unit, digital camera, and image signal generation method |
| CN101355634B (en) * | 2008-08-26 | 2013-06-05 | 北京中星微电子有限公司 | Method and system for regulating image chromaticity |
| CN103237225A (en) * | 2013-05-10 | 2013-08-07 | 上海国茂数字技术有限公司 | Method for correcting video encoding and decoding errors through utilizing luma and chroma (YUV) and red, green and blue (RGB) space union |
| CN104464678A (en) * | 2014-12-31 | 2015-03-25 | 深圳市华星光电技术有限公司 | Liquid crystal display device and driving method thereof |
-
1999
- 1999-08-11 JP JP11227646A patent/JP2001054134A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100428031C (en) * | 2002-07-17 | 2008-10-22 | 三洋电机株式会社 | Display device and its gamma correcting method |
| US7733406B2 (en) | 2002-11-25 | 2010-06-08 | Casio Computer Co., Ltd. | Image signal generation unit, digital camera, and image signal generation method |
| CN101355634B (en) * | 2008-08-26 | 2013-06-05 | 北京中星微电子有限公司 | Method and system for regulating image chromaticity |
| CN103237225A (en) * | 2013-05-10 | 2013-08-07 | 上海国茂数字技术有限公司 | Method for correcting video encoding and decoding errors through utilizing luma and chroma (YUV) and red, green and blue (RGB) space union |
| CN103237225B (en) * | 2013-05-10 | 2016-04-20 | 上海国茂数字技术有限公司 | YUV is utilized to combine the method revising coding and decoding video error with rgb space |
| CN104464678A (en) * | 2014-12-31 | 2015-03-25 | 深圳市华星光电技术有限公司 | Liquid crystal display device and driving method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100601237B1 (en) | Image display device | |
| JP2000013814A (en) | Video signal processing circuit | |
| JP2001054134A (en) | Video encoder circuit | |
| JP2000217127A (en) | Skin color correction device | |
| US6362579B1 (en) | Circuit for correction of deflection errors in a television display | |
| JP2006229616A (en) | Circuit for processing video signals | |
| JPS6319987A (en) | Video signal processing circuit | |
| JPH089199A (en) | Method and device for processing image pickup signal | |
| JP3451583B2 (en) | Liquid crystal display clamp circuit | |
| JPH07143505A (en) | Liquid crystal signal processor | |
| US6580464B1 (en) | Color difference signal correction apparatus | |
| JPS6346881A (en) | Digital outline correcting circuit | |
| JP2005151074A (en) | Processing circuit for color correction classified by hue | |
| JP2002258814A (en) | Liquid crystal drive device | |
| JPH06276541A (en) | Gamma correction circuit | |
| JPH03213064A (en) | Gamma corrector | |
| KR0170632B1 (en) | Circuit for generating interpolation signal | |
| JPS62289090A (en) | Digital gamma correction circuit | |
| KR0123081B1 (en) | Osd apparatus for camcorder | |
| JPH11196356A (en) | Shading correction circuit | |
| JPS6031389A (en) | Color television signal processing circuit | |
| JP2005192249A (en) | Video image display apparatus | |
| JP2005020274A (en) | Display data correction circuit | |
| JP2006148606A (en) | Image processing apparatus and image processing method | |
| JPH08340464A (en) | Noise reduction device using gamma correction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040929 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040929 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061201 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070116 |