JP2001053145A - 集積回路製造工程における同深の狭いコンタクトホールと広いトレンチとを同時に形成する方法 - Google Patents
集積回路製造工程における同深の狭いコンタクトホールと広いトレンチとを同時に形成する方法Info
- Publication number
- JP2001053145A JP2001053145A JP11222034A JP22203499A JP2001053145A JP 2001053145 A JP2001053145 A JP 2001053145A JP 11222034 A JP11222034 A JP 11222034A JP 22203499 A JP22203499 A JP 22203499A JP 2001053145 A JP2001053145 A JP 2001053145A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- narrow
- wide
- contact hole
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 110
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000005530 etching Methods 0.000 claims abstract description 80
- 230000000694 effects Effects 0.000 claims abstract description 35
- 239000011247 coating layer Substances 0.000 claims abstract description 31
- 239000010410 layer Substances 0.000 claims description 79
- 239000000758 substrate Substances 0.000 claims description 45
- 229920002120 photoresistant polymer Polymers 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 24
- 229920000642 polymer Polymers 0.000 claims description 20
- 238000005137 deposition process Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 150000001722 carbon compounds Chemical class 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 3
- 150000002430 hydrocarbons Chemical class 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- 150000004678 hydrides Chemical class 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 6
- -1 fluorocarbon compound Chemical class 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 同じ深さで異なる幅の複数のトレンチの同時
形成方法の提供。 【解決手段】 エッチングプロセスの進行の前に、一つ
の被覆層で、基板と該基板の上のホトレジストを同時に
被覆する。トレンチの幅の比により被覆層の達成できる
階段被覆性が制限され、ホトレジストに対しては開口の
幅により制限されるため、狭い開口底部の被覆層の厚さ
は広い開口底部の被覆層の厚さより小さくなる。故に、
その後に進行するエッチング過程で、エッチングマイク
ロ負荷効果により広い開口中のエッチング速度が狭い開
口中のエッチング速度より速くなっても、広い開口の底
部の被覆層のエッチングに比較的多くの時間がかかるた
め、エッチングマイクロ負荷効果が明らかに堆積された
被覆層により打ち消され、エッチングで形成される広い
トレンチと狭いトレンチの深さが同じとなる。
形成方法の提供。 【解決手段】 エッチングプロセスの進行の前に、一つ
の被覆層で、基板と該基板の上のホトレジストを同時に
被覆する。トレンチの幅の比により被覆層の達成できる
階段被覆性が制限され、ホトレジストに対しては開口の
幅により制限されるため、狭い開口底部の被覆層の厚さ
は広い開口底部の被覆層の厚さより小さくなる。故に、
その後に進行するエッチング過程で、エッチングマイク
ロ負荷効果により広い開口中のエッチング速度が狭い開
口中のエッチング速度より速くなっても、広い開口の底
部の被覆層のエッチングに比較的多くの時間がかかるた
め、エッチングマイクロ負荷効果が明らかに堆積された
被覆層により打ち消され、エッチングで形成される広い
トレンチと狭いトレンチの深さが同じとなる。
Description
【０００１】
【発明の属する技術分野】本発明は一種のマイクロ負荷
効果を消去する方法に係り、特に、同時に同じ深さの、
但し異なる幅の複数のトレンチを形成する方法に関す
る。
効果を消去する方法に係り、特に、同時に同じ深さの、
但し異なる幅の複数のトレンチを形成する方法に関す
る。
【０００２】
【従来の技術】実際の半導体製造工程の多くで、集積回
路上の美しい１層に多くの素子が存在し、これらの素子
がエッチングプロセスにより形成される時、以下のよう
なステップを以て進行される。まず、一層の表面上に一
つのホトレジストを形成する。このホトレジストは多く
の開口を具え、各開口がいずれもそれぞれ独自の形状と
寸法を具えている。次に、この一層に対してエッチング
プロセスを進行して多数のトレンチのこのホトレジスト
内に形成する。各一つのトレンチはいずれも一つの特定
の開口に対応する。その後、関連する後続工程を進行し
て必要な各素子を形成する。
路上の美しい１層に多くの素子が存在し、これらの素子
がエッチングプロセスにより形成される時、以下のよう
なステップを以て進行される。まず、一層の表面上に一
つのホトレジストを形成する。このホトレジストは多く
の開口を具え、各開口がいずれもそれぞれ独自の形状と
寸法を具えている。次に、この一層に対してエッチング
プロセスを進行して多数のトレンチのこのホトレジスト
内に形成する。各一つのトレンチはいずれも一つの特定
の開口に対応する。その後、関連する後続工程を進行し
て必要な各素子を形成する。
【０００３】注意すべきこととして、多層構造を有する
集積回路において、隣接する二層間の距離は固定されて
いることがある。このため各一つのトレンチの深さはそ
の他のトレンチの深さと同じでなくてはならず、そうで
なければ底層でない素子がこのトレンチにより破壊され
てしまい、即ちこの一層中にある一つの素子だけしか深
度不足による損壊から免れることができない。即ち、以
上がトレンチ形成過程における基本的制限であった。
集積回路において、隣接する二層間の距離は固定されて
いることがある。このため各一つのトレンチの深さはそ
の他のトレンチの深さと同じでなくてはならず、そうで
なければ底層でない素子がこのトレンチにより破壊され
てしまい、即ちこの一層中にある一つの素子だけしか深
度不足による損壊から免れることができない。即ち、以
上がトレンチ形成過程における基本的制限であった。
【０００４】そして、この基本的制限とプラズマエッチ
ングプロセスの基本技術の難題、即ち、エッチングマイ
クロ負荷効果が両者間で相互に衝突する問題があった。
エッチングマイクロ負荷効果とは、イオンが全て垂直に
一つの基板に入射していない時に、広いトレンチ中のイ
オンと基板の衝突する機会は狭いトレンチ中のイオンと
基板が衝突する機会より大きくなり、これにより広いト
レンチ中のエッチング速度が比較的速く、また広いトレ
ンチの深さは比較的深くなることを意味する。
ングプロセスの基本技術の難題、即ち、エッチングマイ
クロ負荷効果が両者間で相互に衝突する問題があった。
エッチングマイクロ負荷効果とは、イオンが全て垂直に
一つの基板に入射していない時に、広いトレンチ中のイ
オンと基板の衝突する機会は狭いトレンチ中のイオンと
基板が衝突する機会より大きくなり、これにより広いト
レンチ中のエッチング速度が比較的速く、また広いトレ
ンチの深さは比較的深くなることを意味する。
【０００５】図１に示される実施例を以て、エッチング
マイクロ負荷効果形成について検討する。図１の例で
は、誘電質層１０は基板１１の上に位置し、基板１１は
少なくともＭＯＳトランジスタとフィールド酸化膜を具
え、集積回路が一つの多層構造の集積回路とされる時、
基板１１はさらにいくつかの誘電質層、多数のコンタク
ト及び多数の内部配線（インターコネクト）を具えてい
る。ホトレジスト１２は誘電質層１０の表面上に形成さ
れ、ホトレジスト１２は第１開口１３と第２開口１４を
具え、そのうち第１開口１３の幅は第２開口１４の幅よ
り大きい。
マイクロ負荷効果形成について検討する。図１の例で
は、誘電質層１０は基板１１の上に位置し、基板１１は
少なくともＭＯＳトランジスタとフィールド酸化膜を具
え、集積回路が一つの多層構造の集積回路とされる時、
基板１１はさらにいくつかの誘電質層、多数のコンタク
ト及び多数の内部配線（インターコネクト）を具えてい
る。ホトレジスト１２は誘電質層１０の表面上に形成さ
れ、ホトレジスト１２は第１開口１３と第２開口１４を
具え、そのうち第１開口１３の幅は第２開口１４の幅よ
り大きい。
【０００６】現在ある技術の提供するプラズマ反応器は
全てのプラズマ反応器中の全てのイオン１５をいずれも
垂直に誘電質層１０に入射させることはできなかった。
このため、第２開口１４の幅広の面積が有効に斜めに入
射するイオン１５と誘電質層１０とが衝突し反応する機
会を増加し、それにより第２開口１４のエッチング速度
が第１開口１３のエッチング速度より速くなった。これ
がいわゆるエッチングマイクロ負荷効果である。
全てのプラズマ反応器中の全てのイオン１５をいずれも
垂直に誘電質層１０に入射させることはできなかった。
このため、第２開口１４の幅広の面積が有効に斜めに入
射するイオン１５と誘電質層１０とが衝突し反応する機
会を増加し、それにより第２開口１４のエッチング速度
が第１開口１３のエッチング速度より速くなった。これ
がいわゆるエッチングマイクロ負荷効果である。
【０００７】エッチングマイクロ負荷効果の影響は、図
２を以て説明する。あきらかに、第１開口１３に対応す
る第１トレンチ１７は一つの浅いトレンチであり、第２
開口１４に対応する第２トレンチ１７は一つの深いトレ
ンチである。このため、第２トレンチ１７は基板１１に
接触し、第１トレンチ１６は基板１１に接触せず、この
ため第１トレンチ１６を基板１１に接触させようとすれ
ば第２トレンチ１７は基板１１の内部を貫通してしま
い、そのために基板１１内部の構造を破壊する危険性が
あった。
２を以て説明する。あきらかに、第１開口１３に対応す
る第１トレンチ１７は一つの浅いトレンチであり、第２
開口１４に対応する第２トレンチ１７は一つの深いトレ
ンチである。このため、第２トレンチ１７は基板１１に
接触し、第１トレンチ１６は基板１１に接触せず、この
ため第１トレンチ１６を基板１１に接触させようとすれ
ば第２トレンチ１７は基板１１の内部を貫通してしま
い、そのために基板１１内部の構造を破壊する危険性が
あった。
【０００８】以上の説明から分かるように、エッチング
マイクロ負荷効果は厳重な不良作用を形成するおそれが
あり、このため、同時に複数の、深さが同じで幅が異な
るトレンチを形成する方法が求められていた。
マイクロ負荷効果は厳重な不良作用を形成するおそれが
あり、このため、同時に複数の、深さが同じで幅が異な
るトレンチを形成する方法が求められていた。
【０００９】
【発明が解決しようとする課題】本発明の主要な目的
は、深さが同じで幅広のトレンチと幅狭のトレンチとを
同時に、効率よく形成できる実行可能な方法を提供する
ことにある。
は、深さが同じで幅広のトレンチと幅狭のトレンチとを
同時に、効率よく形成できる実行可能な方法を提供する
ことにある。
【００１０】本発明の別の目的は、まずホトレジストの
上に一つの被覆層を形成して複数の、深度が同じである
異なるトレンチを形成する方法を提供することにある。
上に一つの被覆層を形成して複数の、深度が同じである
異なるトレンチを形成する方法を提供することにある。
【００１１】本発明のさらに別の目的は、エッチングマ
イクロ負荷効果を消去でき、且つ高いスループット（処
理能力）を維持できる方法を提供することにある。
イクロ負荷効果を消去でき、且つ高いスループット（処
理能力）を維持できる方法を提供することにある。
【００１２】
【課題を解決するための手段】請求項１の発明は、集積
回路製造工程における同深の狭いコンタクトホールと広
いトレンチとの同時に形成する方法であって、少なくと
も以下の各ステップ、即ち、基板を提供するステップ、
該基板の上に誘電質層を形成するステップ、該誘電質層
の上にホトレジストを形成するステップ、リソグラフィ
ーエッチングプロセスで一つの第１開口と該第１開口よ
り幅の大きい一つの第２開口とを該ホトレジストに形成
するステップ、部分エッチングプロセスを進行して該誘
電質層を部分的にエッチングし、該第１開口の下に狭い
コンタクトホールひな形を形成し、該第２開口の下に広
いトレンチひな形を形成するステップ、一つの被覆層を
該ホトレジストの上に形成すると共に該狭いコンタクト
ホールひな形と該広いトレンチひな形の中にも形成して
該狭いコンタクトホールひな形の底部の上に、広いトレ
ンチひな形の底部の上の被覆層の厚さより薄い被覆層を
得るステップ、エッチングプロセスを進行し、狭いコン
タクトホールひな形と広いトレンチひな形とを同時にエ
ッチングし、該誘電質層中に、いずれも直接基板に接触
する狭いコンタクトホールと広いトレンチとを同時に形
成し、この狭いコンタクトホールひな形と広いトレンチ
ひな形の両者間にエッチングマイクロ負荷効果により発
生するエッチング速度差を、狭いコンタクトホールひな
形の底部の被覆層と広いトレンチひな形の底部の被覆層
の厚さの差により打ち消し、これにより狭いコンタクト
ホールと広いトレンチの深さを同じとするステップ、残
りの該ホトレジストを除去するステップ、以上を具備す
ることを特徴とする、集積回路製造工程における同深の
狭いコンタクトホールと広いトレンチとを同時に形成す
る方法としている。請求項２の発明は、前記基板が少な
くとも、ＭＯＳトランジスタとフィールド酸化膜とを具
えたことを特徴とする、請求項１に記載の方法としてい
る。請求項３の発明は、前記集積回路が多層集積回路で
ある時、該基板にさらに複数の誘電質層と、複数のコン
タクト及び複数の内部配線が設けられたことを特徴とす
る、請求項１に記載の方法としている。請求項４の発明
は、前記ホトレジストの厚さが数オングストロームから
数ミクロンとされることを特徴とする、請求項１に記載
の方法としている。請求項５の発明は、前記エッチング
マイクロ負荷効果の影響により、狭いコンタクトホール
ひな形と広いトレンチひな形の深さが異なることを特徴
とする、請求項１に記載の方法としている。請求項６の
発明は、前記部分エッチングプロセスで、第１開口の下
と第２開朽ちの下に位置する誘電質層をエッチングする
ことにより、第１開口と第２開口の深さの比が増加する
ことを特徴とする、請求項１に記載の方法としている。
請求項７の発明は、前記被覆層として、少なくとも誘電
質層或いはポリマー層を採用可能であり、該ポリマー層
の材料として、少なくとも、炭素水素化合物、炭素フッ
素化合物或いは炭素化合物を採用可能であることを特徴
とする、請求項１に記載の方法としている。請求項８の
発明は、前記被覆層の形成方法が化学気相成長法或いは
それに代替可能な方法とされうることを特徴とする、請
求項１に記載の方法としている。請求項９の発明は、請
求項１に記載の集積回路製造工程における同深の狭いコ
ンタクトホールと広いトレンチとを同時に形成する方法
であって、少なくとも、同位置のエッチングと堆積で半
導体製造工程中のマイクロ負荷効果を消去するプロセス
に応用可能であり、この同位置のエッチングと堆積でマ
イクロ負荷効果を消去するプロセスが少なくとも以下の
各ステップ、即ち、一つの誘電質層で被覆された一つの
半導体基板を提供するステップ、該誘電質層の上に一つ
のホトレジストを形成するステップ、リソグラフィーエ
ッチングプロセスでいずれも直接該誘電質層と接触する
一つの広い開口と一つの狭い開口とをこのホトレジスト
に形成するステップ、該半導体基板を、プラズマ反応器
中でプラズマを発生する第１エネルギーソースと、該半
導体基板の表面付近に直流バイアス電圧を発生する第２
エネルギーソースの、少なくとも二つの独立するエネル
ギーソースを具えた一つのプラズマ反応器中に入れるス
テップ、堆積プロセスで一つのポリマー層を該ホトレジ
ストの上に形成し並びに該狭い開口の底部と該広い開口
の底部の上にも形成し、堆積プロセスの特徴により、該
狭い開口の底部の上に、厚さが該広い開口の底部の上の
ポリマー層の厚さより薄いポリマー層を得るステップ、
該ポリマー層、該ホトレジスト及び該誘電質層に対して
エッチングプロセスを進行し、該狭い開口と該広い開口
の部分に同時にエッチングを行い、該誘電質層に一つの
狭い開口の下の狭いトレンチと広い開口の下の広いトレ
ンチを形成して該狭いトレンチと広いトレンチとをいず
れも直接該半導体基板に接触せしめるステップ、以上を
具備すると共にこのエッチングプロセスを進行する時間
と該ポリマー層の厚さとを調整することにより該狭いト
レンチと広いトレンチの両者の深さを同じとなしうるこ
とを特徴とする方法としている。請求項１０の発明は、
前記半導体基板が少なくとも、ＭＯＳトランジスタとフ
ィールド酸化膜とを具えたことを特徴とする、請求項９
に記載の方法としている。請求項１１の発明は、前記半
導体基板が多層構造を具備する時、この多層構造が、少
なくとも、複数の誘電質層、複数のコンタクト及び複数
の内部配線を具備することを特徴とする、請求項９に記
載の方法としている。請求項１２の発明は、前記ホトレ
ジストの厚さが数オングストロームから数ミクロンとさ
れることを特徴とする、請求項９に記載の方法としてい
る。請求項１３の発明は、前記ポリマー層の材料とし
て、少なくとも、炭素水素化合物、炭素フッ素化合物或
いは炭素化合物を採用可能であることを特徴とする、請
求項９に記載の方法としている。請求項１４の発明は、
前記第１エネルギーソースが電磁感応コイルの発生する
ＲＦエネルギー或いはコンデンサ電極板の発生するＲＦ
エネルギー或いはそれらに代替可能なエネルギーソース
とされうることを特徴とする、請求項９に記載の方法と
している。請求項１５の発明は、前記第２エネルギーソ
ースが陰極の発生するＲＦエネルギー或いはそれに代替
可能なエネルギーソースとされうることを特徴とする、
請求項９に記載の方法としている。請求項１６の発明
は、前記堆積プロセスの前に部分エッチングプロセスを
進行し、該部分エッチングプロセスにおいて前記広い開
口及び前記狭い開口の下に位置する誘電質層をエッチン
グすることにより該広い開口と該狭い開口の深さの比を
増加することを特徴とする、請求項９に記載の方法とし
ている。請求項１７の発明は、前記半導体製造工程の種
類が、少なくとも、同じ深さの小さいコンタクトホール
と大きいコンタクト領域の形成を必要とする内部配線プ
ロセスとダブル注入プロセスを包括することを特徴とす
る、請求項９に記載の方法としている。請求項１８の発
明は、前記狭い開口の幅が０．３ミクロンより小さいこ
とを特徴とする、請求項９に記載の方法としている。請
求項１９の発明は、前記広い開口の幅が１ミクロンより
大きいことを特徴とする、請求項９に記載の方法として
いる。
回路製造工程における同深の狭いコンタクトホールと広
いトレンチとの同時に形成する方法であって、少なくと
も以下の各ステップ、即ち、基板を提供するステップ、
該基板の上に誘電質層を形成するステップ、該誘電質層
の上にホトレジストを形成するステップ、リソグラフィ
ーエッチングプロセスで一つの第１開口と該第１開口よ
り幅の大きい一つの第２開口とを該ホトレジストに形成
するステップ、部分エッチングプロセスを進行して該誘
電質層を部分的にエッチングし、該第１開口の下に狭い
コンタクトホールひな形を形成し、該第２開口の下に広
いトレンチひな形を形成するステップ、一つの被覆層を
該ホトレジストの上に形成すると共に該狭いコンタクト
ホールひな形と該広いトレンチひな形の中にも形成して
該狭いコンタクトホールひな形の底部の上に、広いトレ
ンチひな形の底部の上の被覆層の厚さより薄い被覆層を
得るステップ、エッチングプロセスを進行し、狭いコン
タクトホールひな形と広いトレンチひな形とを同時にエ
ッチングし、該誘電質層中に、いずれも直接基板に接触
する狭いコンタクトホールと広いトレンチとを同時に形
成し、この狭いコンタクトホールひな形と広いトレンチ
ひな形の両者間にエッチングマイクロ負荷効果により発
生するエッチング速度差を、狭いコンタクトホールひな
形の底部の被覆層と広いトレンチひな形の底部の被覆層
の厚さの差により打ち消し、これにより狭いコンタクト
ホールと広いトレンチの深さを同じとするステップ、残
りの該ホトレジストを除去するステップ、以上を具備す
ることを特徴とする、集積回路製造工程における同深の
狭いコンタクトホールと広いトレンチとを同時に形成す
る方法としている。請求項２の発明は、前記基板が少な
くとも、ＭＯＳトランジスタとフィールド酸化膜とを具
えたことを特徴とする、請求項１に記載の方法としてい
る。請求項３の発明は、前記集積回路が多層集積回路で
ある時、該基板にさらに複数の誘電質層と、複数のコン
タクト及び複数の内部配線が設けられたことを特徴とす
る、請求項１に記載の方法としている。請求項４の発明
は、前記ホトレジストの厚さが数オングストロームから
数ミクロンとされることを特徴とする、請求項１に記載
の方法としている。請求項５の発明は、前記エッチング
マイクロ負荷効果の影響により、狭いコンタクトホール
ひな形と広いトレンチひな形の深さが異なることを特徴
とする、請求項１に記載の方法としている。請求項６の
発明は、前記部分エッチングプロセスで、第１開口の下
と第２開朽ちの下に位置する誘電質層をエッチングする
ことにより、第１開口と第２開口の深さの比が増加する
ことを特徴とする、請求項１に記載の方法としている。
請求項７の発明は、前記被覆層として、少なくとも誘電
質層或いはポリマー層を採用可能であり、該ポリマー層
の材料として、少なくとも、炭素水素化合物、炭素フッ
素化合物或いは炭素化合物を採用可能であることを特徴
とする、請求項１に記載の方法としている。請求項８の
発明は、前記被覆層の形成方法が化学気相成長法或いは
それに代替可能な方法とされうることを特徴とする、請
求項１に記載の方法としている。請求項９の発明は、請
求項１に記載の集積回路製造工程における同深の狭いコ
ンタクトホールと広いトレンチとを同時に形成する方法
であって、少なくとも、同位置のエッチングと堆積で半
導体製造工程中のマイクロ負荷効果を消去するプロセス
に応用可能であり、この同位置のエッチングと堆積でマ
イクロ負荷効果を消去するプロセスが少なくとも以下の
各ステップ、即ち、一つの誘電質層で被覆された一つの
半導体基板を提供するステップ、該誘電質層の上に一つ
のホトレジストを形成するステップ、リソグラフィーエ
ッチングプロセスでいずれも直接該誘電質層と接触する
一つの広い開口と一つの狭い開口とをこのホトレジスト
に形成するステップ、該半導体基板を、プラズマ反応器
中でプラズマを発生する第１エネルギーソースと、該半
導体基板の表面付近に直流バイアス電圧を発生する第２
エネルギーソースの、少なくとも二つの独立するエネル
ギーソースを具えた一つのプラズマ反応器中に入れるス
テップ、堆積プロセスで一つのポリマー層を該ホトレジ
ストの上に形成し並びに該狭い開口の底部と該広い開口
の底部の上にも形成し、堆積プロセスの特徴により、該
狭い開口の底部の上に、厚さが該広い開口の底部の上の
ポリマー層の厚さより薄いポリマー層を得るステップ、
該ポリマー層、該ホトレジスト及び該誘電質層に対して
エッチングプロセスを進行し、該狭い開口と該広い開口
の部分に同時にエッチングを行い、該誘電質層に一つの
狭い開口の下の狭いトレンチと広い開口の下の広いトレ
ンチを形成して該狭いトレンチと広いトレンチとをいず
れも直接該半導体基板に接触せしめるステップ、以上を
具備すると共にこのエッチングプロセスを進行する時間
と該ポリマー層の厚さとを調整することにより該狭いト
レンチと広いトレンチの両者の深さを同じとなしうるこ
とを特徴とする方法としている。請求項１０の発明は、
前記半導体基板が少なくとも、ＭＯＳトランジスタとフ
ィールド酸化膜とを具えたことを特徴とする、請求項９
に記載の方法としている。請求項１１の発明は、前記半
導体基板が多層構造を具備する時、この多層構造が、少
なくとも、複数の誘電質層、複数のコンタクト及び複数
の内部配線を具備することを特徴とする、請求項９に記
載の方法としている。請求項１２の発明は、前記ホトレ
ジストの厚さが数オングストロームから数ミクロンとさ
れることを特徴とする、請求項９に記載の方法としてい
る。請求項１３の発明は、前記ポリマー層の材料とし
て、少なくとも、炭素水素化合物、炭素フッ素化合物或
いは炭素化合物を採用可能であることを特徴とする、請
求項９に記載の方法としている。請求項１４の発明は、
前記第１エネルギーソースが電磁感応コイルの発生する
ＲＦエネルギー或いはコンデンサ電極板の発生するＲＦ
エネルギー或いはそれらに代替可能なエネルギーソース
とされうることを特徴とする、請求項９に記載の方法と
している。請求項１５の発明は、前記第２エネルギーソ
ースが陰極の発生するＲＦエネルギー或いはそれに代替
可能なエネルギーソースとされうることを特徴とする、
請求項９に記載の方法としている。請求項１６の発明
は、前記堆積プロセスの前に部分エッチングプロセスを
進行し、該部分エッチングプロセスにおいて前記広い開
口及び前記狭い開口の下に位置する誘電質層をエッチン
グすることにより該広い開口と該狭い開口の深さの比を
増加することを特徴とする、請求項９に記載の方法とし
ている。請求項１７の発明は、前記半導体製造工程の種
類が、少なくとも、同じ深さの小さいコンタクトホール
と大きいコンタクト領域の形成を必要とする内部配線プ
ロセスとダブル注入プロセスを包括することを特徴とす
る、請求項９に記載の方法としている。請求項１８の発
明は、前記狭い開口の幅が０．３ミクロンより小さいこ
とを特徴とする、請求項９に記載の方法としている。請
求項１９の発明は、前記広い開口の幅が１ミクロンより
大きいことを特徴とする、請求項９に記載の方法として
いる。
【００１３】
【発明の実施の形態】本発明の方法によると、エッチン
グプロセスの進行の前に、まず一つの被覆層で、基板と
該基板の上のホトレジストを同時に被覆する。トレンチ
の幅の比率により被覆層の達成できる階段被覆性が制限
され、ホトレジストに対しては開口の幅により制限され
るため、狭い開口底部の被覆層の厚さは広い開口底部の
被覆層の厚さより小さくなりうる。よって、その後に進
行するエッチング過程で、エッチングマイクロ負荷効果
により広い開口中のエッチング速度が狭い開口中のエッ
チング速度より速くなっても、広い開口の底部の被覆層
をエッチングするのに比較的多くの時間がかかるため、
エッチングマイクロ負荷効果が明らかに堆積された被覆
層により打ち消され、これによりエッチングにより形成
される広いトレンチと狭いトレンチの深さが同じとな
る。
グプロセスの進行の前に、まず一つの被覆層で、基板と
該基板の上のホトレジストを同時に被覆する。トレンチ
の幅の比率により被覆層の達成できる階段被覆性が制限
され、ホトレジストに対しては開口の幅により制限され
るため、狭い開口底部の被覆層の厚さは広い開口底部の
被覆層の厚さより小さくなりうる。よって、その後に進
行するエッチング過程で、エッチングマイクロ負荷効果
により広い開口中のエッチング速度が狭い開口中のエッ
チング速度より速くなっても、広い開口の底部の被覆層
をエッチングするのに比較的多くの時間がかかるため、
エッチングマイクロ負荷効果が明らかに堆積された被覆
層により打ち消され、これによりエッチングにより形成
される広いトレンチと狭いトレンチの深さが同じとな
る。
【００１４】
【実施例】本発明を詳細に説明するために、以下に本発
明の望ましい一つの実施例について説明を行う。本実施
例は、集積回路製造工程中に、同時に、狭いコンタクト
ホールと広いトレンチとを形成する方法であって、その
うち狭いコンタクトホールと該広いトレンチの深さは同
じである。
明の望ましい一つの実施例について説明を行う。本実施
例は、集積回路製造工程中に、同時に、狭いコンタクト
ホールと広いトレンチとを形成する方法であって、その
うち狭いコンタクトホールと該広いトレンチの深さは同
じである。
【００１５】まず、図３に示されるように、基板２０を
提供する。基板２０は少なくともフィールド酸化膜２０
１とＭＯＳトランジスタのソース２０２、ドレイン２０
３及びゲート２０４を具えている。その後、誘電質層２
１を基板２０の上に形成し、ホトレジスト２２を誘電質
層２１の上に形成する。このほか、該集積回路が多層集
積回路とされる時には、基板２０がさらに複数の誘電質
層、多数のコンタクト及び多数の内部配線（インターコ
ネクト）を具えている。
提供する。基板２０は少なくともフィールド酸化膜２０
１とＭＯＳトランジスタのソース２０２、ドレイン２０
３及びゲート２０４を具えている。その後、誘電質層２
１を基板２０の上に形成し、ホトレジスト２２を誘電質
層２１の上に形成する。このほか、該集積回路が多層集
積回路とされる時には、基板２０がさらに複数の誘電質
層、多数のコンタクト及び多数の内部配線（インターコ
ネクト）を具えている。
【００１６】図４に示されるように、ホトレジスト２２
に対してリソグラフィーエッチングプロセスを進行して
第１開口２３と第２開口２４をホトレジスト２２中に形
成する。そのうち、第１開口２３の幅Ｗ３より第２開口
２４の幅Ｗ４が大きい。なお、ホトレジスト２２の厚さ
は数オングストロームから数ミクロンとされる。
に対してリソグラフィーエッチングプロセスを進行して
第１開口２３と第２開口２４をホトレジスト２２中に形
成する。そのうち、第１開口２３の幅Ｗ３より第２開口
２４の幅Ｗ４が大きい。なお、ホトレジスト２２の厚さ
は数オングストロームから数ミクロンとされる。
【００１７】図５、図４に示されるように、誘電質層２
１に対して部分エッチングプロセスを進行して一部の誘
電質層２１をエッチングし、狭いコンタクトホールひな
形２５を第１開口２３の下に形成し、広いトレンチひな
形２６を第２開口２４の下に形成する。注意すべきは、
エッチングマイクロ負荷効果の影響により、狭いコンタ
クトホールひな形２５と広いトレンチひな形２６の両者
の深さは同じでないことである。即ち、この部分エッチ
ングプロセスの作用は、第１開口２３と第２開口２４の
下の誘電質層２１において第１開口２３と第２開口２４
の深さの比を増加することにある。
１に対して部分エッチングプロセスを進行して一部の誘
電質層２１をエッチングし、狭いコンタクトホールひな
形２５を第１開口２３の下に形成し、広いトレンチひな
形２６を第２開口２４の下に形成する。注意すべきは、
エッチングマイクロ負荷効果の影響により、狭いコンタ
クトホールひな形２５と広いトレンチひな形２６の両者
の深さは同じでないことである。即ち、この部分エッチ
ングプロセスの作用は、第１開口２３と第２開口２４の
下の誘電質層２１において第１開口２３と第２開口２４
の深さの比を増加することにある。
【００１８】図６に示されるように、さらに被覆層２７
をホトレジスト２２の上に形成する。被覆層２７は狭い
コンタクトホールひな形２５と広いトレンチひな形２６
の中にも形成される。狭いコンタクトホールひな形２５
の深さの比率は広いトレンチひな形２６の深さの比率よ
り大きいため、狭いコンタクトホールひな形２５の底部
を被覆する被覆層２７の厚さは、広いトレンチひな形２
６の底部を被覆する被覆層２７の厚さより小さい。あき
らかに、両者の被覆層２７の厚さの差は両者間の深さの
比の差と正比例し、その前に進行した部分エッチングプ
ロセスによりこの被覆層２７の厚さの差が増大される。
被覆層２７として採用可能であるものとして、少なくと
も誘電質層とポリマー層があり、そのうちポリマー層と
して、少なくとも、炭素フッ素化合物、炭素水素化合物
及び炭素化合物を採用可能である。また、被覆層２７の
形成方法は化学気相成長法或いはその他の代替可能な方
法とされうる。
をホトレジスト２２の上に形成する。被覆層２７は狭い
コンタクトホールひな形２５と広いトレンチひな形２６
の中にも形成される。狭いコンタクトホールひな形２５
の深さの比率は広いトレンチひな形２６の深さの比率よ
り大きいため、狭いコンタクトホールひな形２５の底部
を被覆する被覆層２７の厚さは、広いトレンチひな形２
６の底部を被覆する被覆層２７の厚さより小さい。あき
らかに、両者の被覆層２７の厚さの差は両者間の深さの
比の差と正比例し、その前に進行した部分エッチングプ
ロセスによりこの被覆層２７の厚さの差が増大される。
被覆層２７として採用可能であるものとして、少なくと
も誘電質層とポリマー層があり、そのうちポリマー層と
して、少なくとも、炭素フッ素化合物、炭素水素化合物
及び炭素化合物を採用可能である。また、被覆層２７の
形成方法は化学気相成長法或いはその他の代替可能な方
法とされうる。
【００１９】図７に示されるように、さらに一つのエッ
チングプロセスを進行して、狭いコンタクトホールひな
形２５と広いトレンチひな形２６を同時にエッチング
し、誘電質層２１中に狭いコンタクトホール２８と広い
トレンチ２９を形成する。そのうち、狭いコンタクトホ
ール２８と広いトレンチ２９はいずれも直接基板２０に
接触している。
チングプロセスを進行して、狭いコンタクトホールひな
形２５と広いトレンチひな形２６を同時にエッチング
し、誘電質層２１中に狭いコンタクトホール２８と広い
トレンチ２９を形成する。そのうち、狭いコンタクトホ
ール２８と広いトレンチ２９はいずれも直接基板２０に
接触している。
【００２０】最後に残ったホトレジスト２２を除去す
る。
る。
【００２１】あきらかに、狭いコンタクトホールひな形
２５と広いトレンチひな形２６の両者間のエッチングマ
イクロ負荷効果により発生したエッチング速度差は、狭
いコンタクトホールひな形２５の底部と広いトレンチひ
な形２６の底部両者間の被覆層２７の厚さの差により打
ち消されている。これにより狭いコンタクトホール２８
と広いトレンチ２９両者の深さは同じとなる。
２５と広いトレンチひな形２６の両者間のエッチングマ
イクロ負荷効果により発生したエッチング速度差は、狭
いコンタクトホールひな形２５の底部と広いトレンチひ
な形２６の底部両者間の被覆層２７の厚さの差により打
ち消されている。これにより狭いコンタクトホール２８
と広いトレンチ２９両者の深さは同じとなる。
【００２２】以上により本発明のキーポイントが、適切
に狭いコンタクトホールひな形２５と広いトレンチひな
形２６両者間の被覆層２７の厚さの差を調整することに
より、マイクロ負荷効果により発生するエッチング速度
差を有効に打ち消すことであることを説明した。このほ
か、狭いコンタクトホールひな形２５と広いトレンチひ
な形２６両者間の被覆層２７の厚さの差が前述の部分エ
ッチングプロセスで増大される。
に狭いコンタクトホールひな形２５と広いトレンチひな
形２６両者間の被覆層２７の厚さの差を調整することに
より、マイクロ負荷効果により発生するエッチング速度
差を有効に打ち消すことであることを説明した。このほ
か、狭いコンタクトホールひな形２５と広いトレンチひ
な形２６両者間の被覆層２７の厚さの差が前述の部分エ
ッチングプロセスで増大される。
【００２３】以下に、本発明の応用である、同位置のエ
ッチングと堆積で半導体製造工程中のエッチングマイク
ロ負荷効果を消去する方法について説明する。この応用
のほとんどの内容とステップは前述の実施例と同じであ
るため、以下に、異なる部分のみ説明する。 （１）基板が半導体基板とされ、被覆層がポリマー層と
される。 （２）この半導体基板を一つの誘電質層で被覆させた
後、この半導体基板を少なくとも二つの独立するエネル
ギーソースを具えた一つのプラズマ反応器中に入れる。
そのうち、第１エネルギーソースはこのプラズマ反応器
中でプラズマを発生し、第２エネルギーソースはこの半
導体基板の表面付近に直流バイアス電圧を発生する。 （３）第１エネルギーソースの種類は、電磁誘導コイル
が発生するＲＦエネルギーとコンデンサの電極板の発生
するＲＦエネルギーを少なくとも包括し、第２エネルギ
ーソースの種類は、少なくとも陰極の発生するＲＦエネ
ルギーを包括する。 （４）部分エッチングプロセスは必ずしも必要でなく、
それは堆積プロセスでポリマー層を形成する際の一つの
選択項とされる。部分エッチングプロセスを進行する場
合、広い開口と狭い開口の両者間の深さの比の差は増大
しうる。阿東全エッチングプロセスを進行する時間とポ
リマー層の厚さ両者間の関係は、部分エッチングプロセ
スが実行されるか否かと、部分エッチングプロセス進行
の程度の影響を受ける。 （５）半導体製造工程の種類は、少なくとも、内部配線
プロセスとダブル注入プロセスを含み、これら二つの半
導体製造工程はいずれも、深さが同じ小さいコンタクト
ホールと大きなコンタクト領域とを形成する必要があ
る。このほか、上述の狭い開口の典型的な幅は０．３ミ
クロンより小さく、上述の広い開口の幅は１ミクロンよ
り大きい。
ッチングと堆積で半導体製造工程中のエッチングマイク
ロ負荷効果を消去する方法について説明する。この応用
のほとんどの内容とステップは前述の実施例と同じであ
るため、以下に、異なる部分のみ説明する。 （１）基板が半導体基板とされ、被覆層がポリマー層と
される。 （２）この半導体基板を一つの誘電質層で被覆させた
後、この半導体基板を少なくとも二つの独立するエネル
ギーソースを具えた一つのプラズマ反応器中に入れる。
そのうち、第１エネルギーソースはこのプラズマ反応器
中でプラズマを発生し、第２エネルギーソースはこの半
導体基板の表面付近に直流バイアス電圧を発生する。 （３）第１エネルギーソースの種類は、電磁誘導コイル
が発生するＲＦエネルギーとコンデンサの電極板の発生
するＲＦエネルギーを少なくとも包括し、第２エネルギ
ーソースの種類は、少なくとも陰極の発生するＲＦエネ
ルギーを包括する。 （４）部分エッチングプロセスは必ずしも必要でなく、
それは堆積プロセスでポリマー層を形成する際の一つの
選択項とされる。部分エッチングプロセスを進行する場
合、広い開口と狭い開口の両者間の深さの比の差は増大
しうる。阿東全エッチングプロセスを進行する時間とポ
リマー層の厚さ両者間の関係は、部分エッチングプロセ
スが実行されるか否かと、部分エッチングプロセス進行
の程度の影響を受ける。 （５）半導体製造工程の種類は、少なくとも、内部配線
プロセスとダブル注入プロセスを含み、これら二つの半
導体製造工程はいずれも、深さが同じ小さいコンタクト
ホールと大きなコンタクト領域とを形成する必要があ
る。このほか、上述の狭い開口の典型的な幅は０．３ミ
クロンより小さく、上述の広い開口の幅は１ミクロンよ
り大きい。
【００２４】あきらかに本応用の一つの重大なメリット
は、エッチングプロセスと堆積プロセスが同じ機器中で
進行されうることであり、これによりこのプラズマ反応
器が少数のエネルギーソースで、それぞれエッチングプ
ロセスと堆積プロセスを制御可能である。即ち、必要な
機器の数量を減少できるだけでなく、本発明のスループ
ットも改善される。
は、エッチングプロセスと堆積プロセスが同じ機器中で
進行されうることであり、これによりこのプラズマ反応
器が少数のエネルギーソースで、それぞれエッチングプ
ロセスと堆積プロセスを制御可能である。即ち、必要な
機器の数量を減少できるだけでなく、本発明のスループ
ットも改善される。
【００２５】以上は本発明の実施例についての説明であ
り、本発明の請求範囲を限定するものではなく、本発明
に基づきなされ同じ効果を達成可能である改変或いは修
飾は、いずれも本発明の請求範囲に属するものとする。
り、本発明の請求範囲を限定するものではなく、本発明
に基づきなされ同じ効果を達成可能である改変或いは修
飾は、いずれも本発明の請求範囲に属するものとする。
【００２６】
【発明の効果】本発明は、同じ深さで異なる幅の複数の
トレンチを同時に形成する方法を提供している。本発明
によると、エッチングプロセスの進行の前に、一つの被
覆層で、基板と該基板の上のホトレジストを同時に被覆
する。トレンチの幅の比により被覆層の達成できる階段
被覆性が制限され、ホトレジストに対しては開口の幅に
より制限されるため、狭い開口底部の被覆層の厚さは広
い開口底部の被覆層の厚さより小さくなるため、その後
に進行するエッチング過程で、エッチングマイクロ負荷
効果により広い開口中のエッチング速度が狭い開口中の
エッチング速度より速くなっても、広い開口の底部の被
覆層のエッチングに比較的多くの時間がかかるため、エ
ッチングマイクロ負荷効果が明らかに堆積された被覆層
により打ち消され、エッチングで形成される広いトレン
チと狭いトレンチの深さが同じとなる。
トレンチを同時に形成する方法を提供している。本発明
によると、エッチングプロセスの進行の前に、一つの被
覆層で、基板と該基板の上のホトレジストを同時に被覆
する。トレンチの幅の比により被覆層の達成できる階段
被覆性が制限され、ホトレジストに対しては開口の幅に
より制限されるため、狭い開口底部の被覆層の厚さは広
い開口底部の被覆層の厚さより小さくなるため、その後
に進行するエッチング過程で、エッチングマイクロ負荷
効果により広い開口中のエッチング速度が狭い開口中の
エッチング速度より速くなっても、広い開口の底部の被
覆層のエッチングに比較的多くの時間がかかるため、エ
ッチングマイクロ負荷効果が明らかに堆積された被覆層
により打ち消され、エッチングで形成される広いトレン
チと狭いトレンチの深さが同じとなる。
【図１】周知の技術におけるエッチングマイクロ負荷効
果の形成表示図である。
果の形成表示図である。
【図２】周知の技術におけるエッチングマイクロ負荷効
果によりもたらされる欠点表示図である。
果によりもたらされる欠点表示図である。
【図３】本発明の一つの実施例の各ステップを示す横断
面表示図である。
面表示図である。
【図４】本発明の一つの実施例の各ステップを示す横断
面表示図である。
面表示図である。
【図５】本発明の一つの実施例の各ステップを示す横断
面表示図である。
面表示図である。
【図６】本発明の一つの実施例の各ステップを示す横断
面表示図である。
面表示図である。
【図７】本発明の一つの実施例の各ステップを示す横断
面表示図である。
面表示図である。
１０ 誘電質層 １１ 基板 １２ ホトレジスト １３ 第１開口 １４ 第２開口 １５ イオン １６ 第１トレンチ １７ 第２トレンチ ２０ 基板 ２０１ 隔離 ２０２ ソース ２０３ ドレイン ２０４ ゲート ２１ 誘電質層 ２２ ホトレジスト ２３ 第１開口 ２４ 第２開口 ２５ 狭いコンタクトホールひな形 ２６ 広いトレンチひな形 ２７ 被覆層 ２８ 広いコンタクトホール ２９ 広いトレンチ
Claims (19)
- 【請求項１】 集積回路製造工程における同深の狭いコ
ンタクトホールと広いトレンチとの同時に形成する方法
であって、少なくとも以下の各ステップ、即ち、 基板を提供するステップ、 該基板の上に誘電質層を形成するステップ、 該誘電質層の上にホトレジストを形成するステップ、 リソグラフィーエッチングプロセスで一つの第１開口と
該第１開口より幅の大きい一つの第２開口とを該ホトレ
ジストに形成するステップ、 部分エッチングプロセスを進行して該誘電質層を部分的
にエッチングし、該第１開口の下に狭いコンタクトホー
ルひな形を形成し、該第２開口の下に広いトレンチひな
形を形成するステップ、 一つの被覆層を該ホトレジストの上に形成すると共に該
狭いコンタクトホールひな形と該広いトレンチひな形の
中にも形成して該狭いコンタクトホールひな形の底部の
上に、広いトレンチひな形の底部の上の被覆層の厚さよ
り薄い被覆層を得るステップ、 エッチングプロセスを進行し、狭いコンタクトホールひ
な形と広いトレンチひな形とを同時にエッチングし、該
誘電質層中に、いずれも直接基板に接触する狭いコンタ
クトホールと広いトレンチとを同時に形成し、この狭い
コンタクトホールひな形と広いトレンチひな形の両者間
にエッチングマイクロ負荷効果により発生するエッチン
グ速度差を、狭いコンタクトホールひな形の底部の被覆
層と広いトレンチひな形の底部の被覆層の厚さの差によ
り打ち消し、これにより狭いコンタクトホールと広いト
レンチの深さを同じとするステップ、 残りの該ホトレジストを除去するステップ、 以上を具備することを特徴とする、集積回路製造工程に
おける同深の狭いコンタクトホールと広いトレンチとを
同時に形成する方法。 - 【請求項２】 前記基板が少なくとも、ＭＯＳトランジ
スタとフィールド酸化膜とを具えたことを特徴とする、
請求項１に記載の方法。 - 【請求項３】 前記集積回路が多層集積回路である時、
該基板にさらに複数の誘電質層と、複数のコンタクト及
び複数の内部配線が設けられたことを特徴とする、請求
項１に記載の方法。 - 【請求項４】 前記ホトレジストの厚さが数オングスト
ロームから数ミクロンとされることを特徴とする、請求
項１に記載の方法。 - 【請求項５】 前記エッチングマイクロ負荷効果の影響
により、狭いコンタクトホールひな形と広いトレンチひ
な形の深さが異なることを特徴とする、請求項１に記載
の方法。 - 【請求項６】 前記部分エッチングプロセスで、第１開
口の下と第２開朽ちの下に位置する誘電質層をエッチン
グすることにより、第１開口と第２開口の深さの比が増
加することを特徴とする、請求項１に記載の方法。 - 【請求項７】 前記被覆層として、少なくとも誘電質層
或いはポリマー層を採用可能であり、該ポリマー層の材
料として、少なくとも、炭素水素化合物、炭素フッ素化
合物或いは炭素化合物を採用可能であることを特徴とす
る、請求項１に記載の方法。 - 【請求項８】 前記被覆層の形成方法が化学気相成長法
或いはそれに代替可能な方法とされうることを特徴とす
る、請求項１に記載の方法。 - 【請求項９】 請求項１に記載の集積回路製造工程にお
ける同深の狭いコンタクトホールと広いトレンチとを同
時に形成する方法であって、少なくとも、同位置のエッ
チングと堆積で半導体製造工程中のマイクロ負荷効果を
消去するプロセスに応用可能であり、この同位置のエッ
チングと堆積でマイクロ負荷効果を消去するプロセスが
少なくとも以下の各ステップ、即ち、 一つの誘電質層で被覆された一つの半導体基板を提供す
るステップ、 該誘電質層の上に一つのホトレジストを形成するステッ
プ、 リソグラフィーエッチングプロセスでいずれも直接該誘
電質層と接触する一つの広い開口と一つの狭い開口とを
このホトレジストに形成するステップ、 該半導体基板を、プラズマ反応器中でプラズマを発生す
る第１エネルギーソースと、該半導体基板の表面付近に
直流バイアス電圧を発生する第２エネルギーソースの、
少なくとも二つの独立するエネルギーソースを具えた一
つのプラズマ反応器中に入れるステップ、 堆積プロセスで一つのポリマー層を該ホトレジストの上
に形成し並びに該狭い開口の底部と該広い開口の底部の
上にも形成し、堆積プロセスの特徴により、該狭い開口
の底部の上に、厚さが該広い開口の底部の上のポリマー
層の厚さより薄いポリマー層を得るステップ、 該ポリマー層、該ホトレジスト及び該誘電質層に対して
エッチングプロセスを進行し、該狭い開口と該広い開口
の部分に同時にエッチングを行い、該誘電質層に一つの
狭い開口の下の狭いトレンチと広い開口の下の広いトレ
ンチを形成して該狭いトレンチと広いトレンチとをいず
れも直接該半導体基板に接触せしめるステップ、 以上を具備すると共にこのエッチングプロセスを進行す
る時間と該ポリマー層の厚さとを調整することにより該
狭いトレンチと広いトレンチの両者の深さを同じとなし
うることを特徴とする方法。 - 【請求項１０】 前記半導体基板が少なくとも、ＭＯＳ
トランジスタとフィールド酸化膜とを具えたことを特徴
とする、請求項９に記載の方法。 - 【請求項１１】 前記半導体基板が多層構造を具備する
時、この多層構造が、少なくとも、複数の誘電質層、複
数のコンタクト及び複数の内部配線を具備することを特
徴とする、請求項９に記載の方法。 - 【請求項１２】 前記ホトレジストの厚さが数オングス
トロームから数ミクロンとされることを特徴とする、請
求項９に記載の方法。 - 【請求項１３】 前記ポリマー層の材料として、少なく
とも、炭素水素化合物、炭素フッ素化合物或いは炭素化
合物を採用可能であることを特徴とする、請求項９に記
載の方法。 - 【請求項１４】 前記第１エネルギーソースが電磁感応
コイルの発生するＲＦエネルギー或いはコンデンサ電極
板の発生するＲＦエネルギー或いはそれらに代替可能な
エネルギーソースとされうることを特徴とする、請求項
９に記載の方法。 - 【請求項１５】 前記第２エネルギーソースが陰極の発
生するＲＦエネルギー或いはそれに代替可能なエネルギ
ーソースとされうることを特徴とする、請求項９に記載
の方法。 - 【請求項１６】 前記堆積プロセスの前に部分エッチン
グプロセスを進行し、該部分エッチングプロセスにおい
て前記広い開口及び前記狭い開口の下に位置する誘電質
層をエッチングすることにより該広い開口と該狭い開口
の深さの比を増加することを特徴とする、請求項９に記
載の方法。 - 【請求項１７】 前記半導体製造工程の種類が、少なく
とも、同じ深さの小さいコンタクトホールと大きいコン
タクト領域の形成を必要とする内部配線プロセスとダブ
ル注入プロセスを包括することを特徴とする、請求項９
に記載の方法。 - 【請求項１８】 前記狭い開口の幅が０．３ミクロンよ
り小さいことを特徴とする、請求項９に記載の方法。 - 【請求項１９】 前記広い開口の幅が１ミクロンより大
きいことを特徴とする、請求項９に記載の方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/357,246 US6251791B1 (en) | 1999-07-20 | 1999-07-20 | Eliminating etching microloading effect by in situ deposition and etching |
| JP22203499A JP3373455B2 (ja) | 1999-07-20 | 1999-08-05 | 集積回路製造工程における同深の狭いコンタクトホールと広いトレンチとを同時に形成する方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/357,246 US6251791B1 (en) | 1999-07-20 | 1999-07-20 | Eliminating etching microloading effect by in situ deposition and etching |
| JP22203499A JP3373455B2 (ja) | 1999-07-20 | 1999-08-05 | 集積回路製造工程における同深の狭いコンタクトホールと広いトレンチとを同時に形成する方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001053145A true JP2001053145A (ja) | 2001-02-23 |
| JP3373455B2 JP3373455B2 (ja) | 2003-02-04 |
Family
ID=26524644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22203499A Expired - Lifetime JP3373455B2 (ja) | 1999-07-20 | 1999-08-05 | 集積回路製造工程における同深の狭いコンタクトホールと広いトレンチとを同時に形成する方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6251791B1 (ja) |
| JP (1) | JP3373455B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009067381A1 (en) * | 2007-11-21 | 2009-05-28 | Lam Research Corporation | Method of controlling etch microloading for a tungsten-containing layer |
| JP2010093158A (ja) * | 2008-10-10 | 2010-04-22 | Toshiba Corp | 半導体装置の製造方法 |
| KR101560599B1 (ko) | 2007-09-26 | 2015-10-16 | 삼성전자 주식회사 | 반도체 집적 회로 장치의 제조 방법 |
| CN111564409A (zh) * | 2020-05-18 | 2020-08-21 | 南京诚芯集成电路技术研究院有限公司 | 一种先进节点后段金属通孔的制造方法 |
| WO2024043082A1 (ja) * | 2022-08-22 | 2024-02-29 | 東京エレクトロン株式会社 | エッチング方法及びプラズマ処理システム |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100327346B1 (ko) * | 1999-07-20 | 2002-03-06 | 윤종용 | 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법 |
| US6887785B1 (en) * | 2004-05-13 | 2005-05-03 | International Business Machines Corporation | Etching openings of different depths using a single mask layer method and structure |
| KR100687434B1 (ko) * | 2005-12-26 | 2007-02-26 | 동부일렉트로닉스 주식회사 | 듀얼 다마신 공정을 이용한 금속 배선 형성 방법 및 이금속 배선을 갖는 반도체 소자 |
| US8083953B2 (en) | 2007-03-06 | 2011-12-27 | Micron Technology, Inc. | Registered structure formation via the application of directed thermal energy to diblock copolymer films |
| US8557128B2 (en) * | 2007-03-22 | 2013-10-15 | Micron Technology, Inc. | Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers |
| US8097175B2 (en) | 2008-10-28 | 2012-01-17 | Micron Technology, Inc. | Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure |
| US8372295B2 (en) | 2007-04-20 | 2013-02-12 | Micron Technology, Inc. | Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method |
| US7629255B2 (en) | 2007-06-04 | 2009-12-08 | Lam Research Corporation | Method for reducing microloading in etching high aspect ratio structures |
| US8404124B2 (en) | 2007-06-12 | 2013-03-26 | Micron Technology, Inc. | Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces |
| US8080615B2 (en) | 2007-06-19 | 2011-12-20 | Micron Technology, Inc. | Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide |
| US8101092B2 (en) * | 2007-10-24 | 2012-01-24 | United Microelectronics Corp. | Method for controlling ADI-AEI CD difference ratio of openings having different sizes |
| US8293639B2 (en) * | 2007-10-24 | 2012-10-23 | United Microelectronics Corp. | Method for controlling ADI-AEI CD difference ratio of openings having different sizes |
| US9059116B2 (en) | 2007-11-29 | 2015-06-16 | Lam Research Corporation | Etch with pulsed bias |
| CN101952945B (zh) * | 2007-11-29 | 2013-08-14 | 朗姆研究公司 | 控制微负载的脉冲式偏置等离子体工艺 |
| US8999492B2 (en) | 2008-02-05 | 2015-04-07 | Micron Technology, Inc. | Method to produce nanometer-sized features with directed assembly of block copolymers |
| US8425982B2 (en) | 2008-03-21 | 2013-04-23 | Micron Technology, Inc. | Methods of improving long range order in self-assembly of block copolymer films with ionic liquids |
| US8426313B2 (en) | 2008-03-21 | 2013-04-23 | Micron Technology, Inc. | Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference |
| US8114301B2 (en) | 2008-05-02 | 2012-02-14 | Micron Technology, Inc. | Graphoepitaxial self-assembly of arrays of downward facing half-cylinders |
| US8822342B2 (en) * | 2010-12-30 | 2014-09-02 | Globalfoundries Singapore Pte. Ltd. | Method to reduce depth delta between dense and wide features in dual damascene structures |
| US8641828B2 (en) | 2011-07-13 | 2014-02-04 | United Microelectronics Corp. | Cleaning method of semiconductor manufacturing process |
| TWI462175B (zh) * | 2011-09-07 | 2014-11-21 | Inotera Memories Inc | 調整半導體基板槽深的製造方法 |
| US8900963B2 (en) | 2011-11-02 | 2014-12-02 | Micron Technology, Inc. | Methods of forming semiconductor device structures, and related structures |
| US8906760B2 (en) | 2012-03-22 | 2014-12-09 | Tokyo Electron Limited | Aspect ratio dependent deposition to improve gate spacer profile, fin-loss and hardmask-loss for FinFET scheme |
| US9087699B2 (en) | 2012-10-05 | 2015-07-21 | Micron Technology, Inc. | Methods of forming an array of openings in a substrate, and related methods of forming a semiconductor device structure |
| US9229328B2 (en) | 2013-05-02 | 2016-01-05 | Micron Technology, Inc. | Methods of forming semiconductor device structures, and related semiconductor device structures |
| US9177795B2 (en) | 2013-09-27 | 2015-11-03 | Micron Technology, Inc. | Methods of forming nanostructures including metal oxides |
| CN105355587B (zh) * | 2015-10-14 | 2018-09-04 | 上海华力微电子有限公司 | 一种避免浅沟槽隔离结构出现深度负载效应的方法 |
| US11201426B2 (en) * | 2018-08-13 | 2021-12-14 | Apple Inc. | Electrical contact appearance and protection |
| US11289402B2 (en) | 2019-02-22 | 2022-03-29 | Samsung Electronics Co., Ltd. | Semiconductor device including TSV and method of manufacturing the same |
| CN112151450B (zh) | 2019-06-26 | 2023-08-08 | 联华电子股份有限公司 | 半导体结构及其形成方法 |
| CN111863705B (zh) * | 2020-07-23 | 2024-04-23 | 中国科学院微电子研究所 | 半导体器件的隔离的形成方法 |
| CN113113302B (zh) * | 2021-03-11 | 2024-05-03 | 武汉光迅科技股份有限公司 | 刻蚀方法及刻蚀设备 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4385975A (en) * | 1981-12-30 | 1983-05-31 | International Business Machines Corp. | Method of forming wide, deep dielectric filled isolation trenches in the surface of a silicon semiconductor substrate |
| US4784720A (en) * | 1985-05-03 | 1988-11-15 | Texas Instruments Incorporated | Trench etch process for a single-wafer RIE dry etch reactor |
| JPH0834205B2 (ja) * | 1986-11-21 | 1996-03-29 | 株式会社東芝 | ドライエツチング装置 |
| US5413966A (en) * | 1990-12-20 | 1995-05-09 | Lsi Logic Corporation | Shallow trench etch |
| JP3220992B2 (ja) * | 1991-01-22 | 2001-10-22 | ソニー株式会社 | ドライエッチング方法 |
| US5302882A (en) * | 1991-09-09 | 1994-04-12 | Sematech, Inc. | Low pass filter for plasma discharge |
| US5236863A (en) * | 1992-06-01 | 1993-08-17 | National Semiconductor Corporation | Isolation process for VLSI |
| US5729563A (en) * | 1994-07-07 | 1998-03-17 | Hewlett-Packard Company | Method and apparatus for optically and thermally isolating surface emitting laser diodes |
| US5670401A (en) * | 1996-08-22 | 1997-09-23 | Vanguard International Semiconductor Corporation | Method for fabricating a deep submicron mosfet device using an in-situ polymer spacer to decrease device channel length |
| US5811357A (en) * | 1997-03-26 | 1998-09-22 | International Business Machines Corporation | Process of etching an oxide layer |
| US5814547A (en) * | 1997-10-06 | 1998-09-29 | Industrial Technology Research Institute | Forming different depth trenches simultaneously by microloading effect |
-
1999
- 1999-07-20 US US09/357,246 patent/US6251791B1/en not_active Expired - Lifetime
- 1999-08-05 JP JP22203499A patent/JP3373455B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101560599B1 (ko) | 2007-09-26 | 2015-10-16 | 삼성전자 주식회사 | 반도체 집적 회로 장치의 제조 방법 |
| WO2009067381A1 (en) * | 2007-11-21 | 2009-05-28 | Lam Research Corporation | Method of controlling etch microloading for a tungsten-containing layer |
| US8518282B2 (en) | 2007-11-21 | 2013-08-27 | Lam Research Corporation | Method of controlling etch microloading for a tungsten-containing layer |
| JP2010093158A (ja) * | 2008-10-10 | 2010-04-22 | Toshiba Corp | 半導体装置の製造方法 |
| CN111564409A (zh) * | 2020-05-18 | 2020-08-21 | 南京诚芯集成电路技术研究院有限公司 | 一种先进节点后段金属通孔的制造方法 |
| WO2024043082A1 (ja) * | 2022-08-22 | 2024-02-29 | 東京エレクトロン株式会社 | エッチング方法及びプラズマ処理システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3373455B2 (ja) | 2003-02-04 |
| US6251791B1 (en) | 2001-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001053145A (ja) | 集積回路製造工程における同深の狭いコンタクトホールと広いトレンチとを同時に形成する方法 | |
| US5843846A (en) | Etch process to produce rounded top corners for sub-micron silicon trench applications | |
| US5196376A (en) | Laser lithography for integrated circuit and integrated circuit interconnect manufacture | |
| US20050211671A1 (en) | Oxygen plasma treatment for a nitride surface to reduce photo footing | |
| US7119011B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR0165453B1 (ko) | Y자형 트랜치를 이용한 반도체 소자의 분리 방법 | |
| US5466640A (en) | Method for forming a metal wire of a semiconductor device | |
| KR20010112878A (ko) | 반도체 장치 제조 방법 | |
| US20040180297A1 (en) | Method for forming pattern in semiconductor device | |
| TW413893B (en) | Method for eliminating etching microloading effect by etching and depositing at the same location | |
| JPH0786119A (ja) | 半導体装置の製造方法 | |
| KR20030018750A (ko) | 이중 노광을 이용한 반도체 소자의 제조방법 | |
| KR950003224B1 (ko) | 다층배선 구조를 갖는 반도체 장치의 제조방법 | |
| JP3788422B2 (ja) | 半導体装置の検査方法 | |
| JPH11288864A (ja) | アパーチャおよびそれを用いた電子線描画装置の描画方法ならびに半導体装置の製造方法 | |
| KR100460719B1 (ko) | 금속 절연체 금속 캐패시터 제조 방법 | |
| JPH01117026A (ja) | 半導体基板 | |
| JPH05175193A (ja) | 半導体装置の回路パターン形成方法 | |
| KR100562317B1 (ko) | 반도체 소자의 트렌치 프로파일 모니터링 방법 | |
| CN114093813A (zh) | 一种用于半导体器件的接触孔的制作方法 | |
| JP2000173980A (ja) | ドライエッチング方法 | |
| Gilmartin et al. | Patterning nanoscale features using the 2-step NERIME nanolithography process | |
| JP2000340543A (ja) | ドライエッチング方法および装置 | |
| JPH06342850A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR19980076186A (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021015 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3373455 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |