JP2001051895A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【課題】物理アドレスを拡張するとＬＲＡ命令のように
物理アドレスを結果として得る命令の結果を格納する領
域が不足する。格納領域を拡張すると従来プログラムと
の互換性が失われる。格納領域を拡張しないと物理アド
レス情報が失われることがある。その誤った情報を元に
主記憶を更新すると、他プログラムやＯＳの領域を更新
してしまう可能性がある。 【解決手段】ＬＲＡ命令において変換結果の物理アドレ
スが拡張していた場合、ＯＳから受け渡される特定アド
レスを変換結果として命令発行元プログラムに渡す。Ｏ
Ｓはその特定アドレスの領域を未使用領域とすることに
より、従来プログラムが誤ってその特定アドレス領域に
アクセスしても、他のプログラムへの影響を最小限にす
ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＰＵのアドレス
変換方式に係り、特に仮想アドレスを物理アドレスに変
換した結果をプログラムに返す命令の処理方式に関す
る。

【０００２】

【従来の技術】情報処理装置に於いて、プログラムが指
定するアドレスで主記憶装置をアクセスする際、いった
ん物理アドレスに変換した後主記憶装置をアクセスする
ことは広く行われている。この変換のことを一般にアド
レス変換と呼び、アドレス変換前のアドレスを仮想アド
レス、変換後のアドレスを物理アドレスと呼ぶ。

【０００３】例えば、株式会社日立製作所が製造販売す
る大型電子計算機である「Ｍシリーズ処理装置」に実装
されているアドレス変換は出版物「ＨＩＴＡＣ Ｍシリ
ーズ処理装置（Ｍ／ＡＳＡモード）」の「４．アドレス
変換」（Ｐ．４９〜）に詳しく記述されている。

【０００４】この様なアドレス変換は、プログラム実行
時に情報処理装置が具備するアドレス変換機構により自
動的に行われるため、多くの場合プログラムは、プログ
ラムで指定している仮想アドレスがいかなる物理アドレ
スに変換されているかを知る必要はない。

【０００５】しかしながら、物理アドレスを意識するプ
ログラムも存在する。例えば、外部記憶装置との入出力
で用いられる入出力バッファ領域を割り当て管理するプ
ログラムが該当する。あるいはまた、物理アドレスを意
識はしないが、プログラムで指定する仮想アドレスに対
して物理アドレスが割り当てられており、すぐに使用す
ることができるか否かを確認するプログラムも存在す
る。そして、そのようなプログラムのために、仮想アド
レスを物理アドレスに変換することを主目的とする命令
が情報処理装置に用意されているのが普通である。一例
として、ＬＲＡ（Ｌｏａｄ Ｒｅａｌ Ａｄｄｒｅｓ
ｓ）命令が知られており、前記出版物「ＨＩＴＡＣ Ｍ
シリーズ処理装置（Ｍ／ＡＳＡモード）」の２６１ペー
ジにその動作仕様が詳しく述べられている。

【０００６】

【発明が解決しようとする課題】近年、情報処理装置の
利用がより高度なものとなって処理する情報量が飛躍的
に増えた結果、主記憶装置の記憶容量が不足する事態に
なりつつある。そのため、従来より情報処理装置が具備
していたアドレス変換機構を一部手直しし、より多くの
主記憶装置を使用できるようにしている。

【０００７】この様にアドレス変換機構を一部手直しし
ても、既に説明したとおり多くのプログラムは自ら指定
するアドレスが仮想アドレスであり、従って、それが変
換された結果の物理アドレスがいかなるアドレスである
のかを意識する必要はないため、従来からのプログラム
は何ら手直しすることなく動作する。

【０００８】しかしながら、物理アドレスを意識する必
要のあるプログラムはこの限りではなく、当然ではある
が拡張された物理アドレスを正しく扱うように書き直さ
れなければならない。

【０００９】この場合、前出のＬＲＡ命令に不都合が生
じる。しいては、ＬＲＡ命令を使用するプログラムに不
都合が生じる。

【００１０】ＬＲＡ命令は、命令のオペランドアドレス
として指定される仮想アドレスをアドレス変換し、その
結果を処理装置が具備する汎用レジスタに格納するもの
である。Ｍシリーズ処理装置では、３２ビットの汎用レ
ジスタを１６本具備しており、ＬＲＡ命令の結果はその
うちの１つの汎用レジスタにアドレス変換した結果の物
理アドレスを格納する。Ｍシリーズ処理装置の場合、物
理アドレスは最大でも２Ｇバイト（２の３１乗−１）で
あり、ＬＲＡ命令が変換結果の物理アドレスを命令で指
定された汎用レジスタに格納することに何ら問題はなか
った。なぜならば、２Ｇバイトのアドレスは３１ビット
桁で表現可能であり、これは汎用レジスタの桁数である
３２ビットより小さいからである。

【００１１】しかしながら、より多くの主記憶装置を使
用できるようにするために、物理アドレスの最大値を増
やす必要が出てきた。例えば、主記憶装置の記憶容量を
８Ｇバイト（２の３３乗−１）に増やした場合、物理ア
ドレスの最大値を表現するのに必要な桁数は３３ビット
桁となり、処理装置が具備する３２ビットの汎用レジス
タに格納することができない。

【００１２】この問題を解決するには、いくつかのアプ
ローチが存在する。

【００１３】たとえば、ＬＲＡ命令でアドレス変換した
結果の物理アドレスを格納するのに使用する汎用レジス
タを、１本から２本に増やすことが考えられる。元来汎
用レジスタは３２ビット桁であり、２本使用すれば６４
ビット桁確保できるので、物理アドレスを少しばかり拡
張しても当面は事足りる。この考え方は非常に素直では
あるが、しかし、これを実施するとＬＲＡ命令を使用し
ているプログラム全てを書き換える必要が生じる。なぜ
ならば、ＬＲＡ命令で新たに使用される汎用レジスタを
従来プログラムが使用していたとすると（そして、おそ
らく使用しているだろう）、その汎用レジスタが保持し
ているデータを失わないように何らかの手を打たなけれ
ばならないからである。

【００１４】現実問題として、ＬＲＡ命令を発行して得
られる物理アドレスを実際に使用する従来プログラムで
あるならば、プログラムを書き換えるのは致し方ないで
あろう。書き換えることにより、より拡張された物理ア
ドレスを扱えるようになるのであるから、従来プログラ
ムを書き換えるだけの効能はありそうである。しかし一
方、ＬＲＡ命令を発行はするが変換結果である物理アド
レスは使わないプログラムにとっては、たんに余計な仕
事となる。プログラムに手を入れると言うことは、換言
するに、プログラムに不良を作り込む可能性が生じるの
であり、そのデバッグに膨大な努力が必要であることは
業界では常識である。

【００１５】かかる事情であるので、ＬＲＡ命令におい
て物理アドレスを格納する汎用レジスタの本数を増やす
ことは断念せざるをえない。

【００１６】ＬＲＡ命令においてアドレス変換結果を格
納する汎用レジスタは１本のみ使用するという従来仕様
のままでありながら、物理アドレスが拡張された情報処
理装置に於いてもＬＲＡ命令を使用している従来プログ
ラムが問題なく動作することを保証しなければならな
い。

【００１７】そこで、新たにＬＲＡ命令相当の新規命令
を用意する。この新規命令を新ＬＲＡ命令を呼ぶ。物理
アドレスを意識するプログラムは全て変更し、ＬＲＡ命
令を新ＬＲＡ命令に書き換えることとする。

【００１８】問題は、ＬＲＡ命令を引き続き使用するプ
ログラムをどうするかである。アドレス変換結果が３１
ビット桁に収まるのであるならば、汎用レジスタに格納
される物理アドレスは正しいことを保証できる。しか
し、アドレス変換結果が３１ビット桁に収まらないので
あれば、汎用レジスタに格納される物理アドレスは正し
くない。ＬＲＡ命令で汎用レジスタに格納された物理ア
ドレスを使用するプログラムは、全て新ＬＲＡ命令を使
用するように書き換えることとするとは言っても、それ
はあくまでも机上の方針であり、実践するのは所詮は人
間である。

【００１９】そして、そのような「見逃された」ＬＲＡ
命令を発行し続けている従来プログラムが、誤ったアド
レス変換結果を使って主記憶をアクセスすれば誤動作す
るのは明らかである。その場合は、そこでデバッグし新
ＬＲＡ命令を使用するように修正すればすむ話である。
しかし問題は、誤ったアドレス変換結果が示す物理アド
レスが、自プログラム領域であるという保証は何処にも
ないことである。極端な場合、「見逃された」ＬＲＡ命
令で得た「誤った」物理アドレスの主記憶領域を書き換
えてしまうことすらあり得るのである。これは、重大な
問題であり、それこそ見逃すわけにはいかない問題であ
る。

【００２０】

【課題を解決するための手段】かかる課題を解決するた
め、ＬＲＡ命令において、アドレス変換結果を何の情報
の欠落もなく汎用レジスタに格納することが可能か否か
を判断する第１の手段と、前記第１の手段によりアドレ
ス変換結果を何らかの情報の欠落なしには汎用レジスタ
に格納することができないと判断したとき、既定のアド
レスを汎用レジスタに格納する第２の手段を設ける。

【００２１】望ましくは、前記第２の手段によって汎用
レジスタに格納される既定のアドレスを、主記憶装置の
決められた領域より得る第３の手段を設ける。

【００２２】

【発明の実施の形態】以下、本発明の一実施例を図面に
より説明する。

【００２３】図１は、本発明の一実施例を説明するため
の情報処理装置の構成図である。

【００２４】主記憶装置１０１はアドレス０番地から最
大（２の３３乗−１）番地までアドレス付けされた物理
的な記憶装置である。主記憶装置１０１は処理装置１１
０で処理される命令やデータを保持するが、本実施例に
おいては回避アドレス１０６、ＬＲＡ命令１０５および
アドレス変換テーブル１０８を保持し、また、未使用領
域１０７が割り当てられている。本実施例においては、
回避アドレス１０６は物理アドレス２０番地に固定され
ているものとしている。

【００２５】処理装置１１０は、命令実行制御装置１１
１、汎用レジスタ１１２およびアドレス変換装置１１３
を具備する。

【００２６】命令実行制御装置１１１は、信号線１５０
を介して主記憶装置１０１とつながっており、主記憶装
置の保持する命令を読み出したり、その命令の動作とし
て主記憶装置の保持する様々なデータを操作したりする
ことができる。本実施例においては、回避アドレス１０
６、ＬＲＡ命令１０５、未使用領域１０７が信号線１５
０を介して参照される。

【００２７】汎用レジスタ１１２は、各々３２ビット幅
のレジスタであり、本実施例においては１６本具備され
る。それぞれのレジスタを汎用レジスタ０、汎用レジス
タ１、汎用レジスタ２、．．．、汎用レジスタ１５と呼
ぶ。各汎用レジスタの内容は信号線１５２を介して命令
実行制御装置によって読み書きされる。

【００２８】アドレス変換装置１１３は、主記憶装置１
０１が保持するアドレス変換テーブル１０８を信号線１
５３を介して参照し、アドレス変換を行う。信号線１５
１を介して、命令実行制御装置から送られてくる仮想ア
ドレスを変換し、変換結果の物理アドレスを命令実行制
御装置１１１へ送出する。

【００２９】図２は、図１で説明した処理装置に於ける
ＬＲＡ命令の動作を説明するための機能ブロック図であ
る。

【００３０】主記憶装置１０１に保持されているＬＲＡ
命令１０５は、本説明においては汎用レジスタ１（１１
２−１）が保持する仮想アドレスを変換し、汎用レジス
タ２（１１２−２）に格納する様に指定されているもの
とする。さらに、汎用レジスタ１（１１２−１）にはＬ
ＲＡ命令１０５でアドレス変換されるべき仮想アドレス
Ａ（２０１）が保持されているものとし、その仮想アド
レスはＸ‘７ＦＤ０００００’であるとする。ここに、
Ｘ‘７ＦＤ０００００’という表記は、１６進数である
ことを意味し、以下同様である。

【００３１】最初に、従来技術による動作を説明する。
そのため、アドレス変換テーブル１０８は、仮想アドレ
スＡ（２０１）であるＸ‘７ＦＤ０００００’が物理ア
ドレスＢ（２０２）であるＸ‘０００１２３０００’に
変換されるべくテーブルが作られているものとする。

【００３２】命令実行制御装置１１１はＬＲＡ命令１０
５を主記憶装置１０１から信号線１５０−１を介して読
み出す。そして、命令を解読した結果、汎用レジスタ１
（１１２−１）の保持する仮想アドレスをアドレス変換
して汎用レジスタ２（１１２−２）に格納すべく動作を
開始する。

【００３３】この時の動作を、図３の動作フローチャー
トに従って説明する。

【００３４】ステップ３０１：命令実行制御装置１１１
は汎用レジスタ１（１１２−１）の保持する仮想アドレ
スＡ（２０１）を信号線１５２−１を介して読み出す。

【００３５】ステップ３０２：命令実行制御装置１１１
は仮想アドレスＡ（２０１）を信号線１５３−１を介し
てアドレス変換装置１１３へ送出し、アドレス変換動作
を起動する。

【００３６】ステップ３０３：アドレス変換装置１１３
は、信号線１５３−１を介して受け取った仮想アドレス
Ａ（２０１）を、アドレス変換テーブル１０８を信号線
１５３−３を介して参照しアドレス変換する。いま、仮
想アドレスＡ（２０１）はＸ‘７ＦＤ０００００’であ
り、また、アドレス変換テーブルは仮想アドレスＡ（２
０１）であるＸ‘７ＦＤ０００００’が実アドレスＢ
（２０２）であるＸ‘０００１２３０００’に変換され
るべくテーブルが作られているので、アドレス変換装置
１１３は変換結果として物理アドレスＢ（２０２）であ
るＸ‘０００１２３０００’なる値を信号線１５３−２
を介して命令実行制御装置１１１へ送出する。

【００３７】ステップ３０４：命令実行制御装置１１１
は信号線１５３−２を介してアドレス変換装置１１３か
ら送出されてきた物理アドレスＢ（２０２）をチェック
する。このチェックは、物理アドレスＢ（２０２）の下
位３１ビット以外のビットがゼロかどうかを調べるもの
である。今回の場合、物理アドレスＢ（２０２）はＸ
‘０００１２３０００’であり下位３１ビット以外のビ
ットは全てゼロであるので、次いでステップ３０５へ進
む。

【００３８】ステップ３０５：命令実行制御装置１１１
は、物理アドレスＢ（２０２）を信号線１５２−２Ｂを
介して汎用レジスタ２（１１２−２）へ書込み、命令を
完了する。

【００３９】以上説明したステップ３０１〜３０５の一
連の動作により、汎用レジスタ１（１１２−１）が保持
する仮想アドレスＡ（２０１）であるＸ‘７ＦＤ０００
００’がアドレス変換され、結果の物理アドレスＢ（２
０２）であるＸ‘００１２３０００’が汎用レジスタ２
（１１２−２）に格納された。

【００４０】それでは次に、本実施例に固有の効果を再
度図２を用いて説明する。

【００４１】主記憶装置１０１に保持されているＬＲＡ
命令１０５は、先の説明と同様に汎用レジスタ１（１１
２−１）が保持する仮想アドレスを変換し、汎用レジス
タ２（１１２−２）に格納する様指定されているものと
する。さらに、汎用レジスタ１（１１２−１）にはＬＲ
Ａ命令１０５でアドレス変換されるべき仮想アドレスＡ
（２０１）が保持されているものとし、その仮想アドレ
スがＸ‘７ＦＤ０００００’である点も同じである。

【００４２】しかしながら今回は、アドレス変換テーブ
ル１０８は仮想アドレスＡ（２０１）であるＸ‘７ＦＤ
０００００’を物理アドレスＣ（２０３）であるＸ‘１
００１２３０００’に変換すべくテーブルが設定されて
いるものとする。

【００４３】命令実行制御装置１１１はＬＲＡ命令１０
５を主記憶装置１０１から信号線１５０−１を介して読
み出す。そして、命令を解読した結果、汎用レジスタ１
（１１２−１）の保持する仮想アドレスをアドレス変換
して汎用レジスタ２（１１２−２）に格納すべく動作を
開始する。

【００４４】この時の動作を、再び図３の動作フローチ
ャートに従って説明する。

【００４５】ステップ３０１：命令実行制御装置１１１
は汎用レジスタ１（１１２−１）の保持する仮想アドレ
スＡ（２０１）を信号線１５２−１を介して読み出す。

【００４６】ステップ３０２：命令実行制御装置１１１
は仮想アドレスＡ（２０１）を信号線１５３−１を介し
てアドレス変換装置１１３へ送出し、アドレス変換動作
を起動する。

【００４７】ステップ３０３：アドレス変換装置１１３
は、信号線１５３−１を介して受け取った仮想アドレス
Ａ（２０１）を、アドレス変換テーブル１０８を信号線
１５３−３を介して参照しアドレス変換する。今回は、
仮想アドレスＡ（２０１）はＸ‘７ＦＤ０００００’で
あり、また、アドレス変換テーブルは仮想アドレスＡ
（２０１）であるＸ‘７ＦＤ０００００’が物理アドレ
スＣ（２０３）であるＸ‘１００１２３０００’に変換
されるべくテーブルが作られているので、アドレス変換
装置１１３は変換結果として物理アドレスＣ（２０３）
であるＸ‘１００１２３０００’なる値を信号線１５３
−２を介して命令実行制御装置１１１へ送出する。

【００４８】ステップ３０４：命令実行制御装置１１１
は信号線１５３−２を介してアドレス変換装置１１３か
ら送出されてきた物理アドレスＣ（２０３）をチェック
する。このチェックは、物理アドレスＣ（２０３）の下
位３１ビット以外のビットがゼロかどうかを調べるもの
である。今回の場合、物理アドレスＣ（２０３）はＸ
‘１００１２３０００’であり下位３１ビット以外のビ
ットが全てゼロではないので、次いでステップ３０６へ
進む。

【００４９】ステップ３０６：命令実行制御装置１１１
は、物理アドレス２０番地に格納されている回避アドレ
ス１０６を信号線１５０−２を介して読み出し、それを
信号線１５２−２Ｃを介して汎用レジスタ２（１１２−
２）へ書込み、命令を完了する。

【００５０】以上説明したステップ３０１〜３０４およ
び３０６の一連の動作により、主記憶装置２０番地にあ
らかじめ格納されていた回避アドレス１０６が汎用レジ
スタ２（１１２−２）に格納された。

【００５１】例えばシステムコントロールプログラム
は、例えば４０９６番地からの一定長の領域を未使用領
域にしておくことができる。そしてこの４０９６番地な
るアドレスを、予め決められている物理アドレス２０番
地に存在する回避アドレス１０６へ設定しておくことも
できる。

【００５２】システムコントロールプログラムがこの様
に設定しておけば、たとえＬＲＡ命令１０５を発行した
プログラムがアドレス変換した結果が不正であることを
確かめないまま、汎用レジスタ２（１１２−２）に格納
された物理アドレスを使って主記憶を更新したとして
も、他のユーザープログラムやシステムコントロールプ
ログラム自身への悪影響は皆無である。なぜならば、こ
のケースは本発明に固有の効果により、汎用レジスタ３
番には主記憶装置内の物理アドレス２０番地より読み出
された４０９６番地なるアドレスが格納されるのであ
り、そして、４０９６番地からの一定長の領域はシステ
ムコントロールプログラムによって予め未使用領域とさ
れているからである。

【００５３】もし、必要であれば、未使用領域とされて
いる４０９６番地に対する不当な参照や更新を、プログ
ラムのデバッグ用として情報処理装置が具備しているア
ドレスコンペア機能を駆使して調べることもできよう。

【００５４】本実施例に於いては、回避アドレス１０６
は主記憶装置の物理アドレス２０番地に固定であるとし
てあるが、これはなにも２０番地でなくても構わない。
更に付け加えれば、固定番地でなくても構わない。

【００５５】本実施例に於いては、回避アドレス１０６
は、システムコントロールプログラムにより、主記憶装
置の固定番地を介してＬＲＡ命令１０５に伝達されると
しているが、これは、別な手段によって伝達されても構
わない。例えば、情報処理装置が具備する制御レジスタ
の中にかかる情報を定義しても良い。

【００５６】本実施例に於いては、回避アドレス１０６
は、システムコントロールプログラムにより、何らかの
手段を介してＬＲＡ命令１０５に伝達されるものとして
いるが、これはもちろん、情報処理装置の具備する仕様
の一部として回避アドレス１０６に設定されるアドレス
そのものを予め決めておいても構わない。例えば、ＬＲ
Ａ命令１０５はアドレス変換の結果が汎用レジスタに格
納できないと判断したとき、常にゼロを汎用レジスタに
格納するようにする。

【００５７】

【発明の効果】本発明によって得られる代表的な効果
を、簡単に説明すれば、下記のとおりである。

【００５８】（１）ＬＲＡ命令を発行する従来プログラ
ムの変更量を最小限に押さえることができる。すなわ
ち、変換結果として得られる物理アドレスを実際に使用
するプログラムのみ変更すればよい。変換結果として得
られる物理アドレスは使用しないプログラムを変更する
必要はない。

【００５９】（２）ＬＲＡ命令を発行するプログラム
で、変換結果として得られる物理アドレスを実際に使用
するプログラムがあり、そして、物理アドレス拡張に対
応して行わなければならないプログラム修正が行われて
いない場合、そのプログラムの誤動作による他プログラ
ムやシステムコントロールプログラムへの悪影響を最小
限にできる。

【図面の簡単な説明】

【図１】本発明を実施した情報処理装置の一例を示す構
成図である。

【図２】図１に於けるＬＲＡ命令の動作を説明するため
の機能ブロック図である。

【図３】図２に於けるＬＲＡ命令の動作を説明するため
の処理フローチャートである。

【符号の説明】

１０１…主記憶装置、１０５…ＬＲＡ命令、１０６…回
避アドレス、１０７…未使用領域、１０８…アドレス変
換テーブル、１１０…処理装置、１１１…命令実行制御
装置、１１２…汎用レジスタ、１１３…アドレス変換装
置。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 志村 伸之 神奈川県秦野市堀山下１番地 株式会社日 立インフォメーションテクノロジー内 (72)発明者 小原 康晴 神奈川県秦野市堀山下１番地 株式会社日 立インフォメーションテクノロジー内 (72)発明者 庄山 貴彦 神奈川県秦野市堀山下１番地 株式会社日 立製作所エンタープライズサーバ事業部内 Ｆターム(参考） 5B033 AA04 DA06 5B060 AB25 BA17

Claims (3)

【特許請求の範囲】
1. 【請求項１】少なくとも１つの処理装置と、この処理装
   置で解読され実行されるプログラムを保持する主記憶装
   置を有する情報処理装置であって、該主記憶装置はアド
   レス変換テーブルを保持し、該処理装置がこのアドレス
   変換テーブルを参照し、プログラムが指定する仮想アド
   レスを物理アドレスに変換するアドレス変換手段を具備
   する情報処理装置に於いて、変換結果の特定の条件を検
   出する第１の手段と、前記第１の手段によって特定の条
   件が検出されたとき、変換結果に拘わらず既定のアドレ
   スを変換結果とする第２の手段を具備することを特徴と
   する情報処理装置。
2. 【請求項２】前記請求項１の特徴を有する情報処理装置
   に於いて、前記第２の手段によりもたらされる既定のア
   ドレスを、主記憶装置上の定められた領域より得ること
   を特徴とする情報処理装置。
3. 【請求項３】前記請求項１の特徴を有する情報処理装置
   に於いて、前記第２の手段によりもたらされる既定のア
   ドレスを、予め定められたアドレスとすることを特徴と
   する情報処理装置。