JP2001044854A - 符号化支援装置、復号化支援装置、無線送信機および無線受信機 - Google Patents
符号化支援装置、復号化支援装置、無線送信機および無線受信機Info
- Publication number
- JP2001044854A JP2001044854A JP11215290A JP21529099A JP2001044854A JP 2001044854 A JP2001044854 A JP 2001044854A JP 11215290 A JP11215290 A JP 11215290A JP 21529099 A JP21529099 A JP 21529099A JP 2001044854 A JP2001044854 A JP 2001044854A
- Authority
- JP
- Japan
- Prior art keywords
- word
- argument
- unit
- held
- holding unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0059—Convolutional codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
- H04L1/0043—Realisations of complexity reduction techniques, e.g. use of look-up tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】
【課題】 本発明は、符号化支援装置、復号化支援装
置、無線送信機および無線受信機に関し、構成が大幅に
変更されることなく、高速に、かつ確度高く符号化や復
号化が実現されることを目的とする。 【解決手段】 複数ビットからなる一定の語長に分割さ
れて与えられる語を順次保持する演算対象保持手段１１
と、演算対象保持手段１１に保持された語と、その語に
対して先行して施された演算の結果との内、後続してこ
の演算対象保持手段１１に保持された語に対するこの演
算に適用されるべき引数を保持する引数保持手段１２
と、演算対象保持手段１１によって保持された語と引数
保持手段１２によって保持された引数とに含まれる個々
のビットの論理値に応じて、これらの論理値の組み合わ
せに対する演算として定義された符号化を演算として行
う演算手段１３とを備えて構成される。
置、無線送信機および無線受信機に関し、構成が大幅に
変更されることなく、高速に、かつ確度高く符号化や復
号化が実現されることを目的とする。 【解決手段】 複数ビットからなる一定の語長に分割さ
れて与えられる語を順次保持する演算対象保持手段１１
と、演算対象保持手段１１に保持された語と、その語に
対して先行して施された演算の結果との内、後続してこ
の演算対象保持手段１１に保持された語に対するこの演
算に適用されるべき引数を保持する引数保持手段１２
と、演算対象保持手段１１によって保持された語と引数
保持手段１２によって保持された引数とに含まれる個々
のビットの論理値に応じて、これらの論理値の組み合わ
せに対する演算として定義された符号化を演算として行
う演算手段１３とを備えて構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、所定の語長に分割
された情報が与えられ、これらの情報の符号化と復号化
との支援をそれぞれ行う符号化支援装置および復号化支
援装置と、これらの符号化支援装置あるいは復号化支援
装置が備えられた端末装置とに関する。
された情報が与えられ、これらの情報の符号化と復号化
との支援をそれぞれ行う符号化支援装置および復号化支
援装置と、これらの符号化支援装置あるいは復号化支援
装置が備えられた端末装置とに関する。
【０００２】
【従来の技術】近年、移動通信システムその他の無線伝
送系には、無線周波数の有効利用と高い伝送速度との実
現を目的として多様なディジタル変調方式が適用されて
いる。また、このような移動通信システムの送信端およ
び受信端では、移動局と無線基地局との間に形成された
無線伝送路の伝送特性が著しく劣化した状態における所
望の伝送品質の確保を目的として、この無線伝送路に適
応した符復号化、インタリーブその他の処理が行われて
いる。
送系には、無線周波数の有効利用と高い伝送速度との実
現を目的として多様なディジタル変調方式が適用されて
いる。また、このような移動通信システムの送信端およ
び受信端では、移動局と無線基地局との間に形成された
無線伝送路の伝送特性が著しく劣化した状態における所
望の伝送品質の確保を目的として、この無線伝送路に適
応した符復号化、インタリーブその他の処理が行われて
いる。
【０００３】図１０は、移動局装置に搭載された符号化
部の構成例を示す図である。図において、送信バッファ
１２１の入力には、プロセッサ（図示されない。）の第
一の出力ポートが接続される。送信バッファ１２１の出
力はシフトレジスタ１２２の並列ロード端子に接続さ
れ、そのシフトレジスタ１２２のクロック端子ＣＬに併
せて、送信バッファ１２１の読み出し制御端子Ｃおよび
カウンタ１２３の出力およびクロック入力ＣＬには制御
部１２４の対応する入出力端子が接続される。カウンタ
１２３のリセット端子および制御部１２４の起動入力に
は上述したプロセッサの第二の出力ポートが接続され
る。シフトレジスタ１２２の直列出力はＣＲＣ演算部１
２５の対応する入力に接続され、そのＣＲＣ演算部１２
５の出力は畳み込み符号化部１２６およびインタリーバ
１２７を介して図示されない送信部の変調入力に接続さ
れる。ＣＲＣ演算部１２５および畳み込み符号化部１２
６の制御入力には、制御部１２４の対応する出力が接続
される。
部の構成例を示す図である。図において、送信バッファ
１２１の入力には、プロセッサ（図示されない。）の第
一の出力ポートが接続される。送信バッファ１２１の出
力はシフトレジスタ１２２の並列ロード端子に接続さ
れ、そのシフトレジスタ１２２のクロック端子ＣＬに併
せて、送信バッファ１２１の読み出し制御端子Ｃおよび
カウンタ１２３の出力およびクロック入力ＣＬには制御
部１２４の対応する入出力端子が接続される。カウンタ
１２３のリセット端子および制御部１２４の起動入力に
は上述したプロセッサの第二の出力ポートが接続され
る。シフトレジスタ１２２の直列出力はＣＲＣ演算部１
２５の対応する入力に接続され、そのＣＲＣ演算部１２
５の出力は畳み込み符号化部１２６およびインタリーバ
１２７を介して図示されない送信部の変調入力に接続さ
れる。ＣＲＣ演算部１２５および畳み込み符号化部１２
６の制御入力には、制御部１２４の対応する出力が接続
される。
【０００４】ＣＲＣ演算部１２５は、一方の入力がシフ
トレジスタ１２２の直列出力に直結され、かつ最終段と
して配置されたセレクタ１２８と、一方の入力がそのセ
レクタ１２８と共にシフトレジスタ１２２の直列出力に
直結された排他的論理和ゲート１２９と、その排他的論
理和ゲート１２９の出力に直列に接続されたフリップフ
ロップ（ＦＦ）１３０-1、１３０-2と、一方の入力がこ
のフリップフロップ１３０-1の入力と共に排他的論理和
ゲート１２９の出力に接続され、かつ他方の入力がフリ
ップフロップ１３０-2の出力に接続された排他的論理和
ゲート１３１と、入力が排他的論理和ゲート１３１の出
力に直結されると共に、出力が排他的論理和ゲート１２
９およびセレクタ１２８の他方の入力に接続されたフリ
ップフロップ（ＦＦ）１３０-3とから構成される。
トレジスタ１２２の直列出力に直結され、かつ最終段と
して配置されたセレクタ１２８と、一方の入力がそのセ
レクタ１２８と共にシフトレジスタ１２２の直列出力に
直結された排他的論理和ゲート１２９と、その排他的論
理和ゲート１２９の出力に直列に接続されたフリップフ
ロップ（ＦＦ）１３０-1、１３０-2と、一方の入力がこ
のフリップフロップ１３０-1の入力と共に排他的論理和
ゲート１２９の出力に接続され、かつ他方の入力がフリ
ップフロップ１３０-2の出力に接続された排他的論理和
ゲート１３１と、入力が排他的論理和ゲート１３１の出
力に直結されると共に、出力が排他的論理和ゲート１２
９およびセレクタ１２８の他方の入力に接続されたフリ
ップフロップ（ＦＦ）１３０-3とから構成される。
【０００５】畳み込み符号化部１２６は、ＣＲＣ演算部
１２８（セレクタ１２８）の出力に縦続接続されたフリ
ップフロップ（ＦＦ）１３１-1〜１３１-3と、フリップ
フロップ１３１-1、１３１-2の出力に個別に直結された
２つの入力を有する排他的論理和ゲート１３２-1と、フ
リップフロップ１３１-1、１３１-3の出力に個別に直結
された２つの入力を有する排他的論理和ゲート１３２-2
と、最終段として配置され、かつ２つの入力がそれぞれ
排他的論理和ゲート１３２-1、１３２-2の出力に直結さ
れたセレクタ１３３とから構成される。
１２８（セレクタ１２８）の出力に縦続接続されたフリ
ップフロップ（ＦＦ）１３１-1〜１３１-3と、フリップ
フロップ１３１-1、１３１-2の出力に個別に直結された
２つの入力を有する排他的論理和ゲート１３２-1と、フ
リップフロップ１３１-1、１３１-3の出力に個別に直結
された２つの入力を有する排他的論理和ゲート１３２-2
と、最終段として配置され、かつ２つの入力がそれぞれ
排他的論理和ゲート１３２-1、１３２-2の出力に直結さ
れたセレクタ１３３とから構成される。
【０００６】このような構成の従来例では、送信バッフ
ァ１２１には、後述するＣＲＣ演算および畳み込み符号
化の対象となるべき伝送情報がプロセッサによってバイ
ト単位に分割されつつ一括して蓄積される。なお、以下
では、このようにしてプロセッサが送信バッファ１２１
に対して伝送情報を書き込む一連の処理については、単
に「ブロック転送処理」と称することとする。
ァ１２１には、後述するＣＲＣ演算および畳み込み符号
化の対象となるべき伝送情報がプロセッサによってバイ
ト単位に分割されつつ一括して蓄積される。なお、以下
では、このようにしてプロセッサが送信バッファ１２１
に対して伝送情報を書き込む一連の処理については、単
に「ブロック転送処理」と称することとする。
【０００７】さらに、送信バッファ１２１に対する全て
の伝送情報の書き込みが完了したときには、カウンタ１
２３と制御部１２４とに、プロセッサによってリセット
信号が与えられる。カウンタ１２３は、そのリセット信
号が与えられると計数値を初期化し、かつ所定の周期で
計数を行うと共に、その計数の結果であるアドレスを順
次出力する。
の伝送情報の書き込みが完了したときには、カウンタ１
２３と制御部１２４とに、プロセッサによってリセット
信号が与えられる。カウンタ１２３は、そのリセット信
号が与えられると計数値を初期化し、かつ所定の周期で
計数を行うと共に、その計数の結果であるアドレスを順
次出力する。
【０００８】制御部１２４は、このリセット信号が与え
られると、セレクタ１２８に後述する「部分伝送情報」
を選択すべきことを示す第一の選択信号を与え、かつセ
レクタ１３３を初期化する。また、制御部１２４は、カ
ウンタ１２３によって出力されるアドレスが更新（初期
化を含む。）される度に、送信バッファ１２１の記憶領
域の内、新たなアドレスに対応した記憶領域に蓄積され
ているバイト（以下、「部分伝送情報」という。）の読
み出しをこの送信バッファ１２１に指令する。さらに、
制御部１２４は、シフトレジスタ１２２にその部分伝送
情報をロードすることを要求すると共に、上述した周期
の八分の一に等しい周期のクロック信号をシフトレジス
タ１２２に与える。
られると、セレクタ１２８に後述する「部分伝送情報」
を選択すべきことを示す第一の選択信号を与え、かつセ
レクタ１３３を初期化する。また、制御部１２４は、カ
ウンタ１２３によって出力されるアドレスが更新（初期
化を含む。）される度に、送信バッファ１２１の記憶領
域の内、新たなアドレスに対応した記憶領域に蓄積され
ているバイト（以下、「部分伝送情報」という。）の読
み出しをこの送信バッファ１２１に指令する。さらに、
制御部１２４は、シフトレジスタ１２２にその部分伝送
情報をロードすることを要求すると共に、上述した周期
の八分の一に等しい周期のクロック信号をシフトレジス
タ１２２に与える。
【０００９】シフトレジスタ１２２は、先行してロード
された部分伝送情報をこのクロック信号に同期してビッ
ト毎に順次に出力する。ＣＲＣ演算部１２５では、セレ
クタ１２８は、上述した第一の選択信号が更新されない
限り、このようにしてシフトレジスタ１２２から直列に
出力される部分伝送情報を選択する。
された部分伝送情報をこのクロック信号に同期してビッ
ト毎に順次に出力する。ＣＲＣ演算部１２５では、セレ
クタ１２８は、上述した第一の選択信号が更新されない
限り、このようにしてシフトレジスタ１２２から直列に
出力される部分伝送情報を選択する。
【００１０】さらに、このような期間には、排他的論理
和ゲート１２９、１３１およびフリップフロップ１３０
-1〜１３０-3は、 Ｇ(ｘ)＝ｘ3＋ｘ2＋１ の式で示される生成多項式Ｇ(ｘ)で上述した部分伝送情
報の列を除算することによって、伝送情報に付加される
べきＦＣＳ(Flame Check Sequence)を生成する。
和ゲート１２９、１３１およびフリップフロップ１３０
-1〜１３０-3は、 Ｇ(ｘ)＝ｘ3＋ｘ2＋１ の式で示される生成多項式Ｇ(ｘ)で上述した部分伝送情
報の列を除算することによって、伝送情報に付加される
べきＦＣＳ(Flame Check Sequence)を生成する。
【００１１】また、制御部１２４は、カウンタ１２３に
よって出力されたアドレスが所定の値に達したときに、
伝送情報の語長と上述した生成多項式Ｇ(ｘ)との組み合
わせに適合したＦＣＳの先頭のビットが得られる時点を
識別し、かつ上述した第一の選択信号を更新すると共
に、シフトレジスタ１２２の出力に得られる論理値を
「０」に固定する。
よって出力されたアドレスが所定の値に達したときに、
伝送情報の語長と上述した生成多項式Ｇ(ｘ)との組み合
わせに適合したＦＣＳの先頭のビットが得られる時点を
識別し、かつ上述した第一の選択信号を更新すると共
に、シフトレジスタ１２２の出力に得られる論理値を
「０」に固定する。
【００１２】ＣＲＣ演算部１２５では、セレクタ１２８
は、この第一の選択信号が更新されると、フリップフロ
ップ１３０-3を介して順次直列に得られるＦＣＳを部分
伝送情報に代えて選択する。したがって、セレクタ１２
８の出力には、伝送情報とその伝送情報の末尾に付加さ
れたＦＣＳとからなるビット列が直列に得られる。
は、この第一の選択信号が更新されると、フリップフロ
ップ１３０-3を介して順次直列に得られるＦＣＳを部分
伝送情報に代えて選択する。したがって、セレクタ１２
８の出力には、伝送情報とその伝送情報の末尾に付加さ
れたＦＣＳとからなるビット列が直列に得られる。
【００１３】一方、畳み込み符号化部１２６では、セレ
クタ１３３は、制御部１２４によって初期化された時点
を基準として上述したビット列のビットレートの２倍の
周波数で排他的論理和ゲート１３２-1、１３２-2の出力
を交互に選択する。また、これらの排他的論理和ゲート
１３２-1、１３２-2およびフリップフロップ１３１-1〜
１３１-3は、そのビット列を１ビットずつ順次取り込ん
で所定の論理演算を行いつつセレクタ１３３と連係する
ことによって、符号化率「１／２」、拘束長「３」に基
づく畳み込み符号化処理を上述したビット列に施す。
クタ１３３は、制御部１２４によって初期化された時点
を基準として上述したビット列のビットレートの２倍の
周波数で排他的論理和ゲート１３２-1、１３２-2の出力
を交互に選択する。また、これらの排他的論理和ゲート
１３２-1、１３２-2およびフリップフロップ１３１-1〜
１３１-3は、そのビット列を１ビットずつ順次取り込ん
で所定の論理演算を行いつつセレクタ１３３と連係する
ことによって、符号化率「１／２」、拘束長「３」に基
づく畳み込み符号化処理を上述したビット列に施す。
【００１４】インタリーバ１２７は、この畳み込み符号
化処理の下で畳み込み符号化部１２６によって生成され
た畳み込み符号を順次取り込み、かつ蓄積する。さら
に、インタリーバ１２７は、その蓄積された畳み込み符
号を所定の順序でビット毎に読み出すことによって、伝
送路で生じ得るバースト誤りに起因した伝送品質の劣化
の緩和に有効なインタリーブ処理をこの畳み込み符号に
施し、かつ送信系列を生成する。
化処理の下で畳み込み符号化部１２６によって生成され
た畳み込み符号を順次取り込み、かつ蓄積する。さら
に、インタリーバ１２７は、その蓄積された畳み込み符
号を所定の順序でビット毎に読み出すことによって、伝
送路で生じ得るバースト誤りに起因した伝送品質の劣化
の緩和に有効なインタリーブ処理をこの畳み込み符号に
施し、かつ送信系列を生成する。
【００１５】すなわち、送信系列が生成されるためにビ
ット単位に直列に行われるべきＣＲＣ演算、畳み込み符
号化処理およびインタリーブ処理は、一般に、このよう
なビット単位の演算に適さない汎用のプロセッサが伝送
情報の情報源のみとして介在することによって、確実
に、かつ効率的に行われる。
ット単位に直列に行われるべきＣＲＣ演算、畳み込み符
号化処理およびインタリーブ処理は、一般に、このよう
なビット単位の演算に適さない汎用のプロセッサが伝送
情報の情報源のみとして介在することによって、確実
に、かつ効率的に行われる。
【００１６】
【発明が解決しようとする課題】ところで、上述した従
来例では、伝送情報の送信に先行して行われるべきＣＲ
Ｃ演算が開始されるためには、プロセッサは、そのＣＲ
Ｃ演算に先行して既述のブロック転送処理を行なわなけ
ればならない。
来例では、伝送情報の送信に先行して行われるべきＣＲ
Ｃ演算が開始されるためには、プロセッサは、そのＣＲ
Ｃ演算に先行して既述のブロック転送処理を行なわなけ
ればならない。
【００１７】したがって、個々の伝送情報は、チャネル
制御の手順その他に基づいて送信されるべきことが識別
された時点から既述のＣＲＣ演算、畳み込み符号化演算
およびインタリーブ処理に要する時間に併せて、図１１
(a)、(b) に網掛けを付して示すように、ブロック転送処
理の所要時間が経過した後でなければ、実際には送信さ
れなかった。
制御の手順その他に基づいて送信されるべきことが識別
された時点から既述のＣＲＣ演算、畳み込み符号化演算
およびインタリーブ処理に要する時間に併せて、図１１
(a)、(b) に網掛けを付して示すように、ブロック転送処
理の所要時間が経過した後でなければ、実際には送信さ
れなかった。
【００１８】また、制御部１２４、カウンタ１２３およ
びシフトレジスタ１３３が連係することによって所望の
伝送情報が部分伝送情報毎に並−直列変換されるために
は、例えば、デュアルポートＲＡＭ、ＦＩＦＯ、レジス
タファイルのように、ハードウエアの規模が大きい送信
バッファ１２１が備えられなければならない。さらに、
送信バッファ１２１に対して蓄積が可能な情報の最大の
情報量は、送信されるべき伝送情報の最大の語長が大き
いほど大きな値となる。
びシフトレジスタ１３３が連係することによって所望の
伝送情報が部分伝送情報毎に並−直列変換されるために
は、例えば、デュアルポートＲＡＭ、ＦＩＦＯ、レジス
タファイルのように、ハードウエアの規模が大きい送信
バッファ１２１が備えられなければならない。さらに、
送信バッファ１２１に対して蓄積が可能な情報の最大の
情報量は、送信されるべき伝送情報の最大の語長が大き
いほど大きな値となる。
【００１９】したがって、送信バッファ１２１のハード
ウエアは、チャネル制御の手順、チャネル配置、ゾーン
構成その他の構成によっては、規模の面において、図１
０に示す符号化部のハードウエアの大半を占める可能性
があった。また、ブロック転送処理と、プロセッサが上
述したリセット信号を送出する処理とは、一般に、無線
伝送路に対して送信が行われるべきフレームやスロット
の周期とは非同期に行われる。
ウエアは、チャネル制御の手順、チャネル配置、ゾーン
構成その他の構成によっては、規模の面において、図１
０に示す符号化部のハードウエアの大半を占める可能性
があった。また、ブロック転送処理と、プロセッサが上
述したリセット信号を送出する処理とは、一般に、無線
伝送路に対して送信が行われるべきフレームやスロット
の周期とは非同期に行われる。
【００２０】したがって、ブロック転送処理が開始され
た時点に後続する直近の送信時点までに、ＣＲＣ演算、
畳み込み符号化処理およびインタリーブ処理が完了でき
ない場合には、所望の伝送情報の送信は、さらに後続す
る送信時点まで延期される。なお、送信バッファ１２
１、シフトレジスタ１２２、カウンタ１２３および制御
部１２４の連係の下で既述の通りに行われる伝送情報の
並−直列変換は、技術的には、プロセッサが行う処理と
して実現が可能である。
た時点に後続する直近の送信時点までに、ＣＲＣ演算、
畳み込み符号化処理およびインタリーブ処理が完了でき
ない場合には、所望の伝送情報の送信は、さらに後続す
る送信時点まで延期される。なお、送信バッファ１２
１、シフトレジスタ１２２、カウンタ１２３および制御
部１２４の連係の下で既述の通りに行われる伝送情報の
並−直列変換は、技術的には、プロセッサが行う処理と
して実現が可能である。
【００２１】しかし、プロセッサは、一般には、例え
ば、チャネル制御のように、実時間で所定の期間内に完
了すべき多くの処理を行わなければならない。したがっ
て、上述したＣＲＣ演算、畳み込み符号化処理およびイ
ンタリーブ処理は、このようなプロセッサの負荷の軽減
を目的として備えられた専用のハードウエアによって行
われなければならなかった。
ば、チャネル制御のように、実時間で所定の期間内に完
了すべき多くの処理を行わなければならない。したがっ
て、上述したＣＲＣ演算、畳み込み符号化処理およびイ
ンタリーブ処理は、このようなプロセッサの負荷の軽減
を目的として備えられた専用のハードウエアによって行
われなければならなかった。
【００２２】さらに、シフトレジスタ１２２、カウンタ
１２３、制御部１２４、ＣＲＣ演算部１２５、畳み込み
演算部１２６およびインタリーバ１２７の応答性が十分
に高い場合には、プロセッサによって順次与えられる部
分伝送情報が送信バッファ１２１を介することなくシフ
トレジスタ１２２に直接ロードされることによって、符
号化の効率化とハードウエアのサイズの低減とが可能で
ある。
１２３、制御部１２４、ＣＲＣ演算部１２５、畳み込み
演算部１２６およびインタリーバ１２７の応答性が十分
に高い場合には、プロセッサによって順次与えられる部
分伝送情報が送信バッファ１２１を介することなくシフ
トレジスタ１２２に直接ロードされることによって、符
号化の効率化とハードウエアのサイズの低減とが可能で
ある。
【００２３】しかし、プロセッサによって部分伝送情報
を与えられ得る最大の速度（例えば、１６ＭHz）に対し
て確実な動作が実現されるためには、ＣＲＣ演算部１２
５はその速度の８倍の速度（１２８ＭHz）に応答し、か
つ畳み込み符号化部１２６およびインタリーバ１２７は
さらに２倍の速度（２５６ＭHz）に応答しなければなら
ない。
を与えられ得る最大の速度（例えば、１６ＭHz）に対し
て確実な動作が実現されるためには、ＣＲＣ演算部１２
５はその速度の８倍の速度（１２８ＭHz）に応答し、か
つ畳み込み符号化部１２６およびインタリーバ１２７は
さらに２倍の速度（２５６ＭHz）に応答しなければなら
ない。
【００２４】したがって、このような高い速度に対する
応答が可能である回路は、価格その他の制約によって実
現が阻まれ、その実現が可能であっても、大幅な消費電
力の増加が伴い、熱設計や実装技術にかかわる制約によ
って阻まれる。また、このような問題は、プロセッサに
よって行われる処理の内、ブロック転送処理とリセット
信号を出力する処理との優先度が高められ、あるいは部
分伝送情報が与えられる速度が所定の値以下に規制され
ることによって、解決が可能である。
応答が可能である回路は、価格その他の制約によって実
現が阻まれ、その実現が可能であっても、大幅な消費電
力の増加が伴い、熱設計や実装技術にかかわる制約によ
って阻まれる。また、このような問題は、プロセッサに
よって行われる処理の内、ブロック転送処理とリセット
信号を出力する処理との優先度が高められ、あるいは部
分伝送情報が与えられる速度が所定の値以下に規制され
ることによって、解決が可能である。
【００２５】しかし、このような対処がはかられた場合
には、プロセッサが行うべき処理の体型であるタスク
（プロセス）の構成だけではなく、これらのタスクの連
係の実現に供される手法（タスク間の同期、通信その
他）やその手法の組み合わせにも変更が伴うために、上
記の課題に何ら関係がない処理のタイミングも変化して
しまう。
には、プロセッサが行うべき処理の体型であるタスク
（プロセス）の構成だけではなく、これらのタスクの連
係の実現に供される手法（タスク間の同期、通信その
他）やその手法の組み合わせにも変更が伴うために、上
記の課題に何ら関係がない処理のタイミングも変化して
しまう。
【００２６】本発明は、ハードウエアおよびソフトウエ
アの基本的な構成が大幅に変更されることなく、高速
に、かつ確度高く所望の符号化や復号化が実現される符
号化支援装置、復号化支援装置、無線送信機および無線
受信機を提供することを目的とする。
アの基本的な構成が大幅に変更されることなく、高速
に、かつ確度高く所望の符号化や復号化が実現される符
号化支援装置、復号化支援装置、無線送信機および無線
受信機を提供することを目的とする。
【００２７】
【課題を解決するための手段】図１は、請求項１〜９に
記載の発明の原理ブロック図である。
記載の発明の原理ブロック図である。
【００２８】請求項１に記載の発明は、複数ビットから
なる一定の語長に分割されて与えられる語を順次保持す
る演算対象保持手段１１と、演算対象保持手段１１に保
持された語と、その語に対して先行して施された演算の
結果との内、後続してこの演算対象保持手段１１に保持
された語に対する演算に適用されるべき引数を保持する
引数保持手段１２と、演算対象保持手段１１によって保
持された語と引数保持手段１２によって保持された引数
とに含まれる個々のビットの論理値に応じて、これらの
論理値の組み合わせに対する論理演算として定義された
符号化を演算として行う演算手段１３とを備えたことを
特徴とする。
なる一定の語長に分割されて与えられる語を順次保持す
る演算対象保持手段１１と、演算対象保持手段１１に保
持された語と、その語に対して先行して施された演算の
結果との内、後続してこの演算対象保持手段１１に保持
された語に対する演算に適用されるべき引数を保持する
引数保持手段１２と、演算対象保持手段１１によって保
持された語と引数保持手段１２によって保持された引数
とに含まれる個々のビットの論理値に応じて、これらの
論理値の組み合わせに対する論理演算として定義された
符号化を演算として行う演算手段１３とを備えたことを
特徴とする。
【００２９】請求項２に記載の発明は、複数ビットから
なる一定の語長に分割されて与えられる語を順次保持す
る演算対象保持手段１１と、演算対象保持手段１１に保
持された語と、その語に対して先行して施された演算の
結果との内、後続してこの演算対象保持手段１１に保持
された語に対する演算に適用されるべき引数を保持する
引数保持手段１２と、演算対象保持手段１１によって保
持された語と引数保持手段１２によって保持された引数
とに含まれる個々のビットの論理値に応じて、これらの
論理値の組み合わせに対する論理演算として定義された
復号化を演算として行う演算手段２１とを備えたことを
特徴とする。
なる一定の語長に分割されて与えられる語を順次保持す
る演算対象保持手段１１と、演算対象保持手段１１に保
持された語と、その語に対して先行して施された演算の
結果との内、後続してこの演算対象保持手段１１に保持
された語に対する演算に適用されるべき引数を保持する
引数保持手段１２と、演算対象保持手段１１によって保
持された語と引数保持手段１２によって保持された引数
とに含まれる個々のビットの論理値に応じて、これらの
論理値の組み合わせに対する論理演算として定義された
復号化を演算として行う演算手段２１とを備えたことを
特徴とする。
【００３０】請求項３に記載の発明は、請求項１に記載
の符号化支援装置において、演算対象保持手段１１に
は、語長の単位に分割された伝送情報が語として与えら
れ、演算手段１３は、最上位の次数が語長以下である生
成多項式で伝送情報を除することを特徴とする。請求項
４に記載の発明は、請求項２に記載の復号化支援装置に
おいて、演算対象保持手段１１には、語長の単位に分割
された受信系列が語として与えられ、演算手段２１は、
最上位の次数が語長以下である生成多項式で受信系列を
除することを特徴とする。
の符号化支援装置において、演算対象保持手段１１に
は、語長の単位に分割された伝送情報が語として与えら
れ、演算手段１３は、最上位の次数が語長以下である生
成多項式で伝送情報を除することを特徴とする。請求項
４に記載の発明は、請求項２に記載の復号化支援装置に
おいて、演算対象保持手段１１には、語長の単位に分割
された受信系列が語として与えられ、演算手段２１は、
最上位の次数が語長以下である生成多項式で受信系列を
除することを特徴とする。
【００３１】請求項５に記載の発明は、請求項１に記載
の符号化支援装置において、演算対象保持手段１１に
は、語長の単位に分割された伝送情報が語として与えら
れ、演算手段１３は、拘束長が語長未満である木符号化
方式に基づいて伝送情報を符号化することを特徴とす
る。請求項６に記載の発明は、請求項３に記載の符号化
支援装置において、演算対象保持手段１１には、整数Ｎ
の語に分割され、かつ最上位と最下位との双方あるいは
何れか一方に無効なビット列が付加されてなる伝送情報
が与えられ、演算手段１３は、伝送情報の内、無効なビ
ットを演算対象として無効化することを特徴とする。
の符号化支援装置において、演算対象保持手段１１に
は、語長の単位に分割された伝送情報が語として与えら
れ、演算手段１３は、拘束長が語長未満である木符号化
方式に基づいて伝送情報を符号化することを特徴とす
る。請求項６に記載の発明は、請求項３に記載の符号化
支援装置において、演算対象保持手段１１には、整数Ｎ
の語に分割され、かつ最上位と最下位との双方あるいは
何れか一方に無効なビット列が付加されてなる伝送情報
が与えられ、演算手段１３は、伝送情報の内、無効なビ
ットを演算対象として無効化することを特徴とする。
【００３２】請求項７に記載の発明は、請求項３に記載
の符号化支援装置において、演算対象保持手段１１に
は、整数Ｎの語に分割され、かつ最上位と最下位との双
方あるいは何れか一方に無効なビット列が付加されてな
る伝送情報が与えられ、演算手段１３は、伝送情報とし
て与えられ、かつ無効なビットを含む語の内、有効なビ
ットを演算対象とすることを特徴とする。
の符号化支援装置において、演算対象保持手段１１に
は、整数Ｎの語に分割され、かつ最上位と最下位との双
方あるいは何れか一方に無効なビット列が付加されてな
る伝送情報が与えられ、演算手段１３は、伝送情報とし
て与えられ、かつ無効なビットを含む語の内、有効なビ
ットを演算対象とすることを特徴とする。
【００３３】請求項８に記載の発明は、請求項１、３、
５〜７の何れか１項に記載された符号化支援装置におい
て、演算手段１３によって得られた演算の結果を語長が
一定の値である語の列に変換し、かつ所定の演算を行う
後続演算手段３１にこれらの語を順次与える語長調整手
段３２を備えたことを特徴とする。請求項９に記載の発
明は、請求項２または請求項４に記載の復号化支援装置
において、演算手段２１によって得られた演算の結果を
語長が一定である語の列に変換し、所定の演算を行う後
続演算手段４１にこれらの語を順次与える語長調整手段
４２を備えたことを特徴とする。
５〜７の何れか１項に記載された符号化支援装置におい
て、演算手段１３によって得られた演算の結果を語長が
一定の値である語の列に変換し、かつ所定の演算を行う
後続演算手段３１にこれらの語を順次与える語長調整手
段３２を備えたことを特徴とする。請求項９に記載の発
明は、請求項２または請求項４に記載の復号化支援装置
において、演算手段２１によって得られた演算の結果を
語長が一定である語の列に変換し、所定の演算を行う後
続演算手段４１にこれらの語を順次与える語長調整手段
４２を備えたことを特徴とする。
【００３４】図２は、請求項１０に記載の発明の原理ブ
ロック図である。請求項１０に記載の発明は、複数ビッ
トからなる一定の語長に分割されて与えられる語を順次
保持する演算対象保持手段１１と、演算対象保持手段１
１に保持された語と、その語に対して先行して施された
演算の結果との内、後続してこの演算対象保持手段１１
に保持された語に対する演算に適用されるべき引数を保
持する引数保持手段１２と、演算対象保持手段１１によ
って保持された語と引数保持手段１２によって保持され
た引数とに含まれる個々のビットの論理値に応じて、こ
れらの論理値の組み合わせに対する論理演算として定義
された符号化を演算として行う演算手段１３と、演算手
段１３によって行われた演算の結果を無線伝送路に送信
する無線インタフェース手段５１とを備えたことを特徴
とする。
ロック図である。請求項１０に記載の発明は、複数ビッ
トからなる一定の語長に分割されて与えられる語を順次
保持する演算対象保持手段１１と、演算対象保持手段１
１に保持された語と、その語に対して先行して施された
演算の結果との内、後続してこの演算対象保持手段１１
に保持された語に対する演算に適用されるべき引数を保
持する引数保持手段１２と、演算対象保持手段１１によ
って保持された語と引数保持手段１２によって保持され
た引数とに含まれる個々のビットの論理値に応じて、こ
れらの論理値の組み合わせに対する論理演算として定義
された符号化を演算として行う演算手段１３と、演算手
段１３によって行われた演算の結果を無線伝送路に送信
する無線インタフェース手段５１とを備えたことを特徴
とする。
【００３５】図３は、請求項１１に記載の発明の原理ブ
ロック図である。請求項１１に記載の発明は、無線伝送
路を介して到来した無線周波信号を復調し、その無線周
波信号として与えられる伝送情報を複数ビットからなる
一定の語長の語に分割して出力する無線インタフェース
手段６１と、無線インタフェース手段６１によって出力
された語を順次保持する演算対象保持手段６２と、演算
対象保持手段６２に保持された語と、その語に対して先
行して施された演算の結果との内、後続してこの演算対
象保持手段６２に保持された語に対する演算に適用され
るべき引数を保持する引数保持手段６３と、演算対象保
持手段６２によって保持された語と引数保持手段６３に
よって保持された引数とに含まれる個々のビットの論理
値に応じて、これらの論理値の組み合わせに対する論理
演算として定義された復号化を演算として行う演算手段
６４とを備えたことを特徴とする。
ロック図である。請求項１１に記載の発明は、無線伝送
路を介して到来した無線周波信号を復調し、その無線周
波信号として与えられる伝送情報を複数ビットからなる
一定の語長の語に分割して出力する無線インタフェース
手段６１と、無線インタフェース手段６１によって出力
された語を順次保持する演算対象保持手段６２と、演算
対象保持手段６２に保持された語と、その語に対して先
行して施された演算の結果との内、後続してこの演算対
象保持手段６２に保持された語に対する演算に適用され
るべき引数を保持する引数保持手段６３と、演算対象保
持手段６２によって保持された語と引数保持手段６３に
よって保持された引数とに含まれる個々のビットの論理
値に応じて、これらの論理値の組み合わせに対する論理
演算として定義された復号化を演算として行う演算手段
６４とを備えたことを特徴とする。
【００３６】請求項１に記載の発明にかかわる符号化支
援装置では、演算対象保持手段１１は、複数ビットから
なる一定の語長に分割されて与えられる語を順次保持す
る。引数保持手段１２は、演算対象保持手段１１に保持
された語と、その語に対して先行して施された演算の結
果との内、後続してこの演算対象保持手段１１に保持さ
れた語に対する演算に適用されるべき引数を保持する。
援装置では、演算対象保持手段１１は、複数ビットから
なる一定の語長に分割されて与えられる語を順次保持す
る。引数保持手段１２は、演算対象保持手段１１に保持
された語と、その語に対して先行して施された演算の結
果との内、後続してこの演算対象保持手段１１に保持さ
れた語に対する演算に適用されるべき引数を保持する。
【００３７】演算手段１３は、これらの保持された語と
引数とに含まれる個々のビットの論理値に応じて、論理
演算として定義された符号化を上述した演算として行
う。すなわち、このような演算は、既述の一定の語長毎
に順次与えられる個々の語に対して、組み合わせ回路と
して構成された演算手段１３によって並列に一括して行
われる。
引数とに含まれる個々のビットの論理値に応じて、論理
演算として定義された符号化を上述した演算として行
う。すなわち、このような演算は、既述の一定の語長毎
に順次与えられる個々の語に対して、組み合わせ回路と
して構成された演算手段１３によって並列に一括して行
われる。
【００３８】したがって、これらの語が順次与えられ得
る最小のインターバルに比べて、演算対象保持手段１１
および演算手段１３を介して引数保持手段１２の出力に
至る伝搬所要時間の総和が小さく、あるいは大きい場合
であっても許容される程度に小さい限り、このインター
バルが変更されることなく、かつ上述した演算の開始に
先行して演算対象を予め蓄積する手段が備えられること
なく効率的に符号化が行われる。
る最小のインターバルに比べて、演算対象保持手段１１
および演算手段１３を介して引数保持手段１２の出力に
至る伝搬所要時間の総和が小さく、あるいは大きい場合
であっても許容される程度に小さい限り、このインター
バルが変更されることなく、かつ上述した演算の開始に
先行して演算対象を予め蓄積する手段が備えられること
なく効率的に符号化が行われる。
【００３９】請求項２に記載の発明にかかわる復号化支
援装置では、演算対象保持手段１１は、複数ビットから
なる一定の語長に分割されて与えられる語を順次保持す
る。引数保持手段１２は、演算対象保持手段１１に保持
された語と、その語に対して先行して施された演算の結
果との内、後続してこの演算対象保持手段１１に保持さ
れた語に対する演算に適用されるべき引数を保持する。
援装置では、演算対象保持手段１１は、複数ビットから
なる一定の語長に分割されて与えられる語を順次保持す
る。引数保持手段１２は、演算対象保持手段１１に保持
された語と、その語に対して先行して施された演算の結
果との内、後続してこの演算対象保持手段１１に保持さ
れた語に対する演算に適用されるべき引数を保持する。
【００４０】演算手段２１は、これらの保持された語と
引数とに含まれる個々のビットの論理値に応じて、論理
演算として定義された復号化を上述した演算として行
う。すなわち、このような演算は、既述の一定の語長毎
に順次与えられる個々の語に対して、組み合わせ回路と
して構成される演算手段２１によって並列に一括して行
われる。
引数とに含まれる個々のビットの論理値に応じて、論理
演算として定義された復号化を上述した演算として行
う。すなわち、このような演算は、既述の一定の語長毎
に順次与えられる個々の語に対して、組み合わせ回路と
して構成される演算手段２１によって並列に一括して行
われる。
【００４１】したがって、これらの語が順次与えられ得
る最小のインターバルに比べて、演算対象保持手段１１
および演算手段２１を介して引数保持手段１２の出力に
至る伝搬所要時間の総和が小さく、あるいは大きい場合
であっても許容される程度の小さい限り、このインター
バルが変更されることなく、かつ上述した演算の開始に
先行して演算対象を予め蓄積する手段が備えられること
なく、効率的に復号化が行われる。
る最小のインターバルに比べて、演算対象保持手段１１
および演算手段２１を介して引数保持手段１２の出力に
至る伝搬所要時間の総和が小さく、あるいは大きい場合
であっても許容される程度の小さい限り、このインター
バルが変更されることなく、かつ上述した演算の開始に
先行して演算対象を予め蓄積する手段が備えられること
なく、効率的に復号化が行われる。
【００４２】請求項３に記載の発明にかかわる符号化支
援装置では、請求項１に記載の符号化支援装置におい
て、演算対象保持手段１１には、語長の単位に分割され
た伝送情報が語として与えられる。演算手段１３は、最
上位の次数がその語長以下である生成多項式でこの伝送
情報を除する。
援装置では、請求項１に記載の符号化支援装置におい
て、演算対象保持手段１１には、語長の単位に分割され
た伝送情報が語として与えられる。演算手段１３は、最
上位の次数がその語長以下である生成多項式でこの伝送
情報を除する。
【００４３】このようにして伝送情報が生成多項式で除
されることによって得られた商および剰余は、一般に、
この生成多項式に適応した線形符号、あるいは代数的符
号に該当する。したがって、上述した伝送情報の符号化
は、既述の語長毎に並列に行われる演算として効率的に
達成される。
されることによって得られた商および剰余は、一般に、
この生成多項式に適応した線形符号、あるいは代数的符
号に該当する。したがって、上述した伝送情報の符号化
は、既述の語長毎に並列に行われる演算として効率的に
達成される。
【００４４】請求項４に記載の発明にかかわる復号化支
援装置では、請求項２に記載の復号化支援装置におい
て、演算対象保持手段１１には、語長の単位に分割され
た受信系列が語として与えられる。
援装置では、請求項２に記載の復号化支援装置におい
て、演算対象保持手段１１には、語長の単位に分割され
た受信系列が語として与えられる。
【００４５】演算手段２１は、最上位の次数がその語長
以下である生成多項式でこの受信系列を除する。このよ
うにして受信系列が生成多項式で除されることによって
得られた商および剰余は、一般に、この受信系列で示さ
れる伝送情報だけではなく、その伝送情報に含まれるビ
ット誤りの形態あるいは有無を意味する。
以下である生成多項式でこの受信系列を除する。このよ
うにして受信系列が生成多項式で除されることによって
得られた商および剰余は、一般に、この受信系列で示さ
れる伝送情報だけではなく、その伝送情報に含まれるビ
ット誤りの形態あるいは有無を意味する。
【００４６】したがって、上述した受信系列の復号化
は、既述の語長毎に並列に行われる演算として効率的に
達成される。請求項５に記載の発明にかかわる符号化支
援装置では、請求項１に記載の符号化支援装置におい
て、演算対象保持手段１１には語長の単位に分割された
伝送情報が語として与えられ、演算手段１３は、所定の
木符号化方式に基づいてこの伝送情報を符号化する。
は、既述の語長毎に並列に行われる演算として効率的に
達成される。請求項５に記載の発明にかかわる符号化支
援装置では、請求項１に記載の符号化支援装置におい
て、演算対象保持手段１１には語長の単位に分割された
伝送情報が語として与えられ、演算手段１３は、所定の
木符号化方式に基づいてこの伝送情報を符号化する。
【００４７】また、上述した木符号化方式には既述の語
長未満の拘束長が適用されるので、このような符号化
は、その語長単位に与えられ、かつ演算対象保持手段１
１に保持された個々の語に含まれるビットと、引数保持
手段１２に先行して保持された引数との論理値の組み合
わせに対して並列に行われる論理演算として順次行われ
る。
長未満の拘束長が適用されるので、このような符号化
は、その語長単位に与えられ、かつ演算対象保持手段１
１に保持された個々の語に含まれるビットと、引数保持
手段１２に先行して保持された引数との論理値の組み合
わせに対して並列に行われる論理演算として順次行われ
る。
【００４８】したがって、伝送情報の木符号化は、既述
の語長毎に並列に行われる演算として効率的に達成され
る。請求項６に記載の発明にかかわる符号化支援装置で
は、請求項３に記載の符号化支援装置において、演算対
象保持手段１１には、整数Ｎの語に分割され、かつ最上
位と最下位との双方あるいは何れか一方に無効なビット
列が付加されてなる伝送情報が与えられる。
の語長毎に並列に行われる演算として効率的に達成され
る。請求項６に記載の発明にかかわる符号化支援装置で
は、請求項３に記載の符号化支援装置において、演算対
象保持手段１１には、整数Ｎの語に分割され、かつ最上
位と最下位との双方あるいは何れか一方に無効なビット
列が付加されてなる伝送情報が与えられる。
【００４９】演算手段１３は、その伝送情報の内、上述
した無効なビットを演算対象として無効化する。すなわ
ち、伝送情報にパックされた無効なビットは、演算手段
１３に組み込まれ、かつ所定の論理演算を行う組み合わ
せ回路の基本的な構成が変更されることなく上述した演
算対象から除外される。
した無効なビットを演算対象として無効化する。すなわ
ち、伝送情報にパックされた無効なビットは、演算手段
１３に組み込まれ、かつ所定の論理演算を行う組み合わ
せ回路の基本的な構成が変更されることなく上述した演
算対象から除外される。
【００５０】したがって、このような無効なビットの論
理値の如何にかかわらず、確実に符号化が行われる。請
求項７に記載の発明にかかわる符号化支援装置では、請
求項３に記載の符号化支援装置において、演算対象保持
手段１１には、整数Ｎの語に分割され、かつ最上位と最
下位との双方あるいは何れか一方に無効なビット列が付
加されてなる伝送情報が与えられる。
理値の如何にかかわらず、確実に符号化が行われる。請
求項７に記載の発明にかかわる符号化支援装置では、請
求項３に記載の符号化支援装置において、演算対象保持
手段１１には、整数Ｎの語に分割され、かつ最上位と最
下位との双方あるいは何れか一方に無効なビット列が付
加されてなる伝送情報が与えられる。
【００５１】演算手段１３は、この伝送情報として与え
られ、かつ上述した無効なビット列を含む語の内、有効
なビットを演算対象とする。すなわち、演算手段１３に
組み込まれた組み合わせ回路には、上述した有効なビッ
トのみが演算対象として与えられる。したがって、伝送
情報に何らかの無効なビットがパックされ得る語と、そ
の語にこの無効なビットが含まれる位置とが既知である
限り、かつ確実に符号化が行われる。
られ、かつ上述した無効なビット列を含む語の内、有効
なビットを演算対象とする。すなわち、演算手段１３に
組み込まれた組み合わせ回路には、上述した有効なビッ
トのみが演算対象として与えられる。したがって、伝送
情報に何らかの無効なビットがパックされ得る語と、そ
の語にこの無効なビットが含まれる位置とが既知である
限り、かつ確実に符号化が行われる。
【００５２】請求項８に記載の発明にかかわる符号化支
援装置では、請求項１、３、５〜７の何れか１項に記載
の符号化支援装置において、語長調整手段３２は、演算
手段１３によって得られた演算の結果を語長が一定であ
る語の列に変換し、所定の演算を行う後続演算手段３１
にこれらの語を順次与える。すなわち、演算手段１３に
よって与えられた演算の結果と、この演算の結果に対し
て後続演算手段３１によって並列に所定の演算が行われ
るべき演算対象との語長の相違は、語長調整手段３２に
よって自立的に吸収される。
援装置では、請求項１、３、５〜７の何れか１項に記載
の符号化支援装置において、語長調整手段３２は、演算
手段１３によって得られた演算の結果を語長が一定であ
る語の列に変換し、所定の演算を行う後続演算手段３１
にこれらの語を順次与える。すなわち、演算手段１３に
よって与えられた演算の結果と、この演算の結果に対し
て後続演算手段３１によって並列に所定の演算が行われ
るべき演算対象との語長の相違は、語長調整手段３２に
よって自立的に吸収される。
【００５３】したがって、演算手段１３の後段に上述し
た後続演算手段３１が配置された場合であっても、演算
対象保持手段１１を介してその演算手段１３に一定の語
長の語を順次与える手段の負荷が増加することなく、こ
れらの演算手段１３および後続演算手段３１の連係によ
って効率的に符号化が行われる。請求項９に記載の発明
にかかわる復号化支援装置では、請求項２または請求項
４に記載の復号化支援装置において、語長調整手段４２
は、演算手段２１によって得られた演算結果を語長が一
定である語の列に変換し、所定の演算を行う後続演算手
段４１にこれらの語を順次与える。
た後続演算手段３１が配置された場合であっても、演算
対象保持手段１１を介してその演算手段１３に一定の語
長の語を順次与える手段の負荷が増加することなく、こ
れらの演算手段１３および後続演算手段３１の連係によ
って効率的に符号化が行われる。請求項９に記載の発明
にかかわる復号化支援装置では、請求項２または請求項
４に記載の復号化支援装置において、語長調整手段４２
は、演算手段２１によって得られた演算結果を語長が一
定である語の列に変換し、所定の演算を行う後続演算手
段４１にこれらの語を順次与える。
【００５４】すなわち、演算手段２１によって与えられ
た演算の結果と、この演算の結果に対して後続演算手段
４１によって並列に所定の演算が行われるべき演算対象
との語長の相違は、語長調整手段４２によって自立的に
吸収される。したがって、演算手段２１の後段に上述し
た後続演算手段４１が配置された場合であっても、演算
対象保持手段１１を介してその演算手段２１に一定の語
長の語を順次与える手段の負荷が増加することなく、こ
れらの演算手段２１および後続演算手段４１の連係によ
って効率的に復号化が行われる。
た演算の結果と、この演算の結果に対して後続演算手段
４１によって並列に所定の演算が行われるべき演算対象
との語長の相違は、語長調整手段４２によって自立的に
吸収される。したがって、演算手段２１の後段に上述し
た後続演算手段４１が配置された場合であっても、演算
対象保持手段１１を介してその演算手段２１に一定の語
長の語を順次与える手段の負荷が増加することなく、こ
れらの演算手段２１および後続演算手段４１の連係によ
って効率的に復号化が行われる。
【００５５】請求項１０に記載の発明にかかわる無線送
信機では、演算対象保持手段１１は、複数ビットからな
る一定の語長に分割されて与えられる語を順次保持す
る。引く保持手段１２は、演算対象保持手段１１に保持
された語と、その語に対して先行して施された演算の結
果との内、後続してこの演算対象保持手段１１に保持さ
れた語に対する演算に適用されるべき引数を保持する。
演算手段１３は、演算対象保持手段１１によって保持さ
れた語と引数保持手段１２によって保持された引数とに
含まれる個々のビットの論理値に応じて、これらの論理
値の組み合わせに対する論理演算として定義された符号
化を演算として行う。無線インタフェース手段５１は、
その演算の結果を無線伝送路に送信する。
信機では、演算対象保持手段１１は、複数ビットからな
る一定の語長に分割されて与えられる語を順次保持す
る。引く保持手段１２は、演算対象保持手段１１に保持
された語と、その語に対して先行して施された演算の結
果との内、後続してこの演算対象保持手段１１に保持さ
れた語に対する演算に適用されるべき引数を保持する。
演算手段１３は、演算対象保持手段１１によって保持さ
れた語と引数保持手段１２によって保持された引数とに
含まれる個々のビットの論理値に応じて、これらの論理
値の組み合わせに対する論理演算として定義された符号
化を演算として行う。無線インタフェース手段５１は、
その演算の結果を無線伝送路に送信する。
【００５６】すなわち、上述した語の列として与えられ
る伝送情報は、演算手段１３によって効率的に符号化さ
れ、かつ無線インタフェース手段５１を介して無線伝送
路に送信される。
る伝送情報は、演算手段１３によって効率的に符号化さ
れ、かつ無線インタフェース手段５１を介して無線伝送
路に送信される。
【００５７】したがって、この伝送情報の符号化に要す
る時間が長いことに起因するその伝送情報の送信の遅延
が緩和され、かつ無線伝送路の伝送効率および利用効率
が高められる。請求項１１に記載の発明にかかわる無線
受信器では、無線インタフェース手段６１は、無線伝送
路を介して到来した無線周波信号を復調し、その無線周
波信号として与えられる伝送情報を複数ビットからなる
一定の語長の語に分割して出力する。演算対象保持手段
６２は、無線インタフェース手段６１によって出力され
た語を順次保持する。引数保持手段６３は、演算対象保
持手段６２に保持された語と、その語に対して先行して
施された演算の結果との内、後続してこの演算対象保持
手段６２に保持された語に対する演算に適用されるべき
引数を保持する。演算手段６４は、演算対象保持手段６
２によって保持された語と引数保持手段６３によって保
持された引数とに含まれる個々のビットの論理値に応じ
て、これらの論理値の組み合わせに対する論理演算とし
て定義された復号化を演算として行う。
る時間が長いことに起因するその伝送情報の送信の遅延
が緩和され、かつ無線伝送路の伝送効率および利用効率
が高められる。請求項１１に記載の発明にかかわる無線
受信器では、無線インタフェース手段６１は、無線伝送
路を介して到来した無線周波信号を復調し、その無線周
波信号として与えられる伝送情報を複数ビットからなる
一定の語長の語に分割して出力する。演算対象保持手段
６２は、無線インタフェース手段６１によって出力され
た語を順次保持する。引数保持手段６３は、演算対象保
持手段６２に保持された語と、その語に対して先行して
施された演算の結果との内、後続してこの演算対象保持
手段６２に保持された語に対する演算に適用されるべき
引数を保持する。演算手段６４は、演算対象保持手段６
２によって保持された語と引数保持手段６３によって保
持された引数とに含まれる個々のビットの論理値に応じ
て、これらの論理値の組み合わせに対する論理演算とし
て定義された復号化を演算として行う。
【００５８】すなわち、無線伝送路を介して受信された
伝送情報は、無線インタフェース手段６１、演算対象保
持手段６２、引数保持手段６３および演算手段６４の連
係の下で効率的に復号化される。したがって、この伝送
情報の復号化に要する時間が長いことに起因する伝送遅
延が緩和され、かつ無線伝送路の伝送効率および利用効
率が高められる。
伝送情報は、無線インタフェース手段６１、演算対象保
持手段６２、引数保持手段６３および演算手段６４の連
係の下で効率的に復号化される。したがって、この伝送
情報の復号化に要する時間が長いことに起因する伝送遅
延が緩和され、かつ無線伝送路の伝送効率および利用効
率が高められる。
【００５９】
【発明の実施の形態】以下、図面に基づいて本発明の実
施形態について詳細に説明する。図４は、請求項１〜９
に記載の発明に対応した実施形態を示す図である。本実
施形態と図１０に示す従来例との構成の相違点は、送信
バッファ１２１、シフトレジスタ１２２、カウンタ１２
３および制御部１２４が備えられず、ＣＲＣ演算部１２
５に代えてＣＲＣ演算支援部７０が備えられ、畳み込み
符号化部１２６に代えて符号化支援部７１が備えられ、
インタリーバ１２７に代えてインタリーバ７２が備えら
れ、ＣＲＣ演算支援部７０の出力と符号化支援部７１の
入力とが図示されないプロセッサの対応する入出力ポー
トに接続された点にある。
施形態について詳細に説明する。図４は、請求項１〜９
に記載の発明に対応した実施形態を示す図である。本実
施形態と図１０に示す従来例との構成の相違点は、送信
バッファ１２１、シフトレジスタ１２２、カウンタ１２
３および制御部１２４が備えられず、ＣＲＣ演算部１２
５に代えてＣＲＣ演算支援部７０が備えられ、畳み込み
符号化部１２６に代えて符号化支援部７１が備えられ、
インタリーバ１２７に代えてインタリーバ７２が備えら
れ、ＣＲＣ演算支援部７０の出力と符号化支援部７１の
入力とが図示されないプロセッサの対応する入出力ポー
トに接続された点にある。
【００６０】ＣＲＣ演算支援部７０は、上述したプロセ
ッサの第一の出力ポートに入力が接続されたバッファ７
４と、そのプロセッサの第二の出力ポートに入力が接続
され、かつ第一の出力がバッファ７４の制御入力に直結
された読み出しクロック生成部７５と、バッファ７４が
有する８個の並列出力に入力がそれぞれ直結されたフリ
ップフロップ（ＦＦ）７６-1〜７６-8と、読み出しクロ
ック生成部７５の第二の出力に入力が直結されたインバ
ータ７７と、そのインバータ７７の出力にリセット端子
が直結され、かつ読み出しクロック生成部７５の第三の
出力にイネーブル端子が直結されると共に、最終段とし
て配置されたフリップフロップ（ＦＦ）７８-0〜７８-2
と、フリップフロップ７６-1、７６-4、７６-6〜７６-
8、７８-1、７８-2の出力に直結された７つの入力に併
せて、フリップフロップ７８-0のロード端子に直結され
た出力を有する排他的論理和ゲート７９-1と、フリップ
フロップ７６-3、７６-5〜７６-7、７８-0の出力に直結
された５つの入力に併せて、フリップフロップ７８-1の
ロード端子に直結された出力を有する排他的論理和ゲー
ト７９-2と、フリップフロップ７６-1、７６-2、７６-
7、７６-8、７８-2の出力に直結された５つの入力に併
せて、フリップフロップ７８-2のロード端子に直結され
た出力を有する排他的論理和ゲート７９-3とから構成さ
れる符号化支援部７１は、上述したプロセッサの第三の
出力ポートに入力が接続されたバッファ８０と、そのプ
ロセッサの第四の出力ポートに入力が接続され、かつ一
方の出力がバッファ８０の制御入力に直結されたクロッ
ク生成部８１と、バッファ８０が有する８個の並列出力
に入力がそれぞれ直結されたフリップフロップ（ＦＦ）
８２-1〜８２-8と、クロック生成部８１の他方の出力に
入力が直結された遅延回路（Ｄ）８３と、その遅延回路
８３の出力にリセット端子が直結され、かつ入力がフリ
ップフロップ８２-7、８２-8の出力にそれぞれ接続され
たフリップフロップ（ＦＦ）８４-0、８４-1と、フリッ
プフロップ８２-1、８４-0の出力にそれぞれ直結された
２つの入力を有する排他的論理和ゲート８５-1と、フリ
ップフロップ８２-1、８４-1の出力にそれぞれ直結され
た２つの入力を有する排他的論理和ゲート８５-2と、フ
リップフロップ８２-1、８２-2の出力にそれぞれ直結さ
れた２つの入力を有する排他的論理和ゲート８５-3と、
フリップフロップ８２-2、８４-0の出力にそれぞれ直結
された２つの入力を有する排他的論理和ゲート８５-4
と、フリップフロップ８２-2、８２-3の出力にそれぞれ
直結された２つの入力を有する排他的論理和ゲート８５
-5と、フリップフロップ８２-1、８２-3の出力にそれぞ
れ直結された２つの入力を有する排他的論理和ゲート８
５-6と、フリップフロップ８２-3、８２-4の出力にそれ
ぞれ直結された２つの入力を有する排他的論理和ゲート
８５-7と、フリップフロップ８２-2、８２-4の出力にそ
れぞれ直結された２つの入力を有する排他的論理和ゲー
ト８５-8と、フリップフロップ８２-4、８２-5の出力に
それぞれ直結された２つの入力を有する排他的論理和ゲ
ート８５-9と、フリップフロップ８２-3、８２-5の出力
にそれぞれ直結された２つの入力を有する排他的論理和
ゲート８５-10 と、フリップフロップ８２-5、８２-6の
出力にそれぞれ直結された２つの入力を有する排他的論
理和ゲート８５-11 と、フリップフロップ８２-4、８２
-6の出力にそれぞれ直結された２つの入力を有する排他
的論理和ゲート８５-12 と、フリップフロップ８２-6、
８２-7の出力にそれぞれ直結された２つの入力を有する
排他的論理和ゲート８５-13と、フリップフロップ８２-
5、８２-7の出力にそれぞれ直結された２つの入力を有
する排他的論理和ゲート８５-14 と、フリップフロップ
８２-7、８２-8の出力にそれぞれ直結された２つの入力
を有する排他的論理和ゲート８５-15 と、フリップフロ
ップ８２-6、８２-8の出力にそれぞれ直結された２つの
入力を有する排他的論理和ゲート８５-16 と、これらの
排他的論理和８５-1〜８５-16 の後段に個別に最終段と
して配置されたフリップフロップ（ＦＦ）８６-1〜８６
-16 とから構成される。
ッサの第一の出力ポートに入力が接続されたバッファ７
４と、そのプロセッサの第二の出力ポートに入力が接続
され、かつ第一の出力がバッファ７４の制御入力に直結
された読み出しクロック生成部７５と、バッファ７４が
有する８個の並列出力に入力がそれぞれ直結されたフリ
ップフロップ（ＦＦ）７６-1〜７６-8と、読み出しクロ
ック生成部７５の第二の出力に入力が直結されたインバ
ータ７７と、そのインバータ７７の出力にリセット端子
が直結され、かつ読み出しクロック生成部７５の第三の
出力にイネーブル端子が直結されると共に、最終段とし
て配置されたフリップフロップ（ＦＦ）７８-0〜７８-2
と、フリップフロップ７６-1、７６-4、７６-6〜７６-
8、７８-1、７８-2の出力に直結された７つの入力に併
せて、フリップフロップ７８-0のロード端子に直結され
た出力を有する排他的論理和ゲート７９-1と、フリップ
フロップ７６-3、７６-5〜７６-7、７８-0の出力に直結
された５つの入力に併せて、フリップフロップ７８-1の
ロード端子に直結された出力を有する排他的論理和ゲー
ト７９-2と、フリップフロップ７６-1、７６-2、７６-
7、７６-8、７８-2の出力に直結された５つの入力に併
せて、フリップフロップ７８-2のロード端子に直結され
た出力を有する排他的論理和ゲート７９-3とから構成さ
れる符号化支援部７１は、上述したプロセッサの第三の
出力ポートに入力が接続されたバッファ８０と、そのプ
ロセッサの第四の出力ポートに入力が接続され、かつ一
方の出力がバッファ８０の制御入力に直結されたクロッ
ク生成部８１と、バッファ８０が有する８個の並列出力
に入力がそれぞれ直結されたフリップフロップ（ＦＦ）
８２-1〜８２-8と、クロック生成部８１の他方の出力に
入力が直結された遅延回路（Ｄ）８３と、その遅延回路
８３の出力にリセット端子が直結され、かつ入力がフリ
ップフロップ８２-7、８２-8の出力にそれぞれ接続され
たフリップフロップ（ＦＦ）８４-0、８４-1と、フリッ
プフロップ８２-1、８４-0の出力にそれぞれ直結された
２つの入力を有する排他的論理和ゲート８５-1と、フリ
ップフロップ８２-1、８４-1の出力にそれぞれ直結され
た２つの入力を有する排他的論理和ゲート８５-2と、フ
リップフロップ８２-1、８２-2の出力にそれぞれ直結さ
れた２つの入力を有する排他的論理和ゲート８５-3と、
フリップフロップ８２-2、８４-0の出力にそれぞれ直結
された２つの入力を有する排他的論理和ゲート８５-4
と、フリップフロップ８２-2、８２-3の出力にそれぞれ
直結された２つの入力を有する排他的論理和ゲート８５
-5と、フリップフロップ８２-1、８２-3の出力にそれぞ
れ直結された２つの入力を有する排他的論理和ゲート８
５-6と、フリップフロップ８２-3、８２-4の出力にそれ
ぞれ直結された２つの入力を有する排他的論理和ゲート
８５-7と、フリップフロップ８２-2、８２-4の出力にそ
れぞれ直結された２つの入力を有する排他的論理和ゲー
ト８５-8と、フリップフロップ８２-4、８２-5の出力に
それぞれ直結された２つの入力を有する排他的論理和ゲ
ート８５-9と、フリップフロップ８２-3、８２-5の出力
にそれぞれ直結された２つの入力を有する排他的論理和
ゲート８５-10 と、フリップフロップ８２-5、８２-6の
出力にそれぞれ直結された２つの入力を有する排他的論
理和ゲート８５-11 と、フリップフロップ８２-4、８２
-6の出力にそれぞれ直結された２つの入力を有する排他
的論理和ゲート８５-12 と、フリップフロップ８２-6、
８２-7の出力にそれぞれ直結された２つの入力を有する
排他的論理和ゲート８５-13と、フリップフロップ８２-
5、８２-7の出力にそれぞれ直結された２つの入力を有
する排他的論理和ゲート８５-14 と、フリップフロップ
８２-7、８２-8の出力にそれぞれ直結された２つの入力
を有する排他的論理和ゲート８５-15 と、フリップフロ
ップ８２-6、８２-8の出力にそれぞれ直結された２つの
入力を有する排他的論理和ゲート８５-16 と、これらの
排他的論理和８５-1〜８５-16 の後段に個別に最終段と
して配置されたフリップフロップ（ＦＦ）８６-1〜８６
-16 とから構成される。
【００６１】なお、本実施形態と図１に示すブロック図
との対応関係については、バッファ７４、読み出しクロ
ック生成部７５およびフリップフロップ７６-1〜７６-8
は演算対象保持手段１１に対応し、フリップフロップ７
８-0〜７８-2、読み出しクロック生成部７５およびイン
バータ７７は引数保持手段１２に対応し、排他的論理和
ゲート７９-1〜７９-3は演算手段１３に対応する。
との対応関係については、バッファ７４、読み出しクロ
ック生成部７５およびフリップフロップ７６-1〜７６-8
は演算対象保持手段１１に対応し、フリップフロップ７
８-0〜７８-2、読み出しクロック生成部７５およびイン
バータ７７は引数保持手段１２に対応し、排他的論理和
ゲート７９-1〜７９-3は演算手段１３に対応する。
【００６２】以下、請求項１〜５に記載の発明に対応し
た本実施形態の動作を説明する。ＣＲＣ演算支援部７０
では、読み出しクロック生成部７５は、プロセッサによ
ってリセット信号が与えられると、インバータ７７を介
してフリップフロップ７８-0〜７８-2を初期化する。な
お、フリップフロップ７８-0〜７８-2については、簡単
のため、このような初期化に応じて何れもリセットされ
ると仮定する。
た本実施形態の動作を説明する。ＣＲＣ演算支援部７０
では、読み出しクロック生成部７５は、プロセッサによ
ってリセット信号が与えられると、インバータ７７を介
してフリップフロップ７８-0〜７８-2を初期化する。な
お、フリップフロップ７８-0〜７８-2については、簡単
のため、このような初期化に応じて何れもリセットされ
ると仮定する。
【００６３】読み出しクロック生成部７５は、プロセッ
サによって部分伝送情報が出力される度に、そのプロセ
ッサによって与えられる書き込みイネーブル信号を検出
し、その書き込みイネーブル信号をバッファ７４に与え
る。バッファ７４は、その書き込みイネーブル信号が与
えられた時点でプロセッサによって出力されている部分
伝送情報を取り込み、かつ蓄積する。
サによって部分伝送情報が出力される度に、そのプロセ
ッサによって与えられる書き込みイネーブル信号を検出
し、その書き込みイネーブル信号をバッファ７４に与え
る。バッファ７４は、その書き込みイネーブル信号が与
えられた時点でプロセッサによって出力されている部分
伝送情報を取り込み、かつ蓄積する。
【００６４】また、フリップフロップ７６-1〜７６-8に
は、このようにしてバッファに蓄積された部分伝送情報
が自動的に、かつ速やかに複写される。ところで、フリ
ップフロップ７８-0〜７８-2に並行して蓄積され得るビ
ットの数は、図１０に示すＣＲＣ演算部１２５によって
算出され、かつ既述の生成多項式Ｇ(ｘ)に基づいて求め
られるＦＣＳの語長「３」に等しい。
は、このようにしてバッファに蓄積された部分伝送情報
が自動的に、かつ速やかに複写される。ところで、フリ
ップフロップ７８-0〜７８-2に並行して蓄積され得るビ
ットの数は、図１０に示すＣＲＣ演算部１２５によって
算出され、かつ既述の生成多項式Ｇ(ｘ)に基づいて求め
られるＦＣＳの語長「３」に等しい。
【００６５】また、これらのフリップフロップ７８-0〜
７８-2にそれぞれ設定される初期値の論理値がそれぞれ
ｉ0、ｉ1、ｉ2 であり、かつこれらの初期値が確定した
後にＣＲＣ演算部１２５に直列に与えられる８ビットの
部分伝送情報の論理値が時系列ｔ(＝1〜8)の順にそれぞ
れｄ1、ｄ2、ｄ3、ｄ4、ｄ5、ｄ6、ｄ7 、ｄ8 である場
合には、(a) 排他的論理和ゲート１２９の出力に得られ
る論理値、(b) フリップフロップ１３０-1、１３０-2に
保持される論理値、(c) 排他的論理和ゲート１３１の出
力に得られる論理値、(d) フリップフロップ１３０-3に
保持される論理値は、それぞれ時系列の順に図５に示す
論理式で与えられる。
７８-2にそれぞれ設定される初期値の論理値がそれぞれ
ｉ0、ｉ1、ｉ2 であり、かつこれらの初期値が確定した
後にＣＲＣ演算部１２５に直列に与えられる８ビットの
部分伝送情報の論理値が時系列ｔ(＝1〜8)の順にそれぞ
れｄ1、ｄ2、ｄ3、ｄ4、ｄ5、ｄ6、ｄ7 、ｄ8 である場
合には、(a) 排他的論理和ゲート１２９の出力に得られ
る論理値、(b) フリップフロップ１３０-1、１３０-2に
保持される論理値、(c) 排他的論理和ゲート１３１の出
力に得られる論理値、(d) フリップフロップ１３０-3に
保持される論理値は、それぞれ時系列の順に図５に示す
論理式で与えられる。
【００６６】なお、図５において、丸印内に文字「＋」
が付加されてなる記号は、排他的論理和を示す演算子で
ある。また、図５において、上述した論理値(a)〜(d)を
与える排他的論理和演算の演算対象の内、偶数個重複す
る演算対象については、一般に、省略が可能である。す
なわち、図１０に示すフリップフロップ１３０-1〜１３
０-3と排他的論理和ゲート１２９、１３１とから構成さ
れる除算回路では、論理値がそれぞれｄ1、ｄ2、ｄ3、
ｄ4、ｄ5、ｄ6、ｄ7、ｄ8 である８ビットの部分伝送情
報が順次直列に与えられた時点には、これらのフリップ
フロップ１３０-1〜１３０-3に保持される個々の論理値
は図５に網掛けを付して示すように、Ｉ0、Ｉ1、Ｉ2 と
して一義的に定まる。
が付加されてなる記号は、排他的論理和を示す演算子で
ある。また、図５において、上述した論理値(a)〜(d)を
与える排他的論理和演算の演算対象の内、偶数個重複す
る演算対象については、一般に、省略が可能である。す
なわち、図１０に示すフリップフロップ１３０-1〜１３
０-3と排他的論理和ゲート１２９、１３１とから構成さ
れる除算回路では、論理値がそれぞれｄ1、ｄ2、ｄ3、
ｄ4、ｄ5、ｄ6、ｄ7、ｄ8 である８ビットの部分伝送情
報が順次直列に与えられた時点には、これらのフリップ
フロップ１３０-1〜１３０-3に保持される個々の論理値
は図５に網掛けを付して示すように、Ｉ0、Ｉ1、Ｉ2 と
して一義的に定まる。
【００６７】一方、ＣＲＣ演算支援部７０では、上述し
た論理値ｉ0〜ｉ2はそれぞれフリップフロップ７８-0〜
７８-2に保持された論理値として与えられ、かつ論理値
ｄ1、ｄ2、ｄ3、ｄ4、ｄ5、ｄ6、ｄ7、ｄ8 はそれぞれフ
リップフロップ７６-1〜７６-8に保持された論理値とし
て与えられる。さらに、排他的論理和ゲート７９-1〜７
９-3は、これらの論理値ｉ0〜ｉ2（初期化された直後に
は何れも「０」に設定されるが、先行してこれらの排他
的論理和ゲート７９-1〜７９-3によって何らかの演算が
行われた場合にはその演算の結果であるＩ0、Ｉ1、Ｉ2
として引き渡される。）と、論理値ｄ1、ｄ2、ｄ3、ｄ
4、ｄ5、ｄ6、ｄ7、ｄ8とに対して、それぞれ図５に示
す論理式で示されるＩ0、Ｉ1、Ｉ2 を一括して得る排他
的論理和演算を行う。
た論理値ｉ0〜ｉ2はそれぞれフリップフロップ７８-0〜
７８-2に保持された論理値として与えられ、かつ論理値
ｄ1、ｄ2、ｄ3、ｄ4、ｄ5、ｄ6、ｄ7、ｄ8 はそれぞれフ
リップフロップ７６-1〜７６-8に保持された論理値とし
て与えられる。さらに、排他的論理和ゲート７９-1〜７
９-3は、これらの論理値ｉ0〜ｉ2（初期化された直後に
は何れも「０」に設定されるが、先行してこれらの排他
的論理和ゲート７９-1〜７９-3によって何らかの演算が
行われた場合にはその演算の結果であるＩ0、Ｉ1、Ｉ2
として引き渡される。）と、論理値ｄ1、ｄ2、ｄ3、ｄ
4、ｄ5、ｄ6、ｄ7、ｄ8とに対して、それぞれ図５に示
す論理式で示されるＩ0、Ｉ1、Ｉ2 を一括して得る排他
的論理和演算を行う。
【００６８】読み出しクロック生成部７５は、プロセッ
サによって上述した書き込みイネーブル信号が与えられ
る度に、その書き込みイネーブル信号が与えられた時点
からバッファ７４、フリップフロップ７６-1〜７６-8お
よび排他的論理和ゲート７９-1〜７９-3の伝搬所要時間
以上に亘って遅れた時点で、フリップフロップ７８-0〜
７８-2にイネーブル信号を与える。
サによって上述した書き込みイネーブル信号が与えられ
る度に、その書き込みイネーブル信号が与えられた時点
からバッファ７４、フリップフロップ７６-1〜７６-8お
よび排他的論理和ゲート７９-1〜７９-3の伝搬所要時間
以上に亘って遅れた時点で、フリップフロップ７８-0〜
７８-2にイネーブル信号を与える。
【００６９】フリップフロップ７８-0〜７８-2は、この
イネーブル信号が与えられると、その時点で排他的論理
和ゲート７９-1〜７９-3によってそれぞれ出力されてい
る論理値Ｉ0、Ｉ1、Ｉ2を保持する。さらに、これらの論
理値Ｉ0、Ｉ1、Ｉ2 は、プロセッサによって先行して与え
られた部分伝送情報に応じて求められた結果として、後
続して与えられる部分伝送情報に対する同様の演算の過
程で参照される。
イネーブル信号が与えられると、その時点で排他的論理
和ゲート７９-1〜７９-3によってそれぞれ出力されてい
る論理値Ｉ0、Ｉ1、Ｉ2を保持する。さらに、これらの論
理値Ｉ0、Ｉ1、Ｉ2 は、プロセッサによって先行して与え
られた部分伝送情報に応じて求められた結果として、後
続して与えられる部分伝送情報に対する同様の演算の過
程で参照される。
【００７０】また、プロセッサは、ＣＲＣ演算支援部７
０に所定のバイト数に亘って全ての部分伝送情報を与え
た後には、フリップフロップ７８-0〜７８-2に保持され
ているＦＳＣを読みとり、これらの部分伝送情報の列に
そのＦＳＣが付加されてなるビット列（以下、単に「Ｃ
ＲＣ符号」という。）を生成する。さらに、プロセッサ
は、符号化支援部７１にリセット信号を与え、かつ上述
したＣＲＣ符号がバイト単位に分割されることによって
なる「部分ＣＲＣ符号」と書き込みイネーブル信号とを
符号化支援部７１に順次与える。
０に所定のバイト数に亘って全ての部分伝送情報を与え
た後には、フリップフロップ７８-0〜７８-2に保持され
ているＦＳＣを読みとり、これらの部分伝送情報の列に
そのＦＳＣが付加されてなるビット列（以下、単に「Ｃ
ＲＣ符号」という。）を生成する。さらに、プロセッサ
は、符号化支援部７１にリセット信号を与え、かつ上述
したＣＲＣ符号がバイト単位に分割されることによって
なる「部分ＣＲＣ符号」と書き込みイネーブル信号とを
符号化支援部７１に順次与える。
【００７１】符号化支援部７１では、バッファ８０、ク
ロック生成部８１、遅延回路８３およびフリップフロッ
プ８２-1〜８２-8、８４-0、８４-1は、ＣＲＣ演算支援
部７０に備えられたバッファ７４、読み出しクロック生
成部７５、インバータ７７およびフリップフロップ７６
-1〜７６−８、７８-0〜７８-2と同様にプロセッサと連
係して動作するので、以下では、その詳細な動作を説明
する。
ロック生成部８１、遅延回路８３およびフリップフロッ
プ８２-1〜８２-8、８４-0、８４-1は、ＣＲＣ演算支援
部７０に備えられたバッファ７４、読み出しクロック生
成部７５、インバータ７７およびフリップフロップ７６
-1〜７６−８、７８-0〜７８-2と同様にプロセッサと連
係して動作するので、以下では、その詳細な動作を説明
する。
【００７２】ところで、フリップフロップ８４-0、８４
-1に並行して蓄積され得るビットの数は、図１０に示す
畳み込み符号化部１２６によって行われる演算の過程で
フリップフロップ１３１-1〜１３１-3に保持されるビッ
ト列の語長に等しい「３」に予め設定される。また、こ
れらのフリップフロップ８４-0、８４-1に設定される初
期値の論理値がそれぞれｃ0、ｃ1であり、これらの初期
値が確定した後に直列に与えられる８ビットの部分ＣＲ
Ｃ符号の論理値が時系列ｔ(＝1〜8)の順にそれぞれｆ1、
ｆ2、ｆ3、ｆ4、ｆ5、ｆ6、ｆ7 、ｆ8である場合には、(A) フ
リップフロップ１３１-1〜１３１-3に保持される論理
値、(B) 排他的論理和ゲート１３２-1、１３２-2の出力
に得られる論理値、は、それぞれ時系列の順に図６に示
す論理値で与えられる。
-1に並行して蓄積され得るビットの数は、図１０に示す
畳み込み符号化部１２６によって行われる演算の過程で
フリップフロップ１３１-1〜１３１-3に保持されるビッ
ト列の語長に等しい「３」に予め設定される。また、こ
れらのフリップフロップ８４-0、８４-1に設定される初
期値の論理値がそれぞれｃ0、ｃ1であり、これらの初期
値が確定した後に直列に与えられる８ビットの部分ＣＲ
Ｃ符号の論理値が時系列ｔ(＝1〜8)の順にそれぞれｆ1、
ｆ2、ｆ3、ｆ4、ｆ5、ｆ6、ｆ7 、ｆ8である場合には、(A) フ
リップフロップ１３１-1〜１３１-3に保持される論理
値、(B) 排他的論理和ゲート１３２-1、１３２-2の出力
に得られる論理値、は、それぞれ時系列の順に図６に示
す論理値で与えられる。
【００７３】なお、図６において、丸印内に文字「＋」
が付加されてなる記号は、排他的論理和を示す演算子で
ある。すなわち、図１０に示す畳み込み符号化部１２６
では、論理値がそれぞれｆ1、ｆ2、ｆ3、ｆ4、ｆ5、ｆ6、ｆ7、
ｆ8 である８ビットの部分ＣＲＣ符号語が順次直列に与
えられる過程において、フリップフロップ１３１-1〜１
３１-3に保持された論理値の組み合わせに応じて排他的
論理和ゲート１３２-1、１３２-2およびセレクタ１３３
の連係の下で得られる畳み込み符号の論理値は、図６に
網掛けを付して示す論理値ｇ1、ｇ2、ｇ3、ｇ4、ｇ5、ｇ6、ｇ
7、ｇ8、ｇ9、ｇ10、ｇ11、ｇ12、ｇ13、ｇ14、ｇ15、ｇ16 とし
て一義的に定まる。
が付加されてなる記号は、排他的論理和を示す演算子で
ある。すなわち、図１０に示す畳み込み符号化部１２６
では、論理値がそれぞれｆ1、ｆ2、ｆ3、ｆ4、ｆ5、ｆ6、ｆ7、
ｆ8 である８ビットの部分ＣＲＣ符号語が順次直列に与
えられる過程において、フリップフロップ１３１-1〜１
３１-3に保持された論理値の組み合わせに応じて排他的
論理和ゲート１３２-1、１３２-2およびセレクタ１３３
の連係の下で得られる畳み込み符号の論理値は、図６に
網掛けを付して示す論理値ｇ1、ｇ2、ｇ3、ｇ4、ｇ5、ｇ6、ｇ
7、ｇ8、ｇ9、ｇ10、ｇ11、ｇ12、ｇ13、ｇ14、ｇ15、ｇ16 とし
て一義的に定まる。
【００７４】符号化支援部７１では、排他的論理和ゲー
ト８５-1〜８５-16 は、フリップフロップ８４-0、８４
-1に保持された論理値ｃ0、ｃ1（初期化された直後には
何れも「０」に設定されるが、先行してこれらの排他的
論理和ゲート８５-1〜８５-16 によって何らかの演算が
行われた場合にはその演算の結果であるＣ0、Ｃ1として
引き渡される。）と、論理値ｆ1、ｆ2、ｆ3、ｆ4、ｆ5、ｆ6、
ｆ7、ｆ8 とに対して、それぞれ図６に示す式で示される
論理値ｇ1〜ｇ16 を一括して求める排他的論理和演算を
行う。
ト８５-1〜８５-16 は、フリップフロップ８４-0、８４
-1に保持された論理値ｃ0、ｃ1（初期化された直後には
何れも「０」に設定されるが、先行してこれらの排他的
論理和ゲート８５-1〜８５-16 によって何らかの演算が
行われた場合にはその演算の結果であるＣ0、Ｃ1として
引き渡される。）と、論理値ｆ1、ｆ2、ｆ3、ｆ4、ｆ5、ｆ6、
ｆ7、ｆ8 とに対して、それぞれ図６に示す式で示される
論理値ｇ1〜ｇ16 を一括して求める排他的論理和演算を
行う。
【００７５】これらの論理値ｇ1、ｇ2、ｇ3、ｇ4、ｇ5、ｇ6、
ｇ7、ｇ8、ｇ9、ｇ10、ｇ11、ｇ12、ｇ13、ｇ14、ｇ15、ｇ16は、
それぞれフリップフロップ８６-1〜８６-16 に保持され
る。さらに、フリップフロップ８２-1〜８２-8にそれぞ
れ保持された論理値ｆ1、ｆ2、ｆ3、ｆ4、ｆ5、ｆ6、ｆ7、ｆ8
の内、論理値ｆ7、ｆ8 は、図６に示す論理値ｇ1、ｇ2、
ｇ4を示す論理式に含まれるように、後続して与えられ
る部分ＣＲＣ符号語に対して同様に行われる演算の演算
対象としてフリップフロップ８４-0、８４-1に保持され
る。
ｇ7、ｇ8、ｇ9、ｇ10、ｇ11、ｇ12、ｇ13、ｇ14、ｇ15、ｇ16は、
それぞれフリップフロップ８６-1〜８６-16 に保持され
る。さらに、フリップフロップ８２-1〜８２-8にそれぞ
れ保持された論理値ｆ1、ｆ2、ｆ3、ｆ4、ｆ5、ｆ6、ｆ7、ｆ8
の内、論理値ｆ7、ｆ8 は、図６に示す論理値ｇ1、ｇ2、
ｇ4を示す論理式に含まれるように、後続して与えられ
る部分ＣＲＣ符号語に対して同様に行われる演算の演算
対象としてフリップフロップ８４-0、８４-1に保持され
る。
【００７６】インタリーバ７２は、プロセッサが与えた
個々の部分ＣＲＣ符号に応じて１６ビットの論理値ｇ1、
ｇ2、ｇ3、ｇ4、ｇ5、ｇ6、ｇ7、ｇ8、ｇ9、ｇ10、ｇ11、ｇ12、ｇ1
3、ｇ14、ｇ15、ｇ16の列として与えられた部分畳み込み符
号を順次取り込み、図１０に示すインタリーバ１２７が
行うインタリーブ処理と等価な処理を行うことによって
送信系列を生成する。
個々の部分ＣＲＣ符号に応じて１６ビットの論理値ｇ1、
ｇ2、ｇ3、ｇ4、ｇ5、ｇ6、ｇ7、ｇ8、ｇ9、ｇ10、ｇ11、ｇ12、ｇ1
3、ｇ14、ｇ15、ｇ16の列として与えられた部分畳み込み符
号を順次取り込み、図１０に示すインタリーバ１２７が
行うインタリーブ処理と等価な処理を行うことによって
送信系列を生成する。
【００７７】すなわち、ＣＲＣ演算と畳み込み符号化と
は、プロセッサによってバイト単位に与えられる部分伝
送情報と部分ＣＲＣ符号語とに応じて並列演算を行う組
み合わせ回路によって速やかに順次行われる。さらに、
これらの部分伝送情報や部分ＣＲＣ符号語は、何れも従
来例のように送信バッファに一括して蓄積され、かつ順
次読み出されることなく、それぞれＣＲＣ演算と畳み込
み符号化との演算対象として適用される。
は、プロセッサによってバイト単位に与えられる部分伝
送情報と部分ＣＲＣ符号語とに応じて並列演算を行う組
み合わせ回路によって速やかに順次行われる。さらに、
これらの部分伝送情報や部分ＣＲＣ符号語は、何れも従
来例のように送信バッファに一括して蓄積され、かつ順
次読み出されることなく、それぞれＣＲＣ演算と畳み込
み符号化との演算対象として適用される。
【００７８】また、これらの部分伝送情報や部分ＣＲＣ
符号語を与えるプロセッサに組み込まれるソフトウエア
の構成は、ＣＲＣ演算支援部７０については、バッファ
７４からフリップフロップ７６-1〜７６-8および排他的
論理和ゲート７９-1〜７９-3を介してフリップフロップ
７８-0〜７８-2に至る伝搬遅延時間の総和、符号化支援
部７１については、バッファ８０からフリップフロップ
８２-1〜８２-8および排他的論理和ゲート８５-1〜８５
-16 を介してフリップフロップ８６-1〜８６-16 に至る
伝搬遅延時間の総和がこのプロセッサのバスサイクルに
比べて短く、あくいは許容される程度に短い限り、大幅
に変更されなくてもよい。
符号語を与えるプロセッサに組み込まれるソフトウエア
の構成は、ＣＲＣ演算支援部７０については、バッファ
７４からフリップフロップ７６-1〜７６-8および排他的
論理和ゲート７９-1〜７９-3を介してフリップフロップ
７８-0〜７８-2に至る伝搬遅延時間の総和、符号化支援
部７１については、バッファ８０からフリップフロップ
８２-1〜８２-8および排他的論理和ゲート８５-1〜８５
-16 を介してフリップフロップ８６-1〜８６-16 に至る
伝搬遅延時間の総和がこのプロセッサのバスサイクルに
比べて短く、あくいは許容される程度に短い限り、大幅
に変更されなくてもよい。
【００７９】したがって、本実施形態によれば、ハード
ウエアの規模が削減され、かつハードウエアおよびソフ
トウエアの構成が大幅に変更されることなく、送信系列
が効率的に生成される。なお、本実施形態では、ＣＲＣ
演算支援部７０は、既述のプロセッサの配下で作動する
ことによって、効率的なＣＲＣ演算を実現している。
ウエアの規模が削減され、かつハードウエアおよびソフ
トウエアの構成が大幅に変更されることなく、送信系列
が効率的に生成される。なお、本実施形態では、ＣＲＣ
演算支援部７０は、既述のプロセッサの配下で作動する
ことによって、効率的なＣＲＣ演算を実現している。
【００８０】しかし、本発明は、このようなＣＲＣ演算
に限らず、線形符号の内、巡回符号だけではなく、ガロ
ア体の理論に適合したＢＣＨ符号その他の代数的符号の
符号化にも同様に適用可能である。また、本実施形態で
は、符号化支援部７１は、プロセッサの配下で作動する
ことによって、効率的な畳み込み符号化を実現してい
る。
に限らず、線形符号の内、巡回符号だけではなく、ガロ
ア体の理論に適合したＢＣＨ符号その他の代数的符号の
符号化にも同様に適用可能である。また、本実施形態で
は、符号化支援部７１は、プロセッサの配下で作動する
ことによって、効率的な畳み込み符号化を実現してい
る。
【００８１】しかし、本発明は、このような畳み込み符
号化だけではなく、所定の語長単位に分割して与えられ
るビット列の論理値に対してそのビット列毎の符号化の
結果が一義的に定まり、かつ組み合わせ回路によってそ
の結果が求められるならば、拘束長や符号化率の如何に
かかわらず如何なる木符号化にも適用可能である。以
下、請求項６、７に記載の発明に対応した実施形態につ
いて説明する。
号化だけではなく、所定の語長単位に分割して与えられ
るビット列の論理値に対してそのビット列毎の符号化の
結果が一義的に定まり、かつ組み合わせ回路によってそ
の結果が求められるならば、拘束長や符号化率の如何に
かかわらず如何なる木符号化にも適用可能である。以
下、請求項６、７に記載の発明に対応した実施形態につ
いて説明する。
【００８２】本実施形態と請求項１〜５に記載の発明に
対応した実施形態との構成の相違点は、ＣＲＣ演算支援
部７０に代えて、図７に示すＣＲＣ演算支援部９０が備
えられた点にある。ＣＲＣ演算支援部９０とＣＲＣ演算
支援部７０との構成の相違点は、排他的論理和ゲート７
９-1〜７９-3の制御端子に直結された制御出力を有する
読み出しクロック生成部７５Ａが読み出しクロック生成
部７５に代えて備えられ、フリップフロップ７６-1、７
６-2、７８-0、７８-1、７８-2の出力に直結された入力
端子と、排他的論理和ゲート７９-1〜７９-3の出力と共
にフリップフロップ７８-0〜７８-2のロード端子に直結
された出力端子とに併せて、制御端子に読み出しクロッ
ク生成部７５Ａの特定の出力が直結された例外演算部９
１が備えられた点にある。
対応した実施形態との構成の相違点は、ＣＲＣ演算支援
部７０に代えて、図７に示すＣＲＣ演算支援部９０が備
えられた点にある。ＣＲＣ演算支援部９０とＣＲＣ演算
支援部７０との構成の相違点は、排他的論理和ゲート７
９-1〜７９-3の制御端子に直結された制御出力を有する
読み出しクロック生成部７５Ａが読み出しクロック生成
部７５に代えて備えられ、フリップフロップ７６-1、７
６-2、７８-0、７８-1、７８-2の出力に直結された入力
端子と、排他的論理和ゲート７９-1〜７９-3の出力と共
にフリップフロップ７８-0〜７８-2のロード端子に直結
された出力端子とに併せて、制御端子に読み出しクロッ
ク生成部７５Ａの特定の出力が直結された例外演算部９
１が備えられた点にある。
【００８３】例外演算部９１は、図５に、斜線の網掛け
が付されるように、フリップフロップ７６-1、７６-2、
７８-1、７８-2の出力に直結された入力とフリップフロ
ップ７８-0のロード端子に直結された出力とを有する排
他的論理和ゲート９２-1と、フリップフロップ７６-1、
７８-2の出力に直結された入力とフリップフロップ７８
-1のロード端子に直結された出力とを有する排他的論理
和ゲート９２-2と、フリップフロップ７６-1、７６-2、
７８-0、７８-1、７８-2の出力に直結された入力とフリ
ップフロップ７８-2のロード端子に直結された出力とを
有する排他的論理和ゲート９２-3とから構成される。
が付されるように、フリップフロップ７６-1、７６-2、
７８-1、７８-2の出力に直結された入力とフリップフロ
ップ７８-0のロード端子に直結された出力とを有する排
他的論理和ゲート９２-1と、フリップフロップ７６-1、
７８-2の出力に直結された入力とフリップフロップ７８
-1のロード端子に直結された出力とを有する排他的論理
和ゲート９２-2と、フリップフロップ７６-1、７６-2、
７８-0、７８-1、７８-2の出力に直結された入力とフリ
ップフロップ７８-2のロード端子に直結された出力とを
有する排他的論理和ゲート９２-3とから構成される。
【００８４】なお、本実施形態と図１に示すブロック図
との対応関係については、読み出しクロック生成部７５
Ａ、排他的論理和ゲート７９-1〜７９-3および例外演算
部９１が演算手段１３、２１に対応する点を除いて、請
求項１〜５に記載の発明に対応した実施形態に対応関係
と同じである。以下、図４および図７を参照して請求項
６、７に記載の発明に対応した本実施形態の動作を説明
する。
との対応関係については、読み出しクロック生成部７５
Ａ、排他的論理和ゲート７９-1〜７９-3および例外演算
部９１が演算手段１３、２１に対応する点を除いて、請
求項１〜５に記載の発明に対応した実施形態に対応関係
と同じである。以下、図４および図７を参照して請求項
６、７に記載の発明に対応した本実施形態の動作を説明
する。
【００８５】本実施形態では、バッファ７４には、図８
に示すように、上位の２ビットのみに有効なビットがパ
ックされた第一のバイトと、有効な８ビットがパックさ
れた第二のバイトおよび第三のバイトとからなる部分伝
送情報がプロセッサによって順次与えられる。読み出し
クロック生成部７５Ａは、プロセッサによってリセット
信号が与えられた時点を起点としてそのプロセッサによ
って与えられる書き込みイネーブル信号を計数する。
に示すように、上位の２ビットのみに有効なビットがパ
ックされた第一のバイトと、有効な８ビットがパックさ
れた第二のバイトおよび第三のバイトとからなる部分伝
送情報がプロセッサによって順次与えられる。読み出し
クロック生成部７５Ａは、プロセッサによってリセット
信号が与えられた時点を起点としてそのプロセッサによ
って与えられる書き込みイネーブル信号を計数する。
【００８６】さらに、この計数値が「１」である期間に
は、例外演算部９１の動作を許容し、かつ排他的論理和
ゲート７９-1〜７９-3が行う論理演算を規制する。しか
し、読み出しクロック生成部７５Ａは、その計数値が
「２」および「３」である期間には、例外演算部９１の
動作を規制し、かつ排他的論理和ゲート７９-1〜７９-3
が行う論理演算を許容する。
は、例外演算部９１の動作を許容し、かつ排他的論理和
ゲート７９-1〜７９-3が行う論理演算を規制する。しか
し、読み出しクロック生成部７５Ａは、その計数値が
「２」および「３」である期間には、例外演算部９１の
動作を規制し、かつ排他的論理和ゲート７９-1〜７９-3
が行う論理演算を許容する。
【００８７】すなわち、部分伝送情報として上述した第
一のバイトがプロセッサによって与えられる期間には、
その部分伝送情報に含まれる有効な上位２ビットのみが
演算対象として適用される。したがって、この第一のバ
イトの下位６ビットに如何なる論理値の情報がパックさ
れている場合であっても、ＣＲＣ演算は、正確に行われ
る。
一のバイトがプロセッサによって与えられる期間には、
その部分伝送情報に含まれる有効な上位２ビットのみが
演算対象として適用される。したがって、この第一のバ
イトの下位６ビットに如何なる論理値の情報がパックさ
れている場合であっても、ＣＲＣ演算は、正確に行われ
る。
【００８８】なお、本実施形態では、第一のバイトに含
まれる無効なビットが演算対象から除外されることによ
って構成された例外演算部９１が備えられ、その例外演
算部９１が排他的論理和ゲート７９-1〜７９-3に代わっ
て作動することによって、これらの無効なビットに起因
してＣＲＣ演算の結果に生じ得る誤差が回避されてい
る。
まれる無効なビットが演算対象から除外されることによ
って構成された例外演算部９１が備えられ、その例外演
算部９１が排他的論理和ゲート７９-1〜７９-3に代わっ
て作動することによって、これらの無効なビットに起因
してＣＲＣ演算の結果に生じ得る誤差が回避されてい
る。
【００８９】しかし、無効なビットが第一バイトの上位
オーダのみにパックされ、かつこれらの無効なビットの
論理値が何れも「０」である場合には、図７に示すＣＲ
Ｃ演算支援部９０に代えて図４に示すＣＲＣ演算支援部
７０が備えられてもよい。また、このような無効なビッ
トが第一のバイトの上位オーダと第三のバイトの下位オ
ーダとの双方あるいは何れか一方にパックされ、かつこ
れらの無効なビットの論理値の何れかが「１」である場
合には、これらの第一のバイトおよび第三のバイトとし
て与えられる部分伝送情報のみに適応した論理演算を行
う演算回路が備えられ、あるいは排他的論理和ゲート７
９-1〜７９-3に代えて、第二のバイトとして与えられる
部分伝送情報に適応した論理演算を行う演算回路に入力
されるべきビットを適宜無効化する演算回路が備えられ
てもよい。
オーダのみにパックされ、かつこれらの無効なビットの
論理値が何れも「０」である場合には、図７に示すＣＲ
Ｃ演算支援部９０に代えて図４に示すＣＲＣ演算支援部
７０が備えられてもよい。また、このような無効なビッ
トが第一のバイトの上位オーダと第三のバイトの下位オ
ーダとの双方あるいは何れか一方にパックされ、かつこ
れらの無効なビットの論理値の何れかが「１」である場
合には、これらの第一のバイトおよび第三のバイトとし
て与えられる部分伝送情報のみに適応した論理演算を行
う演算回路が備えられ、あるいは排他的論理和ゲート７
９-1〜７９-3に代えて、第二のバイトとして与えられる
部分伝送情報に適応した論理演算を行う演算回路に入力
されるべきビットを適宜無効化する演算回路が備えられ
てもよい。
【００９０】以下、請求項８、９に記載の発明に対応し
た実施形態について説明する。本実施形態と請求項１〜
５に記載の発明に対応した実施形態との構成の相違点
は、図４に点線で示すように、ＣＲＣ演算支援部７０の
出力と符号化支援部７１の入力とがプロセッサの何れの
入出力ポートにも接続されず、かつＣＲＣ演算支援部７
０と符号化支援部７１との段間に語長調整部７３が備え
られ、その語長調整部７３の伝送情報入力がバッファ７
４の入力に並列に接続された点にある。
た実施形態について説明する。本実施形態と請求項１〜
５に記載の発明に対応した実施形態との構成の相違点
は、図４に点線で示すように、ＣＲＣ演算支援部７０の
出力と符号化支援部７１の入力とがプロセッサの何れの
入出力ポートにも接続されず、かつＣＲＣ演算支援部７
０と符号化支援部７１との段間に語長調整部７３が備え
られ、その語長調整部７３の伝送情報入力がバッファ７
４の入力に並列に接続された点にある。
【００９１】なお、本実施形態と図１に示すブロック図
との対応関係については、符号化支援部７１が後続演算
手段３１、４１に対応し、語長調整部７３が語長調整手
段３２、４２に対応する点を除いて、請求項１〜７に記
載の発明に対応した実施形態における対応関係と同じで
ある。
との対応関係については、符号化支援部７１が後続演算
手段３１、４１に対応し、語長調整部７３が語長調整手
段３２、４２に対応する点を除いて、請求項１〜７に記
載の発明に対応した実施形態における対応関係と同じで
ある。
【００９２】以下、図４を参照して請求項８、９に記載
の発明に対応した本実施形態の動作を説明する。ＣＲＣ
演算支援部７０がプロセッサと連係して行う動作につい
ては、請求項１〜５に記載の発明に対応した実施形態に
おける動作と同じであるので、ここでは、その説明を省
略する。
の発明に対応した本実施形態の動作を説明する。ＣＲＣ
演算支援部７０がプロセッサと連係して行う動作につい
ては、請求項１〜５に記載の発明に対応した実施形態に
おける動作と同じであるので、ここでは、その説明を省
略する。
【００９３】語長調整部７３は、プロセッサによってＣ
ＲＣ演算支援部７０に与えられた部分伝送情報と、その
ＣＲＣ演算支援部７０によって得られたＦＣＳとをその
プロセッサに代わって取り込み、かつ蓄積する。さら
に、語長調整部７３は、これらの部分伝送情報の列とＦ
ＣＳとからなるＣＲＣ符号を既述の部分ＣＲＣ符号語の
列に変換して符号化支援部７１に順次与える。
ＲＣ演算支援部７０に与えられた部分伝送情報と、その
ＣＲＣ演算支援部７０によって得られたＦＣＳとをその
プロセッサに代わって取り込み、かつ蓄積する。さら
に、語長調整部７３は、これらの部分伝送情報の列とＦ
ＣＳとからなるＣＲＣ符号を既述の部分ＣＲＣ符号語の
列に変換して符号化支援部７１に順次与える。
【００９４】すなわち、本実施形態によれば、ＣＲＣ演
算に続いて行われるべき畳み込み符号化の演算は、請求
項１〜７に記載の実施形態においてプロセッサによって
行われていた処理が語長調整部７３によって代行される
ことによって確実に行われる。したがって、プロセッサ
の負荷が軽減されると共に、そのプロセッサの過負荷に
起因して送信系列の生成が無用に遅延することが回避さ
れる。
算に続いて行われるべき畳み込み符号化の演算は、請求
項１〜７に記載の実施形態においてプロセッサによって
行われていた処理が語長調整部７３によって代行される
ことによって確実に行われる。したがって、プロセッサ
の負荷が軽減されると共に、そのプロセッサの過負荷に
起因して送信系列の生成が無用に遅延することが回避さ
れる。
【００９５】なお、上述した各実施形態では、送信系列
を生成する符号化に本発明が適用されている。しかし、
本発明は、このような符号化の過程に限定されず、受信
系列の復号化であっても、既述の語長が所望の生成多項
式の次数、拘束長および符号化率に適合し、その復号化
の過程でこの生成多項式に基づく除算と、木復号化との
双方あるいは何れか一方が行われるならば、同様に適用
可能である。
を生成する符号化に本発明が適用されている。しかし、
本発明は、このような符号化の過程に限定されず、受信
系列の復号化であっても、既述の語長が所望の生成多項
式の次数、拘束長および符号化率に適合し、その復号化
の過程でこの生成多項式に基づく除算と、木復号化との
双方あるいは何れか一方が行われるならば、同様に適用
可能である。
【００９６】図９は、請求項１０、１１に記載の発明に
対応した実施形態を示す図である。図において、アンテ
ナ１０１-Rの給電端には受信部１０２の入力が接続さ
れ、その受信部１０２の出力は変復調部１０３の復調入
力に接続される。変復調部１０３の復調出力は分離・合
成部１０４の復調入力に接続され、その分離・合成部１
０４の変調出力は変復調部１０３の変調入力に接続され
る。変復調部１０３の変調出力は送信部１０５を介して
アンテナ１０１-Tの給電端に接続され、その送信部１０
５と受信部１０２との局発入力にはシンセサイザ部１０
６の対応する出力が接続される。受信部１０２、変復調
部１０３、分離・合成部１０４、送信部１０５およびシ
ンセサイザ部１０６の制御用の入出力端子には、プロセ
ッサ（ＣＰＵ）１０７の対応する入出力ポートが接続さ
れる。分離・合成部１０４のアナログポートにはスピー
カ１０８と図示されないマイクとが接続され、その分離
・合成部１０４のディジタルポートにはファクシミリ端
末１０９、パーソナルコンピュータ１１０その他の端末
が接続される。
対応した実施形態を示す図である。図において、アンテ
ナ１０１-Rの給電端には受信部１０２の入力が接続さ
れ、その受信部１０２の出力は変復調部１０３の復調入
力に接続される。変復調部１０３の復調出力は分離・合
成部１０４の復調入力に接続され、その分離・合成部１
０４の変調出力は変復調部１０３の変調入力に接続され
る。変復調部１０３の変調出力は送信部１０５を介して
アンテナ１０１-Tの給電端に接続され、その送信部１０
５と受信部１０２との局発入力にはシンセサイザ部１０
６の対応する出力が接続される。受信部１０２、変復調
部１０３、分離・合成部１０４、送信部１０５およびシ
ンセサイザ部１０６の制御用の入出力端子には、プロセ
ッサ（ＣＰＵ）１０７の対応する入出力ポートが接続さ
れる。分離・合成部１０４のアナログポートにはスピー
カ１０８と図示されないマイクとが接続され、その分離
・合成部１０４のディジタルポートにはファクシミリ端
末１０９、パーソナルコンピュータ１１０その他の端末
が接続される。
【００９７】変復調部１０３は、既述の復調入力と復調
出力との間に縦続接続され、かつプロセッサ１０７の配
下で作動するスロット合成部１１１、デインタリーバ１
１２、ビタビ復号器１１３およびＣＲＣ検定部１１４
と、既述の変調入力と変調出力との間に縦続接続され、
かつプロセッサ１０７の配下で作動するＦＣＳ付加部１
１５、畳み込み符号化部１１６、インタリーバ１１７お
よびスロット分解部１１８とから構成される。
出力との間に縦続接続され、かつプロセッサ１０７の配
下で作動するスロット合成部１１１、デインタリーバ１
１２、ビタビ復号器１１３およびＣＲＣ検定部１１４
と、既述の変調入力と変調出力との間に縦続接続され、
かつプロセッサ１０７の配下で作動するＦＣＳ付加部１
１５、畳み込み符号化部１１６、インタリーバ１１７お
よびスロット分解部１１８とから構成される。
【００９８】なお、本実施形態と図２、３に示すブロッ
ク図との対応関係については、分離合成部１０４および
ＦＣＳ付加部１１５は演算対象保持手段１１に対応し、
畳み込み符号化部１１６は引数手段１２および演算手段
１３に対応し、インタリーバ１１７、スロット分解部１
１８、送信部１０５、シンセサイザ部１０６およびアン
テナ１０１-Tは無線インタフェース手段５１に対応し、
シンセサイザ１０６、アンテナ１０１-R、受信部１０
２、スロット合成部１１１およびデインタリーバ１１２
は無線インタフェース手段６１に対応し、ビタビ復号器
１１３は演算対象保持手段６２、引数保持手段６３およ
び演算手段６４に対応する。
ク図との対応関係については、分離合成部１０４および
ＦＣＳ付加部１１５は演算対象保持手段１１に対応し、
畳み込み符号化部１１６は引数手段１２および演算手段
１３に対応し、インタリーバ１１７、スロット分解部１
１８、送信部１０５、シンセサイザ部１０６およびアン
テナ１０１-Tは無線インタフェース手段５１に対応し、
シンセサイザ１０６、アンテナ１０１-R、受信部１０
２、スロット合成部１１１およびデインタリーバ１１２
は無線インタフェース手段６１に対応し、ビタビ復号器
１１３は演算対象保持手段６２、引数保持手段６３およ
び演算手段６４に対応する。
【００９９】以下、本実施形態の動作を説明する。各部
の基本的な動作は、下記の通りである。プロセッサ１０
７は、分離・合成部１０４および変復調部１０３に併せ
て、受信部１０２、送信部１０５およびシンセサイザ１
０６と連係することによって、主導的にチャネル制御を
行う。
の基本的な動作は、下記の通りである。プロセッサ１０
７は、分離・合成部１０４および変復調部１０３に併せ
て、受信部１０２、送信部１０５およびシンセサイザ１
０６と連係することによって、主導的にチャネル制御を
行う。
【０１００】このようなチャネル制御の過程では、プロ
セッサ１０７は、シンセサイザ部１０６に所定のチャネ
ル配置およびゾーン構成に適応した周波数の局発信号の
生成を指示する。自局が位置する無線ゾーンを形成する
無線基地局からアンテナ１０１-Rに到来した受信波は、
上述した局発信号に応じて作動する受信部１０２によっ
て規定の中間周波信号に変換され、さらに、復調される
ことによってベースバンド信号（以下、「下りベースバ
ンド信号」という。）として出力される。
セッサ１０７は、シンセサイザ部１０６に所定のチャネ
ル配置およびゾーン構成に適応した周波数の局発信号の
生成を指示する。自局が位置する無線ゾーンを形成する
無線基地局からアンテナ１０１-Rに到来した受信波は、
上述した局発信号に応じて作動する受信部１０２によっ
て規定の中間周波信号に変換され、さらに、復調される
ことによってベースバンド信号（以下、「下りベースバ
ンド信号」という。）として出力される。
【０１０１】変復調部１０３では、スロット合成部１１
１は、この下りベースバンド信号に所定の形式で含まれ
るスロットの内、プロセッサ１０７によって上述したチ
ャネル制御の下で指示されたスロットの列を抽出し、か
つ合成することによって、特定の無線チャネル（例え
ば、自局が待機している止まり木チャネル）を介して受
信された伝送情報（以下、「下り伝送情報」という。）
を示すビット列を生成する。
１は、この下りベースバンド信号に所定の形式で含まれ
るスロットの内、プロセッサ１０７によって上述したチ
ャネル制御の下で指示されたスロットの列を抽出し、か
つ合成することによって、特定の無線チャネル（例え
ば、自局が待機している止まり木チャネル）を介して受
信された伝送情報（以下、「下り伝送情報」という。）
を示すビット列を生成する。
【０１０２】デインタリーバ１１２、ビタビ復号器１１
３およびＣＲＣ検定部１１４は、このビット列に対して
デインタリーブ処理、畳み込み復号化処理およびＣＲＣ
検定処理（無線基地局が上述した特定のチャネルに送信
すべき送信系列を生成するために伝送情報に施したＣＲ
Ｃ演算、畳み込み符号化処理およびインタリーブ処理に
対してそれぞれ可逆的な処理である。）を施すことによ
って、下り伝送情報を復元する。
３およびＣＲＣ検定部１１４は、このビット列に対して
デインタリーブ処理、畳み込み復号化処理およびＣＲＣ
検定処理（無線基地局が上述した特定のチャネルに送信
すべき送信系列を生成するために伝送情報に施したＣＲ
Ｃ演算、畳み込み符号化処理およびインタリーブ処理に
対してそれぞれ可逆的な処理である。）を施すことによ
って、下り伝送情報を復元する。
【０１０３】分離・合成部１０４は、所定の語長（ここ
では、簡単のため「バイト」であると仮定する。）の単
位に、プロセッサ１０７あるいはファクシミリ端末１０
９（パーソナルコンピュータ１１０）とＣＲＣ検定部１
１４との間におけるこの下り伝送情報の引き渡しを行
う。また、分離・合成部１０４は、このプロセッサ１０
７の配下で既述の引き渡しを実現する処理と反対の処理
を施すことによって、プロセッサ１０７あるいはファク
シミリ端末１０９（パーソナルコンピュータ１１０）に
よって与えられ、かつ無線基地局宛に送出されるべき伝
送情報（以下、「上りの伝送情報」という。）を所定の
語長単位に変復調部１０３に与える。
では、簡単のため「バイト」であると仮定する。）の単
位に、プロセッサ１０７あるいはファクシミリ端末１０
９（パーソナルコンピュータ１１０）とＣＲＣ検定部１
１４との間におけるこの下り伝送情報の引き渡しを行
う。また、分離・合成部１０４は、このプロセッサ１０
７の配下で既述の引き渡しを実現する処理と反対の処理
を施すことによって、プロセッサ１０７あるいはファク
シミリ端末１０９（パーソナルコンピュータ１１０）に
よって与えられ、かつ無線基地局宛に送出されるべき伝
送情報（以下、「上りの伝送情報」という。）を所定の
語長単位に変復調部１０３に与える。
【０１０４】変復調部１０３では、ＦＣＳ付加部１１
５、畳み込み符号化部１１６、インタリーバ１１７およ
びスロット分解部１１８は、このようにして与えられた
伝送情報に対して、ＣＲＣ検定部１１４、ビタビ復号器
１１３、デインタリーバ１１２およびスロット合成部１
１１によってそれぞれ既述の通り行われた処理と反対の
処理をそれぞれ施すことによって、上り伝送情報を含
み、かつ所定のスロットに配置されるべきビット列から
なるベースバンド信号（以下、「上りベースバンド信
号」という。）を生成する。
５、畳み込み符号化部１１６、インタリーバ１１７およ
びスロット分解部１１８は、このようにして与えられた
伝送情報に対して、ＣＲＣ検定部１１４、ビタビ復号器
１１３、デインタリーバ１１２およびスロット合成部１
１１によってそれぞれ既述の通り行われた処理と反対の
処理をそれぞれ施すことによって、上り伝送情報を含
み、かつ所定のスロットに配置されるべきビット列から
なるベースバンド信号（以下、「上りベースバンド信
号」という。）を生成する。
【０１０５】シンセサイザ部１０６は、プロセッサ１０
７がチャネル制御の手順に基づいて与える指示に応じて
送信に供されるべき局発信号を生成する。送信部１０５
は、受信部１０２によって既述の通りに行われた処理と
反対の処理をこれらの上りベースバンドおよび局発信号
に応じて行うことによって送信波信号を生成し、かつア
ンテナ１０１-Tを介して無線基地局宛にその送信波信号
を送信する。
７がチャネル制御の手順に基づいて与える指示に応じて
送信に供されるべき局発信号を生成する。送信部１０５
は、受信部１０２によって既述の通りに行われた処理と
反対の処理をこれらの上りベースバンドおよび局発信号
に応じて行うことによって送信波信号を生成し、かつア
ンテナ１０１-Tを介して無線基地局宛にその送信波信号
を送信する。
【０１０６】ところで、本実施形態では、変復調部１０
３に備えられたＦＣＳ付加部１１５、畳み込み符号化部
１１６およびインタリーバ１１７は、それぞれ図９に二
点鎖線で示すように、プロセッサ１０７と、そのプロセ
ッサ１０７の配下で作動する分離・合成部１０４と連係
し、かつ図４に示すＣＲＣ演算支援部７０、符号化支援
部７１およびインタリーバ７２として構成される。
３に備えられたＦＣＳ付加部１１５、畳み込み符号化部
１１６およびインタリーバ１１７は、それぞれ図９に二
点鎖線で示すように、プロセッサ１０７と、そのプロセ
ッサ１０７の配下で作動する分離・合成部１０４と連係
し、かつ図４に示すＣＲＣ演算支援部７０、符号化支援
部７１およびインタリーバ７２として構成される。
【０１０７】すなわち、ＣＲＣ演算および畳み込み符号
化は、何れも従来例に比べてハードウエアの規模が増大
し、あるいはそのハードウエアの構成が大幅に変更され
ることなく、バイト単位の並列演算を行う組み合わせ回
路によって高速に行われる。したがって、本実施形態に
よれば、プロセッサ１０７に組み込まれるソフトウエア
の基本的な構成が変更され、あるいは消費電力が大幅に
増加することなく、適用された多元接続方式、チャネル
配置およびゾーン構成に柔軟に適応し、かつ効率的なチ
ャネル設定が実現される。
化は、何れも従来例に比べてハードウエアの規模が増大
し、あるいはそのハードウエアの構成が大幅に変更され
ることなく、バイト単位の並列演算を行う組み合わせ回
路によって高速に行われる。したがって、本実施形態に
よれば、プロセッサ１０７に組み込まれるソフトウエア
の基本的な構成が変更され、あるいは消費電力が大幅に
増加することなく、適用された多元接続方式、チャネル
配置およびゾーン構成に柔軟に適応し、かつ効率的なチ
ャネル設定が実現される。
【０１０８】なお、本実施形態では、変復調部１０３の
構成要素の内、送信に供されるＦＣＳ付加部１１５、畳
み込み符号化部１１６およびインタリーバ１１７に本発
明が適用されている。しかし、本発明は、これらのＦＣ
Ｓ付加部１１５、畳み込み符号化部１１６およびインタ
リーバ１１７に限定されず、例えば、デインタリーバ１
１２が受信系列をバイト単位に分割して出力する場合に
は、ビタビ復号器１１３とＣＲＣ検定部１１４との双方
あるいは何れか一方に適用されてもよく、さらに、ビタ
ビ復号器１１３がこの受信系列を復号化することによっ
て得られたビット列をバイト単位に分割して出力する場
合には、このＣＲＣ検定部１１４に適用されてもよい。
構成要素の内、送信に供されるＦＣＳ付加部１１５、畳
み込み符号化部１１６およびインタリーバ１１７に本発
明が適用されている。しかし、本発明は、これらのＦＣ
Ｓ付加部１１５、畳み込み符号化部１１６およびインタ
リーバ１１７に限定されず、例えば、デインタリーバ１
１２が受信系列をバイト単位に分割して出力する場合に
は、ビタビ復号器１１３とＣＲＣ検定部１１４との双方
あるいは何れか一方に適用されてもよく、さらに、ビタ
ビ復号器１１３がこの受信系列を復号化することによっ
て得られたビット列をバイト単位に分割して出力する場
合には、このＣＲＣ検定部１１４に適用されてもよい。
【０１０９】また、本実施形態では、ＣＤＭＡ方式が適
用された移動通信システムの端末装置に本発明が適用さ
れている。しかし、本発明は、このような多元接続方式
だけではなく、ＴＤＭＡ方式、ＦＤＭＡ方式が適用され
た無線伝送系であっても、同様に適用が可能である。さ
らに、本実施形態では、既述のチャネル配置およびゾー
ン構成に併せて、無線伝送路に適用された変調方式が具
体的に示されていないが、これらのチャネル配置、ゾー
ン構成および変調方式は如何なるものであってもよい。
用された移動通信システムの端末装置に本発明が適用さ
れている。しかし、本発明は、このような多元接続方式
だけではなく、ＴＤＭＡ方式、ＦＤＭＡ方式が適用され
た無線伝送系であっても、同様に適用が可能である。さ
らに、本実施形態では、既述のチャネル配置およびゾー
ン構成に併せて、無線伝送路に適用された変調方式が具
体的に示されていないが、これらのチャネル配置、ゾー
ン構成および変調方式は如何なるものであってもよい。
【０１１０】また、上述した各実施形態では、既述の語
長が単一のバイトに設定されているが、このような語長
は、送信系列の生成と受信系列の復調との双方あるいは
何れか一方の過程で、例えば、ブロック符号の符号化、
あるいは復号化のように所定の生成多項式に基づく除
算、あるいは木符号化が所望の生成多項式の次数、符号
化率、拘束長に適応して行われるならば、如何なるもの
であってもよい。
長が単一のバイトに設定されているが、このような語長
は、送信系列の生成と受信系列の復調との双方あるいは
何れか一方の過程で、例えば、ブロック符号の符号化、
あるいは復号化のように所定の生成多項式に基づく除
算、あるいは木符号化が所望の生成多項式の次数、符号
化率、拘束長に適応して行われるならば、如何なるもの
であってもよい。
【０１１１】
【発明の効果】上述したように請求項１に記載の発明で
は、符号化の対象となる全ての語を予め蓄積する手段が
備えられることなく、これらの語が与えられるインター
バルが変更されることなく、効率的に符号化が実現され
る。また、請求項２に記載の発明では、復号化の対象と
なる全ての語を予め蓄積する手段が備えられることな
く、これらの語が与えられるインターバルが変更される
ことなく、効率的に復号化が実現される。
は、符号化の対象となる全ての語を予め蓄積する手段が
備えられることなく、これらの語が与えられるインター
バルが変更されることなく、効率的に符号化が実現され
る。また、請求項２に記載の発明では、復号化の対象と
なる全ての語を予め蓄積する手段が備えられることな
く、これらの語が与えられるインターバルが変更される
ことなく、効率的に復号化が実現される。
【０１１２】さらに、請求項３に記載の発明では、伝送
情報の符号化が語長毎に並列に行われる演算として効率
的に行われる。また、請求項４に記載の発明では、受信
系列の復号化が語長毎に並列に行われる演算として効率
的に行われる。さらに、請求項５に記載の発明では、伝
送情報の木符号化が語長毎に並列に行われる演算として
効率的に行われる。
情報の符号化が語長毎に並列に行われる演算として効率
的に行われる。また、請求項４に記載の発明では、受信
系列の復号化が語長毎に並列に行われる演算として効率
的に行われる。さらに、請求項５に記載の発明では、伝
送情報の木符号化が語長毎に並列に行われる演算として
効率的に行われる。
【０１１３】また、請求項６に記載の発明では、伝送情
報にパックされた無効なビットの論理値の如何にかかわ
らず、所望の符号化が確実に行われる。さらに、請求項
７に記載の発明では、伝送情報として与えられ、かつ何
らかの無効なビットがパックされ得る語と、その語にこ
の無効なビットが含まれる位置とが既知である限り、所
望の符号化が確実に行われる。
報にパックされた無効なビットの論理値の如何にかかわ
らず、所望の符号化が確実に行われる。さらに、請求項
７に記載の発明では、伝送情報として与えられ、かつ何
らかの無効なビットがパックされ得る語と、その語にこ
の無効なビットが含まれる位置とが既知である限り、所
望の符号化が確実に行われる。
【０１１４】また、請求項８に記載の発明では、演算手
段の後段に後続演算手段が配置された場合であっても、
演算対象保持手段を介してその演算手段に一定の語長の
語を順次与える手段の負荷は増加せず、かつ効率的に符
号化が行われる。
段の後段に後続演算手段が配置された場合であっても、
演算対象保持手段を介してその演算手段に一定の語長の
語を順次与える手段の負荷は増加せず、かつ効率的に符
号化が行われる。
【０１１５】さらに、請求項９に記載の発明では、演算
手段の後段に後続演算手段が配置された場合であって
も、演算対象保持手段を介してその演算手段に一定の語
長の語を順次与える手段の負荷は増加せず、かつ効率的
に復号化が行われる。また、請求項１０に記載の発明で
は、伝送情報の符号化に要する時間が長いことに起因す
るその伝送情報の送信の遅延が緩和され、かつ無線伝送
路の伝送効率および利用効率が高められる。
手段の後段に後続演算手段が配置された場合であって
も、演算対象保持手段を介してその演算手段に一定の語
長の語を順次与える手段の負荷は増加せず、かつ効率的
に復号化が行われる。また、請求項１０に記載の発明で
は、伝送情報の符号化に要する時間が長いことに起因す
るその伝送情報の送信の遅延が緩和され、かつ無線伝送
路の伝送効率および利用効率が高められる。
【０１１６】さらに、請求項１１に記載の発明では、伝
送情報の復号化に要する時間が長いことに起因する伝送
遅延が緩和され、かつ無線伝送路の伝送効率および利用
効率が高められる。したがって、これらの発明が適用さ
れた伝送系では、大幅なコストの増加および信頼性の低
下が生じることなく、サービス品質および伝送効率が高
められ、かつ伝送路（その伝送路が無線伝送路である場
合には無線周波数を含む。）だけではなく、通信サービ
スの提供に供される資源の有効な利用がはかられると共
に、多様な多元接続方式、チャネル配置、ゾーン構成、
変調方式、チャネル制御の方式および呼設定の手順に対
する柔軟な適応が可能となる。
送情報の復号化に要する時間が長いことに起因する伝送
遅延が緩和され、かつ無線伝送路の伝送効率および利用
効率が高められる。したがって、これらの発明が適用さ
れた伝送系では、大幅なコストの増加および信頼性の低
下が生じることなく、サービス品質および伝送効率が高
められ、かつ伝送路（その伝送路が無線伝送路である場
合には無線周波数を含む。）だけではなく、通信サービ
スの提供に供される資源の有効な利用がはかられると共
に、多様な多元接続方式、チャネル配置、ゾーン構成、
変調方式、チャネル制御の方式および呼設定の手順に対
する柔軟な適応が可能となる。
【図１】請求項１〜９に記載の発明の原理ブロック図で
ある。
ある。
【図２】請求項１０に記載の発明の原理ブロック図であ
る。
る。
【図３】請求項１１に記載の発明の原理ブロック図であ
る。
る。
【図４】請求項１〜９に記載の発明に対応した実施形態
を示す図である。
を示す図である。
【図５】ＣＲＣ演算支援部に備えられた組み合わせ回路
の原理を示す図である。
の原理を示す図である。
【図６】符号化支援部に備えられた組み合わせ回路の原
理を示す図である。
理を示す図である。
【図７】ＣＲＣ演算支援部の他の構成を示す図である。
【図８】ＣＲＣ演算支援部に与えられる部分伝送情報の
形式を示す図である。
形式を示す図である。
【図９】請求項１０、１１に記載の発明に対応した実施
形態を示す図である。
形態を示す図である。
【図１０】移動局装置に搭載された符号化部の構成例を
示す図である。
示す図である。
【図１１】従来例の課題を説明する図である。
１１，６２ 演算対象保持手段 １２，６３ 引数保持手段 １３，２１，６４ 演算手段 ３１，４１ 後続演算手段 ３２，４２ 語長調整手段 ５１，６１ 無線インタフェース手段 ７０ ＣＲＣ演算支援部 ７１ 符号化支援部 ７２ インタリーバ ７３ 語長調整部 ７４，８０ バッファ ７５，７５Ａ 読み出しクロック生成部 ７６，７８，８２，８４，８６，１３０，１３１ フリ
ップフロップ（ＦＦ） ７７ インバータ ７９，８５，９２，１２９，１３１，１３２ 排他的論
理和ゲート ８１ クロック生成部 ８３ 遅延回路（Ｄ） ９１ 例外演算部 １０１ アンテナ １０２ 受信部 １０３ 変復調部 １０４ 分離・合成部 １０５ 送信部 １０６ シンセサイザ部 １０７ プロセッサ（ＣＰＵ） １０８ スピーカ １０９ ファクシミリ端末 １１０ パーソナルコンピュータ １１１ スロット合成部 １１２ デインタリーバ １１３ ビタビ復号器 １１４ ＣＲＣ検定部 １１５ ＦＣＳ付加部 １１６，１２６ 畳み込み符号化部 １１７，１２７ インタリーバ １１８ スロット分解部 １２１ 送信バッファ １２２ シフトレジスタ １２３ カウンタ １２４ 制御部 １２５ ＣＲＣ演算部 １２８，１３３ セレクタ
ップフロップ（ＦＦ） ７７ インバータ ７９，８５，９２，１２９，１３１，１３２ 排他的論
理和ゲート ８１ クロック生成部 ８３ 遅延回路（Ｄ） ９１ 例外演算部 １０１ アンテナ １０２ 受信部 １０３ 変復調部 １０４ 分離・合成部 １０５ 送信部 １０６ シンセサイザ部 １０７ プロセッサ（ＣＰＵ） １０８ スピーカ １０９ ファクシミリ端末 １１０ パーソナルコンピュータ １１１ スロット合成部 １１２ デインタリーバ １１３ ビタビ復号器 １１４ ＣＲＣ検定部 １１５ ＦＣＳ付加部 １１６，１２６ 畳み込み符号化部 １１７，１２７ インタリーバ １１８ スロット分解部 １２１ 送信バッファ １２２ シフトレジスタ １２３ カウンタ １２４ 制御部 １２５ ＣＲＣ演算部 １２８，１３３ セレクタ
Claims (11)
- 【請求項１】 複数ビットからなる一定の語長に分割さ
れて与えられる語を順次保持する演算対象保持手段と、 前記演算対象保持手段に保持された語と、その語に対し
て先行して施された演算の結果との内、後続してこの演
算対象保持手段に保持された語に対する演算に適用され
るべき引数を保持する引数保持手段と、 前記演算対象保持手段によって保持された語と前記引数
保持手段によって保持された引数とに含まれる個々のビ
ットの論理値に応じて、これらの論理値の組み合わせに
対する論理演算として定義された符号化を前記演算とし
て行う演算手段とを備えたことを特徴とする符号化支援
装置。 - 【請求項２】 複数ビットからなる一定の語長に分割さ
れて与えられる語を順次保持する演算対象保持手段と、 前記演算対象保持手段に保持された語と、その語に対し
て先行して施された演算の結果との内、後続してこの演
算対象保持手段に保持された語に対する演算に適用され
るべき引数を保持する引数保持手段と、 前記演算対象保持手段によって保持された語と前記引数
保持手段によって保持された引数とに含まれる個々のビ
ットの論理値に応じて、これらの論理値の組み合わせに
対する論理演算として定義された復号化を前記演算とし
て行う演算手段とを備えたことを特徴とする復号化支援
装置。 - 【請求項３】 請求項１に記載の符号化支援装置におい
て、 演算対象保持手段には、 語長の単位に分割された伝送情報が語として与えられ、 演算手段は、 最上位の次数が前記語長以下である生成多項式で前記伝
送情報を除することを特徴とする符号化支援装置。 - 【請求項４】 請求項２に記載の復号化支援装置におい
て、 演算対象保持手段には、 語長の単位に分割された受信系列が語として与えられ、 演算手段は、 最上位の次数が前記語長以下である生成多項式で前記受
信系列を除することを特徴とする復号化支援装置。 - 【請求項５】 請求項１に記載の符号化支援装置におい
て、 演算対象保持手段には、 語長の単位に分割された伝送情報が語として与えられ、 演算手段は、 拘束長が前記語長未満である木符号化方式に基づいて前
記伝送情報を符号化することを特徴とする符号化支援装
置。 - 【請求項６】 請求項３に記載の符号化支援装置におい
て、 演算対象保持手段には、 整数Ｎの語に分割され、かつ最上位と最下位との双方あ
るいは何れか一方に無効なビット列が付加されてなる伝
送情報が与えられ、 演算手段は、 前記伝送情報の内、無効なビットを演算対象として無効
化することを特徴とする符号化支援装置。 - 【請求項７】 請求項３に記載の符号化支援装置におい
て、 演算対象保持手段には、 整数Ｎの語に分割され、かつ最上位と最下位との双方あ
るいは何れか一方に無効なビット列が付加されてなる伝
送情報が与えられ、 演算手段は、 前記伝送情報として与えられ、かつ前記無効なビットを
含む語の内、有効なビットを演算対象とすることを特徴
とする符号化支援装置。 - 【請求項８】 請求項１、３、５〜７の何れか１項に記
載された符号化支援装置において、 演算手段によって得られた演算の結果を語長が一定の値
である語の列に変換し、かつ所定の演算を行う後続演算
手段にこれらの語を順次与える語長調整手段を備えたこ
とを特徴とする符号化支援装置。 - 【請求項９】 請求項２または請求項４に記載の復号化
支援装置において、 演算手段によって得られた演算の結果を語長が一定であ
る語の列に変換し、所定の演算を行う後続演算手段にこ
れらの語を順次与える語長調整手段を備えたことを特徴
とする復号化支援装置。 - 【請求項１０】 複数ビットからなる一定の語長に分割
されて与えられる語を順次保持する演算対象保持手段
と、 前記演算対象保持手段に保持された語と、その語に対し
て先行して施された演算の結果との内、後続してこの演
算対象保持手段に保持された語に対する演算に適用され
るべき引数を保持する引数保持手段と、 前記演算対象保持手段によって保持された語と前記引数
保持手段によって保持された引数とに含まれる個々のビ
ットの論理値に応じて、これらの論理値の組み合わせに
対する論理演算として定義された符号化を前記演算とし
て行う演算手段と、 前記演算手段によって行われた演算の結果を無線伝送路
に送信する無線インタフェース手段とを備えたことを特
徴とする無線送信機。 - 【請求項１１】 無線伝送路を介して到来した無線周波
信号を復調し、その無線周波信号として与えられる伝送
情報を複数ビットからなる一定の語長の語に分割して出
力する無線インタフェース手段と、 前記無線インタフェース手段によって出力された語を順
次保持する演算対象保持手段と、 前記演算対象保持手段に保持された語と、その語に対し
て先行して施された演算の結果との内、後続してこの演
算対象保持手段に保持された語に対する演算に適用され
るべき引数を保持する引数保持手段と、 前記演算対象保持手段によって保持された語と前記引数
保持手段によって保持された引数とに含まれる個々のビ
ットの論理値に応じて、これらの論理値の組み合わせに
対する論理演算として定義された復号化を前記演算とし
て行う演算手段とを備えたことを特徴とする無線受信
機。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11215290A JP2001044854A (ja) | 1999-07-29 | 1999-07-29 | 符号化支援装置、復号化支援装置、無線送信機および無線受信機 |
| US09/537,786 US6876869B1 (en) | 1999-07-29 | 2000-03-29 | Coding assisting equipment, decoding assisting equipment, radio transmitter, and radio receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11215290A JP2001044854A (ja) | 1999-07-29 | 1999-07-29 | 符号化支援装置、復号化支援装置、無線送信機および無線受信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001044854A true JP2001044854A (ja) | 2001-02-16 |
Family
ID=16669882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11215290A Withdrawn JP2001044854A (ja) | 1999-07-29 | 1999-07-29 | 符号化支援装置、復号化支援装置、無線送信機および無線受信機 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6876869B1 (ja) |
| JP (1) | JP2001044854A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6804220B2 (en) * | 2001-05-07 | 2004-10-12 | Qualcomm Incorporated | Method and apparatus for generating control information for packet data |
| US8248212B2 (en) * | 2007-05-24 | 2012-08-21 | Sirit Inc. | Pipelining processes in a RF reader |
| EP4194378A1 (en) | 2016-09-09 | 2023-06-14 | The Procter & Gamble Company | System and method for independently routing vehicles and delivering containers and closures to unit operation stations |
| WO2018049121A2 (en) | 2016-09-09 | 2018-03-15 | The Procter & Gamble Company | System and method for producing products based upon demand |
| CN109661624B (zh) | 2016-09-09 | 2022-10-25 | 宝洁公司 | 用于独立地引导装载容器的载具以创建不同成品的***和方法 |
| JP6820408B2 (ja) | 2016-09-09 | 2021-01-27 | ザ プロクター アンド ギャンブル カンパニーＴｈｅ Ｐｒｏｃｔｅｒ ＆ Ｇａｍｂｌｅ Ｃｏｍｐａｎｙ | 異なる形状及び／又はサイズの容器を同時に充填するためのシステム及び方法 |
| WO2018049098A1 (en) | 2016-09-09 | 2018-03-15 | The Procter & Gamble Company | Vacuum holder and carrier with autonomous vacuum |
| CN109661623A (zh) | 2016-09-09 | 2019-04-19 | 宝洁公司 | 用于在单条生产线上同时生产不同产品的方法 |
| US20180075506A1 (en) | 2016-09-09 | 2018-03-15 | The Procter & Gamble Company | System and Method for Producing Customized Products Intermixed With Mass Produced Products |
| WO2018049125A1 (en) | 2016-09-09 | 2018-03-15 | The Procter & Gamble Company | System and method for simultaneously filling containers with different fluent compositions |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4670890A (en) * | 1983-03-04 | 1987-06-02 | Research Corporation | Method of and/or apparatus for encoding and decoding sequential information in data handling systems |
| US5162908A (en) * | 1990-08-31 | 1992-11-10 | Samsung Electronics Co., Ltd. | Coding method for increasing data compression efficiency in transmitting or storing picture signals |
| US5349350A (en) * | 1991-10-31 | 1994-09-20 | Integral Peripherals, Inc. | Run length limited encoding/decoding system for low power disk drives |
| US5327441A (en) * | 1991-12-16 | 1994-07-05 | Nippon Telegraph And Telephone Corporation | Method and circuit for decoding convolutional codes |
| ZA947317B (en) * | 1993-09-24 | 1995-05-10 | Qualcomm Inc | Multirate serial viterbi decoder for code division multiple access system applications |
| JPH07131400A (ja) | 1993-10-28 | 1995-05-19 | N T T Idou Tsuushinmou Kk | デジタル移動通信の伝送方法 |
| US5612974A (en) * | 1994-11-01 | 1997-03-18 | Motorola Inc. | Convolutional encoder for use on an integrated circuit that performs multiple communication tasks |
| JPH08330978A (ja) | 1995-05-31 | 1996-12-13 | Nec Corp | 誤り訂正方式 |
| JPH0946240A (ja) | 1995-07-27 | 1997-02-14 | Mitsubishi Electric Corp | ビタビ復号機能を有するデータ処理装置 |
| US5832031A (en) * | 1995-08-18 | 1998-11-03 | Hughes Electronics Corporation | Method and apparatus for performing cyclic redundancy check synchronization |
| US5787099A (en) * | 1995-10-12 | 1998-07-28 | Adaptec, Inc. | System and method for encoding and decoding data using numerical computations in galois fields |
| JP3583551B2 (ja) | 1996-07-01 | 2004-11-04 | 松下電器産業株式会社 | 誤り補償装置 |
| GB2317465B (en) * | 1996-09-23 | 2000-11-15 | Advanced Risc Mach Ltd | Data processing apparatus registers. |
| US6275538B1 (en) * | 1998-03-11 | 2001-08-14 | Ericsson Inc. | Technique for finding a starting state for a convolutional feedback encoder |
| US6483944B1 (en) * | 1998-07-01 | 2002-11-19 | Victor Company Of Japan, Limited | Data coding method and apparatus therefor |
-
1999
- 1999-07-29 JP JP11215290A patent/JP2001044854A/ja not_active Withdrawn
-
2000
- 2000-03-29 US US09/537,786 patent/US6876869B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6876869B1 (en) | 2005-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4312070A (en) | Digital encoder-decoder | |
| US5727003A (en) | Method and apparatus for flash burst error correction | |
| US20120278690A1 (en) | Method and Apparatus for Performing a CRC Check | |
| KR20090029283A (ko) | 가변성 순방향 오류 정정（ｆｅｃ）보호용 시스템 및 방법 | |
| WO2009022874A1 (en) | Method of transmitting data | |
| WO2009024313A1 (en) | Running cyclic redundancy check over coding segments | |
| US9673841B2 (en) | Error-correcting code | |
| JP2001044854A (ja) | 符号化支援装置、復号化支援装置、無線送信機および無線受信機 | |
| US20030140303A1 (en) | Dual chien search blocks in an error-correcting decoder | |
| Yu et al. | Reliable and low latency transmission in industrial wireless sensor networks | |
| WO2003063363A1 (en) | Intra-decoder component block messaging | |
| WO2012174933A1 (zh) | Rs编码器的编码方法及rs编码器 | |
| CN111600677A (zh) | 一种数据传输方法及装置 | |
| EP1468498A1 (en) | Chien search cell for an error-correcting decoder | |
| JP3655872B2 (ja) | 巡回符号を用いた誤り制御装置および方法 | |
| US8117514B2 (en) | Methods and apparatus for encoding data in a communication network | |
| CN117220833B (zh) | Crc计算电路、芯片、报文处理方法及网络安全设备 | |
| US10581464B2 (en) | Encoder device, decoder device, and methods thereof | |
| US5367479A (en) | Divider device to divide a first polynomial by a second one | |
| JP7199474B2 (ja) | 符号化装置、送信機、復号装置および受信機 | |
| CN115001508A (zh) | 一种crc并行计算方法 | |
| Chi et al. | Fast software-based table-less algorithm for CRC generation | |
| GB2380370A (en) | Parallel convolutional encoder and method of operation | |
| Mc Sweeney et al. | Comparative study of software vs. hardware implementations of shortened Reed-Solomon code for Wireless Body Area Networks | |
| US8707148B2 (en) | Method of producing and decoding error correction code and apparatus therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061003 |