JP2001044633A - Ceramic circuit board - Google Patents
Ceramic circuit boardInfo
- Publication number
- JP2001044633A JP2001044633A JP11217198A JP21719899A JP2001044633A JP 2001044633 A JP2001044633 A JP 2001044633A JP 11217198 A JP11217198 A JP 11217198A JP 21719899 A JP21719899 A JP 21719899A JP 2001044633 A JP2001044633 A JP 2001044633A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- circuit board
- wiring
- substrate
- particles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体部品等を搭
載するセラミック回路基板、特に銅を配線に用いるガラ
スセラミック多層回路基板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic circuit board on which semiconductor components and the like are mounted, and more particularly to a glass ceramic multilayer circuit board using copper for wiring.
【０００２】[0002]
【従来の技術】高集積化したＬＳＩや各種電子部品を多
数個搭載する電子機器用のモジュール基板等は、高密度
化および小型化が要求されるため、微細配線を有するセ
ラミック多層回路基板が用いられている。このセラミッ
ク多層回路基板の微細配線は、比抵抗の低い銅により形
成される。銅は比較的融点が低いため、微細配線とセラ
ミック多層回路基板との同時焼結を可能にするために、
基板材料としてガラスを主成分とした低温焼結無機材料
が用いられる。このガラスを主成分とした材料は、一般
に粒径数μｍの粉末の形で供給されるので、基板の製造
にはグリーンシート法が用いられている。2. Description of the Related Art High-density and miniaturized ceramic multi-layer circuit boards are required for high-density LSIs and module boards for electronic devices on which a large number of various electronic components are mounted. Have been. The fine wiring of the ceramic multilayer circuit board is formed of copper having a low specific resistance. Since copper has a relatively low melting point, to enable simultaneous sintering of fine wiring and ceramic multilayer circuit boards,
A low-temperature sintered inorganic material mainly composed of glass is used as a substrate material. The glass-based material is generally supplied in the form of a powder having a particle size of several μm, so that a green sheet method is used for manufacturing a substrate.
【０００３】グリーンシート法は、基板材料粉末を有機
バインダと溶剤とでスラリー化する工程、上記スラリー
をシート状に成形する工程、上記シートにビア（貫通
孔）をあける工程、上記ビアに導体ペーストを埋め込む
工程、上記シート表面に導体ペーストにより配線等のパ
ターンを印刷する工程、上記シートを複数枚積層し接着
する工程、上記積層体を熱処理する工程等を含む。The green sheet method comprises a step of slurrying a substrate material powder with an organic binder and a solvent, a step of forming the slurry into a sheet, a step of forming a via (through hole) in the sheet, and a step of forming a conductive paste on the via. Embedding, printing a pattern such as wiring on the surface of the sheet with a conductive paste, laminating and bonding a plurality of the sheets, and heat-treating the laminate.
【０００４】熱処理工程には、積層体中の有機バインダ
および配線ペースト中の有機物を分解・飛散させる脱バ
インダ工程と、粉末の集合状態であるシートおよび導体
ペースト中の材料を焼結させ緻密化させる焼結工程とが
含まれる。この脱バインダ工程では、有機バインダがシ
ート中に残ると、焼結工程でこれがグラファイト化し、
基板や配線の品質を劣化させるので、脱バインダ工程は
十分に長い時間行われる。脱バインダ工程の雰囲気は、
通常、導体金属を酸化せずに有機バインダを酸化除去さ
せるための弱酸化雰囲気が用いられる。[0004] In the heat treatment step, a binder removal step for decomposing and scattering the organic binder in the laminate and the organic matter in the wiring paste, and sintering and densification of the sheet and the material in the conductor paste, which are in a state of aggregated powder, are performed. And a sintering step. In the binder removal process, when the organic binder remains in the sheet, it is graphitized in the sintering process,
The binder removal step is performed for a sufficiently long time because the quality of the substrate and the wiring is deteriorated. The atmosphere of the binder removal process is
Usually, a weakly oxidizing atmosphere for oxidizing and removing the organic binder without oxidizing the conductive metal is used.
【０００５】特公平８−１７２１７号公報には、セラミ
ック基板の導電ビアおよび表面パターンを形成する銅ペ
ーストとして、アルミン酸銅粉末を１０重量％以下含む
ものを用いることが記載されている。これにより、焼結
された銅の粒子サイズを制御でき、焼結した銅導体にお
ける開口（空孔、割れ目）の発生を防止できるため、信
頼性の高い銅導体を形成できる効果が得られることが記
載されている。また、これにより、銅粒子の収縮作用を
変更でき、ガラスセラミック基板の収縮特性と合致した
収縮特性が得られるため、ガラスセラミック・パッケー
ジの信頼性を高めるという効果が得られると記載されて
いる。Japanese Patent Publication No. 17217/1996 describes that a copper paste containing 10% by weight or less of copper aluminate powder is used as a copper paste for forming a conductive via and a surface pattern of a ceramic substrate. As a result, the particle size of the sintered copper can be controlled and the occurrence of openings (voids, cracks) in the sintered copper conductor can be prevented, so that the effect of forming a highly reliable copper conductor can be obtained. Has been described. In addition, it is described that the shrinkage action of the copper particles can be changed, and the shrinkage characteristics matching the shrinkage characteristics of the glass ceramic substrate can be obtained, thereby improving the reliability of the glass ceramic package.
【０００６】また、特許第２５３３２８４号公報には、
導体材料の粒子のサイズを制御するために、導体材料に
クロム、コバルト、アルミニウム等の添加物を添加する
ことが記載されている。このとき、導体材料と添加物と
の配合を、形成される導体粒子が、原子スケールで添加
物で過飽和されるようにする。この導体粒子を凝集させ
た粉末のペーストを用いてセラミック多層回路基板のビ
アを作製することにより、添加物が導体粒子の粒界に存
在し、該金属粒子の粒成長を抑制するため、ビアにボイ
ドおよびクラックが発生するのを防止できることが述べ
られている。[0006] Japanese Patent No. 2533284 discloses that
It is described that an additive such as chromium, cobalt, or aluminum is added to the conductor material in order to control the size of the particles of the conductor material. At this time, the conductive material and the additive are blended so that the formed conductive particles are supersaturated with the additive on an atomic scale. By producing a via of the ceramic multilayer circuit board using the paste of the powder obtained by aggregating the conductive particles, the additive is present at the grain boundary of the conductive particle, and the via is formed in the via to suppress the grain growth of the metal particle. It is stated that voids and cracks can be prevented from occurring.
【０００７】さらに、特開平３−２１２９９３号公報な
らびに特許第２５８４９１１号公報には、ビアの断線を
防止し、低抵抗化するために、銅粉末にセラミック粉末
を配合した導体ペーストによりビアを形成することが記
載されている。[0007] Further, in Japanese Patent Application Laid-Open No. Hei 3-212993 and Japanese Patent No. 2584911, in order to prevent disconnection of the via and to reduce the resistance, the via is formed by a conductive paste in which ceramic powder is mixed with copper powder. It is described.
【０００８】[0008]
【発明が解決しようとする課題】従来、セラミック多層
基板の厚さ方向に形成されるビアと、面内方向に形成さ
れるパターン配線とは、それぞれ別の工程によって形成
されているが、製造プロセスを簡略化し、効率を向上さ
せるためには、ビアとパターン配線とを同じ導体ペース
トで同時印刷により形成することが望まれる。Conventionally, vias formed in the thickness direction of a ceramic multilayer substrate and pattern wirings formed in an in-plane direction are formed by different processes, respectively. In order to simplify the process and improve the efficiency, it is desired to form the via and the pattern wiring by the same printing with the same conductor paste.
【０００９】しかしながら、パターン配線は、線幅がビ
アよりも細く、しかも、配線長が長いため、配線抵抗を
低くするためには電気抵抗が低い材料で形成する必要が
ある。そのため、同時印刷によりビアとパターン配線と
を形成する場合、パターン配線に合わせて低い電気抵抗
を有する導電材料を用いる必要がある。However, since the pattern wiring has a smaller line width than the via and has a longer wiring length, it is necessary to form the pattern wiring with a material having a low electric resistance in order to reduce the wiring resistance. Therefore, when forming vias and pattern wiring by simultaneous printing, it is necessary to use a conductive material having a low electric resistance in accordance with the pattern wiring.
【００１０】上述の特公平８−１７２１７号公報、特許
第２５３３２８４号公報、特開平３−２１２９９３号公
報ならびに特許第２５８４９１１号公報に記載されてい
る導電材料は、いずれもボイドやクラックの成長を防止
することを目的としており、この目的を達成するために
金属材料に添加物を加えるものである。このように添加
物が加えられた導体材料は、添加物が入っていない導体
材料よりも電気抵抗が高くなるため、パターン配線の材
料としては不向きにある。上記公報は、いずれも、ビア
およびパターン配線の同時印刷を考慮していないため、
電気抵抗が上昇することについては問題としておらず、
同時印刷によりビアおよびパターン配線を形成する材料
としては適していない。The conductive materials described in Japanese Patent Publication No. H8-17217, Japanese Patent No. 2533284, Japanese Patent Application Laid-Open No. Hei 3-212993 and Japanese Patent No. 2584911 prevent the growth of voids and cracks. In order to achieve this purpose, an additive is added to the metal material. A conductor material to which an additive has been added in this way has a higher electrical resistance than a conductor material containing no additive, and thus is not suitable as a material for pattern wiring. None of the above publications consider simultaneous printing of vias and pattern wiring,
It does not matter that the electrical resistance increases,
It is not suitable as a material for forming vias and pattern wiring by simultaneous printing.
【００１１】本発明は、ビア配線とパターン配線とを同
時印刷により形成したセラミック回路基板であって、断
線を防止したビアと、配線抵抗の低いパターン配線とを
実現することのできるセラミック回路基板を提供するこ
とを目的とする。The present invention relates to a ceramic circuit board in which via wiring and pattern wiring are formed by simultaneous printing. The ceramic circuit board is capable of realizing a via in which disconnection is prevented and a pattern wiring with low wiring resistance. The purpose is to provide.
【００１２】[0012]
【課題を解決するための手段】上記目的を達成するため
に、本発明によれば、以下のようなセラミック回路基板
が提供される。According to the present invention, there is provided the following ceramic circuit board.
【００１３】すなわち、セラミック基板と、前記基板の
膜厚方向に形成されたビア配線と、前記基板の面内方向
に形成されたパターン配線とを有し、前記ビア配線とパ
ターン配線とは、同じ組成の導体材料からなり、前記導
体材料は、導体金属と、該導体金属に添加されたセラミ
ック粒子とを含み、前記セラミック粒子の粒径は、０．
５μｍ以下であり、前記セラミック粒子の添加量は、前
記導体金属と前記セラミック粒子の合計に対して０．１
体積％以上３体積％以下であることを特徴とするセラミ
ック回路基板である。That is, it has a ceramic substrate, a via wiring formed in a thickness direction of the substrate, and a pattern wiring formed in an in-plane direction of the substrate, wherein the via wiring and the pattern wiring are the same. The conductive material comprises a conductive metal, and a ceramic particle added to the conductive metal.
5 μm or less, and the amount of the ceramic particles added is 0.1% with respect to the total of the conductive metal and the ceramic particles.
A ceramic circuit board characterized by being at least 3% by volume by volume.
【００１４】[0014]
【発明の実施の形態】以下、本発明の一実施の形態につ
いて説明するが、本発明はこれら実施の形態に限定され
るものではない。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described, but the present invention is not limited to these embodiments.
【００１５】（実施の形態１）本発明の第１の実施の形
態のセラミック多層回路基板は、図３のようにガラスセ
ラミックシート４を多数枚積層し、これを焼結して接着
することにより一体化したものである。それぞれのガラ
スセラミックシート４は、面内方向に沿って上面にパタ
ーン配線６が形成され、厚さ方向にはビア配線５が形成
されている。ビア配線５は、ガラスセラミックシート４
を積層し接着することにより、厚さ方向に連結されてい
る。本実施の形態では、４０層のセラミックシート４が
積層され、一体化されている。(Embodiment 1) A ceramic multilayer circuit board according to a first embodiment of the present invention is obtained by laminating a large number of glass ceramic sheets 4 as shown in FIG. It is integrated. Each of the glass ceramic sheets 4 has a pattern wiring 6 formed on the upper surface along an in-plane direction, and a via wiring 5 formed in a thickness direction. The via wiring 5 is a glass ceramic sheet 4
Are laminated and bonded to each other in the thickness direction. In the present embodiment, forty ceramic layers 4 are laminated and integrated.
【００１６】つぎに、上記セラミックス多層回路基板の
各部分の材料ならびに製造方法について説明する。Next, the material of each part of the ceramic multilayer circuit board and the manufacturing method will be described.
【００１７】まず、焼結後にガラスセラミックシート４
となるグリーンシートを積層に必要な枚数（ここでは４
０枚）製造する。グリーンシートの原料となるスラリー
は、平均粒径２μｍのホウケイ酸ガラス粉末７０体積％
と、平均粒径２μｍのムライト粉末３０体積％とを混合
し、この混合粉体に、水分散性のメタクリル酸系バイン
ダ、可塑剤、分散剤、消泡剤および水を含む溶剤を加え
て、ボールミルで２４時間湿式混合することにより作製
したものである。なお、上述のホウケイ酸ガラス粉末の
組成は、酸化物に換算してＳｉＯ2を７５〜８５重量
％、Ｂ2Ｏ3を１０〜３０重量％、Ａｌ2Ｏ3を１〜１０重
量％以下、その他を１重量％以下含む組成である。この
ようにして作製したスラリーを、ドクターブレード法に
より、厚さ約２００μｍのグリーンシートに成形し、４
０枚のグリーンシートを得た。First, after sintering, the glass ceramic sheet 4
The number of green sheets required for lamination (here, 4
0). The slurry used as the raw material of the green sheet is borosilicate glass powder having an average particle diameter of 2 μm 70 vol%
And 30% by volume of mullite powder having an average particle size of 2 μm, and a water-dispersible methacrylic acid-based binder, a plasticizer, a dispersant, an antifoaming agent and a solvent containing water are added to the mixed powder, It was prepared by wet mixing with a ball mill for 24 hours. The composition of borosilicate glass powder described above, the SiO 2 75-85% by weight in terms of oxide, B 2 O 3 10 to 30 wt%, Al 2 O 3 1 to 10 wt% or less, The composition contains 1% by weight or less of others. The slurry thus prepared was formed into a green sheet having a thickness of about 200 μm by a doctor blade method.
Zero green sheets were obtained.
【００１８】つぎに、各グリーンシートのビア配線５を
形成すべき位置に、パンチ法により６０〜１００μｍφ
の貫通孔３１を形成した。Next, at a position where the via wiring 5 of each green sheet is to be formed, a diameter of 60 to 100 μm
Was formed.
【００１９】さらに、スクリーン印刷法を用いた同時印
刷により、グリーンシートの貫通孔３１に導体ペースト
を充填するのと同時に、グリーンシートの上面に同じ導
体ペーストにより、焼結後にパターン配線６となる導体
ペーストパターンを印刷した。この同時印刷はそれぞれ
のグリーンシートについて行った。導体ペーストは、本
実施の形態の最も特徴的な部分であるので、組成等につ
いて詳しく後述する。In addition, the conductor paste is filled in the through holes 31 of the green sheet by the simultaneous printing using the screen printing method, and at the same time, the conductor that becomes the pattern wiring 6 after sintering is formed on the upper surface of the green sheet by the same conductor paste. The paste pattern was printed. This simultaneous printing was performed for each green sheet. Since the conductive paste is the most characteristic part of the present embodiment, its composition and the like will be described later in detail.
【００２０】つぎに、導体ペーストパターンが印刷され
たすべてのグリーンシートを、各層の貫通孔３１の位置
が重なるように位置合わせして積層した後、１３０℃、
１７５ｋｇ／ｃｍ2の条件下で加熱圧着し、グリーンシ
ート積層体を作製した。Next, all the green sheets on which the conductor paste patterns are printed are aligned and laminated so that the positions of the through holes 31 of the respective layers are overlapped.
It was heated and pressed under the condition of 175 kg / cm 2 to produce a green sheet laminate.
【００２１】このグリーンシート積層体を加湿雰囲気
中、８５０℃で１０時間加熱することにより、グリーン
シートおよび導体ペースト中に含まれる有機バインダ等
の有機物を分解・飛散させて除去する。これによりグリ
ーンシートおよび導体ペーストは粉末の集合状態とな
る。ここでさらに、窒素雰囲気中、１０００℃で２時間
焼成する。これにより、グリーンシートは、構成材料が
焼結・緻密化され、ガラスセラミックシート４となる。
このとき、上下に接するガラスセラミックシート４は焼
結で界面が連結されて一体になり、一体のガラスセラミ
ック多層回路基板が形成される。また、貫通孔３１中の
導体ペーストおよび導体ペーストパターンも、導体金属
粉末が焼結により緻密化した金属結晶粒子に成長し、ビ
ア配線５とパターン配線６になる。なお、貫通孔３１中
の導体ペーストも、上下のグリーンシート間で焼結時に
上下に連結して一体となり、ガラスセラミック多層回路
基板を厚さ方向に貫通するビア配線５を形成する。以上
の工程により、ガラスセラミック多層回路基板を製造し
た。The green sheet laminate is heated at 850 ° C. for 10 hours in a humidified atmosphere to decompose and scatter organic substances such as an organic binder contained in the green sheet and the conductor paste. As a result, the green sheet and the conductive paste are in a state of aggregation of powder. Here, firing is further performed at 1000 ° C. for 2 hours in a nitrogen atmosphere. As a result, the green sheet becomes a glass ceramic sheet 4 by sintering and densifying the constituent materials.
At this time, the glass ceramic sheets 4 which are in contact with the upper and lower sides are connected by sintering to form an integral glass ceramic multilayer circuit board. In addition, the conductor paste and the conductor paste pattern in the through-hole 31 also grow into metal crystal particles in which the conductor metal powder is densified by sintering, and become the via wiring 5 and the pattern wiring 6. The conductive paste in the through-hole 31 is also connected up and down between the upper and lower green sheets during sintering to be integrated, forming the via wiring 5 penetrating the glass ceramic multilayer circuit board in the thickness direction. Through the above steps, a glass ceramic multilayer circuit board was manufactured.
【００２２】つぎに、上記製造方法で用いた導体ペース
トについて説明する。Next, the conductor paste used in the above manufacturing method will be described.
【００２３】本実施の形態では、同一の導体ペーストに
より、ビア配線５とパターン配線６とを同時印刷で形成
するため、焼結後に、断線のないビア配線５が得られ、
かつ、高密度多層回路基板として要求される低配線抵抗
のパターン配線６が得られる導体ペーストを用いる必要
がある。そこで、本実施の形態は、焼結後のビア配線５
およびパターン配線６を構成する導体材料が、導体金属
粒子と金属酸化物粒子とを含み、この金属酸化物粒子の
平均粒径は０．１μｍ以上で０．５μｍ以下であり、か
つ、この導体金属粒子と金属酸化物粒子との合計に対す
る金属酸化物粒子の割合が、０．１体積％以上で３体積
％以下となるように導体ペーストの組成を定める。In the present embodiment, since the via wiring 5 and the pattern wiring 6 are formed by simultaneous printing using the same conductive paste, the via wiring 5 without disconnection is obtained after sintering.
In addition, it is necessary to use a conductor paste that can provide a pattern wiring 6 having a low wiring resistance required for a high-density multilayer circuit board. Therefore, in the present embodiment, the via wiring 5 after sintering is used.
And the conductor material forming the pattern wiring 6 includes conductor metal particles and metal oxide particles, and the metal oxide particles have an average particle size of 0.1 μm or more and 0.5 μm or less, and The composition of the conductor paste is determined so that the ratio of the metal oxide particles to the total of the particles and the metal oxide particles is not less than 0.1% by volume and not more than 3% by volume.
【００２４】具体的には、本実施の形態では、焼結後の
ビア配線５およびパターン配線６を構成する導体材料
が、導体金属粒子である銅結晶粒子と、金属酸化物粒子
であるアルミナ粒子と、不可避不純物とからなるように
する。これを実現するための導体ペーストの組成として
は、焼結後に導体金属粒子となる銅粉末と、金属酸化物
粒子であるアルミナ粒子とを合わせて８９重量部、エチ
ルセルロースと溶剤とを重量比で１：９で加熱溶解して
作製したビヒクルを１０重量部、界面活性剤１重量部と
した。この組成のものを、らいかい機にて３０分混合
し、その後３本ロールを数回通して混練し、適当な粘度
に調整して導電ペーストとした。More specifically, in the present embodiment, the conductor material forming via wiring 5 and pattern wiring 6 after sintering is composed of copper crystal particles as conductive metal particles and alumina particles as metal oxide particles. And inevitable impurities. The composition of the conductor paste for realizing this is as follows: 89 parts by weight in total of copper powder, which becomes conductor metal particles after sintering, and alumina particles, which are metal oxide particles; : 9 and 10 parts by weight of the vehicle produced by heating and dissolving, and 1 part by weight of a surfactant. This composition was mixed for 30 minutes with a grinder, then kneaded by passing through three rolls several times, and adjusted to an appropriate viscosity to obtain a conductive paste.
【００２５】なお、銅粉末の平均粒径は、５μｍとし
た。アルミナ粒子の平均粒径は、０．２μｍとした。銅
とアルミナ粉末に占めるアルミナ粉末の割合は、０．５
体積％、１体積％、３体積％の３種類の導電ペーストを
用意した。The average particle size of the copper powder was 5 μm. The average particle size of the alumina particles was 0.2 μm. The ratio of alumina powder to copper and alumina powder is 0.5
Three kinds of conductive pastes of volume%, 1 volume% and 3 volume% were prepared.
【００２６】ここで、焼結後のビア配線５およびパター
ン配線６の構成材料に、金属酸化物粒子（アルミナ粒
子）を含ませるのは、つぎのような理由による。金属酸
化物粒子が焼結前の導体ペーストに含まれていると、焼
結時にアルミナ粒子は、銅粉末の結晶粒子への成長を阻
害し、銅結晶粒子の径が大きくなるのを抑制する働きを
する。このアルミナ粒子の働きにより、銅結晶粒子径を
ビア配線５の径より小さい径に制御できれば、銅結晶粒
界がビア配線５を径方向に完全に横切ることがなくなる
ため、ビア配線５の断線を防ぐことができる。また、こ
の銅結晶粒子の径は、ビア配線５の径の１／２以下であ
ることが望ましい。なぜならば、銅結晶粒子の径がビア
配線５の径の１／２以下であれば、残りの１／２の部分
で電気的導通をとることができ、この部分が１／２以上
あれば、その部分で電気抵抗が大幅に大きくなることを
防止できる。ビア配線５の径は、本実施の形態では、６
０〜１００μｍφとしているが、ビア配線としての最小
径は現状４０μｍφ程度であるので、銅結晶粒子の平均
粒径を２０μｍ以下にできれば、ビア配線径４０μｍ以
上のビア配線に対応できる。そのため、ビア配線５の銅
結晶粒子の平均粒径が、２０μｍ以下になるように、ア
ルミナ粒子の量および粒径を定めることが望ましい。Here, metal oxide particles (alumina particles) are included in the constituent material of the via wiring 5 and the pattern wiring 6 after sintering for the following reason. If the metal oxide particles are contained in the conductor paste before sintering, the alumina particles at the time of sintering inhibit the growth of the copper powder into the crystal particles and suppress the increase in the diameter of the copper crystal particles. do. If the copper particles can be controlled to have a diameter smaller than the diameter of the via wiring 5 by the action of the alumina particles, the copper crystal grain boundary does not completely cross the via wiring 5 in the radial direction, so that the disconnection of the via wiring 5 can be prevented. Can be prevented. Further, it is desirable that the diameter of the copper crystal particles be equal to or less than の of the diameter of via wiring 5. This is because if the diameter of the copper crystal particle is equal to or less than ビ ア of the diameter of the via wiring 5, electrical conduction can be achieved in the remaining 部分 portion, and if this portion is 以上 or more, At that portion, it is possible to prevent the electric resistance from increasing significantly. The diameter of the via wiring 5 is 6 in this embodiment.
Although the diameter is set to 0 to 100 μmφ, the minimum diameter of the via wiring is currently about 40 μmφ. Therefore, if the average particle diameter of the copper crystal particles can be made 20 μm or less, it is possible to cope with the via wiring having a via wiring diameter of 40 μm or more. Therefore, it is desirable to determine the amount and the particle size of the alumina particles such that the average particle size of the copper crystal particles of the via wiring 5 is 20 μm or less.
【００２７】一方、アルミナ粒子を導体材料に含ませる
と、導体材料の電気抵抗値は、アルミナ粒子を含まない
導体よりも大きくなる。本実施の形態では、同時印刷に
より同じ導体材料でビア配線５とパターン配線６とを形
成するので、ビア配線５では問題とならない程度の電気
抵抗値の増大であっても、パターン配線６では許容でき
ないレベルとなる可能性がある。そこで、本実施の形態
では、パターン配線６として許容できる電気抵抗値を定
める。まず、アルミナ粒子を含まず金属粉末のみを無機
材料として含む導体ペーストを用いて上述の製造方法と
同様に、焼結により形成したパターン配線の電気抵抗を
考える。粉末から焼結により形成されるパターン配線
は、一種の粉末冶金であるため、完全には緻密化せず、
焼結後も結晶粒界が残存する。そのため、このパターン
配線の抵抗は、この金属の純金属の比抵抗の約１．５倍
程度になる。このことから、アルミナ粒子を含む導体材
料の比抵抗値を、プロセスのバラツキを考慮して、上記
の金属のみのパターン配線の比抵抗の値とほぼ同等の値
に設定することができれば、アルミナ粒子を含んでいる
導体材料であっても、通常のアルミナ粒子を含まない導
体材料と同じように扱うことができる。具体的には、パ
ターン配線の電気設計の自由度を維持でき、高密度実装
化、計算機の演算速度の高速化等が保たれる。そこで、
本実施の形態では、パターン配線６の比抵抗の値を、純
金属の比抵抗値の２倍以下にするように、アルミナ粒子
の量および粒径を定める。ここでは、導体金属が銅であ
るので、パターン配線６の比抵抗値を、銅の比抵抗値の
約２倍の３．４μΩ・ｃｍ以下にするように、アルミナ
粒子の量および粒径を定める。On the other hand, when alumina particles are included in the conductor material, the electric resistance value of the conductor material becomes larger than that of the conductor containing no alumina particles. In the present embodiment, since the via wiring 5 and the pattern wiring 6 are formed of the same conductive material by simultaneous printing, even if the electric resistance value is increased to such an extent that the via wiring 5 does not cause a problem, the pattern wiring 6 is allowed. The level may not be possible. Therefore, in the present embodiment, an allowable electric resistance value for the pattern wiring 6 is determined. First, the electric resistance of a pattern wiring formed by sintering using a conductive paste containing only metal powder as an inorganic material without containing alumina particles is considered in the same manner as in the above-described manufacturing method. Since pattern wiring formed by sintering from powder is a kind of powder metallurgy, it is not completely densified,
Grain boundaries remain after sintering. Therefore, the resistance of the pattern wiring is about 1.5 times the specific resistance of the pure metal. From this fact, if the specific resistance value of the conductor material containing the alumina particles can be set to a value substantially equal to the specific resistance value of the above-described metal-only pattern wiring in consideration of the process variation, the alumina particles Can be treated in the same manner as a conductor material containing no normal alumina particles. Specifically, the degree of freedom in the electrical design of the pattern wiring can be maintained, and high-density mounting, high calculation speed of a computer, and the like can be maintained. Therefore,
In the present embodiment, the amount and particle size of the alumina particles are determined so that the value of the specific resistance of the pattern wiring 6 is twice or less the specific resistance of the pure metal. Here, since the conductive metal is copper, the amount and the particle size of the alumina particles are determined so that the specific resistance of the pattern wiring 6 is not more than 3.4 μΩ · cm, which is about twice the specific resistance of copper. .
【００２８】以上のことから、本実施の形態では、導体
材料のアルミナ粒子の粒径を以下のように定めた。アル
ミナ粒子は、比表面積が大きいほど、銅結晶粒子の成長
を抑制する効果があるため、アルミナ粒子の径を大きく
すると比表面積が小さくなり、銅結晶粒子の平均粒径を
２０μｍ以下にするために必要なアルミナ粒子の添加量
が多くなる。このことから、アルミナ粒子の平均粒径と
銅結晶粒子の径と比抵抗値との関係を測定したところ、
アルミナ粒子の平均粒子径が０．５μｍより大きい場合
には、銅結晶粒子の平均粒径を２０μｍ以下にするため
に必要なアルミナ粒子の添加量が大きくなり過ぎ、比抵
抗値３．４μΩ・ｃｍ以下を達成できなくなることがわ
かった。よって、本実施の形態では、アルミナ粒子の平
均粒子径は、０．５μｍ以下にする設計とした。一方、
アルミナ粒子の平均粒径が小さ過ぎ、０．１μｍより小
さい径になると、銅ペースト中に分散しにくいこともわ
かった。そこで、本実施の形態では、０．１μｍ以上
０．５μｍ以下のアルミナ粒子を用いることにした。From the above, in the present embodiment, the particle size of the alumina particles of the conductor material is determined as follows. Alumina particles have the effect of suppressing the growth of copper crystal particles as the specific surface area increases, so that increasing the diameter of the alumina particles decreases the specific surface area and reducing the average particle size of the copper crystal particles to 20 μm or less. The required amount of added alumina particles increases. From this, when the relationship between the average particle size of the alumina particles and the diameter of the copper crystal particles and the specific resistance value was measured,
When the average particle size of the alumina particles is larger than 0.5 μm, the amount of the alumina particles required to reduce the average particle size of the copper crystal particles to 20 μm or less becomes too large, and the specific resistance value is 3.4 μΩ · cm. It has been found that the following cannot be achieved. Therefore, in the present embodiment, the average particle size of the alumina particles is designed to be 0.5 μm or less. on the other hand,
It was also found that when the average particle size of the alumina particles was too small and became smaller than 0.1 μm, it was difficult to disperse in the copper paste. Therefore, in the present embodiment, alumina particles of 0.1 μm or more and 0.5 μm or less are used.
【００２９】また、アルミナ粒子の量は、以下のように
定めた。アルミナ粒子の量と銅結晶粒子の径と比抵抗値
との関係を測定したところ、アルミナ粒子の量が、導体
ペーストの状態で、銅粉末とアルミナ粒子の合計に対し
て０．１体積％未満では、銅結晶粒子の粒子成長の抑制
効果が十分に得られないため、銅結晶粒子の平均粒径が
２０μｍを越えてしまい、ビア断線が発生しやすくなる
ことがわかった。一方、アルミナ粒子の量が３体積％よ
り多くなると、比抵抗値３．４μΩ・ｃｍ以下を達成で
きなくなることもわかった。よって、本実施の形態で
は、アルミナ粒子の量を、導体ペーストの状態の銅粉末
とアルミナ粒子の合計に対して、０．１体積％以上で３
体積％以下となるように設定することとした。The amount of alumina particles was determined as follows. When the relationship between the amount of the alumina particles, the diameter of the copper crystal particles, and the specific resistance was measured, the amount of the alumina particles was less than 0.1% by volume based on the total of the copper powder and the alumina particles in the state of the conductor paste. In this case, it was found that the effect of suppressing the crystal growth of the copper crystal particles was not sufficiently obtained, so that the average particle size of the copper crystal particles exceeded 20 μm, and via disconnection was likely to occur. On the other hand, it was also found that when the amount of the alumina particles was more than 3% by volume, the specific resistance value of 3.4 μΩ · cm or less could not be achieved. Therefore, in the present embodiment, the amount of the alumina particles is set to 3% or more with respect to the total of the copper powder and the alumina particles in the state of the conductor paste.
It was set to be equal to or less than the volume%.
【００３０】本実施の形態では、アルミナ粒子の粒径と
量が上記設定の範囲内に入るように３種類の導体ペース
トをすでに述べたように用意している。すなわち、アル
ミナ粒子として平均粒径０．２μｍのものを用い、アル
ミナ粒子の量を、銅粉末とアルミナ粒子の合計に対し
て、０．５体積％、１体積％、３体積％の３種類の導体
ペーストを用意している。これら３種類の導体ペースト
を用いて、上述した製造方法により、ビア配線５および
パターン配線６を同時印刷してガラスセラミック多層回
路基板を製造した。製造したガラスセラミック多層回路
基板について、ビア配線５における銅結晶粒子の平均粒
径と、パターン配線６の比抵抗の値を測定した。なお、
比抵抗は直流４端子法により測定した。その結果を表１
に示す。表１のように、ビア配線５の銅結晶粒子の平均
粒径は、いずれも２０μｍ以下となっており、パターン
配線６の比抵抗もいずれも３．４μΩ・ｃｍ以下となっ
ていることが確認できた。In the present embodiment, three types of conductive pastes are prepared as described above so that the particle size and amount of the alumina particles fall within the above set ranges. That is, alumina particles having an average particle diameter of 0.2 μm are used, and the amount of the alumina particles is set to three types of 0.5% by volume, 1% by volume, and 3% by volume with respect to the total of the copper powder and the alumina particles. Conductive paste is available. Using these three types of conductor pastes, the via wiring 5 and the pattern wiring 6 were simultaneously printed by the above-described manufacturing method to manufacture a glass ceramic multilayer circuit board. With respect to the manufactured glass ceramic multilayer circuit board, the average particle size of the copper crystal particles in the via wiring 5 and the value of the specific resistance of the pattern wiring 6 were measured. In addition,
The specific resistance was measured by a DC four-terminal method. Table 1 shows the results.
Shown in As shown in Table 1, it was confirmed that the average particle diameter of the copper crystal particles of the via wiring 5 was 20 μm or less in each case, and the specific resistance of the pattern wiring 6 was 3.4 μΩ · cm or less in each case. did it.
【００３１】[0031]
【表１】 [Table 1]
【００３２】また、ビア配線５の断面を顕微鏡で観察し
た像を図１に示す。図１のＮｏ．は、表１の試料Ｎｏ．
と対応している。いずれも、銅結晶粒子の粒径が２０μ
ｍよりも小さくなっていることが確認できる。アルミナ
粒子は、粒径が微小であるため、この観察像では観察で
きない。また、図１の各観察像において黒く示されてい
る部分は、ボイドである。FIG. 1 shows an image of a cross section of the via wiring 5 observed with a microscope. In FIG. Is the sample No. in Table 1.
It corresponds to. In each case, the particle size of the copper crystal particles was 20μ.
It can be seen that it is smaller than m. Since the alumina particles have a small particle size, they cannot be observed in this observation image. In addition, black portions in each observation image in FIG. 1 are voids.
【００３３】（実施の形態２）本発明の第２の実施の形
態のセラミック多層回路基板は、導体ペーストに用いる
セラミック粒子の平均粒径を０．５μｍとし、このセラ
ミック粒子が、銅粉末とアルミナ粒子の合計に対して、
１体積％，３体積％，５体積％含まれる３種類の導体ペ
ーストを用意し、セラミック多層回路基板を製造した。
これ以外の導体ペーストの条件ならびに製造方法は、第
１の実施の形態と同じであるので説明を省略する。(Embodiment 2) In a ceramic multilayer circuit board according to a second embodiment of the present invention, the average particle diameter of ceramic particles used for the conductor paste is 0.5 μm, and the ceramic particles are made of copper powder and alumina. For the sum of the particles,
Three types of conductive pastes containing 1% by volume, 3% by volume, and 5% by volume were prepared, and a ceramic multilayer circuit board was manufactured.
The other conditions of the conductor paste and the manufacturing method are the same as those of the first embodiment, and a description thereof will be omitted.
【００３４】製造したガラスセラミック多層回路基板の
ビア配線５の銅結晶粒子の平均粒径と、パターン配線６
の比抵抗の値を表２に示す。なお、比抵抗は直流４端子
法により測定した。表２のように、ビア配線５の銅結晶
粒子の平均粒径は、３種類の導体ペーストを用いたいず
れの多層回路基板も２０μｍ以下となっており、第１の
実施の形態で定めた設定を満たすことができた。しかし
ながら、パターン配線６の比抵抗値については、アルミ
ナ粒子の添加量が１体積％，３体積％の導電ペーストを
用いたものは、３．４μΩ・ｃｍ以下という条件を満た
すことができたが、５体積％の導電ペーストを用いたも
のは、３．８μΩ・ｃｍとなり、３．４μΩ・ｃｍ以下
という条件を満たすことができなかった。The average grain size of the copper crystal particles of the via wiring 5 of the manufactured glass ceramic multilayer circuit board and the pattern wiring 6
Table 2 shows the values of the specific resistance. The specific resistance was measured by a DC four-terminal method. As shown in Table 2, the average particle size of the copper crystal particles of the via wiring 5 is 20 μm or less for any of the multilayer circuit boards using the three types of conductive pastes, and the setting determined in the first embodiment. Was able to meet. However, as for the specific resistance value of the pattern wiring 6, the conductive paste containing 1% by volume and 3% by volume of alumina particles can satisfy the condition of 3.4 μΩ · cm or less. In the case of using 5% by volume of the conductive paste, it was 3.8 μΩ · cm, and the condition of 3.4 μΩ · cm or less could not be satisfied.
【００３５】[0035]
【表２】 [Table 2]
【００３６】また、ビア配線５の断面を顕微鏡で観察し
た像を図２に示す。図２のＮｏ．は、表２の試料Ｎｏ．
と対応している。図２のＮｏ．４の観察像上に、銅結晶
粒子１とその結晶粒界２を図示する。図２の３つの観察
像は、いずれも、銅結晶粒子の粒径が２０μｍよりも小
さくなっていることが確認できる。アルミナ粒子は、粒
径が微小であるため、この観察像では観察できない。ま
た、図２の各観察像においてボイド３は、黒く示されて
いる。FIG. 2 shows an image obtained by observing a cross section of the via wiring 5 with a microscope. In FIG. Is the sample No. in Table 2.
It corresponds to. In FIG. The copper crystal particles 1 and their crystal grain boundaries 2 are shown on the observation image of FIG. In each of the three observation images in FIG. 2, it can be confirmed that the particle size of the copper crystal particles is smaller than 20 μm. Since the alumina particles have a small particle size, they cannot be observed in this observation image. In each observation image of FIG. 2, the void 3 is shown in black.
【００３７】上述してきたように、本発明の第１および
第２の実施の形態によれば、導体ペーストに添加するア
ルミナ粒子の粒径と量を制御することにより、銅結晶粒
子の径をビア径の１／２以下に抑制してビア配線５の断
線を防ぎながら、パターン配線６の比抵抗を純銅の２倍
以下のセラミック多層回路基板を、同時印刷により製造
することができる。したがって、配線抵抗は上昇しない
ため、電気設計の自由度が維持され、高密度実装化、計
算機の演算速度の高速化等が保たれる。また、同時印刷
により製造効率が高く、製造コストが低いセラミック多
層回路基板を提供できる。As described above, according to the first and second embodiments of the present invention, by controlling the particle size and amount of the alumina particles added to the conductive paste, the diameter of the copper crystal particles can be reduced. A ceramic multilayer circuit board in which the specific resistance of the pattern wiring 6 is twice or less that of pure copper can be manufactured by simultaneous printing while preventing the via wiring 5 from breaking by suppressing the diameter to 1/2 or less. Therefore, since the wiring resistance does not increase, the degree of freedom in electrical design is maintained, and high-density mounting, high-speed operation of a computer, and the like are maintained. Further, it is possible to provide a ceramic multilayer circuit board having high manufacturing efficiency and low manufacturing cost by simultaneous printing.
【００３８】なお、上記第１および第２の実施の形態で
は、金属酸化物粒子としてアルミナ粒子を用いたが、こ
れに限らずムライト粒子や、シリカ粒子等の金属酸化物
粒子や、酸化物以外の金属窒化物等のセラミック粒子を
用いることができる。また、焼結時に、導体材料の金属
結晶の成長を抑制する効果が得られる材料であれば、セ
ラミック以外の化合物粒子や金属粒子を用いることもで
きる。これらの添加物粒子は、導体材料の金属よりも融
点が高いものが望ましい。In the first and second embodiments, alumina particles are used as metal oxide particles. However, the present invention is not limited to this, and metal oxide particles such as mullite particles and silica particles, and oxides other than oxides are used. Ceramic particles such as metal nitride of the above can be used. In addition, compound particles other than ceramic and metal particles can also be used as long as the material has the effect of suppressing the growth of metal crystals of the conductor material during sintering. Desirably, these additive particles have a higher melting point than the metal of the conductor material.
【００３９】[0039]
【発明の効果】以上説明したとおり、本発明によれば、
ビア配線とパターン配線とを同時印刷により形成したセ
ラミック回路基板であって、断線を防止したビア配線
と、配線抵抗の低いパターン配線とを実現することので
きるセラミック回路基板を提供することができる。As described above, according to the present invention,
A ceramic circuit board in which a via wiring and a pattern wiring are formed by simultaneous printing, and which can realize a via wiring in which disconnection is prevented and a pattern wiring with low wiring resistance can be provided.
【図１】本発明の第１の実施の形態のセラミック多層回
路基板のビア配線５の断面の拡大観察像を示す説明図で
ある。FIG. 1 is an explanatory diagram showing an enlarged observation image of a cross section of a via wiring 5 of a ceramic multilayer circuit board according to a first embodiment of the present invention.
【図２】本発明の第２の実施の形態のセラミック多層回
路基板のビア配線５の断面の拡大観察像を示す説明図で
ある。FIG. 2 is an explanatory diagram showing an enlarged observation image of a cross section of a via wiring 5 of a ceramic multilayer circuit board according to a second embodiment of the present invention.
【図３】本発明の第１の実施の形態のセラミック多層回
路基板の一部の断面図である。FIG. 3 is a partial cross-sectional view of the ceramic multilayer circuit board according to the first embodiment of the present invention.
１ 銅結晶粒子 ２ 粒界 ３ ボイド ４ セラミックシート ５ ビア配線 ６ パターン配線 ３１ 貫通孔 DESCRIPTION OF SYMBOLS 1 Copper crystal particle 2 Grain boundary 3 Void 4 Ceramic sheet 5 Via wiring 6 Pattern wiring 31 Through hole
フロントページの続き (72)発明者 石原 昌作 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 田中 稔 神奈川県秦野市堀山下１番地 株式会社日 立製作所エンタープライズサーバ事業部内 (72)発明者 堀越 睦 神奈川県秦野市堀山下１番地 株式会社日 立製作所エンタープライズサーバ事業部内 (72)発明者 安田 明弘 神奈川県秦野市堀山下１番地 株式会社日 立製作所エンタープライズサーバ事業部内 Ｆターム(参考） 5E346 AA12 AA15 AA43 BB01 CC17 CC18 CC32 DD02 DD13 DD34 EE24 FF18 GG04 GG06 GG09 HH01 HH07 Continued on the front page (72) Inventor Masasaku Ishihara 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside the Hitachi, Ltd. Production Technology Research Laboratory (72) Inventor Minoru Tanaka 1-Horiyamashita, Hadano-shi, Kanagawa Prefecture Hitachi, Ltd. In the Enterprise Server Division (72) Inventor Mutsumi Horikoshi 1-Horiyamashita, Hadano-shi, Kanagawa Prefecture In-house Enterprise Server Division (72) Inventor Akihiro Yasuda 1st Horiyamashita, Hadano-shi, Kanagawa-Japan Enterprise Server Corporation F term in business division (reference) 5E346 AA12 AA15 AA43 BB01 CC17 CC18 CC32 DD02 DD13 DD34 EE24 FF18 GG04 GG06 GG09 HH01 HH07
Claims (9)
形成されたビア配線と、前記基板の面内方向に形成され
たパターン配線とを有し、 前記ビア配線とパターン配線とは、同じ組成の導体材料
からなり、 前記導体材料は、導体金属と、該導体金属に添加された
セラミック粒子とを含み、前記セラミック粒子の粒径
は、０．５μｍ以下であり、前記セラミック粒子の添加
量は、前記導体金属と前記セラミック粒子の合計に対し
て０．１体積％以上３体積％以下であることを特徴とす
るセラミック回路基板。1. A semiconductor device comprising: a ceramic substrate; a via wiring formed in a film thickness direction of the substrate; and a pattern wiring formed in an in-plane direction of the substrate, wherein the via wiring and the pattern wiring are the same. A conductive material having a composition, wherein the conductive material includes a conductive metal and ceramic particles added to the conductive metal, the particle size of the ceramic particles is 0.5 μm or less, and the amount of the ceramic particles added. Is a ceramic circuit board characterized in that the content is 0.1% by volume or more and 3% by volume or less based on the total of the conductive metal and the ceramic particles.
形成されたビア配線と、前記基板の面内方向に形成され
たパターン配線とを有し、 前記ビア配線を構成する導体材料およびパターン配線を
構成する導体材料のうち少なくとも一方は、導体金属
と、該導体金属材料に添加されたセラミック粒子とを含
み、前記セラミック粒子の粒径は、０．５μｍ以下であ
り、前記セラミック粒子の添加量は、前記導体金属と前
記セラミック粒子の合計に対して０．１体積％以上３体
積％以下であることを特徴とするセラミック回路基板。2. A conductive material and a pattern comprising a ceramic substrate, a via wiring formed in a film thickness direction of the substrate, and a pattern wiring formed in an in-plane direction of the substrate. At least one of the conductor materials constituting the wiring includes a conductor metal and ceramic particles added to the conductor metal material, the particle size of the ceramic particles is 0.5 μm or less, and the addition of the ceramic particles A ceramic circuit board, wherein the amount is 0.1% by volume or more and 3% by volume or less based on the total of the conductive metal and the ceramic particles.
基板において、前記セラミック粒子の粒径は、０．１μ
ｍ以上であることを特徴とするセラミック回路基板。3. The ceramic circuit board according to claim 1, wherein said ceramic particles have a particle size of 0.1 μm.
m or more.
基板において、前記セラミック粒子は、金属酸化物の粒
子であり、前記導体金属は銅であることを特徴とするセ
ラミック回路基板。4. The ceramic circuit board according to claim 1, wherein said ceramic particles are particles of a metal oxide, and said conductive metal is copper.
形成されたビア配線と、前記基板の面内方向に形成され
たパターン配線とを有し、 前記ビア配線とパターン配線とは、同じ組成の導体材料
からなり、 前記導体材料を構成する導体金属の結晶粒子は、平均粒
径が前記ビア配線の径よりも小さく、前記導体材料の比
抵抗は、前記導体金属の純金属の比抵抗の２倍以下であ
ることを特徴とするセラミック回路基板。5. A semiconductor device comprising: a ceramic substrate; a via wiring formed in a film thickness direction of the substrate; and a pattern wiring formed in an in-plane direction of the substrate, wherein the via wiring and the pattern wiring are the same. The conductive metal crystal particles of the conductive material have an average particle diameter smaller than the diameter of the via wiring, and the specific resistance of the conductive material is the specific resistance of the pure metal of the conductive metal. A ceramic circuit board, which is not more than twice as large as the above.
形成されたビア配線とを有し、 前記ビア配線を構成する導体金属の結晶粒子は、平均粒
径が前記ビア配線の径よりも小さく、前記ビア配線の比
抵抗は、前記導体金属の純金属の比抵抗の２倍以下であ
ることを特徴とするセラミック回路基板。6. A semiconductor substrate comprising: a ceramic substrate; and a via wiring formed in a thickness direction of the substrate, wherein a crystal grain of a conductive metal constituting the via wiring has an average particle diameter larger than a diameter of the via wiring. A ceramic circuit board, wherein the specific resistance of the via wiring is smaller than twice the specific resistance of a pure metal of the conductor metal.
基板において、前記平均粒径は、前記ビア径の１／２以
下であることを特徴とするセラミック回路基板。7. The ceramic circuit board according to claim 5, wherein said average particle diameter is not more than の of said via diameter.
回路基板において、前記導体金属は銅であり、前記導体
金属の純金属の比抵抗の２倍は、３．４μΩ・ｃｍであ
ることを特徴とするセラミック回路基板。8. The ceramic circuit board according to claim 5, wherein the conductive metal is copper, and twice the specific resistance of the pure metal of the conductive metal is 3.4 μΩ · cm. A ceramic circuit board characterized by the above-mentioned.
る工程と、 同時印刷により、前記貫通孔に導体ペーストを充填する
とともに、前記グリーンシートの上面に前記導体ペース
トのパターンを形成する工程と、 前記グリーンシートをセラミックに、前記貫通孔に充填
された導体ペーストをビア配線に、前記導体ペーストの
パターンをパターン配線にするために、前記グリーンシ
ートを焼結する工程とを有し、 前記導体ペーストは、導体金属粉末と、セラミック粒子
とを含み、前記セラミック粒子の粒径は、０．５μｍ以
下であり、前記セラミック粒子は、前記導体金属粉末と
前記セラミック粒子の合計に対して０．１体積％以上３
体積％以下であることを特徴とするセラミック回路基板
の製造方法。9. A step of forming a through hole in the thickness direction of the green sheet, and a step of filling the through hole with a conductive paste by simultaneous printing and forming a pattern of the conductive paste on the upper surface of the green sheet. Sintering the green sheet to form the green sheet into ceramic, the conductive paste filled in the through-hole into via wiring, and the conductive paste pattern into pattern wiring. The paste contains conductive metal powder and ceramic particles, the particle size of the ceramic particles is 0.5 μm or less, and the ceramic particles are 0.1% based on the total of the conductive metal powder and the ceramic particles. 3% by volume or more
A method for producing a ceramic circuit board, which is not more than% by volume.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11217198A JP2001044633A (en) | 1999-07-30 | 1999-07-30 | Ceramic circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11217198A JP2001044633A (en) | 1999-07-30 | 1999-07-30 | Ceramic circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001044633A true JP2001044633A (en) | 2001-02-16 |
Family
ID=16700408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11217198A Pending JP2001044633A (en) | 1999-07-30 | 1999-07-30 | Ceramic circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001044633A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006080248A (en) * | 2004-09-09 | 2006-03-23 | Kyocera Corp | Ceramic electronic component and manufacturing method therefor |
| KR101154720B1 (en) | 2010-12-24 | 2012-06-08 | 엘지이노텍 주식회사 | The printed circuit board and the method for manufacturing the same |
| US9497853B2 (en) | 2010-12-24 | 2016-11-15 | Lg Innotek Co., Ltd. | Printed circuit board and method for manufacturing the same |
| JP2018157119A (en) * | 2017-03-21 | 2018-10-04 | 株式会社村田製作所 | Laminated electronic component |
| WO2023228888A1 (en) * | 2022-05-27 | 2023-11-30 | 京セラ株式会社 | Circuit component |
-
1999
- 1999-07-30 JP JP11217198A patent/JP2001044633A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006080248A (en) * | 2004-09-09 | 2006-03-23 | Kyocera Corp | Ceramic electronic component and manufacturing method therefor |
| JP4518885B2 (en) * | 2004-09-09 | 2010-08-04 | 京セラ株式会社 | Ceramic electronic component and method for manufacturing the same |
| KR101154720B1 (en) | 2010-12-24 | 2012-06-08 | 엘지이노텍 주식회사 | The printed circuit board and the method for manufacturing the same |
| US9497853B2 (en) | 2010-12-24 | 2016-11-15 | Lg Innotek Co., Ltd. | Printed circuit board and method for manufacturing the same |
| JP2018157119A (en) * | 2017-03-21 | 2018-10-04 | 株式会社村田製作所 | Laminated electronic component |
| WO2023228888A1 (en) * | 2022-05-27 | 2023-11-30 | 京セラ株式会社 | Circuit component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1981320B1 (en) | Conductive paste, multilayer ceramic substrate and method for manufacturing multilayer ceramic substrate | |
| EP3439442A1 (en) | Ceramic substrate and production method for same | |
| JP2584911B2 (en) | Method for manufacturing glass-ceramic multilayer circuit board | |
| JP3924406B2 (en) | Alumina sintered body and manufacturing method thereof, wiring board and manufacturing method thereof | |
| JP2000164992A (en) | Wiring board and manufacture thereof | |
| JP2001044633A (en) | Ceramic circuit board | |
| JP2001015869A (en) | Wiring board | |
| JP2004006624A (en) | Wiring board and its manufacturing method | |
| JPS6036363A (en) | Manufacture of ceramic green sheet | |
| JP4029163B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JP3537698B2 (en) | Wiring board and method of manufacturing the same | |
| JP2000114724A (en) | Multilayer wiring board | |
| JP2004235347A (en) | Insulating ceramics and multilayer ceramic substrate using the same | |
| JP3630021B2 (en) | Crystallized glass composition and sintered body thereof, and circuit board using the same | |
| JPH0544840B2 (en) | ||
| JP3827447B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| JP2010034273A (en) | Multilayer circuit board, and method of manufacturing the same | |
| JP3628088B2 (en) | Aluminum nitride multilayer wiring board and manufacturing method thereof | |
| JPH1179828A (en) | Production of alumina ceramic substrate | |
| JP2002261445A (en) | Wiring board | |
| JP3631590B2 (en) | Wiring board | |
| JPH05275861A (en) | Multilayer circuit board | |
| JP3071514B2 (en) | Multilayer circuit board | |
| JP2007220856A (en) | Multilayer ceramic substrate | |
| JPH1027520A (en) | Conductive paste, alumina multi-layer board, and manufacture of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20080107 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20080107 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090107 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20100107 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20110107 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20120107 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20140107 |
|
| LAPS | Cancellation because of no payment of annual fees |