JP2001035955A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001035955A JP2001035955A JP11203526A JP20352699A JP2001035955A JP 2001035955 A JP2001035955 A JP 2001035955A JP 11203526 A JP11203526 A JP 11203526A JP 20352699 A JP20352699 A JP 20352699A JP 2001035955 A JP2001035955 A JP 2001035955A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- semiconductor device
- package
- package base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 297
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 212
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000005520 cutting process Methods 0.000 claims abstract description 12
- 229920005989 resin Polymers 0.000 claims description 19
- 239000011347 resin Substances 0.000 claims description 19
- 230000010354 integration Effects 0.000 abstract 1
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 パッケージベースと半導体チップとが一体化
された半導体装置の位置合わせ精度を向上させることが
可能な半導体装置及びその製造方法を提供すること。 【解決手段】 後に半導体基板１０とパッケージ基板２
０とを一体的に切断する際の切断軌跡Ｃ上となる、各受
光部１４に対応する位置Ｄの外側で且つ矩形に形成され
る各半導体チップ１の角部に対応する位置になるように
貫通孔２５をパッケージ基板２０に形成し、この半導体
基板１０をパッケージ基板２０に搭載して、パッケージ
基板２０の第１配線電極２１と半導体基板１０のバンプ
１３とを電気接続し、半導体基板１０とパッケージ基板
２０とを一体化する。この一体化の後に、半導体基板１
０とパッケージ基板２０とを一体的に且つ貫通孔２５を
横断して切断して、複数個の半導体チップ１とパッケー
ジベース２とに分離して個々の半導体装置Ａ１を形成す
る。
された半導体装置の位置合わせ精度を向上させることが
可能な半導体装置及びその製造方法を提供すること。 【解決手段】 後に半導体基板１０とパッケージ基板２
０とを一体的に切断する際の切断軌跡Ｃ上となる、各受
光部１４に対応する位置Ｄの外側で且つ矩形に形成され
る各半導体チップ１の角部に対応する位置になるように
貫通孔２５をパッケージ基板２０に形成し、この半導体
基板１０をパッケージ基板２０に搭載して、パッケージ
基板２０の第１配線電極２１と半導体基板１０のバンプ
１３とを電気接続し、半導体基板１０とパッケージ基板
２０とを一体化する。この一体化の後に、半導体基板１
０とパッケージ基板２０とを一体的に且つ貫通孔２５を
横断して切断して、複数個の半導体チップ１とパッケー
ジベース２とに分離して個々の半導体装置Ａ１を形成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップをワ
イヤボンディングを用いることなくパッケージする半導
体装置とその製造方法に関する。
イヤボンディングを用いることなくパッケージする半導
体装置とその製造方法に関する。
【０００２】
【従来の技術】従来、半導体チップのパッケージ構造と
して、ワイヤボンディングを用いない構造が提案されて
いる。例えば、特許第２８００８０６号公報には、複数
の半導体チップに相当する素子が形成されている半導体
基板を、半導体チップを個々に搭載可能な電極及び外部
接続用電極が形成されているパッケージ基板に搭載し、
半導体基板とパッケージ基板とを相互に電気接続し、そ
の後半導体基板とパッケージ基板とを一体的に切断し
て、複数個の半導体チップとパッケージベースとに分離
して、パッケージベースと半導体チップとが同一平面形
状及び平面寸法に形成する半導体装置が開示されてい
る。
して、ワイヤボンディングを用いない構造が提案されて
いる。例えば、特許第２８００８０６号公報には、複数
の半導体チップに相当する素子が形成されている半導体
基板を、半導体チップを個々に搭載可能な電極及び外部
接続用電極が形成されているパッケージ基板に搭載し、
半導体基板とパッケージ基板とを相互に電気接続し、そ
の後半導体基板とパッケージ基板とを一体的に切断し
て、複数個の半導体チップとパッケージベースとに分離
して、パッケージベースと半導体チップとが同一平面形
状及び平面寸法に形成する半導体装置が開示されてい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、特許第
２８００８０６号公報においては、上述した構成の半導
体装置を他のプリント基板等に組み込む際の位置合わせ
に関しては、何ら考慮されておらず、半導体装置を他の
プリント基板等の適切な位置に組み込むことは難しく、
半導体装置の位置合わせ精度が低下する問題を含んでい
る。
２８００８０６号公報においては、上述した構成の半導
体装置を他のプリント基板等に組み込む際の位置合わせ
に関しては、何ら考慮されておらず、半導体装置を他の
プリント基板等の適切な位置に組み込むことは難しく、
半導体装置の位置合わせ精度が低下する問題を含んでい
る。
【０００４】本発明は上述の点に鑑みてなされたもの
で、パッケージベースに半導体チップが搭載され、この
パッケージベースに設けられた外部接続用電極と前記半
導体チップとが電気接続される構成の半導体装置の位置
合わせ精度を向上させることが可能な半導体装置及びそ
の製造方法を提供することを目的とする。
で、パッケージベースに半導体チップが搭載され、この
パッケージベースに設けられた外部接続用電極と前記半
導体チップとが電気接続される構成の半導体装置の位置
合わせ精度を向上させることが可能な半導体装置及びそ
の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明に係る半導体装置
は、パッケージベースに半導体チップが搭載され、パッ
ケージベースに設けられた外部接続用電極と半導体チッ
プとが電気接続されてなる半導体装置であって、パッケ
ージベースの半導体チップと対向する面の裏面に、パッ
ケージベースの位置合わせのための凹部が形成されてい
ることを特徴としている。
は、パッケージベースに半導体チップが搭載され、パッ
ケージベースに設けられた外部接続用電極と半導体チッ
プとが電気接続されてなる半導体装置であって、パッケ
ージベースの半導体チップと対向する面の裏面に、パッ
ケージベースの位置合わせのための凹部が形成されてい
ることを特徴としている。
【０００６】このような構成を採用した場合、パッケー
ジベースの半導体チップと対向する面の裏面に形成され
た凹部を基準として、半導体チップ及びパッケージベー
スを備えた半導体装置の搭載位置、搭載方向等の位置合
わせを行えるので、外部基板等に半導体装置を搭載する
際の位置合わせ精度を向上させることが可能となる。
ジベースの半導体チップと対向する面の裏面に形成され
た凹部を基準として、半導体チップ及びパッケージベー
スを備えた半導体装置の搭載位置、搭載方向等の位置合
わせを行えるので、外部基板等に半導体装置を搭載する
際の位置合わせ精度を向上させることが可能となる。
【０００７】また、凹部は、パッケージベースの端部の
少なくとも２箇所に、端部が切り欠かれるように形成さ
れていることが好ましい。このような構成を採用した場
合、パッケージベースの端部に形成された少なくとも２
箇所の凹部により、半導体装置の搭載位置、搭載方向等
の位置合わせを行えるので、外部基板等への半導体装置
を搭載する際の位置合わせ精度を更に向上させて、特
に、適切な位置に正確に搭載することが可能となる。
少なくとも２箇所に、端部が切り欠かれるように形成さ
れていることが好ましい。このような構成を採用した場
合、パッケージベースの端部に形成された少なくとも２
箇所の凹部により、半導体装置の搭載位置、搭載方向等
の位置合わせを行えるので、外部基板等への半導体装置
を搭載する際の位置合わせ精度を更に向上させて、特
に、適切な位置に正確に搭載することが可能となる。
【０００８】また、凹部は、パッケージベースの平面内
の少なくとも２箇所に形成されていることが好ましい。
このような構成を採用した場合、パッケージベースの平
面内に形成された少なくとも２箇所の凹部により、半導
体装置の搭載位置、搭載方向等の位置合わせを行えるの
で、外部基板等への半導体装置を搭載する際の位置合わ
せ精度を更に向上させて、特に、適切な位置に正確に搭
載することが可能となる。
の少なくとも２箇所に形成されていることが好ましい。
このような構成を採用した場合、パッケージベースの平
面内に形成された少なくとも２箇所の凹部により、半導
体装置の搭載位置、搭載方向等の位置合わせを行えるの
で、外部基板等への半導体装置を搭載する際の位置合わ
せ精度を更に向上させて、特に、適切な位置に正確に搭
載することが可能となる。
【０００９】また、本発明に係る半導体装置は、パッケ
ージベースに半導体チップが搭載され、パッケージベー
スに設けられた外部接続用電極と半導体チップとが電気
接続されてなる半導体装置であって、パッケージベース
の半導体チップと対向する面と半導体チップとは同一平
面形状及び平面寸法を有し、平面視で矩形に形成されて
おり、パッケージベースの端部の少なくとも２箇所に
は、端部が切り欠かれるようにパッケージベースの位置
合わせのための凹部が設けられていることを特徴として
いる。
ージベースに半導体チップが搭載され、パッケージベー
スに設けられた外部接続用電極と半導体チップとが電気
接続されてなる半導体装置であって、パッケージベース
の半導体チップと対向する面と半導体チップとは同一平
面形状及び平面寸法を有し、平面視で矩形に形成されて
おり、パッケージベースの端部の少なくとも２箇所に
は、端部が切り欠かれるようにパッケージベースの位置
合わせのための凹部が設けられていることを特徴として
いる。
【００１０】このような構成を採用した場合、パッケー
ジベースの端部の少なくとも２箇所が切り欠かれるよう
にして設けられた凹部を基準として、半導体チップ及び
パッケージベースを備えた半導体装置の搭載位置、搭載
方向等の位置合わせを確実に行えるので、外部基板等に
半導体装置を搭載する際の位置合わせ精度を向上させる
ことが可能となる。
ジベースの端部の少なくとも２箇所が切り欠かれるよう
にして設けられた凹部を基準として、半導体チップ及び
パッケージベースを備えた半導体装置の搭載位置、搭載
方向等の位置合わせを確実に行えるので、外部基板等に
半導体装置を搭載する際の位置合わせ精度を向上させる
ことが可能となる。
【００１１】また、本発明に係る半導体装置は、パッケ
ージベースに半導体チップが搭載され、パッケージベー
スに設けられた外部接続用電極と半導体チップとが電気
接続されてなる半導体装置であって、パッケージベース
の半導体チップと対向する面と半導体チップとは同一平
面形状及び平面寸法を有して平面視で矩形に形成されて
おり、パッケージベースの半導体チップと対向する面の
裏面の平面内に、パッケージベースの位置合わせのため
の凹部が少なくとも２箇所設けられていることを特徴と
している。
ージベースに半導体チップが搭載され、パッケージベー
スに設けられた外部接続用電極と半導体チップとが電気
接続されてなる半導体装置であって、パッケージベース
の半導体チップと対向する面と半導体チップとは同一平
面形状及び平面寸法を有して平面視で矩形に形成されて
おり、パッケージベースの半導体チップと対向する面の
裏面の平面内に、パッケージベースの位置合わせのため
の凹部が少なくとも２箇所設けられていることを特徴と
している。
【００１２】このような構成を採用した場合、パッケー
ジベースの半導体チップと対向する面の裏面の平面内に
設けられる少なくとも２箇所の凹部を基準として、半導
体チップ及びパッケージベースを備えた半導体装置の搭
載位置、搭載方向等の位置合わせを確実に行えるので、
外部基板等に半導体装置を搭載する際の位置合わせ精度
を向上させることが可能となる。
ジベースの半導体チップと対向する面の裏面の平面内に
設けられる少なくとも２箇所の凹部を基準として、半導
体チップ及びパッケージベースを備えた半導体装置の搭
載位置、搭載方向等の位置合わせを確実に行えるので、
外部基板等に半導体装置を搭載する際の位置合わせ精度
を向上させることが可能となる。
【００１３】また、凹部は、パッケージベースを貫通し
て形成されていることが好ましい。このような構造を採
用した場合には、半導体装置を実装する際には位置合わ
せに使用可能となり、後述する絶縁性樹脂を充填する際
にはエアーの逃げ道として機能させることが可能とな
る。
て形成されていることが好ましい。このような構造を採
用した場合には、半導体装置を実装する際には位置合わ
せに使用可能となり、後述する絶縁性樹脂を充填する際
にはエアーの逃げ道として機能させることが可能とな
る。
【００１４】また、パッケージベースは、光学的に透明
な部材からなり、半導体チップのパッケージベースと対
向する面には、光を受光する受光部あるいは発光する発
光部が設けられていることが好ましい。このような構成
を採用した場合、半導体装置自体を、半導体チップのパ
ッケージベースに対向する面を発光面あるいは受光面と
する光半導体装置として機能させることが可能である。
ここで、光学的に透明とは、所定波長の光に対して透過
性の極めて高い状態のことをいう。
な部材からなり、半導体チップのパッケージベースと対
向する面には、光を受光する受光部あるいは発光する発
光部が設けられていることが好ましい。このような構成
を採用した場合、半導体装置自体を、半導体チップのパ
ッケージベースに対向する面を発光面あるいは受光面と
する光半導体装置として機能させることが可能である。
ここで、光学的に透明とは、所定波長の光に対して透過
性の極めて高い状態のことをいう。
【００１５】また、凹部は、半導体チップの受光部ある
いは発光部が形成された部分の外側部分に対向するパッ
ケージベース部分の裏面に形成されていることが好まし
い。このような構成を採用した場合、凹部が、平面視
で、素子の受光部あるいは発光部と重ならない位置に形
成されることになり、凹部により光の受光あるいは発光
を妨げられることが回避され、素子の受光性能あるいは
発光性能が低下することを防止することが可能となる。
いは発光部が形成された部分の外側部分に対向するパッ
ケージベース部分の裏面に形成されていることが好まし
い。このような構成を採用した場合、凹部が、平面視
で、素子の受光部あるいは発光部と重ならない位置に形
成されることになり、凹部により光の受光あるいは発光
を妨げられることが回避され、素子の受光性能あるいは
発光性能が低下することを防止することが可能となる。
【００１６】また、半導体チップとパッケージベースと
の間に所定幅の間隙を形成した状態で、半導体チップと
外部接続用電極とが電気接続されており、半導体チップ
とパッケージベースとの間に形成された所定幅の間隙に
は、絶縁性樹脂が充填されて、硬化されていることが好
ましい。このような構成を採用した場合、パッケージベ
ースに設けられた外部接続用電極と半導体チップとが電
気接続される部位を確実に保護することができると共
に、半導体チップとパッケージベースとが絶縁性樹脂に
より接着され、機械的強度を増大させることができる。
の間に所定幅の間隙を形成した状態で、半導体チップと
外部接続用電極とが電気接続されており、半導体チップ
とパッケージベースとの間に形成された所定幅の間隙に
は、絶縁性樹脂が充填されて、硬化されていることが好
ましい。このような構成を採用した場合、パッケージベ
ースに設けられた外部接続用電極と半導体チップとが電
気接続される部位を確実に保護することができると共
に、半導体チップとパッケージベースとが絶縁性樹脂に
より接着され、機械的強度を増大させることができる。
【００１７】本発明に係る半導体装置の製造方法は、複
数の半導体チップに相当する素子が形成されている半導
体基板を、半導体チップを個々に搭載可能な電極及び外
部接続用電極が形成されると共に、半導体基板と対向す
る面の裏面に各素子に対して凹部が形成されているパッ
ケージ基板に搭載し、半導体基板とパッケージ基板とを
相互に電気接続する工程と、半導体基板とパッケージ基
板とを一体的に切断して、複数個の半導体チップとパッ
ケージベースとに分離する工程と、を含むことを特徴と
している。
数の半導体チップに相当する素子が形成されている半導
体基板を、半導体チップを個々に搭載可能な電極及び外
部接続用電極が形成されると共に、半導体基板と対向す
る面の裏面に各素子に対して凹部が形成されているパッ
ケージ基板に搭載し、半導体基板とパッケージ基板とを
相互に電気接続する工程と、半導体基板とパッケージ基
板とを一体的に切断して、複数個の半導体チップとパッ
ケージベースとに分離する工程と、を含むことを特徴と
している。
【００１８】このような構成を採用した場合、半導体基
板を半導体基板と対向する面の裏面に各素子に対して凹
部が形成されているパッケージ基板に搭載した後に、半
導体基板とパッケージ基板とを一体的に切断して、複数
個の半導体チップとパッケージベースとに分離して個々
の半導体装置を形成しているので、パッケージベースの
半導体チップと対向する面の裏面に凹部が形成され、こ
の凹部を基準として、半導体装置の搭載位置、搭載方向
等の位置合わせを行え、外部基板等への半導体装置を搭
載する際の位置合わせ精度を向上させることが可能とな
る。また、パッケージベースの半導体チップと対向する
面の裏面に凹部が形成された半導体装置を容易に製造す
ることも可能となる。
板を半導体基板と対向する面の裏面に各素子に対して凹
部が形成されているパッケージ基板に搭載した後に、半
導体基板とパッケージ基板とを一体的に切断して、複数
個の半導体チップとパッケージベースとに分離して個々
の半導体装置を形成しているので、パッケージベースの
半導体チップと対向する面の裏面に凹部が形成され、こ
の凹部を基準として、半導体装置の搭載位置、搭載方向
等の位置合わせを行え、外部基板等への半導体装置を搭
載する際の位置合わせ精度を向上させることが可能とな
る。また、パッケージベースの半導体チップと対向する
面の裏面に凹部が形成された半導体装置を容易に製造す
ることも可能となる。
【００１９】また、凹部を、半導体基板とパッケージ基
板とを一体的に切断する際の切断軌跡上に形成し、半導
体基板とパッケージ基板とを一体的に切断する際に、凹
部を横断して切断することが好ましい。このような構成
を採用した場合、凹部を横断して、半導体基板とパッケ
ージ基板とを一体的に切断するので、個々の半導体装置
に分離した際に、凹部の一部がパッケージベースの端部
に切り欠かれた状態で残ることになる。このパッケージ
ベースの端部に切り欠かれた状態で残る凹部の一部を位
置決めのための位置決め部として用いることができ、パ
ッケージベースの端部に容易に位置決めのための位置決
め部を設けることが可能となる。
板とを一体的に切断する際の切断軌跡上に形成し、半導
体基板とパッケージ基板とを一体的に切断する際に、凹
部を横断して切断することが好ましい。このような構成
を採用した場合、凹部を横断して、半導体基板とパッケ
ージ基板とを一体的に切断するので、個々の半導体装置
に分離した際に、凹部の一部がパッケージベースの端部
に切り欠かれた状態で残ることになる。このパッケージ
ベースの端部に切り欠かれた状態で残る凹部の一部を位
置決めのための位置決め部として用いることができ、パ
ッケージベースの端部に容易に位置決めのための位置決
め部を設けることが可能となる。
【００２０】また、凹部を、素子に対して複数設けるこ
とが好ましい。このような構成を採用した場合、個々の
半導体装置に分離した際に、凹部の一部が複数個パッケ
ージベースの端部に切り欠かれた状態で残ることにな
り、特に、半導体装置の搭載位置の位置合わせを確実に
行えるので、外部基板等への半導体装置を搭載する際の
位置合わせ精度を更に向上させることが可能となる。
とが好ましい。このような構成を採用した場合、個々の
半導体装置に分離した際に、凹部の一部が複数個パッケ
ージベースの端部に切り欠かれた状態で残ることにな
り、特に、半導体装置の搭載位置の位置合わせを確実に
行えるので、外部基板等への半導体装置を搭載する際の
位置合わせ精度を更に向上させることが可能となる。
【００２１】また、凹部を、パッケージ基板を貫通して
形成し、半導体基板をパッケージ基板に搭載する際に、
半導体基板とパッケージ基板との間に所定幅の間隙を形
成し、間隙に、絶縁性樹脂を充填する工程を含むことが
好ましい。このような構成を採用した場合、絶縁性樹脂
を充填する際に、半導体基板とパッケージ基板との間に
形成された間隙に存在するエアが凹部を介して排出され
るので、絶縁性樹脂を速やかに充填することができると
共に、絶縁性樹脂を充填した後のエア残りの発生を抑制
することができる。特に、エア残りの発生を抑制するこ
とにより、半導体装置の温度変化により生じる応力の分
布をより均一にでき、素子あるいは半導体基板とパッケ
ージ基板との電気接続部への応力の作用が抑制されて、
これらの部分の破損を防ぎ、半導体装置の温度変化に対
する信頼性の低下を防ぐことが可能となる。
形成し、半導体基板をパッケージ基板に搭載する際に、
半導体基板とパッケージ基板との間に所定幅の間隙を形
成し、間隙に、絶縁性樹脂を充填する工程を含むことが
好ましい。このような構成を採用した場合、絶縁性樹脂
を充填する際に、半導体基板とパッケージ基板との間に
形成された間隙に存在するエアが凹部を介して排出され
るので、絶縁性樹脂を速やかに充填することができると
共に、絶縁性樹脂を充填した後のエア残りの発生を抑制
することができる。特に、エア残りの発生を抑制するこ
とにより、半導体装置の温度変化により生じる応力の分
布をより均一にでき、素子あるいは半導体基板とパッケ
ージ基板との電気接続部への応力の作用が抑制されて、
これらの部分の破損を防ぎ、半導体装置の温度変化に対
する信頼性の低下を防ぐことが可能となる。
【００２２】また、パッケージベースは光に対して光学
的に透明な部材からなると共に、素子は光を受光あるい
は発光する素子であって、凹部を、半導体基板の素子の
受光部あるいは発光部が形成された部分の外側部分に対
向するパッケージ基板部分の裏面に形成することが好ま
しい。このような構成を採用した場合、凹部が、平面視
で、素子の受光部あるいは発光部と重ならない位置に形
成されることになり、凹部により、素子による光の受光
あるいは発光を妨げられることが回避され、素子の受光
性能あるいは発光性能が低下することを防止することが
可能となる。ここで、光学的に透明とは、所定波長の光
に対して透過性の極めて高い状態のことをいう。
的に透明な部材からなると共に、素子は光を受光あるい
は発光する素子であって、凹部を、半導体基板の素子の
受光部あるいは発光部が形成された部分の外側部分に対
向するパッケージ基板部分の裏面に形成することが好ま
しい。このような構成を採用した場合、凹部が、平面視
で、素子の受光部あるいは発光部と重ならない位置に形
成されることになり、凹部により、素子による光の受光
あるいは発光を妨げられることが回避され、素子の受光
性能あるいは発光性能が低下することを防止することが
可能となる。ここで、光学的に透明とは、所定波長の光
に対して透過性の極めて高い状態のことをいう。
【００２３】また、半導体基板のパッケージ基板と対向
する面の一部にアライメントパターンを形成し、パッケ
ージ基板の半導体基板と対向する面あるいはその裏面の
一部にアライメントパターンを形成し、半導体基板をパ
ッケージ基板に搭載する際に、これらのアライメントパ
ターンを利用して両者の位置決めを行うことが好まし
い。このような構成を採用した場合、パッケージ基板が
光学的に透明であることを利用して、パッケージ基板側
に位置決め用窓等を新たに形成することなく、半導体基
板とパッケージ基板との位置決めを行うことができ、半
導体装置の製造工程の簡略化を図ることが可能となる。
する面の一部にアライメントパターンを形成し、パッケ
ージ基板の半導体基板と対向する面あるいはその裏面の
一部にアライメントパターンを形成し、半導体基板をパ
ッケージ基板に搭載する際に、これらのアライメントパ
ターンを利用して両者の位置決めを行うことが好まし
い。このような構成を採用した場合、パッケージ基板が
光学的に透明であることを利用して、パッケージ基板側
に位置決め用窓等を新たに形成することなく、半導体基
板とパッケージ基板との位置決めを行うことができ、半
導体装置の製造工程の簡略化を図ることが可能となる。
【００２４】
【発明の実施の形態】本発明の実施の形態を図面に基づ
いて説明する。なお、図面の説明において同一の要素に
は同一の符号を付しており、重複する説明は省略する。
いて説明する。なお、図面の説明において同一の要素に
は同一の符号を付しており、重複する説明は省略する。
【００２５】（第１実施形態）図１は、本発明による半
導体装置の第１実施形態を、製造工程順に説明する説明
図であり、図２は半導体基板の平面図、図４はパッケー
ジ基板の平面図である。図１（ａ）に示されるように、
シリコン等の半導体基板１０は、一方の面１０ａに、ボ
ンディングパッド１１と、パッケージ基板２０に対する
半導体基板１０の位置合わせを行うための第１アライメ
ントパターン１２が形成されている。ボンディングパッ
ド１１上には、電気接続用に、Ａｕあるいは半田等によ
るバンプ１３が設けられている。
導体装置の第１実施形態を、製造工程順に説明する説明
図であり、図２は半導体基板の平面図、図４はパッケー
ジ基板の平面図である。図１（ａ）に示されるように、
シリコン等の半導体基板１０は、一方の面１０ａに、ボ
ンディングパッド１１と、パッケージ基板２０に対する
半導体基板１０の位置合わせを行うための第１アライメ
ントパターン１２が形成されている。ボンディングパッ
ド１１上には、電気接続用に、Ａｕあるいは半田等によ
るバンプ１３が設けられている。
【００２６】半導体基板１０は、図２に示されるよう
に、後に切断分離される多数個の半導体チップ１を含ん
でいる。各半導体チップ１は、図３に示されるように、
所定波長（例えば、近紫外から近赤外までの波長）の光
を受光する受光部１４を有しており、受光部１４の外側
にボンディングパッド１１（本実施形態においては、４
箇所）が設けられている。第１アライメントパターン１
２は、図２に示されるように、半導体基板１０の直径方
向の外周部分の２箇所に設けられており、フォトエッチ
ング技術等を用いて「＋」字状に形成されている。この
第１アライメントパターン１２は、ボンディングパッド
１１と同じ配線を利用して形成することも可能である。
に、後に切断分離される多数個の半導体チップ１を含ん
でいる。各半導体チップ１は、図３に示されるように、
所定波長（例えば、近紫外から近赤外までの波長）の光
を受光する受光部１４を有しており、受光部１４の外側
にボンディングパッド１１（本実施形態においては、４
箇所）が設けられている。第１アライメントパターン１
２は、図２に示されるように、半導体基板１０の直径方
向の外周部分の２箇所に設けられており、フォトエッチ
ング技術等を用いて「＋」字状に形成されている。この
第１アライメントパターン１２は、ボンディングパッド
１１と同じ配線を利用して形成することも可能である。
【００２７】先ず、この半導体基板１０を、図１（ｂ）
に示されるように、半導体基板１０より大きい面積を有
した矩形のパッケージ基板２０上に搭載し、一体化す
る。パッケージ基板２０は、受光部１４が受光する光の
波長に対して光学的に透明な、透光性ガラスからなる。
パッケージ基板２０の一方の面２０ａには、第１配線電
極２１と、パッケージ基板２０に対する半導体基板１０
の位置合わせを行うための第２アライメントパターン２
２とが形成されている。パッケージ基板２０の他方の面
２０ｂには、外部基板（図示せず）と接続される第２配
線電極２３が形成されており、この第２配線電極２３に
は、外部基板（図示せず）との接続用に、Ａｕあるいは
半田等によるバンプ２４が設けられている。また、パッ
ケージ基板２０には、図１（ｂ）及び図４に示されるよ
うに、パッケージ基板２０を貫通する貫通孔２５が、フ
ォトエッチング技術を用いて形成されている。ここで、
第１配線電極２１及び第２配線電極２３は、各請求項に
おける外部接続用電極を構成している。貫通孔２５は、
各請求項における凹部を構成している。
に示されるように、半導体基板１０より大きい面積を有
した矩形のパッケージ基板２０上に搭載し、一体化す
る。パッケージ基板２０は、受光部１４が受光する光の
波長に対して光学的に透明な、透光性ガラスからなる。
パッケージ基板２０の一方の面２０ａには、第１配線電
極２１と、パッケージ基板２０に対する半導体基板１０
の位置合わせを行うための第２アライメントパターン２
２とが形成されている。パッケージ基板２０の他方の面
２０ｂには、外部基板（図示せず）と接続される第２配
線電極２３が形成されており、この第２配線電極２３に
は、外部基板（図示せず）との接続用に、Ａｕあるいは
半田等によるバンプ２４が設けられている。また、パッ
ケージ基板２０には、図１（ｂ）及び図４に示されるよ
うに、パッケージ基板２０を貫通する貫通孔２５が、フ
ォトエッチング技術を用いて形成されている。ここで、
第１配線電極２１及び第２配線電極２３は、各請求項に
おける外部接続用電極を構成している。貫通孔２５は、
各請求項における凹部を構成している。
【００２８】第１配線電極２１は、図４及び図５に示さ
れるように、受光部１４に対応する位置の外側で半導体
基板１０のバンプ１３（ボンディングパッド１１）と対
応する位置に設けられており、パッケージ基板２０を貫
通して設けられたスルーホール２６内部の配線電極（図
示せず）を介して第２配線電極２３と導通されている。
第２アライメントパターン２２は、同じく図４に示され
るように、半導体基板１０の第１アライメントパターン
１２が形成された位置に対応する位置に、２箇所設けら
れており、フォトエッチング技術等を用いて第１アライ
メントパターン１２より大きい「＋」字状に形成されて
いる。貫通孔２５は、図５に示されるように、後に半導
体基板１０とパッケージ基板２０とを一体的に切断する
際の切断軌跡Ｃ上に形成されており、受光部１４に対応
する位置Ｄの外側で、矩形に形成される各半導体チップ
１の角部に対応する位置するように設けられる。
れるように、受光部１４に対応する位置の外側で半導体
基板１０のバンプ１３（ボンディングパッド１１）と対
応する位置に設けられており、パッケージ基板２０を貫
通して設けられたスルーホール２６内部の配線電極（図
示せず）を介して第２配線電極２３と導通されている。
第２アライメントパターン２２は、同じく図４に示され
るように、半導体基板１０の第１アライメントパターン
１２が形成された位置に対応する位置に、２箇所設けら
れており、フォトエッチング技術等を用いて第１アライ
メントパターン１２より大きい「＋」字状に形成されて
いる。貫通孔２５は、図５に示されるように、後に半導
体基板１０とパッケージ基板２０とを一体的に切断する
際の切断軌跡Ｃ上に形成されており、受光部１４に対応
する位置Ｄの外側で、矩形に形成される各半導体チップ
１の角部に対応する位置するように設けられる。
【００２９】半導体基板１０をパッケージ基板２０に搭
載する際には、半導体基板１０の受光部１４及び第１ア
ライメントパターン１２が形成された一方の面１０ａと
パッケージ基板２０の第２アライメントパターン２２が
形成された一方の面２０ａとを対向させた状態で、パッ
ケージ基板２０に形成された第２アライメントパターン
２２と半導体基板１０に形成された第１アライメントパ
ターン１２とを合致させて、位置合わせを行う（図６に
示された状態）。半導体基板１０とパッケージ基板２０
との位置合わせが終わった後、パッケージ基板２０の第
１配線電極２１と半導体基板１０のバンプ１３とを公知
の熱圧着等の接続技術を用いて接続（フリップチップ接
続）する。半導体基板１０とパッケージ基板２０とが電
気接続された状態（図１（ｂ）に示された状態）におい
て、半導体基板１０とパッケージ基板２０との間には所
定幅（例えば、１００μm程度）の間隙３０が形成され
ており、この間隙３０の幅はボンディングパッド１１、
バンプ１３及び第１配線電極２１の厚さにより規定、管
理されることになる。
載する際には、半導体基板１０の受光部１４及び第１ア
ライメントパターン１２が形成された一方の面１０ａと
パッケージ基板２０の第２アライメントパターン２２が
形成された一方の面２０ａとを対向させた状態で、パッ
ケージ基板２０に形成された第２アライメントパターン
２２と半導体基板１０に形成された第１アライメントパ
ターン１２とを合致させて、位置合わせを行う（図６に
示された状態）。半導体基板１０とパッケージ基板２０
との位置合わせが終わった後、パッケージ基板２０の第
１配線電極２１と半導体基板１０のバンプ１３とを公知
の熱圧着等の接続技術を用いて接続（フリップチップ接
続）する。半導体基板１０とパッケージ基板２０とが電
気接続された状態（図１（ｂ）に示された状態）におい
て、半導体基板１０とパッケージ基板２０との間には所
定幅（例えば、１００μm程度）の間隙３０が形成され
ており、この間隙３０の幅はボンディングパッド１１、
バンプ１３及び第１配線電極２１の厚さにより規定、管
理されることになる。
【００３０】半導体基板１０をパッケージ基板２０に搭
載し一体化すると、図１（ｃ）に示されるように、半導
体基板１０とパッケージ基板２０との間に形成された間
隙３０に、アンダーフィル樹脂３１を充填し、硬化させ
る。アンダーフィル樹脂３１は、受光部１４が受光する
光の波長に対して光学的に透明で且つ絶縁性を有してお
り、例えば、シリコーン樹脂等にて構成される。
載し一体化すると、図１（ｃ）に示されるように、半導
体基板１０とパッケージ基板２０との間に形成された間
隙３０に、アンダーフィル樹脂３１を充填し、硬化させ
る。アンダーフィル樹脂３１は、受光部１４が受光する
光の波長に対して光学的に透明で且つ絶縁性を有してお
り、例えば、シリコーン樹脂等にて構成される。
【００３１】しかる上で、公知のダイシング技術等を用
いて、一体化された半導体基板１０及びパッケージ基板
２０を同時に切断する。一体化された半導体基板１０及
びパッケージ基板２０は、半導体基板１０の他方の面１
０ｂ（パッケージ基板２０と対向する面の裏面）を下面
とされた状態（図１（ｃ）に示される状態）で、ダイシ
ング装置（図示せず）に固定される。半導体基板１０及
びパッケージ基板２０がダイシング装置に固定される
と、パッケージ基板２０の他方の面２０ｂ（半導体基板
１０と対向する面の裏面）に形成された目印パターン
（図示せず）等を基準として、一体化された半導体基板
１０及びパッケージ基板２０が一体的に切断されて、図
１（ｄ）に示されるように、複数個の半導体装置Ａ１に
分離される。半導体基板１０及びパッケージ基板２０
は、２５μｍ程度の厚さを有する切刃を用いて、貫通孔
２５を横断して切断される。
いて、一体化された半導体基板１０及びパッケージ基板
２０を同時に切断する。一体化された半導体基板１０及
びパッケージ基板２０は、半導体基板１０の他方の面１
０ｂ（パッケージ基板２０と対向する面の裏面）を下面
とされた状態（図１（ｃ）に示される状態）で、ダイシ
ング装置（図示せず）に固定される。半導体基板１０及
びパッケージ基板２０がダイシング装置に固定される
と、パッケージ基板２０の他方の面２０ｂ（半導体基板
１０と対向する面の裏面）に形成された目印パターン
（図示せず）等を基準として、一体化された半導体基板
１０及びパッケージ基板２０が一体的に切断されて、図
１（ｄ）に示されるように、複数個の半導体装置Ａ１に
分離される。半導体基板１０及びパッケージ基板２０
は、２５μｍ程度の厚さを有する切刃を用いて、貫通孔
２５を横断して切断される。
【００３２】上述したようにして製造された半導体装置
Ａ１は、図１（ｄ）及び図７に示されるように、パッケ
ージ基板２０から分割された平面視矩形の四角の欠けた
形状のパッケージベース２と、半導体基板１０から分割
された平面視矩形の半導体チップ１とを有することにな
る。半導体チップ１の一方の面を１ａ、他方の面を１
ｂ、パッケージベース２の一方の面を２ａ、他方の面を
２ｂとする。半導体チップ１の一方の面１ａ（パッケー
ジベース２と対向する面）には、受光部１４が設けられ
ており、この受光部１４がパッケージベース２を透過し
た所定波長の光を受光することにより生成される信号
は、受光部１４からボンディングパッド１１、バンプ１
３、第１配線電極２１、スルーホール２６内部の配線電
極（図示せず）、第２配線電極２３及びバンプ２４を介
して、外部基板の電極（図示せず）に送られる。パッケ
ージベース２の角部（４箇所）には、貫通孔２５を横断
して半導体基板１０とパッケージ基板２０とを一体的に
切断したので、個々の半導体装置Ａ１に分離した際に、
貫通孔２５の一部がパッケージベース２の角部を切り欠
いた状態の凹部３として残り、この凹部３が位置決めの
ための位置決め部として用いられる。この半導体装置Ａ
１を外部基板（図示せず）に搭載する際には、図９に示
されるように、対角２箇所の凹部３に対して外部基板側
に設けられる２本のガイドピン４０を立てて位置合わせ
を行う。
Ａ１は、図１（ｄ）及び図７に示されるように、パッケ
ージ基板２０から分割された平面視矩形の四角の欠けた
形状のパッケージベース２と、半導体基板１０から分割
された平面視矩形の半導体チップ１とを有することにな
る。半導体チップ１の一方の面を１ａ、他方の面を１
ｂ、パッケージベース２の一方の面を２ａ、他方の面を
２ｂとする。半導体チップ１の一方の面１ａ（パッケー
ジベース２と対向する面）には、受光部１４が設けられ
ており、この受光部１４がパッケージベース２を透過し
た所定波長の光を受光することにより生成される信号
は、受光部１４からボンディングパッド１１、バンプ１
３、第１配線電極２１、スルーホール２６内部の配線電
極（図示せず）、第２配線電極２３及びバンプ２４を介
して、外部基板の電極（図示せず）に送られる。パッケ
ージベース２の角部（４箇所）には、貫通孔２５を横断
して半導体基板１０とパッケージ基板２０とを一体的に
切断したので、個々の半導体装置Ａ１に分離した際に、
貫通孔２５の一部がパッケージベース２の角部を切り欠
いた状態の凹部３として残り、この凹部３が位置決めの
ための位置決め部として用いられる。この半導体装置Ａ
１を外部基板（図示せず）に搭載する際には、図９に示
されるように、対角２箇所の凹部３に対して外部基板側
に設けられる２本のガイドピン４０を立てて位置合わせ
を行う。
【００３３】上述した第１実施形態によれば、後に半導
体基板１０とパッケージ基板２０とを一体的に切断する
際の切断軌跡Ｃ上となる、各受光部１４に対応する位置
Ｄの外側で且つ矩形に形成される各半導体チップ１の角
部に対応する位置になるように貫通孔２５をパッケージ
基板２０に形成し、このパッケージ基板２０に半導体基
板１０を搭載した後に、半導体基板１０とパッケージ基
板２０とを一体的に且つ貫通孔２５を横断して切断し
て、複数個の半導体チップ１とパッケージベース２とに
分離して個々の半導体装置Ａ１を形成しているので、個
々の半導体装置Ａ１に分離した際に、貫通孔２５の一部
がパッケージベース２の端部に切り欠いた状態の凹部３
として残ることになり、パッケージベース２の角部に容
易に位置決めのための位置決め部を設けることでき、パ
ッケージベース２に位置合わせのための凹部３が形成さ
れた半導体装置Ａ１を容易に製造することも可能とな
る。
体基板１０とパッケージ基板２０とを一体的に切断する
際の切断軌跡Ｃ上となる、各受光部１４に対応する位置
Ｄの外側で且つ矩形に形成される各半導体チップ１の角
部に対応する位置になるように貫通孔２５をパッケージ
基板２０に形成し、このパッケージ基板２０に半導体基
板１０を搭載した後に、半導体基板１０とパッケージ基
板２０とを一体的に且つ貫通孔２５を横断して切断し
て、複数個の半導体チップ１とパッケージベース２とに
分離して個々の半導体装置Ａ１を形成しているので、個
々の半導体装置Ａ１に分離した際に、貫通孔２５の一部
がパッケージベース２の端部に切り欠いた状態の凹部３
として残ることになり、パッケージベース２の角部に容
易に位置決めのための位置決め部を設けることでき、パ
ッケージベース２に位置合わせのための凹部３が形成さ
れた半導体装置Ａ１を容易に製造することも可能とな
る。
【００３４】また、パッケージ基板２０に貫通孔２５を
形成し、半導体基板１０とパッケージ基板２０との間に
所定幅の間隙３０を形成して半導体基板１０をパッケー
ジ基板２０に搭載し、この間隙３０に、アンダーフィル
樹脂３１を充填するので、アンダーフィル樹脂３１によ
りパッケージ基板２０に形成された第１配線電極２１と
半導体基板１０に形成されたバンプ１３との接続部位、
及び、バンプ１３とボンディングパッド１１との接続部
位を確実に保護することができると共に、半導体基板１
０とパッケージ基板２０とがアンダーフィル樹脂３１に
より接着され、機械的強度を増大させることができる。
アンダーフィル樹脂３１を充填する際に、半導体基板１
０とパッケージ基板２０との間に形成された間隙３０に
存在するエアが貫通孔２５を介して排出されるので、ア
ンダーフィル樹脂３１を速やかに充填することができる
と共に、アンダーフィル樹脂３１を充填した後のエア残
りの発生を抑制することができる。特に、エア残りの発
生を抑制することにより、半導体装置Ａ１の温度変化に
より生じるアンダーフィル樹脂３１内での応力分布をよ
り均一化でき、受光素子（半導体チップ１）自体、ある
いは、上述された接続部位への応力の作用が抑制され
て、これらの部分の破損を防ぎ、半導体装置Ａ１の温度
変化に対する信頼性の低下を防ぐことが可能となる。
形成し、半導体基板１０とパッケージ基板２０との間に
所定幅の間隙３０を形成して半導体基板１０をパッケー
ジ基板２０に搭載し、この間隙３０に、アンダーフィル
樹脂３１を充填するので、アンダーフィル樹脂３１によ
りパッケージ基板２０に形成された第１配線電極２１と
半導体基板１０に形成されたバンプ１３との接続部位、
及び、バンプ１３とボンディングパッド１１との接続部
位を確実に保護することができると共に、半導体基板１
０とパッケージ基板２０とがアンダーフィル樹脂３１に
より接着され、機械的強度を増大させることができる。
アンダーフィル樹脂３１を充填する際に、半導体基板１
０とパッケージ基板２０との間に形成された間隙３０に
存在するエアが貫通孔２５を介して排出されるので、ア
ンダーフィル樹脂３１を速やかに充填することができる
と共に、アンダーフィル樹脂３１を充填した後のエア残
りの発生を抑制することができる。特に、エア残りの発
生を抑制することにより、半導体装置Ａ１の温度変化に
より生じるアンダーフィル樹脂３１内での応力分布をよ
り均一化でき、受光素子（半導体チップ１）自体、ある
いは、上述された接続部位への応力の作用が抑制され
て、これらの部分の破損を防ぎ、半導体装置Ａ１の温度
変化に対する信頼性の低下を防ぐことが可能となる。
【００３５】また、パッケージ基板２０は、所定波長の
光に対して光学的に透明な透光性ガラスからなり、半導
体基板１０の一方の面１０ａ（パッケージ基板２０と対
向する面）の直径方向の外周部分に第１アライメントパ
ターン１２を形成し、パッケージ基板２０の一方の面２
０ａ（半導体基板１０と対向する面）の第１アライメン
トパターン１２と対応する位置に第２アライメントパタ
ーン２２を形成し、半導体基板１０をパッケージ基板２
０に搭載する際に、第１アライメントパターン１２及び
第２アライメントパターン２２を利用して両者の位置決
めを行うので、パッケージ基板２０が所定波長の光に対
して光学的に透明であることを利用して、パッケージ基
板２０側に位置決め用窓等を新たに形成することなく、
半導体基板１０とパッケージ基板２０との位置決めを行
うことができ、半導体装置Ａ１の製造工程の簡略化を図
ることが可能となる。
光に対して光学的に透明な透光性ガラスからなり、半導
体基板１０の一方の面１０ａ（パッケージ基板２０と対
向する面）の直径方向の外周部分に第１アライメントパ
ターン１２を形成し、パッケージ基板２０の一方の面２
０ａ（半導体基板１０と対向する面）の第１アライメン
トパターン１２と対応する位置に第２アライメントパタ
ーン２２を形成し、半導体基板１０をパッケージ基板２
０に搭載する際に、第１アライメントパターン１２及び
第２アライメントパターン２２を利用して両者の位置決
めを行うので、パッケージ基板２０が所定波長の光に対
して光学的に透明であることを利用して、パッケージ基
板２０側に位置決め用窓等を新たに形成することなく、
半導体基板１０とパッケージ基板２０との位置決めを行
うことができ、半導体装置Ａ１の製造工程の簡略化を図
ることが可能となる。
【００３６】一方、半導体装置Ａ１については、個々の
半導体装置Ａ１に分離した際に、貫通孔２５の一部がパ
ッケージベース２の角部を切り欠いた状態の凹部３とし
て残り、この凹部３を基準として、半導体装置Ａ１の搭
載位置、搭載方向等の位置合わせを行え、外部基板（図
示せず）への半導体装置Ａ１を搭載する際の位置合わせ
精度を向上させることが可能となる。また、貫通孔２５
はフォトエッチング技術を用いて形成されるので、より
高精度に位置合わせを行うことができる。本実施形態に
おいては、特に、半導体チップ１を受光素子としている
ことから、受光部１４が適切に光を受光するように、半
導体チップ１（半導体装置Ａ１）の搭載位置、搭載方向
等の位置合わせに対して、高精度さが求められるが、パ
ッケージベース２（半導体装置Ａ１）に位置決めのため
の凹部３が形成されるため、高精度に半導体チップ１
（半導体装置Ａ１）を搭載することが可能となる。
半導体装置Ａ１に分離した際に、貫通孔２５の一部がパ
ッケージベース２の角部を切り欠いた状態の凹部３とし
て残り、この凹部３を基準として、半導体装置Ａ１の搭
載位置、搭載方向等の位置合わせを行え、外部基板（図
示せず）への半導体装置Ａ１を搭載する際の位置合わせ
精度を向上させることが可能となる。また、貫通孔２５
はフォトエッチング技術を用いて形成されるので、より
高精度に位置合わせを行うことができる。本実施形態に
おいては、特に、半導体チップ１を受光素子としている
ことから、受光部１４が適切に光を受光するように、半
導体チップ１（半導体装置Ａ１）の搭載位置、搭載方向
等の位置合わせに対して、高精度さが求められるが、パ
ッケージベース２（半導体装置Ａ１）に位置決めのため
の凹部３が形成されるため、高精度に半導体チップ１
（半導体装置Ａ１）を搭載することが可能となる。
【００３７】また、凹部３が、平面視矩形のパッケージ
ベース２の各角部に設けられることから、受光素子（半
導体チップ１）に対して複数箇所設けられることになる
ので、半導体装置Ａ１の搭載位置の位置合わせを更に確
実に行え、外部基板（図示せず）への半導体装置Ａ１を
搭載する際の位置合わせ精度を更に向上させることが可
能となる。
ベース２の各角部に設けられることから、受光素子（半
導体チップ１）に対して複数箇所設けられることになる
ので、半導体装置Ａ１の搭載位置の位置合わせを更に確
実に行え、外部基板（図示せず）への半導体装置Ａ１を
搭載する際の位置合わせ精度を更に向上させることが可
能となる。
【００３８】また、貫通孔２５は、各受光部１４に対応
する位置Ｄの外側で且つ矩形に形成される各半導体チッ
プ１の角部に対応する位置になるようにパッケージ基板
２０に形成されるので、個々の半導体装置Ａ１に分離し
た際に、貫通孔２５の一部で構成される凹部３が、平面
視で、素子の受光部１４と重ならない位置に形成される
ことになり、受光部１４での光の受光が凹部３で妨げら
れることが回避され、受光部１４（受光素子）の受光性
能の低下を防止することが可能となる。
する位置Ｄの外側で且つ矩形に形成される各半導体チッ
プ１の角部に対応する位置になるようにパッケージ基板
２０に形成されるので、個々の半導体装置Ａ１に分離し
た際に、貫通孔２５の一部で構成される凹部３が、平面
視で、素子の受光部１４と重ならない位置に形成される
ことになり、受光部１４での光の受光が凹部３で妨げら
れることが回避され、受光部１４（受光素子）の受光性
能の低下を防止することが可能となる。
【００３９】なお、パッケージ基板２０に形成される貫
通孔２５の位置の変形例として、貫通孔２５を、半導体
基板１０とパッケージ基板２０とを一体的に切断する際
の切断軌跡Ｃ上に形成し、受光部１４に対応する位置Ｄ
の外側で、矩形に形成される各半導体チップ１の辺部に
対応する位置に設けてもよい。この場合には、図１０に
示されるように、個々の半導体装置Ａ２に分離した際
に、パッケージベース２の向かい合う２箇所の辺部に
は、貫通孔２５の一部がパッケージベース２の辺部を切
り欠いた状態の凹部４として残るようになり、この凹部
４が位置決めのための位置決め部として用いられる。貫
通孔２５（凹部４）は、４つの辺部の各々に設けるよう
にしてもよい。
通孔２５の位置の変形例として、貫通孔２５を、半導体
基板１０とパッケージ基板２０とを一体的に切断する際
の切断軌跡Ｃ上に形成し、受光部１４に対応する位置Ｄ
の外側で、矩形に形成される各半導体チップ１の辺部に
対応する位置に設けてもよい。この場合には、図１０に
示されるように、個々の半導体装置Ａ２に分離した際
に、パッケージベース２の向かい合う２箇所の辺部に
は、貫通孔２５の一部がパッケージベース２の辺部を切
り欠いた状態の凹部４として残るようになり、この凹部
４が位置決めのための位置決め部として用いられる。貫
通孔２５（凹部４）は、４つの辺部の各々に設けるよう
にしてもよい。
【００４０】また、貫通孔２５を、パッケージ基板２０
の半導体チップ１に対応する平面内に設けてもよい。こ
の場合には、図１１に示されるように、個々の半導体装
置Ａ３に分離した際に、パッケージベース２の平面内に
貫通孔２５（凹部５）が設けられ、この貫通孔２５（凹
部５）が位置決めのための位置決め部として用いられ
る。図１１にて示される変形例では、貫通孔２５を２箇
所設けているが、貫通孔２５の数はこれに限られるもの
ではない。図１１に示された半導体装置Ａ３は、「田」
の字状に配列された４つの受光部１４が形成されてお
り、各受光部１４は、Ａｌ配線５０等を介して、パッケ
ージベース２側の第１配線電極２１に接続されている。
貫通孔２５（凹部５）は、外周が略真円形の第１貫通孔
２５ａ（第１凹部５ａ）と、長軸方向が「田」の字状に
配列された４つの受光部１４の中心部及び第１貫通孔２
５ａ（第１凹部５ａ）の中心部を通る略長円形の外周を
有する第２貫通孔２５ｂ（第２凹部５ｂ）とを含んでい
る。
の半導体チップ１に対応する平面内に設けてもよい。こ
の場合には、図１１に示されるように、個々の半導体装
置Ａ３に分離した際に、パッケージベース２の平面内に
貫通孔２５（凹部５）が設けられ、この貫通孔２５（凹
部５）が位置決めのための位置決め部として用いられ
る。図１１にて示される変形例では、貫通孔２５を２箇
所設けているが、貫通孔２５の数はこれに限られるもの
ではない。図１１に示された半導体装置Ａ３は、「田」
の字状に配列された４つの受光部１４が形成されてお
り、各受光部１４は、Ａｌ配線５０等を介して、パッケ
ージベース２側の第１配線電極２１に接続されている。
貫通孔２５（凹部５）は、外周が略真円形の第１貫通孔
２５ａ（第１凹部５ａ）と、長軸方向が「田」の字状に
配列された４つの受光部１４の中心部及び第１貫通孔２
５ａ（第１凹部５ａ）の中心部を通る略長円形の外周を
有する第２貫通孔２５ｂ（第２凹部５ｂ）とを含んでい
る。
【００４１】この半導体装置Ａ３を外部基板（図示せ
ず）に搭載する際には、図１２に示されるように、第１
貫通孔２５ａ（第１凹部５ａ）及び第２貫通孔２５ｂ
（第２凹部５ｂ）に対して外部基板側に設けられる２本
のガイドピン４０を立てて位置合わせを行う。第１貫通
孔２５ａ（第１凹部５ａ）にガイドピンを立てることに
より受光部１４のＸＹ方向の原点を合わせ、第２貫通孔
２５ｂ（第２凹部５ｂ）にガイドピンを立てることによ
り受光部１４のＹ方向（あるいはＸ方向）を合わせるこ
とになり、受光部１４の高精度な位置合わせが可能とな
る。
ず）に搭載する際には、図１２に示されるように、第１
貫通孔２５ａ（第１凹部５ａ）及び第２貫通孔２５ｂ
（第２凹部５ｂ）に対して外部基板側に設けられる２本
のガイドピン４０を立てて位置合わせを行う。第１貫通
孔２５ａ（第１凹部５ａ）にガイドピンを立てることに
より受光部１４のＸＹ方向の原点を合わせ、第２貫通孔
２５ｂ（第２凹部５ｂ）にガイドピンを立てることによ
り受光部１４のＹ方向（あるいはＸ方向）を合わせるこ
とになり、受光部１４の高精度な位置合わせが可能とな
る。
【００４２】（第２実施形態）図１３は、本発明による
半導体装置の第２実施形態を、製造工程順に説明する説
明図である。第１実施形態においては、パッケージ基板
２０に貫通孔２５を設け、切断分離後の半導体装置Ａ１
の位置決めのための凹部３を形成していたが、第２実施
形態においては、図１３（ｂ）に示されるように、パッ
ケージ基板２０の他方の面２０ｂ側からパッケージ基板
２０の略半分の厚さまで切削して凹部２５を形成し、切
断分離後の半導体装置Ａ４の位置決めのための凹部３と
している。
半導体装置の第２実施形態を、製造工程順に説明する説
明図である。第１実施形態においては、パッケージ基板
２０に貫通孔２５を設け、切断分離後の半導体装置Ａ１
の位置決めのための凹部３を形成していたが、第２実施
形態においては、図１３（ｂ）に示されるように、パッ
ケージ基板２０の他方の面２０ｂ側からパッケージ基板
２０の略半分の厚さまで切削して凹部２５を形成し、切
断分離後の半導体装置Ａ４の位置決めのための凹部３と
している。
【００４３】上述した第２実施形態においても第１実施
形態と同様の作用効果を奏し、パッケージベース２の角
部に容易に位置決めのための位置決め部を設けることで
き、パッケージベース２に位置合わせのための凹部３が
形成された半導体装置Ａ４を容易に製造することも可能
となる。また、製造された半導体装置Ａ４も、この凹部
３を基準として、半導体装置Ａ４の搭載位置、搭載方向
等の位置合わせを行え、外部基板（図示せず）への半導
体装置Ａ４を搭載する際の位置合わせ精度を向上させる
ことが可能となる。
形態と同様の作用効果を奏し、パッケージベース２の角
部に容易に位置決めのための位置決め部を設けることで
き、パッケージベース２に位置合わせのための凹部３が
形成された半導体装置Ａ４を容易に製造することも可能
となる。また、製造された半導体装置Ａ４も、この凹部
３を基準として、半導体装置Ａ４の搭載位置、搭載方向
等の位置合わせを行え、外部基板（図示せず）への半導
体装置Ａ４を搭載する際の位置合わせ精度を向上させる
ことが可能となる。
【００４４】（第３実施形態）図１４は、本発明による
半導体装置の第３実施形態を、製造工程順に説明する説
明図である。第１実施形態においては、半導体基板１０
に形成される素子（半導体チップ１）を受光素子として
いるが、第３実施形態では光半導体素子以外の半導体素
子とし、パッケージ基板２０を透光性を有さないセラミ
ック基板としている。パッケージ基板２０には、図１４
（ｂ）に示されるように、第１アライメントパターン１
２に対応する位置にパッケージ基板２０を貫通する位置
合わせ用窓２７を形成し、この位置合わせ用窓２７と第
１アライメントパターン１２とにより、パッケージ基板
２０と半導体基板１０との位置合わせを行う。
半導体装置の第３実施形態を、製造工程順に説明する説
明図である。第１実施形態においては、半導体基板１０
に形成される素子（半導体チップ１）を受光素子として
いるが、第３実施形態では光半導体素子以外の半導体素
子とし、パッケージ基板２０を透光性を有さないセラミ
ック基板としている。パッケージ基板２０には、図１４
（ｂ）に示されるように、第１アライメントパターン１
２に対応する位置にパッケージ基板２０を貫通する位置
合わせ用窓２７を形成し、この位置合わせ用窓２７と第
１アライメントパターン１２とにより、パッケージ基板
２０と半導体基板１０との位置合わせを行う。
【００４５】上述した第３実施形態においても第１及び
第２実施形態と同様の作用効果を奏し、パッケージベー
ス２の角部に容易に位置決めのための位置決め部を設け
ることでき、パッケージベース２に位置合わせのための
凹部３が形成された半導体装置Ａ５を容易に製造するこ
とも可能となる。また、製造された半導体装置Ａ５も、
この凹部３を基準として、半導体装置Ａ５の搭載位置、
搭載方向等の位置合わせを行え、外部基板（図示せず）
への半導体装置Ａ５を搭載する際の位置合わせ精度を向
上させることが可能となる。
第２実施形態と同様の作用効果を奏し、パッケージベー
ス２の角部に容易に位置決めのための位置決め部を設け
ることでき、パッケージベース２に位置合わせのための
凹部３が形成された半導体装置Ａ５を容易に製造するこ
とも可能となる。また、製造された半導体装置Ａ５も、
この凹部３を基準として、半導体装置Ａ５の搭載位置、
搭載方向等の位置合わせを行え、外部基板（図示せず）
への半導体装置Ａ５を搭載する際の位置合わせ精度を向
上させることが可能となる。
【００４６】なお、第１及び第２実施形態において、半
導体基板１０（半導体チップ１）に形成される受光部１
４は、上述した波長範囲を受光するものに限られるもの
ではなく、狭帯域の波長を選択的に受光するものでもよ
い。また、半導体基板１０（半導体チップ１）には、受
光部１４に限られず、所定波長の光を発光する発光部が
形成されてもよい。また、第２アライメントパターン２
２をパッケージ基板２０の一方の面２０ａ（半導体基板
１０と対向する面）に形成しているが、パッケージ基板
２０は透光性ガラスからなるため、パッケージ基板２０
の他方の面２０ｂ（半導体基板１０と対向する面の裏
面）に形成してもよい。
導体基板１０（半導体チップ１）に形成される受光部１
４は、上述した波長範囲を受光するものに限られるもの
ではなく、狭帯域の波長を選択的に受光するものでもよ
い。また、半導体基板１０（半導体チップ１）には、受
光部１４に限られず、所定波長の光を発光する発光部が
形成されてもよい。また、第２アライメントパターン２
２をパッケージ基板２０の一方の面２０ａ（半導体基板
１０と対向する面）に形成しているが、パッケージ基板
２０は透光性ガラスからなるため、パッケージ基板２０
の他方の面２０ｂ（半導体基板１０と対向する面の裏
面）に形成してもよい。
【００４７】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、パッケージベースに半導体チップが搭載され、
このパッケージベースに設けられた外部接続用電極と前
記半導体チップとが電気接続される構成の半導体装置の
位置合わせ精度を向上させることが可能な半導体装置及
びその製造方法を提供することができる。
よれば、パッケージベースに半導体チップが搭載され、
このパッケージベースに設けられた外部接続用電極と前
記半導体チップとが電気接続される構成の半導体装置の
位置合わせ精度を向上させることが可能な半導体装置及
びその製造方法を提供することができる。
【図１】本発明による半導体装置の第１実施形態を、製
造工程順に説明する説明図である。
造工程順に説明する説明図である。
【図２】本発明による半導体装置の第１実施形態に含ま
れる、半導体基板の平面図である。
れる、半導体基板の平面図である。
【図３】本発明による半導体装置の第１実施形態に含ま
れる、半導体基板の要部拡大平面図である。
れる、半導体基板の要部拡大平面図である。
【図４】本発明による半導体装置の第１実施形態に含ま
れる、パッケージ基板の平面図である。
れる、パッケージ基板の平面図である。
【図５】本発明による半導体装置の第１実施形態に含ま
れる、パッケージ基板の要部拡大平面図である。
れる、パッケージ基板の要部拡大平面図である。
【図６】図１（ｃ）の状態における平面図である。
【図７】本発明による半導体装置の第１実施形態を示す
斜視図である。
斜視図である。
【図８】本発明による半導体装置の第１実施形態を示す
平面図である。
平面図である。
【図９】本発明による半導体装置の第１実施形態におい
て、ガイドピンにより位置決めされた状態を示す側面図
である。
て、ガイドピンにより位置決めされた状態を示す側面図
である。
【図１０】本発明による半導体装置の第１実施形態の変
形例を示す平面図である。
形例を示す平面図である。
【図１１】本発明による半導体装置の第１実施形態の変
形例を示す平面図である。
形例を示す平面図である。
【図１２】本発明による半導体装置の第１実施形態の変
形例において、ガイドピンにより位置決めされた状態を
示す側面図である。
形例において、ガイドピンにより位置決めされた状態を
示す側面図である。
【図１３】本発明による半導体装置の第２実施形態を、
製造工程順に説明する説明図である。
製造工程順に説明する説明図である。
【図１４】本発明による半導体装置の第３実施形態を、
製造工程順に説明する説明図である。
製造工程順に説明する説明図である。
１…半導体チップ、２…パッケージベース、３，４，５
…凹部、１０…半導体基板、１１…ボンディングパッ
ド、１２…第１アライメントパターン、１４…受光部、
２０…パッケージ基板、２１…第１配線電極、２２…第
２アライメントパターン、２３…第２配線電極、２５…
貫通孔、３０…間隙、３１…アンダーフィル樹脂、４０
…ガイドピン、Ａ１，Ａ２，Ａ３，Ａ４，Ａ５…半導体
装置、Ｃ…切断軌跡、Ｄ…パッケージ基板（パッケージ
ベース）の受光素子に対応する位置。
…凹部、１０…半導体基板、１１…ボンディングパッ
ド、１２…第１アライメントパターン、１４…受光部、
２０…パッケージ基板、２１…第１配線電極、２２…第
２アライメントパターン、２３…第２配線電極、２５…
貫通孔、３０…間隙、３１…アンダーフィル樹脂、４０
…ガイドピン、Ａ１，Ａ２，Ａ３，Ａ４，Ａ５…半導体
装置、Ｃ…切断軌跡、Ｄ…パッケージ基板（パッケージ
ベース）の受光素子に対応する位置。
Claims (15)
- 【請求項１】 パッケージベースに半導体チップが搭載
され、前記パッケージベースに設けられた外部接続用電
極と前記半導体チップとが電気接続されてなる半導体装
置であって、 前記パッケージベースの前記半導体チップと対向する面
の裏面に、前記パッケージベースの位置合わせのための
凹部が形成されていることを特徴とする半導体装置。 - 【請求項２】 前記凹部は、前記パッケージベースの端
部の少なくとも２箇所に、前記端部が切り欠かれるよう
に形成されていることを特徴とする請求項１に記載の半
導体装置。 - 【請求項３】 前記凹部は、前記パッケージベースの平
面内の少なくとも２箇所に形成されていることを特徴と
する請求項１に記載の半導体装置。 - 【請求項４】 パッケージベースに半導体チップが搭載
され、前記パッケージベースに設けられた外部接続用電
極と前記半導体チップとが電気接続されてなる半導体装
置であって、 前記パッケージベースの前記半導体チップと対向する面
と前記半導体チップとは同一平面形状及び平面寸法を有
し、平面視で矩形に形成されており、 前記パッケージベースの端部の少なくとも２箇所には、
前記端部が切り欠かれるように前記パッケージベースの
位置合わせのための凹部が設けられていることを特徴と
する半導体装置。 - 【請求項５】 パッケージベースに半導体チップが搭載
され、前記パッケージベースに設けられた外部接続用電
極と前記半導体チップとが電気接続されてなる半導体装
置であって、 前記パッケージベースの前記半導体チップと対向する面
と前記半導体チップとは同一平面形状及び平面寸法を有
して平面視で矩形に形成されており、 前記パッケージベースの前記半導体チップと対向する面
の裏面の平面内に、前記パッケージベースの位置合わせ
のための凹部が少なくとも２箇所設けられていることを
特徴とする半導体装置。 - 【請求項６】 前記凹部は、前記パッケージベースを貫
通して形成されていることを特徴とする請求項１〜３の
いずれか一項に記載の半導体装置。 - 【請求項７】 前記パッケージベースは、光学的に透明
な部材からなり、 前記半導体チップの前記パッケージベースと対向する面
には、光を受光する受光部あるいは発光する発光部が設
けられていることを特徴とする請求項１〜６のいずれか
一項に記載の半導体装置。 - 【請求項８】 前記凹部は、前記半導体チップの前記受
光部あるいは発光部が形成された部分の外側部分に対向
する前記パッケージベース部分の裏面に形成されている
ことを特徴とする請求項７に記載の半導体装置。 - 【請求項９】 前記半導体チップと前記パッケージベー
スとの間に所定幅の間隙を形成した状態で、前記半導体
チップと前記外部接続用電極とが電気接続されており、 前記半導体チップと前記パッケージベースとの間に形成
された所定幅の間隙には、絶縁性樹脂が充填されて、硬
化されていることを特徴とする請求項１〜８のいずれか
一項に記載の半導体装置。 - 【請求項１０】 複数の半導体チップに相当する素子が
形成されている半導体基板を、前記半導体チップを個々
に搭載可能な電極及び外部接続用電極が形成されると共
に、前記半導体基板と対向する面の裏面に前記各素子に
対して凹部が形成されているパッケージ基板に搭載し、
前記半導体基板と前記パッケージ基板とを相互に電気接
続する工程と、 前記半導体基板と前記パッケージ基板とを一体的に切断
して、複数個の半導体チップとパッケージベースとに分
離する工程と、を含むことを特徴とする半導体装置の製
造方法。 - 【請求項１１】 前記凹部を、前記半導体基板と前記パ
ッケージ基板とを一体的に切断する際の切断軌跡上に形
成し、 前記半導体基板と前記パッケージ基板とを一体的に切断
する際に、前記凹部を横断して切断することを特徴とす
る請求項１０に記載の半導体装置の製造方法。 - 【請求項１２】 前記凹部を、前記素子に対して複数設
けることを特徴とする請求項１０又は１１に記載の半導
体装置の製造方法。 - 【請求項１３】 前記凹部を、前記パッケージ基板を貫
通して形成し、 前記半導体基板を前記パッケージ基板に搭載する際に、
前記半導体基板と前記パッケージ基板との間に所定幅の
間隙を形成し、 前記間隙に、絶縁性樹脂を充填する工程を含むことを特
徴とする請求項１０〜１２のいずれか一項に記載の半導
体装置の製造方法。 - 【請求項１４】 前記パッケージ基板は光に対して光学
的に透明な部材からなると共に、前記素子は光を受光あ
るいは発光する素子であって、 前記凹部を、前記半導体基板の前記素子の受光部あるい
は発光部が形成された部分の外側部分に対向する前記パ
ッケージ基板部分の裏面に形成することを特徴とする請
求項１０〜１３に記載の半導体装置の製造方法。 - 【請求項１５】 前記半導体基板の前記パッケージ基板
と対向する面の一部にアライメントパターンを形成し、 前記パッケージ基板の前記半導体基板と対向する面ある
いはその裏面の一部にアライメントパターンを形成し、 前記半導体基板を前記パッケージ基板に搭載する際に、
これらのアライメントパターンを利用して両者の位置決
めを行うことを特徴とする請求項１４に記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20352699A JP4119053B2 (ja) | 1999-07-16 | 1999-07-16 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20352699A JP4119053B2 (ja) | 1999-07-16 | 1999-07-16 | 半導体装置及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001035955A true JP2001035955A (ja) | 2001-02-09 |
| JP2001035955A5 JP2001035955A5 (ja) | 2006-08-31 |
| JP4119053B2 JP4119053B2 (ja) | 2008-07-16 |
Family
ID=16475622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20352699A Expired - Fee Related JP4119053B2 (ja) | 1999-07-16 | 1999-07-16 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4119053B2 (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5839049U (ja) * | 1981-09-08 | 1983-03-14 | 富士通株式会社 | チツプキヤリア |
| JPH04145634A (ja) * | 1990-10-05 | 1992-05-19 | Minolta Camera Co Ltd | Ｉｃパッケージ |
| JPH04286159A (ja) * | 1991-03-14 | 1992-10-12 | Hitachi Ltd | 固体撮像装置 |
| JPH09232256A (ja) * | 1996-02-23 | 1997-09-05 | Shichizun Denshi:Kk | チップサイズパッケージの製造方法 |
| JPH10144824A (ja) * | 1996-11-08 | 1998-05-29 | Sony Corp | 半導体パッケージおよび半導体パッケージ収納用のトレイ |
| JPH10270477A (ja) * | 1997-03-27 | 1998-10-09 | Hitachi Ltd | 半導体パッケージ製造方法 |
| JPH10303151A (ja) * | 1997-04-28 | 1998-11-13 | Sony Corp | 電子部品の製造方法 |
-
1999
- 1999-07-16 JP JP20352699A patent/JP4119053B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5839049U (ja) * | 1981-09-08 | 1983-03-14 | 富士通株式会社 | チツプキヤリア |
| JPH04145634A (ja) * | 1990-10-05 | 1992-05-19 | Minolta Camera Co Ltd | Ｉｃパッケージ |
| JPH04286159A (ja) * | 1991-03-14 | 1992-10-12 | Hitachi Ltd | 固体撮像装置 |
| JPH09232256A (ja) * | 1996-02-23 | 1997-09-05 | Shichizun Denshi:Kk | チップサイズパッケージの製造方法 |
| JPH10144824A (ja) * | 1996-11-08 | 1998-05-29 | Sony Corp | 半導体パッケージおよび半導体パッケージ収納用のトレイ |
| JPH10270477A (ja) * | 1997-03-27 | 1998-10-09 | Hitachi Ltd | 半導体パッケージ製造方法 |
| JPH10303151A (ja) * | 1997-04-28 | 1998-11-13 | Sony Corp | 電子部品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4119053B2 (ja) | 2008-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4234269B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005294842A (ja) | 段差型ダイを有する半導体パッケージとその製造方法 | |
| JPH07169796A (ja) | 半導体装置とその製造方法 | |
| KR20050053476A (ko) | 산개형 웨이퍼 레벨 패키지 구조물 및 그 제조 방법 | |
| JP2003078106A (ja) | チップ積層型パッケージ素子及びその製造方法 | |
| JP2002368160A (ja) | ウェーハレベルパッケージ及びその製造方法 | |
| US6677219B2 (en) | Method of forming a ball grid array package | |
| KR20030000529A (ko) | 복수의 중앙 패드형 반도체 칩이 적층된 패키지 소자 및그 제조 방법 | |
| JP4601128B2 (ja) | Ｌｅｄ光源およびその製造方法 | |
| JP2005269627A (ja) | 半導体リレー装置およびその配線基板の製造方法 | |
| KR100601762B1 (ko) | 비전도성 접착제를 사용하는 플립 칩 본딩 제조 방법 | |
| US20100136747A1 (en) | Method for manufacturing semiconductor package | |
| JP5378643B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005332983A (ja) | 光半導体パッケージ及びその製造方法 | |
| JP4234270B2 (ja) | 半導体装置の製造方法 | |
| KR100924269B1 (ko) | 타일형 웨이퍼 및 그 제조방법 | |
| JP4969055B2 (ja) | 光通信モジュール | |
| JP4298856B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06244304A (ja) | リードレスチップキャリアパッケージ | |
| JP4119053B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09321184A (ja) | 半導体接続基板、半導体接続基板の製造方法、及びベアチップ搭載ボード | |
| JP2001035865A (ja) | 半導体装置の製造方法 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JP4298857B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07321160A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060713 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060713 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080424 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140502 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |