JP2001035706A - バリスタとその製造方法 - Google Patents
バリスタとその製造方法Info
- Publication number
- JP2001035706A JP2001035706A JP11204161A JP20416199A JP2001035706A JP 2001035706 A JP2001035706 A JP 2001035706A JP 11204161 A JP11204161 A JP 11204161A JP 20416199 A JP20416199 A JP 20416199A JP 2001035706 A JP2001035706 A JP 2001035706A
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- varistor element
- compound layer
- external electrodes
- sheath
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 ＺｎＯを主成分とする半導体バリスタにおい
て、外部電極の表面に電解メッキ法でＮｉまたは半田膜
を形成する際にメッキ流れを防止することのできるバリ
スタを提供することを目的とする。 【解決手段】 ＺｎＯを主成分とするバリスタ素子１１
と、この表面の一部に形成した一対の外部電極３と、前
記外部電極３の形成部を除く全面に厚さ（Ｔ）が０．１
＜Ｔ＜２０μｍの高抵抗を有するＺｎ−Ｓｉ−Ｏ系また
はＢｉ−Ｓｉ−Ｏ系からなる化合物層４を形成する。
て、外部電極の表面に電解メッキ法でＮｉまたは半田膜
を形成する際にメッキ流れを防止することのできるバリ
スタを提供することを目的とする。 【解決手段】 ＺｎＯを主成分とするバリスタ素子１１
と、この表面の一部に形成した一対の外部電極３と、前
記外部電極３の形成部を除く全面に厚さ（Ｔ）が０．１
＜Ｔ＜２０μｍの高抵抗を有するＺｎ−Ｓｉ−Ｏ系また
はＢｉ−Ｓｉ−Ｏ系からなる化合物層４を形成する。
Description
【０００１】
【発明の属する技術分野】本発明はバリスタとその製造
方法に関するものである。
方法に関するものである。
【０００２】
【従来の技術】従来よりセラミック電子部品は、回路基
板実装時の半田付け性を確保するために電極面にＮｉメ
ッキ及び半田メッキを施している。しかしながら、Ｚｎ
Ｏを主成分とするバリスタ素子は、セラミックスが半導
体であるため電解メッキを行う際に素子表面にもメッキ
膜が形成される。これを防ぐためにバリスタ素子の表面
にＳｉ化合物等の高抵抗層を形成する方法が提案されて
いる。
板実装時の半田付け性を確保するために電極面にＮｉメ
ッキ及び半田メッキを施している。しかしながら、Ｚｎ
Ｏを主成分とするバリスタ素子は、セラミックスが半導
体であるため電解メッキを行う際に素子表面にもメッキ
膜が形成される。これを防ぐためにバリスタ素子の表面
にＳｉ化合物等の高抵抗層を形成する方法が提案されて
いる。
【０００３】
【発明が解決しようとする課題】しかしながら、ＺｎＯ
を主成分とするバリスタ素子は僅かでも表面が露出して
いるとその部分にメッキ膜が形成される。従ってバリス
タ素子の表面の外部電極以外は完全に高抵抗層を成膜す
る必要がある。また膜厚が厚くなりすぎると、バリスタ
素子との膨脹率の差から剥がれ易くなるという問題があ
った。
を主成分とするバリスタ素子は僅かでも表面が露出して
いるとその部分にメッキ膜が形成される。従ってバリス
タ素子の表面の外部電極以外は完全に高抵抗層を成膜す
る必要がある。また膜厚が厚くなりすぎると、バリスタ
素子との膨脹率の差から剥がれ易くなるという問題があ
った。
【０００４】本発明はバリスタ素子の表面にメッキが付
着しない高抵抗層を形成したバリスタとその製造方法を
提供することを目的としている。
着しない高抵抗層を形成したバリスタとその製造方法を
提供することを目的としている。
【０００５】
【課題を解決するための手段】この目的を達成するため
に、本発明はバリスタ素子上の全面に化合物層の厚み
（Ｔ）が０．１＜Ｔ＜２０μｍのＺｎ−Ｓｉ−Ｏ系また
はＢｉ−Ｓｉ−Ｏ系の高抵抗を有する化合物層の均質な
膜を設けることによって所期の目的を達成するものであ
る。
に、本発明はバリスタ素子上の全面に化合物層の厚み
（Ｔ）が０．１＜Ｔ＜２０μｍのＺｎ−Ｓｉ−Ｏ系また
はＢｉ−Ｓｉ−Ｏ系の高抵抗を有する化合物層の均質な
膜を設けることによって所期の目的を達成するものであ
る。
【０００６】
【発明の実施の形態】本発明の請求項１に記載の発明
は、ＺｎＯを主成分とするバリスタ素子と、前記バリス
タ素子の表面の一部に形成した一対の外部電極と、前記
外部電極の形成部を除く全面に厚さ（Ｔ）が０．１＜Ｔ
＜２０μｍの高抵抗体のＺｎ−Ｓｉ−Ｏ系またはＢｉ−
Ｓｉ−Ｏ系からなる化合物層を形成したバリスタであ
り、バリスタ素子の外部電極を除く全表面に高抵抗を有
するＺｎ−Ｓｉ−Ｏ系またはＢｉ−Ｓｉ−Ｏ系の均質な
厚さの化合物層を形成することで、電解メッキの際にバ
リスタ素子の表面にメッキされるのを防止することが可
能となる。
は、ＺｎＯを主成分とするバリスタ素子と、前記バリス
タ素子の表面の一部に形成した一対の外部電極と、前記
外部電極の形成部を除く全面に厚さ（Ｔ）が０．１＜Ｔ
＜２０μｍの高抵抗体のＺｎ−Ｓｉ−Ｏ系またはＢｉ−
Ｓｉ−Ｏ系からなる化合物層を形成したバリスタであ
り、バリスタ素子の外部電極を除く全表面に高抵抗を有
するＺｎ−Ｓｉ−Ｏ系またはＢｉ−Ｓｉ−Ｏ系の均質な
厚さの化合物層を形成することで、電解メッキの際にバ
リスタ素子の表面にメッキされるのを防止することが可
能となる。
【０００７】本発明の請求項２に記載の発明は、バリス
タ素子が半導体セラミックス層と内部電極とを交互に複
数層積層した積層体である請求項１に記載のバリスタで
あり、これはバリスタ素子の表面に高抵抗を有する均質
の厚さの化合物層を形成することで、電解メッキの際に
バリスタ素子の表面にメッキされるのを防止することが
できるものである。
タ素子が半導体セラミックス層と内部電極とを交互に複
数層積層した積層体である請求項１に記載のバリスタで
あり、これはバリスタ素子の表面に高抵抗を有する均質
の厚さの化合物層を形成することで、電解メッキの際に
バリスタ素子の表面にメッキされるのを防止することが
できるものである。
【０００８】本発明の請求項３に記載の発明は、バリス
タ素子とＳｉＯ2粉末をサヤに収納し、前記サヤを可動
させながら所定温度で加熱処理を行い、請求項１に記載
の化合物層を形成するバリスタの製造方法であり、これ
はバリスタ素子の外部電極を除く全面に高抵抗を有する
Ｚｎ−Ｓｉ−Ｏ系またはＢｉ−Ｓｉ−Ｏ系の均一に膜厚
の化合物層を形成することができる。
タ素子とＳｉＯ2粉末をサヤに収納し、前記サヤを可動
させながら所定温度で加熱処理を行い、請求項１に記載
の化合物層を形成するバリスタの製造方法であり、これ
はバリスタ素子の外部電極を除く全面に高抵抗を有する
Ｚｎ−Ｓｉ−Ｏ系またはＢｉ−Ｓｉ−Ｏ系の均一に膜厚
の化合物層を形成することができる。
【０００９】本発明の請求項４に記載の発明は、サヤの
回転または揺動させる請求項３に記載のバリスタの製造
方法であり、これはバリスタ素子の外部電極を除く全面
に高抵抗を有するＺｎ−Ｓｉ−Ｏ系またはＢｉ−Ｓｉ−
Ｏ系の均一に膜厚の化合物層を形成することができるも
のである。
回転または揺動させる請求項３に記載のバリスタの製造
方法であり、これはバリスタ素子の外部電極を除く全面
に高抵抗を有するＺｎ−Ｓｉ−Ｏ系またはＢｉ−Ｓｉ−
Ｏ系の均一に膜厚の化合物層を形成することができるも
のである。
【００１０】本発明の請求項５に記載の発明は、サヤの
内面が多角形である請求項３または請求項４に記載のバ
リスタの製造方法であり、これは、バリスタ素子の外部
電極を除く全面に高抵抗を有するＺｎ−Ｓｉ−Ｏ系また
はＢｉ−Ｓｉ−Ｏ系の均一な膜厚の化合物層を形成する
ことができるものである。
内面が多角形である請求項３または請求項４に記載のバ
リスタの製造方法であり、これは、バリスタ素子の外部
電極を除く全面に高抵抗を有するＺｎ−Ｓｉ−Ｏ系また
はＢｉ−Ｓｉ−Ｏ系の均一な膜厚の化合物層を形成する
ことができるものである。
【００１１】本発明の請求項６に記載の発明は、サヤの
内面に突起を形成した請求項３または請求項４に記載の
バリスタの製造方法であり、これは、バリスタ素子の外
部電極を除く全面に高抵抗を有するＺｎ−Ｓｉ−Ｏ系ま
たはＢｉ−Ｓｉ−Ｏ系の均一な膜厚の化合物層を形成す
ることができるものである。
内面に突起を形成した請求項３または請求項４に記載の
バリスタの製造方法であり、これは、バリスタ素子の外
部電極を除く全面に高抵抗を有するＺｎ−Ｓｉ−Ｏ系ま
たはＢｉ−Ｓｉ−Ｏ系の均一な膜厚の化合物層を形成す
ることができるものである。
【００１２】（実施の形態１）図１は本発明の積層体タ
イプのバリスタ素子１１の断面図で、図において１はセ
ラミックス層、２は内部電極、３は外部電極、４はＺｎ
−Ｓｉ−Ｏ系またはＢｉ−Ｓｉ−Ｏ系の高抵抗を有する
化合物層、５はＮｉ膜、６は半田膜を示す。図２，図
３，図４はサヤの断面図で、図において７，８，９はサ
ヤ、１０はＳｉＯ 2粉末、１１はバリスタ素子を示す。
イプのバリスタ素子１１の断面図で、図において１はセ
ラミックス層、２は内部電極、３は外部電極、４はＺｎ
−Ｓｉ−Ｏ系またはＢｉ−Ｓｉ−Ｏ系の高抵抗を有する
化合物層、５はＮｉ膜、６は半田膜を示す。図２，図
３，図４はサヤの断面図で、図において７，８，９はサ
ヤ、１０はＳｉＯ 2粉末、１１はバリスタ素子を示す。
【００１３】まず、主成分のＺｎＯと、副成分のＢｉ2
Ｏ3を１．０ｍｏｌ％、Ｃｏ2Ｏ3を０．５ｍｏｌ％、Ｍ
ｎＯ2を０．５ｍｏｌ％、Ｓｂ2Ｏ3を０．５ｍｏｌ％、
Ａｌ2Ｏ 3を０．００５ｍｏｌ％秤量し、これに有機溶剤
の酢酸ブチル、バインダーのポリビニルブチラールと可
塑剤を加えて２４時間混合しスラリーを作製した。
Ｏ3を１．０ｍｏｌ％、Ｃｏ2Ｏ3を０．５ｍｏｌ％、Ｍ
ｎＯ2を０．５ｍｏｌ％、Ｓｂ2Ｏ3を０．５ｍｏｌ％、
Ａｌ2Ｏ 3を０．００５ｍｏｌ％秤量し、これに有機溶剤
の酢酸ブチル、バインダーのポリビニルブチラールと可
塑剤を加えて２４時間混合しスラリーを作製した。
【００１４】次に、スラリーを公知のドクターブレード
法を用いキャリアフィルム（図示せず）上に塗工し厚さ
１００μｍのセラミックス層１用のグリーンシート（図
示せず）を成形した。
法を用いキャリアフィルム（図示せず）上に塗工し厚さ
１００μｍのセラミックス層１用のグリーンシート（図
示せず）を成形した。
【００１５】次いで、グリーンシート面にＡｇ−Ｐｄを
主成分とする電極ペーストを印刷して内部電極２を形成
する。
主成分とする電極ペーストを印刷して内部電極２を形成
する。
【００１６】その後、内部電極２を形成したグリーンシ
ートを複数枚積層し積層体グリーンブロック（図示せ
ず）を作製した。グリーンシートの積層は、形成した内
部電極２の長手方向に一層ごと交互に所定寸法ずらして
行った。
ートを複数枚積層し積層体グリーンブロック（図示せ
ず）を作製した。グリーンシートの積層は、形成した内
部電極２の長手方向に一層ごと交互に所定寸法ずらして
行った。
【００１７】次に、積層体グリーンブロックを所定形状
に切断しグリーンチップ（図示せず）を得た。グリーン
チップはその長手方向の両端面には内部電極２の一方の
端部がグリーンシートを挟んで一層おき交互に相対向す
る異なる端面に露出した構造となっている。
に切断しグリーンチップ（図示せず）を得た。グリーン
チップはその長手方向の両端面には内部電極２の一方の
端部がグリーンシートを挟んで一層おき交互に相対向す
る異なる端面に露出した構造となっている。
【００１８】次いで、グリーンチップの両端面にＡｇ−
Ｐｄを主成分とする電極ペーストを内部電極２と電気的
に接続するように塗布した後、９００〜９６０℃で１時
間焼成し外部電極３を形成したバリスタ素子１１を得
た。
Ｐｄを主成分とする電極ペーストを内部電極２と電気的
に接続するように塗布した後、９００〜９６０℃で１時
間焼成し外部電極３を形成したバリスタ素子１１を得
た。
【００１９】その後、バリスタ素子１１をＳｉＯ2粉末
１０と共に、図２に示す内面が多角形の筒状のサヤ７に
入れ、サヤ７を回転速度０．３ｒｐｍで回転させながら
８６０℃で５時間熱処理を行いバリスタ素子１１の外部
電極３を除く全面に高抵抗を有するＺｎ−Ｓｉ−Ｏ系、
Ｂｉ−Ｓｉ−Ｏ系の均一に膜厚の化合物層４を形成し
た。Ｚｎ−Ｓｉ−Ｏ系、Ｂｉ−Ｓｉ−Ｏ系の高抵抗の化
合物層４はＳｉＯ2粉末がバリスタ素子１１の表面のＺ
ｎＯ，Ｂｉ2Ｏ3と８６０℃の温度で反応し形成すること
ができる。
１０と共に、図２に示す内面が多角形の筒状のサヤ７に
入れ、サヤ７を回転速度０．３ｒｐｍで回転させながら
８６０℃で５時間熱処理を行いバリスタ素子１１の外部
電極３を除く全面に高抵抗を有するＺｎ−Ｓｉ−Ｏ系、
Ｂｉ−Ｓｉ−Ｏ系の均一に膜厚の化合物層４を形成し
た。Ｚｎ−Ｓｉ−Ｏ系、Ｂｉ−Ｓｉ−Ｏ系の高抵抗の化
合物層４はＳｉＯ2粉末がバリスタ素子１１の表面のＺ
ｎＯ，Ｂｉ2Ｏ3と８６０℃の温度で反応し形成すること
ができる。
【００２０】次に、バリスタ素子１１とＳｉＯ2粉末１
０を取出し、フルイを用いてＳｉＯ2粉末１０とバリス
タ素子１１を分離した後、バリスタ素子１１を純水で洗
浄し外部電極３の表面に付着したＳｉＯ2粉末１０を取
り除いた。またＳｉＯ2粉末１０の処理で化合物層４の
膜が不十分に形成されたものを目視検査で分類を行っ
た。
０を取出し、フルイを用いてＳｉＯ2粉末１０とバリス
タ素子１１を分離した後、バリスタ素子１１を純水で洗
浄し外部電極３の表面に付着したＳｉＯ2粉末１０を取
り除いた。またＳｉＯ2粉末１０の処理で化合物層４の
膜が不十分に形成されたものを目視検査で分類を行っ
た。
【００２１】次いで、外部電極３上に電解メッキ法を用
いＮｉ膜５、更にその表面に半田膜６を形成し積層体タ
イプのバリスタを完成させた。得られたバリスタについ
て、外部電極３以外の表面のメッキ流れを検査しその結
果を（表１）に示した。
いＮｉ膜５、更にその表面に半田膜６を形成し積層体タ
イプのバリスタを完成させた。得られたバリスタについ
て、外部電極３以外の表面のメッキ流れを検査しその結
果を（表１）に示した。
【００２２】
【表１】
【００２３】（表１）から明らかなように、本発明の製
造方法で化合物層４が完全にバリスタ素子１１の表面を
被覆したものは、化合物層４が高抵抗体であるためメッ
キ流れが発生していないのに対し、化合物層４が不完全
なものは部分的にメッキ流れが発生している。またバリ
スタ素子１１の焼成後にＳｉＯ2粉末１０を用いた熱処
理を行わず電解メッキを行ったものはバリスタ素子１１
の全面にメッキ流れが発生していることが分かる。これ
はバリスタ素子１１自体が半導体であるため、バリスタ
素子１１のセラミック層１の表面において電子の授受が
行われ、その結果バリスタ素子１１の表面抵抗値が低い
部分にメッキ膜が形成されるものと考えられる。これは
化合物層４が形成不十分とメッキ流れが発生している箇
所が一致していることからも明らかである。このことか
ら、バリスタ素子１１のメッキ流れは外部電極３部分か
ら成長してくるのではなく、抵抗値の低い部分にメッキ
膜がされるものと思われる。
造方法で化合物層４が完全にバリスタ素子１１の表面を
被覆したものは、化合物層４が高抵抗体であるためメッ
キ流れが発生していないのに対し、化合物層４が不完全
なものは部分的にメッキ流れが発生している。またバリ
スタ素子１１の焼成後にＳｉＯ2粉末１０を用いた熱処
理を行わず電解メッキを行ったものはバリスタ素子１１
の全面にメッキ流れが発生していることが分かる。これ
はバリスタ素子１１自体が半導体であるため、バリスタ
素子１１のセラミック層１の表面において電子の授受が
行われ、その結果バリスタ素子１１の表面抵抗値が低い
部分にメッキ膜が形成されるものと考えられる。これは
化合物層４が形成不十分とメッキ流れが発生している箇
所が一致していることからも明らかである。このことか
ら、バリスタ素子１１のメッキ流れは外部電極３部分か
ら成長してくるのではなく、抵抗値の低い部分にメッキ
膜がされるものと思われる。
【００２４】（実施の形態２）先ず、外部電極３と一体
焼成を行ったバリスタ素子１１をＳｉＯ2粉末１０と共
に、図２に示す内面が多角形の筒状のサヤ７に入れ、サ
ヤ７を回転速度０．３ｒｐｍで回転させながら８６０℃
で３から８時間熱処理を行いバリスタ素子１１の外部電
極３を除く全面に高抵抗を有するＺｎ−Ｓｉ−Ｏ系、Ｂ
ｉ−Ｓｉ−Ｏ系の化合物層４を形成した。
焼成を行ったバリスタ素子１１をＳｉＯ2粉末１０と共
に、図２に示す内面が多角形の筒状のサヤ７に入れ、サ
ヤ７を回転速度０．３ｒｐｍで回転させながら８６０℃
で３から８時間熱処理を行いバリスタ素子１１の外部電
極３を除く全面に高抵抗を有するＺｎ−Ｓｉ−Ｏ系、Ｂ
ｉ−Ｓｉ−Ｏ系の化合物層４を形成した。
【００２５】次に、バリスタ素子１１の外部電極３の表
面に付着したＳｉＯ2粉末１０を除去した後、外部電極
３上に電解メッキ法を用いＮｉ膜５、更にその表面に半
田膜６を形成し積層体タイプのバリスタを完成させた。
得られたバリスタの化合物層４の厚さと、外部電極３以
外の表面のメッキ流れを検査しその結果を（表２）に示
した。尚、化合物層４の厚さはバリスタを研磨し形成さ
れた化合物層４の厚さを顕微鏡観察によって求めた。
面に付着したＳｉＯ2粉末１０を除去した後、外部電極
３上に電解メッキ法を用いＮｉ膜５、更にその表面に半
田膜６を形成し積層体タイプのバリスタを完成させた。
得られたバリスタの化合物層４の厚さと、外部電極３以
外の表面のメッキ流れを検査しその結果を（表２）に示
した。尚、化合物層４の厚さはバリスタを研磨し形成さ
れた化合物層４の厚さを顕微鏡観察によって求めた。
【００２６】
【表２】
【００２７】（表２）に示すように、本発明の化合物層
４の厚さが０．１から２０μｍの範囲ではメッキ流れが
発生していないのに対し、化合物層４が２５μｍより厚
くなると、バリスタの表面に部分的にメッキ膜が形成さ
れている。これは化合物層４とバリスタ素子１１の膨脹
率の差から化合物層４が厚くなるとバリスタ素子１１と
の間で歪みによりチッピングが発生しバリスタ素子１１
の表面が部分的に露出した結果、その部分にメッキ膜が
形成されたものと思われる。
４の厚さが０．１から２０μｍの範囲ではメッキ流れが
発生していないのに対し、化合物層４が２５μｍより厚
くなると、バリスタの表面に部分的にメッキ膜が形成さ
れている。これは化合物層４とバリスタ素子１１の膨脹
率の差から化合物層４が厚くなるとバリスタ素子１１と
の間で歪みによりチッピングが発生しバリスタ素子１１
の表面が部分的に露出した結果、その部分にメッキ膜が
形成されたものと思われる。
【００２８】（実施の形態３）先ず、外部電極３と一体
焼成を行ったバリスタ素子１１をＳｉＯ2粉末１０と共
に、図２から図４に示す筒状のサヤ７，８，９に入れ、
サヤ７，８，９の可動方法を変えて８６０℃の温度で５
時間熱処理を行いバリスタ素子１１の外部電極３を除く
全面に高抵抗を有するＺｎ−Ｓｉ−Ｏ系、Ｂｉ−Ｓｉ−
Ｏ系の化合物層４を形成した。
焼成を行ったバリスタ素子１１をＳｉＯ2粉末１０と共
に、図２から図４に示す筒状のサヤ７，８，９に入れ、
サヤ７，８，９の可動方法を変えて８６０℃の温度で５
時間熱処理を行いバリスタ素子１１の外部電極３を除く
全面に高抵抗を有するＺｎ−Ｓｉ−Ｏ系、Ｂｉ−Ｓｉ−
Ｏ系の化合物層４を形成した。
【００２９】次に、バリスタ素子１１の外部電極３の表
面に付着したＳｉＯ2粉末１０を除去した後、外部電極
３上に電解メッキ法を用いＮｉ膜５、更にその表面に半
田膜６を形成し積層体タイプのバリスタを完成させた。
得られたバリスタの外部電極３以外の表面のメッキ流れ
を検査しその結果を（表３）に示した。
面に付着したＳｉＯ2粉末１０を除去した後、外部電極
３上に電解メッキ法を用いＮｉ膜５、更にその表面に半
田膜６を形成し積層体タイプのバリスタを完成させた。
得られたバリスタの外部電極３以外の表面のメッキ流れ
を検査しその結果を（表３）に示した。
【００３０】
【表３】
【００３１】（表３）に示すように、本発明の製造方法
によるサヤ７，８（図２，図３）の場合、回転（回転速
度０．３ｒｐｍ）揺動（振り幅１００ｍｍ、５０サイク
ル／ｍｉｎ）の何れともメッキ流れが発生していないの
に対し、図４の内面が平滑な円筒形のサヤ９ではバリス
タ素子１１の表面に部分的なメッキ流れが発生してい
る。これは熱処理中のバリスタ素子１１とＳｉＯ2粉末
１０がサヤ９内で滑り十分に攪拌されないため化合物層
４がバリスタ素子１１の表面に均質に形成されなかった
ものと思われる。従ってサヤ９の内面を多角形にする
か、または突起を形成することが化合物層４の形成に必
要となることを示している。
によるサヤ７，８（図２，図３）の場合、回転（回転速
度０．３ｒｐｍ）揺動（振り幅１００ｍｍ、５０サイク
ル／ｍｉｎ）の何れともメッキ流れが発生していないの
に対し、図４の内面が平滑な円筒形のサヤ９ではバリス
タ素子１１の表面に部分的なメッキ流れが発生してい
る。これは熱処理中のバリスタ素子１１とＳｉＯ2粉末
１０がサヤ９内で滑り十分に攪拌されないため化合物層
４がバリスタ素子１１の表面に均質に形成されなかった
ものと思われる。従ってサヤ９の内面を多角形にする
か、または突起を形成することが化合物層４の形成に必
要となることを示している。
【００３２】尚、実施の形態１から３において、使用す
るＳｉＯ2粉末１０は結晶性のものはバリスタ素子１１
の表面との反応性が大きく、非晶質のものは反応性が小
さいので均質な膜厚の化合物層４を形成するには非晶質
のＳｉＯ2粉末１０を用い比較的長い時間熱処理するの
が望ましい。また、本実施の形態では積層体タイプのバ
リスタについての結果を示したが、ディスク形バリスタ
等のセラミックス層１が外表面に現れているものについ
ては同様の効果が得られ有効である。
るＳｉＯ2粉末１０は結晶性のものはバリスタ素子１１
の表面との反応性が大きく、非晶質のものは反応性が小
さいので均質な膜厚の化合物層４を形成するには非晶質
のＳｉＯ2粉末１０を用い比較的長い時間熱処理するの
が望ましい。また、本実施の形態では積層体タイプのバ
リスタについての結果を示したが、ディスク形バリスタ
等のセラミックス層１が外表面に現れているものについ
ては同様の効果が得られ有効である。
【００３３】
【発明の効果】以上のように本発明のバリスタでは、バ
リスタ素子の外部電極を除く全面に均質な膜厚の高抵抗
を有するＺｎ−Ｓｉ−Ｏ系またはＢｉ−Ｓｉ−Ｏ系の化
合物層を形成することによって、外部電極の半田付け性
を確保するためのＮｉ、半田等の膜を電解メッキを用い
形成する際に、素子表面にメッキ流れが生じるのを防止
することができ、工業的に有効である。
リスタ素子の外部電極を除く全面に均質な膜厚の高抵抗
を有するＺｎ−Ｓｉ−Ｏ系またはＢｉ−Ｓｉ−Ｏ系の化
合物層を形成することによって、外部電極の半田付け性
を確保するためのＮｉ、半田等の膜を電解メッキを用い
形成する際に、素子表面にメッキ流れが生じるのを防止
することができ、工業的に有効である。
【図１】本発明の積層体タイプのバリスタの断面図
【図２】同サヤの断面図
【図３】同サヤの断面図
【図４】内面が平滑なサヤの断面図
１ セラミックス層 ２ 内部電極 ３ 外部電極 ４ 化合物層 ５ Ｎｉ膜 ６ 半田膜 ７，８，９ サヤ １０ ＳｉＯ2粉末 １１ バリスタ素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 保彦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 加藤 篤 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5E034 CC05 DA02 DB15 DC01 DC03 DC05 DC06 DC09 DE16
Claims (6)
- 【請求項１】 ＺｎＯを主成分とするバリスタ素子と、
前記バリスタ素子の表面の一部に形成した一対の外部電
極と、前記外部電極の形成部を除く全面に厚さ（Ｔ）が
０．１＜Ｔ＜２０μｍの高抵抗体のＺｎ−Ｓｉ−Ｏ系ま
たはＢｉ−Ｓｉ−Ｏ系からなる化合物層を形成したバリ
スタ。 - 【請求項２】 バリスタ素子が半導体セラミックス層と
内部電極とを交互に複数層積層した積層体である請求項
１に記載のバリスタ。 - 【請求項３】 バリスタ素子とＳｉＯ2粉末をサヤに収
納し、前記サヤを可動させながら所定温度で加熱処理を
行い、請求項１に記載の化合物層を形成するバリスタの
製造方法。 - 【請求項４】 サヤを回転または揺動させる請求項３に
記載のバリスタの製造方法。 - 【請求項５】 サヤの内面が多角形である請求項３また
は請求項４に記載のバリスタの製造方法。 - 【請求項６】 サヤの内面に突起を形成した請求項３ま
たは請求項４に記載のバリスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11204161A JP2001035706A (ja) | 1999-07-19 | 1999-07-19 | バリスタとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11204161A JP2001035706A (ja) | 1999-07-19 | 1999-07-19 | バリスタとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001035706A true JP2001035706A (ja) | 2001-02-09 |
Family
ID=16485855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11204161A Pending JP2001035706A (ja) | 1999-07-19 | 1999-07-19 | バリスタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001035706A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006287031A (ja) * | 2005-04-01 | 2006-10-19 | Tdk Corp | バリスタ及びその製造方法 |
| US7705708B2 (en) | 2005-04-01 | 2010-04-27 | Tdk Corporation | Varistor and method of producing the same |
| US11908599B2 (en) | 2021-08-31 | 2024-02-20 | Panasonic Intellectual Property Management Co., Ltd. | Varistor and method for manufacturing the same |
-
1999
- 1999-07-19 JP JP11204161A patent/JP2001035706A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006287031A (ja) * | 2005-04-01 | 2006-10-19 | Tdk Corp | バリスタ及びその製造方法 |
| US7705708B2 (en) | 2005-04-01 | 2010-04-27 | Tdk Corporation | Varistor and method of producing the same |
| US11908599B2 (en) | 2021-08-31 | 2024-02-20 | Panasonic Intellectual Property Management Co., Ltd. | Varistor and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI364043B (ja) | ||
| US9997293B2 (en) | Ceramic electronic component and manufacturing method therefor | |
| US5866196A (en) | Electronic component and method for fabricating the same | |
| US10304630B2 (en) | Ceramic electronic component and manufacturing method therefor | |
| JP3254399B2 (ja) | 積層チップバリスタ及びその製造方法 | |
| JPH08330106A (ja) | 電子部品とその製造方法 | |
| JPH1070012A (ja) | バリスタの製造方法 | |
| JP2006229178A (ja) | 絶縁コーティング層を有する半導性チップ素子及びその製造方法 | |
| JP2001035706A (ja) | バリスタとその製造方法 | |
| JP2008251630A (ja) | 電子部品の製造方法及び電子部品 | |
| JP3981125B2 (ja) | 積層型チップバリスタ及びその製造方法 | |
| JPH08124718A (ja) | 電子部品とその製造方法 | |
| JP2000091105A (ja) | チップ型セラミックサーミスタおよびその製造方法 | |
| JP2004311676A (ja) | チップ状積層セラミック電子部品の製造方法およびチップ状積層セラミック電子部品 | |
| JP2007273820A (ja) | バリスタ素体及びバリスタ | |
| JPH08236306A (ja) | チップ型サーミスタとその製造方法 | |
| JP4167459B2 (ja) | チップ状バリスタの製造方法 | |
| JP2005051052A (ja) | バリスタおよびその製造方法 | |
| JP3396973B2 (ja) | 積層型バリスタの製造方法 | |
| JP2002043105A (ja) | 酸化亜鉛型バリスタ及びその製造方法 | |
| JPH08181029A (ja) | 電子部品の製造方法 | |
| JP3259137B2 (ja) | 積層型チップバリスタの製造方法 | |
| JPH09162452A (ja) | セラミック素子及びその製造方法 | |
| JP2000106304A (ja) | 積層型チップサーミスタ及びその製造方法 | |
| JP2008244119A (ja) | 電子部品及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040428 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040601 |