JP2001033487A - 半導体集積回路テスト用のプローブカードおよびこのプローブカードの製造方法 - Google Patents
半導体集積回路テスト用のプローブカードおよびこのプローブカードの製造方法Info
- Publication number
- JP2001033487A JP2001033487A JP11207175A JP20717599A JP2001033487A JP 2001033487 A JP2001033487 A JP 2001033487A JP 11207175 A JP11207175 A JP 11207175A JP 20717599 A JP20717599 A JP 20717599A JP 2001033487 A JP2001033487 A JP 2001033487A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- integrated circuit
- semiconductor integrated
- probe card
- testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06755—Material aspects
- G01R1/06761—Material aspects related to layers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06733—Geometry aspects
- G01R1/06738—Geometry aspects related to tip portion
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
プローブカードを得ることを目的とする。 【解決手段】 半導体集積回路6の動作を確認するため
の電気信号を、半導体集積回路6のボンディングパッド
7に入出力するための複数の探針9を備えた半導体集積
回路テスト用のプローブカード8において、探針9は、
表面に複数の凸部10aを有する絶縁性の基材10の、
該凸部10a表面に導電膜11を成膜して形成されてい
るものである。
Description
テスト用のプローブカードおよびこのプローブカードの
製造方法に係り、特に探針形成が簡便となり、信頼性に
優れたテストを行うためのものである。
ブカードとして、例えば、図18に示すように、例えば
ポリイミドフィルムまたはガラス基材にてなる絶縁性の
基材1に、一方の面と他方の面とを電気的に接続するた
めのスルーホール2が基材1を貫通して形成される。そ
して、スルーホール2にメッキ等を行い、基材1の一方
の面と他方の面と接続するための配線3が形成される。
るための探針が、例えばメッキ法を用いてニッケル等に
て金属バンプ4として形成される。そして、他方の面の
配線3上の、金属バンプ4の形成位置と相対する位置
に、電気信号を入出力するための電極5が例えば、ハン
ダバンプや、異方導電ゴム等にて形成される。尚、半導
体集積回路テスト用のプローブカードとしては、従来か
ら様々な改良がなされており、先行技術として特開平1
0−90307号公報、特開平10−111315号公
報などがある。
テスト用のプローブカードは基材1がポリイミドフィル
ムにて形成されている場合、半導体集積回路との線膨張
係数の差が大きくなるため、高温試験の際に位置ズレが
発生し、テストの信頼性が低下するという問題点があっ
た。また、探針としてある程度の高さを有する金属バン
プ4を形成するためには、1度のメッキでは十分な高さ
に形成することができないため、複数回のメッキを行う
必要があり、プロセスが多くなり煩雑になるという問題
点があった。
対して相対する位置に形成されているため、複数箇所の
金属バンプ4および電極5の高さにばらつきが生じる
と、半導体集積回路の接触箇所に金属バンプ4が接触し
ない箇所が生じ、テストの信頼性が低下するという問題
点があった。
ためなされたもので、製造方法が簡便となり、かつ、信
頼性に優れたテストを行うことができる半導体集積回路
テスト用のプローブカードおよびプローブカードの製造
方法を提供することを目的とする。
の半導体集積回路テスト用のプローブカードは、半導体
集積回路の動作を確認するための電気信号を、半導体集
積回路の複数箇所に入出力するための複数の探針を備え
た半導体集積回路テスト用のプローブカードにおいて、
探針は、表面に複数の凸部を有する絶縁性の基材の、凸
部表面に導電膜を成膜して形成されているものである。
積回路テスト用のプローブカードは、請求項1におい
て、導電膜の最上面は、タングステン膜にて成るもので
ある。
積回路テスト用のプローブカードは、半導体集積回路の
動作を確認するための電気信号を、半導体集積回路の複
数箇所に入出力するための複数の探針を備えた半導体集
積回路テスト用のプローブカードにおいて、探針は、絶
縁性の基材に複数の凹部箇所を形成し、凹部箇所に導電
部を埋め込み、導電部の上端を基材の上面より突出させ
て形成されているものである。
積回路テスト用のプローブカードは、半導体集積回路の
動作を確認するための電気信号を、半導体集積回路の複
数箇所に入出力するための複数の探針を備えた半導体集
積回路テスト用のプローブカードにおいて、探針は、絶
縁性の基材に形成された複数の貫通孔に導電部が埋め込
まれ、導電部の半導体集積回路と接触する側の一端を基
材の上面より突出させて形成しているものである。
積回路テスト用のプローブカードは、請求項4におい
て、導電部の探針形成側と異なる面上に、電気信号を入
出力するための電極を形成するものである。
積回路テスト用のプローブカードは、請求項1ないし請
求項5のいずれかにおいて、探針は、表面粗さが0.3
μm以下にて形成されているものである。
積回路テスト用のプローブカードは、請求項1ないし請
求項6のいずれかにおいて、探針は、半導体集積回路の
接触箇所に接触した際に、半導体集積回路の接触箇所表
面と、探針表面とのなす角が15度以上35度以下とな
るように形成されているものである。
積回路テスト用のプローブカードは、半導体集積回路の
動作を確認するための電気信号を、半導体集積回路の複
数箇所に入出力するための複数の探針を絶縁性の基材の
一方の面に備えた半導体集積回路テスト用のプローブカ
ードにおいて、基材の探針の形成面と異なる面側と探針
とを電気的に接続するため各探針に対して探針位置と異
なる位置に、基材を貫通させてそれぞれ形成された各ス
ルーホールと、基材の探針の形成面と異なる面側の各ス
ルーホール上に形成され電気信号を入出力するための電
極とを備え、各探針と当該探針と接続されるスルーホー
ルとの相対位置関係がいずれの探針においても同一とな
るように形成されたものである。
積回路テスト用のプローブカードは、半導体集積回路の
動作を確認するための電気信号を、半導体集積回路の複
数箇所に入出力するための複数の探針を絶縁性の基材の
一方の面に備えた半導体集積回路テスト用のプローブカ
ードにおいて、基材の探針の形成面と異なる面側と探針
とを電気的に接続するため各探針に対して基材を貫通さ
せてそれぞれ形成された各スルーホールの断面形状を、
略U字状にて形成し、その凹面側が探針位置に面してい
るものである。
集積回路テスト用のプローブカードは、半導体集積回路
の動作を確認するための電気信号を、半導体集積回路の
複数箇所に入出力するための複数の探針を絶縁性の基材
の一方の面に備えた半導体集積回路テスト用のプローブ
カードにおいて、基材の探針の形成面と異なる面側と探
針とを電気的に接続するため各探針に対して各探針位置
と異なる位置に、基材を貫通させて各スルーホールを形
成し、各探針とスルーホールとをそれぞれ接続するため
基材の探針形成面上に形成された配線の長手方向が、い
ずれの探針においても半導体集積回路テスト用のプロー
ブカードのスクラブ方向と直角方向となるように形成さ
れたものである。
集積回路テスト用のプローブカードは、請求項1ないし
請求項10のいずれかに記載の半導体集積回路テスト用
のプローブカードにおいて、基材をガラス基材としたも
のである。
ブカードの製造方法は、請求項11に記載の半導体集積
回路テスト用のプローブカードのガラス基材は、真空雰
囲気にてガラス基材の転移点まで温度を上昇させ、金型
にてプレス成形して形成するものである。
ブカードの製造方法は、金型は、金型よりも硬度の高い
材質にて形成された圧子を、金型に押圧することによ
り、所望の凹部を複数個形成するものである。
ブカードの製造方法は、請求項13に記載のプローブカ
ードの製造方法の金型の凹部にガラス基材が充填され形
成されたガラス基材の凸部上に、CVD法またはPVD
法にて導電膜を形成して探針を形成するものである。
ブカードの製造方法は、請求項12または請求項13に
おいて、複数の凹部を有する金型を形成し、各凹部に導
電部材を配設し、ガラス基材を金型に押圧しプレス成形
して、ガラス基材に導電部材の一部を埋め込み、かつ、
一部をガラス基材から突出させることにより探針を形成
するものである。
ブカードの製造方法は、請求項15において、ガラス基
材の探針形成面と異なる面側を研磨して、ガラス基材を
所定の膜厚に形成し、ガラス基材の所望箇所にスルーホ
ールを形成するものである。
ブカードの製造方法は、請求項15において、導電部材
がガラス基材を貫通するまで押圧するものである。
ブカードの製造方法は、請求項17において、各導電部
材の一端のガラス基材から突出する長さが、均一となる
ように研磨して探針を形成し、各導電部材の他端がガラ
ス基材の面と同一となるように、ガラス基材および導電
部材を研磨するものである。
ブカードの製造方法は、請求項16ないし請求項19の
いずれかに記載のプローブカードの製造方法において、
各導電部材のガラス基材から突出している一端表面を、
研磨またはウェットエッチングにより丸くし、請求項7
に記載の探針表面を形成するものである。
実施の形態について説明する。図1はこの発明の実施の
形態1の半導体集積回路テスト用のプローブカードの構
成を示す断面図である。図において、6は半導体集積回
路、7はこの半導体集積回路6の複数箇所に形成され、
外部と電気信号の入出力を行うボンディングパッドで、
例えばアルミまたはアルミ合金等にて形成され、厚みと
しては1μm程度を有するものである。
めに電気信号を、半導体集積回路6の複数箇所のボンデ
ィングパッド7に入出力するための複数の探針9(図1
においては、便宜上1つの探針9および1つのボンディ
ングパッド7のみを示す)を備えた半導体集積回路テス
ト用のプローブカードである。そして、プローブカード
8は以下のように構成されている。10は表面に複数の
凸部10aを備えた絶縁性の基材で、厚みは例えば10
0〜50μmにて形成されている。また、複数の凸部1
0a間の間隔は、100〜140μm程度にて形成され
ている。
膜で、基材10に密着させるための例えばクロム膜にて
なる密着膜12と、この密着膜12上に形成され、導電
膜11の最上面となるタングステン膜13とにて構成さ
れている。そして、この凸部10aと導電膜11とにて
探針9が構成されており、探針9は基材10の平坦面よ
り30〜50μm突出するように形成されている。14
は基材10の探針9の形成面と異なる面側と、探針9と
を電気的に接続するため、各探針9に対して探針9の位
置と異なる位置に、基材10を貫通させて形成されたス
ルーホールである。
するため基材10の探針9形成面上に形成された配線
で、密着膜12と、この密着膜12上に形成され電気抵
抗の小さい例えば銅またはニッケル膜にてなる金属膜1
6とにて構成されている。17はスルーホール14の内
壁および基材10の探針9形成面と異なる面上に形成さ
れた下層配線で、基材10に密着させるため例えばクロ
ム膜にてなる密着膜18と、この密着膜18上に形成さ
れ電気抵抗の小さい例えば銅、またはニッケル膜にてな
る金属膜19とにて構成されている。
ングされて形成された絶縁膜で、例えばポリイミド膜に
て形成されている。21は絶縁膜20上に下層配線17
と電気的に接続するように形成された上層配線で、電気
抵抗の小さい例えば銅またはニッケル膜にてなる。22
はこの上層配線21上のスルーホール14の形成位置上
に形成された電極で、例えばハンダボールにて形成され
ている。23は電極22に電気信号を入出力するための
配線基板である。
1のプローブカードの製造方法について説明する。ま
ず、基材としてガラス基材を用いる場合について説明す
る。方法としては金型にてガラス基材をプレス成形して
所望の形状に形成する方法が考えられる。その場合、ま
ず、金型の材料としては、ガラス基材の線膨張率より線
膨張率がやや小さい材料の、例えば、タングステンとモ
リブデンとの合金や、フェライト系SUSなどを用い
る。これは、金型にてガラス基材をプレス成形した後
に、この金型からガラス基材を離型しやすくするためで
ある。
度の高い材質にて先端25aが形成されている圧子25
を、金型24に押圧して金型24に圧痕をつけて複数の
凹部26を形成する。この際の先端25aの材質として
は、ダイヤモンド、ルビー、サファイア、超鋼等の硬質
な材質が考えられる。また、この方法にて形成される複
数の凹部26の深さ方向の形成誤差は、±0.3μm程
度の誤差範囲内にて形成することができる。
磨し、滑らかな鏡面にて仕上げることにより、この凹部
26にて充填され形成される基材の凸部の表面粗さは
0.3μm以下にて形成することができる。次に、図3
に示すように、この金型24を用いて、ガラス基材27
をその転移点の温度まで上昇させた雰囲気にてプレス成
形すれば、ガラス基材27は所望の形状に容易に変形す
ることができる。しかし、ここでは精密な成形を必要と
するため、ガラス基材27成形時に空気などの気泡混入
を防止する必要がある。そこで、雰囲気としては真空雰
囲気28、例えば0.1Torr程度の真空度にて行う
必要がある。
Na、Bのいずれかまたは全てなどを含有する低軟化性
ガラスといわれるもので、そのガラス転移点が550℃
ないし600℃程度となる特性を有するものが用いられ
る。また、このガラス基材27は、このプレス成形時か
ら所定の厚み(例えば、100〜50μmの厚み)にて
形成することは困難であるため、このプレス成形時には
例えば0.5mm以上の厚みを有するガラス基材27を
用いる例が考えられる。
と、ガラス基材27の一部が金型24の凹部26に充填
され、図4に示すようにガラス基材27に複数の凸部1
0aが形成される。尚、この際のガラス基材をプレス成
形する条件等については以下の実施の形態においても同
様に行うことができるため、その説明を適宜省略する。
上に、例えばスパッタ法またはメッキ法などにより厚み
が数百オンク゛ストロームとなる密着膜12aを成膜する(図5
(a))。次に、例えば、ガラスマスク(図示せず)を
用いて凸部10aのみを露出させ、例えばCVD法また
はPVD法により厚みが1μmとなるタングステン膜1
3を凸部10a上のみに成膜する。タングステン膜13
は、CVD法またはPVD法にて形成されているため、
面粗さは凸部10aに依存して精度よく形成される。
タングステン膜13にてなる導電膜11が形成され、こ
の凸部10aと導電膜11にて探針9が形成される(図
5(b))。このように、形成された探針9の面粗さ
は、0.3μm以下にて形成されることとなる。次に、
凸部10a上のみを覆うようにレジストマスク(図示せ
ず)をパターニングして形成し、例えばメッキ法により
厚みが10μmとなる金属膜16aを成膜する(図5
(c))。
パターニングして、密着膜12および金属膜16からな
る配線15を形成する(図5(d))。次に、ガラス基
材27が所定の厚みとなるように研磨し、基材10を形
成する(図5(e))。次に、基材10の探針9形成面
と異なる面上に、例えば炭酸ガスレーザを吸収するレジ
スト材料をコーティングし、炭酸ガスレーザを照射する
ことによりパターニングされたレジストマスク(図示せ
ず)を形成する。次にこのレジストマスクをマスクとし
て、例えばサンドブラスト法により基材10をエッチン
グして貫通させてスルーホール14を形成する(図6
(a))。尚、ガラス基材の研磨工程と、スルーホール
形成工程とは逆手順にて形成することも可能である。ス
ルーホールを先に形成する場合、スルーホール形成方法
はウェットエッチングを用いる例が考えられる。
上に、例えばスパッタ法またはメッキ法などにより厚み
が数百オンク゛ストロームとなる密着膜18aを成膜する(図6
(b))。次に、例えばメッキ法により厚みが10μm
となる金属膜19aを成膜する(図6(c))。次に、
密着膜18aおよび金属膜19aをパターニングして、
密着膜18および金属膜19からなる下層配線17を形
成する(図6(d))。次に、下層配線17を覆うよう
に例えばスピンコート法により厚みが10μmとなるよ
うに塗布して焼成し、例えばウェットエッチングにてパ
ターニングし絶縁膜20を形成する(図7(a))。
mとなる金属膜を成膜してパターニングし、上層配線2
1を形成する(図7(b))。次に、上層配線21上の
スルーホール14形成位置上に電極22を形成する(図
7(c))。次に、電極22上に配線基板23を配設し
(図7(d))、図1に示すように、半導体集積回路6
のボンディングパッド7にプローブカード8の探針9を
接触させ、半導体集積回路6のテストを行う。
とは、図8に示すように、ボンディングパッド7に接触
した際に、ボンディングパッド7の接触箇所表面と、探
針9表面とのなす角29が15度以上35度以下となる
ように形成されているので、確実に探針9はボンディン
グパッド7との電気的接触を得ることができる。この角
29の範囲は、15度より小さいと、ボンディングパッ
ド7の表面に形成された酸化膜等を接触時に突き破るこ
とが困難となり、35度より大きいと、ボンディングパ
ッド7を突き破り半導体集積回路6自体を傷つける可能
性があるために設定された角度範囲である。
m以下となり滑らかに形成されているため、探針9とボ
ンディングパッド7との接触時にボンディングパッド7
が削れて発生する導電くずが探針9の表面に付着するこ
とが防止され、探針9とボンディングパッド7との接触
不良の低下を防止することができる。尚、上記に示し
た、ボンディングパッド7の接触箇所表面と、探針9表
面とのなす角29、および、探針9の表面粗さに関する
点は、以下の各実施の形態においても同様であるため、
適宜その説明を省略する。
導体集積回路テスト用のプローブカードによれば、複数
の凸部10aを有する基材10の、該凸部10a表面に
導電膜11を成膜して探針9を形成したので、凸部10
aの形成が簡便で、導電膜11という薄い膜を形成する
だけでよいため容易に探針9を形成することができる。
ングステン膜13にて形成しているため、探針9とボン
ディングパッド7との接触における、耐摩耗性を向上す
ることができる。尚、上記実施の形態1においては、ス
ルーホール14上位置に、絶縁膜20を形成して電極2
2を形成する例を示したがこれに限られることはなく、
他の位置に形成するようにしても、上記実施の形態1と
同様の効果を奏することは言うまでもない。
態2の半導体集積回路テスト用のプローブカードの構成
を示す断面図である。図において、上記実施の形態1と
同様の部分は同一符号を付して説明を省略する。10b
は基材10に形成された複数の凹部、30はこの凹部1
0b箇所に埋め込まれた導電部で、この導電部30の上
端(基材10に埋め込まれていない側を指す)は基材1
0の平坦面より突出するように形成されている。そし
て、この凹部10bに埋め込まれた導電部30にて探針
31が構成されることとなる。
2のプローブカードの製造方法について説明する。ま
ず、基材としてガラス基材を用いる場合について説明す
る。方法としては上記実施の形態1と同様に、金型32
より硬度の高い材質にて先端が形成されている圧子を、
金型32に押圧して金型32に圧痕をつけて複数の凹部
33を形成する。次に、図10に示すように、この凹部
33に導電部材34を並べる。この導電部材34として
は、例えば直径が30〜60μm程度の金属球を利用す
る。そして、ガラス基材27をその転移点の温度まで上
昇させた真空雰囲気28にてプレス成形を行う。
7の一部に導電部材34が埋め込まれ、図11に示すよ
うにガラス基材27に複数の凹部10bに導電部30が
埋め込まれて形成され、探針31が形成されることとな
る。以後の工程は、上記実施の形態1と同様であるため
その説明を省略する。
導体集積回路テスト用のプローブカードは、基材10に
形成された凹部10bに導電部30を埋め込み、その一
端を基材10の上面より突出させて、探針31を形成す
ることができるため、その形成は簡便となり、また、探
針31の突出部が全て導電部30にて形成されているた
め、上記実施の形態1の場合より、探針31とボンディ
ングパッドとの接触における、耐摩耗性を向上すること
ができる。
発明における実施の形態3の半導体集積回路テスト用の
プローブカードの製造方法を示す断面図である。両図に
基づいて、プローブカードの製造方法について説明す
る。まず、上記実施の形態2と同様に、金型32に凹部
33を形成し、図12に示すように、この凹部33に導
電部材35を並べる。
(凹部33に配設される側)が径35μm以下の半球面
形状を有するかまたはそれに近似した形状のニッケルま
たはタングステンの金属棒にて形成し、その長さは、プ
ローブカードとして利用される基材の所定の厚みに、探
針としての基材の平坦面より突出させる突出分を加味し
た長さ以上を有するものである。
度まで上昇させた真空雰囲気28にてプレス成形を行
う。このようにプレス成形すると、図13(a)に示す
ようにガラス基材27に導電部材35の一部が埋め込ま
れる。次に、ガラス基材27を所定の厚みとなるように
研磨して基材36を形成する。この際、導電部材35の
一端は基材36の平坦面から所定長さ突出してなり、導
電部材35の他端はこの研磨により基材36の面と同一
となるように形成する。そして、基材36の貫通孔37
に導電部35aが埋め込まれ探針38が形成されること
となる(図13(b))。次に、導電部35aの他端側
上に例えばハンダボールにてなる電極39を形成する
(図13(c))。
導体集積回路テスト用のプローブカードは、基材36に
形成された貫通孔37に導電部35aを埋め込み、その
一端を基材38の平坦面より突出させて探針38を形成
することができるため、その形成は簡便となり、また、
探針38の突出部の全てが導電部35aにて形成されて
いるため、上記実施の形態2と同様に、探針38とボン
ディングパッドとの接触における、耐摩耗性を向上する
ことができる。
探針が形成されている面と探針が形成されていない面と
の配線を、この導電部35aが果たしているため、スル
ーホールの形成、基材の両面間の配線形成などの工程が
不要となり形成が更に簡便となる。また、配線距離が導
電部35aのみとなるため電気抵抗を小さくすることが
できる。
精密に形成する例を示したが、これに限られることはな
く、例えば金型にドリルにより凹部を形成し、そこに導
電部材を配設して形成してもよい。しかしその場合は、
金型の凹部の形成が簡便となるものの、圧子にて形成す
るような精密な凹部を形成することはできない。よっ
て、導電部材の基材に埋め込まれる長さが異なる。
に、導電部材の一端の探針形成側を、その端部が基材の
平坦面から突出する長さが均一となるように研磨してそ
ろえ、その後、導電部材の他端の探針形成側と異なる側
が基材の表面と同一となるように導電部材および基材を
研磨して形成して、上記実施の形態3と同様に構成する
ようにしてもよい。
部材の先端形状を半球形状にて形成する例を示したがこ
れに限られることはなく、導電部材を基材に埋め込んだ
後に、先端形状を所望の形状に成形してもよい。方法と
しては、各導電部材のガラス基材から突出している一端
表面を、研磨またはウェットエッチングにより丸くし、
上記実施の形態1にて示したような探針の表面形状とな
るように形成する。
合は、基材がガラス基材にて形成されている場合は、基
材がエッチング防止のマスクを兼ねるので、レジスト塗
布や露光などの工程は不要となる。またその際、導電部
材の表面にあらかじめ薄い酸化膜を形成しておき、基材
に埋め込むようにすれば、導電部とガラスとの密着性を
向上することができ、エッチング液が基材と導電部との
界面に浸入するのを防止でき、その箇所が選択的にエッ
チングされることが防止されるため、導電部材の先端形
状を所望の形状に精度よく形成することができる。
は、探針の形成が簡便となる構成について説明したが、
以下半導体集積回路のテスト時の信頼性を向上させる例
について説明する。まず、上記各実施の形態の図1およ
び図9にて示したように、各探針に対して探針位置と異
なる位置に、基材を貫通させてそれぞれ形成された各ス
ルーホールと、基材の探針の形成面と異なる面側の各ス
ルーホール上に形成され電気信号を入出力するための電
極とを備える。
平面図に示すように(この図14は、図1の平面図を例
に示している。)、各探針と当該探針と接続されるスル
ーホールとの相対位置関係がいずれの探針においても同
一となるように形成する。
−b線断面図である図14(b)に示すように、探針9
と電極22との間に一定の距離を確保することができ
る。よって、テスト時に配線基板23にてプローブカー
ド8を固定し、探針9にボンディングパッド7側から力
が負荷されると、探針9と電極22との距離にてたわみ
を持たせることができため、各探針9とボンディングパ
ッド7との高さにばらつきが生じたとしても、そのばら
つきをこのたわみにより吸収することができ、信頼性に
優れたテストを行うことができる。
厚みを100μm程度とし、全体の形成ピッチが100
μmにて形成される、すなわち、探針9と電極22との
距離が100μmにて形成される場合、全体として±2
μm程度の高さばらつきを吸収することが確認されてい
る。
記実施の形態4と同様に、探針、スルーホールおよび電
極との位置関係を有するものであれば、同様に高さばら
つきを吸収することができるという効果を奏することは
言うまでもない。
て、スルーホールの断面形状は例えば図14(a)の平
面図に示すように、円形にて形成されている。この実施
の形態5においては、図15のプローブカードの平面図
に示したように、スルーホールの断面形状を、略U字状
となる略U字状スルーホール39にて形成し、その凹面
側が探針9位置に面するように形成する。
り、探針9とボンディングパッドとを接触させる際にお
ける、1つの探針9の動きが隣接する探針9に及ぼす影
響を略U字状スルーホール39の端部にて遮断すること
ができる。よって、各探針9とボンディングパッドとの
高さばらつきが生じたとしても、各探針9間の動きが連
動しないため、各探針9とボンディングパッドとは接触
することができ、信頼性に優れたテストを行うことがで
きる。
状スルーホール39の形状を三日月形状にて形成する例
を示したが、これに限られることはなく、基材の強度を
低下させない程度の形状であれば、例えばV字状、コの
字状など様々な略U字状スルーホールが考えられ、凹面
側が探針位置に面するように形成されていれば、上記実
施の形態5と同様の効果を奏することは言うまでもな
い。
実施の形態6の半導体集積回路テスト用のプローブカー
ドの構成を示す平面図である。図において、上記各実施
の形態と同様の部分は同一符号を付して説明を省略す
る。探針9とスルーホール14とを電気的に接続するた
めの全ての配線15の長手方向が、プローブカードを半
導体集積回路に接触させる際のスクラブ方向と直角方向
となるように形成されているものである。
ボンディングパッドとは、スクラブ方向に移動させなが
ら接触させている。これはボンディングパッドの上面に
形成される酸化膜を除去しながら確実に電気的導通を得
るためである。その際、図17に示すように、ボンディ
ングパッド7の導電くず40が探針9のスクラブ方向側
に発生する。
15に付着すると、これら導電くず40と配線15とは
同様に金属にて形成されているため密着してしまい、電
気的接触不良が発生し、テストの信頼性が低下する。し
かし、この実施の形態6においては、導電くず40の発
生方向と異なる側に配線15の長手方向が形成されてい
るため、導電くず40が配線15に付着する可能性を極
めて小さくすることができる。また、導電くず40が基
材10に付着した場合は、基材10がガラス基材にて形
成されている場合、導電くず40が付着したとしてもそ
れぞれが異質のものにて形成されているため密着するこ
とはなくすぐに剥がれ、悪影響を生じることはない。
れば、半導体集積回路の動作を確認するための電気信号
を、半導体集積回路の複数箇所に入出力するための複数
の探針を備えた半導体集積回路テスト用のプローブカー
ドにおいて、探針は、表面に複数の凸部を有する絶縁性
の基材の、凸部表面に導電膜を成膜して形成されている
ので、探針の形成が簡便となる半導体集積回路テスト用
のプローブカードを提供することが可能となる。
項1において、導電膜の最上面は、タングステン膜にて
成るので、半導体集積回路のテストの際の耐摩耗性を向
上することができる半導体集積回路テスト用のプローブ
カードを提供することが可能となる。
体集積回路の動作を確認するための電気信号を、半導体
集積回路の複数箇所に入出力するための複数の探針を備
えた半導体集積回路テスト用のプローブカードにおい
て、探針は、絶縁性の基材に複数の凹部箇所を形成し、
凹部箇所に導電部を埋め込み、導電部の上端を基材の上
面より突出させて形成されているので、探針の形成が簡
便となる半導体集積回路テスト用のプローブカードを提
供することが可能となる。
体集積回路の動作を確認するための電気信号を、半導体
集積回路の複数箇所に入出力するための複数の探針を備
えた半導体集積回路テスト用のプローブカードにおい
て、探針は、絶縁性の基材に形成された複数の貫通孔に
導電部が埋め込まれ、導電部の半導体集積回路と接触す
る側の一端を基材の上面より突出させて形成しているの
で、探針の形成が簡便となる半導体集積回路テスト用の
プローブカードを提供することが可能となる。
項4において、導電部の探針形成側と異なる面上に、電
気信号を入出力するための電極を形成するので、探針と
電極との電気的接続を導電部のみにて行うことができ構
成が簡素となり、電気抵抗の小さい半導体集積回路テス
ト用のプローブカードを提供することが可能となる。
項1ないし請求項5のいずれかにおいて、探針は、表面
粗さが0.3μm以下にて形成されているので、探針と
半導体集積回路との接触にて発生するくずが付着しにく
く電気的接触の信頼性の高い半導体集積回路テスト用の
プローブカードを提供することが可能となる。
項1ないし請求項6のいずれかにおいて、探針は、半導
体集積回路の接触箇所に接触した際に、半導体集積回路
の接触箇所表面と、探針表面とのなす角が15度以上3
5度以下となるように形成されているので、探針と半導
体集積回路の接触箇所との接触を、確実にかつ不具合を
生じることなく行うことができる半導体集積回路テスト
用のプローブカードを提供することが可能となる。
体集積回路の動作を確認するための電気信号を、半導体
集積回路の複数箇所に入出力するための複数の探針を絶
縁性の基材の一方の面に備えた半導体集積回路テスト用
のプローブカードにおいて、基材の探針の形成面と異な
る面側と探針とを電気的に接続するため各探針に対して
探針位置と異なる位置に、基材を貫通させてそれぞれ形
成された各スルーホールと、基材の探針の形成面と異な
る面側の各スルーホール上に形成され電気信号を入出力
するための電極とを備え、各探針と当該探針と接続され
るスルーホールとの相対位置関係がいずれの探針におい
ても同一となるように形成されたので、各探針間におけ
る高さばらつきが生じたとしても、各探針と半導体集積
回路との接触を確実に行うことができる半導体集積回路
テスト用のプローブカードを提供することが可能とな
る。
体集積回路の動作を確認するための電気信号を、半導体
集積回路の複数箇所に入出力するための複数の探針を絶
縁性の基材の一方の面に備えた半導体集積回路テスト用
のプローブカードにおいて、基材の探針の形成面と異な
る面側と探針とを電気的に接続するため各探針に対して
基材を貫通させてそれぞれ形成された各スルーホールの
断面形状を、略U字状にて形成し、その凹面側が探針位
置に面しているので、1つの探針の動きが隣接する探針
に及ぼす影響を略U字状のスルーホールの端部にて遮断
することが抑制できる半導体集積回路テスト用のプロー
ブカードを提供することが可能となる。
導体集積回路の動作を確認するための電気信号を、半導
体集積回路の複数箇所に入出力するための複数の探針を
絶縁性の基材の一方の面に備えた半導体集積回路テスト
用のプローブカードにおいて、基材の探針の形成面と異
なる面側と探針とを電気的に接続するため各探針に対し
て各探針位置と異なる位置に、基材を貫通させて各スル
ーホールを形成し、各探針とスルーホールとをそれぞれ
接続するため基材の探針形成面上に形成された配線の長
手方向が、いずれの探針においても半導体集積回路テス
ト用のプローブカードのスクラブ方向と直角方向となる
ように形成されたので、各探針の配線に、探針と半導体
集積回路との接触の際に生じるくずが付着するのを低減
することができる半導体集積回路テスト用のプローブカ
ードを提供することが可能となる。
求項1ないし請求項10のいずれかに記載の半導体集積
回路テスト用のプローブカードにおいて、基材をガラス
基材としたので、探針の形成がより一層簡便となる半導
体集積回路テスト用のプローブカードを提供することが
可能となる。
求項11に記載の半導体集積回路テスト用のプローブカ
ードのガラス基材は、真空雰囲気にてガラス基材の転移
点まで温度を上昇させ、金型にてプレス成形して形成す
るので、精度よく成形することができるプローブカード
の製造方法を提供することが可能となる。
型は、金型よりも硬度の高い材質にて形成された圧子
を、金型に押圧することにより、所望の凹部を複数個形
成するので、金型の凹部を精度よく形成でき、各探針の
突出長さを均一に形成することができるプローブカード
の製造方法を提供することが可能となる。
求項13に記載のプローブカードの製造方法の金型の凹
部にガラス基材が充填され形成されたガラス基材の凸部
上に、CVD法またはPVD法にて導電膜を形成して探
針を形成するので、面粗さの小さい導電膜を精度よく形
成することができるプローブカードの製造方法を提供す
ることが可能となる。
求項12または請求項13において、複数の凹部を有す
る金型を形成し、各凹部に導電部材を配設し、ガラス基
材を金型に押圧しプレス成形して、ガラス基材に導電部
材の一部を埋め込み、かつ、一部をガラス基材から突出
させることにより探針を形成するので、容易に探針を形
成することができるプローブカードの製造方法を提供す
ることが可能となる。
求項15において、ガラス基材の探針形成面と異なる面
側を研磨して、ガラス基材を所定の膜厚に形成し、ガラ
ス基材の所望箇所にスルーホールを形成するので、容易
に所望のガラス基材を形成することができるプローブカ
ードの製造方法を提供することが可能となる。
求項15において、導電部材がガラス基材を貫通するま
で押圧するので、確実に導電部材をガラス基材に埋め込
むことができるプローブカードの製造方法を提供するこ
とが可能となる。
求項17において、各導電部材の一端のガラス基材から
突出する長さが、均一となるように研磨して探針を形成
し、各導電部材の他端がガラス基材の面と同一となるよ
うに、ガラス基材および導電部材を研磨するので、確実
に探針を形成することができるプローブカードの製造方
法を提供することが可能となる。
求項16ないし請求項19のいずれかに記載のプローブ
カードの製造方法において、各導電部材のガラス基材か
ら突出している一端表面を、研磨またはウェットエッチ
ングにより丸くし、請求項7に記載の探針表面を形成す
るので、確実に探針の表面形状を形成することができる
プローブカードの製造方法を提供することが可能とな
る。
路テスト用のプローブカードの構成を示す断面図であ
る。
す図である。
す図である。
す図である。
す図である。
す図である。
す図である。
説明するため図である。
路テスト用のプローブカードの構成を示す断面図であ
る。
示す図である。
示す図である。
回路テスト用のプローブカードの製造方法を示す断面図
である。
の次工程を示す図である。
回路テスト用のプローブカードの構成を示す平面図およ
び断面図である。
回路テスト用のプローブカードの構成を示す平面図であ
る。
回路テスト用のプローブカードの構成を示す平面図であ
る。
状態を示す図である。
カードの構成を示す平面図である。
ローブカード、9,31,38 探針、10,36 基
材、10a 凸部、10b 凹部、11 導電膜、13
タングステン膜、14 スルーホール、15 配線、
22 電極、24,32 金型、25 圧子、26,3
3 凹部、27 ガラス基材、29 角、30,35a
導電部、37 貫通孔、39 略U字状スルーホー
ル。
Claims (19)
- 【請求項1】 半導体集積回路の動作を確認するための
電気信号を、上記半導体集積回路の複数箇所に入出力す
るための複数の探針を備えた半導体集積回路テスト用の
プローブカードにおいて、上記探針は、表面に複数の凸
部を有する絶縁性の基材の、上記凸部表面に導電膜を成
膜して形成されていることを特徴とする半導体集積回路
テスト用のプローブカード。 - 【請求項2】 導電膜の最上面は、タングステン膜にて
成ることを特徴とする請求項1に記載の半導体集積回路
テスト用のプローブカード。 - 【請求項3】 半導体集積回路の動作を確認するための
電気信号を、上記半導体集積回路の複数箇所に入出力す
るための複数の探針を備えた半導体集積回路テスト用の
プローブカードにおいて、上記探針は、絶縁性の基材に
複数の凹部箇所を形成し、上記凹部箇所に導電部を埋め
込み、上記導電部の上端を上記基材の上面より突出させ
て形成されていることを特徴とする半導体集積回路テス
ト用のプローブカード。 - 【請求項4】 半導体集積回路の動作を確認するための
電気信号を、上記半導体集積回路の複数箇所に入出力す
るための複数の探針を備えた半導体集積回路テスト用の
プローブカードにおいて、上記探針は、絶縁性の基材に
形成された複数の貫通孔に導電部が埋め込まれ、上記導
電部の上記半導体集積回路と接触する側の一端を上記基
材の上面より突出させて形成していることを特徴とする
半導体集積回路テスト用のプローブカード。 - 【請求項5】 導電部の探針形成側と異なる面上に、電
気信号を入出力するための電極を形成することを特徴と
する請求項4に記載の半導体集積回路テスト用のプロー
ブカード。 - 【請求項6】 探針は、表面粗さが0.3μm以下にて
形成されていることを特徴とする請求項1ないし請求項
5のいずれかに記載の半導体集積回路テスト用のプロー
ブカード。 - 【請求項7】 探針は、半導体集積回路の接触箇所に接
触した際に、上記半導体集積回路の接触箇所表面と、上
記探針表面とのなす角が15度以上35度以下となるよ
うに形成されていることを特徴とする請求項1ないし請
求項6のいずれかに記載の半導体集積回路テスト用のプ
ローブカード。 - 【請求項8】 半導体集積回路の動作を確認するための
電気信号を、上記半導体集積回路の複数箇所に入出力す
るための複数の探針を絶縁性の基材の一方の面に備えた
半導体集積回路テスト用のプローブカードにおいて、上
記基材の探針の形成面と異なる面側と上記探針とを電気
的に接続するため上記各探針に対して上記探針位置と異
なる位置に、上記基材を貫通させてそれぞれ形成された
各スルーホールと、上記基材の探針の形成面と異なる面
側の各スルーホール上に形成され上記電気信号を入出力
するための電極とを備え、上記各探針と当該探針と接続
されるスルーホールとの相対位置関係がいずれの探針に
おいても同一となるように形成されたことを特徴とする
半導体集積回路テスト用のプローブカード。 - 【請求項9】 半導体集積回路の動作を確認するための
電気信号を、上記半導体集積回路の複数箇所に入出力す
るための複数の探針を絶縁性の基材の一方の面に備えた
半導体集積回路テスト用のプローブカードにおいて、上
記基材の探針の形成面と異なる面側と上記探針とを電気
的に接続するため上記各探針に対して上記基材を貫通さ
せてそれぞれ形成された各スルーホールの断面形状を、
略U字状にて形成し、その凹面側が上記探針位置に面し
ていることを特徴とする半導体集積回路テスト用のプロ
ーブカード。 - 【請求項10】 半導体集積回路の動作を確認するため
の電気信号を、上記半導体集積回路の複数箇所に入出力
するための複数の探針を絶縁性の基材の一方の面に備え
た半導体集積回路テスト用のプローブカードにおいて、
上記基材の探針の形成面と異なる面側と上記探針とを電
気的に接続するため上記各探針に対して上記各探針位置
と異なる位置に、上記基材を貫通させて各スルーホール
を形成し、上記各探針とスルーホールとをそれぞれ接続
するため上記基材の探針形成面上に形成された配線の長
手方向が、いずれの探針においても半導体集積回路テス
ト用のプローブカードのスクラブ方向と直角方向となる
ように形成されたことを特徴とする半導体集積回路テス
ト用のプローブカード。 - 【請求項11】 請求項1ないし請求項10のいずれか
に記載の半導体集積回路テスト用のプローブカードにお
いて、基材をガラス基材としたことを特徴とする半導体
集積回路テスト用のプローブカード。 - 【請求項12】 請求項11に記載の半導体集積回路テ
スト用のプローブカードのガラス基材は、真空雰囲気に
て上記ガラス基材の転移点まで温度を上昇させ、金型に
てプレス成形して形成することを特徴とするプローブカ
ードの製造方法。 - 【請求項13】 金型は、上記金型よりも硬度の高い材
質にて形成された圧子を、上記金型に押圧することによ
り、所望の凹部を複数個形成することを特徴とする請求
項12に記載のプローブカードの製造方法。 - 【請求項14】 請求項13に記載のプローブカードの
製造方法の金型の凹部にガラス基材が充填され形成され
た上記ガラス基材の凸部上に、CVD法またはPVD法
にて導電膜を形成して探針を形成することを特徴とする
プローブカードの製造方法。 - 【請求項15】 複数の凹部を有する金型を形成する工
程と、上記各凹部に導電部材を配設する工程と、ガラス
基材を上記金型に押圧しプレス成形して、上記ガラス基
材に導電部材の一部を埋め込み、かつ、一部を上記ガラ
ス基材から突出させることにより探針を形成する工程を
備えたこと特徴とする請求項12または請求項13に記
載のプローブカードの製造方法。 - 【請求項16】 ガラス基材の探針形成面と異なる面側
を研磨して、上記ガラス基材を所定の膜厚に形成する工
程と、上記ガラス基材の所望箇所にスルーホールを形成
する工程とを備えたことを特徴とする請求項12ないし
請求項15のいずれかに記載のプローブカードの製造方
法。 - 【請求項17】 導電部材がガラス基材を貫通するまで
押圧する工程を備えたことを特徴とする請求項15に記
載のプローブカードの製造方法。 - 【請求項18】 各導電部材の一端のガラス基材から突
出する長さが、均一となるように研磨して探針を形成す
る工程と、上記各導電部材の他端が上記ガラス基材の面
と同一となるように、上記ガラス基材および上記導電部
材を研磨する工程とを備えたことを特徴とする請求項1
7に記載のプローブカードの製造方法。 - 【請求項19】 請求項16ないし請求項19のいずれ
かに記載のプローブカードの製造方法において、各導電
部材のガラス基材から突出している一端表面を、研磨ま
たはウェットエッチングにより丸くし、請求項7に記載
の探針表面を形成することを特徴とするプローブカード
の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11207175A JP2001033487A (ja) | 1999-07-22 | 1999-07-22 | 半導体集積回路テスト用のプローブカードおよびこのプローブカードの製造方法 |
US09/748,279 US6628127B2 (en) | 1999-07-22 | 2000-12-27 | Probe card for testing semiconductor integrated circuit and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11207175A JP2001033487A (ja) | 1999-07-22 | 1999-07-22 | 半導体集積回路テスト用のプローブカードおよびこのプローブカードの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001033487A true JP2001033487A (ja) | 2001-02-09 |
Family
ID=16535488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11207175A Pending JP2001033487A (ja) | 1999-07-22 | 1999-07-22 | 半導体集積回路テスト用のプローブカードおよびこのプローブカードの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6628127B2 (ja) |
JP (1) | JP2001033487A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011133389A (ja) * | 2009-12-25 | 2011-07-07 | Micro Gijutsu Kenkyusho:Kk | 半導体接触シートとその製造方法 |
CN113295890A (zh) * | 2020-02-24 | 2021-08-24 | 京元电子股份有限公司 | 测试***及其测试载具 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4008408B2 (ja) * | 2003-11-07 | 2007-11-14 | 日本電子材料株式会社 | プローブカード |
JP2005241275A (ja) * | 2004-02-24 | 2005-09-08 | Japan Electronic Materials Corp | プローブカード |
JP4535494B2 (ja) * | 2004-10-20 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | 薄膜プローブシートの製造方法および半導体チップの検査方法 |
US20060139045A1 (en) * | 2004-12-29 | 2006-06-29 | Wesley Gallagher | Device and method for testing unpackaged semiconductor die |
JP4745007B2 (ja) * | 2005-09-29 | 2011-08-10 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
CN100504398C (zh) * | 2005-12-22 | 2009-06-24 | 王志忠 | 安装在测试卡上的探针表面处理的方法 |
US8836363B2 (en) * | 2011-10-14 | 2014-09-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probe card partition scheme |
KR101718717B1 (ko) * | 2015-08-11 | 2017-04-04 | (주)다원넥스뷰 | 프로브 본딩장치 및 이를 이용한 프로브 본딩방법 |
CN116960017A (zh) * | 2023-09-20 | 2023-10-27 | 阿尔伯达(苏州)科技有限公司 | 导电胶测试针卡及应用于导电胶测试针卡的制作方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5559444A (en) * | 1991-06-04 | 1996-09-24 | Micron Technology, Inc. | Method and apparatus for testing unpackaged semiconductor dice |
US5326428A (en) * | 1993-09-03 | 1994-07-05 | Micron Semiconductor, Inc. | Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability |
JPH10111315A (ja) | 1996-10-04 | 1998-04-28 | Mitsubishi Electric Corp | プローブカードおよびこれを用いた試験装置 |
JPH1090307A (ja) | 1997-08-29 | 1998-04-10 | Matsushita Electric Ind Co Ltd | プローブカードの製造方法 |
JP3318891B2 (ja) | 1998-09-16 | 2002-08-26 | 株式会社アライドマテリアル | メンブレン型プローブ装置 |
-
1999
- 1999-07-22 JP JP11207175A patent/JP2001033487A/ja active Pending
-
2000
- 2000-12-27 US US09/748,279 patent/US6628127B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011133389A (ja) * | 2009-12-25 | 2011-07-07 | Micro Gijutsu Kenkyusho:Kk | 半導体接触シートとその製造方法 |
CN113295890A (zh) * | 2020-02-24 | 2021-08-24 | 京元电子股份有限公司 | 测试***及其测试载具 |
Also Published As
Publication number | Publication date |
---|---|
US20010015650A1 (en) | 2001-08-23 |
US6628127B2 (en) | 2003-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6105852A (en) | Etched glass solder bump transfer for flip chip integrated circuit devices | |
KR101227228B1 (ko) | 와이어 본드 배선 | |
US6651325B2 (en) | Method for forming cantilever beam probe card and probe card formed | |
CN100442058C (zh) | 探针以及探针的制造方法 | |
JP4527267B2 (ja) | コンタクタの製造方法 | |
KR100376953B1 (ko) | 테스트용 소켓 | |
JP2001033487A (ja) | 半導体集積回路テスト用のプローブカードおよびこのプローブカードの製造方法 | |
JP2001004698A (ja) | テスト用ソケット、及びその接触端子の製造方法、並びに電子機器あるいは半導体パッケージ | |
KR20040089244A (ko) | 프로브 카드의 니들 어셈블리 | |
KR20000064001A (ko) | 프로브 및 프로브 카드 | |
JP2002082130A (ja) | 半導体素子検査装置及びその製造方法 | |
US20040130343A1 (en) | High density cantilevered probe for electronic devices | |
US5829126A (en) | Method of manufacturing probe card | |
US7477065B2 (en) | Method for fabricating a plurality of elastic probes in a row | |
JP3955795B2 (ja) | 半導体装置の製造方法 | |
US6667627B2 (en) | Probe for inspecting semiconductor device and method of manufacturing the same | |
WO2006112354A1 (ja) | プローブおよびその製造方法 | |
KR100977166B1 (ko) | 니들형 탐침 제조 방법 | |
JP2000292484A (ja) | 半導体素子接続装置、半導体素子検査装置および検査方法 | |
JP2001052779A (ja) | コンタクトプローブの構造とその製造方法 | |
JP2008008774A (ja) | 半導体集積回路装置の製造方法 | |
JP3721848B2 (ja) | Mid基板検査方法 | |
JPH10325844A (ja) | 集積回路テスト用プローブパッド | |
US7685704B2 (en) | Method for manufacturing bump of probe card | |
KR100325466B1 (ko) | 칩 사이즈 패키지 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041027 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070508 |