JP2001024140A - リードフレーム及びその製造方法並びに半導体装置及びその製造方法 - Google Patents
リードフレーム及びその製造方法並びに半導体装置及びその製造方法Info
- Publication number
- JP2001024140A JP2001024140A JP11195492A JP19549299A JP2001024140A JP 2001024140 A JP2001024140 A JP 2001024140A JP 11195492 A JP11195492 A JP 11195492A JP 19549299 A JP19549299 A JP 19549299A JP 2001024140 A JP2001024140 A JP 2001024140A
- Authority
- JP
- Japan
- Prior art keywords
- lead portion
- insulating resin
- lead
- semiconductor device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 高周波信号用の半導体装置の信号用リード部
に発生するノイズを低減し、半導体装置の高集積化及び
高密度実装化を安価に実現したリードフレームを提供す
る。 【解決手段】 半導体チップ２の電極部に電気的に接続
するリード部４が、導電用リード部５を中心としてその
表面に絶縁樹脂層６が被覆され、該絶縁樹脂層６の表面
に導体層７が被覆されてなることを特徴とする。
に発生するノイズを低減し、半導体装置の高集積化及び
高密度実装化を安価に実現したリードフレームを提供す
る。 【解決手段】 半導体チップ２の電極部に電気的に接続
するリード部４が、導電用リード部５を中心としてその
表面に絶縁樹脂層６が被覆され、該絶縁樹脂層６の表面
に導体層７が被覆されてなることを特徴とする。
Description
【０００１】
【発明の属する利用分野】本発明はリードフレーム及び
その製造方法並びに樹脂封止タイプの半導体装置及びそ
の製造方法に関する。
その製造方法並びに樹脂封止タイプの半導体装置及びそ
の製造方法に関する。
【０００２】
【従来の技術】高周波信号用の半導体装置は、信号伝播
の際に半導体装置のリード部と外部接続回路との特性イ
ンピーダンスが整合していないと信号波形が変形し易
く、信号用リード部の容量成分や誘導成分等の影響によ
りインダクタンスノイズやクロストークノイズ等が発生
し、信号の伝送特性を損なうおそれがある。
の際に半導体装置のリード部と外部接続回路との特性イ
ンピーダンスが整合していないと信号波形が変形し易
く、信号用リード部の容量成分や誘導成分等の影響によ
りインダクタンスノイズやクロストークノイズ等が発生
し、信号の伝送特性を損なうおそれがある。
【０００３】このため、特開平４−３６８１６５号公報
に示すように、半導体チップの高周波信号用電極に接続
する信号用リード部に、予め設定された特性インピーダ
ンスを有する同軸リードを有する信号入出力端子を備え
た半導体パッケージが提案されている。この同軸リード
は、中心導体の回りを誘電体と外部導体とで被覆してい
る。また、特開平５−１２１６３２号公報に示すよう
に、コプレナー構造によりインピーダンス整合を図るた
め、信号用リード間に接地リードを配設した樹脂封止タ
イプの半導体装置が提案されている。これはリードフレ
ームの信号用リード間に、接地リードを挿入することに
より信号用リード間のクロストークノイズを低減させる
ものである。或いは、特開平７−２９７３５１号公報に
示すように、コプレナー構造によりインピーダンス整合
を図った半導体装置として、ＬＯＣ（Ｌｅａｄ Ｏｎ
Ｃｈｉｐ）構造を有する半導体装置が提案されている。
これは半導体チップの中央部に配設したパッドに向かっ
て両側より延出する信号用の第１のリードフレームと、
この第１のリードフレームのリード先端側を回避して横
切るバスバーリードを配設し、第１の信号用リードが、
隣接する他の信号用リードよりノイズ等の影響を受け難
くしたものである。
に示すように、半導体チップの高周波信号用電極に接続
する信号用リード部に、予め設定された特性インピーダ
ンスを有する同軸リードを有する信号入出力端子を備え
た半導体パッケージが提案されている。この同軸リード
は、中心導体の回りを誘電体と外部導体とで被覆してい
る。また、特開平５−１２１６３２号公報に示すよう
に、コプレナー構造によりインピーダンス整合を図るた
め、信号用リード間に接地リードを配設した樹脂封止タ
イプの半導体装置が提案されている。これはリードフレ
ームの信号用リード間に、接地リードを挿入することに
より信号用リード間のクロストークノイズを低減させる
ものである。或いは、特開平７−２９７３５１号公報に
示すように、コプレナー構造によりインピーダンス整合
を図った半導体装置として、ＬＯＣ（Ｌｅａｄ Ｏｎ
Ｃｈｉｐ）構造を有する半導体装置が提案されている。
これは半導体チップの中央部に配設したパッドに向かっ
て両側より延出する信号用の第１のリードフレームと、
この第１のリードフレームのリード先端側を回避して横
切るバスバーリードを配設し、第１の信号用リードが、
隣接する他の信号用リードよりノイズ等の影響を受け難
くしたものである。
【０００４】
【発明が解決しようとする課題】特開平４−３６８１６
５号公報のように、半導体チップの電極端子に同軸リー
ドを接続する構造では、中心導体の回りを誘電体と外部
導体とで被覆しているがその製造方法は不明であり、こ
のような同軸リードを有するリードフレームを製造する
とすれば、専用の製造装置や製造工程を要するため製造
コストが増大する。また、半導体装置の高集積化及び高
密度実装化に伴い、半導体チップと電気的に接続する信
号用リード部もファインピッチ化している。よって、信
号用リード部に同軸リードを用いたとすると、リード径
が大きくなり易いため高密度配線や半導体装置の小型化
を図る上では限界がある。
５号公報のように、半導体チップの電極端子に同軸リー
ドを接続する構造では、中心導体の回りを誘電体と外部
導体とで被覆しているがその製造方法は不明であり、こ
のような同軸リードを有するリードフレームを製造する
とすれば、専用の製造装置や製造工程を要するため製造
コストが増大する。また、半導体装置の高集積化及び高
密度実装化に伴い、半導体チップと電気的に接続する信
号用リード部もファインピッチ化している。よって、信
号用リード部に同軸リードを用いたとすると、リード径
が大きくなり易いため高密度配線や半導体装置の小型化
を図る上では限界がある。
【０００５】また、特開平５−１２１６３２号公報に示
すように、コプレナー構造によってインピーダンス整合
を図る場合にも、信号用リードがファインピッチ化する
にしたがって接地リードもファインピッチ化する必要が
あるため、平面上に限られたスペースで半導体装置の高
密度配線化を図る上では限界があった。また、特開平７
−２９７３５１号公報に示すＬＯＣ構造を有する半導体
装置においては、信号用の第１のリードフレームのリー
ド間に配設された固定電位用の第２のリードフレーム
は、半導体パッケージの側面や裏面側に配設された信号
用リード間には配設されていないため、必ずしも信号用
リード間のクロストークノイズを有効に低減させている
とは言えない。
すように、コプレナー構造によってインピーダンス整合
を図る場合にも、信号用リードがファインピッチ化する
にしたがって接地リードもファインピッチ化する必要が
あるため、平面上に限られたスペースで半導体装置の高
密度配線化を図る上では限界があった。また、特開平７
−２９７３５１号公報に示すＬＯＣ構造を有する半導体
装置においては、信号用の第１のリードフレームのリー
ド間に配設された固定電位用の第２のリードフレーム
は、半導体パッケージの側面や裏面側に配設された信号
用リード間には配設されていないため、必ずしも信号用
リード間のクロストークノイズを有効に低減させている
とは言えない。
【０００６】本発明の目的は、上記従来技術の課題を解
決し、高周波信号用の半導体装置の信号用リード部に発
生するノイズを低減し、半導体装置の高集積化及び高密
度実装化を安価に実現したリードフレーム及びその製造
方法並びに半導体装置及びその製造方法を提供すること
にある。
決し、高周波信号用の半導体装置の信号用リード部に発
生するノイズを低減し、半導体装置の高集積化及び高密
度実装化を安価に実現したリードフレーム及びその製造
方法並びに半導体装置及びその製造方法を提供すること
にある。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、本発明は次の構成を備える。即ち、リードフレーム
においては、半導体チップの電極部に電気的に接続する
導電ラインとして使用するリード部が、該リード部を中
心としてその表面に絶縁樹脂層が被覆され、該絶縁樹脂
層の表面に導体層が被覆されてなることを特徴とする。
また、リードフレームの製造方法においては、半導体チ
ップの電極部に電気的に接続する導電ラインとして使用
するリード部を形成する工程と、リード部を中心として
その表面に有機絶縁樹脂材をコーティングして絶縁樹脂
層を被覆形成する工程と、絶縁樹脂層の表面にめっきに
より接地ライン又は電源ラインとして使用する導体層を
被覆形成する工程とを有することを特徴とする。この場
合、絶縁樹脂層は、リードフレームのリード部の所要部
位にマスクをしてリード部に有機絶縁樹脂材を所要の厚
さにコーティングして形成するのが好ましい。
め、本発明は次の構成を備える。即ち、リードフレーム
においては、半導体チップの電極部に電気的に接続する
導電ラインとして使用するリード部が、該リード部を中
心としてその表面に絶縁樹脂層が被覆され、該絶縁樹脂
層の表面に導体層が被覆されてなることを特徴とする。
また、リードフレームの製造方法においては、半導体チ
ップの電極部に電気的に接続する導電ラインとして使用
するリード部を形成する工程と、リード部を中心として
その表面に有機絶縁樹脂材をコーティングして絶縁樹脂
層を被覆形成する工程と、絶縁樹脂層の表面にめっきに
より接地ライン又は電源ラインとして使用する導体層を
被覆形成する工程とを有することを特徴とする。この場
合、絶縁樹脂層は、リードフレームのリード部の所要部
位にマスクをしてリード部に有機絶縁樹脂材を所要の厚
さにコーティングして形成するのが好ましい。
【０００８】半導体装置においては、導電ラインとして
使用するリード部を中心としてその表面に絶縁樹脂層が
被覆され、該絶縁樹脂層の表面に導体層が被覆されてな
るリード部のインナーリード部と半導体チップの電極部
とが電気的に接続され、半導体チップ及びインナーリー
ド部が樹脂封止されてなることを特徴とする。この場
合、導体層どうしが電気的に接続され、該導体層と接地
ライン又は電源ラインとして使用するリード部とが電気
的に接続されていても良い。また、半導体装置の製造方
法においては、導電ラインとして使用するリード部を中
心としてその表面に有機絶縁樹脂材をコーティングして
絶縁樹脂層を被覆形成し、該絶縁樹脂層の表面にめっき
により接地ライン又は電源ラインとして使用する導体層
を被覆形成してなるリード部を有するリードフレームを
用い、該リードフレームのインナーリードと半導体チッ
プの電極部とを電気的に接続した後、半導体チップ及び
インナーリード部を樹脂封止してなることを特徴とす
る。また、半導体チップ及びインナーリード部を樹脂封
止する前に、導体層どうしをワイヤボンディングにより
電気的に接続しても良い。
使用するリード部を中心としてその表面に絶縁樹脂層が
被覆され、該絶縁樹脂層の表面に導体層が被覆されてな
るリード部のインナーリード部と半導体チップの電極部
とが電気的に接続され、半導体チップ及びインナーリー
ド部が樹脂封止されてなることを特徴とする。この場
合、導体層どうしが電気的に接続され、該導体層と接地
ライン又は電源ラインとして使用するリード部とが電気
的に接続されていても良い。また、半導体装置の製造方
法においては、導電ラインとして使用するリード部を中
心としてその表面に有機絶縁樹脂材をコーティングして
絶縁樹脂層を被覆形成し、該絶縁樹脂層の表面にめっき
により接地ライン又は電源ラインとして使用する導体層
を被覆形成してなるリード部を有するリードフレームを
用い、該リードフレームのインナーリードと半導体チッ
プの電極部とを電気的に接続した後、半導体チップ及び
インナーリード部を樹脂封止してなることを特徴とす
る。また、半導体チップ及びインナーリード部を樹脂封
止する前に、導体層どうしをワイヤボンディングにより
電気的に接続しても良い。
【０００９】また、他の半導体装置においては、信号ラ
インとして使用する信号用リード部の両側に接地ライン
又は電源ラインとして使用する固定電位用リード部を隣
接して配設したリード部のインナーリード部と半導体チ
ップの電極部とが電気的に接続され、半導体チップ及び
インナーリード部が樹脂封止されてなる半導体装置にお
いて、信号用リード部の両側に配設した固定電位用リー
ド部どうしが信号用リード部の電極部側に臨む先端を回
避して連絡して信号用リード部を囲む配線パターンに形
成されていても良い。また、隣接した固定電位用リード
部どうしが信号用リード部を跨いで電気的に接続されて
いたり、或いは半導体チップの電極部の両側に対向して
配置された固定電位用リード部どうしが電極部を跨いで
電気的に接続されていてもよく、これらの半導体装置に
おいては、信号用リード部及び固定電位用リード部に代
えて、信号ラインとして使用する信号用リード部を中心
としてその表面に絶縁樹脂層を介して接地ライン又は電
源ラインとして使用する固定電位用リード部として導体
層が配設されていても良い。
インとして使用する信号用リード部の両側に接地ライン
又は電源ラインとして使用する固定電位用リード部を隣
接して配設したリード部のインナーリード部と半導体チ
ップの電極部とが電気的に接続され、半導体チップ及び
インナーリード部が樹脂封止されてなる半導体装置にお
いて、信号用リード部の両側に配設した固定電位用リー
ド部どうしが信号用リード部の電極部側に臨む先端を回
避して連絡して信号用リード部を囲む配線パターンに形
成されていても良い。また、隣接した固定電位用リード
部どうしが信号用リード部を跨いで電気的に接続されて
いたり、或いは半導体チップの電極部の両側に対向して
配置された固定電位用リード部どうしが電極部を跨いで
電気的に接続されていてもよく、これらの半導体装置に
おいては、信号用リード部及び固定電位用リード部に代
えて、信号ラインとして使用する信号用リード部を中心
としてその表面に絶縁樹脂層を介して接地ライン又は電
源ラインとして使用する固定電位用リード部として導体
層が配設されていても良い。
【００１０】
【発明の実施の形態】以下、本発明の好適な実施の形態
について添付図面と共に詳述する。 〔第１実施例〕本実施例では、樹脂封止型の半導体装置
及びその製造方法についてリードフレームの構成及びそ
の製造方法と併せて説明するものとする。図１は半導体
装置の要部構成を示す部分断面図、図２はインナーリー
ド部の先端側の拡大説明図、図３はインナーリード部ど
うしの配線構造を示す説明図である。
について添付図面と共に詳述する。 〔第１実施例〕本実施例では、樹脂封止型の半導体装置
及びその製造方法についてリードフレームの構成及びそ
の製造方法と併せて説明するものとする。図１は半導体
装置の要部構成を示す部分断面図、図２はインナーリー
ド部の先端側の拡大説明図、図３はインナーリード部ど
うしの配線構造を示す説明図である。
【００１１】先ず、半導体装置の概略構成について説明
する。図１において、１は半導体装置であり、以下の構
成を有する。半導体チップ２はダイパッド部３に搭載さ
れており、該半導体チップ２と外部接続端子となるリー
ド部４とが電気的に接続されている。リード部４は半導
体チップ２の電極部に接続するインナーリード部４ａ及
び外部接続回路に接続するアウターリード部４ｂを有す
る。ここでリード部４の構成について説明すると、５は
導電ライン（各種信号ライン、電源ライン、接地ライン
を含む）として使用する導電用リード部であり、該導電
用リード部５を中心としてその表面は絶縁樹脂層６に被
覆されている。この絶縁樹脂層６の表面には接地ライン
又は電源ラインとして使用する導体層７が積層されてい
る。リード部４は、リードフレームの製造工程におい
て、帯状金属板材にプレス加工を施して導電用リード部
５を形成した後、該導電用リード部５を中心としてその
表面に絶縁樹脂層６が被覆され、該絶縁樹脂層６の表面
に導体層７が被覆形成される。半導体装置１は、インナ
ーリード部４ａと半導体チップ２の電極部とがワイヤボ
ンディングされてワイヤ８ａにより接続され、半導体チ
ップ２及びインナーリード部４ａを封止樹脂９に樹脂封
止されてなる。尚、８ｂは接地ライン又は電源ラインと
して使用する導電用リード部５と導体層７とを電気的に
接続するワイヤである。これによって、導体層７が接地
電位又は所定電源電位等の固定電位となる。
する。図１において、１は半導体装置であり、以下の構
成を有する。半導体チップ２はダイパッド部３に搭載さ
れており、該半導体チップ２と外部接続端子となるリー
ド部４とが電気的に接続されている。リード部４は半導
体チップ２の電極部に接続するインナーリード部４ａ及
び外部接続回路に接続するアウターリード部４ｂを有す
る。ここでリード部４の構成について説明すると、５は
導電ライン（各種信号ライン、電源ライン、接地ライン
を含む）として使用する導電用リード部であり、該導電
用リード部５を中心としてその表面は絶縁樹脂層６に被
覆されている。この絶縁樹脂層６の表面には接地ライン
又は電源ラインとして使用する導体層７が積層されてい
る。リード部４は、リードフレームの製造工程におい
て、帯状金属板材にプレス加工を施して導電用リード部
５を形成した後、該導電用リード部５を中心としてその
表面に絶縁樹脂層６が被覆され、該絶縁樹脂層６の表面
に導体層７が被覆形成される。半導体装置１は、インナ
ーリード部４ａと半導体チップ２の電極部とがワイヤボ
ンディングされてワイヤ８ａにより接続され、半導体チ
ップ２及びインナーリード部４ａを封止樹脂９に樹脂封
止されてなる。尚、８ｂは接地ライン又は電源ラインと
して使用する導電用リード部５と導体層７とを電気的に
接続するワイヤである。これによって、導体層７が接地
電位又は所定電源電位等の固定電位となる。
【００１２】図２にリード部４のインナーリード部４ａ
の先端側を拡大して示す。リード部４は、各導電用リー
ド部５を中心としてその表面に絶縁樹脂層６が被覆さ
れ、該絶縁樹脂層６の表面に導体層７が被覆されてい
る。また、インナーリード部４ａ及びアウターリード部
４ｂの先端側は、信号用リード部５、絶縁樹脂層６及び
導体層７が階段状に露出するように形成されている。本
実施例では、各導電用リード部５が絶縁樹脂層６を介し
て固定電位となっている導体層７に覆われているのでク
ロストークノイズ等の発生や電磁波の放射を防止でき
る。また、リード部４は、導電用リード部５を中心とし
て積層して被覆される絶縁樹脂層６及び導体層７の厚さ
をコントロールすることにより、可能な限りリード部４
のファインピッチ化を図ることができる。
の先端側を拡大して示す。リード部４は、各導電用リー
ド部５を中心としてその表面に絶縁樹脂層６が被覆さ
れ、該絶縁樹脂層６の表面に導体層７が被覆されてい
る。また、インナーリード部４ａ及びアウターリード部
４ｂの先端側は、信号用リード部５、絶縁樹脂層６及び
導体層７が階段状に露出するように形成されている。本
実施例では、各導電用リード部５が絶縁樹脂層６を介し
て固定電位となっている導体層７に覆われているのでク
ロストークノイズ等の発生や電磁波の放射を防止でき
る。また、リード部４は、導電用リード部５を中心とし
て積層して被覆される絶縁樹脂層６及び導体層７の厚さ
をコントロールすることにより、可能な限りリード部４
のファインピッチ化を図ることができる。
【００１３】また、図３にインナーリード部４ａどうし
の配線構造を示す。図３において、導体層７どうしをワ
イヤ８ｃにより電気的に接続し、導体層７と接地ライン
又は電源ラインとして使用する固定電位用リード部５と
がワイヤ８ｂ（図１参照）により電気的に接続されてい
ても良い。これによって、各導電用リード部５を固定電
位となった導体層７により遮蔽した状態と等価になる。
また、このように、導体層７を接地ライン又は電源ライ
ンに利用することによって、接地ライン又は電源ライン
を信号ライン間に平面的に増設する必要がなく、導電用
リード部５の配置スペースを広くとることができる。従
って、可能な限りリードピッチのファインピッチ化を図
りつつ、半導体装置１の高周波電気特性を向上させるこ
とができる。
の配線構造を示す。図３において、導体層７どうしをワ
イヤ８ｃにより電気的に接続し、導体層７と接地ライン
又は電源ラインとして使用する固定電位用リード部５と
がワイヤ８ｂ（図１参照）により電気的に接続されてい
ても良い。これによって、各導電用リード部５を固定電
位となった導体層７により遮蔽した状態と等価になる。
また、このように、導体層７を接地ライン又は電源ライ
ンに利用することによって、接地ライン又は電源ライン
を信号ライン間に平面的に増設する必要がなく、導電用
リード部５の配置スペースを広くとることができる。従
って、可能な限りリードピッチのファインピッチ化を図
りつつ、半導体装置１の高周波電気特性を向上させるこ
とができる。
【００１４】次に、半導体装置１の製造方法について説
明する。先ず、帯状金属板材にプレス加工を施して導電
用リード部５を形成する。次に導電用リード部５の所要
部位をマスキングして導電用リード部５の表面に有機絶
縁樹脂材をコーティングして絶縁樹脂層６を被覆形成す
る。有機絶縁樹脂材のコーティングは、例えばリードフ
レームを液状の有機絶縁樹脂中にディップして被覆する
方法や有機絶縁樹脂材をスプレーする方法等による。こ
の後、エッチングにより有機絶縁樹脂層を所要の厚さに
除去し、リード断面が導電用リード部５を中心として柱
状に絶縁樹脂層６により被覆形成される。次に、絶縁樹
脂層６の表面に金属めっきにより導体層７を形成する。
金属めっきとしては、例えば絶縁樹脂層６の表面に無電
解銅めっきを施し、更に電解銅めっきを施す。このよう
にして形成したリードフレームのダイパッド部３に半導
体チップ２を搭載し、インナーリード部４ａと半導体チ
ップ２の電極部とをワイヤボンディングして接続する。
また、接地電位とする導体層７どうしをワイヤ８ｃによ
りワイヤボンディングして接続する。最後に半導体チッ
プ２及びインナーリード部４ａを樹脂封止して半導体装
置１が製造される。
明する。先ず、帯状金属板材にプレス加工を施して導電
用リード部５を形成する。次に導電用リード部５の所要
部位をマスキングして導電用リード部５の表面に有機絶
縁樹脂材をコーティングして絶縁樹脂層６を被覆形成す
る。有機絶縁樹脂材のコーティングは、例えばリードフ
レームを液状の有機絶縁樹脂中にディップして被覆する
方法や有機絶縁樹脂材をスプレーする方法等による。こ
の後、エッチングにより有機絶縁樹脂層を所要の厚さに
除去し、リード断面が導電用リード部５を中心として柱
状に絶縁樹脂層６により被覆形成される。次に、絶縁樹
脂層６の表面に金属めっきにより導体層７を形成する。
金属めっきとしては、例えば絶縁樹脂層６の表面に無電
解銅めっきを施し、更に電解銅めっきを施す。このよう
にして形成したリードフレームのダイパッド部３に半導
体チップ２を搭載し、インナーリード部４ａと半導体チ
ップ２の電極部とをワイヤボンディングして接続する。
また、接地電位とする導体層７どうしをワイヤ８ｃによ
りワイヤボンディングして接続する。最後に半導体チッ
プ２及びインナーリード部４ａを樹脂封止して半導体装
置１が製造される。
【００１５】上述したように、本実施形態の半導体装置
１は、導電用リード部５を中心としてその表面に絶縁樹
脂層６を被覆し、該絶縁樹脂層６の表面に導体層７を被
覆してなるリード部４を有するリードフレーム２を使用
したので、クロストークノイズ等の発生や電磁波の放射
を防止でき、半導体装置１と外部接続回路との特性イン
ピーダンスが良好に整合され、高周波電気特性を向上さ
せることができる。また、導体層７を接地ライン又は電
源ラインに利用することによって、信号ライン間に接地
ライン又は電源ラインを平面的に増設する必要がなく、
導電用リード部５の配置スペースを広くとることができ
る。よって、可能な限りリードピッチのファインピッチ
化を図ることができる。また、リード部４は、導電用リ
ード部５を中心としてその表面に有機絶縁樹脂材をディ
ップ或いはスプレーなどによりコーティングして絶縁樹
脂層６を被覆した後、該絶縁樹脂層６の表面にめっきに
より導体層７を被覆して所望の厚さで柱状に形成できる
ので、既存の設備で半導体装置１を安価に製造できる。
従って、高集積化及び高密度実装化した信頼性の高い半
導体装置を安価に提供できる。
１は、導電用リード部５を中心としてその表面に絶縁樹
脂層６を被覆し、該絶縁樹脂層６の表面に導体層７を被
覆してなるリード部４を有するリードフレーム２を使用
したので、クロストークノイズ等の発生や電磁波の放射
を防止でき、半導体装置１と外部接続回路との特性イン
ピーダンスが良好に整合され、高周波電気特性を向上さ
せることができる。また、導体層７を接地ライン又は電
源ラインに利用することによって、信号ライン間に接地
ライン又は電源ラインを平面的に増設する必要がなく、
導電用リード部５の配置スペースを広くとることができ
る。よって、可能な限りリードピッチのファインピッチ
化を図ることができる。また、リード部４は、導電用リ
ード部５を中心としてその表面に有機絶縁樹脂材をディ
ップ或いはスプレーなどによりコーティングして絶縁樹
脂層６を被覆した後、該絶縁樹脂層６の表面にめっきに
より導体層７を被覆して所望の厚さで柱状に形成できる
ので、既存の設備で半導体装置１を安価に製造できる。
従って、高集積化及び高密度実装化した信頼性の高い半
導体装置を安価に提供できる。
【００１６】〔第２実施例〕本実施例では、ＬＯＣ構造
を有する半導体装置及びその製造方法についてリードフ
レームの構成及びその製造方法と併せて説明するものと
する。図４は半導体装置内部のリード部の配線構造を示
す部分平面図、図５は半導体装置の断面説明図、図６は
他例に係る半導体装置内部のリード部の配線構造を示す
平面図、図７及び図８は図６のリード部の配線構造を示
す部分断面図である。ＬＯＣ構造を有する半導体装置の
概略構成について図４及び図５を参照して説明する。半
導体チップ１１には中央部の長手方向に電極部１２が形
成されている。また、半導体チップ１１の電極形成面１
３には、電極部１２の両側にリード部１４が形成されて
いる。リード部１４は半導体チップ１１上に接着剤１５
を介して接着されており、該リード部１４の先端部と電
極部１２とがワイヤボンディングされてワイヤ１６によ
り電気的に接続されている。半導体装置１７は、半導体
チップ１１及びリード部１４のうちインナーリード部２
０として配置された領域を封止樹脂２１により樹脂封止
されてなる。
を有する半導体装置及びその製造方法についてリードフ
レームの構成及びその製造方法と併せて説明するものと
する。図４は半導体装置内部のリード部の配線構造を示
す部分平面図、図５は半導体装置の断面説明図、図６は
他例に係る半導体装置内部のリード部の配線構造を示す
平面図、図７及び図８は図６のリード部の配線構造を示
す部分断面図である。ＬＯＣ構造を有する半導体装置の
概略構成について図４及び図５を参照して説明する。半
導体チップ１１には中央部の長手方向に電極部１２が形
成されている。また、半導体チップ１１の電極形成面１
３には、電極部１２の両側にリード部１４が形成されて
いる。リード部１４は半導体チップ１１上に接着剤１５
を介して接着されており、該リード部１４の先端部と電
極部１２とがワイヤボンディングされてワイヤ１６によ
り電気的に接続されている。半導体装置１７は、半導体
チップ１１及びリード部１４のうちインナーリード部２
０として配置された領域を封止樹脂２１により樹脂封止
されてなる。
【００１７】また、図４に示すように、リード部１４
は、信号ラインとして使用する信号用リード部１４ａの
両側に接地ライン又は電源ラインとして使用する固定電
位用リード部１４ｂを隣接して配設したコプレナー構造
を採用している。また、リード部１４は、図４に示すよ
うに、信号用リード部１４ａの両側に隣接した固定電位
用リード部１４ｂどうしが信号用リード部１４ａの電極
部１２側に臨む先端を回避して連絡して信号用リード部
１４ａを囲む配線パターンに形成されている。この固定
電位用リード部１４ｂは、アウターリード部２２から電
極部１２近傍のインナーリード部２０に至るまで信号用
リード部１４ａを囲んで形成されているので、隣接する
信号用リード部１４ａ間のクロストークノイズ等の発生
を有効に防止できる。
は、信号ラインとして使用する信号用リード部１４ａの
両側に接地ライン又は電源ラインとして使用する固定電
位用リード部１４ｂを隣接して配設したコプレナー構造
を採用している。また、リード部１４は、図４に示すよ
うに、信号用リード部１４ａの両側に隣接した固定電位
用リード部１４ｂどうしが信号用リード部１４ａの電極
部１２側に臨む先端を回避して連絡して信号用リード部
１４ａを囲む配線パターンに形成されている。この固定
電位用リード部１４ｂは、アウターリード部２２から電
極部１２近傍のインナーリード部２０に至るまで信号用
リード部１４ａを囲んで形成されているので、隣接する
信号用リード部１４ａ間のクロストークノイズ等の発生
を有効に防止できる。
【００１８】また、同様のＬＯＣ構造を有する半導体装
置１７において、リード部１４の他の配線構造について
説明する。図６及び図７において、信号用リード部１４
ａを介して隣接した固定電位用リード部１４ｂどうしが
信号用リード部１４ａを跨いでワイヤボンディングされ
てワイヤ１８により電気的に接続しても良い。或いは、
図６及び図８において、半導体チップ１１の電極部１２
の両側に対向して配置された固定電位用リード部１４ｂ
どうしが、該電極部１２を跨いでワイヤボンディングさ
れてワイヤ１９により電気的に接続しても良い。上記い
ずれの場合も、リード部１４がコプレナー構造を有する
半導体装置１７において、信号用リード部１４ａの周囲
を固定電位用リード部１４ｂにより囲んだ状態と等価に
なるため、簡易な構成でクロストークノイズ等の発生を
有効に防止でき、製造コストも削減できる。また、固定
電位用リード部１４ｂと接続する半導体チップ１１の電
極部１２を共有して該接続部数を省略できるので、リー
ドピッチのファインピッチ化を図ることができる。尚、
図７及び図８に示すＬＯＣ構造を有するリード部１４
は、信号用リード部及び固定電位用リード部に代えて、
信号ラインとして使用する信号用リード部を中心として
その表面に絶縁樹脂層を介して接地ライン又は電源ライ
ンとして使用する固定電位用リード部として導体層が配
設された構成であっても良い。
置１７において、リード部１４の他の配線構造について
説明する。図６及び図７において、信号用リード部１４
ａを介して隣接した固定電位用リード部１４ｂどうしが
信号用リード部１４ａを跨いでワイヤボンディングされ
てワイヤ１８により電気的に接続しても良い。或いは、
図６及び図８において、半導体チップ１１の電極部１２
の両側に対向して配置された固定電位用リード部１４ｂ
どうしが、該電極部１２を跨いでワイヤボンディングさ
れてワイヤ１９により電気的に接続しても良い。上記い
ずれの場合も、リード部１４がコプレナー構造を有する
半導体装置１７において、信号用リード部１４ａの周囲
を固定電位用リード部１４ｂにより囲んだ状態と等価に
なるため、簡易な構成でクロストークノイズ等の発生を
有効に防止でき、製造コストも削減できる。また、固定
電位用リード部１４ｂと接続する半導体チップ１１の電
極部１２を共有して該接続部数を省略できるので、リー
ドピッチのファインピッチ化を図ることができる。尚、
図７及び図８に示すＬＯＣ構造を有するリード部１４
は、信号用リード部及び固定電位用リード部に代えて、
信号ラインとして使用する信号用リード部を中心として
その表面に絶縁樹脂層を介して接地ライン又は電源ライ
ンとして使用する固定電位用リード部として導体層が配
設された構成であっても良い。
【００１９】以上、本発明の好適な実施例について種々
述べてきたが、本発明は上述した各実施例に限定される
のものではなく、例えば接地ライン又は電源ラインどう
しを接続するワイヤの接続態様や信号ラインや電極部を
跨いで接地ライン又は電源ラインどうしを接続するワイ
ヤの接続態様は任意に形成可能である等、発明の精神を
逸脱しない範囲で多くの改変を施し得るのはもちろんで
ある。
述べてきたが、本発明は上述した各実施例に限定される
のものではなく、例えば接地ライン又は電源ラインどう
しを接続するワイヤの接続態様や信号ラインや電極部を
跨いで接地ライン又は電源ラインどうしを接続するワイ
ヤの接続態様は任意に形成可能である等、発明の精神を
逸脱しない範囲で多くの改変を施し得るのはもちろんで
ある。
【００２０】
【発明の効果】本発明に係る半導体装置及びその製造方
法を用いると、導電ラインとして使用する導電用リード
部を中心としてその表面に絶縁樹脂層を積層し、該絶縁
樹脂層の表面に接地ライン又は電源ラインとして利用す
る導体層を積層してなるリード部を有するリードフレー
ムを用いて半導体装置を形成したので、クロストークノ
イズ等の発生や電磁波の放射を防止でき、半導体装置と
外部接続回路との特性インピーダンスが良好に整合さ
れ、高周波電気特性を向上させることができる。また、
導体層を接地ライン又は電源ラインに利用することによ
って、信号ライン間に接地ライン又は電源ラインを平面
的に増設する必要がなく、導電用リード部の配置スペー
スを広くとることができる。よって、可能な限りリード
ピッチのファインピッチ化を図ることができる。また、
リード部は、導電用リード部を中心としてその表面に有
機絶縁樹脂材をディップ或いはスプレーなどによりコー
ティングして絶縁樹脂層を被覆した後、該絶縁樹脂層の
表面にめっきにより導体層を被覆して所望の厚さで柱状
に形成できるので、既存の設備で半導体装置を安価に製
造できる。従って、高集積化及び高密度実装化した信頼
性の高い半導体装置を安価に提供できる。
法を用いると、導電ラインとして使用する導電用リード
部を中心としてその表面に絶縁樹脂層を積層し、該絶縁
樹脂層の表面に接地ライン又は電源ラインとして利用す
る導体層を積層してなるリード部を有するリードフレー
ムを用いて半導体装置を形成したので、クロストークノ
イズ等の発生や電磁波の放射を防止でき、半導体装置と
外部接続回路との特性インピーダンスが良好に整合さ
れ、高周波電気特性を向上させることができる。また、
導体層を接地ライン又は電源ラインに利用することによ
って、信号ライン間に接地ライン又は電源ラインを平面
的に増設する必要がなく、導電用リード部の配置スペー
スを広くとることができる。よって、可能な限りリード
ピッチのファインピッチ化を図ることができる。また、
リード部は、導電用リード部を中心としてその表面に有
機絶縁樹脂材をディップ或いはスプレーなどによりコー
ティングして絶縁樹脂層を被覆した後、該絶縁樹脂層の
表面にめっきにより導体層を被覆して所望の厚さで柱状
に形成できるので、既存の設備で半導体装置を安価に製
造できる。従って、高集積化及び高密度実装化した信頼
性の高い半導体装置を安価に提供できる。
【００２１】また、リード部がコプレナー構造を有する
半導体装置において、信号用リード部の両側に配設した
固定電位用リード部どうしが信号用リード部の電極部側
に臨む先端を回避して連絡して信号用リード部を囲む配
線パターンに形成されている場合には、隣接する信号用
リード部間のクロストークノイズ等の発生を有効に防止
できる。また、隣接した固定電位用リード部どうしが信
号用リード部を跨いでワイヤにより電気的に接続されて
いたり、或いは半導体チップの電極部の両側に対向して
配置された固定電位用リード部どうしが該電極部を跨い
でワイヤにより電気的に接続されていた場合には、簡易
な構成で信号ラインの周囲を接地ライン又は電源ライン
により囲んだ状態と等価になるため、クロストークノイ
ズ等の発生を有効に防止でき、製造コストも削減でき
る。また、接地ライン又は電源ラインと接続する半導体
チップの電極部を共有して該接続部数を省略できるの
で、リードピッチのファインピッチ化を図ることができ
る。
半導体装置において、信号用リード部の両側に配設した
固定電位用リード部どうしが信号用リード部の電極部側
に臨む先端を回避して連絡して信号用リード部を囲む配
線パターンに形成されている場合には、隣接する信号用
リード部間のクロストークノイズ等の発生を有効に防止
できる。また、隣接した固定電位用リード部どうしが信
号用リード部を跨いでワイヤにより電気的に接続されて
いたり、或いは半導体チップの電極部の両側に対向して
配置された固定電位用リード部どうしが該電極部を跨い
でワイヤにより電気的に接続されていた場合には、簡易
な構成で信号ラインの周囲を接地ライン又は電源ライン
により囲んだ状態と等価になるため、クロストークノイ
ズ等の発生を有効に防止でき、製造コストも削減でき
る。また、接地ライン又は電源ラインと接続する半導体
チップの電極部を共有して該接続部数を省略できるの
で、リードピッチのファインピッチ化を図ることができ
る。
【図１】第１実施例に係る半導体装置の要部構成を示す
部分断面図である。
部分断面図である。
【図２】インナーリード部の先端側の拡大説明図であ
る。
る。
【図３】インナーリード部どうしの配線構造を示す説明
図である。
図である。
【図４】第２実施例に係る半導体装置内部のリード部の
配線構造を示す部分平面図である。
配線構造を示す部分平面図である。
【図５】半導体装置の断面説明図である。
【図６】他例に係る半導体装置内部のリード部の配線構
造を示す平面図である。
造を示す平面図である。
【図７】図６のリード部の配線構造を示す部分断面図で
ある。
ある。
【図８】図６のリード部の配線構造を示す部分断面図で
ある。
ある。
１，１７ 半導体装置 ２ 半導体チップ ３ ダイパッド部 ４，１４ リード部 ４ａ，２０ インナーリード部 ４ｂ，２２ アウターリード部 ５ 導電用リード部 ６ 絶縁樹脂層 ７ 導体層 ８ａ，８ｂ，８ｃ，１６，１８，１９ ワイヤ ９，２１ 封止樹脂 １１ 半導体チップ １２ 電極部 １４ａ 信号用リード部 １４ｂ 固定電位用リード部 １５ 接着剤
Claims (11)
- 【請求項１】 半導体チップの電極部に電気的に接続す
る導電ラインとして使用するリード部が、該リード部を
中心としてその表面に絶縁樹脂層が被覆され、該絶縁樹
脂層の表面に導体層が被覆されてなることを特徴とする
リードフレーム。 - 【請求項２】 半導体チップの電極部に電気的に接続す
る導電ラインとして使用するリード部を形成する工程
と、 前記リード部を中心としてその表面に有機絶縁樹脂材を
コーティングして絶縁樹脂層を被覆形成する工程と、 前記絶縁樹脂層の表面にめっきにより接地ライン又は電
源ラインとして使用する導体層を被覆形成する工程とを
有することを特徴とするリードフレームの製造方法。 - 【請求項３】 前記絶縁樹脂層は、前記リードフレーム
のリード部の所要部位にマスクをして前記リード部に有
機絶縁樹脂材を所要の厚さにコーティングして形成する
ことを特徴とする請求項２記載のリードフレームの製造
方法。 - 【請求項４】 導電ラインとして使用するリード部を中
心としてその表面に絶縁樹脂層が被覆され、該絶縁樹脂
層の表面に導体層が被覆されてなるリード部のインナー
リード部と半導体チップの電極部とが電気的に接続さ
れ、前記半導体チップ及び前記インナーリード部が樹脂
封止されてなることを特徴とする半導体装置。 - 【請求項５】 前記導体層どうしがワイヤボンディング
により電気的に接続され、該導体層と接地ライン又は電
源ラインとして使用するリード部とがワイヤボンディン
グにより電気的に接続されていることを特徴とする請求
項４記載の半導体装置。 - 【請求項６】 導電ラインとして使用するリード部を中
心としてその表面に有機絶縁樹脂材をコーティングして
絶縁樹脂層を被覆形成し、該絶縁樹脂層の表面にめっき
により接地ライン又は電源ラインとして使用する導体層
を被覆形成してなるリード部を有するリードフレームを
用い、該リードフレームのインナーリード部と前記半導
体チップの電極部とを電気的に接続した後、前記半導体
チップ及びインナーリード部を樹脂封止してなることを
特徴とする半導体装置の製造方法。 - 【請求項７】 前記半導体チップ及びインナーリード部
を樹脂封止する前に、前記導体層どうしを電気的に接続
することを特徴とする請求項６記載の半導体装置の製造
方法。 - 【請求項８】 信号ラインとして使用する信号用リード
部の両側に接地ライン又は電源ラインとして使用する固
定電位用リード部を隣接して配設したリード部のインナ
ーリード部と半導体チップの電極部とが電気的に接続さ
れ、前記半導体チップ及びインナーリード部が樹脂封止
されてなる半導体装置において、 前記信号用リード部の両側に配設した前記固定電位用リ
ード部どうしが前記信号用リード部の前記電極部側に臨
む先端を回避して連絡して前記信号用リード部を囲む配
線パターンに形成されていることを特徴とする半導体装
置。 - 【請求項９】 信号ラインとして使用する信号用リード
部の両側に接地ライン又は電源ラインとして使用する固
定電位用リード部を隣接して配設したリード部のインナ
ーリード部と半導体チップの電極部とが電気的に接続さ
れ、前記半導体チップ及びインナーリード部が樹脂封止
されてなる半導体装置において、 隣接した前記固定電位用リード部どうしが前記信号用リ
ード部を跨いで電気的に接続されていることを特徴とす
る半導体装置。 - 【請求項１０】 信号ラインとして使用する信号用リー
ド部の両側に接地ライン又は電源ラインとして使用する
固定電位用リード部を隣接して配設したリード部のイン
ナーリード部と半導体チップの電極部とが電気的に接続
され、前記半導体チップ及びインナーリード部が樹脂封
止されてなる半導体装置において、 前記半導体チップの電極部の両側に対向して配置された
前記固定電位用リード部どうしが前記電極部を跨いで電
気的に接続されていることを特徴とする半導体装置。 - 【請求項１１】 前記信号用リード部及び固定電位用リ
ード部に代えて、信号ラインとして使用する信号用リー
ド部を中心としてその表面に絶縁樹脂層を介して接地ラ
イン又は電源ラインとして使用する固定電位用リード部
として導体層が配設されてなることを特徴とする請求項
９又は請求項１０記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11195492A JP2001024140A (ja) | 1999-07-09 | 1999-07-09 | リードフレーム及びその製造方法並びに半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11195492A JP2001024140A (ja) | 1999-07-09 | 1999-07-09 | リードフレーム及びその製造方法並びに半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001024140A true JP2001024140A (ja) | 2001-01-26 |
Family
ID=16341998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11195492A Pending JP2001024140A (ja) | 1999-07-09 | 1999-07-09 | リードフレーム及びその製造方法並びに半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001024140A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100814433B1 (ko) * | 2006-11-22 | 2008-03-18 | 삼성전자주식회사 | 리드 프레임 유닛, 이를 갖는 반도체 패키지 및 이의 제조방법, 이를 포함하는 반도체 스택 패키지 및 이의 제조방법 |
| JP2010153579A (ja) * | 2008-12-25 | 2010-07-08 | Denso Corp | リードフレーム |
| US8193091B2 (en) | 2002-01-09 | 2012-06-05 | Panasonic Corporation | Resin encapsulated semiconductor device and method for manufacturing the same |
| JP2019192760A (ja) * | 2018-04-24 | 2019-10-31 | モレックス エルエルシー | 電子部品 |
-
1999
- 1999-07-09 JP JP11195492A patent/JP2001024140A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8193091B2 (en) | 2002-01-09 | 2012-06-05 | Panasonic Corporation | Resin encapsulated semiconductor device and method for manufacturing the same |
| KR100814433B1 (ko) * | 2006-11-22 | 2008-03-18 | 삼성전자주식회사 | 리드 프레임 유닛, 이를 갖는 반도체 패키지 및 이의 제조방법, 이를 포함하는 반도체 스택 패키지 및 이의 제조방법 |
| US7791178B2 (en) | 2006-11-22 | 2010-09-07 | Samsung Electronics Co., Ltd. | Lead frame unit, semiconductor package having a lead frame unit, stacked semiconductor package having a semiconductor package and methods of manufacturing the same |
| JP2010153579A (ja) * | 2008-12-25 | 2010-07-08 | Denso Corp | リードフレーム |
| JP2019192760A (ja) * | 2018-04-24 | 2019-10-31 | モレックス エルエルシー | 電子部品 |
| JP7059091B2 (ja) | 2018-04-24 | 2022-04-25 | モレックス エルエルシー | 電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6770822B2 (en) | High frequency device packages and methods | |
| JP2721093B2 (ja) | 半導体装置 | |
| US7033934B2 (en) | Method of production of semiconductor package | |
| JP2001203470A (ja) | 配線基板、半導体パッケージ、および半導体装置 | |
| WO2009079654A1 (en) | Low cost high frequency device package and methods | |
| US5495125A (en) | Molded semiconductor device | |
| US20050046046A1 (en) | Semiconductor package structure and method for manufacturing the same | |
| JP2001203300A (ja) | 配線用基板と半導体装置および配線用基板の製造方法 | |
| JP2001024140A (ja) | リードフレーム及びその製造方法並びに半導体装置及びその製造方法 | |
| JPH05211194A (ja) | 半導体接続用同軸ボンディングワイヤ | |
| JPH10327004A (ja) | 同軸コネクタを有する回路モジュール | |
| JP2803656B2 (ja) | 半導体装置 | |
| JP3410673B2 (ja) | 半導体装置及び半導体チップの実装方法 | |
| US6646343B1 (en) | Matched impedance bonding technique in high-speed integrated circuits | |
| JPH11163217A (ja) | 半導体装置 | |
| JP2003243439A (ja) | 半導体装置およびその製造方法 | |
| JP2532126B2 (ja) | 導波路形フィルムキャリアおよびその端子接続方法 | |
| JP2518145B2 (ja) | 放熱板付き多層リ―ドフレ―ム | |
| JP4622181B2 (ja) | 電子部品実装基板の製造方法 | |
| JPH08139229A (ja) | 半導体素子搭載用配線基板とそれを用いた半導体装置 | |
| JP2001102488A (ja) | 半導体装置 | |
| JPH07112039B2 (ja) | 多ピン多層配線リードフレーム | |
| JP2836597B2 (ja) | フィルムキャリアテープ及びこれを用いた半導体装置 | |
| JPH06163759A (ja) | 半導体素子が搭載された装置 | |
| JPH0777322B2 (ja) | マイクロ波集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20080313 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20080313 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20100313 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100313 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 15 Free format text: PAYMENT UNTIL: 20110313 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110313 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |