JP2001023510A - Thin-film electron source, display, and electronic line drawing device - Google Patents
Thin-film electron source, display, and electronic line drawing deviceInfo
- Publication number
- JP2001023510A JP2001023510A JP19170099A JP19170099A JP2001023510A JP 2001023510 A JP2001023510 A JP 2001023510A JP 19170099 A JP19170099 A JP 19170099A JP 19170099 A JP19170099 A JP 19170099A JP 2001023510 A JP2001023510 A JP 2001023510A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- lower electrode
- dummy
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 75
- 239000010408 film Substances 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 230000001681 protective effect Effects 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 20
- 238000010894 electron beam technology Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 abstract description 42
- 239000002245 particle Substances 0.000 abstract description 10
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 230000006866 deterioration Effects 0.000 abstract description 6
- 238000000605 extraction Methods 0.000 abstract description 3
- 230000003068 static effect Effects 0.000 abstract 3
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000002184 metal Substances 0.000 description 25
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 17
- 238000010586 diagram Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000000609 electron-beam lithography Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- 239000004372 Polyvinyl alcohol Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229920002451 polyvinyl alcohol Polymers 0.000 description 4
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- SOCTUWSJJQCPFX-UHFFFAOYSA-N dichromate(2-) Chemical compound [O-][Cr](=O)(=O)O[Cr]([O-])(=O)=O SOCTUWSJJQCPFX-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 239000000020 Nitrocellulose Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000002772 conduction electron Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229920001220 nitrocellulos Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electron Sources, Ion Sources (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、薄膜型電子源およ
び表示装置並びに電子線描画装置に係わり、特に、平面
型表示装置または一括描画可能な電子線描画装置に適用
して有効な技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin-film electron source, a display device, and an electron beam lithography device, and more particularly to a technique effective when applied to a flat display device or an electron beam lithography device capable of collectively drawing.
【０００２】[0002]
【従来の技術】平面型表示装置として、薄膜型電子源を
使用するものが提案されている。この薄膜型電子源と
は、上部電極ー絶縁層ー下部電極の３層薄膜構造を基本
とし、上部電極と下部電極との間に電圧を印加して、上
部電極の表面から真空中に電子を放出させるものであ
る。例えば、金属ー絶縁体ー金属を積層したＭＩＭ（Me
tal-Insulator-Metal）型、金属ー絶縁体ー半導体を積
層したＭＩＳ（Metal-Insulator-Semiconductor）型等
が知られている。なお、ＭＩＭ型の薄膜型電子源につい
ては、例えば、特開平７−６５７１０号に開示されてい
る。図１２は、薄膜型電子源の動作原理を説明するため
の図である。上部電極１３と下部電極１１との間に、駆
動電圧源２０から駆動電圧を印加して、トンネル絶縁層
１２内の電界を１〜１０ＭＶ／ｃｍ程度にすると、下部
電極１１中のフェルミ準位近傍の電子はトンネル現象に
より障壁を透過し、トンネル絶縁層１２、上部電極１３
の伝導帯へ注入されホットエレクトロンとなる。これら
のホットエレクトロンのうち、上部電極１３の仕事関数
（φ）以上のエネルギーを有するものは、真空１６中に
放出される。ここで、図１３に示すように、上部電極１
３および下部電極１１を複数本設け、これら複数本の上
部電極１３と、複数本の下部電極１１とを直交させて、
薄膜電子源をマトリクス状に形成すると、任意の場所か
ら電子線を発生させることができるので、表示装置等の
電子源として使用することができる。これまで、金（Ａ
ｕ）−酸化アルミニウム（Ａｌ2Ｏ3）−アルミニウム
（Ａｌ）構造のＭＩＭ（Metal-Insulator-Metal）構造
などから電子放出が観測されている。図１３は、薄膜電
子源をマトリクス状に配置した薄膜型電子源アレイの一
例の概略構成を示す斜視図である。図１３に示す薄膜型
電子源アレイは、ソーダガラス等の基板１０上に形成さ
れるＸ方向に延びるストライプ状の下部電極１１と、下
部電極１１上に形成される保護絶縁層１４およびトンネ
ル絶縁層１２と、保護絶縁層１４およびトンネル絶縁層
１２上に形成され、Ｙ方向に延びるストライプ状の上部
電極バスライン（本発明の上部バス電極）１５と、上部
電極バスライン１５上に形成される上部電極１３とで構
成される。ここで、下部電極１１と上部電極バスライン
１５とは、互いに略直交するように形成され、下部電極
１１と上部電極バスライン１５とが重なる領域内の一部
に電子放出部１が形成され、この電子放出部１はマトリ
クス状に形成される。この電子放出部１は、上部電極バ
スライン１５が除去され、上部電極１３がトンネル絶縁
層１２を介して下部電極１１と対向しており、即ち、電
子放出部は、ＭＩＭ型トンネルダイオード構造の薄膜型
電子源を構成する。2. Description of the Related Art There has been proposed a flat panel display device using a thin film type electron source. This thin-film electron source is based on a three-layer thin film structure consisting of an upper electrode, an insulating layer, and a lower electrode. A voltage is applied between the upper electrode and the lower electrode, and electrons are emitted from the surface of the upper electrode into a vacuum. Release. For example, a metal-insulator-metal laminated MIM (Me
A tal-insulator-metal (MIS) type, a MIS (metal-insulator-semiconductor) type in which a metal-insulator-semiconductor is laminated, and the like are known. The MIM type thin film electron source is disclosed in, for example, Japanese Patent Application Laid-Open No. 7-65710. FIG. 12 is a diagram for explaining the operation principle of the thin-film electron source. When a driving voltage is applied from the driving voltage source 20 between the upper electrode 13 and the lower electrode 11 to make the electric field in the tunnel insulating layer 12 about 1 to 10 MV / cm, the vicinity of the Fermi level in the lower electrode 11 Electrons pass through the barrier by the tunnel phenomenon, and the tunnel insulating layer 12 and the upper electrode 13
Into hot conduction electrons. Among these hot electrons, those having energy higher than the work function (φ) of the upper electrode 13 are emitted into the vacuum 16. Here, as shown in FIG.
3 and a plurality of lower electrodes 11 are provided, and the plurality of upper electrodes 13 are orthogonal to the plurality of lower electrodes 11.
When the thin film electron source is formed in a matrix, an electron beam can be generated from an arbitrary place, and thus can be used as an electron source of a display device or the like. Until now, gold (A
Electron emission is observed from a u-aluminum oxide (Al 2 O 3 ) -aluminum (Al) structure MIM (Metal-Insulator-Metal) structure or the like. FIG. 13 is a perspective view showing a schematic configuration of an example of a thin-film electron source array in which thin-film electron sources are arranged in a matrix. The thin-film type electron source array shown in FIG. 13 has a stripe-shaped lower electrode 11 formed on a substrate 10 made of soda glass or the like and extending in the X direction, a protective insulating layer 14 and a tunnel insulating layer formed on the lower electrode 11. 12, a stripe-shaped upper electrode bus line (upper bus electrode of the present invention) 15 formed on the protective insulating layer 14 and the tunnel insulating layer 12 and extending in the Y direction, and an upper portion formed on the upper electrode bus line 15. And an electrode 13. Here, the lower electrode 11 and the upper electrode bus line 15 are formed so as to be substantially orthogonal to each other, and the electron emission portion 1 is formed in a part of a region where the lower electrode 11 and the upper electrode bus line 15 overlap, The electron emitting portions 1 are formed in a matrix. In the electron-emitting portion 1, the upper electrode bus line 15 is removed, and the upper electrode 13 is opposed to the lower electrode 11 via the tunnel insulating layer 12. That is, the electron-emitting portion is a thin film having an MIM type tunnel diode structure. Constituent type electron source.
【０００３】[0003]
【発明が解決しようとする課題】薄膜型電子源は、絶縁
層や、絶縁層と半導体層の積層膜中で加速したホットエ
レクトロンを、上部電極を透過させて真空中に放出させ
る。したがって、上部電極１３の膜厚は、数ｎｍ程度と
非常に薄く形成する必要があり、このような薄膜を大面
積で均一性よく形成するにはスパッタリング法が適して
いる。上部電極１３等の薄膜を、例えば、スパッタリン
グ法で形成する場合に、プラズマ中の荷電粒子による上
部電極１３膜の帯電で、薄膜型電子源のトンネル絶縁層
１２に劣化が生じる場合があった。例えば、ＲＦスパッ
タリングの場合、プラズマ中の荷電粒子、主に電子によ
って基板が帯電する。したがって、その上に形成される
電極膜も帯電し、下部電極１１との間で電圧が発生す
る。発生電圧が過度の場合、トンネル絶縁層１２が劣化
したり静電破壊による短絡が生じ、薄膜型電子源の信頼
性や製造歩留まり低下を引き起こす。このような現象
は、前記したＲＦスパッタリングの他、ＤＣスパッタリ
ング等の各種スパッタリング法、蒸着粒子がイオン化し
やすいＥＢ蒸着法、イオンクラスタービーム法、プラズ
マＣＶＤ法、イオンプレーティング法等、荷電粒子の発
生を伴う他の成膜法を用いた場合でも同様である。本発
明は、前記従来技術の問題点を解決するためになされた
ものであり、本発明の目的は、薄膜型電子源において、
電極形成中に生じる荷電粒子等の帯電による絶縁膜の劣
化を防止して、信頼性、部留まりを向上させることが可
能となる技術を提供することにある。本発明の他の目的
は、表示装置において、信頼性を向上させ、かつ、歩留
まりを向上させてコストを低減することが可能となる技
術を提供することにある。本発明の他の目的は、電子線
描画装置において、信頼性が高く、長期間の安定な動作
が可能となる技術を提供することにある。本発明の前記
目的と新規な特徴は、本明細書の記述及び添付図面によ
って明らかになるであろう。The thin-film type electron source emits hot electrons accelerated in an insulating layer or a laminated film of an insulating layer and a semiconductor layer through an upper electrode into a vacuum. Therefore, it is necessary to form the upper electrode 13 with a very small thickness of about several nm, and a sputtering method is suitable for forming such a thin film with a large area and uniformity. When a thin film such as the upper electrode 13 is formed by, for example, the sputtering method, the tunnel insulating layer 12 of the thin film type electron source may be deteriorated due to charging of the upper electrode 13 film by charged particles in plasma. For example, in the case of RF sputtering, a substrate is charged by charged particles in plasma, mainly electrons. Therefore, the electrode film formed thereon is also charged, and a voltage is generated between the electrode film and the lower electrode 11. If the generated voltage is excessive, the tunnel insulating layer 12 is deteriorated or a short circuit occurs due to electrostatic breakdown, which causes a reduction in the reliability and manufacturing yield of the thin-film electron source. Such phenomena are caused by generation of charged particles such as various sputtering methods such as DC sputtering and the like, EB vapor deposition method in which deposited particles are easily ionized, ion cluster beam method, plasma CVD method, ion plating method, etc. The same applies to the case where another film forming method involving the above is used. The present invention has been made to solve the problems of the prior art, and an object of the present invention is to provide a thin-film electron source,
An object of the present invention is to provide a technique capable of preventing deterioration of an insulating film due to charging of charged particles or the like generated during formation of an electrode and improving reliability and yield. It is another object of the present invention to provide a technology that enables a display device to have improved reliability, improved yield, and reduced cost. Another object of the present invention is to provide a technique that enables a highly reliable and long-term stable operation in an electron beam lithography apparatus. The above objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
【０００４】[0004]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。本発明者らは、様々な実験結果の
検討から、前記したような荷電粒子の発生を伴う膜形成
法において、薄膜型電子源マトリクスのトンネル絶縁層
１２へのダメージが薄膜型電子源マトリクス両端の下部
電極１１上に形成されるトンネル絶縁層１２に、特に集
中することを見出し、さらに、そのメカニズムが以下の
ような原理に基づくことを見出した。即ち、成膜中の電
極の帯電によって絶縁層に発生する電圧Ｖは、Ｖ＝Ｑ／
Ｃで表される。ここで、Ｑは帯電量、Ｃは絶縁層の静電
容量である。電極を形成する場合、帯電量Ｑは、絶縁層
が接する電極面積が広いほど多くなるので、発生する電
圧Ｖは、絶縁層の静電容量に対する電極面積の比に比例
する。図１３に示すようなマトリクス状に配置された薄
膜型電子源アレイの場合、図１４に示すように、特に、
成膜開始直後は電極膜の段差被覆性が十分でないため、
マトリクス内部の下部電極１１上に形成されるトンネル
絶縁層１２に比べ、マトリクス両端の下部電極１１上に
形成されるトンネル絶縁層１２は、基板１０の電極取り
出し部が形成される領域の大面積の電極膜と接し、帯電
量Ｑが大きいため、発生電圧Ｖが高電圧になってしま
う。そのため、トンネル絶縁層１２のダメージがマトリ
クス両端の下部電極１１上に形成されるトンネル絶縁層
１２に集中する。SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows. The present inventors have studied various experimental results and found that, in the film formation method involving generation of charged particles as described above, damage to the tunnel insulating layer 12 of the thin-film electron source matrix was caused at both ends of the thin-film electron source matrix. The inventors have found that they are particularly concentrated on the tunnel insulating layer 12 formed on the lower electrode 11, and have further found that the mechanism is based on the following principle. That is, the voltage V generated in the insulating layer by the charging of the electrode during film formation is V = Q /
Represented by C. Here, Q is the charge amount, and C is the capacitance of the insulating layer. When an electrode is formed, the amount of charge Q increases as the area of the electrode in contact with the insulating layer increases, so that the generated voltage V is proportional to the ratio of the electrode area to the capacitance of the insulating layer. In the case of a thin-film type electron source array arranged in a matrix as shown in FIG. 13, in particular, as shown in FIG.
Immediately after the start of film formation, the step coverage of the electrode film is not sufficient.
Compared with the tunnel insulating layer 12 formed on the lower electrode 11 inside the matrix, the tunnel insulating layer 12 formed on the lower electrode 11 at both ends of the matrix has a large area of the region where the electrode extraction portion of the substrate 10 is formed. The generated voltage V becomes high because it is in contact with the electrode film and the charge amount Q is large. Therefore, damage of the tunnel insulating layer 12 concentrates on the tunnel insulating layer 12 formed on the lower electrode 11 at both ends of the matrix.
【０００５】本発明は、前記知見に基づいて成されたも
のであり、即ち、本発明は、下部電極と、前記下部電極
上に設けられる上部電極と、前記下部電極と前記上部電
極との間に設けられ、前記下部電極および前記上部電極
とともにダイオード構造の電子放出部を構成する絶縁膜
とを有する薄膜型電子源であって、前記下部電極の少な
くとも一方の外側に、その表面に保護絶縁膜が設けられ
る少なくとも１本のダミー電極を設けたことを特徴とす
る。また、本発明は、下部電極−絶縁膜−上部電極とで
構成されるダイオード構造の電子放出部を有し、前記電
子放出部がマトリクス状に設けられる薄膜型電子源であ
って、前記下部電極の少なくも一方の外側に、その表面
に保護絶縁膜が設けられる少なくとも１本のダミー電極
を設けたことを特徴とする。また、本発明は、前記ダミ
ー電極が突出部を有し、前記突出部の表面に設けられる
保護絶縁膜は、その膜厚が、他の部分より薄い部分を有
することを特徴とする。また、本発明は、一対の基板
と、枠部材とを有し、前記一対の基板と前記枠部材とで
囲まれる空間内が真空雰囲気とされる表示装置であっ
て、前記一対の基板の一方の基板が、前記電子放出部が
マトリクス状に設けられる前記いずれかの薄膜型電子源
を有することを特徴とする。また、本発明は、電子線描
画装置であって、前記電子放出部がマトリクス状に設け
られる前記いずれかの薄膜型電子源と、電子レンズ系と
を備えることを特徴とする。[0005] The present invention has been made based on the above findings, that is, the present invention provides a method for forming a lower electrode, an upper electrode provided on the lower electrode, and a method for forming a gap between the lower electrode and the upper electrode. And an insulating film forming an electron emitting portion having a diode structure together with the lower electrode and the upper electrode, wherein a protective insulating film is formed on at least one outer side of the lower electrode and on the surface thereof. Is provided, at least one dummy electrode provided. The present invention also provides a thin-film electron source having an electron emission portion having a diode structure composed of a lower electrode, an insulating film, and an upper electrode, wherein the electron emission portion is provided in a matrix. At least one dummy electrode on the surface of which at least one dummy electrode is provided with a protective insulating film is provided. Further, the invention is characterized in that the dummy electrode has a protruding portion, and the protective insulating film provided on the surface of the protruding portion has a thinner portion than other portions. Further, the present invention is a display device having a pair of substrates and a frame member, wherein a space surrounded by the pair of substrates and the frame member has a vacuum atmosphere, wherein one of the pair of substrates is provided. Wherein the substrate has any one of the thin-film electron sources in which the electron-emitting portions are provided in a matrix. According to another aspect of the present invention, there is provided an electron beam lithography apparatus, comprising: any one of the thin-film electron sources in which the electron emission portions are provided in a matrix; and an electron lens system.
【０００６】[0006]
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、実施の形態を説明す
るための全図において、同一機能を有するものは同一符
号を付け、その繰り返しの説明は省略する。 ［実施の形態１］図１は、本発明の実施の形態１の薄膜
型電子源マトリクスアレイの概略構成を示す平面図であ
る。同図に示すように、本実施の形態の薄膜型電子源マ
トリクスは、マトリクスの両端の下部電極１２の外側
に、上部電極バスライン１５（または上部電極１３）の
下を交差し、かつ、表面に保護絶縁層１４を有し、電子
放出には寄与しないダミー電極１７を設けたことを特徴
とする。また、このダミー電極１７は、基板１０上で、
下部電極１２、あるいは上部電極１３（または上部電極
バスライン１５）が形成されない領域に突出する突出部
１７ａを有し、この突出部１７ａの一部の領域に、例え
ば、上部電極バスライン１５（または上部電極１３）と
交差する領域の保護絶縁膜１４の膜厚よりも、その膜厚
が薄くされたダミー絶縁膜１８を設けたことを特徴とす
る。これにより、上部電極バスライン用あるいは上部電
極用の金属膜の形成中に生じる荷電粒子の帯電によるト
ンネル絶縁層１２の劣化を防止し、薄膜型電子源の高信
頼性化、歩留まり向上を実現することができる。Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments, components having the same functions are denoted by the same reference numerals, and repeated description thereof will be omitted. [First Embodiment] FIG. 1 is a plan view showing a schematic configuration of a thin film type electron source matrix array according to a first embodiment of the present invention. As shown in the figure, the thin film type electron source matrix of the present embodiment crosses below the upper electrode bus line 15 (or upper electrode 13) outside the lower electrode 12 at both ends of the matrix, and has a surface. And a dummy electrode 17 which does not contribute to electron emission. The dummy electrode 17 is formed on the substrate 10
There is a protrusion 17a protruding in a region where the lower electrode 12 or the upper electrode 13 (or the upper electrode bus line 15) is not formed. For example, the upper electrode bus line 15 (or A feature is that a dummy insulating film 18 having a thickness smaller than that of the protective insulating film 14 in a region intersecting with the upper electrode 13) is provided. As a result, deterioration of the tunnel insulating layer 12 due to charging of charged particles generated during the formation of the upper electrode bus line or upper electrode metal film is prevented, and the reliability and the yield of the thin film type electron source are improved. be able to.
【０００７】以下、図２ないし図５を用いて、本実施の
形態１の薄膜型電子源マトリクスアレイの製造方法につ
いて説明する。先ず、ソーダガラス等の絶縁性の基板１
０上を用意し、この基板１０上に下部電極用の金属膜を
成膜する。下部電極用の材料としては、アルミニウム
（Ａｌ；以下、単に、Ａｌと称する。）やアルミニウム
合金（以下、単に、Ａｌ合金と称する。）を用いる。こ
こでは、Ａｌ−ネオジム（Ｎｄ；以下、単に、Ｎｄと称
する。）合金を用いた。また、金属膜の形成には、例え
ば、スパッタリング法を用い、その膜厚は３００ｎｍと
した。金属膜形成後、図２に示すように、エッチングに
よりストライプ形状の下部電極１１と、その両外側にダ
ミー電極１７を形成する。ここで、ダミー電極１７は、
例えば、図２に示すように、後で形成する上部電極１１
や上部電極バスライン１５とは重ならない領域、例え
ば、基板１０の四隅を被覆するパターン（本発明の突出
部１７ａ）を有するパターン形状とする。次に、図３に
示すように、下部電極１１上の電子放出部１となる部
分、およびダミー電極１７の突出部１７ａの一部の領域
をレジスト膜でマスクし、化成液中で下部電極１１およ
びダミー電極１７を陽極として、下部電極１１上の電子
放出部１となる部分、およびダミー電極１７の突出部１
７ａの一部の領域以外の部分を選択的に厚く陽極酸化
し、保護絶縁層１４を形成する。このとき、化成電圧を
１００Ｖとすれば、厚さ約１３６ｎｍの保護絶縁層１４
が形成される。なお、本実施の形態では、下部電極１１
とダミー電極１７とを同時に陽極酸化したが、それぞれ
を別々に酸化すれば、下部電極１１上の保護絶縁層１４
とダミー電極１７上の保護絶縁層１４の膜厚を変えるこ
とが可能である。次に、保護絶縁層１４を形成した後、
レジスト膜を除去し、化成液中で再度下部電極１１およ
びダミー電極１７を陽極として、陽極酸化を行い、下部
電極１１上にトンネル絶縁層１２、およびダミー電極１
７の突出部１７ａの一部の領域上にダミー絶縁層１８を
形成する。例えば、化成電圧を４Ｖとすれば、下部電極
１１上に厚さ約５．５ｎｍのトンネル絶縁層１２、ダミ
ー電極１７上に厚さ約５．５ｎｍのダミー絶縁層１８が
形成される。なお、本実施の形態では、下部電極１１と
ダミー電極１７とを同時に陽極酸化したが、それぞれを
別々に酸化すれば、トンネル絶縁層１２とダミー絶縁層
１８の膜厚を変えることが可能である。Hereinafter, a method of manufacturing the thin-film type electron source matrix array according to the first embodiment will be described with reference to FIGS. First, an insulating substrate 1 such as soda glass
Then, a metal film for a lower electrode is formed on the substrate 10. As a material for the lower electrode, aluminum (Al; hereinafter, simply referred to as Al) or an aluminum alloy (hereinafter, simply referred to as Al alloy) is used. Here, an Al-neodymium (Nd; hereinafter, simply referred to as Nd) alloy was used. In addition, for example, a sputtering method was used to form the metal film, and the thickness was 300 nm. After the formation of the metal film, as shown in FIG. 2, a stripe-shaped lower electrode 11 and dummy electrodes 17 on both outer sides thereof are formed by etching. Here, the dummy electrode 17
For example, as shown in FIG.
And a pattern shape having a pattern (projecting portion 17a of the present invention) that covers a region that does not overlap with the upper electrode bus line 15, for example, four corners of the substrate 10. Next, as shown in FIG. 3, a portion of the lower electrode 11 to be the electron emission portion 1 and a part of the projecting portion 17a of the dummy electrode 17 are masked with a resist film. And a portion serving as the electron emission portion 1 on the lower electrode 11 using the dummy electrode 17 as an anode, and a projection portion 1 of the dummy electrode 17.
A portion other than a partial region of 7a is selectively anodized thickly to form a protective insulating layer. At this time, if the formation voltage is 100 V, the protective insulating layer 14 having a thickness of about 136 nm is formed.
Is formed. In the present embodiment, the lower electrode 11
And the dummy electrode 17 are simultaneously anodized, but if each is separately oxidized, the protective insulating layer 14 on the lower electrode 11
The thickness of the protective insulating layer 14 on the dummy electrode 17 can be changed. Next, after forming the protective insulating layer 14,
The resist film is removed, and anodic oxidation is again performed using the lower electrode 11 and the dummy electrode 17 as an anode in a chemical solution to form a tunnel insulating layer 12 and a dummy electrode 1 on the lower electrode 11.
The dummy insulating layer 18 is formed on a part of the region of the protrusions 17a of the dummy. For example, when the formation voltage is 4 V, a tunnel insulating layer 12 having a thickness of about 5.5 nm is formed on the lower electrode 11 and a dummy insulating layer 18 having a thickness of about 5.5 nm is formed on the dummy electrode 17. In the present embodiment, the lower electrode 11 and the dummy electrode 17 are anodized simultaneously, but if they are separately oxidized, the thicknesses of the tunnel insulating layer 12 and the dummy insulating layer 18 can be changed. .
【０００８】次に、図４に示すように、上部電極１３へ
の給電線となる上部電極バスライン用の金属膜１９をス
パッタリング法で形成する。ここでは、金属膜１９とし
て、前記したＡｌ−Ｎｄ合金を用い、この金属膜１９の
形成は、下部電極１１、およびダミー電極１７を含む基
板１０のほぼ全面に行った。この金属膜１９が形成され
ることにより、ダミー絶縁層１８はダミーの容量素子と
して働く。次に、図５に示すように、この金属膜１９を
形成した後、エッチングにより所望形状の上部電極バス
ライン１５を形成する。前記上部電極バスライン用の金
属膜１９の形成の際に、金属膜１９は帯電し、従来は薄
膜型電子源マトリクスの両端の下部電極１１上のトンネ
ル絶縁層１２に、絶縁破壊や絶縁性の劣化等のダメージ
が生じていた。しかしながら、本実施の形態において
は、薄膜型電子源マトリクスの両端の下部電極１１の外
側にダミー電極１７が設けられおり、以下のようなメカ
ニズムにより薄膜型電子源マトリクスのトンネル絶縁層
１２のダメージを防止できる。まず、本実施の形態のダ
ミー電極１７は、基板四隅（即ち、ダミー電極１７の突
出部１７ａの部分）に面積の大きな薄いダミー絶縁層１
８を有しており、基板１０の電極取り出し部が形成され
る領域の大面積の電極膜に接するダミー電極１７のダミ
ーの容量素子の静電容量Ｃは大きい。したがって、帯電
により発生する電圧Ｖは低減される。２つめに、本実施
の形態のダミー電極１７は、加工後の上部電極バスライ
ン１５とは重ならない領域に薄いダミー絶縁層１８を有
しており、加工後も上部電極バスライン１５と重なる領
域は厚い保護絶縁層１４を有する。この構造の場合、帯
電による絶縁破壊はダミー絶縁層１８で起こり、ダミー
絶縁層１８上の電極膜は、加工により取り除かれる。し
たがって、絶縁破壊が生じても薄膜型電子源マトリクス
の動作に影響することはない。なお、ダミー絶縁層１８
が破壊された場合、再度、陽極酸化等によりダミー絶縁
層１８を修復する。これにより、ダミー電極１７が、次
の上部電極用の金属膜の形成の際、同様の絶縁破壊防止
機能を発揮することになる。最後に、上部電極１３を、
上部電極バスライン１５と同様にして形成し、図１に示
す薄膜型電子源マトリクスが完成する。この工程におい
ても、ダミー電極１７が、絶縁破壊防止機能を発揮する
ことになり、これにより、トンネル絶縁層１２のダメー
ジを防止することができる。なお、上部電極１３として
は、イリジウム（Ｉｒ）、白金（Ｐｔ）、金（Ａｕ）の
積層膜を用い、これらの積層膜はスパッタ法で形成し
た。Next, as shown in FIG. 4, a metal film 19 for an upper electrode bus line serving as a power supply line to the upper electrode 13 is formed by a sputtering method. Here, the Al-Nd alloy was used as the metal film 19, and the metal film 19 was formed on almost the entire surface of the substrate 10 including the lower electrode 11 and the dummy electrode 17. By forming the metal film 19, the dummy insulating layer 18 functions as a dummy capacitance element. Next, as shown in FIG. 5, after forming the metal film 19, the upper electrode bus line 15 having a desired shape is formed by etching. When the metal film 19 for the upper electrode bus line is formed, the metal film 19 is charged, and conventionally, the tunnel insulating layer 12 on the lower electrode 11 at both ends of the thin-film type electron source matrix has dielectric breakdown or insulation property. Damage such as deterioration has occurred. However, in the present embodiment, the dummy electrodes 17 are provided outside the lower electrodes 11 at both ends of the thin film type electron source matrix, and the tunnel insulating layer 12 of the thin film type electron source matrix is damaged by the following mechanism. Can be prevented. First, the dummy electrode 17 according to the present embodiment is provided at the four corners of the substrate (that is, at the protruding portion 17a of the dummy electrode 17) at a small area.
8, the capacitance C of the dummy capacitance element of the dummy electrode 17 that is in contact with the large-area electrode film of the region where the electrode lead-out portion of the substrate 10 is formed is large. Therefore, the voltage V generated by charging is reduced. Second, the dummy electrode 17 of the present embodiment has a thin dummy insulating layer 18 in a region that does not overlap with the processed upper electrode bus line 15, and a region that overlaps with the upper electrode bus line 15 even after processing. Has a thick protective insulating layer 14. In this structure, dielectric breakdown due to charging occurs in the dummy insulating layer 18, and the electrode film on the dummy insulating layer 18 is removed by processing. Therefore, even if insulation breakdown occurs, it does not affect the operation of the thin-film type electron source matrix. The dummy insulating layer 18
Is destroyed, the dummy insulating layer 18 is repaired again by anodic oxidation or the like. Thus, the dummy electrode 17 exhibits the same function of preventing dielectric breakdown when the next metal film for the upper electrode is formed. Finally, the upper electrode 13 is
It is formed in the same manner as the upper electrode bus line 15, and the thin film type electron source matrix shown in FIG. 1 is completed. Also in this step, the dummy electrode 17 exhibits the function of preventing dielectric breakdown, thereby preventing the tunnel insulating layer 12 from being damaged. In addition, as the upper electrode 13, a laminated film of iridium (Ir), platinum (Pt), and gold (Au) was used, and these laminated films were formed by a sputtering method.
【０００９】このように、本実施の形態では、薄膜型電
子源マトリスクアレイの両端の下部電極１１の外側に、
上部電極バスライン１５（または上部電極１３）の下を
交差し、かつ、表面にダミー絶縁層１８および保護絶縁
層１４を有し、電子放出には寄与しないダミー電極１７
を形成することにより、金属膜形成中の帯電によるトン
ネル絶縁層１２のダメージを防止できる。なお、本実施
の形態では、ＭＩＳ（Metal-Insulator-Semiconducto
r）型等については、特に説明しなかったが、少なくと
も一部に絶縁体を用いる限り、本発明の原理が適用でき
ることは明白である。即ち、本発明は、例えば、ＨＥＥ
Ｄ型、ＥＬ型、ポーラスＳｉ型等のＭＩＳＭ（Metal-In
sulator-Semiconductor-Metal）型構造の電子源にも適
用可能である。また、本実施の形態では、上部電極バス
ライン１５および上部電極１３の両方を有する薄膜型電
子源マトリクスについて説明したが、上部電極１３のみ
を備える小規模の薄膜型電子源マトリクスの場合でも同
様に本発明の原理が適用できることは明白であり、さら
に、単一の薄膜型電子源の場合にも適用できることは明
白である。また、本実施の形態では、ダミー電極１７
は、薄膜型電子源マトリスクアレイの両端の下部電極１
１の外側に設けるようにしたが、上部電極バスライン１
５の端子部が基板１０の一方の側に設けられる場合等、
基板１０上の電極取り出し部が基板１０の一方に端部に
形成される場合には、このダミー電極１７は、薄膜型電
子源マトリスクアレイの片側の下部電極１１の外側に設
けるようにすればよい。As described above, in the present embodiment, outside the lower electrodes 11 at both ends of the thin-film electron source matrix array,
Dummy electrode 17 which crosses below upper electrode bus line 15 (or upper electrode 13), has dummy insulating layer 18 and protective insulating layer 14 on the surface, and does not contribute to electron emission
Is formed, it is possible to prevent the tunnel insulating layer 12 from being damaged due to charging during the formation of the metal film. In the present embodiment, the MIS (Metal-Insulator-Semiconducto
r) The type and the like have not been particularly described, but it is clear that the principle of the present invention can be applied as long as an insulator is used at least in part. That is, the present invention relates to, for example, HEE
MISM (Metal-In) such as D-type, EL-type, and porous Si-type
The present invention can also be applied to an electron source having a (sulator-semiconductor-metal) structure. Further, in the present embodiment, the thin film type electron source matrix having both the upper electrode bus line 15 and the upper electrode 13 has been described. Obviously, the principles of the present invention can be applied, and moreover, can be applied to the case of a single thin-film electron source. In the present embodiment, the dummy electrode 17
Are the lower electrodes 1 at both ends of the thin-film electron source matrix array.
1 is provided outside the upper electrode bus line 1.
5 is provided on one side of the substrate 10,
When the electrode extraction portion on the substrate 10 is formed at one end of the substrate 10, the dummy electrode 17 may be provided outside the lower electrode 11 on one side of the thin-film type electron source matrix array. Good.
【００１０】［実施の形態２］図６は、本発明の実施の
形態２の表示装置の薄膜型電子源アレイ基板の概略構成
を示す図である。図６（ａ）は、本実施の形態の薄膜型
電子源アレイ基板の平面図であり、同図（ｂ）は、同図
（ａ）に示すＡ−Ａ’線に沿った断面構造、および同図
（ｃ）は、同図（ａ）に示すＢ−Ｂ’線に沿った断面構
造を示す要部断面図である。本実施の形態の薄膜型電子
源アレイ基板は、前記説明した手順にしたがって、基板
１０上に、薄膜型電子源がマトリクス状に形成されて構
成される。なお、図６では、３本の下部電極１１と３本
の上部電極バスライン１５からなる（３×３）ドットの
薄膜型電子源マトリクスを図示しているが、実際には、
表示ドット数に対応した数の薄膜型電子源マトリクスを
形成する。また、実際には、両端の下部電極１１の外側
には、ダミー電極１７が形成されているが、このダミー
電極１７は電子放出には何ら寄与しないので、説明を簡
単にするために、その図示は省略している。[Embodiment 2] FIG. 6 is a diagram showing a schematic configuration of a thin film type electron source array substrate of a display device according to Embodiment 2 of the present invention. FIG. 6A is a plan view of the thin film type electron source array substrate of the present embodiment, and FIG. 6B is a cross-sectional structure taken along line AA ′ shown in FIG. FIG. 3C is a cross-sectional view of a principal part showing a cross-sectional structure along the line BB ′ shown in FIG. The thin film type electron source array substrate of the present embodiment is configured by forming thin film type electron sources in a matrix on the substrate 10 according to the above-described procedure. FIG. 6 shows a (3 × 3) dot thin film type electron source matrix composed of three lower electrodes 11 and three upper electrode bus lines 15, but in practice,
A number of thin film type electron source matrices corresponding to the number of display dots are formed. Actually, a dummy electrode 17 is formed outside the lower electrodes 11 at both ends, but this dummy electrode 17 does not contribute to electron emission at all. Is omitted.
【００１１】図７は、本発明の実施の形態の表示装置の
蛍光表示板の概略構成を示す図である。図７（ａ）は、
本実施の形態の蛍光表示板の平面図であり、同図（ｂ）
は、同図（ａ）に示すＡ−Ａ’線に沿った断面構造、お
よび同図（ｃ）は、同図（ａ）に示すＢ−Ｂ’線に沿っ
た断面構造を示す要部断面図である。本実施の形態の蛍
光表示板は、ソーダガラス等の基板１１０に形成される
ブラックマトリクス１２０と、このブラックマトリクス
１２０の溝内に形成される赤（Ｒ）・緑（Ｇ）・青
（Ｂ）の蛍光体（１１１〜１１３）と、これらの上に形
成されるメタルバック膜１１４とで構成される。以下、
本実施の形態の蛍光表示板の作成方法について説明す
る。まず、表示装置のコントラストを上げる目的で、基
板１１０上に、ブラックマトリクス１２０を形成する。
ブラックマトリクス１２０は、ポリビニルアルコール
（ＰＶＡ；以下、単に、ＰＶＡと称する。）と重クロム
酸アンモニウムとを混合した溶液を基板１１０に塗布
し、ブラックマトリクス１２０を形成したい部分以外に
紫外線を照射して感光させた後、未感光部分を除去し、
そこに黒鉛粉末を溶かした溶液を塗布し、ＰＶＡをリフ
トオフすることにより形成する。次に、以下の方法によ
り赤色蛍光体１１１を形成する。赤色蛍光体粒子にＰＶ
Ａと重クロム酸アンモニウムとを混合した水溶液を基板
１１０上に塗布した後、蛍光体を形成する部分に紫外線
を照射して感光させた後、未感光部分を流水で除去す
る。このようにして、赤色蛍光体１１１をパターン化す
る。なお、蛍光体パターンは、図７に示すストライプ状
のパターンであるが、このストライプパターンは一例で
あって、それ以外にも、ディスプレイの設計に応じて、
たとえば、近接する４ドットで一画素を構成させた「Ｒ
ＧＢＧ」パターンでももちろん構わない。同様の方法に
より、緑色蛍光体１１２と青色蛍光体１１３を形成す
る。ここで、蛍光体として、例えば、赤色蛍光体１１１
はＹ2Ｏ2Ｓ：Ｅｕ（Ｐ２２−Ｒ）、緑色蛍光体１１２は
ＺｎＳ：Ｃｕ，Ａｌ（Ｐ２２−Ｇ）、青色蛍光体１１３
はＺｎＳ：Ａｇ（Ｐ２２−Ｂ）を用いた。次いで、ニト
ロセルロースなどの膜でフィルミングした後、基板１１
０全体にアルミニウム（Ａｌ）を、膜厚７５ｎｍ程度蒸
着してメタルバック膜１１４とする。このメタルバック
膜１１４が、加速電極として働く。その後、基板１１０
を大気中４００℃程度に加熱してフィルミング膜やＰＶ
Ａなどの有機物を加熱分解する。このようにして、蛍光
表示板が完成する。FIG. 7 is a diagram showing a schematic configuration of a fluorescent display panel of the display device according to the embodiment of the present invention. FIG. 7 (a)
FIG. 2 is a plan view of the fluorescent display panel of the present embodiment, and FIG.
Is a cross-sectional structure taken along the line AA 'shown in FIG. 4A, and FIG. 4C is a cross-sectional view of a main part showing a cross-sectional structure taken along the line BB' shown in FIG. FIG. The fluorescent display panel according to the present embodiment has a black matrix 120 formed on a substrate 110 such as soda glass, and red (R), green (G), and blue (B) formed in grooves of the black matrix 120. (111-113) and a metal back film 114 formed thereon. Less than,
A method for manufacturing the fluorescent display panel of the present embodiment will be described. First, a black matrix 120 is formed over a substrate 110 in order to increase the contrast of a display device.
The black matrix 120 is obtained by applying a solution obtained by mixing polyvinyl alcohol (PVA; hereinafter, simply referred to as PVA) and ammonium bichromate to the substrate 110, and irradiating ultraviolet rays to portions other than the portion where the black matrix 120 is to be formed. After exposure, remove the unexposed areas,
It is formed by applying a solution in which graphite powder is dissolved and lifting off PVA. Next, the red phosphor 111 is formed by the following method. PV for red phosphor particles
After an aqueous solution in which A and ammonium bichromate are mixed is applied on the substrate 110, the portion where the phosphor is to be formed is irradiated with ultraviolet rays to be exposed, and the unexposed portion is removed with running water. Thus, the red phosphor 111 is patterned. Note that the phosphor pattern is a stripe pattern shown in FIG. 7, but this stripe pattern is an example, and other than that, depending on the design of the display,
For example, "R" in which one pixel is composed of four adjacent dots.
A “GBG” pattern may of course be used. A green phosphor 112 and a blue phosphor 113 are formed by the same method. Here, as the phosphor, for example, a red phosphor 111
Is Y 2 O 2 S: Eu (P22-R), and green phosphor 112 is ZnS: Cu, Al (P22-G), blue phosphor 113
Used ZnS: Ag (P22-B). Then, after filming with a film such as nitrocellulose, the substrate 11
Aluminum (Al) is vapor-deposited to a thickness of about 75 nm over the entirety to form a metal back film 114. This metal back film 114 functions as an acceleration electrode. Then, the substrate 110
Is heated to about 400 ° C. in the atmosphere to form a filming film or PV.
Organic substances such as A are decomposed by heating. Thus, the fluorescent display panel is completed.
【００１２】図８は、本発明の実施の形態２の表示装置
の概略全体構成を示す断面図である。なお、同図（ａ）
は、図６（ａ）に示すＣ−Ｃ’線に沿った断面構造、お
よび同図（Ｂ）は、同図（ａ）に示すＡ−Ａ’線に沿っ
た断面構造を示す要部断面図である。図８に示すよう
に、前記手順により製作された薄膜型電子源アレイ基板
と、蛍光表示板と、枠部材１１６とを、スペーサ３０を
介して組み立て後、枠部材１１６をフリットガラス１１
５を用いて封着する。薄膜型電子源アレイ基板と蛍光表
示板との間の距離は、１〜３ｍｍ程度になるようにスペ
ーサ３０の高さを設定する。なお、図８では、赤（Ｒ）
・緑（Ｇ）・青（Ｂ）に発光するドット毎、即ち、下部
電極３列づつにスペーサ３０の支柱を設けているが、機
械強度が耐える範囲で、支柱の数（密度）を減らしても
構わない。ここで、スペーサ３０は、厚さ１〜３ｍｍ程
度のガラスやセラミックスなどの絶縁板に、例えば、サ
ンドブラスト法などで所望の形状の穴を加工して形成す
る。あるいは、板状または柱状のガラス製（またはセラ
ミックス製）の支柱を並べて配置してスペーサと３０と
してもよい。FIG. 8 is a sectional view showing a schematic overall configuration of a display device according to a second embodiment of the present invention. In addition, FIG.
FIG. 6A is a cross-sectional structure taken along the line CC ′ shown in FIG. 6A, and FIG. 6B is a cross-sectional view showing a cross-sectional structure taken along the line AA ′ shown in FIG. FIG. As shown in FIG. 8, after assembling the thin-film type electron source array substrate, the fluorescent display panel, and the frame member 116 via the spacers 30 manufactured by the above procedure, the frame member 116 is attached to the frit glass 11.
Seal using 5. The height of the spacer 30 is set so that the distance between the thin film type electron source array substrate and the fluorescent display panel is about 1 to 3 mm. In FIG. 8, the red (R)
The columns of the spacers 30 are provided for each of the dots emitting green (G) and blue (B), that is, for every three rows of the lower electrodes, but the number (density) of the columns is reduced as long as the mechanical strength can withstand. No problem. Here, the spacer 30 is formed by processing a hole having a desired shape by, for example, a sand blast method on an insulating plate of glass or ceramic having a thickness of about 1 to 3 mm. Alternatively, a spacer or 30 may be formed by arranging plate-shaped or column-shaped columns made of glass (or ceramics) side by side.
【００１３】封着したパネルは、１０~7Ｔｏｒｒ程度の
真空に排気して、封止する。封止した後、ゲッターを活
性化し、表示装置内を真空を維持する。例えば、バリウ
ム（Ｂａ）を主成分とするゲッター材料の場合、高周波
誘導加熱によりゲッター膜を形成することができる。こ
のようにして、本実施の形態の表示装置が完成する。本
実施の形態の表示装置では、薄膜型電子源アレイ基板と
蛍光表示板との間の距離が、１〜３ｍｍ程度と長いの
で、メタルバック膜１１４に印加する加速電圧を３〜６
ＫＶと高電圧にできる。したがって、前記したように、
蛍光体には、陰極線管（ＣＲＴ）用の蛍光体を使用する
ことができる。以上説明したように、本実施の形態で
は、前記実施の形態１の薄膜型電子源マトリクス構造を
用いることにより、高信頼で製造歩留まりが高いため、
品質が高く、安価な表示装置を提供できる。The sealed panel is evacuated to a vacuum of about 10 to 7 Torr and sealed. After the sealing, the getter is activated, and the inside of the display device is maintained in a vacuum. For example, in the case of a getter material containing barium (Ba) as a main component, a getter film can be formed by high-frequency induction heating. Thus, the display device of the present embodiment is completed. In the display device of the present embodiment, since the distance between the thin-film type electron source array substrate and the fluorescent display panel is as long as about 1 to 3 mm, the acceleration voltage applied to the metal back film 114 is set to be 3 to 6 mm.
It can be as high as KV. Therefore, as mentioned above,
As the phosphor, a phosphor for a cathode ray tube (CRT) can be used. As described above, in the present embodiment, the use of the thin-film electron source matrix structure of the first embodiment provides high reliability and a high production yield.
A high-quality and inexpensive display device can be provided.
【００１４】図９は、本実施の形態の表示装置に、駆動
回路を接続した状態を示す模式図である。下部電極１１
は下部電極駆動回路４０で駆動され、上部電極バスライ
ン１５は上部電極駆動回路５０で駆動される。メタルバ
ック膜１１４には、加速電圧源６０から３〜６ＫＶ程度
の加速電圧を常時印加する。図１０は、図９に示す各駆
動回路から出力される駆動電圧の波形の一例を示すタイ
ミングチャートである。ここで、ｍ番目の下部電極１１
をＫｍ、ｎ番目の上部電極バスライン１５をＣｎ、ｍ番
目の下部電極１１と、ｎ番目の上部電極バスライン１５
との交点を（ｍ、ｎ）で表すことにする。時刻ｔ０では
いずれの電極も駆動電圧がゼロであるので電子は放出さ
れず、したがって、蛍光体は発光しない。時刻ｔ１にお
いて、Ｋ１の下部電極１１に、下部電極駆動回路４０か
ら（−Ｖ１）なる駆動電圧を、（Ｃ１，Ｃ２）の上部電
極バスライン１５に、上部電極駆動回路５０から（＋Ｖ
２）なる駆動電圧を印加する。交点（１，１）、（１，
２）の下部電極１１と上部電極１３との間には（Ｖ１＋
Ｖ２）なる電圧が印加されるので、（Ｖ１＋Ｖ２）の電
圧を電子放出開始電圧以上に設定しておけば、この２つ
の交点の薄膜型電子源からは電子が真空中に放出され
る。放出された電子はメタルバック膜１１４に印加され
る加速電圧源６０からの加速電圧により加速された後、
蛍光体（１１１〜１１３）に入射し、発光させる。時刻
ｔ２において、Ｋ２の下部電極１１に、下部電極駆動回
路４０から（−Ｖ１）なる駆動電圧を印加し、Ｃ１の上
部電極バスライン１５に、上部電極駆動回路５０から
（＋Ｖ２）なる駆動電圧を印加すると、同様に交点
（２、１）が点灯する。このようにして、上部電極バス
ライン１５に印加する信号を変えることにより所望の画
像または情報を表示することができる。また、上部電極
バスライン１５に印加する駆動電圧（＋Ｖ２）の大きさ
を適宜変えることにより、階調のある画像を表示するこ
とができる。なお、トンネル絶縁層１２中に蓄積される
電荷を開放するための反転電圧の印加は、ここでは下部
電極１１の全てに、下部電極駆動回路４０から（−Ｖ
１）の駆動電圧を印加した後、全下部電極１１に下部電
極駆動回路４０から（＋Ｖ３）の駆動電圧を、全上部電
極バスライン１５に、上部電極駆動回路５０から（−Ｖ
３’）の駆動電圧を印加することにより行った。この場
合に、（Ｖ３＋Ｖ３’）の電圧が、（Ｖ１＋Ｖ２）の電
圧と同程度になるようにする。 ［実施の形態３］図１１は、本発明の実施の形態３の電
子線描画装置の概略構成を示す図である。同図に示すマ
ルチビーム電子源２００は、前記実施の形態１の薄膜型
電子源マトリクスで構成される。このマルチビーム電子
源２００は、前記実施の形態２で説明した駆動方法で駆
動され、描画しようとする集積回路パターンの形状の電
子ビームを放出する。この電子ビームは、ブランカ２１
０を通った後、電子レンズ２２０により１／１００程度
に縮小され、偏向器２３０で偏向され、ウェハ２４０上
に転写される。このように、本実施の形態では、一括描
画が可能なため、スループットを大幅に向上させること
ができる。以上説明したように、本実施の形態の電子線
描画装置では、マルチビーム電子源として、前記実施の
形態１の薄膜型電子源マトリクスを使用しているので、
任意の２次元形状の電子ビームを発生でき、一括描画が
可能となるばかりでなく、信頼性が高く、長期間の安定
な動作が可能となる。以上、本発明者によってなされた
発明を、前記実施の形態に基づき具体的に説明したが、
本発明は、前記実施の形態に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは勿論である。FIG. 9 is a schematic diagram showing a state where a driving circuit is connected to the display device of the present embodiment. Lower electrode 11
Are driven by a lower electrode drive circuit 40, and the upper electrode bus lines 15 are driven by an upper electrode drive circuit 50. An acceleration voltage of about 3 to 6 KV is constantly applied to the metal back film 114 from the acceleration voltage source 60. FIG. 10 is a timing chart showing an example of the waveform of the drive voltage output from each drive circuit shown in FIG. Here, the m-th lower electrode 11
Is Km, the n-th upper electrode bus line 15 is Cn, the m-th lower electrode 11 and the n-th upper electrode bus line 15 are
Is represented by (m, n). At time t0, no driving voltage is applied to any of the electrodes, so that no electrons are emitted, and thus the phosphor does not emit light. At time t1, a driving voltage of (−V1) is applied to the lower electrode 11 of K1 from the lower electrode driving circuit 40, and a driving voltage of (+ V) is applied to the upper electrode bus line 15 of (C1, C2) to the upper electrode driving circuit 50.
2) drive voltage is applied. Intersections (1,1), (1,
2) between the lower electrode 11 and the upper electrode 13 (V1 +
Since the voltage V2) is applied, if the voltage (V1 + V2) is set to be equal to or higher than the electron emission start voltage, electrons are emitted from the thin-film electron source at the intersection of the two into a vacuum. The emitted electrons are accelerated by the accelerating voltage from the accelerating voltage source 60 applied to the metal back film 114,
The light enters the phosphors (111 to 113) and emits light. At time t2, a drive voltage of (−V1) is applied to the lower electrode 11 of K2 from the lower electrode drive circuit 40, and a drive voltage of (+ V2) is applied to the upper electrode bus line 15 of C1 from the upper electrode drive circuit 50. When the voltage is applied, the intersection (2, 1) is similarly turned on. Thus, a desired image or information can be displayed by changing the signal applied to the upper electrode bus line 15. Further, by appropriately changing the magnitude of the driving voltage (+ V2) applied to the upper electrode bus line 15, an image having a gradation can be displayed. In this case, the application of the inversion voltage for releasing the charges accumulated in the tunnel insulating layer 12 is performed by applying the (−V
After the drive voltage of 1) is applied, the drive voltage of (+ V3) is applied to all the lower electrodes 11 from the lower electrode drive circuit 40, and the drive voltage of (−V) is applied to all the upper electrode bus lines 15 from the upper electrode drive circuit 50.
3 ') was performed by applying the driving voltage. In this case, the voltage of (V3 + V3 ′) is set to be substantially equal to the voltage of (V1 + V2). [Third Embodiment] FIG. 11 is a diagram showing a schematic configuration of an electron beam lithography apparatus according to a third embodiment of the present invention. The multi-beam electron source 200 shown in the figure is constituted by the thin film type electron source matrix of the first embodiment. The multi-beam electron source 200 is driven by the driving method described in the second embodiment, and emits an electron beam having the shape of an integrated circuit pattern to be drawn. This electron beam is applied to the blanker 21
After passing through 0, it is reduced to about 1/100 by the electron lens 220, deflected by the deflector 230, and transferred onto the wafer 240. As described above, in the present embodiment, batch writing is possible, so that the throughput can be significantly improved. As described above, the electron beam lithography apparatus of the present embodiment uses the thin-film electron source matrix of the first embodiment as a multi-beam electron source.
An electron beam having an arbitrary two-dimensional shape can be generated, and not only can batch writing be performed, but also highly reliable and stable operation can be performed for a long period of time. As described above, the invention made by the inventor has been specifically described based on the embodiment.
The present invention is not limited to the above embodiment,
Of course, various changes can be made without departing from the scope of the invention.
【００１５】[0015]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。 （１）本発明によれば、薄膜型電子源において、電極形
成中に生じる荷電粒子の帯電による絶縁層の劣化を防止
し、薄膜型電子源の信頼性を向上させ、かつ、歩留まり
を向上させることが可能となる。 （２）本発明によれば、表示装置において、信頼性を向
上させ、かつ、歩留まりを向上させてコストを低減する
ことが可能となる。 （３）本発明によれば、電子線描画装置において、マル
チビーム電子源として本発明の薄膜型電子源マトリクス
を用いることにより、任意の２次元形状の電子ビームを
発生でき、一括描画が可能となるばかりでなく、信頼性
が高く、長期間の安定な動作が可能となる。The effects obtained by typical ones of the inventions disclosed in the present application will be briefly described as follows. (1) According to the present invention, in a thin-film electron source, deterioration of an insulating layer due to charging of charged particles generated during electrode formation is prevented, reliability of the thin-film electron source is improved, and yield is improved. It becomes possible. (2) According to the present invention, in a display device, it is possible to improve reliability, improve yield, and reduce cost. (3) According to the present invention, in the electron beam lithography apparatus, by using the thin-film type electron source matrix of the present invention as a multi-beam electron source, an electron beam having an arbitrary two-dimensional shape can be generated and batch writing can be performed. Not only that, the operation is highly reliable and stable operation can be performed for a long time.
【図１】本発明の実施の形態１の薄膜型電子源マトリク
スアレイの概略構成を示す平面図である。FIG. 1 is a plan view showing a schematic configuration of a thin film type electron source matrix array according to a first embodiment of the present invention.
【図２】本発明の実施の形態１の薄膜型電子源マトリク
スアレイの製造方法を説明するための図である。FIG. 2 is a diagram for explaining a method for manufacturing the thin-film electron source matrix array according to the first embodiment of the present invention.
【図３】本発明の実施の形態１の薄膜型電子源マトリク
スアレイの製造方法を説明するための図である。FIG. 3 is a diagram for explaining a method of manufacturing the thin-film electron source matrix array according to the first embodiment of the present invention.
【図４】本発明の実施の形態１の薄膜型電子源マトリク
スアレイの製造方法を説明するための図である。FIG. 4 is a diagram for explaining a method for manufacturing the thin-film electron source matrix array according to the first embodiment of the present invention.
【図５】本発明の実施の形態１の薄膜型電子源マトリク
スアレイの製造方法を説明するための図である。FIG. 5 is a view for explaining a method of manufacturing the thin-film electron source matrix array according to the first embodiment of the present invention.
【図６】本発明の実施の形態２の表示装置の薄膜型電子
源アレイ基板の概略構成を示す図である。FIG. 6 is a diagram illustrating a schematic configuration of a thin-film electron source array substrate of a display device according to a second embodiment of the present invention.
【図７】本発明の実施の形態２の表示装置の蛍光表示板
の概略構成を示す図である。FIG. 7 is a diagram illustrating a schematic configuration of a fluorescent display panel of a display device according to a second embodiment of the present invention.
【図８】本発明の実施の形態２の表示装置の概略全体構
成を示す断面図である。FIG. 8 is a cross-sectional view illustrating a schematic overall configuration of a display device according to a second embodiment of the present invention.
【図９】本発明の実施の形態２の表示装置に、駆動回路
を接続した状態を示す模式図である。FIG. 9 is a schematic diagram showing a state where a drive circuit is connected to the display device according to the second embodiment of the present invention.
【図１０】図９に示す各駆動回路から出力される駆動電
圧の波形の一例を示すタイミングチャートである。10 is a timing chart illustrating an example of a waveform of a driving voltage output from each driving circuit illustrated in FIG.
【図１１】本発明の実施の形態３の電子線描画装置の概
略構成を示す図である。FIG. 11 is a diagram illustrating a schematic configuration of an electron beam lithography apparatus according to a third embodiment of the present invention.
【図１２】薄膜型電子源の動作原理を示す図である。FIG. 12 is a diagram illustrating the operation principle of a thin-film electron source.
【図１３】薄膜型電子源をアレイ状に配列した薄膜型電
子源アレイの一例の概略構成を示す斜視図である。FIG. 13 is a perspective view showing a schematic configuration of an example of a thin-film electron source array in which thin-film electron sources are arranged in an array.
【図１４】従来の薄膜型電子源アレイ基板の製造工程中
の保護絶縁層の劣化、静電破壊による短絡を説明するた
めの図である。FIG. 14 is a view for explaining deterioration of a protective insulating layer and a short circuit due to electrostatic breakdown during a manufacturing process of a conventional thin film type electron source array substrate.
１…電子放出部、１０，１１０…基板、１１…下部電
極、１２…絶縁層、１３…上部電極、１４…保護絶縁
層、１５…上部電極バスライン、１６…真空、１７…ダ
ミー電極、１７ａ…突出部、１８…ダミー絶縁層、１９
…金属膜、２０…駆動電圧源、３０…スペーサ、４０…
下部電極駆動回路、５０…上部電極駆動回路、６０…加
速電圧源、１１１…赤色蛍光体、１１２…緑色蛍光体、
１１３…青色蛍光体、１１４…メタルバック膜、１１５
…フリットガラス、１１６…枠部材、２１０…ブラン
カ、２２０…電子レンズ、２３０…偏向器、２４０…ウ
ェハ。DESCRIPTION OF SYMBOLS 1 ... Electron emission part, 10 and 110 ... Substrate, 11 ... Lower electrode, 12 ... Insulating layer, 13 ... Upper electrode, 14 ... Protective insulating layer, 15 ... Upper electrode bus line, 16 ... Vacuum, 17 ... Dummy electrode, 17a ... projecting part, 18 ... dummy insulating layer, 19
... Metal film, 20 ... Drive voltage source, 30 ... Spacer, 40 ...
Lower electrode driving circuit, 50: upper electrode driving circuit, 60: acceleration voltage source, 111: red phosphor, 112: green phosphor,
113: blue phosphor, 114: metal back film, 115
... frit glass, 116 ... frame member, 210 ... blanker, 220 ... electron lens, 230 ... deflector, 240 ... wafer.
フロントページの続き (72)発明者 鈴木 睦三 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 岡井 誠 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 石坂 彰利 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 5C030 BB17 5C031 DD09 DD17 5C036 EE09 EE14 EF01 EF06 EF09 EG12 EH06 EH08 EH26 5C094 AA31 AA42 AA44 AA48 BA04 BA32 BA33 BA34 CA19 DA13 DB01 DB04 DB10 EA01 EC02 FA01 FB02 FB12 FB14 FB15 HA10 Continuing on the front page (72) Inventor Mutsumi Suzuki 1-280 Higashi Koigakubo, Kokubunji-shi, Tokyo Inside the Hitachi, Ltd. Central Research Laboratory (72) Inventor Makoto Okai 1-280 Higashi Koigakubo, Kokubunji-shi, Tokyo Hitachi, Ltd. Affiliation (72) Inventor Akitoshi Ishizaka 1-280 Higashi Koikekubo, Kokubunji-shi, Tokyo F-term in Central Research Laboratory, Hitachi, Ltd.F-term (reference) BA32 BA33 BA34 CA19 DA13 DB01 DB04 DB10 EA01 EC02 FA01 FB02 FB12 FB14 FB15 HA10
Claims (15)
一方の外側に設けられ、その表面に保護絶縁膜が設けら
れる少なくとも１本のダミー電極と、 前記下部電極および前記ダミー電極上に設けられる上部
電極と、 前記下部電極と前記上部電極との間に設けられ、前記下
部電極および前記上部電極とともに電子放出部を構成す
る絶縁膜とを有することを特徴とする薄膜型電子源。1. A lower electrode, at least one dummy electrode provided outside at least one of the lower electrodes, and a protective insulating film provided on a surface thereof; and an upper portion provided on the lower electrode and the dummy electrode. A thin-film electron source, comprising: an electrode; and an insulating film provided between the lower electrode and the upper electrode, the insulating film forming an electron emission portion together with the lower electrode and the upper electrode.
面に保護絶縁膜が設けられる少なくとも１本のダミー電
極と、 前記下部電極および前記ダミー電極上に設けられ、開口
部を有する複数の上部バス電極と、 前記上部バス電極の開口部を覆うように、前記上部バス
電極上に設けられる上部電極と、 前記上部バス電極の各開口部内の、前記下部電極と前記
上部電極との間に設けられ、前記下部電極および前記上
部電極とともに電子放出部を構成する絶縁膜とを有する
ことを特徴とする薄膜型電子源。2. A lower electrode, at least one dummy electrode provided outside at least one of the lower electrodes and having a protective insulating film provided on a surface thereof, and provided on the lower electrode and the dummy electrode. A plurality of upper bus electrodes having openings, an upper electrode provided on the upper bus electrode so as to cover the openings of the upper bus electrode, and a lower electrode in each opening of the upper bus electrode. A thin film-type electron source, comprising: an insulating film provided between the upper electrode and the lower electrode and the upper electrode to form an electron emission portion together with the lower electrode and the upper electrode.
下部電極と、 前記下部電極が設けられる領域の列（または行）方向の
少なくも一方の端部の外側に、行（または列）方向に設
けられ、その表面に保護絶縁膜が設けられる少なくとも
１本のダミー電極と、 前記各下部電極および前記ダミー電極上に、列（または
行）方向に設けられる複数の上部電極と、 前記各下部電極と前記各上部電極との交差領域内の、前
記下部電極と前記上部電極との間に設けられ、前記下部
電極および前記上部電極とともに電子放出部を構成する
絶縁膜とを有することを特徴とする薄膜型電子源。3. A plurality of lower electrodes provided in a row (or column) direction, and a row (or column) outside at least one end in a column (or row) direction of a region where the lower electrode is provided. At least one dummy electrode having a protective insulating film provided on a surface thereof, a plurality of upper electrodes provided in a column (or row) direction on each of the lower electrodes and the dummy electrodes, An insulating film provided between the lower electrode and the upper electrode in an intersection region between the lower electrode and each of the upper electrodes, the insulating film forming an electron emission portion together with the lower electrode and the upper electrode. Thin film type electron source.
下部電極と、 前記下部電極が設けられる領域の列（または行）方向の
少なくも一方の端部の外側に、行（または列）方向に設
けられ、その表面に保護絶縁膜が設けられる少なくとも
１本のダミー電極と、 前記各下部電極および前記ダミー電極上に、列（または
行）方向に設けられ、前記下部電極と交差する領域に開
口部を有する複数の上部バス電極と、 前記各上部バス電極の各開口部を覆うように、前記各上
部バス電極上に設けられる上部電極と、 前記各上部バス電極の各開口部内の、前記下部電極と前
記上部電極との間に設けられ、前記下部電極および前記
上部電極とともに電子放出部を構成する絶縁膜とを有す
ることを特徴とする薄膜型電子源。4. A plurality of lower electrodes provided in a row (or column) direction, and a row (or column) outside at least one end of a region where the lower electrode is provided in a column (or row) direction. At least one dummy electrode provided in the direction, and provided with a protective insulating film on the surface thereof; and a region provided in the column (or row) direction on each of the lower electrodes and the dummy electrode and intersecting the lower electrode. A plurality of upper bus electrodes each having an opening, and an upper electrode provided on each of the upper bus electrodes so as to cover each of the openings of each of the upper bus electrodes. A thin-film type electron source, comprising: an insulating film provided between the lower electrode and the upper electrode, the insulating film forming an electron emission portion together with the lower electrode and the upper electrode.
前記上部電極が設けられない領域に設けられる突出部を
有し、 前記突出部の表面に設けられる保護絶縁膜は、その膜厚
が、他の部分より薄い部分を有することを特徴とする請
求項１または請求項３に記載の薄膜型電子源。5. The dummy electrode has a protrusion provided in a region where the lower electrode and the upper electrode are not provided, and the protective insulating film provided on the surface of the protrusion has a different thickness. 4. The thin film type electron source according to claim 1, wherein the thin film type electron source has a portion thinner than the portion.
は前記上部バス電極が設けられない領域に設けられる突
出部を有し、 前記突出部の表面に設けられる保護絶縁膜は、その膜厚
が、他の部分より薄い部分を有することを特徴とする請
求項２または請求項４に記載の薄膜型電子源。6. The dummy electrode has a protrusion provided in a region where the lower electrode or the upper bus electrode is not provided. The protective insulating film provided on the surface of the protrusion has a thickness of: The thin-film electron source according to claim 2 or 4, wherein the thin-film electron source has a portion thinner than other portions.
厚が薄い部分と、前記電子放出部の絶縁膜とは同一工程
で作成されることを特徴とする請求項５または請求項６
に記載の薄膜型電子源。7. The method according to claim 5, wherein the thin portion of the protective insulating film on the surface of the projecting portion and the insulating film of the electron emitting portion are formed in the same step.
3. The thin-film electron source according to 1.
との間に半導体膜を有することを特徴とする請求項１な
いし請求項７のいずれか１項に記載の薄膜型電子源。8. The thin-film electron source according to claim 1, further comprising a semiconductor film between the lower electrode of the electron-emitting portion and the insulating film.
対の基板と前記枠部材とで囲まれる空間内が真空雰囲気
とされる表示装置であって、 前記一対の基板の一方の基板は、行（または列）方向に
設けられる複数の下部電極と、 前記下部電極が設けられる領域の列（または行）方向の
少なくも一方の端部の外側に、行（または列）方向に設
けられ、その表面に保護絶縁膜が設けられる少なくとも
１本のダミー電極と、 前記各下部電極および前記ダミー電極上に、列（または
行）方向に設けられる複数の上部電極と、 前記各下部電極と前記各上部電極との交差領域内の、前
記下部電極と前記上部電極との間に設けられ、前記下部
電極および前記上部電極とともに電子放出部を構成する
絶縁膜とを有することを特徴とする表示装置。9. A display device comprising a pair of substrates and a frame member, wherein a space surrounded by the pair of substrates and the frame member has a vacuum atmosphere, wherein one of the pair of substrates is provided. The substrate includes a plurality of lower electrodes provided in a row (or column) direction, and a row (or column) direction outside at least one end of a column (or row) direction of a region where the lower electrode is provided. At least one dummy electrode provided with a protective insulating film on the surface thereof; a plurality of upper electrodes provided in a column (or row) direction on each of the lower electrodes and the dummy electrode; And an insulating film that is provided between the lower electrode and the upper electrode in an intersection region between the upper electrode and the lower electrode and forms an electron emission portion together with the lower electrode and the upper electrode. Display device.
び前記上部電極が設けられない領域に設けられる突出部
を有し、 前記突出部の表面に設けられる保護絶縁膜は、その膜厚
が、他の部分より薄い部分を有することを特徴とする請
求項９に記載の表示装置。10. The dummy electrode has a protrusion provided in a region where the lower electrode and the upper electrode are not provided, and the protective insulating film provided on the surface of the protrusion has a different thickness. The display device according to claim 9, wherein the display device has a portion thinner than the portion.
一対の基板と前記枠部材とで囲まれる空間内が真空雰囲
気とされる表示装置であって、 前記一対の基板の一方の基板は、行（または列）方向に
設けられる複数の下部電極と、 前記下部電極が設けられる領域の列（または行）方向の
少なくも一方の端部の外側に、行（または列）方向に設
けられ、その表面に保護絶縁膜が設けられる少なくとも
１本のダミー電極と、 前記各下部電極および前記ダミー電極上に、列（または
行）方向に設けられ、前記下部電極と交差する領域に開
口部を有する複数の上部バス電極と、 前記各上部バス電極の各開口部を覆うように、前記各上
部バス電極上に設けられる上部電極と、 前記各上部バス電極の各開口部内の、前記下部電極と前
記上部電極との間に設けられ、前記下部電極および前記
上部電極とともに電子放出部を構成する絶縁膜とを有す
ることを特徴とする表示装置。11. A display device comprising a pair of substrates and a frame member, wherein a space surrounded by the pair of substrates and the frame member has a vacuum atmosphere, wherein one of the pair of substrates is provided. The substrate includes a plurality of lower electrodes provided in a row (or column) direction, and a row (or column) direction outside at least one end of a column (or row) direction of a region where the lower electrode is provided. At least one dummy electrode provided with a protective insulating film on the surface thereof, and an opening in a region provided in a column (or row) direction on each of the lower electrodes and the dummy electrode and intersecting with the lower electrode. A plurality of upper bus electrodes each having a portion; an upper electrode provided on each of the upper bus electrodes so as to cover each opening of each of the upper bus electrodes; and a lower portion in each of the openings of each of the upper bus electrodes. Between the electrode and the upper electrode Vignetting, the display device characterized by having an insulating film of the electron-emitting portion with the lower electrode and the upper electrode.
び前記上部バス電極が設けられない領域に設けられる突
出部を有し、 前記突出部の表面に設けられる保護絶縁膜は、その膜厚
が、他の部分より薄い部分を有することを特徴とする請
求項１１に記載の表示装置。12. The dummy electrode has a protrusion provided in a region where the lower electrode and the upper bus electrode are not provided. The protective insulating film provided on the surface of the protrusion has a thickness of: The display device according to claim 11, wherein the display device has a portion thinner than other portions.
膜厚が薄い部分と、前記電子放出部の絶縁膜とは同一工
程で作成されることを特徴とする請求項１０または請求
項１２に記載の表示装置。13. The method according to claim 10, wherein the thin portion of the protective insulating film on the surface of the projecting portion and the insulating film of the electron emitting portion are formed in the same step. The display device according to claim 1.
膜との間に半導体膜を有することを特徴とする請求項９
ないし請求項１３のいずれか１項に記載の表示装置。14. The semiconductor device according to claim 9, further comprising a semiconductor film between the lower electrode of the electron emission portion and the insulating film.
The display device according to claim 13.
か１項に記載の薄膜型電子源と、電子レンズ系とを備え
ることを特徴とする電子線描画装置。15. An electron beam writing apparatus comprising: the thin-film electron source according to claim 3; and an electron lens system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19170099A JP2001023510A (en) | 1999-07-06 | 1999-07-06 | Thin-film electron source, display, and electronic line drawing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19170099A JP2001023510A (en) | 1999-07-06 | 1999-07-06 | Thin-film electron source, display, and electronic line drawing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001023510A true JP2001023510A (en) | 2001-01-26 |
Family
ID=16279032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19170099A Pending JP2001023510A (en) | 1999-07-06 | 1999-07-06 | Thin-film electron source, display, and electronic line drawing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001023510A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1329942C (en) * | 2003-12-26 | 2007-08-01 | 三星Sdi株式会社 | Electron emission device including dummy electrodes and producing method thereof |
| CN106844798A (en) * | 2015-12-03 | 2017-06-13 | 北京华大九天软件有限公司 | A kind of full panel domain electric capacity rapid extracting method based on array |
-
1999
- 1999-07-06 JP JP19170099A patent/JP2001023510A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1329942C (en) * | 2003-12-26 | 2007-08-01 | 三星Sdi株式会社 | Electron emission device including dummy electrodes and producing method thereof |
| US7385344B2 (en) | 2003-12-26 | 2008-06-10 | Samsung Sdi Co., Ltd. | Electron emission device including dummy electrodes |
| CN106844798A (en) * | 2015-12-03 | 2017-06-13 | 北京华大九天软件有限公司 | A kind of full panel domain electric capacity rapid extracting method based on array |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3633154B2 (en) | Thin film type electron source and thin film type electron source application equipment | |
| US6614169B2 (en) | Display device using thin film cathode and its process | |
| JP2004246317A (en) | Cold cathode type flat panel display | |
| US20060232189A1 (en) | Electron emission device and method for manufacturing the same | |
| US6765347B2 (en) | Display device | |
| JP4134361B2 (en) | Thin film electron source and display device using the same | |
| US6255771B1 (en) | Flashover control structure for field emitter displays and method of making thereof | |
| JP2006253032A (en) | Image display device | |
| JP3630036B2 (en) | Thin film type electron source and display device using the same | |
| JPH11204024A (en) | Thin film electron source and display panel and display apparatus using it | |
| JP3643503B2 (en) | Thin film type electron source, manufacturing method thereof, and thin film type electron source applied apparatus | |
| JP2001023510A (en) | Thin-film electron source, display, and electronic line drawing device | |
| JP4494301B2 (en) | Image display device | |
| JP4209556B2 (en) | Display device | |
| JP3598267B2 (en) | Image display device | |
| JP3660831B2 (en) | Thin film electron source and display device | |
| JP2003109524A (en) | Image display device | |
| JP3992710B2 (en) | Display device | |
| JP2000251803A (en) | Thin-film type electron source, its manufacture and display device using the same | |
| JP3487145B2 (en) | Display device | |
| JP2001023551A (en) | Display | |
| JP2003100239A (en) | Image display device | |
| JP2001256907A (en) | Image display device | |
| JP2001052597A (en) | Thin film electron source and display device | |
| KR940011723B1 (en) | Method of manufacturing fed |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090203 |