JP2001015373A - 積層セラミック電子部品の製造方法及び積層セラミック電子部品 - Google Patents

Abstract

(57)【要約】 【課題】 積層ずれに起因する静電容量などの電気的特
性のばらつきが少なく、かつ内部電極積層数が偶数層及
び奇数層のいずれの場合であっても電気的特性のばらつ
きが少ない積層セラミック電子部品の製造方法を得る。 【解決手段】 行方向及び列方向に複数の内部電極パタ
ーンが整列形成されたマザーのセラミックグリーンシー
トを積層する工程を有する積層セラミック電子部品の製
造方法において、内部電極パターン２，３が行方向にお
いて一端から他端に向かって幅が狭くなるように形成さ
れており、かつ行方向において隣り合う内部電極パター
ン２，３が両者の中間点を中心として対称な形状を有す
るように形成されたマザーのセラミックグリーンシート
１を用意し、複数枚のマザーのセラミックグリーンシー
ト１を１枚おきに行方向にずらして積層することによ
り、マザーの積層体を得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば積層コンデ
ンサや積層サーミスタなどの積層セラミック電子部品の
製造方法及び積層セラミック電子部品に関し、より詳細
には、内部電極間の積層ずれを抑制し得るように内部電
極が構成されている積層セラミック電子部品の製造方法
及び積層セラミック電子部品に関する。

【０００２】

【従来の技術】従来、積層コンデンサなどの積層セラミ
ック電子部品の製造は、以下のようにして行われてい
た。まず、マザーのセラミックグリーンシートを用意す
る。次に、マザーのセラミックグリーンシートの片面
に、行方向及び列方向に整列された複数の内部電極パタ
ーンを形成する。次に、内部電極パターンが形成された
マザーのセラミックグリーンシートを積層し、上下に適
宜の枚数の無地のマザーのセラミックグリーンシートを
積層し、厚み方向に加圧することによりマザーの積層体
を得る。

【０００３】次に、マザーの積層体を厚み方向に切断
し、個々の積層セラミック電子部品単位の生積層体を得
る。さらに、生積層体を焼成し、焼結体を得、得られた
焼結体の外表面に外部電極を付与する。

【０００４】ところで、積層コンデンサなどの積層セラ
ミック電子部品では、複数の内部電極が正確に重なり合
うことが必要である。すなわち、内部電極の積層精度が
十分でない場合、所望とする静電容量などの電気的特性
を得ることができなくなる。

【０００５】しかしながら、内部電極同士を正確に重な
り合うようにセラミックグリーンシートを積層すること
は非常に困難である。そこで、従来、積層ずれに起因す
る特性の変動を抑制するために、種々の試みがなされて
いる（例えば、特開平８−２７３９７３号公報、特開平
８−１８１０１５号公報、特開平８−１８１０３３号公
報など）。

【０００６】図９を参照して、この種の積層セラミック
電子部品の製造方法の一例を説明する。従来のこの種の
積層セラミック電子部品の製造方法では、セラミックグ
リーンシート５１上に相対的に幅の広い矩形の内部電極
５２を形成する。また、セラミックグリーンシート５１
に積層される下方のセラミックグリーンシート５３上に
は、相対的に幅の狭い内部電極５４を形成する。内部電
極５２，５４が厚み方向において交互に複数層積層され
る。

【０００７】上記のような内部電極構造を有する積層コ
ンデンサでは、セラミックグリーンシート５１に対し
て、セラミックグリーンシート５３が幅Ｗ方向に若干ず
れたとしても、内部電極５２と、内部電極５４との重な
り面積に変動が生じない。従って、Ｗ方向の積層ずれに
起因する静電容量の変動を防止することができる。

【０００８】なお、図９において、内部電極５２の先端
と対向するように電極パターン５４ａが形成されてお
り、内部電極５４の先端と対向するように電極パターン
５２ａが形成されている。これは、図１０に平面図で示
すように、マザーのセラミックグリーンシート５５上
に、内部電極パターン５２Ａと内部電極パターン５４Ａ
とが行方向において、すなわちＸ方向において交互に配
置されていることによる。

【０００９】すなわち、上記積層構造を得るに際して
は、図１０に示した内部電極パターン５２Ａ，５４Ａが
印刷された１種類のマザーのセラミックグリーンシート
５５を複数枚用意する。次に、複数枚のセラミックグリ
ーンシート５５を、１枚ごとに、Ｘ方向すなわち行方向
に所定ピッチずらせて積層する。より詳細には、セラミ
ックグリーンシート５５上に、２番目に積層されるセラ
ミックグリーンシート５５をＸ方向に所定ピッチずらせ
て積層し、次に最初のセラミックグリーンシート５５と
同じ位置に第３のセラミックグリーンシート５５を積層
する。このような工程を繰り返すことにより、マザーの
積層体が得られる。

【００１０】上記マザーの積層体を厚み方向に切断する
ことにより、個々の積層コンデンサ単位の積層体が得ら
れる。従って、図９に示したように、内部電極５２，５
４の先端と対向するように、電極パターン５４ａ，５２
ａが残存することになる。

【００１１】上記製造方法では、内部電極パターン５２
Ａ，５４Ａが形成された１種類のセラミックグリーンシ
ート５５を用意し、上記のように積層方法を工夫するだ
けで、マザーの積層体を得ることができる。また、前述
したように、内部電極５２，５４間においてＷ方向に積
層ずれが生じたとしても、静電容量の変動を防止するこ
とができる。

【００１２】

【発明が解決しようとする課題】しかしながら、上述し
た製造方法により多数の積層コンデンサを製造した場
合、静電容量のばらつきが大きくなることがあった。特
に、内部電極積層数が偶数の場合には、図１１（ａ）に
略図的に示すように、静電容量のばらつきはさほど大き
くなかったものの、内部電極積層数が奇数の場合には、
図１１（ｂ）に示すように、２つの静電容量分布Ａ，Ｂ
が形成され、かつ静電容量のばらつきが非常に大きかっ
た。

【００１３】これは、上記製造方法により多数の積層コ
ンデンサを製造した場合、内部電極積層数が奇数の場
合、２種類の内部電極配置の積層コンデンサが得られる
ことに起因する。すなわち、図１０に示した電極パター
ンを有するマザーのセラミックグリーンシート５５を用
いた場合、最終的に得られた積層コンデンサとして、図
１２（ａ）及び（ｂ）に横断面図で示す各電極構造を有
する積層コンデンサが得られる。

【００１４】図１２（ａ）に示す積層コンデンサ５６で
は、３層の内部電極５４と、２層の内部電極５２とが積
層されており、他方、図１２（ｂ）に示す積層コンデン
サ５７では、３層の内部電極５２と２層の内部電極５４
とが積層されている。

【００１５】従って、積層コンデンサ５６と積層コンデ
ンサ５７とでは、全体としての有効電極重なり面積が相
違し、静電容量が異なることになる。そのため、図１１
（ｂ）に示したような２つの静電容量分布Ａ，Ｂが実現
される。

【００１６】すなわち、図１０に示した電極パターンを
有するマザーのセラミックグリーンシート５５を用いた
従来の製造方法では、内部電極積層数が奇数の場合、２
種類の電極構造の積層コンデンサが得られ、静電容量の
ばらつきが大きくならざるを得なかった。

【００１７】本発明の目的は、上述した従来技術の欠点
を解消し、内部電極パターンが形成されたマザーのセラ
ミックグリーンシートの積層ずれに起因する静電容量な
どの電気的特性の変動を抑制することができるだけでな
く、内部電極積層数が奇数の場合であっても、静電容量
などの電気的特性のばらつきが生じ難い、積層セラミッ
ク電子部品の製造方法及び該積層セラミック電子部品を
提供することにある。

【００１８】

【課題を解決するための手段】本発明は、行方向及び列
方向に複数の内部電極パターンが整列形成されたマザー
のセラミックグリーンシートを積層する工程を有する積
層セラミック電子部品の製造方法であって、前記内部電
極パターンが行方向において一端から他端に向かって幅
が狭くなるような形状を有し、かつ行方向において隣り
合う内部電極パターンが両者の中間点を中心として対称
な形状を有するように、複数の内部電極パターンが一面
に形成されたマザーのセラミックグリーンシートを用意
する工程と、複数の前記マザーのセラミックグリーンシ
ートを１枚おきに行方向にずらして積層し、マザーの積
層体を得る工程と、マザーの積層体を厚み方向に切断す
ることにより個々の積層セラミック電子部品単位の積層
体を得る工程と、前記積層体を焼成し、焼結体を得る工
程と、前記焼結体の外表面に外部電極を付与する工程と
を備えることを特徴とする。

【００１９】本発明の特定の局面では、前記内部電極パ
ターンが、列方向に延びる上辺及び下辺を有する台形で
あり、前記行方向において隣り合う台形の内部電極パタ
ーンの上辺同士または下辺同士が対向されている。

【００２０】本発明の別の特定の局面では、前記内部電
極パターンが、行方向一端側に位置しており、相対的に
幅の広い第１の矩形部と、第１の矩形部に連ねられてお
り、他端側に位置している相対的に幅の狭い第２の矩形
部とを有し、行方向において隣り合う内部電極パターン
間において、第１の矩形部同士、または第２の矩形部同
士が対向されている。

【００２１】また、本発明に係る積層セラミック電子部
品は、本発明に係る積層セラミック電子部品の製造方法
により得られるものであり、好ましくは、内部電極積層
数が奇数とされる。

【００２２】

【発明の実施の形態】以下、本発明の具体的な実施例を
説明することにより、本発明を明らかにする。

【００２３】（第１の実施例）第１の実施例では、ま
ず、図１（ａ）に示すように、矩形のマザーのセラミッ
クグリーンシートを用意する。マザーのセラミックグリ
ーンシート１は、例えばチタン酸バリウム系セラミック
スのような誘電体セラミックスを主体とするセラミック
スラリーをシート成形することにより得られる。

【００２４】マザーのセラミックグリーンシート１の上
面１ａ上には、複数の内部電極パターン２，３が行方向
及び列方向に形成されている。なお、行方向とは、図１
（ａ）において横方向を意味し、列方向とは縦方向を意
味いうものとする。

【００２５】内部電極パターン２，３は、それぞれ、行
方向において一端から他端に向かって幅が狭くなるよう
な形状とされている。本実施例では、内部電極パターン
２，３の形状は等脚台形である。この等脚台形の上辺及
び下辺は列方向に延びている。

【００２６】内部電極パターン２は、一端２ａから他端
２ｂ側に向かって幅が狭くなるように構成されている。
また、内部電極パターン３は、一端３ａから他端３ｂに
向かって幅が狭くなるように形成されている。行方向に
おいては、内部電極パターン２，３が、交互に配置され
ている。また、列方向においては、同じ内部電極パター
ンが整列形成されている。すなわち、最も左側の列にお
いては、複数の内部電極パターン２が列方向に整列形成
されており、左側から２番目の列では、複数の内部電極
パターン３が列方向に整列形成されている。

【００２７】また、行方向において隣り合う内部電極パ
ターン２，３は、両者の中間点を中心として対称な形状
を有するように構成されている。すなわち、隣り合う内
部電極パターン２，３の上辺同士または下辺同士が対向
されている。

【００２８】なお、本実施例では、列方向においては、
上記のように同じ内部電極パターンが整列形成されてい
るが、列方向においても、内部電極パターン２，３が交
互に整列形成されていてもよい。

【００２９】上記内部電極パターン２，３は、導電ペー
ストをスクリーン印刷することにより形成することがで
きる。もっとも、導電ペーストの印刷の他、蒸着やスパ
ッタリング等の薄膜形成法により内部電極パターン２，
３を形成してもよい。

【００３０】次に、内部電極パターン２，３が形成され
たマザーのセラミックグリーンシート１を複数枚用意
し、複数枚のマザーのセラミックグリーンシート１を１
枚おきに行方向にずらして積層し、マザーの積層体を得
る。すなわち、１番目のマザーのセラミックグリーンシ
ート１上に、２番目のマザーのセラミックグリーンシー
ト１を、行方向においてずらして積層し、次に、３番目
のマザーのセラミックグリーンシート１を１枚目のマザ
ーのセラミックグリーンシート１と同じ位置に積層し、
４番目のマザーのセラミックグリーンシート１を２番目
のマザーのセラミックグリーンシート１と同じ位置に積
層する。

【００３１】このようにして、複数枚のマザーのセラミ
ックグリーンシート１を１枚おきに行方向にずらして積
層し、さらに上下に適宜の枚数の無地のマザーのセラミ
ックグリーンシートを積層し、マザーの積層体を得る。

【００３２】上記のようにして得られたマザーの積層体
を、厚み方向に加圧した後、厚み方向に切断し、個々の
積層コンデンサ単位の積層体を得る。この切断に際して
は、例えば図１において、一点鎖線Ｃ，Ｄで示す位置に
沿って切断を行うことにより、個々の積層コンデンサ単
位の積層体を得ることができる。

【００３３】このようにして得られた個々の積層セラミ
ックコンデンサ単位の積層体を焼成し、焼結体を得る。
得られた焼結体の外表面に外部電極を付与することによ
り、積層セラミックコンデンサが得られる。外部電極の
形成については、導電ペーストの塗布・焼き付け、蒸
着、メッキもしくはスパッタリングなどの薄膜形成法な
どの任意の方向により行い得る。また、Ａｇペーストの
ような導電ペーストを塗布し、焼き付けることにより第
１の電極膜を形成し、第１の電極膜上に、Ｎｉメッキ膜
及びＳｎメッキ膜などを順次形成し、積層膜からなる外
部電極を形成してもよい。

【００３４】上記のようにして得られた積層コンデンサ
の内部構造を図３に縦断面図で、外観を図４に斜視図で
示す。積層コンデンサ４では、上記のようにして得られ
た焼結体５内に、内部電極２Ａ，３Ａが厚み方向におい
て交互に配置されている。内部電極２Ａは、焼結体５の
第１の端面５ａに引き出されている。内部電極３Ａは、
焼結体５の第１の端面５ａとは反対側の第２の端面５ｂ
に引き出されている。また、６，７は、それぞれ外部電
極を示す。

【００３５】本実施例の製造方法によれば、積層コンデ
ンサ４において、静電容量のばらつきを低減することが
できる。これを、図１（ｂ）を参照して説明する。前述
したように、複数の内部電極パターンがマトリックス状
に形成されたマザーのセラミックグリーンシートを１枚
おきに行方向にずらして積層し、マザーの積層体を得る
従来法では、積層ずれに起因する静電容量のばらつきが
問題となっていた。

【００３６】これに対して、本実施例の製造方法では、
上記内部電極パターン２，３が形成されているので、積
層ずれに起因する静電容量のばらつきを低減することが
できる。

【００３７】図１（ｂ）は、本実施例の製造方法で得ら
れたセラミック焼結体５の平面断面図である。マザーの
積層体を図１の一点鎖線Ｃ，Ｄに沿って切断することに
より、個々の積層セラミックコンデンサ単位の積層体が
得られているので、最終的に得られたセラミック焼結体
５内のある高さ位置において、内部電極パターン２を切
断することにより形成された内部電極２Ａが構成されて
いる。また、内部電極２Ａの他端２ｂと対向するよう
に、内部電極２Ａと同じ高さ位置には、内部電極パター
ン２と隣り合う内部電極パターン３の一部が残存してい
る。この内部電極パターン３の残存している部分を電極
３Ｂとする。

【００３８】同様に、内部電極２Ａの下方には、破線で
示す内部電極３Ａが位置している。内部電極３Ａの他端
３ｂと対向するように、内部電極３Ａと同じ高さ位置に
おいても、隣り合う内部電極パターン２の一部が切断さ
れて残された電極２Ｂが形成されている。静電容量は、
内部電極２Ａと、内部電極３Ａとが厚み方向において、
セラミック層を介して重なり合う領域で取り出される。

【００３９】いま、マザーのセラミックグリーンシート
１を複数枚積層するに際し、列方向に積層ずれが発生し
たとする。すなわち、内部電極３Ａを形成するためのマ
ザーのセラミックグリーンシートに対し、内部電極２Ａ
を構成するためのマザーのセラミックグリーンシートが
図１（ｂ）の矢印Ｅ方向にずれたとする。その場合に
は、内部電極２Ａが、一点鎖線Ｆで示す位置に移動す
る。

【００４０】従って、内部電極２Ａと内部電極３Ａとの
重なり面積は、一点鎖線Ｆで囲まれた領域と、内部電極
３Ａとが重なり合っている領域に移動する。よって、上
記位置ずれが発生すると、斜線のハッチングを付して示
す領域Ｇだけ重なり面積が小さくなるが、斜線のハッチ
ングを付して示す領域Ｈだけ重なり面積が増加する。他
方、領域Ｇと領域Ｈの面積はほぼ等しい。

【００４１】従って、上記のように、Ｅ方向すなわち列
方向に積層ずれが発生したとしても、内部電極間の重な
り面積の変動を抑制することができる。よって、図９に
示した従来の積層コンデンサの場合と同様に、マザーの
セラミックグリーンシート段階における列方向の積層ず
れに起因する静電容量のばらつきを効果的に抑制するこ
とができる。

【００４２】のみならず、本実施例の積層セラミック電
子部品の製造方法では、得られた多数の積層コンデンサ
における静電容量のばらつきも低減される。これを具体
的な実験例に基づき説明する。

【００４３】１３５×１３５×厚み０．０３ｍｍのマザ
ーのセラミックグリーンシート１上に、上辺が１００μ
ｍ、下辺が１３０μｍ、高さが５８０μｍの等脚台形の
形状を有する内部電極パターン２，３をマトリックス状
に印刷した。このマザーのセラミックグリーンシート１
を上記実施例に従って１枚おきに行方向にずらして４枚
積層し、上下に１１枚の無地のマザーのセラミックグリ
ーンシートをそれぞれ積層し、１３５×１３５×厚み
０．４５ｍｍのマザーの積層体を得た。

【００４４】このマザーの積層体を厚み方向に加圧した
後切断し、個々の積層コンデンサ単位の積層体を得た。
この積層体を調整し、セラミック焼結体を得、セラミッ
ク焼結体の外表面に外部電極９，１０を付与することに
より積層コンデンサ４を得た。上記のようにして、設計
静電容量値が５ｐＦである積層コンデンサ４を得た。

【００４５】得られた積層コンデンサ４の静電容量分布
を図５に示す。図５から明らかなように、静電容量分布
は正規型分布とほぼ等しく、ばらつきＣＶ値は０．９％
であった。

【００４６】比較のために、矩形の内部電極パターンが
マトリックス状に形成されたマザーのセラミックグリー
ンシートを積層し、その他は実施例と同様にして、積層
コンデンサを得た。このようにして得られた積層コンデ
ンサでは、図６（ａ）に示すように、内部電極２１，２
２が厚み方向においてセラミック層を介して重なり合う
ように配置されている。なお、２２Ａ，２１Ａは、それ
ぞれ、内部電極２１，２２と同じ高さ位置において隣り
合う内部電極パターンが切断されて残存している電極を
示す。

【００４７】上記のようにして得られた比較例の積層コ
ンデンサにおける静電容量分布を図６（ｂ）に示す。図
６から明らかなように、静電容量分布はほぼ正規型であ
るが、静電容量が小さい積層コンデンサがある程度の数
で発生した。すなわち、図６（ｂ）において矢印Ｉで示
す積層コンデンサでは、列方向の積層ずれにより、静電
容量が低下しているものと考えられる。

【００４８】また、図９に示した従来の製造方法に従っ
て、すなわち、内部電極５２，５４を有するように、そ
の他の点については実施例と同様にして積層コンデンサ
を得た。なお、内部電極５２の幅は１３０μｍ、内部電
極５４の幅は１００μｍとした。この場合、内部電極積
層数が偶数の場合には、図１０（ａ）を参照して説明し
たように、静電容量分布のばらつきは正規型となり、ば
らつきＣＶ値は０．８％であった。

【００４９】しかしながら、内部電極積層数が奇数の場
合には、静電容量分布は図１０（ｂ）に示す通りとな
り、正規型の静電容量分布が２つ表れ、全体としてのば
らつきＣＶ値は２．４％と非常に高かった。これは、前
述したように、図１１（ａ）に示す積層コンデンサ５６
と、図１１（ｂ）に示す積層コンデンサ５７とが得られ
たことによると思われる。

【００５０】これに対して、本実施例の積層コンデンサ
４では、内部電極積層数が偶数の場合及び奇数の場合の
いずれにおいても、静電容量分布はほぼ正規型となり、
ばらつきＣＶ値は０．９％と低かった。すなわち、本実
施例の製造方法では、内部電極パターン２，３は、同じ
形状とされており、隣り合う内部電極パターン２，３間
の中間点を中心として対称に形成されているので、言い
換えれば内部電極パターン２，３が同じ形状とされてい
るので、内部電極積層数が奇数層の場合であっても、静
電容量分布が全体としてほぼ正規型の分布となり、静電
容量のばらつきを効果的に低減することができる。

【００５１】よって、本実施例によれば、積層ずれに起
因する静電容量ばらつきが生じ難いだけでなく、内部電
極積層数が奇数層の場合であっても静電容量のばらつき
が生じ難い、積層セラミックコンデンサを提供すること
ができる。

【００５２】なお、セラミックグリーンシート１を１枚
おきに行方向にずらして積層する態様については、上記
実施例の方法に限定されず、図２に平面断面図で示すよ
うに、得られたセラミック焼結体において、内部電極２
Ａと内部電極３Ａとが、それぞれ幅の広い側の端部が内
部電極先端に位置するように積層してもよい。

【００５３】（第２の実施例）第１の実施例では、内部
電極パターン２，３の平面形状は等脚台形とされていた
が、内部電極パターンについては、行方向において一端
側から他端側に向かって幅が狭くなるように形成されて
いる限り、特に限定されるものではない。

【００５４】図７に示すように、第２の実施例では、マ
ザーのセラミックグリーンシート１１上に、内部電極パ
ターン１２，１３が形成されている。すなわち、内部電
極パターン１２，１３が行方向において交互に形成され
ている。また、列方向においては、同じ内部電極パター
ンが整列形成されている。もっとも、列方向において
も、内部電極パターン１２，１３が交互に形成されてい
てもよい。

【００５５】内部電極パターン１２，１３は、それぞ
れ、一端１２ａ，１３ａ側に位置しており、相対的に幅
の広い第１の矩形部１２ｃと、第１の矩形部に連ねられ
ており、他端１２ｂ側に位置している相対的に幅の狭い
第２の矩形部１２ｄとを有する。同様に、内部電極パタ
ーン１３についても、一端１３ａ側に位置しており、相
対的に幅の広い第１の矩形部１３ｃと、他端１３ｂ側に
位置しており、相対的に幅の狭い第２の矩形部１３ｄと
を有する。また、行方向において隣り合う内部電極パタ
ーン１２，１３は、第１の矩形部１２ｃ，１３ｃ同士、
または第２の矩形部１２ｄ，１３ｄ同士が対向されてい
る。内部電極パターンの形状を除いては、第２の実施例
では、第１の実施例と同様にして積層コンデンサが得ら
れる。

【００５６】図８は、第２の実施例で得られた積層コン
デンサにおけるセラミック焼結体の平面断面図である。
本実施例においては、マザーの積層体を切断することに
より得られた内部電極１２Ａ，１３Ａがセラミック層を
介して重なり合うように配置されている。この場合、列
方向に積層ずれが生じたとしても、第１の実施例と同様
に、内部電極１２，１３間の重なり面積が変動し難いの
で、列方向の積層ずれに起因する静電容量のばらつきを
低減することができる。また、第１の実施例と同様に、
内部電極積層数が奇数層の場合であっても、静電容量分
布がほぼ正規型となりやはり静電容量のばらつきを低減
することができる。

【００５７】また、上述した実施例では、積層コンデン
サの製造方法及び積層コンデンサにつき説明したが、本
発明は、積層バリスタ、積層サーミスタなどの他の積層
セラミック電子部品の製造方法にも適用することがで
き、それによって、内部電極間の重なり面積のばらつき
に起因する電気的特性、例えば電気抵抗等のばらつきを
低減することができる。

【００５８】

【発明の効果】本発明に係る積層セラミック電子部品の
製造方法では、行方向及び列方向に複数の内部電極パタ
ーンが整列形成されたマザーのセラミックグリーンシー
トを複数枚積層するにあたり、内部電極パターンが行方
向において一端から他端に向かって幅が狭くなるように
形成されており、かつ行方向において隣り合う内部電極
パターンが両者の中間点を中心として対称な形状を有す
るように形成されているので、最終的に得られたセラミ
ック焼結体において、内部電極間の重なり面積のばらつ
きを低減することができる。すなわち、列方向に積層ず
れが発生した場合であっても、内部電極間の重なり面積
のばらつきを低減することができると共に、内部電極積
層数が偶数層及び奇数層のいずれの場合であっても、内
部電極間の重なり面積の合計のばらつきを低減すること
ができ、それによって電気的特性のばらつきの小さい積
層セラミック電子部品を提供することが可能となる。

【００５９】内部電極パターンが、列方向に延びる上辺
及び下辺を有する台形であり、行方向において隣り合う
台形の内部電極パターンの上辺同士または下辺同士が対
向されている場合には、列方向に積層ずれが発生したと
しても、台形の内部電極パターンの斜辺部分における内
部電極間の重なり面積の変動が一方の斜辺側と他方の斜
辺側との間で相殺されるので、内部電極間の重なり面積
のばらつきを低減することができる。

【００６０】また、内部電極パターンが、行方向に連ね
られた第１，第２の矩形部を有する場合には、第１，第
２の矩形部の幅が異なっており、行方向において隣り合
う内部電極パターン間において、第１の矩形部同士また
は第２の矩形部同士が対向されているので、最終的に得
られた焼結体において、列方向の積層ずれに起因する内
部電極間の重なり面積のばらつきを低減することができ
る。

【００６１】本発明に係る積層セラミック電子部品は、
本発明に係る積層セラミック電子部品の製造方法により
得られるので、内部電極間の重なり面積のばらつきが小
さく、従って静電容量や電気抵抗などの電気的特性のば
らつきを効果的に低減することができる。

【図面の簡単な説明】

【図１】（ａ）及び（ｂ）は、本発明の第１の実施例に
おいて用意されるマザーのセラミックグリーンシートの
平面図及びセラミック焼結体の平面断面図。

【図２】第１の実施例の変形例で得られるセラミック焼
結体の平面断面図。

【図３】第１の実施例で得られた積層コンデンサを示す
縦断面図。

【図４】第１の実施例で得られた積層コンデンサの外観
を示す斜視図。

【図５】第１の実施例で得られた積層コンデンサの静電
容量分布を示す図。

【図６】（ａ）及び（ｂ）は、比較のために用意した積
層コンデンサを説明するための略図的分解斜視図及び該
比較のために用意した積層コンデンサの静電容量分布を
示す図。

【図７】第２の実施例に係る積層コンデンサの製造方法
において用意されたマザーのセラミックグリーンシート
を示す部分切欠平面図。

【図８】第２の実施例で得られた積層コンデンサにおけ
るセラミック焼結体の平面断面図。

【図９】従来の積層コンデンサの製造方法を説明するた
めの略図的分解斜視図。

【図１０】図９に示した従来の積層コンデンサの製造方
法で用意されるマザーのセラミックグリーンシートを示
す平面図。

【図１１】（ａ）及び（ｂ）は、それぞれ、従来の積層
コンデンサの製造方法において得られた積層コンデンサ
の静電容量分布を示し、（ａ）は内部電極積層数が偶数
の場合を、（ｂ）は内部電極積層数が奇数の場合を示
す。

【図１２】（ａ）及び（ｂ）は、従来の積層コンデンサ
の製造方法で得られた積層コンデンサの電極構造を示す
各横断面図。

【符号の説明】

１…マザーのセラミックグリーンシート １ａ…上面 ２，３…内部電極パターン ２ａ，３ａ…一端 ２ｂ，３ｂ…他端 ２Ａ，３Ａ…内部電極 ２Ｂ，３Ｂ…電極残存部分 ４…積層コンデンサ ５…セラミック焼結体 ６，７…外部電極 １１…マザーのセラミックグリーンシート １２，１３…内部電極パターン １２ａ，１３ａ…一端 １２ｂ，１３ｂ…他端 １２ｃ，１３ｃ…第１の矩形部 １２ｄ，１３ｄ…第２の矩形部 １２Ａ，１３Ａ…内部電極 １２Ｂ，１３Ｂ…電極

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E001 AB03 AC02 AC04 AC08 AE02 AE03 AF00 AF06 AH01 AH03 AH05 AH06 AH07 AH09 AJ01 AJ02 AJ03

Claims (5)

【特許請求の範囲】
1. 【請求項１】 行方向及び列方向に複数の内部電極パタ
   ーンが整列形成されたマザーのセラミックグリーンシー
   トを積層する工程を有する積層セラミック電子部品の製
   造方法であって、 前記内部電極パターンが行方向において一端から他端に
   向かって幅が狭くなる形状を有し、かつ行方向において
   隣り合う内部電極パターンが両者の中間点を中心として
   対称な形状を有するように、複数の内部電極パターンが
   一面に形成されたマザーのセラミックグリーンシートを
   用意する工程と、 複数の前記マザーのセラミックグリーンシートを１枚お
   きに行方向にずらして積層し、マザーの積層体を得る工
   程と、 マザーの積層体を厚み方向に切断することにより個々の
   積層セラミック電子部品単位の積層体を得る工程と、 前記積層体を焼成し、焼結体を得る工程と、 前記焼結体の外表面に外部電極を付与する工程とを備え
   ることを特徴とする、積層セラミック電子部品の製造方
   法。
2. 【請求項２】 前記内部電極パターンが、列方向に延び
   る上辺及び下辺を有する台形であり、前記行方向におい
   て隣り合う台形の内部電極パターンの上辺同士または下
   辺同士が対向されている、請求項１に記載の積層セラミ
   ック電子部品の製造方法。
3. 【請求項３】 前記内部電極パターンが、行方向一端側
   に位置しており、相対的に幅の広い第１の矩形部と、第
   １の矩形部に連ねられており、他端側に位置している相
   対的に幅の狭い第２の矩形部とを有し、行方向において
   隣り合う内部電極パターン間において、第１の矩形部同
   士、または第２の矩形部同士が対向されていることを特
   徴とする、請求項１に記載の積層セラミック電子部品の
   製造方法。
4. 【請求項４】 請求項１〜３のいずれかに記載の積層セ
   ラミック電子部品の製造方法により得られた積層セラミ
   ック電子部品。
5. 【請求項５】 前記内部電極の積層数が奇数である、請
   求項４に記載の積層セラミック電子部品。