JP2001005675A - プログラム変換装置及びプロセッサ - Google Patents

Abstract

(57)【要約】 【課題】 ビット変化の少ない機械語命令列に変換する
プログラム変換装置及びビット変化の少ない機械語命令
列を実行するプロセッサを提供する。 【解決手段】 プログラム変換装置１０は、第１種のオ
ペレーションコードを記憶する第１記憶部１２と第１種
のオペレーションコードと同じ命令内容であって異なる
ビットパターンをもつ第２種のオペレーションコードを
記憶する第２記憶部１３とを備え、変換部１５が第１記
憶部１２と第２記憶部１３とから第１種オペレーション
コードと第２種オペレーションコードとのいずれかを選
択して用いることにより、プログラムを機械語命令列に
おける列方向のビット変化が少ない機械語命令列に変換
して機械語命令列記憶部１４に格納する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プログラムを機械
語命令列に変換するプログラム変換装置、及びプログラ
ム変換装置により変換された機械語命令列を解読、実行
するプロセッサに関する。

【０００２】

【従来の技術】プログラム変換装置は、高級言語やアセ
ンブリ言語等のプログラミング言語の命令と機械語命令
とを対応させた命令セットを有し、外部より上記プログ
ラミング言語で記述されたプログラムが入力されると、
命令セットを用いてプログラムを機械語命令列に変換す
る。

【０００３】またプロセッサは、上記機械語命令列をＲ
ＯＭに記憶し、ＲＯＭから命令レジスタへと機械語命令
単位で読み出して逐次解読し、解読結果に従ってＡＬＵ
やレジスタ等の各構成要素を動作させる。

【０００４】

【発明が解決しようとする課題】ところで上記プロセッ
サにおいては、ＲＯＭから命令レジスタへと機械語命令
が読み出される際に、各バスを通過するビット値が０か
ら１または１から０に変化する部分において電力を消費
する。よって機械語命令列における同一桁のビット変化
の量に比例してプロセッサにおける電力消費量は大きく
なる。ゆえに機械語命令列における同一桁のビット変化
の量は少ないほど電力消費量を削減することができるの
であるが、従来のプログラム変換装置により変換される
機械語命令列は、ビット変化の量が多く、そのため電力
消費量が大きいという問題があった。

【０００５】上記問題に鑑みて、本発明はビット変化の
少ない機械語命令列に変換するプログラム変換装置及び
機械語命令列を実行するプロセッサを提供することを目
的とする。

【０００６】

【課題を解決するための手段】上記問題を解決するた
め、本発明のプログラム変換装置は、第１種の命令と、
第１種の命令と同じ命令内容であって異なるビットパタ
ーンをもつ第２種の命令とを含む命令群を実行するプロ
セッサを対象として、プログラムを機械語命令列に変換
するプログラム変換装置であって、前後する命令間で同
一桁のビット変化を少なくするように、第１種の命令と
第２種の命令とを選択的に用いてプログラムを機械語命
令列に変換するよう構成される。

【０００７】また、前記プログラム変換装置は、第１種
オペレーションコードを記憶する第１記憶手段と、第１
種オペレーションコードと同じ命令内容であって異なる
ビットパターンをもつ第２種オペレーションコードを記
憶する第２記憶手段と、第１種オペレーションコードと
第２種オペレーションコードとを選択的に用いることに
より、機械語命令列における同一桁のビット変化が少な
くなるようにプログラムの変換を行う変換手段とを備え
る。

【０００８】前記変換手段は、前記プログラムに応じて
前記第１記憶手段及び第２記憶手段から第１種オペレー
ションコード及び第２種オペレーションコードを順次に
読み出す読み出し手段と、前記読み出し手段により読み
出された前記第１種オペレーションコード及び第２種オ
ペレーションコードのうちの１つを順次に選択する選択
手段とを備え、前記選択手段は、前記読出し手段により
読み出された第１種オペレーションコード及び第２種オ
ペレーションコードのうち、それらが読み出される直前
に選択されたオペレーションコードと前記第１種オペレ
ーションコード及び第２種オペレーションコードとの間
における同一桁のビット変化が少ない方のオペレーショ
ンコードを選択するよう構成される。

【０００９】前記選択手段は、直前に選択したオペレー
ションコードを保持する保持手段と、前記読出し手段に
より読み出された第１種オペレーションコード及び第２
種オペレーションコードそれぞれと前記保持手段により
保持されるオペレーションコードとの間におけるハミン
グ距離をそれぞれ算出する算出手段と、前記算出手段に
よる２つの算出結果の値のうちどちらが小さいかを判定
する判定手段と、判定手段により小さいと判定された方
のオペレーションコードを選択する選択部とを備える。

【００１０】また、前記変換手段は、前記プログラムに
応じて前記第１及び第２記憶手段から第１種及び第２種
のオペレーションコードを読み出す読み出し手段と、読
み出された第１種及び第２種のオペレーションコードを
択一的に組み合わせることにより前記プログラムに対応
するオペレーションコード列の候補を複数作成する作成
手段と、前記作成手段により作成された複数の候補のう
ち同一桁のビット変化が少ない候補を選択する選択手段
とを備える。

【００１１】前記選択手段は、前記作成手段により作成
されたオペレーションコード列の候補毎にオペレーショ
ンコード間のハミング距離の合計を算出する算出手段
と、前記算出手段による合計結果の値のうちいずれが小
さいかを判定する判定手段とを備え、前記判定手段によ
り小さいと判定された候補を選択するよう構成される。
前記プログラム変換装置は、プログラムに基づいて機械
語命令列を構成する機械語命令に順次変換する変換手段
と、変換手段により変換された機械語命令のうち、ソー
スフィールドとデスティネーションフィールドとを有す
る２つの連続する機械語命令毎に、その一方に対してソ
ースフィールドの内容とデスティネーションフィールド
の内容とを交換する交換手段とを備える。

【００１２】また、前記変換手段は、固定語長の機械語
命令を変換し、前記交換手段は、ソースフィールド及び
デスティネーションフィールドの少なくとも一方にレジ
スタ番号を指定する２つの連続する機械語命令を検出
し、検出された一方の機械語命令に対して前記交換を行
うよう構成される。前記プログラム変換装置は、第１種
オペランドコードを記憶する第１記憶手段と、第１種オ
ペランドコードと同じリソースを示し異なるビットパタ
ーンをもつ第２種オペランドコードを記憶する第２記憶
手段と、第１種オペランドコードと第２種オペランドコ
ードとを選択的に用いることにより、機械語命令列にお
ける同一桁のビット変化が少なくなるようにプログラム
の変換を行う変換手段とを備える。

【００１３】前記変換手段は、前記プログラムに応じて
前記第１記憶手段及び第２記憶手段から第１種オペラン
ドコード及び第２種オペランドコードを順次に読み出す
読み出し手段と、前記読み出し手段により読み出された
前記第１種オペランドコード及び第２種オペランドコー
ドのうちの１つを順次に選択する選択手段とを備え、前
記選択手段は、前記読出し手段により読み出された第１
種オペランドコード及び第２種オペランドコードのう
ち、それらが読み出される直前に選択されたオペランド
コードと前記第１種オペランドコード及び第２種オペラ
ンドコードとの間における同一桁のビット変化が少ない
方のオペランドコードを選択するよう構成される。

【００１４】本発明のプロセッサは、第１種の機械語命
令と、第１種の機械語命令と同じ語長であり同じ命令内
容であって異なるビットパターンをもつ第２種の機械語
命令とが混在するプログラムを記憶するメモリから機械
語命令を順次読み出す読み出し手段と、読み出された機
械語命令のうち第１種の機械語命令を解読する第１解読
手段と、読み出された機械語命令のうち第２種の機械語
命令を解読する第２解読手段と、第１命令解読手段及び
第２命令解読手段の解読結果に従って命令を実行する実
行手段とを備える。

【００１５】前記第１種及び第２種の機械語命令は第１
種か第２種かを識別するための識別ビットを有し、前記
第１、第２解読手段は、読み出し手段により読み出され
た機械語命令の識別ビットにより第１種か第２種かを判
別して解読するよう構成される。また、前記第１種及び
第２種の機械語命令はプログラム中に交互に配置され、
前記第１、第２解読手段は、読み出し手段により読み出
された機械語命令のアドレスに基づいて第１種か第２種
かを判別して解読するよう構成される。

【００１６】また、前記第１種及び第２種の機械語命令
は、互いに異なるオペレーションコードと、同一のオペ
ランドコードとからなり、前記第１及び第２解読手段
は、第１種、第２種の機械語命令のオペレーションコー
ドをそれぞれ解読する第１、第２オペレーション解読部
と、オペランドコードを共通に解読するオペランド解読
部とを備える。

【００１７】

【発明の実施の形態】＜第１実施形態＞ ＜プログラム変換装置＞以下に第１実施形態におけるプ
ログラム変換装置について図面を用いて説明する。 ＜プログラム変換装置の構成＞図１は、第１実施形態に
おけるプログラム変換装置のハードウェア構成を示す。

【００１８】同図に示すようにプログラム変換装置１０
は、ＣＰＵ２、メモリ３、ハードディスク４、ディスプ
レイ５、キーボード６等を備える汎用のコンピュータ上
で、メモリ３に記憶されたソフトウェア、すなわち図２
に示す機能を実現するソフトウェアをＣＰＵ２が実行す
ることにより実現される。図２は、プログラム変換装置
１０の構成を機能的に示した機能ブロック図である。

【００１９】同図においてプログラム変換装置１０は、
プログラム記憶部１１、第１記憶部１２、第２記憶部１
３、機械語命令列記憶部１４、変換部１５から構成さ
れ、外部より入力されるプログラムを、前後の機械語命
令間のハミング距離が短い機械語命令列に変換する。こ
こにおいてハミング距離とは、２つのビット・パターン
の同一桁を比較したときに値が異なっているビットの数
のことである。例えば、「１００１１」と「１０１０
１」との間のハミング距離は、各同一桁を比較すると左
から３ビット目と４ビット目が異なっているので、２で
ある。またここにおいてプログラムは、アセンブリ言語
で記述されているものとする。

【００２０】プログラム記憶部１１は、変換対象のプロ
グラムを記憶する。図３にプログラム記憶部１１が記憶
するプログラムの一例を示す。同図に示すようにプログ
ラムは、アセンブリ言語による命令が記述されている。
１つの命令は、１つのオペレーションと２つのオペラン
ドから構成されるものと、オペレーションと飛び先を示
すラベルとから構成されるもの等がある。

【００２１】ここでオペレーションは命令操作を示す。
同図においては「ＭＯＶ」、「ＣＭＰ」、「ＢＥＱ」等
がオペレーションである。オペランドは、命令操作の対
象となる数値やレジスタを示す。同図においてＲｎ（n=
0,1,2,3,...）がオペランドであり、これらはレジスタ
を示す。１つの命令において、１番目のオペランドはソ
ース・オペランド、２番目のオペランドはデスティネー
ション・オペランドである。例えば、「ＭＯＶ Ｒ１，
Ｒ２」においては、「ＭＯＶ」がオペレーション、「Ｒ
１」がソース・オペランド、「Ｒ２」がデスティネーシ
ョン・オペランドである。この命令は、レジスタＲ１の
値をレジスタＲ２に転送するという操作を表わす。

【００２２】ラベルは、次に実行すべき命令の飛び先ま
たは飛び先の命令の行先を示す。同図においては「Ｌ」
がラベルである。図４に図２のプログラム中の各命令に
ついて簡単に説明しておく。第１記憶部１２は、オペレ
ーションと機械語のオペレーションコード（以下オペコ
ードという）とを対応させて記憶する。以下、機械語の
オペレーションコードをオペコードと省略する。

【００２３】第２記憶部１３は、第１記憶部１２に記憶
されているものと同じオペレーションと第１記憶部１２
に記憶されるオペコードとは異なるビットパターンのオ
ペコードとを対応させて記憶する。以下第１記憶部１２
に記憶されるオペコードを第１種オペコード、第２記憶
部１３に記憶されるオペコードを第２種オペコードと呼
んで区別する。第１種オペコード及び第２種オペコード
はともに１２ビットであるものとする。

【００２４】図５は、オペレーションと第１種オペコー
ドと第２種オペコードとの対応関係の具体例を示す。同
図において１列目３１はオペレーションを示す。２列目
３２は１列目３１のオペレーションに対応する第１種オ
ペコードを示す。３列目３３は１列目３１のオペレーシ
ョンに対応する第２種オペコードを示す。同図からわか
るように同一のオペレーションを表わす第１種オペコー
ドと第２種オペコードとは互いに異なるビット・パター
ンである。第１記憶部１２は、１列目３１に示すオペレ
ーションと２列目３２に示す第１種オペコードとを対応
させて記憶し、第２記憶部１３は、１列目３１に示すオ
ペレーションと３列目３３に示す第２種オペコードとを
対応させて記憶する。

【００２５】機械語命令列記憶部１４は、変換部１５に
より変換された機械語命令列を蓄積記憶する。図６は、
機械語命令列記憶部１４が最終的に記憶する機械語命令
列の一例を示す図であり、図３に示したプログラムと対
応させて表記している。ただし同図においてプログラム
中のオペランドに対応する機械語命令列中のオペランド
コードの表記は、ビット・パターンによる表記を省略し
て、プログラム中のオペランドと同じ表記にしている。
実際にはオペランドコードは、例えば５ビットのビット
・パターンで表わされる。よって例えば「Ｒ０、Ｒ１」
は「Ｒ０」が「０００００」、「Ｒ１」が「０００１
０」と表わされる。

【００２６】同図に示すようにアセンブリ言語の命令と
機械語命令とは一対一で対応している。また図６の機械
語命令列は、前後の機械語命令間のハミング距離が短く
なるように、第１種オペコード及び第２種オペコードが
択一的に用いられて構成されている。変換部１５は、プ
ログラムの先頭から１命令ずつ命令を読み出して順次に
対応する機械語命令に変換し、機械語命令列記憶部１４
に格納する。これによって機械語命令列記憶部１４には
機械語命令が順次蓄積され、最終的にはプログラムに対
応する機械語命令列が蓄積される。

【００２７】より具体的には変換部１５は、オペレーシ
ョンからオペコードへの変換とオペランドからオペラン
ドコードへの変換を別々に行う。オペコードへの変換の
際、変換部１５は、まず第１記憶部１２と第２記憶部１
３とからオペレーションに対応する第１種オペコードと
第２種オペコードを読み出して、それらオペコードのう
ちから、前後のオペコード間のハミング距離が短くなる
方を選択する。 ＜変換部１５の詳細構成＞図７は、変換部１５のより詳
細な構成を示すブロック図である。

【００２８】同図において変換部１５は、命令読み出し
部１５１、オペコード読み出し部１５２、選択部１５
３、レジスタ変換部１５４より構成される。命令読み出
し部１５１は、プログラム記憶部１１より１命令ずつ命
令を読み出し、読み出した命令をオペレーションとオペ
ランドとに分け、オペレーションをオペコード読み出し
部１５２に出力し、オペランドをレジスタ変換部１５４
に出力する。

【００２９】例えばプログラム記憶部１１が図３に示す
プログラムを記憶している場合、命令読み出し部１５１
はまず「ＭＯＶ Ｒ１、Ｒ２」、次に「ＣＭＰ Ｒ１、
Ｒ２」という具合に順次に命令を読み出す。読み出しと
並行して命令読み出し部１５１は、最初に読み出した
「ＭＯＶ Ｒ０、Ｒ１」のオペレーション「ＭＯＶ」を
オペコード読み出し部１５２に出力し、オペランド「Ｒ
０、Ｒ１」をレジスタ変換部１５４に出力する。また命
令読み出し部１５１は、その次に読み出した「ＣＭＰ
Ｒ１、Ｒ２」も同様にして、オペレーション「ＣＭＰ」
をオペコード読み出し部１５２に出力し、オペランド
「Ｒ１、Ｒ２」をレジスタ変換部１５４に出力する。

【００３０】オペコード読み出し部１５２は、命令読み
出し部１５１よりオペレーションが出力されると、第１
記憶部１２及び第２記憶部１３から当該オペレーション
に対応する第１種オペコードと第２種オペコードとを読
み出す。オペコード読み出し部１５２は、読み出した第
１種オペコードと第２種オペコードとを選択部１５３に
出力する。例えば、オペコード読出し部１５２は、命令
読出し部１５１より「ＭＯＶ」が出力されると、それに
対応する第１種及び第２種オペコードとして、第１記憶
部１２より「１１１００００００００１」を読出し、第
２記憶部１３より「１０１０００００００００」を読み
出し（図５参照）、それらを選択部１５３に出力する。

【００３１】選択部１５３は、オペコード読み出し部１
５２から第１種オペコードと第２種オペコードが出力さ
れると、それら２つのうち、１つ前に選択したオペコー
ド、つまり直前の命令のオペコードとのハミング距離が
短い方を選択して機械語命令列記憶部１４に格納する。
ただし選択部１５３は、プログラムの先頭命令のオペレ
ーションに対応するオペコードについては常に第２種オ
ペコード（又は常に第１種オペコード）を選択するもの
とする。また選択部１５３は、第１種及び第２種オペコ
ードそれぞれと１つ前に選択したオペコードとのハミン
グ距離が両方とも同じである場合には、第２種オペコー
ド（又は第１種オペコード）を選択するものとする。

【００３２】レジスタ変換部１５４は、命令読み出し部
１５１よりオペランド又はラベルが入力されると、レジ
スタ番号を示す２進数に、又はラベルに対応する２進数
に変換する。レジスタ変換部１５４は、機械語命令列記
憶部１４に変換後の２進数のオペランドコード又はラベ
ルをオペコードと対応させて格納する。 ＜選択部１５３の詳細構成＞図８は、選択部１５３のよ
り詳細な構成を示す。

【００３３】選択部１５３は、候補保持部１５３１、前
オペコード保持部１５３２、算出部１５３３、判定部１
５３４、セレクタ１５３５を有する。候補保持部１５３
１は、オペコード２つ分を保持するバッファを有し、オ
ペコード読み出し部１５２から出力された第１種オペコ
ードと第２種オペコードとを保持する。候補保持部１５
３１は、オペコード読出し部１５２より新しく第１種オ
ペコード及び第２種オペコードが入力される度に、バッ
ファの内容を新しく入力された第１種オペコード及び第
２種オペコードに更新する。

【００３４】前オペコード保持部１５３２は、オペコー
ド１つ分を保持するためのバッファを有し、候補保持部
１５３１よりセレクタ１５３５を介して入力される１つ
のオペコードを保持する。前オペコード保持部１５３２
が保持するオペコードは、候補保持部１５３１が保持す
る第１種及び第２種オペコードの命令の１つ前の命令の
オペコードである。前オペコード保持部１５３２は、新
しくオペコードが入力される度に、バッファの内容を新
しく入力されるオペコードに更新する。以下、前オペコ
ード保持部１５３２が保持しているオペコードを前オペ
コードということとする。

【００３５】算出部１５３３は、候補保持部１５３１に
保持される第1種オペコードと前オペコードとのハミン
グ距離ｄ１を算出し、また第２種オペコードと前オペコ
ードとのハミング距離ｄ２を算出する。算出部１５３３
は、算出したハミング距離ｄ１、ｄ２を判定部１５３４
に出力する。判定部１５３４は、ハミング距離ｄ１、ｄ
２とを比較することによってどちらのハミング距離が短
いかを判定する。判定部１５３４は、判定結果をセレク
ト信号に変えてセレクタ１５３５に出力する。セレクト
信号は、ハミング距離ｄ１がｄ２より短い場合０、ハミ
ング距離ｄ２がｄ１より短い場合１である。なおハミン
グ距離ｄ１とｄ２が等しい場合、セレクト信号は０（１
でもよい）とする。

【００３６】セレクタ１５３５は、判定部１５３４のセ
レクト信号に従って、候補保持部１５３１に保持される
第１種オペコードと第２種オペコードのうちのいずれか
一方を選択して機械語命令記憶部１４及び前オペコード
保持部１５３２に出力する。詳しくは、セレクタ１５３
５は、セレクト信号が０のとき第1種オペコードを選択
し、セレクト信号が１のとき第２種オペコードを選択す
る。

【００３７】このようにして選択部１５３は、第１種オ
ペコードと第２種オペコードから各機械語命令間のオペ
コード部分のハミング距離を短くするオペコードを選択
して機械語命令列記憶部１４に順次格納する。 ＜動作説明＞以上のように構成されるプログラム変換装
置１０について以下にその動作を説明する。

【００３８】図９は、プログラム変換装置１０の処理手
順を表わすフローチャートである。同図のフローチャー
トを用いて図６に示すプログラムから機械語命令列に変
換する場合の動作を説明する。命令読み出し部１５１
は、プログラム記憶部１１からプログラムの先頭命令で
ある「ＭＯＶ Ｒ１，Ｒ２」を読み出す（ステップ９
０）。そして命令読み出し部１５１は、オペレーション
「ＭＯＶ」をオペコード読み出し部１５２に出力し、オ
ペランド「Ｒ０、Ｒ１」をレジスタ変換部１５４に出力
する。ここでレジスタ変換部１５４に出力されたオペラ
ンド「Ｒ０、Ｒ１」は、レジスタ変換部１５４によって
オペランドコードに変換される。レジスタ変換部１５４
の処理手順は、従来技術と同様で良いのでフローチャー
トによる説明を省略する。

【００３９】オペコード読み出し部１５２及び選択部１
５３は、オペレーション「ＭＯＶ」を第２種オペコード
「１０１０００００００００」に変換する（ステップ９
１）。選択部１５３においては、セレクタ１５３５を介
して第２種オペコード「１０１００００００００」が前
オペコード保持部１５３２と機械語命令列記憶部１４と
に出力される（ステップ９２）。この出力に続いて、レ
ジスタ変換部１５４は変換したオペランドコード又はラ
ベルを機械語命令列記憶部１４に格納する。

【００４０】命令読み出し部１５１は、プログラム記憶
部１１より次の命令である「ＣＭＰＲ１，Ｒ２」を読み
出す（ステップ９３）。そして命令読み出し部１５１
は、オペレーション「ＣＭＰ」をオペコード読み出し部
１５２に出力し、オペランド「Ｒ１、Ｒ２」をレジスタ
変換部１５４に出力する。レジスタ変換部１５４に出力
されたオペランド「Ｒ１、Ｒ２」は、レジスタ変換部１
５４によってオペランドコードに変換される。

【００４１】オペコード読み出し部１５２は、第１記憶
部１２及び第２記憶部１３より「ＣＭＰ」に対応する第
１種オペコード「１０１００００００００１」及び第２
種オペコード「１１１０００００００００」を読み出し
て選択部１５３に出力する（ステップ９４）。これらの
第１種オペコード及び第２種オペコードは、選択部１５
３の候補保持部１５３１に保持される。

【００４２】選択部１５３において算出部１５３３は、
第１種オペコード「１０１００００００００１」（ＣＭ
Ｐ）と前オペコード保持部１５３２に記憶されるオペコ
ード「１０１０００００００００」（ＭＯＶ）とからハ
ミング距離ｄ１、第２種オペコード「１１１０００００
００００」（ＣＭＰ）とオペコード「１０１０００００
００００」（ＭＯＶ）とからハミング距離ｄ２を算出す
る（ステップ９５）。この場合、ハミング距離ｄ１は１
であり、ハミング距離ｄ２も１である。

【００４３】続いて判定部１５３４は、ハミング距離ｄ
１とｄ２との大小判定を行う（ステップ９６）。判定の
結果、ハミング距離ｄ１＝ｄ２なので、判定部１５３４
はセレクタ信号０をセレクタ１５３２に出力する。その
結果、セレクタ１５３５は、第１種オペコード「１０１
００００００００１」（ＣＭＰ）を前オペコード保持部
１５３２と機械語命令列記憶部１４とに出力する（ステ
ップ９７）。

【００４４】ステップ９６及び９８においては、ｄ１＝
ｄ２及びｄ１＜ｄ２の場合は第１種オペコード、ｄ１＞
ｄ２の場合は第２種オペコードというようにハミング距
離の短くなる方が選択されて前オペコード保持部１５３
２と機械語命令列記憶部１４とに出力される。以上のよ
うにして変換部１５においては、命令読み出し部１５１
が読み出す命令がなくなるまで、すなわち全ての命令の
変換が完了するまで命令を機械語命令に順次変換すると
いう処理が繰り返される（ステップ９９）。

【００４５】このようにプログラム変換装置１０は、連
続する２つの機械語命令のオペコード間のハミング距離
が短くなるようにプログラムから機械語命令列に変換す
る。これにより機械語命令列は、機械語命令間における
ハミング距離が短くなる。この機械語命令列を実行する
プロセッサは、プログラムメモリから機械語命令を読み
出す際の命令バスの電流変化が少なくなるので、結果と
して消費電力を小さくできるという効果がある。 ＜第２実施形態＞ ＜プログラム変換装置＞以下に本発明の第２実施形態に
おけるプログラム変換装置について説明する。

【００４６】図１１は、第２実施形態におけるプログラ
ム変換装置の構成を機能的に示した機能ブロック図であ
る。同図においてプログラム変換装置２０は、プログラ
ム記憶部１１、第１記憶部１２、第２記憶部１３、機械
語命令列記憶部１４、変換部２５から構成される。同図
のプログラム変換装置２０は、変換部１５の代わりに変
換部２５を備える点が第１実施形態とは異なっている。

【００４７】変換部２５は、命令読出し部１５１、オペ
コード読出し部１５２、候補作成部２５３、選択部２５
４、レジスタ変換部１５４から構成される。変換部２５
は、図７の選択部１５３の代わりに候補作成部２５３と
選択部２５４とを備える点が第１実施形態とは異なって
いる。以下、異なる点を中心に説明する。候補作成部２
５３は、オペコード読み出し部１５２より読み出されて
出力される第１種オペコード及び第２種オペコードを候
補作成部２５３の内部メモリに保持し、それらを択一的
に組み合わせることによりプログラムのオペレーション
列に対応するオペコード列の候補を複数作成する。

【００４８】図１２は、候補作成部２５３の内部メモリ
の記憶内容をプログラムのオペレーション列と対応させ
て表記している。列１２０３は、図３に示したプログラ
ムのオペレーション部分を示す。列１２００は、オペレ
ーションの識別番号を示す。列１２０１は列１２０３の
オペレーションに対応する第１種オペコードを示し、列
１２０２は第２種オペコードを示す。候補作成部２５３
の内部メモリは、列１２００、１２０１、１２０２に示
す識別番号と第１種オペコードと第２種オペコードと対
応させて記憶する。

【００４９】候補作成部２５３は、内部メモリに記憶さ
れる第１種オペコード及び第２種オペコードを択一的に
組み合わせてオペコード列の候補を複数作成する。図１
３は、候補作成部２５３が第１種及び第２種オペコード
を組み合わせる場合の組合せ方の一例を示す。図１３に
おいて列１３００は、識別番号を示し、図１２の識別番
号と対応している。列１３０１、２、３、...は、オペ
コード列の候補の組み合わせ論理を示す。同列において
「１」と「２」はそれぞれ第１種オペコードと第２種オ
ペコードとを示す。例えば列１０３１は、候補作成部２
５３が列１３０１の候補１に示す組合せ論理によってオ
ペコード列の候補を全て第１種オペコードから構成する
ことを示す。また列１３０２は、候補作成部２５３が、
列１３０２の候補２に示す組合せ論理により、識別番号
１〜５は第１種オペコード、識別番号６は第２種オペコ
ードを用いてオペコード列の候補を構成することを示
す。

【００５０】このようにして候補作成部２５３は、複数
のオペコード列の候補を作成する。ここで候補作成部２
５３が作成する候補の数は、例えば最大２０通りという
ように予めさだめておいてもよいし、全ての組合せの候
補を作成するようにしてもよい。選択部２５４は、候補
作成部２５３により作成されるオペコード列の候補のう
ち列方向のビット変化の数が少ない候補を選択して、そ
の候補を機械語命令列記憶部１４に格納する。

【００５１】図１４は、選択部２５４の処理手順を示す
フローチャートである。選択部２５４は、候補１のオペ
コード列のハミング距離の合計ｄ１を算出する（ステッ
プ１４０１）。以下この合計を総ハミング距離という。
選択部２５４は総ハミング距離ｄ１をｄとして記憶する
（ステップ１４０２）。次に選択部２５４は、候補２の
オペコード列の総ハミング距離ｄ２を算出する（ステッ
プ１４０４）。選択部２５４は、総ハミング距離ｄ２と
ｄ１の大小を判定し、ｄ２がｄ１よりも小さければｄ２
をｄとして記憶する。またこのとき候補番号をＮとして
記憶する。（ステップ１４０５、１４０６）。

【００５２】このようにして選択部２５４は、複数の候
補についてオペコード列の総ハミング距離の算出と大小
判定とを行い、最終的には候補Ｎのオペコード列、つま
り総ハミング距離が最も短いオペコード列を機械語命令
列記憶部１４に格納する（ステップ１４０８）。以上の
ようにしてプログラム変換装置２０は、第１種オペコー
ド及び第２種オペコードを択一的に用いてプログラムに
対応するオペコード列の候補を複数作成し、それら候補
の中から同一桁のビット変化が最も少ない候補をプログ
ラムのオペレーション列に対応するオペコード列として
選択する。これにより機械語命令列も同一桁のビット変
化が少なくなるので、この機械語命令列を実行するプロ
セッサは、プログラムメモリから機械語命令を読み出す
際に命令バスの電流変化が少なくなり、消費電力を小さ
くできるという効果がある。 ＜第３実施形態＞ ＜プログラム変換装置＞以下に第３実施形態におけるプ
ログラム変換装置について説明する。

【００５３】本実施形態におけるプログラム変換装置
は、同じレジスタ番号を示し、互いに異なる２種類のオ
ペランドコードを選択的に用いることにより、機械語命
令列における同一桁のビット変化が少なくなるように構
成されている。図１５は、第３実施形態におけるプログ
ラム変換装置の機能ブロック図である。

【００５４】同図においてプログラム変換装置３０は、
プログラム記憶部１１、第１記憶部３２、第２記憶部３
３、機械語命令列記憶部１４、変換部３５より構成され
る。また変換部３５は、命令読出し部３５１、オペラン
ドコード読出し部３５２、選択部３５３、オペコード変
換部３５４から構成される。同図において第１実施形態
の構成要素と同じ符号のものについては同じであるので
説明を省略し、以下異なる構成要素について説明する。

【００５５】第１記憶部３２は、レジスタ番号とオペラ
ンドコードとを対応させて記憶する。以下ここに記憶さ
れるオペランドコードを第１種オペランドコードと呼ぶ
こととする。第２記憶部３３は、レジスタ番号に対応
し、第１種オペランドコードとはビットパターンの異な
るオペランドコードを記憶する。以下このオペランドコ
ードを以下第２種オペランドコードと呼ぶ。

【００５６】命令読出し部３５１は、プログラム記憶部
１１より１命令ずつ命令を読出し読み出した命令のオペ
レーションをオペコード変換部３５４に出力し、オペラ
ンドをオペランドコード読出し部３５２に出力する。オ
ペランドコード読出し部３５２は、命令読出し部３５１
からオペランドが出力されると、第１記憶部３２及び第
２記憶部３３からオペランドに対応する第１種オペラン
ドコードと第２種オペランドコードを読み出す。オペラ
ンドコード読出し部３５２は読出した命令のオペレーシ
ョンをオペコード変換部３５４に出力し、オペランドを
オペランドコード読出し部３５２に出力する。

【００５７】選択部３５３は、オペランドコード読出し
部３５２から第１種及び第２種オペランドコードが出力
されると、１つ前に選択したオペランドコードとのハミ
ング距離が短い方を選択して機械語命令列記憶部１４に
出力する。オペランドコード読み出し部３５２と選択部
３５３とは、１命令につき２つ以上のオペランドが含ま
れている命令については、オペランドの個数分に対応し
て上記の処理を行う。

【００５８】オペコード変換部３５４は、内部にオペレ
ーションとオペコードとを対応させたテーブルを有し、
そのテーブルを参照することによって、命令読出し部３
５２より入力されるオペレーションを対応するオペコー
ドに変換して機械語命令列記憶部１４に出力する。 ＜選択部３５３の詳細構成＞図１６は、選択部３５３の
より詳細な構成を示す。

【００５９】同図において選択部３５３は、候補保持部
３５３１、前オペランドコード保持部３５３２、算出部
３５３３、判定部３５３４、セレクタ３５３５から構成
される。候補保持部３５３１は、オペランドコード読出
し部３５２より出力される第１種及び第２種オペランド
コードを保持する。

【００６０】前オペランドコード保持部３５３２は、オ
ペランドコードを保持するためのバッファを１つ有し、
候補保持部３５３１よりセレクタ３５３５を介して入力
される１つのオペランドコードを保持する。前オペラン
ドコード保持部３５３２は、オペランドコードが入力さ
れる度にバッファの内容を新しいオペランドコードに更
新する。以下オペランドコード保持部３５３２が保持し
ているオペランドコードを前オペランドコードと呼ぶこ
ととする。

【００６１】算出部３５３３は、候補保持部３５３１に
保持される第２種オペランドコードと前オペコードとの
ハミング距離ｄ１を算出し、また第１種オペランドコー
ドと前オペコードとのハミング距離ｄ２を算出する。算
出部３５３３は、算出したハミング距離ｄ１、ｄ２を判
定部３５３４に出力する。判定部３５３４は、算出部３
５３３よりハミング距離ｄ１、ｄ２が出力されると、ど
ちらのハミング距離が短いかを判定する。判定部３５３
４は、判定結果をセレクト信号に変換してセレクタ３５
３５に出力する。セレクト信号は、ハミング距離ｄ１が
ｄ２より短い場合０、ハミング距離ｄ２がｄ１より短い
場合１である。なおハミング距離ｄ１とｄ２が等しい場
合、セレクト信号は０（１でもよい）とする。

【００６２】セレクタ３５３５は、判定部３５３４のセ
レクト信号にしたがって、候補保持部３５３１に保持さ
れる第１種オペランドコードと第２種オペランドコード
のうちハミング距離が短くなる方を機械語命令列記憶部
１４に格納する。詳しくは、セレクタ３５３５は、セレ
クト信号が０のとき第１種オペランドコードを機械語命
令列記憶部１４に格納し、セレクト信号が１のとき第２
種オペランドコードを機械語命令列記憶部１４に格納す
る。

【００６３】このようにして選択部３５３は、第２種オ
ペランドコードと第２種オペランドコードから機械語命
令列の各機械語命令間のハミング距離を短くするオペラ
ンドコードを選択して機械語命令列記憶部１４に順次格
納する。以上のようにしてプログラム変換装置３０は、
連続する２つの機械語命令のオペランドコード間のハミ
ング距離が短くなるようにプログラムから機械語命令に
変換する。これにより機械語命令列は、機械語命令間の
同一桁のビット変化が少なくなる。この機械語命令列を
実行するプロセッサは、プログラムメモ襟から機械語命
令列を読み出す際に命令バスの電流変化が少なくなり、
消費電力を小さくできるという効果がある。 ＜第４実施形態＞ ＜プログラム変換装置＞図１７は、第４実施形態におけ
るプログラム変換装置の構成を機能的に示す図である。

【００６４】同図においてプログラム変換装置４０は、
オペコード読み出し部１５２の代わりにオペコード読み
出し部１９１を備え、レジスタ変換部１５４と機械語命
令列記憶部１４との間に交換部１９２を備える点が図７
のプログラム変換装置１０とは異なっている。オペコー
ド読み出し部１９１は、オペコード読み出し部１５２の
機能に加えて、ソースオペランドとデスティネーション
オペランドとを有するアセンブリ命令のオペレーション
を検出して交換部１９２に通知する機能を有する。詳し
くはオペコード読み出し部１９１は、図１９に示すよう
にソースオペランドとデスティネーションオペランドと
を有する命令のオペレーション群を予め記憶する。そし
てオペコード読み出し部１９１は、命令読み出し部１５
１より出力されるオペレーションが前記オペレーション
群に合致する場合には、交換部１９２に検出信号を出力
する。

【００６５】例えば図２０のプログラムを例に説明する
と、このプログラムのオペレーションは、全てオペレー
ション群に合致するので、命令読み出し部１５１よりオ
ペレーションが出力される度に交換部１９２に検出信号
を出力する。交換部１９２は、オペコード読み出し部１
９１より検出信号が入力される１回おきに、すなわち入
力２回につき１回毎に、そのときレジスタ変換部１５４
より入力される２つのオペランドコードについてソース
オペランドとデスティネーションオペランドの入れ替え
を行って機械語命令列記憶部１４にオペコードと対応さ
せて格納する。

【００６６】図２０を例に説明すると交換部１９２は、
検出信号が入力されるとその検出信号の入力の１つおき
に、つまり２行目「ＣＭＰ」、４行目「ＡＤＤ」に対応
するオペランド「Ｒ１，Ｒ２」、「Ｒ３，Ｒ４」に対応
するオペランドコードについてソースオペランドととデ
スティネーションオペランドの入れ替えを行う。詳しく
は「Ｒ１，Ｒ２」、「Ｒ３，Ｒ４」がそれぞれ「０００
０１ ０００１０」、「０００１１ ００１００」と表
わされる場合、入れ替えによってそれぞれ「０００１０
００００１」、「００１００ ０００１１」となる。

【００６７】交換部１９２は、入れ替えを行わない場合
にはレジスタ変換部１５４より入力されるオペランドコ
ードをそのまま機械語命令列記憶部１４に格納する。図
２１の列２２０１は、機械語命令列記憶部１４に格納さ
れる機械語命令列のオペランドコード部分を示す。同図
の列２２０２は、入れ替えを行わなかった場合のオペラ
ンドコード部分を示す。列２２０１、２２０２のハミン
グ距離の合計は、それぞれ６、１４であり、明らかに列
２２０１の方が列２２０２よりも同一桁のビット変化が
少ないことがわかる。

【００６８】以上のようにしてプログラム変換装置４０
は、オペコード列の同一桁のビット変化が少なくなるよ
うに構成されているだけでなく、オペランドの同一桁の
ビット変化が少なくなるようにオペランドの入れ替えを
行うようにも構成されている。よってこのプログラム変
換装置４０によって変換された機械語命令列を実行する
プロセッサは、プログラムメモリからオペコードとオペ
ランドを読み出す際に命令バスの電流変化が少なくなる
ので、消費電力を小さくできるという効果がある。 ＜第５実施形態＞ ＜プロセッサ＞次に、第１種オペコードと第２種オペコ
ードとが混在する機械語命令列を解読実行するプロセッ
サについて説明する。

【００６９】図１８は、本実施形態に係るプロセッサの
構成を示すブロック図である。同図においてプロセッサ
５０は、ＲＯＭ８１、プログラムカウンタ（以下ＰＣと
省略する）８２、命令レジスタ８３、第１解読部８４、
第２解読部８５、制御部８６、ＡＬＵ８７、レジスタ８
８から構成される。またプロセッサ５０は、命令バス８
９、バス９０、バス９１を有する。

【００７０】ＲＯＭ８１は、機械語命令列を記憶する。
この機械語命令列は、第１種オペコードを含む機械語命
令と第２種オペコードを含む機械語命令とが混在する。
第１種オペコードと第２種オペコードとは同じ語長であ
る。ＰＣ８２は、ＲＯＭ８１から次に読み出されるべき
機械語命令のアドレスを指す。

【００７１】命令レジスタ８３は、ＰＣ８２が指すアド
レスの機械語命令がＲＯＭ８１より命令バス８９を介し
て読み出されて格納される。第１解読部８４は、命令レ
ジスタ８３に格納されている機械語命令のオペコードが
第1種オペコードである場合その機械語命令を解読す
る。第２解読部８５は、命令レジスタ８３に格納されて
いる機械語命令のオペコードが第２種オペコードである
場合その機械語命令を解読する。

【００７２】第１解読部８４及び第２解読部８５は、同
じオペレーションのオペコードに対して同じ解読結果を
出すものとする。制御部８６は、第２解読部８４および
第２解読部８５の解読結果に従って命令を実行する。Ａ
ＬＵ８７は、制御部８６からの制御の下に算術論理演算
を行う。

【００７３】レジスタ８８は、複数の３２ビットレジス
タを有し、制御部８６により使用される。図２２は、図
１０に示した機械語命令列のオペコードの部分と命令バ
ス８９とビット変化の関係を示す。命令バス８９は、３
２本のバスからなる。同図において機械語命令列のオペ
コードは、３２本のバスのうち１番から１２番のバスを
使用する。１番のバスにオペコードの上位ビットが対応
し、１２番のバスにオペコードの下位ビットが対応す
る。１番から１２番の各バス毎にビット・パターンの変
化を図示している。ビット・パターンのエッジの立って
いる部分、すなわちビット値が０から１又は１から０に
変化している部分が電力を消費する部分である。ＲＯＭ
８１から命令レジスタ８３に機械語命令が読み出される
際にかかる消費電力は、各バスのビット変化の数に比例
するので、各バスのビット変化の数は少ないほど消費電
力が少なくなってよい。図２２に示すオペコード列は、
第１種オペコード及び第２種オペコードが混在するオペ
コード列であり、ビット変化の数（ハミング距離合計）
は６と短く、従って消費電力も少ない。

【００７４】一方、図２３は、図２２と同じプログラム
に対応する機械語命令列のオペコード列であるが、第２
種オペコードのみで構成されるオペコード列と命令バス
８９とビット変化の関係を示す。同図に示すオペコード
列は第２種オペコードのみで構成されている。このオペ
コード列がＲＯＭ８１から命令バス８９を介して命令レ
ジスタ８３に読み出された場合、ハミング距離の合計は
１３であるので、１３に比例する消費電力がかかること
になり、図２２のオペコード列の場合に比べて消費電力
が大きい。

【００７５】以上のようにしてプロセッサ５０は、第１
種オペコードの機械語命令と第２種オペコードの機械語
命令が混在する機械語命令列を解読実行することができ
るので、第１種及び第２種オペコードの混在するビット
変化の少ない機械語命令列を実行することによりＲＯＭ
８１から命令を読み出す際にバス８９にかかる消費電力
を小さくすることができる。

【００７６】本プロセッサ５０がプログラム変換装置１
０又は２０によって生成された機械語命令列を実行する
よう構成する場合、第１解読部８４および第２解読部８
５が解読する第1種オペコードおよび第２種オペコード
をプログラム変換装置１０又は２０の第1種オペコード
及び第２種オペコードと同一のものにすればよい。 ＜第６実施形態＞ ＜プロセッサ＞以下に互いに異なる２種類のオペランド
コードが混在する機械語命令列を解読、実行するプロセ
ッサ６０について説明する。

【００７７】プロセッサ６０は、図１８に示すプロセッ
サ５０の構成の第１解読部８４と第２解読部８５の機能
を変更するだけでよい。すなわち第１解読部８４は、命
令レジスタ８３に格納されている機械語命令のオペコー
ドを解読し、またオペランドコードが第１種オペランド
コードである場合そのオペランドコードを解読する。

【００７８】第２解読部８５は、命令レジスタ８３に格
納されている機械語命令のオペランドコードが第２種オ
ペランドコードである場合そのオペランドコードを解読
する。例えば、命令レジスタ８３に格納されている機械
語命令がオペコードと２つのオペランドコードとから構
成され、２つのオペランドコードは１つが第１種オペラ
ンドコードで他の１つが第２種オペランドコードである
場合、第１解読部８４は、オペコードと第１種オペラン
ドコードとを解読し、第２解読部８５は第２種オペラン
ドコードを解読する。

【００７９】以上のように構成することによりプロセッ
サ６０は、第１種オペランドコードと第２種オペランド
コードとが混在する機械語命令列を解読実行することが
できるので、第１種オペランドコード及び第２種オペラ
ンドコードの混在するビット変化の少ない機械語命令列
を実行することによりＲＯＭ８１から命令を読み出す際
にバス８９にかかる消費電力を小さくすることができ
る。

【００８０】本プロセッサ６０がプログラム変換装置３
０によって生成された機械語命令列を実行するように構
成する場合、第１解読部８４及び第２解読部８５が解読
する第１種オペランドコードおよび第２種オペランドコ
ードを第１機億部３２及び第２記憶部３３に記憶される
第１種オペランドコード及び第２種オペランドコードと
同一のものにすればよい。 ＜第７実施形態＞ ＜プロセッサ＞以下に、ソースオペランドとデスティネ
ーションオペランドとが入れ替えられた機械語命令が混
在する機械語命令列を実行するプロセッサ７０について
説明する。

【００８１】プロセッサ７０は、図１８に示すプロセッ
サ５０の構成の命令レジスタ８３と第１解読部８４及び
第２解読部８５との間に交換部を備えればよい。交換部
は、命令レジスタ８３に格納されている機械語命令がソ
ースオペランドとデスティネーションオペランドとの両
方を有するか否かを検出し、検出した場合は、その検出
の２回につき１回、ソースオペランドとデスティネーシ
ョンオペランドとを入れ替えて第１解読部８４及び第２
解読部８５に出力する。

【００８２】以上のようにしてプロセッサ７０は、ソー
スオペランドとデスティネーションオペランドとが交換
された機械語命令列を解読実行することができるので、
ビット変化が少なくなるようにソースオペランドとデス
ティネーションオペランドとが入れ替えられた機械語命
令が混在する機械語命令列を実行することによりＲＯＭ
８１から命令を読み出す際にバス８９にかかる消費電力
を小さくすることができる。 ＜その他の実施形態＞以上本発明にかかるプログラム変
換装置及びプロセッサについて実施形態に基づいて説明
したが本発明はこれらの実施形態に限らず、以下のよう
にしてもよい。 （プログラム変換装置） （１）プログラム変換装置１０は、分岐命令とその命令
の飛び先を示すラベル付き命令との間（より詳しくはそ
れらのオペコード間）のハミング距離を短くするよう構
成してもよい。ここで分岐命令は、例えば「ＢＥＱ」や
「Ｊ」（ジャンプ）等である。

【００８３】上記構成を実現するには、図７及び図８に
示したプログラム変換装置１０の構成に若干の変更が必
要である。すなわちオペコード読み出し部１５２は、既
述の機能に加えて、命令読出し部１５１より出力される
オペレーションが分岐命令であるか否かを判定し、分岐
命令であると判定した場合に選択部１５３の前オペコー
ド保持部１５３２に判定信号Ｓ１を出力する。この判定
の具体的な構成は例えば、オペコード読み出し部１５２
は複数の分岐命令からなるオペレーション群を予め記憶
しており、命令読み出し部１５１より出力されるオペレ
ーションがオペレーション群の１つと合致する場合に判
定信号Ｓ１を出力するようにすればよい。

【００８４】またオペコード読み出し部１５２は、分岐
命令に対応するラベル付き命令のオペレーションを検出
した場合に選択部１５３に信号Ｓ２を出力する。前オペ
コード保持部１５３２は、前オペコードを保持するバッ
ファの他に分岐命令のオペコードを保持するためのバッ
ファを有するように構成する。そして前オペコード保持
部１５３２は、判定信号Ｓ１が入力されるとそのときに
セレクタ１５３５を介して入力される分岐命令のオペコ
ードを保持する。

【００８５】算出部１５３３は、ｄ１及びｄ２の算出
し、さらに信号Ｓ２が入力されると、とのとき候補保持
部１５３１より入力される第1種オペコードと前オペコ
ード保持部１５３２に保持される分岐命令のオペコード
とのハミング距離ｄｂ１を算出し、また第２種オペコー
ドと分岐命令のオペコードとのハミング距離ｄｂ２を算
出する。算出部１５３３は、算出したハミング距離ｄ
１、ｄ２、ｄｂ１、ｄｂ２を判定部１５３４に出力す
る。

【００８６】判定部１５３４は、算出部１５３３よりハ
ミング距離ｄ１、ｄ２、ｄｂ１、ｄｂ２が入力される
と、いずれのハミング距離が短いかを判定する。判定部
１５３４は、判定結果をセレクト信号に変えてセレクタ
１５３５に出力する。セレクト信号は、ハミング距離ｄ
１が４つの入力のうち最も短い場合０、ハミング距離ｄ
ｂ１が最も短い場合０、ハミング距離ｄ２が最も短い場
合１、ハミング距離ｄｂ２が最も短い場合１である。

【００８７】このように構成されたプログラム変換装置
１０により変換された機械語命令列を図１０に示す。な
お機械語オペランド部の表記はビット・パターンによる
表記を省略してプログラムのオペランド部と同じ表記に
している。同図の機械語命令列はオペレーション「ＢＥ
Ｑ」から「ＳＵＢ」に分岐した場合のハミング距離が２
と短くなっている。 （２）（１）において判定部１５３４による判定は、上
記に限る必要はない。例えば判定部１５３４は、算出部
１５３３よりハミング距離ｄ１、ｄ２、ｄｂ１、ｄｂ２
が入力されると、ハミング距離ｄｂ１とｄｂ２のいずれ
が短いかを判定し、ハミング距離ｄ１とｄ２については
判定しないよう構成してもよい。このように構成すれば
機械語命令列中に含まれる分岐命令の分岐する確率が分
岐しない確率よりも高い場合に、機械語命令を実行する
プロセッサの消費電力をより効果的に削減することがで
きる。 （３）プログラム変換装置１０において第1種オペコー
ド及び第２種オペコードのビット・パターンを以下のよ
うに割当て、それぞれ第１記憶部１２及び第２記憶部１
３に記憶するよう構成してもよい。 （i）同じオペレーションを表わす第１種オペコードと
第２種オペコードとが互いに反転値になるようにビット
・パターンを割り当てる。例えば、「ＭＯＶ」に対する
第1種オペコードが５ビット値「０１０１１」のとき、
その反転値である「１０１００」を第２種オペコードに
割り当てる。その他のオペレーションの第１及び第２種
オペコードについても同様にする。このように割り当て
ることにより、一方のオペコードを選択した場合の前後
２命令のオペコードにおけるハミング距離が３であれ
ば、他方のオペコードを選択した場合にはハミング距離
は２（＝５−３）となる。すなわちオペコードのビット
数がｎとしたとき第1種オペコードを用いた場合のハミ
ング距離がｄaであれば、第２種オペコードを第1種オペ
コードの代わりに用いた場合のハミング距離はｄb＝ｎ
−ｄａとなる。

【００８８】プログラム変換装置１０が、このように割
り当てられたオペコードを用いてL行からなる機械語命
令列を生成した場合、その機械語命令列のオペコード部
分のハミング距離の総和は[ｎ／２]＊L以下になること
が保証される。ここでｎはオペコードのビット数、[ｎ
／２]はｎ／２の整数部分を表わす。 （ii）プログラム中における出現頻度の高いオペレーシ
ョンのみ２種類のオペコードを割り当てるようにしても
よい。例えば「ＡＤＤ」が他のオペレーションに比べて
出現頻度が高い場合、「ＡＤＤ」に２種類のオペコード
を割り当てて、その他のオペレーションには１種類のオ
ペコードを割り当てる。この場合、図２の構成で説明す
ると、第１記憶部１２は、全てのオペレーションに対応
する第１種オペコードを記憶し、第２記憶部１３は出現
頻度の高いオペレーションについてのみ第１種オペコー
ドとは異なる第２種オペコードを記憶する。このように
構成することにより、出現頻度の低いオペレーションに
無駄に２種類のオペコードを割り当てる必要がなく、第
２記憶部１３の容量を小さくすることができる。 （iii）プログラム中において対になって出現する頻度
の高い２命令のオペレーションに、それらの間のハミン
グ距離が最も短くなるような２種類のオペコードを割り
当てるようにしてもよい。例えば「ＣＭＰ」と「ＢＥ
Ｑ」とが対になって出現する頻度が高い場合にはそれら
のオペレーション間のハミング距離が１となるようにオ
ペコードを割り当てる。具体的な例としては、「ＣＭ
Ｐ」の第1種オペコードが「００１１１」、第２種オペ
コードが「１１０００」、「ＢＥＱ」の第1種オペコー
ドが「０００１１」、第２種オペコードが「１１１０
０」というように割り当てる。このように割り当てるこ
とによって、「ＣＭＰ」と「ＢＥＱ」とが対になってプ
ログラム中に存在するような場合、プログラム変換装置
１０は「ＣＭＰ」に対応するオペコードとして第1種オ
ペコードと第２種オペコードとのいずれのオペコードを
選択した場合においてもその次の「ＢＥＱ」に対応する
オペコードは「ＣＭＰ」のオペコードとのハミング距離
が１になるように選択することができる。 （４）プログラム変換装置２０において、候補作成部２
５３が複数の機械語命令列の候補を作成し、複数の候補
が作成された後に選択部２５４が複数の候補それぞれの
ハミング距離を計算してハミング距離が最も短い候補を
選択するよう構成されている。この構成の場合、候補作
成部２５３によって作成された候補全てを記憶しておく
必要があり、その分メモリが必要となる。

【００８９】そこで候補作成部２５３と選択部２５４と
が、候補の作成、ハミング距離の算出、ハミング距離の
大小の判定をこの順番に並行して行うように構成し、候
補を記憶するために必要なメモリの容量を小さくしても
よい。このようにして候補作成部２５３によって候補が
１つ作成されるたびに、選択部２５４がそのハミング距
離を算出して、それまでに算出済みとなっている別の候
補のハミング距離との大小を比較する。そしてその候補
のハミング距離が別の候補よりも短い場合のみ、その候
補とハミング距離とをメモリに記憶させる。このように
構成すれば、メモリは全ての候補を記憶する必要がなく
なるので容量を小さくすることができる。またこの構成
によれば、メモリに作成された候補を全て記憶させる必
要がない。よって作成された候補を全て記憶しなければ
ならない構成の場合メモリ容量の上限によって記憶でき
る候補の数が制限されていたのに対し、メモリが記憶で
きる候補の数が制限されないので、より多くの候補につ
いてハミング距離の算出とハミング距離の大小の判定を
行うことができる。この結果、ハミング距離がより短い
候補を選択することができるようになる。 （５）プログラム変換装置１０及び２０において、選択
部１５３及び選択部は、変換部の各オペコードにそれが
第１種オペコードであるか第２種オペコードであるかを
示す識別ビットを付加するよう構成してもよい。 （６） なおプログラム変換装置１０又は２０に対して
プログラム変換装置３０の構成要素を組み合わせること
により、オペコードとオペランドコードの両方のハミン
グ距離が短くなるようにしてもよい。

【００９０】具体的には、第１実施形態と第３実施形態
の構成要素を組み合わせる場合であれば、図１５のオペ
コード変換部３５４をオペコード読み出し部１５２、選
択部１５３、第１記憶部１２、第２記憶部１３から構成
すればよい。また第２実施形態と第３実施形態とを組み
合わせる場合であれば、図１５のオペコード変換部３５
４をオペコード読み出し部１５２、候補作成部２５３、
選択部２５４、第１記憶部１２、第２記憶部１３から構
成すればよい。 （７）プログラム変換装置２０の構成に擬えて、プログ
ラム変換装置３０もオペランドコード列の候補を複数作
成して、それら候補のなかから同一桁のビット変化が最
も少ない候補を選択するよう構成してもよい。その場
合、図１５の選択部３５３の代わりにオペランドコード
列作成部と候補選択部とを備えるようにすればよい。オ
ペランドコード列作成部はプログラム変換装置２０の候
補作成部２５３に対応し、候補選択部は選択部２５４に
対応する。これらの機能は以下のようになる。

【００９１】オペランドコード列作成部は、オペランド
コード読み出し部３５２より順次読み出される第１及び
第２種オペランドコードを択一的に組み合わせることに
よりオペランドコード列の候補を複数作成する。候補選
択部は、オペランドコード列作成部により作成されるオ
ペランドコード列の候補のうち同一桁のビット変化の数
が少ない候補を選択して、その候補を機械語命令列記憶
部１４に格納する。

【００９２】このように構成することにより機械語命令
列のハミング距離の合計が短くなるので、この機械語命
令列を実行するプロセッサは、プログラムメモリから機
械語命令を読み出す際に命令バスの電流変化が少なくな
り、消費電力を小さくできるという効果がある。 （８）（７）においてオペランドコード列作成部と候補
選択部とが、オペランドコード列の候補の作成、ハミン
グ距離の算出、ハミング距離の大小の判定をこの順番に
並行して行うように構成することにより、候補を記憶す
るために必要なメモリの容量を小さくしてもよい。つま
りこれらの構成要素が、オペランドコード列の候補が１
つ作成する毎にそのハミング距離を算出し、それまでに
算出済みの別の候補のハミング距離との大小を比較し、
比較の結果短い方の候補のみをメモリに記憶するように
する。このように構成すれば、メモリは最大でも候補２
つ分の容量で足りるので候補を全て記憶する場合と比べ
てメモリの容量を小さくすることができる。 （９）プログラム変換装置３０において、選択部３５３
は、変換後の各オペランドコードに識別ビットを付加す
るよう構成してもよい。ここで識別ビットは、対応する
オペランドコードが第１種オペランドコードであるか第
２種オペランドコードであるかを識別する値である。 （１０）プログラム変換装置４０において、交換部１９
２は、検出信号の入力の２回毎にソースオペランドとデ
スティネーションオペランドとの入れ替えを行うよう構
成されるが、単に、レジスタ変換部１５４より入力され
るオペランドコードについて、入力の１つおきに、ソー
スオペランドとデスティネーションオペランドとの入れ
替えを行って機械語命令列記憶部１４にオペコードと対
応させて格納するよう構成してもよい。この場合、検出
信号が不要になるので、オペコード読み出し部１９１に
よる検出信号の出力も不要になる。 （１１）プログラム変換装置４０において、機械語命令
がソースオペランドとデスティネーションオペランドと
が交換されているか否かを示すためのビットを有するよ
うにして、交換部１９１は、入れ替えを行った場合には
そのビットを１にして、入れ替えを行っていない場合に
はそのビットを０にするよう構成してもよい。 （１２）プログラム変換装置４０において、交換部１９
２は、レジスタ変換部b１５４より入力される２つのオ
ペランドコードについて、１つおきの機械語命令毎であ
って、かつ、オペコード読み出し部１９１より検出信号
が入力されている場合についてソースオペランドとデス
ティネーションオペランドの入れ替えを行うようにして
もよい。 （プロセッサ） （１３）プロセッサ５０は、機械語命令のオペコードに
第1種オペコードであるか第２種オペコードであるかを
示す識別ビットを含む機械語命令列を実行するよう構成
してもよい。この場合プロセッサ５０は、図１８の構成
に加えて識別ビットからオペコードが第1種オペコード
であるか第２種オペコードであるかを識別する識別部を
有するよう構成する。識別部は命令レジスタ８３に格納
されている機械語命令の識別ビットからそのオペコード
が第１種オペコードであるか第２種オペコードであるか
を識別し、その識別結果に応じて第１解読部８４及び第
２解読部８５のいずれかに機械語命令の解読を実行させ
る。 （１４）プロセッサ５０において、第1解読部８４と第
２解読部８５は、いずれか一方がオペランドコードの解
読を行うようにしてもよい。例えば第1解読部８４は、
第１種オペコードを解読し、第２解読部８５は、第２種
オペコードと各機械語命令毎のオペランドコードを解読
する。 （１５）プロセッサ６０は、オペランドコードが第1種
オペランドコードであるか第２種オペランドコードであ
るかを示す識別ビットを含む機械語命令を実行するよう
構成してもよい。この場合プロセッサ６０は、さらに、
識別ビットからオペランドコードが第1種オペランドコ
ードであるか第２種オペランドコードであるかを識別す
る識別部を有するよう構成し、識別部は機械語命令の識
別ビットからそのオペランドコードがどちらの種類であ
るかを識別し、識別結果に応じて第1解読部８４および
第２解読部８５のいずれかに機械語命令を解読させる。 （１６）機械語命令列において全ての機械語命令がソー
スオペランドとデスティネーションオペランドとを有
し、その機械語命令列の１つおきにソースオペランドと
デスティネーションオペランドとが入れ替えられている
場合において、プロセッサ７０の第1解読部と第２解読
部は、機械語命令が格納されているＲＯＭ８１のアドレ
ス、すなわちＰＣ８２の示す値に応じて、その機械語命
令が入れ替えられているものであるか否かを判別し、第
1解読部および第２解読部のいずれかが解読を行うよう
構成してもよい。

【００９３】

【発明の効果】本発明のプログラム変換装置は、第１種
の命令と、第１種の命令と同じ命令内容であって異なる
ビットパターンをもつ第２種の命令とを含む命令群を実
行するプロセッサを対象として、プログラムを機械語命
令列に変換するプログラム変換装置であって、前後する
命令間で同一桁のビット変化を少なくするように、第１
種の命令と第２種の命令とを選択的に用いてプログラム
を機械語命令列に変換するよう構成される。

【００９４】この構成によれば本プログラム変換装置
は、第１種命令と第２種命令とを選択的に組み合わせる
ことによって、プログラムをハミング距離の短い機械語
命令列に変換する。機械語命令列のハミング距離が短け
れば、それを解読、実行するプロセッサの命令バスにお
ける電流変化を少なくすることができるという効果があ
る。

【００９５】前記プログラム変換装置は、第１種オペレ
ーションコードを記憶する第１記憶手段と、第１種オペ
レーションコードと同じ命令内容であって異なるビット
パターンをもつ第２種オペレーションコードを記憶する
第２記憶手段と、第１種オペレーションコードと第２種
オペレーションコードとを選択的に用いることにより、
機械語命令列における同一桁のビット変化が少なくなる
ようにプログラムの変換を行う変換手段とを備える。

【００９６】この構成によれば本プログラム変換装置
は、プログラムをオペレーションコード部分のハミング
距離の小さい機械語命令列に変換するので、上記と同
様、その機械語命令列を実行するプロセッサの命令バス
における電流変化を少なくすることができるという効果
がある。また前記変換手段は、前記プログラムに応じて
前記第１及び第２記憶手段から第１種及び第２種のオペ
レーションコードを読み出す読み出し手段と、読み出さ
れた第１種及び第２種のオペレーションコードを択一的
に組み合わせることにより前記プログラムに対応するオ
ペレーションコード列の候補を複数作成する作成手段
と、前記作成手段により作成された複数の候補のうち同
一桁のビット変化が少ない候補を選択する選択手段とを
備える。

【００９７】この構成によれば、選択手段は、複数の候
補のうちからハミング距離の総和が小さい候補を選択す
ることができるので、作成手段がより多くの候補を作成
すれば、その分よりハミング距離の総和の小さい候補を
選択できる確率が高くなる。もし作成手段が全ての組み
合わせの候補を作成するとすれば、選択手段は、その中
からハミング距離の総和が最も小さい候補を選択するこ
とができる。

【００９８】また前記プログラム変換装置は、プログラ
ムに基づいて機械語命令列を構成する機械語命令に順次
変換する変換手段と、変換手段により変換された機械語
命令のうち、ソースフィールドとデスティネーションフ
ィールドとを有する２つの連続する機械語命令毎に、そ
の一方に対してソースフィールドの内容とデスティネー
ションフィールドの内容とを交換する交換手段とを備え
る。

【００９９】この構成によれば、例えば先の機械語命令
が「ＡＤＤ Ｒ１，Ｒ２」（Ｒ１とＲ２の値を加算して
Ｒ２に格納する）、後の機械語命令が「ＡＤＤ Ｒ２，
Ｒ３」（Ｒ２とＲ３の値を加算してＲ３に格納する）で
ある場合、交換手段は、後の機械語命令（先の機械語命
令でもよい）のＲ２とＲ３とを入れ替えて「ＡＤＤＲ
３、Ｒ２」にする。この交換によって先と後の機械語命
令においては、Ｒ２の部分が同じ値であるので、その部
分についてハミング距離が０にすることができる。

【０１００】前記機械語命令は命令コード中に前記交換
がなされたか否かを示すビットを有し、前記交換手段
は、交換した機械語命令中の前記ビットの値を設定する
よう構成される。この構成によれば、変換結果の機械語
命令列は、前記ビットを参照することによって、各機械
語命令のソースフィールドとデスティネーションフィー
ルドとが交換されているか否かを識別することができ
る。

【０１０１】また前記プログラム変換装置は、第１種オ
ペランドコードを記憶する第１記憶手段と、第１種オペ
ランドコードと同じリソースを示し異なるビットパター
ンをもつ第２種オペランドコードを記憶する第２記憶手
段と、第１種オペランドコードと第２種オペランドコー
ドとを選択的に用いることにより、機械語命令列におけ
る同一桁のビット変化が少なくなるようにプログラムの
変換を行う変換手段とを備える。

【０１０２】この構成によれば本プログラム変換装置
は、プログラムをオペランドコード部分のハミング距離
の小さい機械語命令列に変換するので、その機械語命令
列を実行するプロセッサの命令バスにおける電流変化を
少なくすることができるという効果がある。また前記変
換手段は、前記プログラムに応じて前記第１記憶手段及
び第２記憶手段から第１種オペランドコード及び第２種
オペランドコードを順次に読み出す読み出し手段と、前
記読み出し手段により読み出された前記第１種オペラン
ドコード及び第２種オペランドコードのうちの１つを順
次に選択する選択手段とを備え、前記選択手段は、前記
読出し手段により読み出された第１種オペランドコード
及び第２種オペランドコードのうち、それらが読み出さ
れる直前に選択されたオペランドコードと前記第１種オ
ペランドコード及び第２種オペランドコードとの間にお
ける同一桁のビット変化が少ない方のオペランドコード
を選択するよう構成される。この構成によれば、本プロ
グラム変換装置は、プログラムを、連続する２つの機械
語命令のオペランドコード部分のハミング距離が小さい
機械語命令列に変換するので上記と同様の効果がある。

【０１０３】また前記変換手段は、前記プログラムに応
じて前記第１及び第２記憶手段から第１種及び第２種の
オペランドコードを読み出す読み出し手段と、読み出さ
れた第１種及び第２種のオペランドコードを択一的に組
み合わせることにより前記プログラムに対応するオペラ
ンドコード列の候補を複数作成する作成手段と、前記作
成手段により作成された複数の候補のうち同一桁のビッ
ト変化が少ない候補を選択する選択手段とを備える。

【０１０４】この構成によれば、本プログラム変換装置
は、選択手段が複数の候補の中からその候補のハミング
距離の総和が小さい候補を選択するので上記と同様の効
果がある。また作成手段が全ての組み合わせの候補を作
成するとすれば、選択手段は、ハミング距離の総和が最
も小さい候補を選択することができる。また前記変換手
段は、さらに、選択された命令が第１種と第２種のいず
れであるかを示す識別ビットを選択された命令に設定す
る設定手段を備えるので、変換結果の各機械語命令は、
前記識別ビットを参照することによって、選択された命
令が第１種と第２種のいずれであるかを識別することが
できる。

【０１０５】本発明のプロセッサは、第１種の機械語命
令と、第１種の機械語命令と同じ語長であり同じ命令内
容であって異なるビットパターンをもつ第２種の機械語
命令とが混在するプログラムを記憶するメモリから機械
語命令を順次読み出す読み出し手段と、読み出された機
械語命令のうち第１種の機械語命令を解読する第１解読
手段と、読み出された機械語命令のうち第２種の機械語
命令を解読する第２解読手段と、第１命令解読手段及び
第２命令解読手段の解読結果に従って命令を実行する実
行手段とを備える。

【０１０６】この構成によればプロセッサは、第1種と
第2種の機械語命令とが混在するプログラムを解読して
実行することができるので、第1種と第2種とを組み合わ
せてハミング距離が短くなるようにプログラムを構成す
れば、本プロセッサは、メモリからプログラムの機械語
命令を読み出す際に命令バスにかかる電流の変化が少な
くなり、消費電力を削減できるという効果がある。

【０１０７】また前記第１種及び第２種の機械語命令は
プログラム中に交互に配置され、前記第１、第２解読手
段は、読み出し手段により読み出された機械語命令のア
ドレスに基づいて第１種か第２種かを判別して解読する
よう構成される。この構成により、例えば３２ビット
（４バイト）の機械語命令の場合、ＰＣは４ずつインク
リメントされるので、第1及び第2解読手段は、ＰＣが保
持するアドレスの３ビット目が１であるか０であるかに
応じて交互に解読を行うようにすることができる。

【０１０８】また前記第１種及び第２種の機械語命令
は、複数のオペランドの命令中の順序が互いに異なり、
前記第１及び第２オペランド解読部は、オペランドの順
序を入れ替える入れ替え部と、入れ替えたオペランドを
解読するオペランド解読器とから構成される。この構成
によれば、前記第1及び第2オペランド解読部は、ハミン
グ距離が短くなるようにオペランドの順序が入れ替えら
れた機械語命令を解読することができるので、メモリか
ら機械語命令が読み出される際の命令バスにおける電流
変化を小さくすることができ、消費電力を小さくするこ
とができるという効果がある。

【図面の簡単な説明】

【図１】第１実施形態におけるプログラム変換装置のハ
ードウェア構成を示す。

【図２】プログラム変換装置１０の構成を機能的に示し
た機能ブロック図である。

【図３】プログラム記憶部１１が記憶するプログラムの
一例を示す。

【図４】図２のプログラム中の各命令を説明する図であ
る。

【図５】オペレーションと第１種オペコードと第２種オ
ペコードとの対応関係の具体例を示す。

【図６】機械語命令列記憶部１４が最終的に記憶する機
械語命令列を示す図である。

【図７】変換部１５のより詳細な構成を示すブロック図
である。

【図８】選択部１５３のより詳細な構成を示す。

【図９】プログラム変換装置１０の処理手順を表わすフ
ローチャートである。

【図１０】プログラム変換装置１０により変換された機
械語命令列を示す。

【図１１】第２実施形態におけるプログラム変換装置の
構成を機能的に示した機能ブロック図である。

【図１２】候補作成部２５３の内部メモリの記憶内容を
プログラムのオペレーション列と対応させて表記した図
である。

【図１３】候補作成部２５３による第1種及び第２種オ
ペコードの組み合わせ方の一例を示す。

【図１４】選択部２５４の処理手順を示すフローチャー
トである。

【図１５】第３実施形態におけるプログラム変換装置の
機能ブロック図である。

【図１６】選択部３５３のより詳細な構成を示す。

【図１７】第４実施形態におけるプログラム変換装置の
構成を機能的に示す図である。

【図１８】本実施形態に係るプロセッサの構成を示すブ
ロック図である。

【図１９】オペコード読み出し部１９１が予め記憶する
オペレーション群を示す図である。

【図２０】プログラムの例を示す図である。

【図２１】機械語命令列記憶部１４に格納される機械語
命令列の機械語オペランドのビット・パターン（列２２
０１）と入れ替えを行わなかった場合の機械語オペラン
ドのビット・パターン（列２２０２）を示す図である。

【図２２】図１０に示した機械語命令列のオペコードの
部分と命令バス８９とビット変化の関係を示す。

【図２３】図２２と同じプログラムに対応し、第２種オ
ペコードを用いて構成される機械語命令列のオペコード
の部分と命令バス８９とビット変化との関係を示す。

【符号の説明】

１０ プログラム変換装置 １１ プログラム記憶部 １２ 第１記憶部 １３ 第２記憶部 １４ 機械語命令列記憶部 １５ 変換部 １５１ 命令読み出し部 １５２ オペコード読み出し部 １５３ 選択部 １５４ レジスタ変換部 ３０ プロセッサ ８１ ＲＯＭ ８２ プログラムカウンタ ８３ 命令レジスタ ８４ 第１解読部 ８５ 第２解読部 ８６ 制御部 ８７ ＡＬＵ ８８ レジスタ ８９ 命令バス

Claims (23)

【特許請求の範囲】
1. 【請求項１】 第１種の命令と、第１種の命令と同じ命
   令内容であって異なるビットパターンをもつ第２種の命
   令とを含む命令群を実行するプロセッサを対象として、
   プログラムを機械語命令列に変換するプログラム変換装
   置であって、 前後する命令間で同一桁のビット変化を少なくするよう
   に、第１種の命令と第２種の命令とを選択的に用いてプ
   ログラムを機械語命令列に変換することを特徴とするプ
   ログラム変換装置。
2. 【請求項２】 前記プログラム変換装置は、 第１種オペレーションコードを記憶する第１記憶手段
   と、 第１種オペレーションコードと同じ命令内容であって異
   なるビットパターンをもつ第２種オペレーションコード
   を記憶する第２記憶手段と、 第１種オペレーションコードと第２種オペレーションコ
   ードとを選択的に用いることにより、機械語命令列にお
   ける同一桁のビット変化が少なくなるようにプログラム
   の変換を行う変換手段とを備えることを特徴とする請求
   項１記載のプログラム変換装置。
3. 【請求項３】 前記変換手段は、 前記プログラムに応じて前記第１記憶手段及び第２記憶
   手段から第１種オペレーションコード及び第２種オペレ
   ーションコードを順次に読み出す読み出し手段と、 前記読み出し手段により読み出された前記第１種オペレ
   ーションコード及び第２種オペレーションコードのうち
   の１つを順次に選択する選択手段とを備え、 前記選択手段は、前記読出し手段により読み出された第
   １種オペレーションコード及び第２種オペレーションコ
   ードのうち、それらが読み出される直前に選択されたオ
   ペレーションコードと前記第１種オペレーションコード
   及び第２種オペレーションコードとの間における同一桁
   のビット変化が少ない方のオペレーションコードを選択
   することを特徴とする請求項２記載のプログラム変換装
   置。
4. 【請求項４】 前記選択手段は、 直前に選択したオペレーションコードを保持する保持手
   段と、 前記読出し手段により読み出された第１種オペレーショ
   ンコード及び第２種オペレーションコードそれぞれと前
   記保持手段により保持されるオペレーションコードとの
   間におけるハミング距離をそれぞれ算出する算出手段
   と、 前記算出手段による２つの算出結果の値のうちどちらが
   小さいかを判定する判定手段と、 判定手段により小さいと判定された方のオペレーション
   コードを選択する選択部とを備えることを特徴とする請
   求項３記載のプログラム変換装置。
5. 【請求項５】 前記変換手段は、 前記プログラムに応じて前記第１及び第２記憶手段から
   第１種及び第２種のオペレーションコードを読み出す読
   み出し手段と、 読み出された第１種及び第２種のオペレーションコード
   を択一的に組み合わせることにより前記プログラムに対
   応するオペレーションコード列の候補を複数作成する作
   成手段と、 前記作成手段により作成された複数の候補のうち同一桁
   のビット変化が少ない候補を選択する選択手段とを備え
   ることを特徴とする請求項２記載のプログラム変換装
   置。
6. 【請求項６】 前記選択手段は、 前記作成手段により作成されたオペレーションコード列
   の候補毎にオペレーションコード間のハミング距離の合
   計を算出する算出手段と、 前記算出手段による合計結果の値のうちいずれが小さい
   かを判定する判定手段とを備え、 前記判定手段により小さいと判定された候補を選択する
   ことを特徴とする請求項５記載のプログラム変換装置。
7. 【請求項７】 前記プログラム変換装置は、 プログラムに基づいて機械語命令列を構成する機械語命
   令に順次変換する変換手段と、 変換手段により変換された機械語命令のうち、ソースフ
   ィールドとデスティネーションフィールドとを有する２
   つの連続する機械語命令毎に、その一方に対してソース
   フィールドの内容とデスティネーションフィールドの内
   容とを交換する交換手段とを備えることを特徴とする請
   求項１記載のプログラム変換装置。
8. 【請求項８】 前記変換手段は、固定語長の機械語命令
   を変換し、 前記交換手段は、ソースフィールド及びデスティネーシ
   ョンフィールドの少なくとも一方にレジスタ番号を指定
   する２つの連続する機械語命令を検出し、検出された一
   方の機械語命令に対して前記交換を行うことを特徴とす
   る請求項７記載のプログラム変換装置。
9. 【請求項９】 前記機械語命令は命令コード中に前記交
   換がなされたか否かを示すビットを有し、 前記交換手段は、交換した機械語命令中の前記ビットの
   値を設定することを特徴とする請求項８記載のプログラ
   ム変換装置。
10. 【請求項１０】 前記交換手段は、変換手段により変換
    された１つおきの機械語命令のうち、ソースフィールド
    とデスティネーションフィールドの少なくとも一方にレ
    ジスタ番号を指定する機械語命令に対して前記交換を行
    うことを特徴とする請求項７記載のプログラム変換装
    置。
11. 【請求項１１】 前記プログラム変換装置は、 第１種オペランドコードを記憶する第１記憶手段と、 第１種オペランドコードと同じリソースを示し異なるビ
    ットパターンをもつ第２種オペランドコードを記憶する
    第２記憶手段と、 第１種オペランドコードと第２種オペランドコードとを
    選択的に用いることにより、機械語命令列における同一
    桁のビット変化が少なくなるようにプログラムの変換を
    行う変換手段とを備えることを特徴とする請求項１記載
    のプログラム変換装置。
12. 【請求項１２】 前記変換手段は、 前記プログラムに応じて前記第１記憶手段及び第２記憶
    手段から第１種オペランドコード及び第２種オペランド
    コードを順次に読み出す読み出し手段と、 前記読み出し手段により読み出された前記第１種オペラ
    ンドコード及び第２種オペランドコードのうちの１つを
    順次に選択する選択手段とを備え、 前記選択手段は、前記読出し手段により読み出された第
    １種オペランドコード及び第２種オペランドコードのう
    ち、それらが読み出される直前に選択されたオペランド
    コードと前記第１種オペランドコード及び第２種オペラ
    ンドコードとの間における同一桁のビット変化が少ない
    方のオペランドコードを選択することを特徴とする請求
    項１１記載のプログラム変換装置。
13. 【請求項１３】 前記選択手段は、 直前に選択したオペランドコードを保持する保持手段
    と、 前記読出し手段により読み出された第１種オペランドコ
    ード及び第２種オペランドコードそれぞれと前記保持手
    段により保持されるオペランドコードとの間におけるハ
    ミング距離をそれぞれ算出する算出手段と、 前記算出手段による２つの算出結果の値のうちどちらが
    小さいかを判定する判定手段と、 判定手段により小さいと判定された方のオペランドコー
    ドを選択する選択部とを備えることを特徴とする請求項
    ２記載のプログラム変換装置。
14. 【請求項１４】 前記変換手段は、 前記プログラムに応じて前記第１及び第２記憶手段から
    第１種及び第２種のオペランドコードを読み出す読み出
    し手段と、 読み出された第１種及び第２種のオペランドコードを択
    一的に組み合わせることにより前記プログラムに対応す
    るオペランドコード列の候補を複数作成する作成手段
    と、 前記作成手段により作成された複数の候補のうち同一桁
    のビット変化が少ない候補を選択する選択手段とを備え
    ることを特徴とする請求項１１記載のプログラム変換装
    置。
15. 【請求項１５】 前記選択手段は、 前記作成手段により作成されたオペランドコード列の候
    補毎にオペランドコード間のハミング距離の合計を算出
    する算出手段と、 前記算出手段による合計結果の値のうちいずれが小さい
    かを判定する判定手段とを備え、 前記判定手段により小さいと判定された候補を選択する
    ことを特徴とする請求項１４記載のプログラム変換装
    置。
16. 【請求項１６】 前記変換手段は、さらに、選択された
    命令が第１種と第２種のいずれであるかを示す識別ビッ
    トを選択された命令に設定する設定手段を備えることを
    特徴とする請求項２から６及び１２から１５に記載の何
    れかのプログラム変換装置。
17. 【請求項１７】 第１種の機械語命令と、第１種の機械
    語命令と同じ語長であり同じ命令内容であって異なるビ
    ットパターンをもつ第２種の機械語命令とが混在するプ
    ログラムを記憶するメモリから機械語命令を順次読み出
    す読み出し手段と、 読み出された機械語命令のうち第１種の機械語命令を解
    読する第１解読手段と、 読み出された機械語命令のうち第２種の機械語命令を解
    読する第２解読手段と、 第１命令解読手段及び第２命令解読手段の解読結果に従
    って命令を実行する実行手段とを備えることを特徴とす
    るプロセッサ。
18. 【請求項１８】 前記第１種及び第２種の機械語命令は
    第１種か第２種かを識別するための識別ビットを有し、 前記第１、第２解読手段は、読み出し手段により読み出
    された機械語命令の識別ビットにより第１種か第２種か
    を判別して解読することを特徴とする請求項１７記載の
    プロセッサ。
19. 【請求項１９】 前記第１種及び第２種の機械語命令は
    プログラム中に交互に配置され、 前記第１、第２解読手段は、読み出し手段により読み出
    された機械語命令のアドレスに基づいて第１種か第２種
    かを判別して解読することを特徴とする請求項１７記載
    のプロセッサ。
20. 【請求項２０】 前記第１種及び第２種の機械語命令
    は、互いに異なるオペレーションコードと、同一のオペ
    ランドコードとからなり、 前記第１及び第２解読手段は、 第１種、第２種の機械語命令のオペレーションコードを
    それぞれ解読する第１、第２オペレーション解読部と、 オペランドコードを共通に解読するオペランド解読部と
    を備えることを特徴とする請求項１８又は１９記載のプ
    ロセッサ。
21. 【請求項２１】 前記第１種及び第２種の機械語命令
    は、同一のオペレーションコードと、異なるオペランド
    コードとからなり、 前記第１及び第２解読手段は、 オペレーションコードを共通に解読するオペレーション
    解読部と、 第１種、第２種の機械語命令のオペランドコードをそれ
    ぞれ解読する第１、第２オペランド解読部とを備えるこ
    とを特徴とする請求項１８又は１９記載のプロセッサ。
22. 【請求項２２】 前記第１種及び第２種の機械語命令
    は、複数のオペランドの命令中の順序が互いに異なり、 前記第１及び第２オペランド解読部は、オペランドの順
    序を入れ替える入れ替え部と、入れ替えたオペランドを
    解読するオペランド解読器とから構成されることを特徴
    とする請求項２１記載のプロセッサ。
23. 【請求項２３】 第１種の命令と、第１種の命令と同じ
    命令内容であって異なるビットパターンをもつ第２種の
    命令とを含む命令群を実行するプロセッサを対象とし
    て、プログラムを機械語命令列に変換する変換プログラ
    ムを記憶した記憶媒体であって、 第１種オペレーションコードを記憶する第１テーブル
    と、 第１種オペレーションコードと同じ命令内容であって異
    なるビットパターンをもつ第２種オペレーションコード
    を記憶する第２テーブルと、 第１種オペレーションコードと第２種オペレーションコ
    ードとを選択的に用いることにより、機械語命令列にお
    ける同一桁のビット変化が少なくなるようにプログラム
    の変換を行う変換プログラムとを記憶することを特徴と
    する記憶媒体。