JP2001005515A - Testing device for actuator driving circuit - Google Patents
Testing device for actuator driving circuitInfo
- Publication number
- JP2001005515A JP2001005515A JP17424999A JP17424999A JP2001005515A JP 2001005515 A JP2001005515 A JP 2001005515A JP 17424999 A JP17424999 A JP 17424999A JP 17424999 A JP17424999 A JP 17424999A JP 2001005515 A JP2001005515 A JP 2001005515A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- actuator
- test
- test pulse
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Testing And Monitoring For Control Systems (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、プラント運転中
にアクチュエータを実動作または実停止させないで、ア
クチュエータを含めた駆動回路の健全性を試験するアク
チュエータ駆動回路の試験装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an actuator drive circuit test apparatus for testing the integrity of a drive circuit including an actuator without actually operating or actually stopping the actuator during plant operation.
【０００２】[0002]
【従来の技術】プラント設備には電磁バルブや電動（モ
ータ）バルブ、電動開閉ゲートなど制御信号を機械的動
作に変換するためのアクチュエータが多数使用されてい
る。このようなアクチュエータには、運転中、しばしば
開閉動作するもののほかに、常時開動作または閉動作し
て普段は殆ど動くことがないものがある（ここで言う開
閉は必ずしも何かが開く、閉じるという意味ではなく、
駆動回路の動作を表している）。2. Description of the Related Art A large number of actuators for converting control signals into mechanical operations, such as electromagnetic valves, electric (motor) valves, and electric gates, are used in plant equipment. Among such actuators, in addition to those that frequently open and close during operation, there are actuators that are normally opened or closed and hardly move normally (opening and closing here means that something opens or closes). Not meaning
It shows the operation of the drive circuit).
【０００３】上記のように殆ど動くことがないアクチュ
エータでは、その制御駆動回路を含めて、気づかぬあい
だに故障が生じ、肝心なときに動作しないということが
起こりえるが、点検のために動かす必要のないバルブ等
を開閉することは、正常なプラント運転の見地からは許
されないので、従来から、アクチュエータを動かすこと
なくその健全性を確かめる方法について種々工夫がなさ
れている。[0003] In the actuator which hardly moves as described above, it may happen that the actuator including its control drive circuit fails without notice and does not operate when it is essential. Opening and closing a valve or the like without a valve is not permissible from the viewpoint of normal plant operation, and various methods have conventionally been devised for checking the soundness without moving the actuator.
【０００４】図６は例えば特開昭６０−９１４１１号公
報に示された従来のアクチュエータ駆動回路の試験装置
を示すブロック図である。ここでは、アクチュエータが
常時オンしている場合を説明する。図に於いて１はアク
チュエータを動作させるための入力信号、２は入力信号
１を処理するロジック回路、３は用途は限定されないア
クチュエータ、４はアクチュエータ３を駆動するための
直流電源、５は電流増幅回路、６は電流増幅回路５の出
力回路を構成するパワートランジスタ（スイッチング素
子）、８は試験パルスを発生させるパルス発生回路であ
る。FIG. 6 is a block diagram showing a conventional actuator drive circuit test apparatus disclosed in Japanese Patent Application Laid-Open No. 60-91411, for example. Here, a case where the actuator is always on will be described. In the figure, 1 is an input signal for operating the actuator, 2 is a logic circuit for processing the input signal 1, 3 is an actuator whose use is not limited, 4 is a DC power supply for driving the actuator 3, 5 is current amplification The circuit, 6 is a power transistor (switching element) constituting an output circuit of the current amplifying circuit 5, and 8 is a pulse generating circuit for generating a test pulse.
【０００５】１３はパワートランジスタ６に流れる電流
を検出する電流ピックアップ、２０は試験を行う時、ロ
ジック回路２の出力を切る半導体スイッチ、２１はパワ
ートランジスタ６に並列に接続されたバイパス回路で、
２１ａは電流制限抵抗、２１ｂはバイパス用接点、２３
は回路の判定動作を確実にするための補助用ダイオード
である。３０は電流ピックアップ１３の出力を監視して
正常であるか否かを判定する判定回路である。ロジック
回路２と電流増幅回路５はアクチュエータ駆動回路５０
を構成している。[0005] 13 is a current pickup for detecting a current flowing through the power transistor 6, 20 is a semiconductor switch for cutting off the output of the logic circuit 2 when performing a test, and 21 is a bypass circuit connected in parallel to the power transistor 6.
21a is a current limiting resistor, 21b is a bypass contact, 23
Is an auxiliary diode for ensuring the determination operation of the circuit. Reference numeral 30 denotes a determination circuit that monitors the output of the current pickup 13 and determines whether the output is normal. The logic circuit 2 and the current amplification circuit 5 include an actuator drive circuit 50
Is composed.
【０００６】次に、動作について説明する。図６の回路
は半導体スイッチ２０がオン状態にあり、入力信号１が
常時入力されていて、パワートランジスタ６が常時オ
ン、アクチュエータ３が常時オン状態に付勢されている
例を示すものである。まずバイパス接点２１ｂを閉にし
て、それまでパワートランジスタ６を通じて流れていた
電流の約半分をバイパス回路２１に分流する。このとき
電流ピックアップ１３の電流も半分になるからバイパス
回路が健全であることは、この電流をチェックして確認
できる。この確認が出来た上で、次にパルス発生回路８
より試験パルスを発生し、半導体スイッチ２０を試験パ
ルスが注入されている期間オフにする。Next, the operation will be described. 6 shows an example in which the semiconductor switch 20 is on, the input signal 1 is always input, the power transistor 6 is always on, and the actuator 3 is always on. First, the bypass contact 21b is closed, and about half of the current that has flowed through the power transistor 6 until then is diverted to the bypass circuit 21. At this time, the current of the current pickup 13 is also halved, so that the soundness of the bypass circuit can be confirmed by checking this current. After confirming this, the pulse generation circuit 8
A test pulse is generated, and the semiconductor switch 20 is turned off while the test pulse is being injected.
【０００７】これによってパワートランジスタ６がオフ
して、その電流はバイパス回路２に移り、アクチュエー
タ３にはバイパス回路２１を介して電流が供給されつづ
けるのでアクチュエータ３の動作には変化がない（オン
し続ける）。そしてパワートランジスタ６の電流変化
（この場合は電流がゼロになる）は電流ピックアップ１
３により検出されるので、この変化を判定回路３０によ
り監視することで駆動回路の健全性の確認を行うことが
出来る。As a result, the power transistor 6 is turned off, the current of the power transistor 6 is transferred to the bypass circuit 2, and the current continues to be supplied to the actuator 3 via the bypass circuit 21, so that the operation of the actuator 3 does not change (it turns on). to continue). The current change of the power transistor 6 (the current becomes zero in this case) is determined by the current pickup 1
3, the change can be monitored by the determination circuit 30 to check the soundness of the drive circuit.
【０００８】上記公報には、図６のもののほか、アクチ
ュエータの電源が交流である例についても示されている
が、基本的な思想は同じなので引用説明を省略する。In the above publication, in addition to the one shown in FIG. 6, there is also shown an example in which the power supply of the actuator is an alternating current.
【０００９】[0009]
【発明が解決しようとする課題】従来のアクチュエータ
駆動回路の試験装置は以上のように構成され、バイパス
回路を必要とするので回路構成が複雑であるという問題
があった。The conventional test apparatus for an actuator drive circuit is configured as described above, and has a problem that the circuit configuration is complicated because a bypass circuit is required.
【００１０】また、判定の前に、まずバイパス回路の健
全なることを確認する必要があり、試験手順が複雑で、
時間がかかるという問題があった。また、そのためには
電流が約半分になることを確認する、即ち、電流の大小
の定量的判定が必要であり判定回路が複雑になるという
問題があった。Prior to the judgment, it is necessary to first confirm that the bypass circuit is sound, and the test procedure is complicated.
There was a problem that it took time. In addition, there is a problem that it is necessary to confirm that the current is reduced to about half, that is, it is necessary to quantitatively determine the magnitude of the current, and the determination circuit becomes complicated.
【００１１】この発明は上記のような問題点を解消する
ためになされたもので、バイパス回路を使用せず、従っ
てバイパス回路の健全性の確認を必要としないアクチュ
エータ駆動回路の試験装置を得ることを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a test apparatus for an actuator drive circuit which does not use a bypass circuit and therefore does not need to check the integrity of the bypass circuit. With the goal.
【００１２】また、電流の大小の判定の必要のないアク
チュエータ駆動回路の試験装置を得ることを目的とす
る。It is another object of the present invention to provide an actuator drive circuit test apparatus which does not need to determine the magnitude of the current.
【００１３】[0013]
【課題を解決するための手段】この発明によるアクチュ
エータ駆動回路の試験装置は、アクチュエータに直列接
続されて制御信号に基づいて動作するスイッチング素子
を含む駆動回路と、この駆動回路の動作によって前記ア
クチュエータに流れる電流の変化を検出する電流ピック
アップと、この電流ピックアップの出力に基づいて該ア
クチュエータと前記駆動回路の健全性を判定する判定回
路とを有するものであって、前記アクチュエータの応答
時間の１／３以下の時間長さの試験パルスを前記制御信
号に論理加算又は論理減算する試験パルス発生回路を備
え、前記判定回路は前記試験パルスが前記加算又は減算
されている時間内に前記判定を行うようにしたものであ
る。A test apparatus for an actuator drive circuit according to the present invention includes a drive circuit including a switching element which is connected in series to an actuator and operates based on a control signal; A current pickup for detecting a change in the flowing current; and a judgment circuit for judging the soundness of the actuator and the drive circuit based on the output of the current pickup, wherein the response time is one-third of the response time of the actuator. A test pulse generation circuit that logically adds or subtracts a test pulse having the following time length to or from the control signal, wherein the determination circuit performs the determination within a time when the test pulse is added or subtracted. It was done.
【００１４】また、試験パルスをコンデンサーまたはパ
ルストランスを介して駆動回路に送信する絶縁回路を備
えたものである。[0014] Further, an insulation circuit for transmitting the test pulse to the drive circuit via a capacitor or a pulse transformer is provided.
【００１５】また、アクチュエータの駆動電源は交流電
源であり、試験パルスは前記交流電源の周期の１／２０
より長く、判定回路は異常が予め定めた所定の時間より
長く継続したときだけ異常と判定する信号時間幅検出回
路を備えたものである。The drive power supply for the actuator is an AC power supply, and the test pulse is 1/20 of the cycle of the AC power supply.
For a longer time, the determination circuit includes a signal time width detection circuit which determines that the abnormality is abnormal only when the abnormality lasts longer than a predetermined time.
【００１６】また、アクチュエータの駆動電源は交流電
源であり、試験パルス発生回路はアクチュエータの前記
駆動電源波形に同期して出力する同期信号回路を備えた
ものである。The drive power supply for the actuator is an AC power supply, and the test pulse generation circuit includes a synchronization signal circuit for outputting the test pulse in synchronization with the drive power supply waveform for the actuator.
【００１７】また、アクチュエータに直列接続されて制
御信号に基づいて動作するスイッチング素子を含む駆動
回路と、この駆動回路の動作によって前記アクチュエー
タに流れる電流の変化を検出する電流ピックアップと、
この電流ピックアップの出力に基づいて該アクチュエー
タと前記駆動回路の健全性を判定する判定回路とを有す
るアクチュエータ駆動回路の試験装置であって、試験パ
ルスを前記制御信号に論理加算又は論理減算する試験パ
ルス発生回路と、前記電流ピックアップが前記試験パル
スの印加による電流変化を検出した信号によって前記試
験パルスを遮断する試験パルス長制御回路と、前記試験
パルスが前記加算又は減算されている時間内に前記判定
を行うようにした判定回路とを備えたものである。A drive circuit including a switching element connected in series to the actuator and operating based on a control signal; a current pickup for detecting a change in a current flowing through the actuator by the operation of the drive circuit;
What is claimed is: 1. A test apparatus for an actuator drive circuit comprising: an actuator and a judgment circuit for judging soundness of said drive circuit based on an output of said current pickup, wherein a test pulse for logically adding or subtracting a test pulse to said control signal is provided. A generation circuit, a test pulse length control circuit for interrupting the test pulse by a signal in which the current pickup detects a current change due to the application of the test pulse, and the determination within the time when the test pulse is added or subtracted. And a determination circuit for performing the determination.
【００１８】また、アクチュエータに直列接続されて制
御信号に基づいて動作するスイッチング素子を含む駆動
回路と、この駆動回路の動作によって前記スイッチング
素子の両端電圧の変化を検出する電圧ピックアップと、
この電圧ピックアップの出力に基づいて該アクチュエー
タと前記駆動回路の健全性を判定する判定回路とを有す
るアクチュエータ駆動回路の試験装置であって、前記ア
クチュエータの応答時間の１／３以下の時間長さの試験
パルスを前記制御信号に論理加算又は論理減算する試験
パルス発生回路を備え、前記判定回路は前記試験パルス
が前記加算又は減算されている時間内に前記判定を行う
ようにしたものである。A drive circuit including a switching element connected in series to the actuator and operating based on a control signal; a voltage pickup for detecting a change in a voltage across the switching element by the operation of the drive circuit;
A test apparatus for an actuator drive circuit having an actuator and a judgment circuit for judging soundness of the drive circuit based on an output of the voltage pickup, wherein the test apparatus has a time length equal to or less than の of a response time of the actuator. A test pulse generating circuit for logically adding or subtracting a test pulse to or from the control signal is provided, and the determination circuit performs the determination within a time period during which the test pulse is added or subtracted.
【００１９】[0019]
【発明の実施の形態】実施の形態１．この発明の実施の
形態１によるアクチュエータ駆動回路の試験装置の回路
構成を図１に基づいて説明する。なお、以下の説明に於
いて、従来の説明の図に於けるものと同一又は相当部分
には同符号を付してその詳細な説明を省略する。図に於
いて１はアクチュエータを動作させるための入力信号、
２は入力信号１を処理するロジック回路、３はアクチュ
エータでここでは直流駆動で用途は限定されないもので
ある。４はアクチュエータ３を駆動するための直流電
源、５は電流増幅回路、６はアクチュエータ３に流れる
電流をオン・オフ制御するスイッチング素子、（以下パ
ワートランジスタ）、７はロジック回路２とパワートラ
ンジスタ６の間に接続されたＡＮＤロジックゲート、８
は試験パルスを発生させる試験パルス発生回路、１０は
試験パルス発生回路８とＡＮＤロジックゲート７との間
を接続するコンデンサである。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 A circuit configuration of a test device for an actuator drive circuit according to a first embodiment of the present invention will be described with reference to FIG. In the following description, the same or corresponding parts as those in the drawings of the related art are denoted by the same reference numerals, and detailed description thereof will be omitted. In the figure, 1 is an input signal for operating the actuator,
Reference numeral 2 denotes a logic circuit for processing the input signal 1, and reference numeral 3 denotes an actuator, which is a direct current drive, and its use is not limited. 4 is a DC power supply for driving the actuator 3, 5 is a current amplifying circuit, 6 is a switching element for turning on / off the current flowing through the actuator 3 (hereinafter referred to as a power transistor), 7 is a logic circuit 2 and a power transistor AND logic gate connected between 8,
Is a test pulse generating circuit for generating a test pulse, and 10 is a capacitor connecting between the test pulse generating circuit 8 and the AND logic gate 7.
【００２０】１３はパワートランジスタ６に流れる電流
を検出する電流ピックアップ、１４はＡＮＤロジックゲ
ート７の１つの入力をプラスにプルアップする抵抗であ
る。３１は電流ピックアップ１３の出力を監視して正常
であるか否かを判定する判定回路である。ロジック回路
２とＡＮＤロジックゲート７とパワートランジスタ６は
アクチュエータの駆動回路５０を構成している。Reference numeral 13 denotes a current pickup for detecting a current flowing through the power transistor 6, and reference numeral 14 denotes a resistor for pulling up one input of the AND logic gate 7 to a positive value. Reference numeral 31 denotes a determination circuit that monitors the output of the current pickup 13 and determines whether the output is normal. The logic circuit 2, the AND logic gate 7, and the power transistor 6 constitute an actuator drive circuit 50.
【００２１】次に動作について説明する。通常時（試験
をしないとき）には試験パルス発生回路８の出力は連続
的オフ状態である。コンデンサ１０は直流成分を通さな
いのでＡＮＤロジックゲート７には試験パルス発生回路
８からは何も入力されていないのと同じである。ＡＮＤ
ロジックゲート７の一つの入力は抵抗１４でプルアップ
されているので、ＡＮＤロジックゲート７の入力は論理
１となりロジック回路２の出力のオン・オフでパワート
ランジスタ６のオン・オフが可能な状態となっている。Next, the operation will be described. In normal times (when no test is performed), the output of the test pulse generation circuit 8 is in a continuous off state. Since the capacitor 10 does not pass a DC component, the AND logic gate 7 is the same as that in which nothing is input from the test pulse generation circuit 8. AND
Since one input of the logic gate 7 is pulled up by the resistor 14, the input of the AND logic gate 7 becomes logic 1 and the power transistor 6 can be turned on and off by turning on and off the output of the logic circuit 2. Has become.
【００２２】図２はアクチュエータ３の駆動電流の変化
に対する応答時間について説明する図である。図の横軸
は時間軸を示し、３３は駆動電流の変化を、３４はアク
チュエータ３の動きを示している。τはアクチュエータ
３の応答時間を示している。厳密には駆動電流３３の応
答速度がアクチュエータ３の応答時間τに比して、無視
出来ない場合もあるが、ここでの応答時間τはそれも含
めたものとして扱う。FIG. 2 is a diagram for explaining a response time to a change in the drive current of the actuator 3. In the figure, the horizontal axis indicates the time axis, 33 indicates a change in drive current, and 34 indicates the movement of the actuator 3. τ indicates the response time of the actuator 3. Strictly speaking, the response speed of the drive current 33 may not be negligible compared to the response time τ of the actuator 3, but the response time τ here is treated as including it.
【００２３】試験を行うときには、試験パルス発生回路
８からオンの試験パルス（短時間、例えばアクチュエー
タ３の応答時間τの１／３以下の時間長さ）が出力さ
れ、この出力がコンデンサ１０を経てＡＮＤロジックゲ
ート７に入力されロジック回路２の出力の如何にかかわ
らずパワートランジスタ６が試験パルスの時間長さだけ
オフになる。これが電流ピックアップ１３で検出され
る。この短時間パルスの時間長さはアクチュエータ３の
応答時間τ（かなり高速応答形の電磁バルブでも数ｍＳ
である）の１／３以下の長さ（例えば１ｍＳ）しかない
ので、このパルスによってアクチュエータ３が応答して
しまうということは起こらない。When a test is performed, an ON test pulse (for example, a short time, for example, a time length equal to or less than の of the response time τ of the actuator 3) is output from the test pulse generation circuit 8, and this output is passed through the capacitor 10. The power transistor 6 is turned off for the duration of the test pulse irrespective of the input to the AND logic gate 7 and the output of the logic circuit 2. This is detected by the current pickup 13. The time length of this short pulse is determined by the response time τ of the actuator 3 (several milliseconds even with a very fast response type electromagnetic valve)
This pulse does not cause the actuator 3 to respond due to this pulse (for example, 1 mS).
【００２４】そして判定回路３１は試験パルスが出力さ
れている短い時間の間に、正常か否かの判定をおこな
う。１ｍＳの時間内に判定を行うことは一般的な技術と
してはなんの困難もない。万一、故障などにより試験パ
ルス発生回路８の出力が連続的にオンになったとして
も、コンデンサ１０の容量を、前記のような短い試験パ
ルスを伝達するのに必要な最小の容量としておけば、試
験パルス発生回路８の出力は微分されて伝えられるの
で、ＡＮＤロジックゲート７には連続信号としては伝わ
らず、パワートランジスタ６はロジック回路２の出力に
より入力信号１に応答して正常にオン・オフ動作を続行
することが可能である。The determination circuit 31 determines whether the test pulse is normal or not during a short time during which the test pulse is output. There is no difficulty as a general technique to make a determination within 1 ms. Even if the output of the test pulse generating circuit 8 is continuously turned on due to a failure or the like, the capacity of the capacitor 10 should be set to the minimum capacity necessary for transmitting the short test pulse as described above. Since the output of the test pulse generation circuit 8 is transmitted after being differentiated, it is not transmitted to the AND logic gate 7 as a continuous signal, and the power transistor 6 is normally turned on in response to the input signal 1 by the output of the logic circuit 2. It is possible to continue the off operation.
【００２５】アクチュエータ３が常時オフで使用される
ものである場合には、図面を用いた説明は省略するが、
図１のＡＮＤロジックゲート７に代えてＯＲロジツクゲ
ートを用いる。即ち、試験パルス発生回路８の出力する
試験パルスは目的に応じて論理加算するか又は論理減算
すればよい。In the case where the actuator 3 is always off, the description using the drawings is omitted.
An OR logic gate is used in place of the AND logic gate 7 in FIG. That is, the test pulse output from the test pulse generation circuit 8 may be logically added or logically subtracted according to the purpose.
【００２６】実施の形態２．重要なプラント例えば原子
力発電所等では、落雷などにより回路に混入したサージ
電圧が回路内を迷走し、あちこちで回路異常を引き起こ
すことがないように防止できる回路構成とする必要があ
る。（これを回路を非安全系にすると言う）。この目的
のために、実施の形態１の図１の回路を図３に示すよう
に高耐圧トランス１１により直流成分を遮断・絶縁して
もよい。実施の形態１の図１のコンデンサ１０も絶縁回
路ではあるが、耐圧性能を高くすることが容易ではな
い。試験パルス発生回路８から出力された試験パルス
は、高耐圧トランス１１を経由してインバータ９に入力
され、ロジックが反転してＡＮＤロジックゲート７に入
力される。通常は試験パルス発生回路８の出力は連続的
にオフであり、高耐圧トランス１１は直流成分を通さな
いのでインバータ９の入力はゼロとなりＡＮＤロジック
ゲート７の入力は論理１になる。Embodiment 2 FIG. In an important plant such as a nuclear power plant, it is necessary to provide a circuit configuration that can prevent a surge voltage mixed in a circuit due to a lightning strike or the like from straying in the circuit and causing a circuit abnormality everywhere. (This is called making the circuit unsafe.) To this end, the DC component of the circuit of FIG. 1 of the first embodiment may be cut off and insulated by a high-voltage transformer 11 as shown in FIG. Although the capacitor 10 of the first embodiment shown in FIG. 1 is also an insulating circuit, it is not easy to increase the withstand voltage performance. The test pulse output from the test pulse generation circuit 8 is input to the inverter 9 via the high-voltage transformer 11, and the logic is inverted and input to the AND logic gate 7. Normally, the output of the test pulse generation circuit 8 is continuously turned off, and the high voltage transformer 11 does not pass a DC component. Therefore, the input of the inverter 9 becomes zero and the input of the AND logic gate 7 becomes logic 1.
【００２７】試験時は試験パルス発生回路８からオンの
パルス（パルス時間長さは実施の形態１の説明と同じ）
が出力され、トランス１１を介して論理１のパルスとし
てインバータ９に入力され、論理が反転してＡＮＤロジ
ックゲート７に入力され、パワートランジスタ６が試験
パルスの時間長さだけオフになりアクチュエータ３には
電流が流れなくなる。これを電流ピックアップ１３で検
出し判定回路３１で判定する。図３のものは実施の形態
１の効果の他に、回路の高耐圧絶縁が可能となるので試
験装置を非安全系とすることができ、コスト削減の効果
が期待できる。図１のコンデンサ１０や図３の高耐圧ト
ランス１１はこの発明に言う絶縁回路である。At the time of a test, a pulse turned on from the test pulse generation circuit 8 (the pulse time length is the same as that described in the first embodiment).
Is output to the inverter 9 as a pulse of logic 1 via the transformer 11, the logic is inverted and input to the AND logic gate 7, the power transistor 6 is turned off for the duration of the test pulse, and the No current flows. This is detected by the current pickup 13 and determined by the determination circuit 31. In FIG. 3, in addition to the effects of the first embodiment, since high-voltage insulation of the circuit is possible, the test apparatus can be a non-safety system, and the effect of cost reduction can be expected. The capacitor 10 in FIG. 1 and the high-voltage transformer 11 in FIG. 3 are insulation circuits according to the present invention.
【００２８】実施の形態３．アクチュエータ３が交流駆
動形である場合について図４、５により説明する。図に
於いて２３は交流駆動形のアクチュエータ、１７は交流
電源、１８は交流をパワートランジスタ６で制御するた
めのフルブリッジダイオード、１９は信号時間幅検出回
路である。Embodiment 3 The case where the actuator 3 is of the AC drive type will be described with reference to FIGS. In the figure, reference numeral 23 denotes an AC drive type actuator, 17 denotes an AC power supply, 18 denotes a full bridge diode for controlling AC by the power transistor 6, and 19 denotes a signal time width detection circuit.
【００２９】次に、図４のものの動作について説明す
る。電源が交流１７の場合には、電源電圧が周期的に０
Ｖとなるので、このタイミングで（アクチュエータ２３
のリアクタンスに基づく位相ずれを考慮すれば必ずしも
０Ｖのタイミングとは限らないが）短い時間（実施の形
態１で説明したτの１／３程度）の試験パルスが入力さ
れると、電流がすぐに立ち上がらず（あるいは立ち下が
らず）、電流ピックアップ１３または判定回路３１が電
流または電流が小さくなったことを捕らえることが出来
なくて、誤判定してしまうことが起こり得る。これを解
決したものが図４に示す装置である。Next, the operation of FIG. 4 will be described. When the power supply is AC 17, the power supply voltage periodically becomes 0.
V at this timing (actuator 23
When the phase shift based on the reactance is considered, the timing is not always 0 V. However, when a test pulse for a short time (about ３ of τ described in the first embodiment) is input, the current immediately increases. Since the current does not rise (or does not fall), the current pickup 13 or the determination circuit 31 cannot detect that the current or the current has become small, so that an erroneous determination may occur. The solution to this problem is the device shown in FIG.
【００３０】図４の回路は、試験パルス発生回路８の出
力する試験パルスの幅を、電流値が電流ピックアップ１
３の検出感度以下の低い値にある時間長さ（例えば０．
５ｍｓ）より長い時間（例えば交流電源周期の１／２０
より長い、図５に示すものは交流が６０ＨＺで１ｍｓ）
になるように設定してある。また、判定回路３１の出力
は信号時間幅検出回路１９により上記０．５ｍｓより長
い時間、例えば０．８ｍｓ、異常状態が継続したときだ
け異常と判定するように構成されている。これによりア
クチュエータ２３の電源が交流である場合にもトランジ
スタ６その他駆動回路５０の故障を検出可能とすること
ができる。The circuit shown in FIG. 4 has a configuration in which the width of the test pulse output from the test pulse
3, the time length at a low value below the detection sensitivity (for example, 0. 3).
5ms) longer time (for example, 1/20 of the AC power supply cycle)
Longer, 1ms at 60HZ AC shown in Figure 5)
It is set to become. The output of the determination circuit 31 is configured to be determined as abnormal only by the signal time width detection circuit 19 when the abnormal state continues for a time longer than 0.5 ms, for example, 0.8 ms. This makes it possible to detect a failure of the transistor 6 and the drive circuit 50 even when the power supply of the actuator 23 is AC.
【００３１】実施の形態４．アクチュエータが交流駆動
形２３である場合の他の実施の形態について図６、７に
より説明する。図に於いて２３は交流駆動形のアクチュ
エータ、１７は交流電源、１８は交流をパワートランジ
スタ６で制御するためのフルブリッジダイオード、２９
は交流電源１７から試験パルス発生回路８に注入する同
期信号回路（試験パルス長制御回路）である。Embodiment 4 FIG. Another embodiment in which the actuator is an AC drive type 23 will be described with reference to FIGS. In the figure, 23 is an AC drive type actuator, 17 is an AC power supply, 18 is a full bridge diode for controlling AC by the power transistor 6, 29
Is a synchronizing signal circuit (test pulse length control circuit) injected from the AC power supply 17 into the test pulse generation circuit 8.
【００３２】次に、図６のものの動作について説明す
る。電源が交流の場合には、電源電圧が周期的に０Ｖと
なるので、このタイミングで（アクチュエータ２３のリ
アクタンスに基づく位相ずれを考慮すれば必ずしも０Ｖ
のタイミングとは限らない）短い時間（実施の形態１で
説明したτの１／３程度）のオフパルスが入力される
と、電流がすぐに立ち上がらず電流ピックアップ１３ま
たは判定回路３１が電流を捕らえることが出来なくて誤
判定してしまうことが起こり得る。これを解決したもの
が図６に示す装置である。Next, the operation of FIG. 6 will be described. When the power supply is AC, the power supply voltage periodically becomes 0 V. Therefore, at this timing (when the phase shift based on the reactance of the actuator 23 is considered, the power supply voltage is always 0 V).
When an off pulse is input for a short time (about τ of τ described in the first embodiment), the current does not rise immediately and the current pickup 13 or the determination circuit 31 catches the current. May not be performed and an erroneous determination may occur. The solution to this problem is the device shown in FIG.
【００３３】図６の回路は、試験パルス発生回路８が試
験パルスを出力するタイミングを交流電源１７の電圧周
期のピークに合わせるようにしたもので、電圧の０Ｖ付
近など、電流値が試験パルスの短い時間のあいだには電
流ピックアップ１３の検出感度レベルまで立ち上がらな
い（あるいは立ち下がらない）、恐れのあるタイミング
を避けるようにしている。試験パルス発生回路８は勿論
図示しない試験開始の指令信号によって試験パルスを発
生するが、この時も電源電圧のピーク付近であるという
条件が満たされてからパルスが発生される。The circuit shown in FIG. 6 adjusts the timing at which the test pulse generating circuit 8 outputs the test pulse to the peak of the voltage cycle of the AC power supply 17. During a short period of time, the timing does not rise (or does not fall) to the detection sensitivity level of the current pickup 13, so that there is a fear of avoiding the timing. The test pulse generating circuit 8 generates a test pulse in response to a test start command signal (not shown), but also at this time, the pulse is generated after the condition that the power supply voltage is near the peak is satisfied.
【００３４】実施の形態５．実施の形態１〜４のいずれ
のものでも、電流ピックアップ１３や判定回路３１が応
答可能なように、試験パルスの時間幅を長くしておく必
要があるが、余り長くしすぎると、それによつてアクチ
ュエータ３や２３が動作（常時オンのものはオフに、常
時オフのものはオンになる）する恐れがある。このよう
な問題を解決する回路を図８に示す。図８では、アクチ
ュエータ３が常時オフであるプラントに用いる場合のア
クチュエータ駆動回路の試験装置の構成を示す。図に於
いて９は電流ピックアップ１３の出力から、試験パルス
発生回路８の出力側のＡＮＤゲート７の１つの入力端子
へと接続される回路の途中に挿入されたインバータ、１
２はＯＲロジックゲートである。Embodiment 5 In any of the first to fourth embodiments, it is necessary to increase the time width of the test pulse so that the current pickup 13 and the determination circuit 31 can respond. There is a possibility that the actuators 3 and 23 may operate (a device that is always on is turned off, and a device that is always off is turned on). FIG. 8 shows a circuit for solving such a problem. FIG. 8 shows a configuration of a test apparatus for an actuator drive circuit when the actuator 3 is used in a plant where the actuator 3 is always off. In the figure, reference numeral 9 denotes an inverter inserted in the middle of a circuit connected from the output of the current pickup 13 to one input terminal of the AND gate 7 on the output side of the test pulse generating circuit 8;
2 is an OR logic gate.
【００３５】次に動作について説明する。電流ピックア
ップ１３が出力（電流の発生または消滅）を検出する
と、この信号がＡＮＤゲート７に入力され、試験パルス
発生回路８の出力を強制的に切断する。試験パルス発生
回路８の出力パルスが丁度出ている途中であっても、途
中で中断される。これによって試験パルスの幅の設定
が、仮にアクチュエータ２３が動作してしまう程度の長
さ（例えばアクチュエータ２３の応答時間τ程度）に設
定されていても電流に変化が生じたことを電流ピックア
ップ１３が検出した時点で、試験パルスが遮断されるの
で、アクチュエータ２３が誤動作するまで電流が流され
つづけるということがない。図８は常時オフである場合
の回路であるが、信号を逆極性にすれば、常時オンの回
路に変更することは容易である。Next, the operation will be described. When the current pickup 13 detects an output (generation or disappearance of current), this signal is input to the AND gate 7 to forcibly cut off the output of the test pulse generation circuit 8. Even if the output pulse of the test pulse generation circuit 8 is just output, it is interrupted halfway. Thus, even if the setting of the test pulse width is set to such a length that the actuator 23 operates (for example, about the response time τ of the actuator 23), the current pickup 13 determines that the current has changed. Since the test pulse is cut off at the time of detection, the current does not continue to flow until the actuator 23 malfunctions. FIG. 8 shows a circuit in a case where the circuit is always off. However, if the signal is made to have the opposite polarity, it is easy to change to a circuit which is always on.
【００３６】実施の形態６．電流ピックアップ１３を用
いる代わりに、パワートランジスタ６の両端の電圧変化
を監視する電圧ピックアップ１６を用いたものを図９に
示す。電流ピックアップ１３を用いる場合、通常時にア
クチュエータ３に流れる大きな電流に耐えることがで
き、しかもパワートランジスタ６に生じる僅かな電流変
化を出来るだけ早く捕らえるようにしなければならず難
しいところがあるが、電圧ピックアップ１６を用いる場
合はこのような問題がなくなるという効果がある。Embodiment 6 FIG. FIG. 9 shows a configuration using a voltage pickup 16 for monitoring a voltage change between both ends of the power transistor 6 instead of using the current pickup 13. When the current pickup 13 is used, it is difficult to withstand a large current flowing through the actuator 3 in a normal state, and it is necessary to catch a slight current change generated in the power transistor 6 as quickly as possible. Is effective in eliminating such a problem.
【００３７】[0037]
【発明の効果】この発明によるアクチュエータ駆動回路
の試験装置は、以上に説明したようにバイパス回路を必
要としないので回路構成が簡単になるという効果が得ら
れる。また、バイパス回路がないので、判定の前にまず
バイパス回路の健全性の確認を行う必要がなく、試験手
順が簡単になるという効果が得られる。As described above, the test apparatus for an actuator drive circuit according to the present invention does not require a bypass circuit, so that the circuit configuration can be simplified. Further, since there is no bypass circuit, it is not necessary to first confirm the soundness of the bypass circuit before the determination, and the effect that the test procedure is simplified can be obtained.
【００３８】また、電流の定量的測定を必要としないの
で、判定回路の回路構成が簡単になるという効果が得ら
れる。Further, since it is not necessary to quantitatively measure the current, the effect that the circuit configuration of the determination circuit is simplified can be obtained.
【００３９】また、試験パルスを注入する回路には絶縁
回路を用いているので、装置の信頼性が高くなる。Further, since an insulating circuit is used for the circuit for injecting the test pulse, the reliability of the device is improved.
【００４０】また、判定回路は異常が所定時間以上継続
して発生したときだけ異常と判定する信号時間幅検出回
路を備えているので、アクチュエータの駆動電源が交流
の場合に、電圧のゼロクロス点で誤動作が生じるという
恐れがないという効果が得られる。Further, since the judgment circuit has a signal time width detection circuit for judging the abnormality only when the abnormality continues for a predetermined time or more, when the driving power of the actuator is AC, the voltage is determined at the zero cross point of the voltage. The effect that there is no possibility that a malfunction occurs is obtained.
【００４１】また、試験パルス発生回路は交流電源に同
期して試験パルスを発生するので、交流電源のゼロクロ
ス点による誤動作の恐れがない、という効果が得られ
る。Further, since the test pulse generating circuit generates the test pulse in synchronization with the AC power supply, there is obtained an effect that there is no possibility of malfunction due to the zero crossing point of the AC power supply.
【００４２】また、試験パルス長制御回路を備え、電流
の変化を検出して試験パルスを遮断するので、誤って試
験パルスによってアクチュエータが動作してしまうこと
がないという効果が得られる。Further, since the test pulse length control circuit is provided and the test pulse is cut off by detecting a change in the current, the effect that the actuator is not erroneously operated by the test pulse can be obtained.
【００４３】また、パワートランジスタの動作の確認に
電圧ピックアップを用いているので回路構成が簡単にな
るという効果が得られる。Further, since the voltage pickup is used for confirming the operation of the power transistor, the effect that the circuit configuration is simplified can be obtained.
【図１】 この発明の実施の形態１のアクチュエータ駆
動回路の試験装置の回路構成図である。FIG. 1 is a circuit configuration diagram of a test device for an actuator drive circuit according to a first embodiment of the present invention.
【図２】 図１の動作を説明するための動作特性図であ
る。FIG. 2 is an operation characteristic diagram for explaining the operation of FIG.
【図３】 この発明の実施の形態２のアクチュエータ駆
動回路の試験装置の回路構成図である。FIG. 3 is a circuit configuration diagram of a test device for an actuator drive circuit according to a second embodiment of the present invention.
【図４】 この発明の実施の形態３のアクチュエータ駆
動回路の試験装置の回路構成図である。FIG. 4 is a circuit configuration diagram of a test device for an actuator drive circuit according to a third embodiment of the present invention.
【図５】 図４の動作を説明する動作特性図である。FIG. 5 is an operation characteristic diagram illustrating the operation of FIG. 4;
【図６】 この発明の実施の形態４のアクチュエータ駆
動回路の試験装置の回路構成図である。FIG. 6 is a circuit configuration diagram of a test device for an actuator drive circuit according to a fourth embodiment of the present invention.
【図７】 図６の動作を説明する動作特性図である。FIG. 7 is an operation characteristic diagram for explaining the operation of FIG. 6;
【図８】 この発明の実施の形態５のアクチュエータ駆
動回路の試験装置の回路構成図である。FIG. 8 is a circuit configuration diagram of a test device for an actuator drive circuit according to a fifth embodiment of the present invention.
【図９】 この発明の実施の形態６のアクチュエータ駆
動回路の試験装置の回路構成図である。FIG. 9 is a circuit configuration diagram of a test device for an actuator drive circuit according to a sixth embodiment of the present invention.
【図１０】 従来のアクチュエータ駆動回路の試験装置
の回路構成図である。FIG. 10 is a circuit configuration diagram of a conventional test apparatus for an actuator drive circuit.
１ 入力信号、 ２ ロジック回路、 ３
アクチュエータ、４ 直流電源、 ５ 電流増幅回
路、 ６ パワートランジスタ、８ 試験パルス発生回
路、 １９ 信号時間幅検出回路、２０ スイッチン
グ回路、 ２１ バイパス回路、２９ 試験パルス長
制御回路、 ３０、３１ 判定回路。1 input signal, 2 logic circuit, 3
Actuator, 4 DC power supply, 5 current amplification circuit, 6 power transistor, 8 test pulse generation circuit, 19 signal time width detection circuit, 20 switching circuit, 21 bypass circuit, 29 test pulse length control circuit, 30, 31 determination circuit.
Claims (6)
号に基づいて動作するスイッチング素子を含む駆動回路
と、この駆動回路の動作によって前記アクチュエータに
流れる電流の変化を検出する電流ピックアップと、この
電流ピックアップの出力に基づいて該アクチュエータと
前記駆動回路の健全性を判定する判定回路とを有するア
クチュエータ駆動回路の試験装置であって、 前記アクチュエータの応答時間の１／３以下の時間長さ
の試験パルスを前記制御信号に論理加算又は論理減算す
る試験パルス発生回路を備え、前記判定回路は前記論理
加算又は論理減算が行われている時間内に前記判定を行
うようにしたものであることを特徴とするアクチュエー
タ駆動回路の試験装置。1. A drive circuit including a switching element connected in series to an actuator and operating based on a control signal, a current pickup for detecting a change in a current flowing through the actuator by an operation of the drive circuit, and a current pickup of the current pickup. A test apparatus for an actuator drive circuit having an actuator and a determination circuit for determining soundness of the drive circuit based on an output, wherein a test pulse having a time length equal to or less than 1/3 of a response time of the actuator is provided. An actuator, comprising: a test pulse generating circuit that performs a logical addition or a logical subtraction on a control signal, wherein the determination circuit performs the determination within a time period during which the logical addition or the logical subtraction is being performed. Test equipment for drive circuits.
トランスを介して駆動回路に送信する絶縁回路を備えた
ことを特徴とする請求項１に記載のアクチュエータ駆動
回路の試験装置。2. The actuator drive circuit test apparatus according to claim 1, further comprising an insulating circuit for transmitting the test pulse to the drive circuit via a capacitor or a high voltage transformer.
あり、試験パルスは前記交流電源の周期の１／２０より
長く、判定回路は異常が予め定めた所定の時間より長く
継続したときだけ異常と判定する信号時間幅検出回路を
備えたことを特徴とする請求項１に記載のアクチュエー
タ駆動回路の試験装置。3. A drive power supply for the actuator is an AC power supply, the test pulse is longer than 1/20 of the cycle of the AC power supply, and the determination circuit determines that the abnormality is abnormal only when the abnormality lasts longer than a predetermined time. The test apparatus for an actuator drive circuit according to claim 1, further comprising a signal time width detection circuit that performs the operation.
あり、試験パルス発生回路はアクチュエータの前記駆動
電源の波形に同期して出力する同期信号回路を備えたこ
とを特徴とする請求項１に記載のアクチュエータ駆動回
路の試験装置。4. The actuator according to claim 1, wherein the drive power supply for the actuator is an AC power supply, and the test pulse generation circuit includes a synchronization signal circuit for outputting the test signal in synchronization with the waveform of the drive power supply for the actuator. Test equipment for actuator drive circuits.
よる電流変化を検出した信号によって前記試験パルスを
遮断する試験パルス長制御回路を備えたことを特徴とす
る請求項１に記載のアクチュエータ駆動回路の試験装
置。5. The test of the actuator drive circuit according to claim 1, further comprising a test pulse length control circuit for interrupting the test pulse by a signal detected by the current pickup by detecting a current change caused by the application of the test pulse. apparatus.
号に基づいて動作するスイッチング素子を含む駆動回路
と、この駆動回路の動作によって前記スイッチング素子
の両端電圧の変化を検出する電圧ピックアップと、この
電圧ピックアップの出力に基づいて該アクチュエータと
前記駆動回路の健全性を判定する判定回路とを有するア
クチュエータ駆動回路の試験装置であって、 前記アクチュエータの応答時間の１／３以下の時間長さ
の試験パルスを前記制御信号に論理加算又は論理減算す
る試験パルス発生回路を備え、前記判定回路は前記論理
加算又は論理減算が行われている時間内に前記判定を行
うようにしたものであることを特徴とするアクチュエー
タ駆動回路の試験装置。6. A drive circuit including a switching element connected in series to an actuator and operating based on a control signal, a voltage pickup for detecting a change in a voltage across the switching element by an operation of the drive circuit, and the voltage pickup. A test circuit for an actuator drive circuit having an actuator and a judgment circuit for judging the soundness of the drive circuit based on the output of the actuator. A test pulse generation circuit for performing a logical addition or a logical subtraction on the control signal, wherein the determination circuit performs the determination within a time period during which the logical addition or the logical subtraction is performed. Test equipment for actuator drive circuits.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17424999A JP2001005515A (en) | 1999-06-21 | 1999-06-21 | Testing device for actuator driving circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17424999A JP2001005515A (en) | 1999-06-21 | 1999-06-21 | Testing device for actuator driving circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001005515A true JP2001005515A (en) | 2001-01-12 |
Family
ID=15975335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17424999A Pending JP2001005515A (en) | 1999-06-21 | 1999-06-21 | Testing device for actuator driving circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001005515A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007192674A (en) * | 2006-01-19 | 2007-08-02 | Nissan Motor Co Ltd | Ground fault detector |
| JP2008077597A (en) * | 2006-09-25 | 2008-04-03 | Mitsubishi Electric Corp | Interruption circuit verification device and verification signal retention device |
-
1999
- 1999-06-21 JP JP17424999A patent/JP2001005515A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007192674A (en) * | 2006-01-19 | 2007-08-02 | Nissan Motor Co Ltd | Ground fault detector |
| JP2008077597A (en) * | 2006-09-25 | 2008-04-03 | Mitsubishi Electric Corp | Interruption circuit verification device and verification signal retention device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7672109B2 (en) | Safety switching apparatus for safe disconnection of an electrical load | |
| US4618906A (en) | Hybrid solid state/mechanical switch with failure protection | |
| US7450362B2 (en) | Method and apparatus for disconnection of a fault current which has occurred in an AC power supply system | |
| US7439639B2 (en) | Safety switching apparatus for safe disconnection of an electrical load | |
| JP4384174B2 (en) | Safety switching device and method for fail-safe stop of electric load | |
| US7800872B2 (en) | Switch-state monitoring device | |
| US5574385A (en) | Testable solid state switch and related method | |
| CN109565250B (en) | Soft starter, operation method and switch system | |
| US8934208B2 (en) | Trip circuit supervision relay for low and medium voltage applications | |
| JP2001005515A (en) | Testing device for actuator driving circuit | |
| JP2003317598A (en) | Circuit breaker | |
| US20070273343A1 (en) | Supply Unit for a Driver Circuit and Method for Operating Same | |
| US10937611B2 (en) | Safety switch | |
| JP5429439B2 (en) | Current limiting device | |
| EP3358592B1 (en) | Output signal switching device (ossd) | |
| JP3630583B2 (en) | Online diagnostic method and apparatus for fail-safe switch | |
| EP0552002A1 (en) | A breaker apparatus for connection between a power line and an external circuit, and a method of operation thereof | |
| JP4415384B2 (en) | DIGITAL OUTPUT DEVICE AND DIAGNOSIS METHOD USING DIGITAL OUTPUT DEVICE | |
| EP3336994A1 (en) | Circuit protection apparatus with auxiliary switch device | |
| US10263613B2 (en) | Safety-oriented load switching device and method for operating a safety-oriented load switching device | |
| JPS6363867B2 (en) | ||
| JPH0396871A (en) | On-line diagnostic device for electromagnetic apparatus and its driving circuit | |
| JPH11121192A (en) | X-ray generating device | |
| JP2001119854A (en) | Fault-detecting circuit | |
| JP2003294796A (en) | Actuator testing device |