JP2000512409A - 可変長圧縮命令セットから命令を検出し及び伸張する装置ならびに方法 - Google Patents

Abstract

(57)【要約】 対応する非圧縮命令のサブセットを含む圧縮命令のセットをフェッチするようにマイクロプロセッサーが構成される。圧縮命令のセットは、可変長命令のセットであり、16ビット及び32ビットの命令を含む。32ビット命令は拡張オペコードを用いて符号化され、それは、フェッチされている命令が拡張された（例えば32ビット）命令であることを表す。圧縮命令のセットは、圧縮レジスタフィールドから非圧縮レジスタフィールドへの複数のレジスタ写像のセットをさらに含む。或る選択命令には、２つのオペコード符号、２つの対応するレジスタフィールドの写像のそれぞれについて１つずつ、が割り当てられる。圧縮レジスタフィールドは、非圧縮レジスタフィールドへと直接複写され、一方、非圧縮レジスタフィールドの残りの部分は、少数の論理ゲートを用いて作られる。圧縮命令セット内のサブルーチンコール命令は圧縮モードを含み、該モードは目的ルーチンが圧縮命令で符号化されているか否かを示す。圧縮モードは、プログラムカウンターレジスタに格納される。大域ポインタレジスタをベースレジスタとして有するロード／ストア命令に使用される即値フィールドの伸張は、混合された圧縮／非圧縮命令の実行のために最適化される。即値フィールドは非圧縮即値フィールドへと伸張され、そのために最上位ビットがセットされる。

Description

【発明の詳細な説明】 可変長圧縮命令セットから命令を検出し及び伸張する装置ならびに方法 発明の分野 本発明は、マイクロプロセッサの分野に関し、さらに詳細には、マイクロプロ セッサの命令セットの最適化に関する。 背景技術 マイクロプロセッサの構造（アーキテクチャ）は、一般に複雑命令セット電算 処理（ＣＩＳＣ:coｍplex instruction set computing）構造または縮小命令セ ット電算処理（ＲＩＳＣ:reduced instruction set computing）構造の何れかに 分類されよう。ＣＩＳＣ構造は、高水準の比較的複雑な命令からなる命令セット を含む。ＣＩＳＣ構造を実施するマイクロプロセッサは、多くの場合、複雑な命 令をハードウェアで比較的容易に実行できる多数の比較的単純な動作へと分解す る。１つの命令に対応する分解された幾つかの動作を与えるのに、これまでチッ プ内蔵の読出し専用記憶装置（ＲＯＭ）に格納されたマイクロコード化されたル ーチンが巧く利用されてきた。さらに最近は、複雑な命令を比較的単純な動作へ と分離するハードウェアデコーダが、一部のＣＩＳＣマイクロプロセッサ設計者 によって採用された。ｘ８６マイクロプロセッサのアーキテクチャは、ＣＩＳＣ 構造の一例である。 逆に、ＲＩＳＣ構造は、低水準の比較的単純な命令からな る命令セットを含む。一般に、命令セットに含まれる各命令は、ハードウェアで 直接実行される。ＣＩＳＣ方式に伴う複雑さは無く、より先進的なインプリメン テーションの設計が可能となる。さらに、命令の実行に用いられるハードウェア が単純なので、高い周波数での設計が比較的容易に可能となる。ＲＩＳＣ構造の 例としては、ＭＩＰＳ ＲＩＳＣアーキテクチャがある。 必ずしも決定的な特徴ではないが、ＣＩＳＣ構造と言えば可変長命令セットで あり、ＲＩＳＣ構造と言えば固定長命令セットであると多くの場合思われてきた 。可変長命令セットでは、異なるビット数を用いて、命令セット中の種々の命令 だけでなく、命令に対するアドレス指定モードも符号化する。可変長命令セット においては、一般に、各命令の情報をその命令を表す１乃至複数のバイトに可能 な限り効率的に詰め込もうとする。これに対して、固定長命令セットでは、各命 令に同数のビットを用いる（このビット数は、一般に８の倍数であり、各命令が 固定数のバイトに完全に収まるようになっている）。幾つかの固定的な情報フィ ールド（固定フィールド）からなる少数の命令形式が、定義されるのが一般的で ある。これにより、各命令の復号処理は、各固定フィールドに対応するビットを そのフィールドを復号するために設計された論理回路に送ることへと簡単化され る。 固定長命令セットの各命令は、固定数のバイトからなるので、命令の位置の特 定も同様に簡単化される。特定の命 令に続く多数の命令の位置が、その特定の命令の位置によって暗に（即ち、その 特定の命令の位置からの一定のオフセットとして）示される。これに対して、２ 番目の可変長命令の位置を特定するには、最初の可変長命令の終わりの位置を特 定する必要があり、３番目の可変長命令の位置を特定するには、２番目の可変長 命令の終わりの位置を特定する必要があると言う具合である。さらに、可変長命 令には、固定長命令の固定フィールド構造が無い。この固定フィールドの欠如に より、復号処理が一層複雑となる。 不幸なことに、固定長命令セットを用いるＲＩＳＣ構造は、可変長命令セット を用いるＣＩＳＣ構造には一般に当てはまらない問題点がある。各命令が固定長 であるため、極めて単純な命令の中には、その命令に関する情報を持たないバイ トを幾つも占有することによりメモリを事実上浪費するものも幾つかある。例え ば、多くの固定長命令セットにおけるある種の命令に対して「任意（don't care ）」フィールドと指定されたフィールドは、メモリを浪費する。対照的に、可変 長命令セットでは、命令の情報が最小数のバイトに詰め込まれる。 さらに、ＲＩＳＣ構造は、ＣＩＳＣ構造で用いられる複雑な命令を含まないの で、ＲＩＳＣ命令で符号化されたプログラムで使用される命令の数は、ＣＩＳＣ 命令で符号化された同じプログラムで使用される命令の数より大きくなる。その プログラムのＣＩＳＣ版において符号化された比較的複雑な命令の各々は、その プログラムのＲＩＳＣ版の複数の命令によ って置き換えられる。したがって、プログラムのＣＩＳＣ版の方が、プログラム のＲＩＳＣ版よりかなり少ないメモリを占有することが多い。これに対応して、 プログラムを蓄積する装置、メモリおよびマイクロプロセッサの間の帯域幅は、 プログラムのＣＩＳＣ版よりプログラムのＲＩＳＣ版の方が、多く必要とする。 発明の概要 以上概観した問題点は、本発明によるマイクロプロセッサによって大部分が解 決される。本発明のマイクロプロセッサは、対応する非圧縮命令(non-compresse d instruction)セットの部分集合（サブセット）からなる圧縮された命令セット （以下「圧縮命令セット」とする）をフェッチするように構成される。その非圧 縮命令セットは、ＲＩＳＣ構造に対して一般に付随する高周波動作や比較的単純 な実行資源をマイクロプロセッサが享受できるようなＲＩＳＣ命令セットでよい 。メモリから圧縮命令(compressed instruction)を読み込んで、マイクロプロセ ッサ内部で伸張することにより、与えられた性能水準（例えば、１秒当たり実行 される命令数）を達成するために必要なメモリ帯域幅が減少するので好都合であ る。さらに、圧縮命令が占めるメモリ量は、対応する非圧縮命令が占めるより比 較的少ない。 ここで述べる説明のための圧縮命令セットは、可変長命令セットである。一実 施例によれば、１６ビット命令と３２ビット命令の２つの異なる命令長を含む。 ３２ビット命 令は、拡張オペコードを用いて符号化され、ここで拡張オペコードとは、フェッ チ中の命令が拡張命令（３２ビット命令）であることを示すものである。命令は 、１６ビットの量としてフェッチしてもよい。前述の拡張オペコードを有する１ ６ビット命令が読み込まれると、それに続く１６ビットの命令がその拡張オペコ ードを有する命令に連結されて、３２ビットの拡張命令を形成する。拡張命令は 、拡張されていない命令に関して強化した能力を有し、圧縮命令セットの柔軟性 および性能をさらに高める。これにより、拡張命令に含まれる能力を用いるルー チンを圧縮命令を用いて符号化することができる。 さらに圧縮命令セットには、圧縮されたレジスタフィールドから伸張されたレ ジスタフィールドへのレジスタ射像（割り当て）の多数の集合も含まれる。圧縮 レジスタフィールドで符号化された各値は、マイクロプロセッサ内部の異なるレ ジスタへと伸張される。一の実施例では、圧縮レジスタフィールドは、それぞれ ３ビットからなる。したがって、１つの命令に対し８個のレジスタがアクセス可 能である。ある種の選択命令に対して更なるレジスタへのアクセスを提供するに は、それらの選択命令に２つのオペコード符号化を割り当てる。それらのオペコ ード符号化の１つが、レジスタフィールドの第１の射像（割り当て）を示す一方 で、第２のオペコード符号化が、レジスタフィールドの第２の射像を示す。圧縮 レジスタフィールドには、比較的少数のビットを含めても良いし、８個以上の付 加的なレ ジスタへのアクセスが望まれる選択命令には、そのようなアクセスを与えること もできるので都合がよい。さらに、レジスタの射像は、レジスタフィールドの伸 張に用いられる論理回路を最小化するように、選択される。一実施例では、圧縮 レジスタフィールドは、伸張レジスタフィールドの一部に直接コピーされ、伸張 レジスタフィールドの残りの部分は、少数の論理ゲートを用いて生成する。 本発明のマイクロプロセッサは、圧縮命令で符号化されたルーチンと非圧縮命 令で符号化されたその他のルーチンとを有するプログラムを実行できるようにな っている。圧縮命令セットに含まれるサブルーチンのコール命令は、目的のルー チンが圧縮命令で符号化されているかどうかを示す圧縮モードを含む。サブルー チンコールによって指定される圧縮モードは、マイクロプロセッサにより、その ルーチンについての圧縮モードとして捕捉される。一の実施例においては、圧縮 モードは、フェッチアドレスビットの１つとして格納される（マイクロプロセッ サ内部のプログラムカウンタレジスタに格納される）。この場合の圧縮モードは 、フェッチアドレスの一部であり、且つサブルーチンコール命令が、そのサブル ーチンに対する戻りアドレスを格納することを含むので、呼び出し中のルーチン の圧縮モードは、サブルーチンコール命令の実行時に自動的に記憶される。これ により、サブルーチンのリターン命令が実行されると、呼び出し中のルーチンの 圧縮モードが自動的に復元される。 本マイクロプロセッサの実施例のもう１つの特徴は、広域（大域）ポインタレ ジスタをベースレジスタとして有するロード／ストア命令に用いられる即値フィ ールドの伸張である。即値フィールドは、伸張即値フィールドへと伸張され、そ の最上位ビットがセットされる。これにより、広域変数のアドレス空間の低い方 の境界にある部分範囲（サブレンジ）が、圧縮命令の広域変数に対して割り当て られる。圧縮されていない命令は、広域変数のアドレス空間の残りの部分に広域 変数を格納する。前述の部分範囲どうしは離れているので、特定のプログラムの 圧縮ルーチンと非圧縮ルーチンとの間の広域変数の割り当ては、比較的簡単にな り都合がよい。 本発明は、広く、命令伸張器を備えて、可変長圧縮命令セットからの命令を実 行する装置を企図する。命令伸張器は、可変長圧縮命令セットの要素である命令 を受信するように結合され、命令のオペコードフィールドを調べるように構成さ れる。命令伸張器は、その命令のオペコードフィールドが拡張オペコードとして 符号化されている場合には、その命令を第１の固定長を有する拡張命令であると 判断するように構成される。さらに、命令伸張器は、その命令のオペコードフィ ールドが拡張オペコードとは異なる第２のオペコードとして符号化されている場 合には、その命令を非拡張命令であると判断するように構成される。 本発明は、さらに圧縮命令を伸張された命令（以下「伸張命令」とする）に拡 張する方法を考察する。圧縮命令の オペコードフィールドが拡張オペコードならば、その圧縮命令は、第１の固定長 を有する拡張命令であると判断される。その圧縮命令のオペコードフィールドが 拡張オペコードとは異なる第２のオペコードである場合、その圧縮命令は、第２ の固定長を有する非拡張命令である。圧縮命令は、伸張命令へと伸張される。圧 縮命令が拡張命令である場合、その圧縮命令に含まれるバイト数は、第１の固定 長によって決定される。また、圧縮命令が非拡張命令ならば、そのバイト数は、 第２の固定長によって決まる。 さらに、本発明は、第１の判断手段、第２の判断手段および伸張手段を備えて 圧縮命令を伸張命令へと拡張する装置を企図する。第１の判断手段は、圧縮命令 のオペコードフィールドが拡張オペコードならば、その圧縮命令は、第１の固定 長を有する拡張命令であると判断する。第２の判断手段は、圧縮命令のオペコー ドフィールドが拡張オペコードとは異なる第２のオペコードである場合、その圧 縮命令は、第２の固定長を有する非拡張命令であると判断する。伸張手段は、圧 縮命令を伸張命令へと伸張する。圧縮命令が拡張命令である場合、その圧縮命令 に含まれるバイト数は、第１の固定長によって決定される。また、圧縮命令が非 拡張命令ならば、そのバイト数は、第２の固定長によって決まる。 さらに、本発明は、第１のルーチンおよび第２のルーチンを含むプログラムを マイクロプロセッサにおいて実行する方法を企図する。前記の第１のルーチンの 内部でサブル ーチンコール命令が実行される場合、このサブルーチンコール命令は、前記の第 ２のルーチンがサブルーチンコール命令の目的アドレスを介して実行されるべき であることを示す。サブルーチンコール命令におけるある表示を検査する。その 表示が第１の状態であれば、第２のルーチンは、圧縮命令を用いて符号化されて いると判断する。そして、その表示が第１の状態とは異なる第２の状態であれば 、第２のルーチンは、非圧縮命令を用いて符号化されていると判断する。 さらに、本発明は、マイクロプロセッサにおいて実行手段および検査手段を備 え、且つ第１のルーチンおよび第２のルーチンを含むプログラムを実行する装置 を企図する。実行手段は、第１のルーチンの内部でサブルーチンコール命令を実 行する。このサブルーチンコール命令は、前記の第２のルーチンがサブルーチン コール命令の目的アドレスを介して実行されるべきであることを示す。検査手段 は、サブルーチンコール命令におけるある表示を検査する。検査手段は、その表 示が第１の状態にあれば、第２のルーチンが、圧縮命令を用いて符号化されてい ると判断する。そして、その表示が第２の状態にあれば、検査手段は、第２のル ーチンが、非圧縮命令を用いて符号化されていると判断する。 本発明は、さらに、マイクロプロセッサにおいて記憶装置およびモード検出器 を備えて圧縮命令および非圧縮命令をフェッチする装置を企図する。記憶装置は 、圧縮可能指 示子(compression enable indicator)を記憶する。モード検出器は、記憶装置に 結合されて、目的のルーチンを指定するサブルーチンコール命令のフェッチ時に 、目的ルーチンの圧縮モードを検出するように構成される。モード検出器は、検 出した圧縮モードをプロセッサのコアに知らせるように構成される。プロセッサ コアは、圧縮モードが圧縮を示す場合、圧縮命令をフェッチするように構成され る。さらに、プロセッサコアは、圧縮モードが非圧縮を示す場合、非圧縮命令を フェッチするように構成される。 本発明は、さらに、命令伸張器およびプロセッサコアを備えたマイクロプロセ ッサを企図する。命令伸張器は、可変長圧縮命令セットの要素である圧縮命令を フェッチするように結合される。命令伸張器は、受け取った各圧縮命令を対応す る伸張命令へと伸張するように構成される。プロセッサコアは、伸張命令を受信 するように結合され、その伸張命令を実行するように構成される。 さらに、本発明は、命令コードを実行する方法を企図する。圧縮命令がフェッ チされる。この圧縮命令は、可変長圧縮命令セットの要素である。圧縮命令は、 命令伸張器において伸張されることにより、対応する伸張命令を形成する。この 伸張命令が、プロセッサコアで実行される。 本発明は、さらに、フェッチ手段、伸張手段および実行手段を備えて命令コー ドを実行する装置を企図する。フェッチ手段は、可変長圧縮命令セットの要素で ある圧縮命令をフェッチする。伸張手段は、圧縮命令を伸張することに より、対応する伸張命令を形成する。実行手段は、その伸張命令を実行する。 さらに、本発明は、圧縮命令を伸張するように構成された命令伸張器を企図す る。圧縮命令のうちの第１の命令は、対応する非圧縮命令セットに対して定義さ れた第１のレジスタ部分集合にアクセスするように、符号化することができる。 さらに、圧縮命令のうちの第２の命令は、前記の第１のレジスタ部分集合にアク セスするように符号化できるうえ、第２のレジスタ部分集合にアクセスするよう に符号化することもできる。 本発明は、さらに、圧縮命令を伸張する方法を企図する。第１のレジスタフィ ールドを有する圧縮命令が第１のオペコードを用いて符号化されている場合には 、その圧縮命令は、圧縮されたレジスタ指示子から伸張されたレジスタ指示子へ の第１のレジスタ射像を用いて伸張される。第１のレジスタフィールドを有する 圧縮命令が第２のオペコードを用いて符号化されている場合には、その圧縮命令 は、圧縮されたレジスタ指示子から伸張されたレジスタ指示子への第２のレジス タ射像を用いて伸張される。 本発明は、さらに、伸張手段を備えて圧縮命令を伸張する装置を企図する。伸 張手段は、次のように構成される。即ち、第１のレジスタフィールドを有する圧 縮命令が第１のオペコードを用いて符号化されている場合には、圧縮レジスタ指 示子から伸張レジスタ指示子への第１のレジスタ射像を用いて、その圧縮命令を 伸張する。また、伸張手段 は、第１のレジスタフィールドを有する圧縮命令が第２のオペコードを用いて符 号化されている場合には、圧縮レジスタ指示子から伸張レジスタ指示子への第２ のレジスタ射像を用いて、その圧縮命令を伸張する。 本発明は、さらに、圧縮命令の圧縮レジスタフィールドを伸張命令の伸張レジ スタフィールドへと伸張するように構成された命令伸張器を企図する。圧縮レジ スタフィールドの伸張は、圧縮レジスタフィールドへと符号化された第１の値と 圧縮命令のオペコードフィールドへと符号化された第２の値とに依存する。 本発明は、さらに、圧縮命令の圧縮レジスタフィールドを伸張命令の伸張レジ スタフィールドへと伸張する方法を企図する。圧縮レジスタフィールドの少なく とも一部は、伸張レジスタフィールドの一部に直接コピーされる。伸張レジスタ フィールドの残りの部分は、圧縮レジスタフィールドに論理的に作用することに より生成される。 さらに、本発明は、第１の手段および第２の手段を備えて、圧縮命令の圧縮レ ジスタフィールドを伸張命令の伸張レジスタフィールドへと伸張する装置を企図 する。第１の手段は、圧縮レジスタフィールドの少なくとも一部を伸張レジスタ フィールドの一部に直接コピーする。第１の手段は、圧縮レジスタフィールドを 受信するように結合される。同様に、第２の手段も、圧縮レジスタフィールドを 受信するように結合されて、圧縮レジスタフィールドに作用して伸張レジスタフ ィールドの残りの部分を生成する。 さらに、本発明は、圧縮命令の圧縮レジスタフィールドを伸張命令の伸張レジ スタフィールドへと伸張するように構成された命令伸張器を企図する。この命令 伸張器は、圧縮レジスタフィールドの少なくとも一部を伸張レジスタフィールド の第１の部分にコピーすることにより、伸張レジスタフィールドの第１の部分を 形成する。さらに、命令伸張器は、圧縮レジスタフィールドに作用して伸張レジ スタフィールドの残りの部分を生成するように構成された論理ブロックを含む。 図面の簡単な説明 本発明のその他の目的および利点は、以下の詳細な説明を読み、且つ添付の図 面を参照することにより明らかとなるであろう。 図１は、マイクロプロセッサの一実施例のブロック図である。 図２は、マイクロプロセッサの第２の実施例のブロック図である。 図３Ａは、図１および２に示したマイクロプロセッサの一実施例において許容 される第１の命令形式である。 図３Ｂは、図１および２に示したマイクロプロセッサの一実施例において許さ れる第２の命令形式である。 図３Ｃは、図１および２に示したマイクロプロセッサの一実施例において許さ れる第３の命令形式である。 図３Ｄは、図１および２に示したマイクロプロセッサの一実施例において許容 される第４の命令形式である。 図４Ａは、図１および２に示したマイクロプロセッサの一実施例において許容 される第５の命令形式である。 図４Ｂは、図１および２に示したマイクロプロセッサの一実施例において許容 される第６の命令形式である。 図４Ｃは、図１および２に示したマイクロプロセッサの一実施例において許容 される第７の命令形式である。 図４Ｄは、図１および２に示したマイクロプロセッサの一実施例において許容 される第８の命令形式である。 図５Ａ、５Ｂ、５Ｃ、５Ｄおよび５Ｅは、図３Ａ、３Ｂ、３Ｃおよび３Ｄに示 した命令形式を用いる命令例の表である。 図６Ａ、６Ｂ、６Ｃ、６Ｄ、６Ｅおよび６Ｆは、図４Ａ、４Ｂ、４Ｃおよび４ Ｄに示した命令形式を用いる命令例の表である。 図７は、図１および２に示したマイクロプロセッサの一実施例による任意のレ ジスタおよび広域ポインタレジスタからのオフセットを示す図である。 図８は、即値フィールドを圧縮命令から伸張命令へと展開するハードウェア例 のブロック図である。 図９は、図１および２に示したマイクロプロセッサの一実施例により伸張した オフセットを示す図である。 図１０は、図１および２に示したマイクロプロセッサの一実施例による即値フ ィールド用の伸張器の動作を示すフローチャートである。 図１１は、図１および２に示したマイクロプロセッサの 一実施例に従いフェッチアドレスを生成するハードウェア例のブロック図である 。 図１２は、図１および２に示したマイクロプロセッサの一実施例において用い られるレジスタ伸張論理回路を示すブロック図である。 図１３は、その実施例を図１および２に示したマイクロプロセッサを含むコン ピュータシステムの例のブロック図である。 発明の詳細な説明 図１に、マイクロプロセッサ１０Ａの第１の実施例のブロック図を示す。マイ クロプロセッサ１０Ａは、命令伸張器１２Ａ、命令キャッシュ１４Ａおよびプロ セッサコア１６を含む。命令伸張器１２Ａは、さらに命令キャッシュ１４Ａに結 合される。命令キャッシュ１４Ａは、プロセッサコア１６に接合される。 一般に、マイクロプロセッサ１０Ａは、主メモリサブシステム（以下「主メモ リ」とする）から圧縮命令（圧縮された命令）を読み込むように構成される。読 み込まれた圧縮命令は、命令伸張器１２Ａを通されるが、この時、圧縮命令は、 伸張命令(decompressed instruction)へと伸張されて命令キャッシュ１４Ａに格 納される。圧縮命令の多くは、対応する伸張命令ほどはメモリ格納場所を占有し ないので、プログラムを格納するのに必要なメモリ量が少なくて済み好都合であ る。さらに、命令がマイクロプロセッサ１０Ａ内部で伸張されるので、圧縮命令 を主メモリから マイクロプロセッサ１０Ａへと転送するのに必要な帯域幅が減少する。マイクロ プロセッサ１０Ａは、比較的小さい主メモリを有するコンピュータシステムで用 いることができる。格納される命令が圧縮されるので、主メモリに比較的大きな プログラムを格納することができる。 一の実施例においては、マイクロプロセッサ１０Ａは、圧縮命令および非圧縮 命令の両方をルーチン毎に実行できるように構成される。換言すれば、ルーチン は、圧縮命令または非圧縮命令の何れを用いて符号化しても良い。圧縮命令セッ トで効率的に符号化できないルーチンは、非圧縮命令を用いて符号化し、圧縮命 令セットで効率的に符号化できるルーチンは、そのようにすればよいので、都合 がよい。マイクロプロセッサ１０Ａは、圧縮命令と非圧縮命令との混合を許すよ うにするために、広域ポインタレジスタをベースレジスタとして用いるロード／ ストア命令のための即値フィールドの伸張も許すようにしても良い。この伸張に ついては、詳細に後述する。さらに、命令伸張器１２Ａは、圧縮モードを検出す る。圧縮モードは、そのルーチンの符号化に用いられた命令セットが圧縮されて いるか、または圧縮されていないかを識別するものである。 命令の圧縮は、マイクロプロセッサ１０Ａにおいて利用可能な命令の符号化に 対してある制限を加えることによって行われる。命令の符号化を制限することに より、命令フィールドの大きさを縮小する（即ち、命令フィールド内のビット数 を削減する）ことができる。例えば、利用できる レジスタの数を減らして、圧縮命令セットを形成することができる。利用できる レジスタが少ないので、命令の出所オペランドおよび宛先オペランドとして用い るレジスタを符号化するのに比較的小さいフィールドを用いることができる。命 令伸張器１２Ａは、符号化されたレジスタフィールドを伸張レジスタフィールド へと伸張する。伸張レジスタフィールドは、伸張命令に含まれる。圧縮命令は、 縮小命令フィールドを用いることにより、プロセッサコア１６で用いられるマイ クロプロセッサ構造により定義される本来の命令符号方式より少ないメモリ（即 ち、比較的少ないビット）しか占有しない。 命令伸張器１２Ａは、圧縮命令を受信し、その命令を本来の命令符号方式へと 伸張するように構成される。ある圧縮命令における各命令フィールドは、圧縮フ ィールドから対応する伸張命令内部の対応する伸張フィールドへと伸張される。 伸張された命令は、プロセッサコア１６において許容される本来の命令形式で符 号化されている。 プロセッサコア１６は、命令キャッシュ１４Ａから命令を読み込み、復号し、 そして実行するための回路を含む。プロセッサコア１６で利用できる命令は、こ こで用いるマイクロプロセッサのアーキテクチャによって決定される。一の実施 例では、プロセッサコア１６は、ＭＩＰＳ ＲＩＳＣアーキテクチャを採用する 。しかしながら、プロセッサコア１６は、いかなるマイクロプロセッサ構造を用 いても良い。命令伸張器１２Ａは、命令を本来の命令形式に伸張するの で、プロセッサコア１６は、以前に設計された処理コアから構成しても良い。換 言すれば、処理コアは、マイクロプロセッサ１０Ａに含めるために、実質的な変 更を必要とするわけではない。 ＭＩＰＳ ＲＩＳＣアーキテクチャは、３２ビットの固定長命令からなる命令 セットを規定する。マイクロプロセッサ１０Ａに対して、可変長命令からなる圧 縮命令セットを定義する。それらの圧縮命令の多くは、１６ビット命令である。 その他の圧縮命令は、後述する拡張命令に関連する３２ビット命令である。１６ ビットおよび３２ビットの命令形式を幾つか定義する。なお、この実施例では１ ６ビットおよび３２ビットの圧縮命令を用いるが、別の実施例では異なる命令長 を用いても良い。圧縮命令により符号化されるのは、非圧縮命令の一部である。 圧縮命令セットにおいて許容される命令符号化は、極普通に符号化される命令の みならず、極普通に用いられるレジスタの多くを含み、プログラム中の多くのプ ログラムやルーチンが圧縮命令を用いて符号化できるようになっている。 一の実施例においては、マイクロプロセッサ１０Ａは、圧縮モードを用いる。 圧縮モードが活性ならば、圧縮命令が読み込まれて実行中である。命令伸張器１ ２Ａは、命令が主メモリから命令キャッシュ１４Ａに転送されるときに、それら の命令を伸張する。一方、圧縮モードが不活性の場合もある。この場合は、非圧 縮命令が読み込まれて実行されている。圧縮モードが不活性のときは、命令伸張 器１２ Ａは、迂回される。実施例によっては、圧縮モードをフェッチアドレスの１ビッ ト（例えば、ビット０）によって示す。現在のフェッチアドレスは、例えば、プ ロセッサコア１６内部のＰＣレジスタ１８に格納する。ＰＣレジスタ１８のビッ ト０により、マイクロプロセッサ１０Ａの圧縮モード（ＣＭ）を示す。 命令キャッシュ１４Ａは、伸張命令および非圧縮命令を格納するように構成さ れた高速キャッシュメモリである。命令キャッシュ１４Ａは如何なるキャッシュ 構造を用いても良いが、図１に示した実施例に対しては、セットアソシアティブ （set associative）構成か、またはダイレクトマッピング（direct mapping） 構成が適当であろう。 次に、図２は、マイクロプロセッサ１０Ｂの第２の実施例を示す。マイクロプ ロセッサ１０Ｂは、主メモリから命令バイトを受け取るように結合された命令キ ャッシュ１４Ｂ、命令伸張器１２Ｂおよびプロセッサコア１６を含む。命令キャ ッシュ１４Ｂは、命令伸張器１２Ｂに結合され、これが、さらにプロセッサコア １６に接合されている。 マイクロプロセッサ１０Ｂは、命令キャッシュ１４Ｂとプロセッサコア１６と の間に命令伸張器１２Ｂを有する構成となっている。命令キャッシュ１４Ｂは、 主メモリから転送される圧縮命令を格納する。このように、命令キャッシュ１４ Ｂは、マイクロプロセッサ１０Ａにおいて命令キャッシュ１４Ａとして用いられ ている類似容量の命令キャッシュより大きい数の命令を格納することができる。 命令 伸張器１２Ｂは、プロセッサコア１６からの命令フェッチ要求に対応するフェッ チアドレスを受信して、そのフェッチ要求に応じて命令キャッシュ１４Ｂにアク セスする。対応する圧縮命令は、命令伸張器１２Ｂにより、伸張命令へと伸張さ れる。伸張命令は、プロセッサコア１６に転送される。 マイクロプロセッサ１０Ａと同様に、マイクロプロセッサ１０Ｂが圧縮モード を含む実施例もある。非圧縮命令が読み込まれて実行されているときは、命令伸 張器１２Ｂは、迂回される。この実施例の場合、命令キャッシュ１４Ｂは、圧縮 命令および非圧縮命令の両方を格納する。なお、命令キャッシュ１４Ｂは、一般 に、キャッシュラインと称する一定の大きさの複数の記憶場所に命令のバイトを 格納する。したがって、ある特定のキャッシュラインは、幾つかの圧縮命令また は非圧縮命令を格納する。何れの場合も、複数の命令バイトが格納される。この ように、命令キャッシュ１４Ａおよび１４Ｂは、類似の構造をしている。１つの キャッシュラインがアドレス指定されたときの圧縮モードは、その命令バイトが 圧縮命令と非圧縮命令の何れに解釈されるかを決定する。 マイクロプロセッサ１０Ｂに代わる構成としては、プロセッサコア１６の命令 復号論理部の中に命令伸張器１２Ｂを含めることである。このような実施例にお いては、圧縮命令は、実際には伸張しなくでも良い。その代わり、圧縮命令は、 復号論理部により直接復号（デコード）すればよ い。復号された命令（以降「復号命令」と称する）は、圧縮命令に対応する非圧 縮命令に対して生成される復号命令と同様であろう。 なお、マイクロプロセッサ１０Ａおよび１０Ｂは、圧縮命令で動作するマイク ロプロセッサ１０の一実施例に過ぎない。この説明の以降の部分においては、マ イクロプロセッサ１０、命令キャッシュ１４および命令伸張器１２を用いて、図 １および２の対応する要素を指すほか、マイクロプロセッサ１０の他の実施例に 含まれる要素の、別の実施例も指す。 以上の説明において、伸張、圧縮命令、伸張命令および非圧縮命令なる用語を 用いたが、以降においても使用する。これまで用いたように、「圧縮命令」なる 用語は、メモリに圧縮された形式で記憶される命令を指す。圧縮命令は、一般に 、プロセッサコア１６によって採用されたマイクロプロセッサ構造で定義された とおりに表現した命令を記憶するのに用いられるビット数より少ない数のビット を用いて記憶される。「伸張命令」なる用語は、圧縮命令をプロセッサコア１６ によって採用されたマイクロプロセッサ構造で定義されるとおりの本来の符号へ と伸張した結果を指す。「非圧縮命令」なる用語は、圧縮命令をプロセッサコア １６によって採用されたマイクロプロセッサ構造で定義される符号で表された命 令を指す。非圧縮命令は、メモリにも同じ形式で記憶される（即ち、非圧縮命令 は決して圧縮されない）。最後に、「伸張」なる用語は、圧縮命令を 対応する伸張命令へと展開する過程を指す。 なお、命令伸張器１２Ａおよび１２Ｂは、複数の圧縮命令を同時に伸張するよ うに構成しても良い。命令伸張器１２のこのような実施例は、クロック周期毎に 複数の命令を実行するプロセッサコア１６の実施例と共に用いても良い。 図３Ａ〜３Ｄおよび４Ａ〜４Ｄは、ＭＩＰＳ ＲＩＳＣアーキテクチャを用い たマイクロプロセッサ１０の実施例による、それぞれ１６ビットおよび３２ビッ トの圧縮命令に対する命令形式の例を示す。実施例によっては、異なる命令形式 を用いても良い。図３Ａ〜３Ｄに示した各命令形式は、この特定の実施例では、 １６ビットからなる。一方、図４Ａ〜４Ｄに示した各命令形式は、この特定の実 施例では、３２ビットからなる。これらの命令形式を用いて符号化された圧縮命 令は、各命令に対してＭＩＰＳ ＲＩＳＣアーキテクチャにより定義された命令 形式へと伸張される。 図３Ａは、第１の命令形式２０を示す。命令形式２０は、オペコードフィール ド２２、第１のレジスタフィールド２４、第２のレジスタフィールド２６および 機能フィールド２８を含む。オペコードフィールド２２は、その命令を識別する のに使用される。さらに、機能フィールド２８はオペコードフィールド２２があ る特定の符号であるときに、この符号に関連づけられて、その命令を識別するた めに用いられる。機能フィールド２８およびオペコードフィールド２２が、一体 となって命令に対するオペコードフィールドを形成すれば、効率的である。オペ コードフィールド２ ２に、その特定の符号以外の符号が用いられると、機能フィールド２８は、即値 フィールドとして使用される。 第１のレジスタフィールド２４および第２のレジスタフィールド２６により、 その命令に対するデスティネーションレジスタおよびソースレジスタを特定する 。また、デスティネーションレジスタは、一般にその命令に対するソースレジス タとしても用いられる。このように、２つのソースオペランドと１つのデスティ ネーションオペランドが、第１のレジスタフィールド２４および第２のレジスタ フィールド２６によって指定される。第１のレジスタフィールド２４および第２ のレジスタフィールド２６における「ＲＴ」および「ＲＳ」なる表記は、後述の 命令表におけるフィールドの用途を示す。その命令の符号によって、ＲＴまたは ＲＳの何れかがデスティネーションレジスタとなる。 一の実施例においては、オペコードフィールド２２は５ビット、第１のレジス タフィールド２４および第２のレジスタフィールド２６はそれぞれ３ビット、そ して機能フィールド２８は５ビットからなる。第１のレジスタフィールド２４は 、２つの下位フィールド（ＲＴ０およびＲＴ１と表記）に分割される。この実施 例では、ＲＴ１は２ビットからなり、ＲＴ０は１ビットからなる。ＲＴ１は、Ｒ Ｔ０に連結されて第１のレジスタフィールド２４を形成する。下位フィールドＲ Ｔ１および第２のレジスタフィールド２６は、命令形式２０により符号化された 命令で使用されると、ＭＩＰＳ ＲＩＳＣアーキテクチャにおいて定義される３ ２ 個のレジスタの１つを示す。 図３Ｂは、第２の命令形式３０を示す。命令形式３０は、オペコードフィール ド２２、第１のレジスタフィールド２４および第２のレジスタフィールド２６を 含む。さらに、第３のレジスタフィールド３２および機能フィールド３４を示し てある。第３のレジスタフィールド３２は、一般に、命令形式３０を用いる命令 に対するデスティネーションレジスタを識別するのに用いられる。したがって、 第１のレジスタフィールド２４および第２のレジスタフィールド２６は、命令形 式３０に対するソースレジスタからなる。機能フィールド３４は、機能フィール ド２８と同様に用いられる。図示した実施例では、第３のレジスタフィールド３ ２は３ビット、機能フィールド３４は２ビットからなる。 第３の命令形式４０を図３Ｃに示す。命令形式４０は、オペコードフィールド ２２および第２のレジスタフィールド２６の他、即値フィールド４２も含む。即 値フィールド４２は、命令形式４０によって指定される命令に対する即値データ （イミーディエイトデータ）を与えるのに使用される。即値データは、命令のオ ペランドであり、第１のレジスタフィールド２４または第２のレジスタフィール ド２６で指定されるレジスタに格納されている値と同様である。例えば、即値デ ータを用いる加算命令は、その即値データをデスティネーションレジスタに格納 されている値に加算し、結果として得た和をそのデスティネーションレジスタに 格納する。一の実施例では、即値フィールド４２は、８ ビットからなる。即値フィールド４２は、図３Ｃに示した命令形式では、２つの 下位フィールドＩＭＭ０およびＩＭＭ１に分割される。この下位フィールドによ り、第２のレジスタフィールド２６を、命令形式４０内部において、命令形式２ ０および３０において配置される場合と同じビット位置に配置することが可能と なる。第２のレジスタフィールド２６は、それが用いられる１６ビット命令の同 じ位置に常に見いだすことができるので、好都合である。したがって、下位フィ ールドＩＭＭ１は、２ビットからなり、下位フィールドＩＭＭ０は、６ビットか らなる。ＩＭＭ１は、ＩＭＭ０と連結されて即値を形成する。 図３Ｄは、第４の命令形式５０を示す。命令形式５０は、オペコードフィール ド２２および即値フィールド５２を含む。即値フィールド５２は、即値フィール ド４２と同様に、命令のオペランドとして用いられる。ただし、即値フィールド ５２は、１１ビットからなる。 図４Ａは、第５の命令形式６０を示す。命令形式６０は、オペコードフィール ド２２を含むが、このオペコードフィールド２２は、拡張命令として符号化され る。命令伸張器１２は、オペコードフィールド２２内部に拡張命令オペコードを 認識すると、その命令を３２ビット命令として取り扱う（即ち、拡張オペコード を含む命令中に含まれる１６ビットと、拡張命令が含まれていなければプログラ ム順で次の命令を構成することになる１６ビットとが、連結されて３２ビット命 令が形成される）。したがって、圧縮命令 は、１６ビット命令および３２ビット命令からなる可変長命令セットであると見 ることができる。さらに、命令形式６０は、６ビットからなるゼロフィールド６ ２（すべて２進数の０に符号化される）、即値フィールド６４およびＢＲフィー ルド６６を含む。命令形式６０は、ＢＲ命令（無条件分岐命令）の拡張形式を符 号化するのに用いられるので、ＢＲフィールド６６は、ＢＲ命令を示すオペコー ドフィールドである。一の実施例においては、ＢＲオペコードは、１６進数の０ ２である。 拡張ＢＲ命令は、非拡張ＢＲ命令より大きい即値フィールドを持つので、非拡 張ＢＲ命令より大きいオフセットで符号化できる。分岐命令から遠い命令への分 岐が望まれる場合、この拡張ＢＲ命令が用いられる。また、近くの命令への分岐 には、非拡張ＢＲ命令を用いる。即値フィールド６４は、その分岐命令の目的ア ドレスを生成するためにそのＢＲ命令に続く命令のアドレスに加算される１６ビ ットのオフセットとして用いられる。これに対して、非拡張ＢＲ命令は、１１ビ ットのオフセットを含む（即ち、命令形式５０を用いて符号化される）。 図４Ｂは、命令形式７０を示し、これは、命令形式４０の拡張版である。命令 形式７０は、拡張オペコードとして符号化されるオペコードフィールド２２のほ か、即値フィールド７２、第１のレジスタフィールド７４、第２のレジスタフィ ールド７６および第２のオペコードフィールド７８を含む。第１のレジスタフィ ールド７４および第２のレ ジスタフィールド７６は、図示した実施例では、それぞれ５ビットからなる。し たがって、ＭＩＰＳ ＲＩＳＣアーキテクチャで定義されるレジスタは、何れも 命令形式７０を用いてアクセスできる。第２のオペコードフィールド７８は、実 行中の命令を定義するもので、（オペコードフィールド２２と同様に）５ビット からなる。最後に、即値フィールド７２は、１２ビットからなり、１ビットのＩ ＭＭ２下位フィールド、５ビットのＩＭＭ１下位フィールドおよび６ビットのＩ ＭＭ０下位フィールドに分割される。即値フィールド７２は、図示した実施例に おいては、ＩＭＭ２にＩＭＭ１を連結し、さらにＩＭＭ０を連結することによっ て形成される。 命令形式３０に対応する拡張命令形式を図４Ｃに命令形式８０として示す。命 令形式８０は、命令形式７０と同様にオペコードフィールド２２、第１のレジス タフィールド７４、第２のレジスタフィールド７６および第２のオペコードフィ ールド７８を含む。さらに、命令形式８０は、第３のレジスタフィールド８２お よび機能フィールド８４も含む。第３のレジスタフィールド８２は、５ビットか らなることを除けば、第３のレジスタフィールド３２と同じである。したがって 、ＭＩＰＳ ＲＩＳＣアーキテクチャの任意のレジスタを第３のレジスタフィー ルド８２で指定することができる。機能フィールド８４は、６ビットであること を除けば、機能フィールド２８および３４と同じである。 第２のオペコードフィールド７８は、命令形式７０から 命令形式８０を区別するために特定の値に符号化される。第２のオペコードフィ ールド７８が、その特定の値に符号化された場合、命令伸張器１２は、その命令 は命令形式８０であると解釈する。逆に、第２のオペコードフィールド７８が、 その特定の値とは別の値に符号化されている場合、命令伸張器１２は、命令形式 ７０であると解釈する。一実施例では、その特定の値は、１６進数の００である 。 命令形式８０は、さらにＣＯＰ０ビット８６を含む。ＣＯＰ０ビット８６は、 これがセットされると、（ＭＩＰＳ ＲＩＳＣアーキテクチャで定義されている ような）ある種のコプロセッサゼロ命令が実行されていることを示す。後述の命 令表には、ＣＯＰ０ビット８をセットすることにより符号化される命令が定義さ れている。 命令形式２０、３０、４０および５０に対して定義されている命令により、一 般的なプログラムにおいて普通に行われる動作の多くを実行することができる。 しかし、ルーチンによっては、これらの命令では不可能な動作を行う必要がある こともある。ルーチン中の命令の大半は、命令形式２０〜５０を用いて符号化で きるが、幾つかの命令では、さらなる符号形態が必要となる。例えば、形式２０ 〜５０において利用可能なレジスタの部分集合には含まれないレジスタへのアク セスが、必要な場合もある。形式２０〜５０を用いて符号化される命令に含まれ ない付加的な命令が、必要な場合もある。これらおよびその他の理由から、拡張 オペコードおよび拡張命令形式６０〜８０が定義されてい る。 命令伸張器１２は、拡張オペコードを検出するために、オペコードフィールド ２２を調べる。拡張オペコードは、本実施例における命令形式５０を用いるため に定義されたオペコードの１つである。しかしながら、即値フィールド５２に含 まれるビットは、特定の拡張命令に対して符号化される拡張命令形式によって異 なる解釈に割り当てられる。拡張命令形式には、特定の拡張命令を特定する第２ のオペコードフィールド（例えば、フィールド６６および７８）が含まれる。 拡張オペコードおよび拡張命令形式を加えることにより、多くの命令が、比較 的狭い命令形式２０〜５０を用いて符号化されるが、必要に応じて比較的広い拡 張命令形式の柔軟性を持つこともできるようになる。拡張命令形式に含まれる機 能を時折利用するプログラムでも、メモリ占有量を減らすことは可能である。そ れは、これらのプログラムも、圧縮命令を用いて符号化することができ、圧縮命 令の多くが１６ビット圧縮命令からなるからである。 マイクロプロセッサ１０の一実施例においては、１６ビットの命令部分をフェ ッチして拡張オペコードを検出することにより、拡張命令を扱っても良い。拡張 オペコードを検出したときに、ＮＯＰをプロセッサコア１６に転送して、拡張命 令の残りの１６ビット部分をフェッチしても良い。その拡張命令は、伸張され、 前記のＮＯＰの後に次の命令として与えられる。 さらに、命令伸張器１２は、拡張命令の一部は利用できるが、第２の部分は利 用できないような場合を処理する。例えば、拡張命令の２つの部分が、命令キャ ッシュ１４内部の２つの異なるキャッシュラインに存在することがある。したが って、その命令の一方の部分は、命令キャッシュ１４から読み込まれるが、他方 の部分は、命令キャッシュ１４の内部にない場合がある。最初の部分は、残りの 部分が利用できるようになるまで、命令伸張器１２に格納する必要があるかも知 れない。 最後に、図４Ｄは、ＭＩＰＳ ＲＩＳＣ命令セットのＪＡＬ命令を明示的に拡 張するために用いられる命令形式９０である。ＪＡＬ命令は、サブルーチンコー ル命令として用いられることが多い。サブルーチンは、呼び出し中のルーチンか ら（アドレス的に）大きな距離にあるメモリに格納される場合がある。したがっ て、（２６ビットからなる即値フィールド９２を介して）可能な限り大きな範囲 の相対オフセットを持つことは、ＪＡＬ命令にとって重要である。さらに、命令 の符号には１つの交換ビット９４が含まれる。交換ビットは、目的アドレスにあ る命令の圧縮／非圧縮性を示すのに用いられる。交換ビットがセットされている 場合、目標の命令は圧縮命令である。交換ビットがクリアされていれば、目標の 命令は非圧縮命令である。交換ビット９４の値は、プロセッサコア１６の内部で プログラムカウンタのビット０にコピーされる。プログラムカウンタのビット０ は、常にゼロであると仮定できる。なぜなら、１６ ビットおよび３２ビットの命令は、それぞれ少なくとも２バイトを占有し、且つ 命令は、連続したアドレスに格納されるからである。したがって、ビット０は、 現在のルーチンの圧縮モードを格納するには便利な場所である。プロセッサコア １６は、ビット０がセットされていれば、フェッチアドレスを（４に代えて）２ ずつ増やしていくことにより、１６ビットの圧縮命令を命令伸張器１２を介して フェッチする。 マイクロプロセッサ１０によって用いられる圧縮命令セットの各命令は、図３ Ａ〜３Ｄおよび図４Ａ〜４Ｄに示した命令形式の少なくとも１つを使用する。な お、オペコードフィールド２２は、各命令形式に含まれ、且つ各命令形式におい て同じ場所に位置する。オペコードフィールド２２の符号化により、命令の残り の部分の解釈に何れの命令形式を用いるかが決定される。オペコードフィールド の符号形態の第１の様態が命令形式２０に割り当てられる、オペコードフィール ド符号形態の第２の様態が命令形式３０に割り当てられる、．．と言う具合であ る。 ここで用いるように、「命令フィールド」なる用語は、グループ化され且つ１ グループとしてある解釈が割り当てられる命令内の１つ以上のビットを指す。例 えば、オペコードフィールド２２は、命令のオペコードとして解釈されるビット 群である。さらに、第１および第２のレジスタフィールド２４および２６は、命 令のオペランドを格納するプロセッサコア１６内の記憶場所を識別するレジスタ 識別 子からなる。さらに、「即値フィールド」なる用語は、その中に即値データが符 号化される命令フィールドを指す。即値データは、命令にオペランドを与えると 考えられる。また、即値データは、レジスタ値に加算されるべきオフセットとし て用いても良い。この加算により、アドレスが生成される。さらに、即値データ は、分岐命令に対するオフセットとして用いても良い。 図５Ａ〜６Ｆは、マイクロプロセッサ１０の特定の実施例で用いられる圧縮命 令セットの例を掲げた表である。特定の実施例では、プロセッサコア１６内部に ＭＩＰＳ ＲＩＳＣアーキテクチャを採用する。したがって、これらの表の命令 欄１００に掲載された命令ニューモニックは、ＭＩＰＳ ＲＩＳＣアーキテクチ ャで定義された[または、ケイン（Kane)およびハインリック(Heinrich)著、「Ｍ ＩＰＳ ＲＩＳＣアーキテクチャ」、付録Ｄ、ニュージャージー州アッパーサド ルリバー、プレンティスホールＰＴＲ（Professional Technical Reference）出 版社、１９９２年（引用により本明細書に含まれる）に記述されたような命令ア センブラのために定義された]命令ニューモニックに対応する。但し、次の例外 がある。即ち、ＣＭＰＩ、ＭＯＶＥＩ、ＭＯＶＥ、ＮＥＧ、Ｎ０Ｔ.および拡張 である。これらの命令は、次のＭＩＰＳ命令（ＲＳおよびＲＴは、１６ビットの ＲＳおよびＲＴを指す）に翻訳できる。 さらに、添付の命令表には、幾つかの記号を用いてある。オペランド欄１０２ においては、記号ｒｓ、ｒｔ、ｘｓおよびｒｄを用いた。ｒｓおよびｘｓは、第 ２のレジスタフィールド２６（または第２のレジスタフィールド７６）を指し、 ｒｔおよびｘｔは、第１のレジスタフィールド２４（または第１のレジスタフィ ールド７４）を指す。同様に、ｒｄは、第３のレジスタフィールド３２（または 第３のレジスタフィールド８２）を指す。前記の一実施例で述べたように、第１ のレジスタフィールド２４、第２のレジスタフィールド２６および第３のレジス タフィールド３２は、それぞれ３ビットからなる。次の表１に、それぞれの記号 に対するＭＩＰＳ ＲＩＳＣアーキテクチャにおけるフィールド符号（２進数で 掲載）のレジスタへの射像（割り当て）を掲げる。その他の射像も後に示すよう に企図する。ＭＩＰＳアセンブラの慣例に従って割り当てた名称も表１に掲載す る。 表１：レジスタの割り当て 表１に示すとおり、レジスタフィールド２４、２６および３２を有する圧縮命令 に対して、レジスタを１６個まで使用することができる。各レジスタフィールド は３ビットであるから、所与のオペコードに対して、レジスタは８個だけ使用で きる。１６個のレジスタ総てにアクセスし得る命令には、後述の命令表において ２つのオペコードが割り当てられる。これに関して言えば、レジスタの選択は、 レジスタフィールドおよびオペコードフィールド２２の両方の関数である。レジ スタフィールドは、比較的少ないビットを用いて符号化できるが、大きいレジス タ群にアクセスできる選択命令を提供するので、好都合である。 オペランド欄１０２には、即値フィールド３２、４２、６４および７２に対す る記号も掲げてある。記号「ｉｍｍ」は、即値フィールドが含まれていることを 示す。「ｉｍｍ」の前に「ｓ」が在る場合、その即値フィールドは、符号付きで あり、その即値フィールドの伸張命令への伸張は、そ の即値フィールドを符号拡張することによって行われる。「ｉｍｍ」の前に「ｓ 」が無い場合、その即値フィールドは、符号無しであり、その即値フィールドの 伸張には、その即値フィールドのゼロ拡張を伴う。一の実施例においては、ロー ド／ストア命令に対する即値フィールドの伸張は、半ワードに付き１ビット、ワ ードに付き２ビットの右ローテーション、およびこれに続く、半ワードに付き１ ビット、ワードに付き２ビットの左シフトを即値ビットに行うことからなる。効 率的には、ワードに対して７ビットの即値フィールドを与え、半ワードに対して （１６ビット命令形式の場合）６ビットの即値フィールドを与える。ＭＩＰＳ ＲＩＳＣアーキテクチャでは、ロード／ストア命令に対応するデータのアドレス は、圧縮命令セット例に含まれる各命令に対して一列に並べることを定めている 。したがって、（半ワードの）最下位ビットおよび（ワードの）最下位から２番 目のビットは、ゼロに設定されるので、これらのビットを指定するために、圧縮 された即値フィールドのビットを用いる必要はない。最後に、「ｉｍｍ」には、 その即値フィールドに含まれるビット数を示す数が後に付けられる。 オペコードフィールド２２および機能フィールド２８も伸張される。具体的に は、オペコードフィールド２２および機能フィールド２８により、図５Ａ〜６Ｆ に示した表に従ってＭＩＰＳ ＲＩＳＣアーキテクチャにおける命令が識別され る。伸張命令のオペコードフィールドおよび機能フィールドは、ＭＩＰＳ ＲＩ ＳＣアーキテクチャの定義に従って符号 化される。 図５Ａおよび５Ｂは、表１１０および１１２をそれぞれ示す。表１１０および １１２は、図３Ａに示した命令セット２０を用いる、圧縮命令セット例からの命 令を掲載する。命令欄１００およびオペランド欄１０２の他、オペコード欄１０ ６および機能欄１０４も含まれる。オペコード欄１０６および機能欄１０４は、 １６進数を含み、オペコードフィールド２２および機能フィールド２８にそれぞ れ対応する。 表１１０には、機能欄１０４に「ｉｍｍ５」なる符号形態を有する命令が幾つ か含まれる。符号形態「ｉｍｍ５」は、表１１０のロード／ストア命令に対して 出現し、これらの命令に対しては、機能フィールド２８が即値フィールドとして 用いられることを示す。その他の命令については、機能フィールド２８は、圧縮 命令セット内の命令を識別するためにオペコードフィールド２２と関連付けて使 用される。 さらに、表１１０において、オペコード「１ｄ」は、「特別」とラベルが付け られている。特別な命令は、機能フィールド２８に特定の解釈がある。特に、機 能フィールドの最上位ビットが０の場合、その命令は次のように定義される： ＡＤＤＩＵ rt，rs，siｍｍ4 ただし、オペランド「ｓｉｍｍ４」は、機能フィールド２８の残りのビットから 形成される。機能フィールド２８の 最上位ビットが１の場合、２つの特殊な場合を除いて、その命令は次のように定 義される： ＡＤＤＩＵ xt，xs，siｍｍ4 第２のレジスタフィールド２６が０に符号化されている場合、その命令は次のよ うになる： ＭＯＶＥＩ xt，iｍｍ4 この場合も、オペランドｉｍｍ４は、機能フィールド２８の残りのビットから形 成される。最後に、第２のレジスタフィールド２６が、５（１６進数）と符号化 されている場合、その命令は次のように定義される： ＡＤＤＩＵ sp，siｍｍ9 ただし、オペランドｓｉｍｍ９は、機能フィールド２８の残りのビットおよび第 １のレジスタフィールド２４から形成される。オペランドｓｉｍｍ９の下位の２ ビットは、０に設定される。 なお、表１１０に示した命令ＳＬＴおよびＳＬＴＵのデスティネーションは、 一実施例によれば、ｔ８レジスタ(レジスタ＄２４)である。 表１１２においては、幾つかの命令に対して、オペランド「ｉｍｍ３」および 「ｉｍｍ６」が示されている。オペランドｉｍｍ３は、第２のレジスタフィール ド２６に符号化され、ｉｍｍ６は、第２のレジスタフィールド２６と第１のレジ スタフィールド２４との両方に符号化される。 さらに、表１１２は、ジャンプレジスタ（ＪＲ）命令を含む。この命令は、オ ペランドとして第２のレジスタフィ ールド２６を有する。しかし、実施例においては、ＭＩＰＳ ＲＩＳＣアーキテ クチャのレジスタの何れかをＪＲ命令用に指定するために、第１のレジスタフィ ールド２４の下位フィールドＲＴ１を第２のレジスタフィールド２６と関連付け て用いるので、注意を要する。 図５Ｃにおいて、表１１４は、命令欄１００、オペランド欄１０２、オペコー ド欄１０６および機能欄１０４を含む。表１１４には、図３Ｂに示す命令形式３ ０を用いる、命令セット例からの命令を掲載する。表１１４の一部の命令は、ハ ード的に符号化されたデスティネーションレジスタを有する(即ち、プログラマ は、別のオペコードを用いる以外に、デスティネーションレジスタを選択できな い)。これらの命令に対しては、第３のレジスタフィールド３２を機能フィール ド３４に結合して、機能欄１０４に示した機能フィールド符号を格納する。さら に、機能欄１０４およびオペランド欄１０２に即値オペランドを有する命令が１ つある。この命令は、機能フィールド３４との関連で第２のレジスタフィールド ２６を用いて、この命令で用いられる対応する即値フィールドを符号化する。 図５Ｄおよび５Ｅは、命令形式４０および５０をそれぞれ用いる、圧縮命令セ ットからの命令を示す表１１６および１１８である。表１１８には、拡張命令が 示されている。しかしながら、この拡張命令は、その命令が命令形式６０、７０ および８０のうちの１つを用いる３２ビット圧縮命令であることを実際に示して いる。 図６Ａおよび６Ｂには、表１２０および１２２を示す。表１２０および１２２ は、図４Ｂに示した命令形式７０を用いて符号化される、圧縮命令セットからの 命令を示す。 表１２０は、命令欄１００およびオペランド欄１０２を含み、さらにオペコー ド欄１０８を含む。オペコード欄１０８は、この欄に示されたオペコード符号が オペコードフィールド７８に対応することを除けば、オペコード欄１０６と同様 である。 表１２２は、第１のレジスタフィールド７４に対応するＲＴ欄１０９を含む。 表１２２に示された命令のＲＴフィールドの符号は、何れの命令が選択されるか を示す。表１２２に示された命令は、オペコードフィールド７８にある符号を共 有する。一の実施例では、この符号は、００（１６進数）である。 図６Ｃ、６Ｄ、６Ｅおよび６Ｆは、命令形式８０によって符号化される、圧縮 命令セット例からの命令を示す表１２４、１２６、１２８および１３０である。 表１２４、１２６および１３０は、機能フィールド８４の符号に対応する機能欄 １０７を含む。表１２８は、さらに詳細に後述するＲＳおよびＲＴ欄１０５を含 む。 表１２４のオペランド欄１０２は、一部の命令について即値オペランドを含む 。オペランド「ｉｍｍ５」は、第２のレジスタフィールド７６へと符号化される 。オペランドｉｍｍ１５は、第１のレジスタフィールド７４、第２のレジスタフ ィールド７６および第３のレジスタフィールド８ ２の組み合わせに符号化される。 表１２８に掲げた命令は、ＲＳ、ＲＴ欄１０５に示したように、第２のレジス タフィールド７６の符号を介して識別される。ある命令は、第１のレジスタフィ ールド７４との関連で第２のレジスタフィールド７６を介して識別される。ＲＳ 、ＲＴ欄１０５がＲＴ部分に対してアスタリスクを含む命令は、第２のレジスタ フィールド７６を介して識別される。また、ＲＳ、ＲＴ欄１０５がアスタリスク を含まない命令は、第１のレジスタフィールド７４に関連付けて第２のレジスタ フィールド７６により識別される。第１のレジスタフィールド７４を介して識別 されない命令は、オペランドの符号化に第１のレジスタフィールド７４を用いる ことができる。表１２８および１３０に掲げた命令は、ＣＯＰ０ビット８６がセ ットされた命令であり、表１２４および１２６に掲げた命令は、ＣＯＰ０ビット ８６がクリアされる。 表１２８の命令の一部は、オペランドｉｍｍ６を含む。オペランド「ｉｍｍ６ 」は、機能フィールド８４へと符号化される。さらに、第２のレジスタフィール ド７６が１ｘ（１６進数、ｘはこのビットが任意の値であることを示す）に符号 化された場合、機能フィールド８４を用いて、表１３０に示した命令を示す。 図７は、マイクロプロセッサ１０の一実施例に従う第１のアドレシングウィン ドウ１５０および第２のアドレシングウィンドウ１５２を示す。アドレシングウ ィンドウ１５ ０の中心は、ベースレジスタ（アドレシングウィンドウ１５０の左側にＲｅｇと 表す）の値である。ベースレジスタの値により、主メモリ内のアドレスを特定す る。アドレシングウィンドウ１５０は、非圧縮命令セットの一実施例に従う非圧 縮命令セットにおけるロード／ストア命令がアクセスできるベースレジスタの値 を中心とするアドレス範囲を表す。非圧縮命令セットは、ロード／ストア命令が 、ベースレジスタに格納されている値と１６ビットの符号付き即値フィールドの 和によりメモリオペランドのアドレスを形成することを規定する。このような実 施例においては、そのアドレス範囲は、ベースレジスタより３２７６７大きい上 限およびベースレジスタより３２７６８小さい下限を有する。実施例によっては 、これより大きい範囲や小さい範囲を含んでも良い。ここで用いたように、「ベ ースレジスタ」なる用語は、ベースアドレスを格納するときにロード／ストア命 令により指定されるレジスタを指すが、このベースアドレスに符号付きの即値フ ィールドを加算して、その命令によって操作されるメモリオペランドのアドレス を形成する。 例えば表１１０に示すように、圧縮命令セット例の１６ビットの部分に含まれ るロード／ストア命令は、５ビットの即値フィールドを含む。このフィールドは 、ワード長のメモリオペランドに対して、２ビット右に回転された後、左に２ビ ットシフトされて、７ビット（一実施例に従い５ビットを用いて形成される即値 フィールドの最大）の即値 フィールドを形成する。次に、７ビットの即値フィールドは、ゼロ拡張されて、 対応する伸張命令におけるベースレジスタから正のオフセットを形成する。した がって、サブレンジ１５４が、圧縮命令によるアクセスに利用できる。アドレシ ングウインドウ１５０において、サブレンジ１５４は、ベースレジスタより１２ ７大きい上限およびベースレジスタの下限を有する。しかしながら、サブレンジ １５４の大きさは、実施例毎に変わり得る。 サブレンジ１５４は、多くのロード／ストア命令に対して良好に作用するが、 異なるアドレス範囲を広域ポインタレジスタと共に用いても良い。広域ポインタ レジスタは、広域変数の格納に用いるメモリ領域を指定するためにソフトウェア の慣例で割り当てられるレジスタである。広域変数は、プログラム内の何れのル ーチンからもアクセスに利用できる変数である。これに対して、局所変数は、一 般に、特定のルーチンまたはルーチン群にしかアクセスできない。ＭＩＰＳ命令 セットにおいては、例えばレジスタ＄２８が、広域ポインタレジスタとしてしば しば使用される。 したがって、広域ポインタレジスタを中心としたメモリ領域は、広域変数の表 として見ることができる。各広域変数は、表の内部でオフセットが割り当てられ る。このオフセットは、広域変数を特定するために広域ポインタレジスタに加算 される即値フィールド値に対応する。例えば図７に示した実施例に対しては、ア ドレシングウィンドウ１５０および１５２の左側に示したように、広域変数のた めに ６４Ｋバイトの表を割り当てても良い。 圧縮された即値フィールドが、アドレシングウィンドウ１５０について説明し たように伸張された場合、その広域変数表は、非圧縮命令にアクセス可能な２つ のサブレンジ１５６および１５８に挟まれた、圧縮命令にアクセス可能な区画（ サブレンジ１５４に対応する）を含む。前述のように、マイクロプロセッサ１０ は、一部のルーチンが非圧縮命令で符号化され、他のルーチンが圧縮命令で符号 化されたプログラムを利用できるようにしても良い。あるプログラムにおいて広 域変数を割り当てることは、アドレシングウィンドウ１５０の非圧縮広域変数の サブレンジ１５６および１５８の分割により複雑になる。広域変数は、例えばサ ブレンジ１５８に割り当てた後、（非圧縮命令に対する）サブレンジ１５６にお いて広域変数の割り当てが継続しなければならない。換言すれば、非圧縮命令に アクセスできる広域変数のために、サブレンジ１５４を迂回する必要がある。 マイクロプロセッサ１０は、広域ポインタ（ＧＰ）レジスタを用いるロード／ ストア命令に対する圧縮された即値フィールドの伸張を用いることができ、この 伸張により、アドレシングウィンドウ１５２がもたらされる。アドレシングウィ ンドウ１５２は、圧縮命令にアクセス可能なサブレンジ１６０および非圧縮命令 にアクセス可能なサブレンジ１６２を含む。サブレンジ１６２は、隣接するメモ リブロックなので、好都合である。非圧縮命令によるアクセス のための広域変数をサブレンジ１６２に割り当てる一方で、圧縮命令によるアク セスのための広域変数をサブレンジ１６０に割り当てることができる。本質的に 、サブレンジ１６０およびサブレンジ１６２は、圧縮命令および非圧縮命令によ るアクセスのための広域変数の異なる表をそれぞれ形成する。 前述のように、アドレシングウィンドウ１５２は、圧縮即値フィールドを伸張 することによりもたらされる。ただし、伸張された即値フィールドの最上位ビッ トがセットされる。もし、圧縮即値フィールドが２進数のゼロで符号化されてい れば、伸張された即値フィールドは、８０００（１６進数）となる。伸張即値フ ィールドは、ロード／ストア命令に対する符号付きフィールドとして解釈される ので、８０００という値は、伸張即値フィールドにおいて利用可能な最も負の数 である。圧縮即値フィールドがゼロ以外に符号化されている場合は、その圧縮即 値フィールドは、サブレンジ１６０を形成する負の数へと伸張される。図７の実 施例に示したように、サブレンジ１６０は、アドレシングウィンドウ１５２によ って表されるアドレス範囲の下限を形成する。 これまで用いたように、メモリオペランドなる用語は、主メモリ内部のあるメ モリ位置に記憶された値を指す。メモリオペランドをマイクロプロセッサ１０内 部のレジスタに転送するためには、ロード命令が用いられることになる。逆に、 レジスタに格納されている値をメモリオペランドの 記憶場所に転送するには、ストア命令が用いられる。メモリオペランドは、種々 の大きさ（即ち、バイト数）を取り得る。一実施例では、３種類の大きさが利用 できる。即ち、バイト、半ワードおよびワードである。半ワードは２バイトから なり、ワードは４バイトからなる。実施例によっては、他の大きさのメモリオペ ランドも考えられる。 図８には、ロード／ストア命令の即値フィールドを伸張する命令伸張器１２内 部のハードウェア例のブロック図を示す。なお、複数のロード／ストア命令を同 時に伸張するために、図８に示したハードウェア例を複数用いても良い。図８に 示したハードウェア例は、マイクロプロセッサ１０Ｂに関して記載されている。 しかし、同様のハードウェアをマイクロプロセッサ１０Ａの内部に採用しても良 い。このハードウェア例は、即値フィールド伸張器１７０およびレジスタ復号器 １７２を含む。 命令が命令キャッシュ１４Ｂから命令伸張器１２Ｂに転送されると、ロード／ ストア命令に対する圧縮即値フィールドからなる命令の一部が、圧縮即値バス１ ７４により即値フィールド伸張器１７０に運ばれる。図３Ａ〜６Ｆにおいて説明 した命令セット例に対して、圧縮即値フィールドは、機能フィールド２８（図３ Ａに示す）からなる。さらに、圧縮されたロード／ストア命令のベースレジスタ フィールドは、ベースレジスタバス１７６で送られる。図３Ａ〜６Ｆに示した命 令セット例に対して、ベースレジスタフィールドは、第２のレジスタフィールド ２６からなる。 レジスタ復号器１７２は、ベースレジスタバス１７６上で特定されるレジスタ を復号する。ベースレジスタが、広域ポインタレジスタならば、レジスタ復号器 １７２は、即値フィールド伸張器１７０へのＧＰ線１７８上のＧＰ信号を活性に する。それ以外の場合、レジスタ復号器１７２は、ＧＰ信号を不活性にする。 即値フィールド伸張器１７０は、圧縮即値フィールドをＧＰ信号に応じて２通 りの内の１つの方法で伸張する。ＧＰ信号が不活性の場合、即値フィールド伸張 器１７０は、伸張即値フィールドの最上位ビットをクリアする。逆に、ＧＰ信号 が活性の場合、即値フィールド伸張器１７０は、即値フィールドの最上位ビット をセットする。したがって、ベースレジスタとして広域ポインタレジスタ以外の レジスタが使用されている場合、正のオフセットが生成される。また、ベースレ ジスタとして広域ポインタレジスタが使用されている場合、負のオフセットが生 成される。即値フィールド伸張器１７０は、伸張した即値フィールドを伸張即値 バス１８０に送出する。 図９に、圧縮命令セット例の一実施例に従うロード／ストア命令に対して生成 された伸張即値フィールドを例示する。ベースレジスタとして広域ポインタレジ スタを使用しないロード／ストア命令の圧縮即値フィールドは、参照番号１８２ によって示されるように伸張される。バイト、半ワードおよびワードに対する伸 張を、伸張即値フィールド（またはオフセット）の各ビット位置を数字またはＬ で表 して、個別に示した。圧縮即値フィールドからのビットは、伸張されたフィール ドのそれぞれのビット位置に数字によって示した。圧縮即値フィールドの最下位 ビツトは、数０によって表し、圧縮即値フィールドの最上位ビットは、４によっ て表す。文字Ｌは、２進数のゼロに設定されたビット位置を示すのに用いる。 ベースレジスタとして広域ポインタレジスタを用いるロード／ストア命令に対 するバイト、半ワードおよびワードに対応する伸張即値フィールドを参照番号１ ８４によって示した。参照番号１８２で示した伸張フィールドと同様に、参照番 号１８４によって示した伸張フィールドは、圧縮即値フィールドからの１つのビ ットで満たされたビット位置に数を示し、文字Ｌを用いて、２進数０に設定され たビット位置を示す。さらに、伸張された各オフセットの最上位ビットは、２進 数の１（文字Ｈで示す）に設定される。 次に、図８に示した実施例に従い命令の伸張を行うために命令伸張器１２によ り行われる動作を示すフローチャートを図１０示す。図１０に示すステップは性 質上順番に示したが、各種ステップは並列に行っても良い。 命令伸張器１２は、受信した命令がロード／ストア命令かどうかを判断する（ 判断ブロック１９０）。その命令がロード／ストア命令でない場合、（図３Ａ〜 ６Ｆに示したような）圧縮命令と対応する伸張命令との間の射像に従って、その 命令を拡張する（ステップ１９２）。その命令がロード／ストア命令である場合 、その命令によって指定さ れるベースレジスタを調べる（判断ブロック１９６）。ベースレジスタが広域ポ インタレジスタならば、即値フィールドを図９の参照番号１８４で示したように 伸張する（ステップ１９４）。また、ベースレジスタが広域ポインタレジスタで ない場合、即値フィールドを図９の参照番号１８２で示したように伸張する（ス テップ１９２）。 広域ポインタレジスタに対して異なる方法でロード／ストア用オフセットを伸 張することに加えて、マイクロプロセッサ１０は、何れの（即ち、圧縮または非 圧縮）タイプの命令を実行しているかを示す圧縮モードも使用可能とする。図１ １は、命令伸張器１２の一実施例の一部を示すブロック図である。図示した部分 は、マイクロプロセッサ１０によって実行されている各ルーチンに対する圧縮モ ードを判断する。図示した部分は、マイクロプロセッサ１０Ｂに適しており、同 様の部分をマイクロプロセッサ１０Ａで用いることも可能である。図１１はモー ド検出器２００を示す。 プロセッサコア１６により命令がフェッチされると、その命令は、命令バス２ ０２上でモード検出器２００により受信される。モード検出器２００は、ジャン プアンドリンク（ＪＡＬ）命令のフェッチ時を検出し、さらに交換ビット９４を 検査する。交換ビット９４がセットされている場合には、ＪＡＬ命令の目的アド レスにあるルーチンは、圧縮命令からなる。したがって、その目的ルーチンの圧 縮モードは「圧縮」である。また、交換ビット９４がクリアさ れていることもある。この場合は、その目的ルーチンの圧縮モードは「非圧縮」 である。 ＪＡＬ命令は、目的ルーチンに対する圧縮モードを指定する他、ＪＡＬ命令に より、ＪＡＬ命令に続く命令のアドレスがＭＩＰＳ ＲＩＳＣアーキテクチャの レジスタ＄３１に格納されるようになる。後に、このレジスタは、目的ルーチン から戻るＪＲ命令と共に用いられる。この実施例では、圧縮モードは、アドレス の一部として格納されるので、コール元のルーチンの圧縮モードは、ＪＲ命令の 実行時に復元される。圧縮命令で符号化されたルーチンは、非圧縮命令で符号化 されたルーチンと混合できるので、好都合である。新たな圧縮モードは、圧縮モ ード線２０６でプロセッサコア１６に送られる。なお、代わりの実施例として、 モード検出器２００は、命令伸張器１２の代わりにプロセッサコア１６の一部と して含めても良い。 図１１に示したモード検出器２００の実施例には、圧縮許可（イネーブル）ビ ットのための記憶場所２０４が含まれる。圧縮がイネーブルである場合、圧縮許 可ビットはセットされる。命令が圧縮モードでフェッチされ、且つ圧縮がイネー ブルである場合、命令伸張器１２は、その命令を伸張する。許可ビットがクリア されている場合、マイクロプロセッサ１０は、命令の圧縮が禁止される。命令の 伸張が禁止されている場合、命令伸張器１２は迂回される。さらに、モード検出 器２００は、命令の圧縮が禁止されている場合、圧縮モードが非圧縮であること を示す。 これまで用いたように、ルーチンは、マイクロプロセッサ１０による実行のた めに順序付けられた符号化された命令の集合である。このルーチンは、圧縮命令 または非圧縮命令の何れかで符号化することが許され、且つサブルーチンコール 命令およびリターン命令によって区切られる。区切りとなるサブルーチンコール 命令は、そのルーチンに含まれない。その代わり、サブルーチンコール命令は、 そのサブルーチンコール命令に含まれる目的アドレスによって、そのルーチンの 始まりを示す。そのルーチンの最初の命令が、目的アドレスに格納される。さら に、サブルーチンコール命令を含むルーチンの内部の命令のアドレスを退避させ て、呼び出し中のルーチンに戻るためにリターン命令を実行できるようにする。 図３Ａ〜６Ｆに示した圧縮命令セット例において、ＪＡＬ命令は、サブルーチン コール命令の役目を果たすことができる。あるいは、jalr命令が、サブルーチン コール命令の役を果たすことができる。 ルーチンはリターン命令で終了する。このリターン命令により、続く命令の実 行は、対応するサブルーチンコール命令の実行時に退避されたアドレスへと戻る 。換言すれば、リターン命令の目的アドレスは、退避されたアドレスである。圧 縮命令セット例に付いて言えば、ｊｒ命令は、リターン命令としての役を果たす ことができる。一般に、目的アドレスは、その目的アドレスに対応する命令の実 行時に命令のフェッチが始まるアドレスである。 次に、図１２に、レジスタフィールド伸張の一実施例の ブロック図を示す。レジスタフィールド伸張の別の実施例を考察する。ある命令 に対応する圧縮レジスタフィールドは、圧縮レジスタフィールドバス２１０で転 送される。レジスタ伸張ブロック２１２が、圧縮レジスタフィールドを受信する 。さらに、圧縮レジスタフィールドの少なくとも一部が、伸張レジスタフィール ドに包含され、この伸張レジスタフィールドが、伸張レジスタフィールドバス２ １４上に転送される。これにより、伸張レジスタフィールドが、圧縮レジスタフ ィールドの少なくとも一部をレジスタ伸張ブロック２１２によって生成される値 に連結することにより、形成される。 一実施例においては、圧縮レジスタフィールド全体が伸張レジスタフィールド に連結される。さらに、伸張レジスタフィールドの残りの部分は、その命例が何 れのレジスタセット（例えば、ｘｓ ｖｓ．ｒｓおよびｘｔ ｖｓ．ｒｔ）にア クセスするかに依存する。セット選択信号は、ｘｓ（ｘｔ）レジスタ集合または ｒｓ（ｒｔ）レジスタ集合の何れを用いるべきかを示し、セット選択バス２１６ 上で各レジスタについて受信される。このセット選択信号が活性である場合、ｘ ｓ（ｘｔ）が選択される。その他の場合は、ｒｓ（ｒｔ）が選択される。セット 選択信号は、図５Ａ〜６Ｆに示した圧縮命令セット例に従って伸張されている命 令のオペコードに基づいて、活性であったり不活性であったりする。例えば、表 １に示した圧縮命令と非圧縮命令との間のレジスタ射像を用いても良い。そのよ うな例の 場合、レジスタ伸張器２１２は、次の論理を用いることができる。 ＤＲ［４：３］＝｛ＲＨ，（ＲＨ＆ＣＲ［２］｜！ＣＲ［２：０］）｝ ここで、ＤＲは伸張レジスタフィールドを表し、ＣＲは圧縮レジスタフィールド を表し、及びＲＨは対応するセット選択信号値を表す。 その他のレジスタ射像も幾つか考察し、レジスタ射像（レジスタの割り当て） の例を、対応するヴェラログ(Verilog)論理式と共に、以下の表２〜４に示す。 なお、マイクロプロセッサ１０の種々の実施例において、何れのレジスタ射像を 用いても良い。 表２：第２のレジスタ割り当て例 表３：第３のレジスタ割り当て例表４：第４のレジスタ割り当て例 表１〜４においてアセンブラ指定の名称で示したように、ソフトウェアの慣例 によって、様々なレジスタが種々の機能に割り当てられる。例えば、ＭＩＰＳア センブラでは、レ ジスタに次の意味が割り当てられている。 表５：レジスタ名に対するソフトウェア上の慣例 レジスタ ソフトウェア名 用途 $0 なし ハード的にゼロに固定 $1 $at アセンブラで使用 $2...$3 v0-v1 関数の結果またはスタテ ィックリンク ＄4...＄7 a0-a3 サブルーチンへの引数 ＄8...＄15 t0-t9 一時的レジスタ、サブ ルーチン間で退避されず ＄24...＄25 ＄16...＄23,＄30 s0-s8 サブルーチン間で退避 される ＄26...＄27 k0-k1 オペレーティングシス テムで予約済み ＄28 gp 広域ポインタ ＄29 sp スタックポインタ ＄31 ra リターンアドレス 圧縮命令で符号化されたルーチンに対し、一時的レジスタおよび退避されるレ ジスタの両方へのアクセスを与えることが望ましい。さらに、既存のソフトウェ アと共に動作するためには、v0-v1、a0-a3、gp、spおよびraへのアクセスが必要 である。先に示したレジスタ射像により、これ らの質とレジスタ伸張器２１２が相当少数のゲートを占有するようにしたいとい う要望との間の均衡がとられる。ＭＩＰＳレジスタセットから有用なレジスタの 集合を選択する一方で、レジスタ伸張器２１２内部のゲート数をなおも少なく維 持しているので、好都合である。 次に、図１３に、マイクロプロセッサ１０を含むコンピュータシステムの実施 例２２０を示す。マイクロプロセッサ１０を用いた他の多くのコンピュータシス テムを考えることができる。コンピュータシステム２２０において、マイクロプ ロセッサ１０は、多数のＩ／Ｏインタフェース２２２Ａ〜２２２Ｎと共に半導体 基板２２４上に組み込まれている。Ｉ／Ｏインタフェースは、基板２２４の外部 のＩ／Ｏ装置へのインタフェースを与える。Ｉ／Ｏインタフェース２２２Ａの例 としては、汎用非同期送受信装置（ＵＡＲＴ:universal asynchronous receiver /transmitter）がある。 マイクロプロセッサ１０は、Ｉ／Ｏインタフェース２２２Ａに結合されて、こ れらと通信を行う。さらに、マイクロプロセッサ１０は、外部のインタフェース 論理部２２６に接続しても良く、該インタフェース論理部２２６は、さらに１乃 至それ以上のダイナミックランダムアクセスメモリ（ＤＲＡＭ）モジュール２２ ８へとインタフェースを取っている。ＤＲＡＭモジュール２２８は、圧縮命令お よび／または非圧縮命令を格納するだけでなく、圧縮命令、非圧縮命令またはこ れらの両方の符号で表されたプログラム で使用するためのデータも格納する。 なお、この説明において、種々の信号の活性に言及する場合がある。信号が、 特定の状態を示す値を持っている場合、その信号は、「活性」である。逆に、信 号が、特定の状態の欠如を示す値を持っている場合、その信号は、「不活性」で ある。信号は、論理０の値を持っている場合を活性と定義し、論理１の値を持っ ている場合を逆に定義してもよい。 圧縮命令セットの特定の例を示して説明したが、説明のための圧縮命令セット は、多くの変形、拡張および修正を行っても良い。これらの変形、拡張および修 正が考えられる。 次のヴェラログのリストは、命令伸張器１２の論理例の説明である。この論理 の多くの異なる実施例が考えられるが、ここに示したヴェラログのリストが、好 適な一例である。 以上の開示により、圧縮命令セットおよび非圧縮命令セットの両方からの命令 を実行するマイクロプロセッサを説明した。このマイクロプロセッサは、圧縮命 令を伸張命令へと展開し、また圧縮命令を直接復号することもできる。圧縮命令 セットを用いて符号化されたルーチンは、非圧縮命令で符号化された対応するル ーチンより少ないメモリ量しか占有しないので、都合がよい。そのようなルーチ ンによって以前に占有されていたメモリが解放されるので、他のルーチンやそれ らのルーチンによって操作されるデータが使用できるようになる。以上の開示内 容を一旦完全に理解すれば、多くの変形および修正が、当業者にとって明らかと なるであろう。請求の範囲は、そのような変更および修正を総て包含するように 解釈するべきである。

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 ０８／６６１，００３ (32)優先日 平成８年６月10日(1996．6．10) (33)優先権主張国 米国（ＵＳ） (31)優先権主張番号 ０８／６６１，０２７ (32)優先日 平成８年６月10日(1996．6．10) (33)優先権主張国 米国（ＵＳ） (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＡＬ，ＡＭ，ＡＴ，Ａ Ｕ，ＢＡ，ＢＢ，ＢＧ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ， ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，Ｌ Ｃ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ， ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，Ｔ Ｍ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ 【要約の続き】 に使用される即値フィールドの伸張は、混合された圧縮 ／非圧縮命令の実行のために最適化される。即値フィー ルドは非圧縮即値フィールドへと伸張され、そのために 最上位ビットがセットされる。

Claims (1)

1. 【特許請求の範囲】 （１）可変長圧縮命令セットからの命令を実行する装置であって、 可変長圧縮命令セットの要素である命令を受信するように結合された命令伸張 器を備え、 ここで前記命令伸張器は、特定の命令のオペコードフィールドを調べるよう に構成され、且つ前記命令伸張器は、前記オペコードフィールドが拡張オペコー ドとして符号化されている場合には、前記特定の命令が第１の固定長を有する拡 張命令であると判断するように構成され、及び、前記命令伸張器は、前記オペコ ードフィールドが前記拡張オペコードとは異なる第２のオペコードとして符号化 されている場合には、前記特定の命令が非拡張命令であると判断するように構成 されされている、 可変長圧縮命令セットからの命令を実行する装置。 （２）前記第１の固定長が、第１のバイト数であり、該第１のバイト数は前記 第２の固定長に相当する第２のバイト数よりも大きい、請求項１記載の装置。 （３）前記第１のバイト数が、第２のバイト数より整数因子だけ大きい請求項 ２記載の装置。 （４）前記整数因子が２である請求項３記載の装置。 （５）前記拡張命令が、拡張命令セット内の特定の拡張命令を定義する第２の オペコードフィールドを含む請求項１記載の装置。 （６）前記命令伸張器が、前記特定の拡張命令の伸張方法を決定するために前 記第２のオペコードフィールドを調べるように構成された請求項５記載の装置。 （７）伸張命令を実行するように構成されたプロセッサコアをさらに備えた請 求項１記載の装置。 （８）各圧縮命令が、１つの伸張命令に対応する請求項７記載の装置。 （９）圧縮命令を伸張命令へと伸張する方法であって、 圧縮命令のオペコードフィールドが拡張オペコードである場合には、前記圧縮 命令が第１の固定長を有する拡張命令であると判断するステップ； 前記圧縮命令の前記オペコードフィールドが前記拡張オペコードとは異なる第 ２のオペコードである場合には、前記圧縮命令が第２の固定長を有する非拡張命 令であると判断するステップ；および 前記圧縮命令を伸張命令へと伸張する伸張ステップであて、ここで前記圧縮命 令が前記拡張命令である場合には、前記圧縮命令に含まれるバイトの数が前記第 １の固定長によって決定され、且つ前記圧縮命令が前記非拡張命令である場合に は、前記のバイトの数が前記第２の固定長によって決定される、伸張ステップ； を含む、圧縮命令を伸張命令へと伸張する方法。 （１０）前記第１の固定長が、前記第２の固定長より大きい請求項９記載の方 法。 （１１）前記第１の固定長が、第２の固定長より整数の バイト数だけ大きい請求項１０記載の方法。 （１２）前記整数が２である請求項１１記載の方法。 （１３）前記第２の固定長により決定される量で圧縮命令をフェッチするステ ップをさらに含む請求項１１記載の方法。 （１４）前記非拡張命令が検出された場合には、前記拡張オペコードが検出さ れた第１の前記量および前記第１の前記量に直ちに続く第２の前記量から前記非 拡張命令を形成する請求項１３記載の方法。 （１５）前記拡張命令が、前記拡張命令を特定の拡張命令として識別する第２ のオペコードフィールドを含む請求項９記載の方法。 （１６）前記伸張ステップが、前記の特定の拡張命令に対応する拡張命令形式 を識別するステップを含む請求項１５記載の方法。 （１７）前記伸張ステップが、前記拡張命令形式における複数の命令フィール ドに従って前記の特定の拡張命令内部のビットを解釈するステップをさらに含む 請求項１６記載の方法。 （１８）前記伸張ステップが、前記オペコードフィールドの符号形態から前記 非拡張命令に対応する非拡張命令形式を特定するステップを含む請求項９記載の 方法。 （１９）前記伸張ステップが、前記非拡張命令形式における第２の複数の命令 フィールドに従って前記非拡張命令からのビットを解釈するステップをさらに含 む請求項１８ 記載の方法。 （２０）圧縮命令のオペコードフィールドが拡張オペコードである場合には、 前記圧縮命令が第１の固定長を有する拡張命令であると判断する第１の判断手段 ； 前記圧縮命令の前記オペコードフィールドが前記拡張オペコードとは異なる第 ２のオペコードである場合には、前記圧縮命令が第２の固定長を有する非拡張命 令であると判断する第２の判断手段；および 前記圧縮命令を伸張命令へと伸張する伸張手段であって、ここで、前記圧縮命 令が前記拡張命令である場合には、前記圧縮命令に含まれるバイトの数が前記第 １の固定長によって決定され、且つ前記圧縮命令が前記非拡張命令である場合に は、前記のバイトの数が前記第２の固定長によって決定される、伸張手段； を備えた圧縮命令を伸張命令へと伸張する装置。 （２１）マイクロプロセッサにおいて第１のルーチンおよび第２のルーチンを 含むプログラムを実行する方法であって、 前記第１のルーチン内のサブルーチンコール命令を実行するステップであって 、ここで前記第２のルーチンが前記第１のルーチンに含まれる前記サブルーチン コール命令の目的アドレスを介して実行されるべきことを前記サブルーチンコー ル命令が示す、ステップ；および 前記サブルーチンコール命令における表示を調べるステップであって、ここで 前記表示が第１の状態にある場合に は、前記第２のルーチンが圧縮命令を用いて符号化されていると判断し、および 前記表示が前記第１の状態とは異なる第２の状態にある場合には、前記第２のル ーチンが非圧縮命令を用いて符号化されていると判断する、ステップ； を含む、マイクロプロセッサにおいて第１のルーチンおよび第２のルーチンを 含むプログラムを実行する方法。 （２２）前記表示が１ビットを含み、且つ前記第１の状態が、前記１ビットが セットされていることからなる請求項２１記載の方法。 （２３）前記第２の状態が、前記１ビットがクリアされていることからなる請 求項２２記載の方法。 （２４）前記表示を前記マイクロプロセッサ内部のプログラムカウンタに格納 するステップをさらに含む請求項２１記載の方法。 （２５）前記表示が、前記第２のルーチンに対する圧縮モードとして機能する 請求項２１記載の方法。 （２６）前記圧縮モードが圧縮を示す場合には、前記第２のルーチンからの命 令を伸張するステップをさらに含む請求項２５記載の方法。 （２７）前記第２のルーチンの完了時に第２の目的アドレスを含むリターン命 令を実行するステップをさらに含む請求項２１記載の方法。 （２８）前記第２の目的アドレスにおける第２のビットを調べるステップであ って、ここで前記第２のビットが第１の状態にある場合には、前記第１のルーチ ンが圧縮命令 を用いて符号化されていると判断し、および前記第２のビットが前記第１の状態 とは異なる第２の状態にある場合には、前記第１のルーチンが非圧縮命令を用い て符号化されていると判断するステップをさらに含む請求項２７記載の方法。 （２９）マイクロプロセッサにおいて第１のルーチンおよび第２のルーチンを 含むプログラムを実行する装置であって、 前記第１のルーチン内のサブルーチンコール命令を実行する手段であって、こ こで前記第２のルーチンが前記第１のルーチンに含まれる前記サブルーチンコー ル命令の目的アドレスを介して実行されるべきことを前記サブルーチンコール命 令が示す、手段；および 前記サブルーチンコール命令における表示を調べる手段であって、前記表示が 第１の状態にある場合には、前記第２のルーチンが圧縮命令を用いて符号化され ていると判断し、および前記表示が前記第１の状態とは異なる第２の状態にある 場合には、前記第２のルーチンが非圧縮命令を用いて符号化されていると判断す る手段； を含む、マイクロプロセッサにおいて第１のルーチンおよび第２のルーチンを 含むプログラムを実行する装置。 （３０）マイクロプロセッサにおいて圧縮命令および非圧縮命令をフェッチす る装置であって、 圧縮イネーブル指示子を記憶するように構成された記憶装置； 前記記憶装置に結合され、目的ルーチンを指定するサブルーチンコール命令の フェッチ時に前記目的ルーチンの圧縮モードを検出するように構成され、さらに 前記圧縮モードをプロセッサコアに伝えるように構成されたモード検出器；およ び 前記モード検出器に結合され、前記圧縮モードが圧縮を示す場合は圧縮命令を フェッチするように構成され、さらに前記圧縮モードが非圧縮を示す場合は非圧 縮命令をフェッチするように構成されたプロセッサコア； を備えた、圧縮命令および非圧縮命令をフェッチする装置。 （３１）前記サブルーチンコール命令の特定のビットにより、前記圧縮モード を識別する請求項３０記載の装置。 （３２）前記プロセッサコアがＰＣレジスタを含み、且つ前記プロセッサコア が前記圧縮モードを前記ＰＣレジスタ内部に格納するように構成された請求項３ １記載の装置。 （３３）前記圧縮モードが、前記ＰＣレジスタ内部に格納されたフェッチアド レスの最下位ビットとして記憶される請求項３２記載の装置。 （３４）前記圧縮モードが圧縮を示す場合には、前記プロセッサコアは、前記 フェッチアドレスを第１の固定量だけ増加させ、前記圧縮モードが非圧縮を示す 場合には、前記プロセッサコアは、前記フェッチアドレスを第２の固定量だけ増 加させる請求項３３記載の装置。 （３５）可変長圧縮命令セットの要素である圧縮命令を 受信するように結合され、且つ受信した各圧縮命令を対応する伸張命令へと伸張 するように構成された命令伸張器；および 伸張命令を受信するように結合され、且つ前記伸張命令を実行するように構成 されたプロセッサコア； を備えたマイクロプロセッサ。 （３６）前記命令伸張器と前記プロセッサコアとの間に結合され、且つ前記の 対応する伸張命令を記憶するように構成された命令キャッシュをさらに備えた請 求項３５記載の装置。 （３７）前記命令伸張器に結合され、且つ前記圧縮命令を記憶するように構成 された命令キャッシュをさらに備えた請求項３５記載の装置。 （３８）前記可変長圧縮命令セットが、第１の固定長を有する第１の複数の命 令および第２の固定長を有する第２の複数の命令を含む請求項３５記載の装置。 （３９）前記第１の固定長が、前記第２の固定長より長い請求項３８記載の装 置。 （４０）前記第１の固定長が、前記第２の固定長より整数因子だけ長い請求項 ３９記載の装置。 （４１）前記整数因子が２である請求項４０記載の装置。 （４２）前記プロセッサコアが、前記第２の固定長に従って命令をフェッチす る請求項４０記載の装置。 （４３）前記命令伸張器が、前記第１の複数の命令の１つのフェッチを検出す るように構成された請求項４２記載 の装置。 （４４）前記命令伸張器が、前記第１の複数の命令の前記１つの検出に応じて ＮＯＰを伝え、且つ前記第１の複数の命令の前記１つの第２の部分を前記プロセ ッサコアのフェッチ動作を介して待つように構成され、これにより前記複数の命 令の前記１つを分割して受信する請求項４３記載の装置。 （４５）前記プロセッサコアが、非圧縮命令を実行するようにさらに構成され た請求項３５記載の装置。 （４６）前記非圧縮命令が、前記命令伸張器を迂回する請求項４５記載の装置 。 （４７）可変長圧縮命令セットの要素である圧縮命令をフェッチするステップ ； 命令伸張器において前記圧縮命令を伸張し、もって対応する伸張命令を形成す るステップ；および プロセッサコアにおいて前記伸張命令を実行するステップ； を含む、命令符号を実行する方法。 （４８）各圧縮命令が、１つの伸張命令に対応する請求項４７記載の方法。 （４９）前記可変長圧縮命令セットが、第１の固定長を有する命令および第２ の固定長を有する別の命令を含む請求項４８記載の方法。 （５０）前記第１の固定長が、前記第２の固定長より長い請求項４９記載の方 法。 （５１）非圧縮命令をフェッチするステップをさらに含む請求項４７記載の方 法。 （５２）前記非圧縮命令を実行するステップをさらに含む請求項５１記載の方 法。 （５３）前記非圧縮命令がフェッチされたときには、前記命令伸張器を迂回す るステップをさらに含む請求項５２記載の方法。 （５４）可変長圧縮命令セットの要素である圧縮命令をフェッチするフェッチ 手段； 前記圧縮命令を伸張し、もって対応する伸張命令を形成する伸張手段；および 前記伸張命令を実行する実行手段； を備えた、命令符号を実行する装置。 （５５）圧縮命令を伸張するように構成された命令伸張器であって、ここで圧 縮命令のうち第１の命令は、対応する非圧縮命令セットに対して定義された第１ のレジスタ部分集合にアクセスするように符号化することが可能であり、前記圧 縮命令のうち第２の命令は、前記第１のレジスタ部分集合にアクセスするように 符号化することが可能であるとともに、第２のレジスタ部分集合にアクセスする ように符号化することも可能である、圧縮命令を伸張するように構成された命令 伸張器。 （５６）前記圧縮命令の前記第２の命令に、第１のオペコード符号および第２ のオペコード符号が割り当てられる請求項５５記載の命令伸張器。 （５７）前記第１のオペコード符号が、前記圧縮命令の前記第２の命令が前記 第１のレジスタ部分集合の１つにアクセスするように符号化されることを示す請 求項５６記載の命令伸張器。 （５８）前記命令伸張器が、圧縮レジスタ符号の伸張レジスタ符号への第１の 射像を用いて前記圧縮命令の前記第２の命令を伸張し、ここで前記第１の射像は 各圧縮レジスタ符号を前記第１の部分集合内の１つの伸張レジスタ符号へと割り 当てる、請求項５７記載の命令伸張器。 （５９）前記第２のオペコード符号が、前記圧縮命令の前記第２の命令は前記 第２のレジスタ部分集合の１つにアクセスするように符号化されることを示す請 求項５８記載の命令伸張器。 （６０）前記命令伸張器が、圧縮レジスタ符号の伸張レジスタ符号への第２の 射像を用いて前記圧縮命令の前記第２の命令を伸張し、ここで前記第２の射像は 、前記圧縮レジスタ符号の各々を前記第２のレジスタ部分集合の１つの伸張レジ スタ符号へと割り当てる請求項５９記載の命令伸張器。 （６１）前記圧縮命令の前記第２の命令が、第１のレジスタフィールドおよび 第２のレジスタフィールドを含む請求項５６記載の命令伸張器。 （６２）前記第１のオペコード符号が用いられている場合には、前記命令伸張 器が、前記第１のレジスタ部分集合に従って前記第１のレジスタフィールドを伸 張する請求項 ６１記載の命令伸張器。 （６３）前記第２のオペコード符号が用いられている場合には、前記命令伸張 器が、前記第２のレジスタ部分集合に従って前記第１のレジスタフィールドを伸 張する請求項６２記載の命令伸張器。 （６４）前記圧縮命令の前記第２の命令が第３のオペコード符号を割り当てら れ、前記第３のオペコード符号が用いられている場合には、前記命令伸張器が、 前記第２のレジスタ部分集合を用いて前記第２のレジスタフィールドを伸張する 請求項６３記載の命令伸張器。 （６５）前記圧縮命令の前記第２の命令が、第４のオペコード符号を割り当て られ、前記第４のオペコード符号が用いられている場合、前記命令伸張器が、前 記第２のレジスタ部分集合を用いて前記第１のレジスタフィールドおよび前記第 ２のレジスタフィールドを伸張する請求項６４記載の命令伸張器。 （６６）前記第１のオペコード符号および前記第２のオペコード符号が、前記 圧縮命令の前記第２の命令の機能フィールドに含まれるビットにおいて相違する 請求項５６記載の命令伸張器。 （６７）圧縮命令を伸張する方法であって、 第１のレジスタフィールドを有する特定の圧縮命令が第１のオペコードを用い て符号化されている場合には、前記第１のレジスタフィールドを伸張するために 、圧縮レジスタ指示子から伸張レジスタ指示子への第１のレジスタ射像 を用いて、前記第１のレジスタフィールドを有する特定の圧縮命令を伸張するス テップ；および 前記第１のレジスタフィールドを有する特定の圧縮命令が第２のオペコードを 用いて符号化されている場合には、前記第１のレジスタフィールドを伸張するた めに、圧縮レジスタ指示子から伸張レジスタ指示子への第２のレジスタ射像を用 いて前記第１のレジスタフィールドを有する特定の圧縮命令を伸張するステップ ； を含む、圧縮命令を伸張する方法。 （６８）前記の特定の圧縮命令が、第２のレジスタフィールドをさらに含む請 求項６７記載の方法。 （６９）前記の特定の圧縮命令が第３のオペコードを用いて符号化されている 場合には、前記第２のレジスタ射像を用いて前記第２のレジスタフィールドを伸 張するステップをさらに含む請求項６８記載の方法。 （７０）前記の特定の圧縮命令が第４のオペコードを用いて符号化されている 場合には、前記第２のレジスタ射像を用いて前記第２のレジスタフィールドおよ び前記第１のレジスタフィールドを伸張するステップをさらに含む請求項６９記 載の方法。 （７１）第２の特定の圧縮命令を前記第１のレジスタ射像を用いて伸張するス テップをさらに含む請求項６７記載の方法。 （７２）前記第２の特定の圧縮命令が、１つのオペコード符号を含む請求項７ １記載の方法。 （７３）伸張手段を備えた圧縮命令を伸張する装置であって、ここで前記伸張 手段は、第１のレジスタフィールドを有する特定の圧縮命令が第１のオペコード を用いて符号化されている場合には、前記第１のレジスタフィールドを伸張する ために、圧縮レジスタ指示子から伸張レジスタ指示子への第１のレジスタ射像を 用いて前記第１のレジスタフィールドを有する特定の圧縮命令を伸張するように 構成され、且つ前記伸張手段は、前記第１のレジスタフィールドを有する特定の 圧縮命令が第２のオペコードを用いて符号化されている場合には、前記第１のレ ジスタフィールドを伸張するために、圧縮レジスタ指示子から伸張レジスタ指示 子への第２のレジスタ射像を用いて前記の特定の圧縮命令を伸張するように構成 されている、圧縮命令を伸張する装置。 （７４）圧縮命令の圧縮レジスタフィールドを伸張命令の伸張レジスタフィー ルドへと伸張するように構成された命令伸張器であって、ここで前記圧縮レジス タフィールドの伸張が、前記圧縮レジスタフィールドへと符号化される第１の値 と前記圧縮命令のオペコードフィールドへと符号化される第２の値とに依存する 、命令伸張器。 （７５）前記命令伸張器が、前記第２の値に応じて、圧縮レジスタフィールド の符号から伸張レジスタフィールドの符号への多数の射像のうちの１つを選択す るように構成された請求項７４記載の命令伸張器。 （７６）前記命令伸張器が、前記第１の値に応じて前記 多数の射像の前記１つから前記伸張レジスタフィールド符号の１つを選択する、 請求項７５記載の命令伸張器。 （７７）特定の命令が第１のオペコード符号および第２のオペコード符号を割 り当てられ、且つ、ここで前記命令伸張器が、前記第１のオペコード符号を有す る前記特定の命令を受信したときに、前記圧縮レジスタフィールドの伸張のため に前記多数の射像の前記１つを選択する、請求項７６記載の命令伸張器。 （７８）前記命令伸張器が、前記第２のオペコード符号を有する前記特定の命 令を受信したときに、前記圧縮レジスタフィールドの伸張のために前記多数の射 像のうちの他の一つの射像を選択する、請求項７７記載の命令伸張器。 （７９）圧縮命令の圧縮レジスタフィールドを伸張命令の伸張レジスタフィー ルドへと伸張する方法であって、 前記圧縮レジスタフィールドの少なくとも一部を前記伸張レジスタフィールド の一部へ直接コピーするステップ；および 前記伸張レジスタフィールドの残りの部分を生成するために前記圧縮レジスタ フィールドに論理的操作を施すステップ； を含む、圧縮命令の圧縮レジスタフィールドを伸張命令の伸張レジスタフィー ルドへと伸張する方法。 （８０）前記圧縮レジスタフィールドの前記一部が、前記圧縮レジスタフィー ルドの仝体からなる、請求項７９記載の方法。 （８１）前記圧縮レジスタフィールドの前記全体を受け取る前記伸張レジスタ フィールドの前記一部は、前記伸張レジスタフィールドの複数の下位ビットから なる、請求項８０記載の方法。 （８２）前記複数の下位ビットの数が、前記圧縮命令フィールドを構成するビ ットの数に等しい、請求項８１記載の方法。 （８３）前記伸張レジスタフィールドの前記の残りの部分を生成するために前 記圧縮命令のオペコードフィールドに論理操作を施すステップをさらに含む請求 項７９記載の方法。 （８４）前記のオペコードフィールドに論理操作を施すステップが、前記オペ コードフィールドにおける第１のオペコード符号に応じて第１のレジスタ射像を 選択するステップからなる請求項８３記載の方法。 （８５）前記のオペコードフィールドに論理操作を施すステップが、前記オペ コードフィールドにおける第２のオペコード符号に応じて第２のレジスタ射像を 選択するステップをさらに含む請求項８４記載の方法。 （８６）前記第１のオペコード符号および前記第２のオペコード符号を特定の 命令に割り当てる請求項８５記載の方法。 （８７）圧縮命令の圧縮レジスタフィールドを伸張命令の伸張レジスタフィー ルドへと伸張する装置であって、 前記圧縮レジスタフィールドを受信するように結合され ており、前記圧縮レジスタフィールドの少なくとも一部を前記伸張レジスタフィ ールドの一部へ直接コピーする第１の手段；および 前記圧縮レジスタフィールドを受信するように結合されており、前記伸張レジ スタフィールドの残りの部分を生成するために前記圧縮レジスタフィールドに論 理操作を施す第２の手段； を含む、圧縮命令の圧縮レジスタフィールドを伸張命令の伸張レジスタフィー ルドへと伸張する装置。 （８８）前記圧縮レジスタフィールドの前記一部が、前記圧縮レジスタフィー ルドの全体からなる、請求項８７記載の装置。 （８９）前記圧縮レジスタフィールドの前記全体を受け取る前記伸張レジスタ フィールドの前記一部は、前記伸張レジスタフィールドの複数の下位ビットから なる、請求項８８記載の装置。 （９０）圧縮命令の圧縮レジスタフィールドを伸張命令の伸張レジスタフィー ルドへと伸張するように構成された命令伸張装置であって、ここで前記命令伸張 装置は、前記圧縮レジスタフィールドの少なくとも一部を前記伸張レジスタフィ ールドの第１の部分にコピーすることにより、前記伸張レジスタフィールドの前 記第１の部分を形成し、且つ前記命令伸張装置は、前記圧縮レジスタフィールド に作用して前記伸張レジスタフィールドの残りの部分を生成するように構成され た論理ブロックを含む、圧縮命令の圧縮 レジスタフィールドを伸張命令の伸張レジスタフィールドへと伸張するように構 成された命令伸張装置。 （９１）前記圧縮レジスタフィールドの前記一部が、前記圧縮レジスタフィー ルドの全体からなる、請求項９０記載の命令伸張装置。 （９２）前記論理ブロックが、前記命令伸張装置から受信した信号に応じて、 圧縮レジスタフィールド符号から伸張レジスタフィールド符号へのレジスタ射像 を選択する請求項９０記載の命令伸張装置。 （９３）特定の命令に割り当てられた第１のオペコードを検出すると、これに 応じて前記信号を活性にし、且つ前記特定の命令に割り当てられた第２のオペコ ードを検出すると、これに応じて前記信号を不活性にするように構成された、請 求項９２記載の命令伸張装置。 （９４）前記圧縮レジスタフィールドの前記一部を受け取る前記伸張レジスタ フィールドの前記部分が、前記伸張レジスタフィールドの複数の下位ビットから なる請求項９０記載の命令伸張装置。 （９５）前記複数の下位ビットの数が、前記圧縮レジスタフィールドを構成す るビット数に等しい請求項９４記載の命令伸張装置。