JP2000510289A - Electroplating interconnect structures on integrated circuit chips - Google Patents
Electroplating interconnect structures on integrated circuit chipsInfo
- Publication number
- JP2000510289A JP2000510289A JP10527646A JP52764698A JP2000510289A JP 2000510289 A JP2000510289 A JP 2000510289A JP 10527646 A JP10527646 A JP 10527646A JP 52764698 A JP52764698 A JP 52764698A JP 2000510289 A JP2000510289 A JP 2000510289A
- Authority
- JP
- Japan
- Prior art keywords
- bath
- conductor
- group
- weight
- electroplating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53233—Copper alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】 集積回路用のサブミクロン相互接続構造を製作する方法を提供する。添加剤を含み、平坦で光沢があり延性があり低応力のＣｕ金属を付着させるのに通常用いられる浴からＣｕを電気めっきすることによって、ボイドのないシームレスな導体が得られる。ボイドまたはシームを残すことなくフィーチャを超充填できるこの方法の能力は独特であり、他の付着方法より優れている。この方法で電気めっきされたＣｕを利用する構造のエレクトロマイグレーションの抵抗は、ＡｌＣｕ構造または電気めっき以外の方法で付着されたＣｕを用いて製作された構造のエレクトロマイグレーションの抵抗より優れている。 Abstract: A method is provided for fabricating a submicron interconnect structure for an integrated circuit. Electroplating Cu from a bath that contains additives and is commonly used to deposit flat, glossy, ductile, low stress Cu metal results in a void-free, seamless conductor. The ability of this method to superfill features without leaving voids or seams is unique and superior to other deposition methods. The electromigration resistance of structures utilizing Cu electroplated in this manner is superior to the electromigration resistance of AlCu structures or structures fabricated using Cu deposited by methods other than electroplating.
Description
【発明の詳細な説明】 集積回路チップ上の電気めっき相互接続構造 技術分野 本発明は集積回路（ＩＣ）チップなどの電子デバイス上の相互接続配線に関し 、より詳細には、光沢のある平滑な低応力の付着を得るのに通常用いられている 添加剤を含む浴でＣｕ電気めっきして製作されるボイドのないシームレスなサブ ミクロン構造に関する。 背景技術 ＡｌＣｕおよび関連する合金は、集積回路チップなどの電子デバイス上に相互 接続を形成するための好ましい合金である。ＡｌＣｕ中のＣｕの量は通常０．３ 〜４パーセントの範囲にある。 チップ相互接続材料としてのＡｌＣｕをＣｕおよびＣｕ合金で置き換えると性 能が向上する。性能が向上するのは、Ｃｕおよびある種のＣｕ合金の比抵抗がＡ ｌＣｕの比抵抗より小さく、したがって、より細いラインを用いることができ、 より高い配線密度が実現できることによる。 Ｃｕメタライゼーションの利点は半導体工業全体に認識されてきた。Material s Research Society（MRS）Bulletinの、本件に関する学問的研究を特集したMRS Bulletin、第１８巻、６号（１９９３年６月）および産業的研究を特集したMRS Bulletin、第１９巻、８号（１９９４年８月）の両号全体に記 述されるように、銅メタライゼーションは広範な研究の対象となってきた。１９ ９３年のルーサ（Luther）らの論文「Planar Copper-Polyimide Back End of th e Line Interconnections for ULSI Devices」、PROC．IEEE VLSI MULTILEVEL I NTERCONNECTIONS CONF.，Santa Clara，CA，June 8-9，1993，p.15は、４つのメ タライゼーション・レベルを有するＣｕチップ相互接続の製造を記述している。 化学気相付着（ＣＶＤ）および無電解めっきなどの方法はＣｕを付着するため の一般的な方法である。どちらの付着方法も通常せいぜい共形付着を作成するだ けで、リソグラフィまたは反応性イオン・エッチング（ＲＩＥ）の不備のために 、特にトレンチの上部が底部より狭い断面を有するとき、欠陥（ボイドおよびシ ーム）ができるのを避けられない。ＣＶＤの他の問題はリー（Li）らの「Copper -Based Metallization in ULSI Structures-Part II:Is Cu Ahead of its Time as an On-chip Material」、MRS BULL.，第１９巻、１５号（１９９４）に記述 されている。無電解めっきにおいては低コストであるという利益が提供される一 方、金属付着中の水素発生が、産業全体の実装にとって欠陥と見られている膨れ やその他の欠陥をもたらす。 半導体ウエハ上に銅、銀、または金を付着するための電解法が、１９９３年１ ０月２６日にＪ．ポリス（Poris）に発行された米国特許第５２５６２７４号（ ’２７４号特許）に記述されている。’２７４号特許の第１Ａ図には中央に「良 」 の説明を付けたシームのある銅の導体が示され、第１Ｂ図には中央に「不良」の 説明を付けたボイドのある銅導体が示されている。このめっき浴は水約９０．０ ｇ／ｌ（１ガロン当たり１２オンス）のＣｕＳＯ4、５Ｈ2Ｏ、１０体積％の濃硫 酸、塩酸からの塩素イオン５０ｐｐｍ、およびTechnic Inc.，P.O．Box 965，Pr ovidence，RI 02901提供のＴＥＣＨＮＩ−ＣＯＰＰＥＲ Ｗ添加剤０．４体積％ を含む。めっきは不活性マスクを通して選択的に付着された。 発明の開示 サブミクロン寸法のボイドのないシームレス導体を有する集積回路中の配線用 の、低コストで信頼性の高いＣｕ相互接続構造を製作する方法を記述する。この 方法は、ウエハ上に絶縁材料を付着すること、その中に導体を付着させて最終的 にラインまたはバイアを形成するために絶縁材料中にサブ・ミクロン寸法のトレ ンチまたはホールをリソグラフィによって画定および形成すること、シード層ま たはめっきベースとして働く薄い導電層を付着すること、添加物を含む浴から電 気めっきによって導体を付着すること、および個々のラインまたはバイアあるい はその両方の電気的分離を実施するために得られた構造を平坦化または化学機械 研磨することを含む。 本発明はさらに、絶縁領域と導電領域を有する基板上にシード層を形成するス テップ、シード層上にパターン化レジスト層を形成するステップ、添加剤を含む 浴からパターン化レ ジストで覆われていないシード層上に導電材料を電気めっきするステップ、およ びパターン化レジストを除去するステップを含む、電子デバイス上に相互接続構 造を製作する方法を提供する。 本発明はさらに、基板上に絶縁材料を形成するステップ、その中に相互接続導 体材料を付着させるためにラインまたはバイアあるいはその両方をリソグラフィ によって画定および形成するステップ、めっきベースとして働く導電層を形成す るステップ、めっきベース上にパターン化レジスト層を形成するステップ、添加 剤を含む浴からの電気めっきによって導体材料を付着させるステップ、およびレ ジストを除去するステップを含む、電子デバイス上にボイドのないシームレスな 導体を有する相互接続構造を製作する方法を提供する。 本発明はさらに、絶縁領域と導電領域を有する基板上にシード層を形成するス テップ、添加剤を含む浴から導体材料のブランケット層を形成させるステップ、 ブランケット層上にパターン化レジスト層を形成するステップ、パターン化レジ ストで覆われていない場所の導体材料を除去するステップ、およびパターン化レ ジストを除去するステップを含む、電子デバイス上に相互接続を形成する方法を 提供する。本発明はさらに、添加剤を含む浴からの電気めっきによって形成され る、Ｃ（２重量％未満）、Ｏ（１重量％未満）、Ｎ（１重量％未満）、Ｓ（１重 量％未満）、およびＣｌ（１重量％未満）からなる群から選択した少量の材料を 含有するＣｕを含む、 電子デバイス上の相互接続用の導体を提供する。 相互接続材料は、光沢のある平滑な低応力の付着物を生成するのに通常用いら れる添加物を含む浴から電気めっきされるＣｕでよい。このような浴からのＣｕ 電気めっきの速度は他の場所よりキャビティ内の深部の方が大きい。したがって 、このめっき法は独特な超充填特性を有し、他のいかなる方法でも得られないボ イドのないシームレスな付着物を生じる。この方法で電気めっきされたＣｕでで きた相互接続構造はエレクトロマイグレーション（electromigration）に対する 抵抗が大きく、エレクトロマイグレーションの活性化エネルギーが１．０ｅＶと 等しいかこれより大きい。この導体は本質的にＣｕからなり、Ｃ（２重量％未満 ）、Ｏ（１重量％未満）、Ｎ（１重量％未満）、Ｓ（１重量％未満）、およびＣ ｌ（１重量％未満）の少量の原子または分子断片あるいはその両方を含む。 エレクトロマイグレーション抵抗の大きいＣｕは、光沢および延性のある低応 力のめっき付着物を生成するのに通常用いられる添加物を含むめっき溶液から電 気めっきされる。 本発明の一目的は、相互接続配線などのＣｕの導体を、その導体の中心にシー ムまたはボイドを残すことなく電気めっきすることである。 本発明の他の目的は、導体が１ミクロン以下および１０ミクロン以上などと異 なる幅を有し、実質的に均一な充填厚みを有するＣｕの導体を電気めっきするこ とである。導体の深 さと幅の対比は１と等しいかまたはこれより大きい。バイアの深さと幅の対比は １を超えてもよい。 本発明の他の目的は、１）電解めっきによるＣｕのブランケット付着、２）二 重ダマシーン製造（２レベルのメタライゼーションを１回のブランケット付着ス テップで製作する方法）、および３）化学機械研磨などの方法により上部表面を 平坦化できる能力の相乗効果により集積回路の製作コストを下げることである。 図面の簡単な説明 本発明の上記その他の特徴、目的、および利点は、以下の本発明の詳細な説明 を図面と併せて読めば明らかになるであろう。 第１図ないし第５図は相互接続配線の形成を示す中間構造の断面図である。 第６図は１めっきステップで形成される多段配線パターンを示す図である。 第７図はフィーチャ内の深部の付着速度がフィーチャの外側の付着速度より大 きい、付着の初期段階を示す図である。 第８図はフィーチャの内側の付着速度がフィーチャの外側の付着速度より大き い、付着の後期段階を示す図である。 第９図はフィーチャの内側の付着速度がフィーチャの外側の付着速度より遅い 、付着の初期段階を示す図である。 第１０図はフィーチャの内側の付着速度がフィーチャの外 側の付着速度より遅い、付着の後期段階を示す図である。 第１１図はフィーチャの内側および外側で付着速度が同じである、付着の初期 段階を示す図である。 第１２図はフィーチャの内側および外側で付着速度が同じである、付着の後期 段階を示す図である。 第１３図は一連のめっきプロフィルの断面図である。 第１４図は添加剤を含まないめっき浴を用いて電気めっきされたフィーチャの 断面図である。 第１５図は添加剤を含むめっき浴を用いて電気めっきされたフィーチャの断面 図である。 第１６図はめっきされるサブミクロンおよび広幅のキャビティを有する基板の 断面図である。 第１７図はウエハ浸漬型めっき槽中で引き続きめっきされた第１６図の基板の 断面図である。 第１８図は、ウエハ表面を電解質の上面またはメニスカスと接触させるメニス カス型めっき槽（カップめっき装置）中で引き続きめっきされた第１６図の基板 の断面図である。 第１９ａ図ないし第１９ｄ図は厚み１ミクロンのめっきＣｕ膜の同じ領域の粒 子配向マップ、粒子コントラスト・マップ、逆極点図（inverse pole figure） および（１１１）極点図（pole figure）である。粒子サイズは約１．４ミクロ ンで、結晶組織はランダムである。 第２０ａ図ないし第２０ｄ図は厚み１ミクロンのＰＶＤ（物理的蒸着、マグネ トロン・スパッタ付着）Ｃｕ膜の同じ 領域の粒子配向マップ、粒子コントラスト・マップ、逆極点図、および（１１１ ）極点図である。粒子サイズは約０．４ミクロンで、この膜は強い（１１１）／ （１００）結晶組織を有する。 第２１ａ図および第２１ｂ図は、ａ）ＣＶＤのＣｕ膜およびｂ）ＰＶＤのＣｕ 膜と対比させためっきＣｕの抵抗の時間変化を示す。抵抗の変化はＣｕライン中 のエレクトロマイグレーション損傷の量に関係する。明らかにめっきＣｕはＣＶ ＤまたはＰＶＤのＣｕより大きく改善されたエレクトロマイグレーション挙動を 示す。めっきＣｕの活性化エネルギーは１．１〜１．３ｅＶであり、ＰＶＤのＣ ｕの値はかなり低い（０．７〜０．８ｅＶ）。 第２２図ないし第２６図は平面ベース上のマスクを通しためっきを示す断面図 である。 第２７図ないし第３１図は穴のあるベース上のマスクを通しためっきを示す断 面図である。 第３２図ないし第３５図はブランケットめっきおよびそれにに続くパターン・ エッチングを示す断面図である。 発明を実施するための最良の形態 ダマシーンめっき法は、ウエハ表面全体の上にめっきを行い、続いてフィーチ ャを分離し画定する平坦化プロセスを行うものである。めっきの前に、リソグラ フィで画定された配線パターン全体にめっきベースを付着させる。接着を改善し 導体と絶縁体の相互作用および拡散を防止する層をめっきベースと絶縁体の間に 付着させる。本発明の概略図を第１図ないし第５図に示す。まずエッチング／平 坦化層（窒化ケイ素）２および７で被覆した絶縁体層（酸化ケイ素、ポリマー） １をウエハ８上に付着させ、被覆した絶縁体上にレジスト・パターン３を形成し て絶縁体にそれを転写し、続いてバリア材料４およびシード層（Ｃｕ）５を付着 し、全てのフィーチャが充填されるようにＣｕ６を電気めっきし、平坦化によっ てこの構造を第５図に示すような最終的形状にする。第６図に示すようにリソグ ラフィで多段のパターンを絶縁体上に画定することが可能であり、続いてこのコ スト節約の製造法では同じ一連の層付着が行われる。 Ｃｕ６中のボイドまたはシームの形成を避けるために、電気めっき速度は、フ ィーチャの低いまたは深い所で他の場所より大きくなければならない。このこと は金属付着の３つの可能なケースを示す第７図ないし第１２図に示されている。 第７図および第８図に示す第１のケースでは、めっき浴に添加剤を用いることに よりフィーチャ１１内の金属付着はフィーチャ１１外部の点１２より速くなり、 第８図に示すようにボイドのないシームレスな付着物（超充填（super filling ））が得られる。フィーチャ内部での優先的付着は、その場所における添加剤の 移動速度が低く、そのためにＣｕ付着の局部的速度が増加するからであろう。特 に、内部の隅では添加剤の移動速度が最低で、したがって銅付着速度が最高にな る。 第９図および第１０図に示す第２のケースでは、フィーチャ１４の低い点１６内 での付着が付着するイオンの欠乏（depletion）度が高い浴から行われるため、 フィーチャ１４内部の金属付着がフィーチャ１４外部の点１５より遅く、ボイド および高い比抵抗のラインまたはバイアが生じる。より高いイオン欠乏度がめっ き浴中での付着反応の局部的に高い過電圧を生じる。第１１図および第１２図に 示す第３のケースでは、液状めっき浴内に局部的イオン欠乏がなく、かつ添加物 およびその有利な効果（内部フィーチャにおける優先的付着）がないため、全て の場所で、フィーチャ１７内部およびフィーチャ１７外部の点１８で付着速度が 等しい（共形充填）。共形付着によりほぼ満足な付着が得られるが、高アスペク ト比のラインおよびバイアではＣｕ金属６中のシーム１９が避けられない。凹型 プロフィルでは共形充填が不可能でボイドが生じる。第７図および第８図に示す 超充填を伴うめっきは、ダマシーン法にとって必要かつ好ましい方法であること は明らかである。適切に配合された溶液からの電解めっきは第７図および第８図 に示すタイプの付着を達成するのに最良の方法の１つである。超充填およびその Ｃｕメタライゼーションに対する関連は全く未知であり、たとえば、上に引用し たリー（Li）らの論文では電解Ｃｕめっきのバイア充填能力は「かなり劣る」と 述べている。 めっき浴中に添加剤を用いて超充填を行うと、リソグラフィ・プロセスで誘電 層中１に第１３図に示すように上部の方 が底部より狭いフィーチャまたはキャビティ２２が生じても、ボイドのないシー ムレスなラインおよびバイアを作成することが可能である。本発明による電気め っきはボイドのないシームレスなラインおよびバイアを得ることができる最良の 方法の１つである。せいぜい共形形状を生じるに過ぎないＣＶＤなどの他の付着 方法は、この種のリソグラフィ上の欠陥、特に底部より上部で狭く、側壁２３が 上面２６に対して垂直な基準線２４と矢印２７で示すように０〜２０°の角度を 形成する、誘電体１中のフィーチャまたはキャビティ２２が存在するとき、著し い欠陥を招くことは避けられない。 粗い表面上に平坦な付着物を作成するのに通常用いられる添加剤を含む溶液か らの銅めっきがサブミクロンのキャビティを充填するのに必要な超充填を達成す るのに使用できる。好適な添加剤系の１つは、コネチカット州ニュー・ヘイブン のEnthone-OMI，Inc.から市販のもので、SelRex Cubath M Systemとして知られ ている。上記添加剤を製造業者はＭＨｙと呼んでいる。別の好適な添加剤系はニ ューヨーク州フリーポートのLeaRonal，Inc.から市販のもので、Copper Gleam 2 001系として知られる。この添加剤を製造業者はCopper Gleam 2001 Carrier、Co pper Gleam 2001-HTL、およびCopper Gleam 2001 Levellerと呼んでいる。また 別の好適な添加剤系はペンシルバニア州ステートパークのAtotech USA，Inc.か ら市販のもので、Cupracid HS systemとして知られる。この系の添加剤を製造業 者はCupracid Brightener、およびCupracid HS Basic Levellerと呼んでいる。 本発明の浴に添加することができる具体的な添加剤の例はいくつかの特許に記 載されている。故Ｈ−Ｇクロイツ（Creutz）らの１９７８年８月２９日発行の「 Electrodeposition of Copper」という名称の米国特許第４１１０１７６号は、 水性酸性銅めっき浴から反応生成物として光沢があり延性が高く、低応力で平坦 性のよい銅付着物を与える、ポリアルカノール第四級アンモニウム塩などのめっ き浴添加剤の使用を記述しており、参照によりこの詳細を本明細書に合体する。 Ａ．ワトソン（Watson）らの１９８３年３月１５日発行の「Acid Copper Elec troplating Baths Containing Brightening and Leveling Additives」という名 称の米国特許第４３７６６８５号は、水性酸性銅めっき浴から反応生成物として 光沢があり平坦な銅電解付着物を与えるアルキル化ポリアルキレンイミンなどの めっき浴添加剤の使用を記述しており、参照によりこの特許を本明細書に合体す る。 Ｗ．ダームス（Dahms）らの１９９０年１２月４日発行の「Aqueous Acidic Ba th for Electrochemical Deposition of a Shiny and Tear-free Copper Coatin g and Method of Using Same」という名称の米国特許第４９７５１５９号は、付 着銅の光沢および延性を最適化する量の少なくとも１つの置換アルコキシル化ラ クタムをアミド基含有化合物として含む有機添加剤の組合せを水性酸性浴に添加 することを記述しており、参照によりこの特許を本明細書に合体する。米国特許 第４９７５１５９号の表Ｉに本発明の浴に添加することができるいくつかのアル コキシル化ラクタムをリストしてある。表ＩＩは本発明の浴に添加することがで きる３−メルカプトプロパン−１−スルホン酸などの水溶性基を有するいくつか の含イオウ化合物をリストしてある。表ＩＩＩには本発明の浴に界面活性剤とし て添加することができるポリエチレングリコールなどのいくつかの有機化合物を リストしてある。 Ｈ−Ｇクロイツらの１９７３年１１月６日発行の「Electrodeposition of Cop per from Acid Baths」という名称の米国特許第３７７０５９８号は、ポリエチ レンイミンとアルキル化剤から第四級窒素を生成する光沢を与える量の反応生成 物、少なくとも１個のスルホン基を有する有機イオウ化合物、およびポリプロピ レングリコールなどのポリエーテルを溶解して含む、延性および光沢のある銅を 得るための浴を記述しており、参照によりこの特許を本明細書に合体する。 Ｈ−Ｇクロイツらの１９６７年６月２７日発行の「Electrodeposition of Cop per from Acid Baths」という名称の米国特許第３３２８２７３号は、Ｒ1および Ｒ2が同じまたは異なる炭素数１〜６のポリメチレン基またはアルキン基、Ｘが 水素またはスルホン基、ｎが２〜５の整数である式ＸＲ1−（Ｓn）−Ｒ2−ＳＯ3 Ｈの有機イオウ化合物を含む、平坦性に優れた光沢のある低応力の付着物を得る ための硫酸銅およびフルオロホウ酸塩の浴を記述しており、参照によりこの特許 を本明細書に合体する。さらに、これらの浴はポリエーテル化合 物、隣接イオウ原子を有する有機スルフィド、およびフェナジン染料を含むこと ができる。米国特許第３３２８２７３号の表Ｉに本発明の浴に添加することがで きるいくつかのポリスルフィド化合物がリストしてある。表ＩＩには本発明の浴 に添加することができるいくつかのポリエーテルをリストしてある。 添加剤は種々の目的を達成するために浴に加えられる。浴は銅塩および鉱酸を 含むことができる。膜厚またはランダムに配向した粒子に比して大きい粒子サイ ズを含む特定の膜微細構造が導体内で生じるように添加剤を含有させることがで きる。また、Ｃ、Ｏ、Ｎ、ＳおよびＣｌからなる群から選択された原子を含む分 子断片を導体材料中に取り込んで、純銅よりエレクトロマイグレーション抵抗を 大きくするように添加剤を浴に添加することもできる。さらに、膜厚またはラン ダムに配向した粒子に比して大きい粒子サイズを含む特定の膜微細構造が導体内 で生じて、エレクトロマイグレーション挙動が非電気めっき銅より改善されるよ うに添加剤を浴に添加することもできる。 第１４図は０．３Ｍの硫酸第二銅および１０体積％の硫酸を含む従来法のめっ き溶液のキャビティ充填挙動の断面図を示す。キャビティが完全に充填される前 にめっきを中断してフィーチャの様々な場所における付着厚みを測定し、それに よって充填のタイプを決定した。Ｃｕ３０の共形付着物が得られたことが分かっ た。しかし、同じ溶液に塩素イオンとＭ Ｈｙ添加物を加えて得られた付着物は第１５図に示すように超充填を示した。フ ィーチャ内の深部での付着速度は他の場所より大きく、最終的に第１５図に示す Ｃｕ３６の付着物はフィーチャ外部よりフィーチャ内部のめっき速度が大きいた めボイドがなくシームレスになる。超充填を生じるＭＨｙ濃度は約０．１〜約２ ．５体積％の範囲にある。塩素イオン濃度は１０〜３００ｐｐｍの範囲にある。 硫酸銅を０．１〜０．４Ｍの範囲、硫酸を１０〜２０体積％の範囲、塩素を１ ０〜３００ｐｐｍの範囲、LeaRonal添加剤Copper Gleam 2001 Carrierを０．１ 〜１体積％の範囲、Copper Gleam 2001 HTLを０．１〜１体積％の範囲、Copper Gleam 2001 Levellerを０．１〜１体積％の範囲で含む溶液から同様な超充填結 果が得られる。最後に上記の範囲の硫酸銅、硫酸、塩素イオン、およびAtotech 添加剤Cupracid Brightenerを０．５〜３体積％の範囲、Cupracid HS Basic Lev ellerを０．０１〜０．５体積％の範囲で含む溶液からも同様の超充填結果が得 られる。 これまでに述べた添加剤を用いるめっき法は、１９９４年５月１７日発行のＰ ．アンドリカコス（Andricacos）らの米国特許第５５１６４１２号、第５３１２ ５３２号および米国特許第３６５２４４２号に記載されているパドルめっきセル など従来のめっきセル中で実施すると、サブミクロンの高アスペクト比のフィー チャまたはキャビティの超充填を生じる。しかし、基板表面を電解質の自由表面 のみと接触して支持す るめっきセル、たとえば、参照により本明細書に合体する１９８２年７月１３日 発行のＳ．アイゴ（Aigo）の米国特許第４３３９３１９号に記載されているカッ プめっきセル中でこの方法を実施すると、下記の利益がさらに得られる。その利 益とは、狭い（サブミクロンの）フィーチャまたはキャビティの間に存在する可 能性のある１〜１００ミクロンの範囲の広いキャビティの超充填である。 基板が電解質中に浸されるめっきセル中では、１〜１００ミクロンの範囲の広 いフィーチャは、０．１ミクロン以上などの１ミクロン未満の幅を有する狭いフ ィーチャより充填が遅く、したがって、広いフィーチャは上部めっき表面に窪み や凹部のない平坦化構造を生成するにはより長いめっき時間および研磨時間を要 する。 それとは対照的に、カップめっきセル中では、めっき中にめっきされる基板表 面が電解質のメニスカスと接触して保持されるとき、１ミクロン以下や１０ミク ロン以上など幅が大きく異なるキャビティが迅速にかつ同じ速度で均一に充たさ れる。 電解質のメニスカスは液柱の湾曲した上面である。この湾曲した上面は毛管に よるように、または上昇流液などの液流により凸状になる。 第１６図は、ダマシーン配線用に形成された表面フィーチャまたはキャビティ ６２または６３が内在する二酸化ケイ素などの誘電体６１の上層を有する基板６ ０の断面図である。 キャビティ６２は１ミクロン未満の幅を有し、キャビティ６３は１〜１００ミク ロンの範囲の幅を有する。ライナ６４が誘電体６１との接着、および後でめっき する金属の拡散バリアを提供する。ライナ６４は電気めっきのめっきベースの働 きをするように導電性とすることができ、また別のめっきベース層を加えること もできる。 第１７図は、浸漬型のセルでめっきされた、キャビティ６２を充填し、広いキ ャビティ６３を充填するのに充分な金属の電解付着物６６を有する基板６０の断 面図である。第１７図において、広いフィーチャ６３は狭いまたはサブミクロン のフィーチャ６２より充填されるのが遅い。上面６７は金属６６の平均高さに対 してフィーチャ６３の上に窪み６８を有する。 第１７図および第１８図では第１６図および第１７図の装置に対応する機能に 対して同じ記号を用いる。 第１８図は、メニスカス型カップめっきセルでめっきされた、キャビティ６２ を充填し、広いキャビティ６３を充填するのに充分なＣｕでよい金属６６の電解 付着物を有する基板６０の断面図である。第１８図に示すように、基板は浴の表 面に接触して置くことができる。浴は浴表面で流動させることができる。 第１８図において、広いフィーチャ６３は狭いフィーチャ６２と同じ速度で充 填される。上面６９は金属６６の平均高さに対して非常に小さい窪みをフィーチ ャ６３の上に有する。 したがって、カップめっきセル中でめっきを行い、狭いフィーチャおよび広いフ ィーチャの均等な超充填を達成する、本発明の態様が記述される。メニスカスめ っきの優れた性能は、気液界面における界面活性添加剤分子の濃度がより高く、 かつおそらく配向が異なることによると考えられる。これらの分子は、基板が導 入されるとき再分配を開始する可能性があるが、数分間のめっき時間中はおそら く残留効果が持続する。 第１７図および第１８図に示す電気めっきＣｕ金属６６は本質的にＣｕからな るが、Ｏ（１重量％未満）、Ｎ（１重量％未満）、Ｓ（１重量％未満）、または Ｃｌ（１重量％未満）を含むＣ（２重量％未満）の少量の原子または分子断片あ るいはその両方をも含むことができる。これらの付加成分は添加剤の分解によっ て生成し、次いで原子ではなく分子断片の形で付着６６中に導入されるものと思 われる。塩素は添加剤の作用を活性化する相乗作用により共吸着される。その結 果これらの含有物は粒界にあり、そのためにめっきされた金属の比抵抗に影響を 与えないと考えられる。実際、めっきされたＣｕの比抵抗測定の結果は２μΩｃ ｍ未満である。また、Ｃｕの粒界にあることから、同じ分子が他の方法で付着さ れた純銅よりはるかに良好なエレクトロマイグレーション抵抗を電気めっき銅に 与えると考えられる。 電気めっきされたＣｕの粒子サイズは一般に他のＣｕ付着技法で生成したもの より大きい（第１９ａ図ないし第１９ｄ図および第２０ａ図ないし第２０ｄ図参 照）。第１９ａ図な いし第１９ｄ図はそれぞれ厚み１ミクロンのＣｕ膜の同じ領域の粒子配向マップ 、粒子コントラスト・マップ、逆極点図、および（１１１）極点図である。粒子 サイズは約１．４ミクロンで結晶組織はランダムである。第２０ａ図ないし第２ ０ｄ図はそれぞれ厚み１ミクロンのＰＶＤによるＣｕ膜の同じ領域の粒子配向マ ップ、粒子コントラスト・マップ、逆極点図、および（１１１）極点図である。 粒子サイズは約０．４ミクロンであり、この膜は強い（１１１）／（１００）結 晶組織を有する。 めっきされたＣｕの結晶配向（組織としても知られる）は非めっきＣｕ膜より かなりランダムである（第１９ａ図ないし第１９ｄ図および第２０ａ図ないし第 ２０ｄ図参照）。このランダムな配向は逆極点図または（１１１）極点図（第１ ９ａ図ないし第１９ｄ図参照）中の粒子の均一な分布によって示される。これは 非めっきＣｕ膜で見られるのとは実質的に異なる。たとえば、このＰＶＤのＣｕ 膜中に実質的な（１００）および（１１１）組織がある第２０ａ図ないし第２０ ｄ図を参照されたい。 電気めっきＣｕおよび純Ｃｕのエレクトロマイグレーション抵抗は、ＭＲＳ Ｂｕｌｌｅｔｉｎ第１８巻６号（１９９３年６月）、および第１９巻８号（１９ ９４年８月）で参照され、参照によって本明細書に合体される方法によって測定 される活性化エネルギーの関数である。電気めっきＣｕの活性化エネルギーは１ ．０ｅＶと等しいか大きい。さらに、第 ２１ａ図および第２１ｂ図はＰＶＤ膜に対するめっき膜のドリフト速度の比較を 示す。明らかに、めっきＣｕは抵抗の経時変化をほとんど示さないが、ＰＶＤの Ｃｕ膜の抵抗は劇的に増大する。抵抗の変化は、Ｃｕライン中のエレクトロマイ グレーションによる損傷の量に関係する。明らかに、めっきＣｕはＰＶＤのＣｕ より遙かに改善されたエレクトロマイグレーション挙動を有する。めっきＣｕの 活性化エネルギーは１．１〜１．３ｅＶであるが、ＰＶＤのＣｕの活性化エネル ギーはかなり低い（０．７〜０．８ｅＶ）。 本発明の価値はダマシーン構造の実施にとどまらない。Ｃ、Ｏ、Ｎ、Ｓ、およ びClを含む原子または分子断片あるいはその両方の存在に伴うエレクトロマイグ レーションに対する抵抗の増大は、第２２図ないし第２６図に示すように平面ベ ース上にマスクを通してめっきすることにより、第２２図および第２７図ないし 第３１図に示すように穴のあるベース上にマスクを通してめっきすることにより 、または第２２図、第２３図および第３２図ないし第３５図に示すようにブラン ケットめっきに続いてパターン化エッチングを行うことによって製作した導体素 子でも同様に有利である。 平面ベース上にマスクを通してめっきする方法を第２２図ないし第２６図に示 す。第２２図は絶縁層１を示す。第２３図は絶縁層１の上に形成されたシード層 （Ｃｕ）５を示す。バリア材料４（図示せず）を絶縁層１とシード層５の間に置 いてもよい。第２４図はシード層５の上にパターン化された レジスト７１を示す。第２５図はレジスト７１を通して電気めっきした後のＣｕ ６を示す。第２６図はレジスト７１が除去され、Ｃｕ６で保護されていない場所 のシード層５が除去された第２５図の構造を示す。第２６図はパターン化された シード層５の上のパターン化されたＣｕ層６を示す。 穴のあるベース上にマスクを通してめっきする方法を第２２図および第２７図 ないし第３１図に示す。第２２図は絶縁層１を示す。第２７図は絶縁層１中に形 成されたチャネル７２を示す。第２８図は絶縁層１の上に形成されたシード層（ Ｃｕ）５を示す。バリア材料４（図示せず）をシード層（Ｃｕ）５の下に形成す ることもできる。第２９図はシード層５の上にパターン化されたレジスト７１を 示す。第３０図はマスクまたはレジスト７１を通してめっきすることにより付着 されたチャネル７２内およびシード層５の上のＣｕ６を示す。第３１図はレジス ト７１が除去され、Ｃｕ６で保護されていない場所のシード層５が除去されたＣ ｕ６を示す。本発明のめっき法の超充填属性により、ボイドまたはシームを残さ ずに、穴のあるベース中のキャビティまたはフィーチャを充填することが可能に なることに留意されたい。 ブランケットめっきに続いてパターン・エッチングするプロセスを絶縁層上へ のパターン化ラインの形成について第２２図、第２３図および第３２図ないし第 ３５図に示す。第２２図は絶縁層１を示す。第２３図は絶縁層１の上に形成され たバリア層４を示す。シード層（Ｃｕ）５がバリア層４の上 面上に形成される。Ｃｕのブランケット層７６は第３２図に示すようにシード層 ５の上に電気めっきすることにより形成される。レジスト層７１はブランケット 層７６の上に形成され、第３３図に示すようにリソグラフィによりパターン化さ れる。第３４図は、レジスト７１によって保護されていない場所をエッチングま たは他の方法による除去でパターン化されたブランケット層７６を示す。第３５ 図はレジスト７１が除去されたパターン化されたブランケット層７６を示す。 第２図ないし第１５図および第２２図ないし第３５図では、以前の図または第 １図の装置の対応する機能と同様の名称を用いる。 電子デバイス上に相互接続構造を作る方法、並びにＣ、Ｏ、Ｎ、Ｓ、およびＣ ｌの原子または分子断片あるいはその両方によるエレクトロマイグレーション抵 抗を有し、膜厚に比較して大きい粒子サイズおよびランダムな結晶配向などの特 定の微細構造フィーチャを有するＣｕ導体を記述し図示したが、本明細書に添付 の請求の範囲によってのみ制限される本発明の広い範囲から逸脱することなく修 正および変更が可能であることは当業者には明らかであろう。DETAILED DESCRIPTION OF THE INVENTION Electroplating interconnect structures on integrated circuit chips Technical field The present invention relates to interconnect wiring on electronic devices such as integrated circuit (IC) chips. , More specifically, is commonly used to obtain a glossy, smooth, low stress deposit Void-free seamless sub-plate fabricated by electroplating Cu in a bath containing additives For micron structures. Background art AlCu and related alloys interconnect on electronic devices such as integrated circuit chips. Preferred alloy for forming the connection. The amount of Cu in AlCu is usually 0.3 In the range of ~ 4%. Replacing AlCu as a chip interconnect material with Cu and Cu alloy Performance is improved. The performance is improved because the specific resistance of Cu and certain Cu alloys is A a line that is smaller than the specific resistance of lCu, and thus can be used, This is because higher wiring density can be realized. The benefits of Cu metallization have been recognized throughout the semiconductor industry. Material s Research Society (MRS) Bulletin featuring academic research on the subject Bulletin, Volume 18, Issue 6 (June 1993) and MRS featuring industrial research Bulletin, Volume 19, Issue 8 (August 1994) As mentioned, copper metallization has been the subject of extensive research. 19 Luther et al., 1993, "Planar Copper-Polyimide Back End of th. e Line Interconnections for ULSI Devices ”, PROC. IEEE VLSI MULTILEVEL I NTERCONNECTIONS CONF., Santa Clara, CA, June 8-9, 1993, p. 7 describes the fabrication of a Cu chip interconnect having a talization level. Methods such as chemical vapor deposition (CVD) and electroless plating are for depositing Cu This is a general method. Both attachment methods usually create at best a conformal attachment Lithography or reactive ion etching (RIE) In particular, when the top of the trench has a narrower cross section than the bottom, defects (voids and Is inevitable. Another problem with CVD is "Copper" by Li et al. -Based Metallization in ULSI Structures-Part II: Is Cu Ahead of its Time as an On-chip Material ", MRS BULL., Volume 19, Issue 15 (1994) Have been. Electroless plating offers the advantage of low cost On the other hand, hydrogen generation during metal deposition is a swelling that is seen as a defect for the entire industry And other defects. An electrolytic method for depositing copper, silver, or gold on a semiconductor wafer was disclosed in January 1993. On January 26, J.I. U.S. Pat. No. 5,256,274 issued to Poris ( '274 patent). In FIG. 1A of the '274 patent, "good" " A copper conductor with a seam is shown, with a description of "bad" in the center in FIG. 1B. Illustrated voided copper conductors are shown. This plating bath has about 90.0 water. g / l (12 ounces per gallon) CuSOFour, 5HTwoO, 10% by volume concentrated sulfur 50 ppm of chloride ions from acids, hydrochloric acid, and Technic Inc., P.O. Box 965, Pr 0.4% by volume TECHNI-COPPER W additive provided by Ovidence, RI 02901 including. The plating was selectively deposited through an inert mask. Disclosure of the invention For wiring in integrated circuits with void-free seamless conductors of submicron dimensions A method for fabricating a low cost, highly reliable Cu interconnect structure is described. this The method comprises depositing an insulating material on the wafer, depositing a conductor therein, and finally Submicron sized traces in insulating material to form lines or vias in Lithography to define and form holes or holes, seed layer or Depositing a thin conductive layer that acts as a plating base or Depositing conductors by vapor plating and individual lines or vias or Flatten the resulting structure to perform both electrical isolation or chemical mechanical Including polishing. The present invention further provides a method for forming a seed layer on a substrate having an insulating region and a conductive region. Step, forming a patterned resist layer on the seed layer, including additives Patterned from the bath Electroplating a conductive material on the seed layer not covered with dist, and Interconnect structure on the electronic device, including the steps of removing the patterned resist. A method for fabricating a structure is provided. The invention further comprises forming an insulating material on the substrate, wherein the interconnect conductor is formed. Lithography lines and / or vias to attach body material Defining and forming a conductive layer that acts as a plating base Step, forming a patterned resist layer on the plating base, addition Depositing the conductive material by electroplating from a bath containing the agent, and Seamless, void-free on electronic devices, including the step of removing dist A method for fabricating an interconnect structure having a conductor is provided. The present invention further provides a method for forming a seed layer on a substrate having an insulating region and a conductive region. Forming a blanket layer of conductive material from the bath containing the step, additives, Forming a patterned resist layer on the blanket layer; Removing conductive material where it is not covered by A method of forming an interconnect on an electronic device, comprising removing dist provide. The present invention is further formed by electroplating from a bath containing additives. C (less than 2% by weight), O (less than 1% by weight), N (less than 1% by weight), S (single %), And a small amount of material selected from the group consisting of Cl (less than 1% by weight). Containing Cu, An interconnect conductor on an electronic device is provided. Interconnect materials are commonly used to produce shiny, smooth, low stress deposits. Cu may be electroplated from a bath containing additives to be added. Cu from such a bath The speed of electroplating is greater deep within the cavity than elsewhere. Therefore This plating method has unique super-filling properties and cannot be obtained by any other method. Produces a seamless deposit without id. With Cu electroplated in this way Interconnect structure has been developed for electromigration High resistance and electromigration activation energy of 1.0 eV Equal to or greater than this. This conductor consists essentially of Cu and has C (less than 2% by weight). ), O (less than 1% by weight), N (less than 1% by weight), S (less than 1% by weight), and C 1 (less than 1% by weight) of small amounts of atomic and / or molecular fragments or both. Cu, which has high electromigration resistance, has low gloss and ductility. Power from a plating solution containing additives commonly used to produce strong plating deposits. Air plated. One object of the present invention is to place a Cu conductor such as an interconnect wiring on the center of the conductor. Electroplating without leaving any voids or voids. It is another object of the present invention that the conductors are different, such as less than 1 micron and more than 10 microns. Electroplating a copper conductor having a width and a substantially uniform fill thickness. And Conductor depth The contrast between width and width is equal to or greater than one. The contrast between via depth and width is It may exceed one. Other objects of the present invention are: 1) adhesion of a blanket of Cu by electrolytic plating, 2) Heavy machine manufacturing (two levels of metallization in one blanket deposition Method), and 3) the upper surface by a method such as chemical mechanical polishing. An object of the present invention is to reduce the manufacturing cost of an integrated circuit by the synergistic effect of the ability to planarize. BRIEF DESCRIPTION OF THE FIGURES These and other features, objects, and advantages of the present invention are set forth in the following detailed description of the invention. Will be apparent when read in conjunction with the drawings. 1 to 5 are cross-sectional views of the intermediate structure showing the formation of the interconnect wiring. FIG. 6 is a view showing a multi-stage wiring pattern formed in one plating step. FIG. 7 shows that the deposition rate deep inside the feature is greater than the deposition rate outside the feature. FIG. 2 is a diagram showing an initial stage of adhesion. FIG. 8 shows that the deposition rate inside the feature is greater than the deposition rate outside the feature. FIG. 9 is a diagram showing a late stage of adhesion. FIG. 9 shows that the deposition rate inside the feature is slower than the deposition rate outside the feature. FIG. 4 is a view showing an initial stage of adhesion. Figure 10 shows that the deposition rate inside the feature is outside the feature FIG. 5 shows a later stage of deposition, slower than the deposition speed on the side. FIG. 11 shows the initial stage of deposition where the deposition rates are the same inside and outside the feature. It is a figure showing a stage. FIG. 12 shows a later stage of deposition where the deposition rate is the same inside and outside the feature. It is a figure showing a stage. FIG. 13 is a sectional view of a series of plating profiles. FIG. 14 shows features of an electroplated feature using a plating bath without additives. It is sectional drawing. FIG. 15 is a cross section of a feature electroplated using a plating bath containing additives. FIG. FIG. 16 shows a substrate with submicron and wide cavities to be plated. It is sectional drawing. FIG. 17 shows the substrate of FIG. 16 which was subsequently plated in a wafer immersion plating bath. It is sectional drawing. FIG. 18 shows a meniscus for bringing the wafer surface into contact with the upper surface of the electrolyte or the meniscus. The substrate of FIG. 16 continuously plated in a scum-type plating tank (cup plating apparatus) FIG. FIGS. 19a to 19d show the grains in the same region of a plated Cu film having a thickness of 1 micron. Orientation map, particle contrast map, inverse pole figure And (111) pole figure. Particle size is about 1.4 micro And the crystal structure is random. 20a to 20d show PVD (physical vapor deposition, magnetic Same as Cu film Region particle orientation map, particle contrast map, inverse pole figure, and (111) FIG. With a particle size of about 0.4 microns, this film is strong (111) / It has a (100) crystal structure. 21a and 21b show a) Cu film of CVD and b) Cu of PVD. 5 shows a change with time of the resistance of plated Cu compared to a film. Resistance change during Cu line With the amount of electromigration damage to the substrate. Obviously plating Cu is CV Greatly improved electromigration behavior over D or PVD Cu Show. The activation energy of the plated Cu is 1.1 to 1.3 eV, and the C The value of u is quite low (0.7-0.8 eV). 22 to 26 are sectional views showing plating through a mask on a flat base. It is. FIGS. 27-31 show plating through a mask on a perforated base. FIG. Figures 32 to 35 show blanket plating and the subsequent pattern It is sectional drawing which shows an etching. BEST MODE FOR CARRYING OUT THE INVENTION Damascene plating involves plating over the entire wafer surface, followed by To perform a planarization process to separate and define the keys. Before plating, A plating base is attached to the entire wiring pattern defined by the wire. Improve adhesion A layer that prevents the interaction and diffusion of the conductor and insulator is placed between the plating base and the insulator. Attach. Schematic illustrations of the present invention are shown in FIGS. First etching / flat Insulator layer (silicon oxide, polymer) covered with support layers (silicon nitride) 2 and 7 1 is deposited on a wafer 8 and a resist pattern 3 is formed on the coated insulator. To transfer it to the insulator, followed by deposition of barrier material 4 and seed layer (Cu) 5 And electroplate Cu6 to fill all features and flatten The leverage structure is brought to its final shape as shown in FIG. Risog as shown in Fig. 6 It is possible to define a multi-level pattern on the insulator with luffy, The same sequence of layer deposition takes place in the strike-saving manufacturing method. To avoid the formation of voids or seams in Cu6, the electroplating rate is Must be larger at low or deep points in the feature than elsewhere. this thing FIGS. 7 to 12 show three possible cases of metal deposition. In the first case, shown in FIGS. 7 and 8, the use of additives in the plating bath Metal deposition within feature 11 is faster than at point 12 outside feature 11, As shown in FIG. 8, seamless deposits without voids (super filling )) Is obtained. The preferential adhesion inside the feature is due to the additive This may be because the movement speed is low, which increases the local rate of Cu deposition. Special In addition, the inner corners have the lowest additive transfer rate and therefore the highest copper deposition rate. You. In the second case, shown in FIGS. 9 and 10, within the low point 16 of the feature 14 The deposition in the bath is performed from a bath with a high degree of ion depletion, Metal deposition inside feature 14 is slower than point 15 outside feature 14 and void And high resistivity lines or vias are produced. Higher ion deficiency Locally high overvoltages of the deposition reaction in the bath. In FIG. 11 and FIG. In the third case shown, there is no local ion depletion in the liquid plating bath and the additive And all its advantages (preferential adhesion on internal features) Where the deposition rate is at point 18 inside feature 17 and at point 18 outside feature 17 Equal (conformal filling). Almost satisfactory adhesion is obtained by conformal adhesion, but high aspect ratio The seam 19 in the Cu metal 6 is inevitable in the line and the via having the same ratio. Concave Conformal filling is not possible with the profile and voids occur. As shown in FIG. 7 and FIG. Plating with superfilling is a necessary and preferred method for the damascene process Is clear. Electroplating from a properly formulated solution is shown in FIGS. 7 and 8. Is one of the best ways to achieve the type of deposition shown in FIG. Super filling and its The relevance for Cu metallization is completely unknown, for example, According to Li et al.'S paper, the via filling capacity of electrolytic Cu plating is "very poor". Says. If super-filling is performed with additives in the plating bath, dielectric As shown in FIG. 13, the upper part of the layer 1 Even if features or cavities 22 occur that are narrower than the bottom, It is possible to create muscular lines and vias. Electric meme according to the present invention The best is to get seamless lines and vias without voids One of the methods. Other depositions, such as CVD, which at best result in conformal shapes The method is such a lithographic defect, especially narrower above the bottom and if the sidewalls 23 An angle of 0 to 20 ° is shown as indicated by a reference line 24 and an arrow 27 perpendicular to the upper surface 26. When there are features or cavities 22 in the dielectric 1 to form, Inevitable defects are inevitable. A solution containing additives commonly used to create flat deposits on rough surfaces Copper plating achieves the superfill required to fill submicron cavities Can be used to One suitable additive system is New Haven, Connecticut. Commercially available from Enthone-OMI, Inc., known as the SelRex Cubath M System ing. Manufacturers call these additives MHy. Another suitable additive system is Commercially available from LeaRonal, Inc. of Freeport, New York, Copper Gleam 2 Also known as the 001 series. The additive is manufactured by Copper Gleam 2001 Carrier, Co. Called pper Gleam 2001-HTL and Copper Gleam 2001 Leveller. Also Another suitable additive system is Atotech USA, Inc. of State Park, PA. Commercially available and known as the Cupracid HS system. Manufacturing of this type of additive Are Cupracid Brightener and Cupracid HS We call it Basic Leveller. Examples of specific additives that can be added to the baths of the present invention are described in several patents. It is listed. The late "HG Creutz et al.," Issued August 29, 1978. U.S. Pat.No. 4,110,176 entitled "Electrodeposition of Copper" Bright and highly ductile as a reaction product from the aqueous acidic copper plating bath, low stress and flat Polyalkanols such as quaternary ammonium salts give good copper deposits The use of a bath additive is described, the details of which are incorporated herein by reference. A. Watson et al., March 15, 1983, “Acid Copper Elec. troplating Baths Containing Brightening and Leveling Additives '' U.S. Pat. No. 4,376,685 describes as a reaction product from an aqueous acidic copper plating bath. Such as alkylated polyalkylenimines that give glossy and flat copper electrolytic deposits It describes the use of plating bath additives and is incorporated herein by reference. You. W. "Aqueous Acidic Ba" issued by Dahms et al. On December 4, 1990. th for Electrochemical Deposition of a Shiny and Tear-free Copper Coatin U.S. Pat. No. 4,975,159 entitled "g and Method of Using Same" An amount of at least one substituted alkoxylated lac to optimize the gloss and ductility of the deposited copper Addition of organic additives containing octamate as an amide group-containing compound to aqueous acidic bath And incorporated herein by reference. US Patent Table I of 4975159 lists some of the alga that can be added to the baths of the present invention. Coxylated lactams are listed. Table II can be added to the bath of the present invention. Some having water-soluble groups such as 3-mercaptopropane-1-sulfonic acid Are listed. Table III shows the surfactants used in the baths of the present invention. Some organic compounds such as polyethylene glycol that can be added It is listed. HG Kreuz et al., “Electrodeposition of Cop” issued on November 6, 1973. No. 3,770,598, entitled "Per from Acid Baths," Gloss-increasing amounts of reaction formation to form quaternary nitrogen from renimine and alkylating agent , Organic sulfur compound having at least one sulfone group, and polypropylene Ductile and shiny copper containing dissolved polyethers such as len glycol The baths for obtaining are described and this patent is incorporated herein by reference. HG Kreuz et al., "Electrodeposition of Cop" issued on June 27, 1967. U.S. Pat. No. 3,328,273 entitled "Per from Acid Baths"1and RTwoAre the same or different polymethylene groups or alkyne groups having 1 to 6 carbon atoms, X is A hydrogen or sulfone group, formula XR wherein n is an integer of 2-51− (Sn) -RTwo-SOThree Obtains glossy and low-stressed deposits containing H organic sulfur compounds with excellent flatness Describes a bath of copper sulphate and fluoroborate for US Pat. Are incorporated herein. In addition, these baths are polyether Substances, organic sulfides having adjacent sulfur atoms, and phenazine dyes Can be. Table I of U.S. Pat. No. 3,328,273 can be added to the bath of the present invention. Several polysulfide compounds are listed. Table II shows the baths of the present invention. Some polyethers that can be added to the list are listed. Additives are added to the bath to achieve various purposes. Bath for copper salts and mineral acids Can be included. Particle size larger than film thickness or randomly oriented particles Additives can be included so that a specific film microstructure including Wear. In addition, a component containing an atom selected from the group consisting of C, O, N, S, and Cl. Incorporation of the metal fragments into the conductor material to improve the electromigration resistance from pure copper Additives can be added to the bath to increase the size. Additionally, the film thickness or run Certain film microstructures, including larger particle sizes compared to dam-oriented particles The electromigration behavior is improved over non-electroplated copper Additives can also be added to the bath. FIG. 14 shows a conventional method containing 0.3 M cupric sulfate and 10% by volume sulfuric acid. FIG. 4 shows a cross-sectional view of the cavity filling behavior of the solution. Before the cavity is completely filled The plating was interrupted to measure the adhesion thickness of the features at various locations, Thus, the type of filling was determined. It was found that a conformal deposit of Cu30 was obtained. Was. However, chloride ion and M The deposit obtained with the addition of the Hy additive showed superfilling as shown in FIG. H The deposition rate deeper in the feature is greater than elsewhere, and is ultimately shown in FIG. The deposit of Cu36 has a higher plating rate inside the feature than outside the feature. It is seamless without voids. The MHy concentration that causes superfilling is about 0.1 to about 2 . It is in the range of 5% by volume. The chloride ion concentration is in the range of 10 to 300 ppm. Copper sulfate in the range of 0.1-0.4M, sulfuric acid in the range of 10-20% by volume, chlorine in 1% 0-300 ppm, LeaRonal additive Copper Gleam 2001 Carrier 0.1 ~ 1% by volume, Copper Gleam 2001 HTL in the range of 0.1 ~ 1% by volume, Copper Gleam 2001 Leveller solution containing 0.1 to 1% by volume of similar volume Fruit is obtained. Finally, copper sulphate, sulfuric acid, chloride ions and Atotech from the above ranges Additives Cupracid Brightener in the range of 0.5-3% by volume, Cupracid HS Basic Lev Similar superfilling results can be obtained from solutions containing eller in the range of 0.01-0.5% by volume. Can be The plating method using additives described so far is described in P. May 17, 1994. . U.S. Patent Nos. 5,516,412 and 5312 to Andricacos et al. No. 532 and U.S. Pat. No. 3,652,442. When carried out in conventional plating cells, such as those with sub-micron high aspect ratio This results in overfilling of the tea or cavity. However, the substrate surface must be free of electrolyte. Only in contact with and support Plating cell, for example, July 13, 1982, incorporated herein by reference. Issued S. Aigo is disclosed in U.S. Pat. No. 4,339,319 to Aigo. Performing this method in a plating cell has the following additional benefits: The profit Benefits can be between narrow (sub-micron) features or cavities. Superfilling of a wide cavity in the range of 1 to 100 microns with potential. In plating cells where the substrate is immersed in the electrolyte, a wide range of Small features have narrow features with a width of less than 1 micron, such as 0.1 micron or more. Feature fills slower than the feature, so wide features are recessed in the top plating surface Longer plating and polishing times are required to create a planarized structure I do. In contrast, in a cup plating cell, the substrate surface to be plated during plating is When the surface is held in contact with the electrolyte meniscus, Cavities with widely differing widths, such as lon or more, are quickly and uniformly filled at the same speed It is. The electrolyte meniscus is the curved upper surface of the liquid column. This curved top surface is As a result, it becomes convex due to a liquid flow such as a rising liquid. FIG. 16 shows surface features or cavities formed for damascene wiring. Substrate 6 having an upper layer of a dielectric 61 such as silicon dioxide with embedded 62 or 63 0 is a sectional view. The cavity 62 has a width of less than 1 micron, and the cavity 63 has a width of 1 to 100 micron. Ron has a width in the range. Liner 64 adheres to dielectric 61 and later plated To provide a diffusion barrier for the metal. The liner 64 works as a plating base for electroplating. Can be made conductive and add another plating base layer You can also. FIG. 17 shows a wide key filled with cavities 62, plated with immersion type cells. Disconnection of the substrate 60 having sufficient metal electrolytic deposit 66 to fill the cavity 63; FIG. In FIG. 17, the wide features 63 are narrow or sub-micron. Is slower to fill than feature 62. The upper surface 67 corresponds to the average height of the metal 66. And has a depression 68 above the feature 63. In FIGS. 17 and 18, functions corresponding to the devices in FIGS. 16 and 17 are shown. The same symbols are used for them. FIG. 18 shows a cavity 62 plated with a meniscus-type cup plating cell. Of metal 66, which may be sufficient Cu to fill wide cavity 63 It is sectional drawing of the board | substrate 60 which has an attachment. As shown in FIG. 18, the substrate is a bath surface Can be placed in contact with the surface. The bath can be fluidized at the bath surface. In FIG. 18, the wide feature 63 fills at the same speed as the narrow feature 62. Is filled. The upper surface 69 features a very small depression with respect to the average height of the metal 66. On the key 63. Therefore, plating takes place in a cup plating cell and narrow features and wide Aspects of the present invention are described that achieve even superfilling of the features. Meniscus The excellent performance of the above is that the concentration of surfactant additive molecules at the gas-liquid interface is higher, And it is probably due to the different orientation. These molecules are guided by the substrate. May start redistribution when plugged in, but probably during the plating time of a few minutes. The persistent effect persists. The electroplated Cu metal 66 shown in FIGS. 17 and 18 consists essentially of Cu. But O (less than 1% by weight), N (less than 1% by weight), S (less than 1% by weight), or C (less than 2% by weight) containing a small amount of atomic or molecular fragments containing C (less than 1% by weight). Or both. These additional components are caused by the decomposition of additives. And then introduced into the attachment 66 in the form of molecular fragments rather than atoms. Will be Chlorine is co-adsorbed by a synergistic action that activates the action of the additive. The result As a result, these inclusions are located at the grain boundaries and thus affect the resistivity of the plated metal. It is considered not to give. Actually, the specific resistance measurement result of the plated Cu is 2 μΩc. m. In addition, since the same molecule is present at the grain boundary of Cu, the same molecule is attached by another method. Much better electromigration resistance than pure copper It is thought to give. Electroplated Cu particle size is generally generated by other Cu deposition techniques Greater than (see FIGS. 19a-19d and 20a-20d) See). Figure 19a Figure 19d shows the grain orientation map of the same region of a 1 micron thick Cu film. , Particle contrast map, inverse pole figure, and (111) pole figure. particle The size is about 1.4 microns and the crystal structure is random. FIG. 20a to FIG. FIG. 0d shows the particle orientation pattern of the same region of the Cu film by PVD having a thickness of 1 micron. FIG. 3 is a top view, a particle contrast map, an inverse pole figure, and a (111) pole figure. With a particle size of about 0.4 microns, this film has a strong (111) / (100) bond. It has a crystalline structure. The crystallographic orientation (also known as texture) of plated Cu is higher than that of unplated Cu film. It is fairly random (Figs. 19a-d and Figs. 20a-d). 20d). This random orientation is known as an inverse pole figure or a (111) pole figure (first (See FIGS. 9a to 19d). this is Substantially different from that seen with the unplated Cu film. For example, this PVD Cu 20a to 20a with substantial (100) and (111) texture in the membrane See figure d. The electromigration resistance of electroplated Cu and pure Cu is MRS Bulletin 18: 6 (June 1993) and 19: 8 (19 Aug. 1994), as measured by the method incorporated herein by reference. Is a function of the activation energy to be applied. The activation energy of electroplated Cu is 1 . It is equal to or greater than 0 eV. In addition, 21a and 21b show a comparison of the drift speed of the plating film with respect to the PVD film. Show. Clearly, plated Cu shows little change in resistance over time, The resistance of the Cu film increases dramatically. The change in resistance depends on the electromigration in the Cu line. It is related to the amount of damage due to migration. Obviously, the plating Cu is PVD Cu. It has much improved electromigration behavior. Cu plating The activation energy is 1.1 to 1.3 eV, but the activation energy of Cu of PVD is Energy is quite low (0.7-0.8 eV). The value of the present invention goes beyond the implementation of the damascene structure. C, O, N, S, and With the presence of atomic or molecular fragments containing Cl and Cl or both The increase in resistance to the 22 and 27 through FIG. 27 through FIG. By plating through a mask on a perforated base as shown in Figure 31 Or as shown in FIGS. 22, 23 and 32 to 35. Conductor elements fabricated by performing patterned etching following ket plating Children are equally advantageous. A method of plating through a mask on a flat base is shown in FIGS. You. FIG. 22 shows the insulating layer 1. FIG. 23 shows a seed layer formed on the insulating layer 1. (Cu) 5 is shown. Barrier material 4 (not shown) is placed between insulating layer 1 and seed layer 5. May be. FIG. 24 shows patterned on seed layer 5 The resist 71 is shown. FIG. 25 shows Cu after electroplating through resist 71. 6 is shown. FIG. 26 shows a place where the resist 71 is removed and not protected by Cu6. FIG. 25 shows the structure of FIG. 25 from which the seed layer 5 has been removed. FIG. 26 is patterned 1 shows a patterned Cu layer 6 above a seed layer 5. FIGS. 22 and 27 show a method of plating through a mask on a base having holes. To Figure 31. FIG. 22 shows the insulating layer 1. FIG. 27 shows the shape in the insulating layer 1. Shows the resulting channel 72. FIG. 28 shows a seed layer ( Cu) 5. Barrier material 4 (not shown) is formed below seed layer (Cu) 5 You can also. FIG. 29 shows a patterned resist 71 on the seed layer 5. Show. FIG. 30 is attached by plating through a mask or resist 71. The Cu 6 in the channel 72 and on the seed layer 5 is shown. Fig. 31 is Regis The seed 71 is removed, and the seed layer 5 is removed from the portions not protected by Cu 6. u6 is shown. The superfill attribute of the plating method of the present invention leaves voids or seams. To fill cavities or features in perforated bases without having to Note that Blanket plating followed by pattern etching process on insulating layer 22, 23, and 32 to 32 to FIG. It is shown in FIG. FIG. 22 shows the insulating layer 1. FIG. 23 shows the structure formed on the insulating layer 1. The barrier layer 4 shown in FIG. Seed layer (Cu) 5 on barrier layer 4 Formed on the surface. The blanket layer 76 of Cu is a seed layer as shown in FIG. 5 by electroplating. The resist layer 71 is a blanket Formed on layer 76 and patterned lithographically as shown in FIG. It is. FIG. 34 shows the etching of a place not protected by the resist 71. Or blanket layer 76 patterned by removal by another method. Thirty fifth The figure shows the patterned blanket layer 76 with the resist 71 removed. 2 to 15 and FIGS. 22 to 35 refer to the previous figures or FIGS. Similar names are used for the corresponding functions of the device of FIG. Method of making an interconnect structure on an electronic device, and C, O, N, S, and C Electromigration resistance due to atomic or molecular fragments or both It has a large particle size and random crystal orientation compared to the film thickness. A Cu conductor with defined microstructure features is described and illustrated, but is attached hereto. Modifications without departing from the broad scope of the invention, which is limited only by the following claims. It will be apparent to those skilled in the art that modifications and variations are possible.
【手続補正書】 【提出日】平成１１年７月１４日（１９９９．７．１４） 【補正内容】 （1）特許請求の範囲を別紙のとおりに補正する。 （2）明細書第１３頁第３行乃至第４行の「３−メルカプトプロパン−１−スル ホン酸などの水溶性基を有する」を「３−メルカプトプロパン−１−スルホン酸 、チオグリコール酸、エチレンジチオジプロピルスルホン酸、３−（ベンズチア ゾール２−チオ）プロピルスルホン酸、Ｎ、Ｎ−ジメチルジチオカルバミン酸な どの水溶性基を有する」に補正する。 （3）明細書第１３頁第６行乃至第７行の「ポリエチレングリコールなどのいく つかの有機化合物をリストしてある。」を、「ポリエチレングリコール、ポリビ ニルアルコール、ポリプロピレングリコール、カルボキシメチルセルローズなど のいくつかの有機化合物をリストしてある。」に補正する。 （4）明細書第１４頁第６行及び第７行の間に、「本発明の浴に添加することが できる添加剤として、置換または非置換のピリジンまたはフタロシアニンなどの 有機窒素化合物がある。」を追加する。 別紙 請求の範囲 １．電子デバイス上にボイドのないシームレスな導体を有する相互接続構造を製 作する方法であって、 基板上にめっきベースの働きをする導電層を形成するステップ、及び、 添加剤を含む浴からの電気めっきによって、前記導電層の上に前記導体の材料 を付着するステップ、 を含む方法。 ２．電子デバイス上にボイドのないシームレスな導体を有する相互接続構造を製 作する方法であって、 基板上に絶縁材料を形成するステップ、 前記絶縁材料中に、相互接続導体材料を付着するラインまたはバイアあるいは その両方用のリセスをリソグラフィによって画定し形成するステップ、 前記絶緑材料上にめっきベースの働きをする導電層を形成するステップ、 添加剤を含む浴からの電気めっきによって前記導体材料を付着するステップ、 および 得られた構造を平坦化して個々のラインまたはバイアあるいはその両方の電気 的分離を実施するステップ、 を含む方法。 ３．電子デバイス上に相互接続構造を製作する方法であって、 絶縁領域および導電領域を有する基板上にシード層を付着するステップ、 前記シード層の上にパターン化されたレジスト層を形成するステップ、 前記のパターン化されたレジストで覆われていない前記シード層の上に添加剤 を含む浴から導電材料を電気めっきするステップ、および 前記のパターン化されたレジストを除去するステップ を含む方法。 ４．電子デバイス上にボイドのないシームレスな導体を有する相互接続構造を製 作する方法であって、 基板上に絶縁材料を付着するステップ、 相互接続導体材料が付着されるラインまたはバイアあるいはその両方をリソグ ラフィによって画定し形成するステップ、 めっきベースとして働く導電層を形成するステップ、 前記めっきベース上にパターン化されたレジスト層を形成するステップ、 添加剤を含む浴からの電気めっきによって前記導電材料を付着するステップ、 および 前記パターン化されたレジストを除去するステップ を含む方法。 ５．相互接続構造を電子デバイス上に製作する方法であって、 絶縁領域および導電領域を有する基板上にシード層を付着するステップ、 前記シード層上に添加物を含む浴から導体材料のブランケット層を形成するス テップ、 前記ブランケット層上にパターン化レジスト層を形成するステップ、 前記パターン化レジストで覆われていない場所の前記導体材料を除去するステ ップ、および 前記パターン化レジストを除去するステップ、 を含む方法。 ６．前記導体の材料はＣｕである、請求項１ないし５のいずれか１つに記載の方 法。 ７．前記添加剤は、前記導体の材料中に、Ｃ（２重量％未満）、Ｏ（１重量％未 満）、Ｎ（１重量％未満）、Ｓ（１重量％未満）、およびＣｌ（１重量％未満） からなる群から選択された原子を含む、顕著であるが少量の原子または分子断片 あるいはその両方を取り込むためのものである、請求項６に記載の方法。 ８．前記添加剤は、膜厚またはランダムに配向した粒子あるいはその両方に比し て大きい粒子サイズを含む特定の膜微細構造を前記導体内で生じるためのもので ある、請求項６に記載の方法。 ９．前記添加剤は、エレクトロマイグレーションの抵抗が純Ｃｕより強化される ように、Ｃ、Ｏ、Ｎ、Ｓ、およびＣｌを含む群から選択された原子を含む分子断 片を前記導体材料中に取り込むためのものである、請求項６に記載の方法。 １０．前記添加剤は、エレクトロマイグレーション挙動が非電気めっきＣｕより 改善されるように、膜厚またはランダムに配向した粒子あるいはその両方に比し て大きい粒子サイズを含む特定の膜微細構造を前記導体内で生じるためのもので ある、請求項６に記載の方法。 １１．前記浴は、光沢のある平坦で低応力の付着物を生成するために、通常用い られる添加剤をさらに含む、請求項６に記載の方法。 １２．前記導体の深さと幅の比が１に等しいかより大きい、請求項１１に記載の 方法。 １３．前記導体は深さと幅の比が１を超えるバイアである、請求項１１に記載の 方法。 １４．前記付着ステップが、前記基板の上面を前記浴の表面に接触して置くステ ップをさらに含む、請求項１ないし５のいずれか１つに記載の方法。 １５．前記付着ステップが、前記浴の前記表面で前記浴を流動させるステップを さらに含む、請求項１４に記載の方法。 １６．前記付着ステップは、カップめっき装置を用いて電気めっきする、請求項 １ないし５のいずれか１つに記載の方法。 １７．銅塩、鉱酸、並びに、水溶性の基を有する有機イオウ化合物、浴に可溶な 高分子量酸素含有化合物、浴に可溶なポリエーテル化合物、および少なくとも１ 個のイオウ原子を含んでもよい浴に可溶な有機窒素化合物からなる群から選択さ れた１種または複数の添加剤を含む、めっき溶液から電気めっきするステップを さらに含む、請求項１ないし５のいずれか１つに記載の方法。 １８．前記めっき溶液が１０〜３００ｐｐｍの範囲の少量の塩素イオンを含む、 請求項１７に記載の方法。 １９．前記Ｃｕ塩が硫酸第二鉄である、請求項１７に記載の方法。 ２０．前記鉱酸が硫酸である、請求項１７に記載の方法。 ２１．前記有機イオウ化合物が少なくとも１個のスルホン基を有する、請求項１ ７に記載の方法。 ２２．前記有機イオウ化合物が少なくとも２個の隣接するイオウ原子を有する、 請求項１７に記載の方法。 ２３．前記イオウ化合物がメルカプトプロパンスルホン酸、チオグリコール酸、 メルカプトベンズチオゾール−Ｓ−プロパンスルホン酸、およびエチレンジチオ ジプロピルスルホン酸、ジチオカルバミン酸、前記化合物のアルカリ金属塩、お よび前記化合物のアミン塩からなる群から選択される、請求項１７に記載の方法 。 ２４．前記有機イオウ化合物が式Ｘ−Ｒ１−（Ｓｎ）−Ｒ２−ＳＯ３Ｈを有し、 式中、Ｒ基が同じまたは異なり、少なくとも１つの炭素原子を有し、Ｘが水素と スルホン基からなる群から選択され、ｎが２〜５である、請求項１７に記載の方 法。 ２５．前記酸素含有化合物が、ポリエチレングリコール、ポリビニルアルコール 、ポリプロピレングリコール、およびカルボキシメチルセルローズからなる群か ら選択される、請求項１７に記載の方法。 ２６．前記有機窒素化合物が、ピリジンおよび置換ピリジン、アミド、第四級ア ンモニウム塩、イミン、フタロシアニンおよび置換フタロシアニン、フェナジン 、およびラクタムからなる群から選択される、請求項１７に記載の方法。 ２７．電子デバイス上の相互接続に用いられる導体であって、添加剤を含む浴か らの電気めっきによって形成された、Ｃ（２重量％未満）、Ｏ（１重量％未満） 、Ｎ（１重量％未満）、Ｓ（１重量％未満）、およびＣｌ（１重量％未満）から なる群から選択された原子または前記原子を含む分子断片あるいはその両方取り 込んだＣｕを含む導体。 ２８．膜厚またはランダムに配向された粒子あるいはその両方に比して大きい粒 子サイズを含む特定の膜微細構造を含む、請求項２７に記載の導体。 ２９．前記導体が１．０ｅＶに等しいかそれより大きいエレクトロマイグレーシ ョンの活性化エネルギーを有し、さらに前記エレクトロマイグレーション挙動が 非電気めっきＣｕより強化されるように、膜厚またはランダムに配向した粒子あ るいはその両方に比して大きい粒子サイズを含む特定の膜微細構造を含む、請求 項２７に記載の導体。 ３０．電子デバイス上の相互接続に用いられる導体であって、実質的に平坦な上 面を有し、リセスのパターンを有する誘電層を含み、 前記リセスが、前記上面において１マイクロメートル未満の幅を有し、 前記リセスが添加剤を含む浴からの電気めっきによって連続した金属で充填さ れ、前記金属が銅を含む導体。 ３１．前記リセスが１と等しいかそれより大きい深さと幅の比を有する、請求項 ３０に記載の導体。 ３２．前記リセスが前記誘電層上のリセス上にめっきベースとして働く導電層を 有する、請求項３０に記載の導体。 ３３．前記リセス内の前記導電層と前記誘電層との間に金属ライナをさらに含む 、請求項３０に記載の導体。[Procedure amendment] [Submission date] July 14, 1999 (July 14, 1999) [Correction contents] (1) The claims are amended as shown in the attached sheet. (2) “3-Mercaptopropane-1-sul” on page 13, lines 3 to 4 of the specification. Having a water-soluble group such as sulfonic acid) as "3-mercaptopropane-1-sulfonic acid" Thioglycolic acid, ethylenedithiodipropylsulfonic acid, 3- (benzthia Sol 2-thio) propylsulfonic acid, N, N-dimethyldithiocarbamic acid Which has a water-soluble group. " (3) P.13, lines 6 to 7 Some organic compounds are listed. To "polyethylene glycol, Nyl alcohol, polypropylene glycol, carboxymethyl cellulose, etc. Some organic compounds are listed. To "." (4) Between page 6, lines 7 and 7 of the description, Possible additives include substituted or unsubstituted pyridines or phthalocyanines such as There are organic nitrogen compounds. ". Attachment The scope of the claims 1. Fabrication of interconnect structure with void-free seamless conductors on electronic devices How to make Forming a conductive layer serving as a plating base on the substrate; and The material of the conductor on the conductive layer by electroplating from a bath containing additives Attaching step, A method that includes 2. Fabrication of interconnect structure with void-free seamless conductors on electronic devices How to make Forming an insulating material on the substrate, Lines or vias for depositing interconnect conductor material in said insulating material or Lithographically defining and forming recesses for both, Forming a conductive layer serving as a plating base on the green material; Depositing said conductive material by electroplating from a bath containing additives; and The resulting structure is flattened to provide individual line and / or via electrical Performing a spatial separation, A method that includes 3. A method of fabricating an interconnect structure on an electronic device, comprising: Depositing a seed layer on a substrate having an insulating region and a conductive region; Forming a patterned resist layer on the seed layer; An additive on the seed layer not covered with the patterned resist Electroplating a conductive material from a bath comprising: Removing said patterned resist A method that includes 4. Fabrication of interconnect structure with void-free seamless conductors on electronic devices How to make Depositing an insulating material on the substrate, Risog the lines and / or vias on which the interconnect conductor material is deposited Defining and forming by luffy, Forming a conductive layer that acts as a plating base, Forming a patterned resist layer on the plating base, Depositing said conductive material by electroplating from a bath containing additives; and Removing the patterned resist A method that includes 5. A method of fabricating an interconnect structure on an electronic device, comprising: Depositing a seed layer on a substrate having an insulating region and a conductive region; Forming a blanket layer of conductive material from a bath containing additives on the seed layer; Tep, Forming a patterned resist layer on the blanket layer, Removing the conductive material at locations not covered by the patterned resist. Up, and Removing the patterned resist; A method that includes 6. The method according to claim 1, wherein a material of the conductor is Cu. Law. 7. The additive contains C (less than 2% by weight) and O (less than 1% by weight) in the conductor material. Full), N (less than 1% by weight), S (less than 1% by weight), and Cl (less than 1% by weight) A significant but small amount of atoms or molecular fragments comprising an atom selected from the group consisting of: 7. The method according to claim 6, wherein the method is for capturing both or both. 8. The additives may be present in film thickness or randomly oriented particles or both. For producing a specific film microstructure containing large particle sizes in the conductor. 7. The method of claim 6, wherein the method comprises: 9. The additive enhances electromigration resistance over pure Cu Thus, a molecular fragment comprising an atom selected from the group comprising C, O, N, S, and Cl. 7. The method of claim 6, wherein a piece is incorporated into the conductive material. 10. The additive has an electromigration behavior higher than that of non-electroplated Cu. To improve film thickness and / or randomly oriented particles, or both. For producing a specific film microstructure containing large particle sizes in the conductor. 7. The method of claim 6, wherein the method comprises: 11. The bath is typically used to produce a glossy, flat, low stress deposit. 7. The method of claim 6, further comprising an additive. 12. The conductor of claim 11, wherein the ratio of the depth to the width of the conductor is equal to or greater than one. Method. 13. 12. The conductor of claim 11, wherein the conductor is a via having a depth to width ratio of greater than one. Method. 14． The step of depositing comprises placing the top surface of the substrate in contact with the surface of the bath. The method according to claim 1, further comprising a step. 15. Said depositing comprises flowing the bath at the surface of the bath. 15. The method of claim 14, further comprising: 16. The adhesion step, electroplating using a cup plating apparatus, claim 6. The method according to any one of 1 to 5. 17． Copper salts, mineral acids, and organic sulfur compounds with water-soluble groups A high molecular weight oxygen containing compound, a bath soluble polyether compound, and at least one Selected from the group consisting of bath-soluble organic nitrogen compounds that may contain sulfur atoms Electroplating from a plating solution containing one or more selected additives. The method according to any one of claims 1 to 5, further comprising: 18. The plating solution contains a small amount of chlorine ions in the range of 10 to 300 ppm, The method according to claim 17. 19. 18. The method according to claim 17, wherein said Cu salt is ferric sulfate. 20. The method according to claim 17, wherein the mineral acid is sulfuric acid. 21. 2. The organic sulfur compound has at least one sulfone group. 7. The method according to 7. 22. The organic sulfur compound has at least two adjacent sulfur atoms; The method according to claim 17. 23. The sulfur compound is mercaptopropanesulfonic acid, thioglycolic acid, Mercaptobenzthiol-S-propanesulfonic acid, and ethylenedithio Dipropylsulfonic acid, dithiocarbamic acid, alkali metal salts of the above compounds, and 18. The method of claim 17, wherein the method is selected from the group consisting of: and an amine salt of the compound. . 24. The organic sulfur compound has the formula XR1- (Sn) -R2-SO3H; Wherein the R groups are the same or different and have at least one carbon atom and X is hydrogen 18. The method according to claim 17, wherein n is 2 to 5 selected from the group consisting of sulfone groups. Law. 25. The oxygen-containing compound is polyethylene glycol, polyvinyl alcohol , Polypropylene glycol, and carboxymethyl cellulose 18. The method of claim 17, wherein the method is selected from: 26. The organic nitrogen compound is pyridine and substituted pyridine, amide, quaternary amine. Ammonium salts, imines, phthalocyanines and substituted phthalocyanines, phenazines 18. The method of claim 17, wherein the method is selected from the group consisting of: and lactam. 27. A conductor used for interconnects on electronic devices that contains a bath containing additives C (less than 2% by weight), O (less than 1% by weight) formed by electroplating , N (less than 1% by weight), S (less than 1% by weight), and Cl (less than 1% by weight) Atoms selected from the group consisting of: and / or molecular fragments containing said atoms. Conductor containing embedded Cu. 28. Larger particles than film thickness and / or randomly oriented particles 28. The conductor of claim 27, wherein the conductor comprises a specific film microstructure, including child size. 29. The conductor has an electromigration equal to or greater than 1.0 eV; And the electromigration behavior Films or particles that are randomly oriented to be stronger than non-electroplated Cu Or a specific film microstructure with a larger particle size compared to both. Item 28. The conductor according to Item 27. 30. A conductor used for interconnection on electronic devices that is substantially flat A dielectric layer having a surface and having a pattern of recesses, The recess has a width of less than 1 micrometer on the top surface; The recess is filled with continuous metal by electroplating from a bath containing the additive. A conductor, wherein the metal comprises copper. 31. The recess may have a depth-to-width ratio equal to or greater than one. 30. The conductor according to 30. 32. The recess forms a conductive layer serving as a plating base on the recess on the dielectric layer. 31. The conductor of claim 30, comprising: 33. A metal liner between the conductive layer and the dielectric layer in the recess; A conductor according to claim 30.
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，Ｓ Ｚ，ＵＧ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ， ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，Ｇ Ｅ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ， ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，Ｐ Ｌ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ， ＶＮ (72)発明者 デリジアンニ、ハリクリア アメリカ合衆国ニューヨーク州エッジウオ ーター、グランド・コーヴ・ウエイ・サウ ス 34 (72)発明者 デュコヴィッチ、ジョン、オーエン アメリカ合衆国ニューヨーク州プレゼント ヴィレ、エッジウッド・アヴェニュー 180 (72)発明者 ホーカンス、ウイルマ、ジェイ アメリカ合衆国ニューヨーク州オシニン グ、ウッズ・ブロック・サークル ９―１ (72)発明者 ウゾー、シプリアン、エメカ アメリカ合衆国ニューヨーク州ホープウエ ル・ジャンクション、ブリッジ・ストリー ト 657 (72)発明者 ウォン、クォン、ホン アメリカ合衆国ニューヨーク州、ワッピン ガーズ・フォールズ、マイナ・ドライブ 42 (72)発明者 フー、チャオ クン アメリカ合衆国ニューヨーク州ソマーズ、 バトラー・ヒル・ロード 26 (72)発明者 エーデルシュタイン、ダニエル、チャール ズ アメリカ合衆国ニューヨーク州ニュー・ロ ッシェル、グラマシー・プレース 15 (72)発明者 ロッドベル、ケネス、パーカー アメリカ合衆国ニューヨーク州ポークァ グ、レオ・レーン ３ (72)発明者 ハード、ジェフリー、ルイス アメリカ合衆国ニューヨーク州マーボロ、 リザーバー・ロード 192────────────────────────────────────────────────── ─── Continuation of front page (81) Designated countries EP (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, L U, MC, NL, PT, SE), OA (BF, BJ, CF) , CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG), AP (KE, LS, MW, SD, S Z, UG), EA (AM, AZ, BY, KG, KZ, MD , RU, TJ, TM), AL, AM, AT, AU, AZ , BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, G E, HU, IL, IS, JP, KE, KG, KP, KR , KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, P L, PT, RO, RU, SD, SE, SG, SI, SK , TJ, TM, TR, TT, UA, UG, US, UZ, VN (72) Inventor Delizianni, Hariclear Edgewater, New York, United States , Grand Cove Way Sau S 34 (72) Inventor Dukovich, John, Owen United States New York Present Ville, Edgewood Avenue 180 (72) Inventor Hawkance, Wilma, Jay Osinin, New York, United States , Woods Block Circle 9-1 (72) Inventor Uzo, Cyprien, Emmec Hope, New York, United States Le Junction, Bridge Story G 657 (72) Inventors Wong, Kwon, Hong Wappin, New York, United States Gards Falls, Minor Drive 42 (72) Inventors Fu, Chao Khun Somers, New York, USA Butler Hill Road 26 (72) Inventors Edelstein, Daniel, Charles Z New Lo, New York, United States Uschel, Gramercy Place 15 (72) Inventor Rodbell, Kenneth, Parker Poqua, New York, United States Gu, Leo Lane 3 (72) Inventor Hard, Jeffrey, Lewis Marlborough, New York, USA Reservoir Road 192
Claims (1)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US1996/019592 WO1998027585A1 (en) | 1996-12-16 | 1996-12-16 | Electroplated interconnection structures on integrated circuit chips |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004362864A Division JP4551206B2 (en) | 2004-12-15 | 2004-12-15 | Electroplated interconnect structures on integrated circuit chips. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000510289A true JP2000510289A (en) | 2000-08-08 |
Family
ID=22256261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10527646A Pending JP2000510289A (en) | 1996-12-16 | 1996-12-16 | Electroplating interconnect structures on integrated circuit chips |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0932913A1 (en) |
| JP (1) | JP2000510289A (en) |
| KR (1) | KR20000057470A (en) |
| AU (1) | AU1330897A (en) |
| WO (1) | WO1998027585A1 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003183875A (en) * | 2001-10-02 | 2003-07-03 | Shipley Co Llc | Plating bath and method for depositing metal layer on substrate |
| JP2004043957A (en) * | 2002-03-05 | 2004-02-12 | Enthone Inc | Reduction of defect in electrodeposition copper for semiconductor application |
| CN106521573A (en) * | 2016-11-23 | 2017-03-22 | 苏州昕皓新材料科技有限公司 | Method for producing electroplated copper layer with preferential orientation growth structure, and application thereof |
| CN106757191A (en) * | 2016-11-23 | 2017-05-31 | 苏州昕皓新材料科技有限公司 | A kind of copper crystal particle with preferred orientation high and preparation method thereof |
| US11021804B2 (en) | 2018-01-26 | 2021-06-01 | Samsung Electronics Co., Ltd. | Plating solution and metal composite and method of manufacturing the same |
| US11254840B2 (en) | 2019-03-13 | 2022-02-22 | Samsung Electronics Co., Ltd. | Polishing slurry and method of manufacturing semiconductor device |
| US11424133B2 (en) | 2019-07-25 | 2022-08-23 | Samsung Electronics Co., Ltd. | Metal structure and method of manufacturing the same and metal wire and semiconductor device and electronic device |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5989623A (en) * | 1997-08-19 | 1999-11-23 | Applied Materials, Inc. | Dual damascene metallization |
| WO1999040615A1 (en) | 1998-02-04 | 1999-08-12 | Semitool, Inc. | Method and apparatus for low-temperature annealing of metallization micro-structures in the production of a microelectronic device |
| US6297154B1 (en) | 1998-08-28 | 2001-10-02 | Agere System Guardian Corp. | Process for semiconductor device fabrication having copper interconnects |
| JP3631392B2 (en) | 1998-11-02 | 2005-03-23 | 株式会社神戸製鋼所 | Method for forming wiring film |
| TW436990B (en) * | 1998-11-24 | 2001-05-28 | Motorola Inc | Process for forming a semiconductor device |
| US6184137B1 (en) | 1998-11-25 | 2001-02-06 | Applied Materials, Inc. | Structure and method for improving low temperature copper reflow in semiconductor features |
| US6610190B2 (en) | 2000-11-03 | 2003-08-26 | Nutool, Inc. | Method and apparatus for electrodeposition of uniform film with minimal edge exclusion on substrate |
| US6497800B1 (en) | 2000-03-17 | 2002-12-24 | Nutool Inc. | Device providing electrical contact to the surface of a semiconductor workpiece during metal plating |
| US7204924B2 (en) | 1998-12-01 | 2007-04-17 | Novellus Systems, Inc. | Method and apparatus to deposit layers with uniform properties |
| US6413388B1 (en) | 2000-02-23 | 2002-07-02 | Nutool Inc. | Pad designs and structures for a versatile materials processing apparatus |
| US7427337B2 (en) | 1998-12-01 | 2008-09-23 | Novellus Systems, Inc. | System for electropolishing and electrochemical mechanical polishing |
| US6544399B1 (en) * | 1999-01-11 | 2003-04-08 | Applied Materials, Inc. | Electrodeposition chemistry for filling apertures with reflective metal |
| US6333560B1 (en) * | 1999-01-14 | 2001-12-25 | International Business Machines Corporation | Process and structure for an interlock and high performance multilevel structures for chip interconnects and packaging technologies |
| DE19915146C1 (en) * | 1999-01-21 | 2000-07-06 | Atotech Deutschland Gmbh | Production of highly pure copper wiring trace on semiconductor wafer for integrated circuit by applying metal base coat, plating and structurization uses dimensionally-stable insoluble counter-electrode in electroplating |
| US6297155B1 (en) * | 1999-05-03 | 2001-10-02 | Motorola Inc. | Method for forming a copper layer over a semiconductor wafer |
| US6423636B1 (en) * | 1999-11-19 | 2002-07-23 | Applied Materials, Inc. | Process sequence for improved seed layer productivity and achieving 3mm edge exclusion for a copper metalization process on semiconductor wafer |
| US6612915B1 (en) | 1999-12-27 | 2003-09-02 | Nutool Inc. | Work piece carrier head for plating and polishing |
| US6354916B1 (en) | 2000-02-11 | 2002-03-12 | Nu Tool Inc. | Modified plating solution for plating and planarization and process utilizing same |
| US7141146B2 (en) | 2000-02-23 | 2006-11-28 | Asm Nutool, Inc. | Means to improve center to edge uniformity of electrochemical mechanical processing of workpiece surface |
| US6482307B2 (en) | 2000-05-12 | 2002-11-19 | Nutool, Inc. | Method of and apparatus for making electrical contact to wafer surface for full-face electroplating or electropolishing |
| US6852208B2 (en) | 2000-03-17 | 2005-02-08 | Nutool, Inc. | Method and apparatus for full surface electrotreating of a wafer |
| AU2001247109A1 (en) | 2000-04-27 | 2001-11-12 | Nutool, Inc. | Conductive structure for use in multi-level metallization and process |
| US6478936B1 (en) | 2000-05-11 | 2002-11-12 | Nutool Inc. | Anode assembly for plating and planarizing a conductive layer |
| US7195696B2 (en) | 2000-05-11 | 2007-03-27 | Novellus Systems, Inc. | Electrode assembly for electrochemical processing of workpiece |
| US6695962B2 (en) | 2001-05-01 | 2004-02-24 | Nutool Inc. | Anode designs for planar metal deposits with enhanced electrolyte solution blending and process of supplying electrolyte solution using such designs |
| KR20020029626A (en) * | 2000-10-13 | 2002-04-19 | 마티네즈 길러모 | Electrolyte |
| US6682642B2 (en) | 2000-10-13 | 2004-01-27 | Shipley Company, L.L.C. | Seed repair and electroplating bath |
| US6802946B2 (en) | 2000-12-21 | 2004-10-12 | Nutool Inc. | Apparatus for controlling thickness uniformity of electroplated and electroetched layers |
| US6866763B2 (en) | 2001-01-17 | 2005-03-15 | Asm Nutool. Inc. | Method and system monitoring and controlling film thickness profile during plating and electroetching |
| US6740221B2 (en) | 2001-03-15 | 2004-05-25 | Applied Materials Inc. | Method of forming copper interconnects |
| KR100429770B1 (en) * | 2001-11-15 | 2004-05-03 | 한국과학기술연구원 | Copper electroplating solution |
| US8002962B2 (en) | 2002-03-05 | 2011-08-23 | Enthone Inc. | Copper electrodeposition in microelectronics |
| US7416975B2 (en) | 2005-09-21 | 2008-08-26 | Novellus Systems, Inc. | Method of forming contact layers on substrates |
| US9398700B2 (en) * | 2013-06-21 | 2016-07-19 | Invensas Corporation | Method of forming a reliable microelectronic assembly |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5256274A (en) * | 1990-08-01 | 1993-10-26 | Jaime Poris | Selective metal electrodeposition process |
| US5391517A (en) * | 1993-09-13 | 1995-02-21 | Motorola Inc. | Process for forming copper interconnect structure |
-
1996
- 1996-12-16 EP EP96944775A patent/EP0932913A1/en not_active Withdrawn
- 1996-12-16 JP JP10527646A patent/JP2000510289A/en active Pending
- 1996-12-16 WO PCT/US1996/019592 patent/WO1998027585A1/en not_active Application Discontinuation
- 1996-12-16 AU AU13308/97A patent/AU1330897A/en not_active Abandoned
- 1996-12-16 KR KR1019990705116A patent/KR20000057470A/en active Search and Examination
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003183875A (en) * | 2001-10-02 | 2003-07-03 | Shipley Co Llc | Plating bath and method for depositing metal layer on substrate |
| JP2009149995A (en) * | 2001-10-02 | 2009-07-09 | Rohm & Haas Electronic Materials Llc | Plating bath and method for depositing metal layer on substrate |
| JP4651906B2 (en) * | 2001-10-02 | 2011-03-16 | ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． | Plating bath and method for depositing a metal layer on a substrate |
| JP2004043957A (en) * | 2002-03-05 | 2004-02-12 | Enthone Inc | Reduction of defect in electrodeposition copper for semiconductor application |
| CN106521573A (en) * | 2016-11-23 | 2017-03-22 | 苏州昕皓新材料科技有限公司 | Method for producing electroplated copper layer with preferential orientation growth structure, and application thereof |
| CN106757191A (en) * | 2016-11-23 | 2017-05-31 | 苏州昕皓新材料科技有限公司 | A kind of copper crystal particle with preferred orientation high and preparation method thereof |
| CN106757191B (en) * | 2016-11-23 | 2019-10-01 | 苏州昕皓新材料科技有限公司 | A kind of copper crystal particle and preparation method thereof with high preferred orientation |
| US11021804B2 (en) | 2018-01-26 | 2021-06-01 | Samsung Electronics Co., Ltd. | Plating solution and metal composite and method of manufacturing the same |
| US11254840B2 (en) | 2019-03-13 | 2022-02-22 | Samsung Electronics Co., Ltd. | Polishing slurry and method of manufacturing semiconductor device |
| US11795347B2 (en) | 2019-03-13 | 2023-10-24 | Samsung Electronics Co., Ltd. | Polishing slurry and method of manufacturing semiconductor device |
| US11424133B2 (en) | 2019-07-25 | 2022-08-23 | Samsung Electronics Co., Ltd. | Metal structure and method of manufacturing the same and metal wire and semiconductor device and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0932913A1 (en) | 1999-08-04 |
| KR20000057470A (en) | 2000-09-15 |
| AU1330897A (en) | 1998-07-15 |
| WO1998027585A1 (en) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000510289A (en) | Electroplating interconnect structures on integrated circuit chips | |
| US6709562B1 (en) | Method of making electroplated interconnection structures on integrated circuit chips | |
| US20060017169A1 (en) | Electroplated interconnection structures on integrated circuit chips | |
| JP4888913B2 (en) | Copper electrical deposition method in microelectronics | |
| JP4116781B2 (en) | Seed restoration and electrolytic plating bath | |
| US6344129B1 (en) | Method for plating copper conductors and devices formed | |
| US8197662B1 (en) | Deposit morphology of electroplated copper | |
| US7989347B2 (en) | Process for filling recessed features in a dielectric substrate | |
| JP2001003191A (en) | Electrolytic copper plating solution | |
| WO2006121716A1 (en) | Filling deep and wide openings with defect-free conductor | |
| KR102382665B1 (en) | Copper electrodeposition in microelectronics | |
| EP1479793A2 (en) | Plating method | |
| KR20080100223A (en) | Copper electrodeposition in microelectronics | |
| US6333120B1 (en) | Method for controlling the texture and microstructure of plated copper and plated structure | |
| JP5039923B2 (en) | Electroplated interconnect structures on integrated circuit chips. | |
| JP5419793B2 (en) | Electroplated interconnect structures on integrated circuit chips. | |
| KR20030079745A (en) | Method and apparatus for forming fine circuit interconnects | |
| TW200426251A (en) | Electroplating composition | |
| JP4551206B2 (en) | Electroplated interconnect structures on integrated circuit chips. | |
| CN1181530C (en) | Electroplated interconnection structures on integrated circuit chips | |
| TWI238461B (en) | Preparation method of planar electroplated metal layer and electroplating solution therefore |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040824 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041119 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050217 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050421 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060316 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060328 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20071113 |