JP2000357960A - 高密度を有するボールグリッドアレイｒｃネットワーク - Google Patents

高密度を有するボールグリッドアレイｒｃネットワーク

Info

Publication number
JP2000357960A
JP2000357960A JP2000075699A JP2000075699A JP2000357960A JP 2000357960 A JP2000357960 A JP 2000357960A JP 2000075699 A JP2000075699 A JP 2000075699A JP 2000075699 A JP2000075699 A JP 2000075699A JP 2000357960 A JP2000357960 A JP 2000357960A
Authority
JP
Japan
Prior art keywords
capacitor
resistor
array
terminator
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000075699A
Other languages
English (en)
Other versions
JP2000357960A5 (ja
Inventor
Terry R Bloom
テリー・アール・ブルーム
Richard O Cooper
リチャード・オー・クーパー
Robert L Reinhard
ロバート・エル・レインハード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CTS Corp
Original Assignee
CTS Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CTS Corp filed Critical CTS Corp
Publication of JP2000357960A publication Critical patent/JP2000357960A/ja
Publication of JP2000357960A5 publication Critical patent/JP2000357960A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/24—Terminating devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/30—Auxiliary devices for compensation of, or protection against, temperature or moisture effects ; for improving power handling capability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Small-Scale Networks (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 コンピュータ・データ・バス終端、単一およ
び多数のチャンネルのアナログ伝送ライン終端、並びに
その他の同様の終端に用途を有する波伝送ライン終端器
を提供する。 【解決手段】 抵抗器およびキャパシタを、ボールグリ
ッドアレイ終端と組み合わせて含む厚膜コンポーネント
を使用する。この厚膜抵抗器１２０は、基板１１０のキ
ャパシタ１８０−１８２，１９０−１９２およびボール
グリッドアレイ２１０，２１１とは反対側の第１の側に
配置し、そしてこれに対し、前記基板内の導電性のビア
１４０，１６０により電気的に接続する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的には波伝送
ラインおよびネットワークに関し、特に伝送ラインの特
性インピーダンスに整合する厚膜タイプの消費終端に関
するものである。
【０００２】
【従来の技術】伝送ラインは、電気信号または電子信号
の伝送を収容する多様な電子機器において使用されてい
る。それら信号は、様々な１組の特性を有することがあ
り、これらは、例えば、直流または交流、アナログまた
はデジタルにエンコードされたコンテンツ、広範なタイ
プの内の任意のものの変調を含むことがある。信号のこ
れら特性に拘わらず、理想的な伝送ラインは、その信号
をそのソースから宛先まで、その信号を変化させたりあ
るいは歪ませたりせずに導く。距離は、伝送媒体と通過
する距離の特性となることがある遅延以外は、この理想
的な伝送ラインには取るに足らないことである。
【０００３】
【発明が解決しようとする課題】低い周波数においてし
かも直流伝送では、多くの伝送ラインは、非常に長い距
離に渡る場合であっても、これらがほぼ理想的なもので
あるかのように演じる。しかし残念ながら、信号の周波
数が上昇するにつれ、あるいはコンポジットとして作用
するコンポーネント信号の周波数が上昇するにつれ、最
も普通の伝送ラインの特性は減衰し、また信号伝送は、
次第に悪化する。これは、信号が無線周波数レンジに達
するときあるいは伝送ラインが長くなるときに、特に当
てはまる。高い周波数で長い距離の伝送ラインに関する
１つの共通の現象は、その信号の高い周波数コンポーネ
ントの損失と、外部から誘起された妨害する高い周波数
の信号の導入とである。別の共通の現象は、エコーある
いはライン共振であり、これでは、信号は、伝送ライン
の一端から他端へ反射されることがある。このエコー
は、アナログのボイス信号の場合には、反響として一般
に知られており、これは、スピーチが樽内から出ている
ような音が鳴るという効果をもたらす。この樽内の可聴
の反響は、電気信号が伝送ライン内でエコーを生じた後
のサウンドに類似のサウンドを発生する。デジタル・パ
ルスの場合には、この効果は、損傷したデータをもたら
し、それは、元の伝送の１部分ではなかった付加的なパ
ルスを受けることがあるからであり、また反射されたパ
ルスがその後のパルスをキャンセルすることもあるから
である。
【０００４】多くの電気および電子分野においては、よ
り一層高い周波数に対して絶えず増大する性能を有した
新たな回路が開発されてきている。これらより高い周波
数コンポーネントの利点は、データ処理の場合において
は、より高速のコンピュータ処理において実現され、ま
たより多くのボイス信号、より多くのテレビジョンおよ
びラジオ信号および他の信号を同じ通信チャンネルで運
ぶことができるより広い帯域幅において実現される。し
かし、これら通信チャンネルが絶えず増大している周波
数を利用するとき、在来の伝送ラインの制限が強まる。
銅の伝送ラインの場合、信号導体からの放射は、伝送ラ
インの長さと、互いに隣接する信号導体の相対的な近接
度に直接依存する。このため、例えば、ある長い信号ラ
インが別の長い信号ラインに隣接していると、低い周波
数においてさえ問題を生じさせる。元々の電話回線は、
ある特定の方法でツイストさせることにより、別々の電
話回線間の信号カップリングを低減させていた。この信
号カップリングは、当該分野においては、用語“クロス
トーク”で呼ばれることが多いが、それは、ある１つの
電話による通話からの信号が回線を超えて別の異なった
電話回線に入るからであり、これにより、通話がワイヤ
を不適切に渡ることになる。クロストークは、上述のよ
うに、部分的には、互いに隣接する信号ライン間の間隔
に依存している。クロストークを低減させる１つの方法
は、ライン間の間隔を増大させることである。しかし、
残念なことに、エレクトロニクスの分野における別の目
的は、コンポーネントおよびシステムのサイズを減少さ
せることである。上記間隔を単に増大させると、費用が
より高くなり、またシステム全体の動作速度を遅くし、
高い周波数で動作することにより得られたはずである利
益を奪ってしまう。間隔を増大させることによる別の欠
点は、信号放射からくる。銅の伝送ラインを長くする
と、この導体は、放射をし、そしてまたより高い周波数
の周波数エネルギを受け取ることになる。このため、伝
送ラインをより短くし、クロストーク要因により決まっ
てしまう程の長さよりも長くしないことが望ましい。
【０００５】伝送ライン内でのエコーを防止するため、
この伝送ラインを、当該分野においてエネルギ消費終端
（energy dissipating termination）と呼ぶデバイスで
終端することが可能である。この終端は、伝送ラインの
特性インピーダンスに対し、関心のあるできるだけ多く
の周波数に渡って、できるだけそれに緊密に整合するよ
うに設計したインピーダンスを有しなければならない。
伝送ラインは、一般的には、導体ワイヤのインダクタン
ス、他の信号ラインおよびグランド・プレーンあるいは
接地シールドとのキャパシタンス、並びにそのワイヤ中
の固有の抵抗とに基づくあるインピーダンスを有する。
適当な伝送ラインでは、個々のインピーダンス・コンポ
ーネントの和は、一定であり、したがって“特性インピ
ーダンス”として説明されている。伝送ラインの特性イ
ンピーダンスを広い周波数レンジに渡って整合させるに
は、終端もまた、個々のインピーダンス・コンポーネン
トの各々に対処しなければならない。インダクタンスの
効果は、周波数が大きくなるにつれインピーダンスを増
大させる一方で、キャパシタンスは、周波数が大きくな
るにつれインピーダンスを減少させる。固有の抵抗は、
周波数とは独立である。
【０００６】特定の分野のデータ処理においては、伝送
ラインは代表的には、バスの形態を取っており、これ
は、多くの数の平行の伝送ラインであって、これに沿っ
てデータを伝送することができる。例えば、８ビットの
データ・バスは、少なくとも８本の信号伝送ラインを含
み、これらは、このデータ処理ユニット内の種々のコン
ポーネントを相互接続することになる。このデータ・バ
スは、実際には伝送ラインであって、今日のプロセッサ
速度では、マイクロ波周波数に近づく上側無線周波数バ
ンドにある周波数を収容しなければならない。これら高
い周波数のバスは、特に、不適切な終端並びに伝送ライ
ンのエコーによる影響を非常に受けやすくなる。
【０００７】データ・プロセッサ・バスのようなこれら
より特定されたアプリケーションに対し使用される終端
は、いくつかの目的に作用する。第１の目的は、もちろ
ん、バス上のエコーを低減させることであり、これは、
このバスに沿って伝送されるどのような信号も抵抗的に
消費することにより行う。この第１の目的は、本質的に
はあらゆるアプリケーションにおいても見られるもので
ある。データ・バスあるいはその他の類似の電子回路に
より特有の第２の目的は、当該分野では“プルアップ”
または“プルダウン”抵抗器と呼ばれるものとして機能
することである。この終端抵抗器は、多くの場合、正の
電源ラインあるいは正の電源プレーンのいずれかに直接
接続され、この場合、終端抵抗器は、“プルアップ”抵
抗器であり、あるいはまた、この抵抗器は、負のあるい
はグランドのラインあるいはプレーンのいずれかに接続
されることがあり、この場合、この抵抗器は、“プルダ
ウン”抵抗器と呼ばれる。このライン上に信号が全くな
いときは、この伝送ライン上の電圧は、正電源ラインあ
るいはグランドまたは共通のラインのいずれかに対する
その終端抵抗器の接続によって決まる。このとき、回路
設計者は、この所定のバス電圧から、より高速でより電
源効率のよいコンポーネントまたは回路を設計するよう
取り組むことができる。
【０００８】従来技術では、信号ライン終端に対し、よ
り低い動作速度および周波数では適切であった多くの方
法で対処しようと試みてきたが、周波数およびコンポー
ネントのが増大するにつれ十分望ましいものではないこ
とが分かってきた。例えばデータ処理コンピュータにお
いて出会すことのあるようなより高い周波数の信号に対
処するには、より小さく、一層コンパクトな抵抗器が必
要とされる。これら抵抗器は、いくつかの一般的なプロ
セスで形成することができる。１つのそのようなプロセ
スは、薄膜と呼ばれており、これには、蒸着技術、スパ
ッタリング、半導体ウェハ・タイプの処理並びにその他
の同様の技術が含まれる場合がある。薄膜コンポーネン
トの１つの例は、ナガイ外（Nagai et al.）の米国特許
5,216,404に見られる。これら薄膜製作技術は、特別な
真空チャンバを必要とし、これは、シーケンシャルで連
続的な生産を、不可能ではない場合であっても、非常に
困難なものとする。制御された雰囲気を破られる度に、
新たな変数がそのプロセスに導入され、これを制御する
ことは難しい。さらに、薄膜技術により処理するのに利
用可能な材料は、依然として比較的限られている。薄膜
コンポーネントのその形成後の調節は、かなり困難であ
る。材料とプロセスの難問との間で、薄膜製品は、歩留
まりが低下する傾向にあり、そしてその歩留まり並びに
難しい処理要求の故に比較的高価となり、また、温度お
よび湿度のような環境要因に関して変化し得るものであ
る。加えて、薄膜並びにその結果としての小さなかたま
りの薄膜製品の結果として、これらコンポーネントは、
比較的もろく、しかも損傷を受けやすい。静電気のわず
かな放電でさえも、これらパーツの破壊が起こり得る。
【０００９】厚膜コンポーネントは、本文では、非導電
性の基板上に堆積させたサーメットあるいは誘電体の材
料から形成するコンポーネントと考えることができる
が、これは、最も一般的にはスクリーン・プリンティン
グ技術から形成される。他のプロセスも、積層かあるい
はエッチングを含む減算的プロセスから厚膜コンポーネ
ントを形成するのに使用することができる。このアプリ
ケーションの目的のためには、厚膜は、特に定式化され
たペーストまたはインクを基板上に定まったパターンお
よびシーケンスで塗布しそして焼くかあるいは焼結する
ことにより個々のコンポーネント（例えば、抵抗器、キ
ャパシタ、または完全な機能回路）の集合を生成すると
き、このときに形成される膜として定義される。ペース
トは、通常はスクリーン・プリンティング法を使用して
塗布し、そして代表的には、０．５−１ミルあるいはそ
れ以上の厚さを有することがあり、これは、当該産業に
おいては周知である。サーメット材料は、セラミック
（ceramic）またはガラスを金属組成物（metal composi
tions）と組み合わせたものから成る材料であり、それ
らの最初の文字であるＣＥＲとＭＥＴがサーメットとい
う語を形成している。
【００１０】ＴＣＲは、抵抗の温度係数（Temperature
Coefficient of Resistance）を表し、これは、ある温
度範囲に渡る抵抗の変化量の尺度である。本開示の目的
のためのシート抵抗率は、平方当たりのオームの単位で
測定する。これは、本文では、等しい長さと幅の１ミル
の厚膜の抵抗と考えることにする。
【００１１】耐性がありかつ優れたＴＣＲをもつ低いＴ
ＣＲの厚膜抵抗器は、容易に製造することができる。こ
れら抵抗器は、平方当たり１オームの数分の１から数百
万オームまで変化するシート抵抗をもつことができ、そ
のＴＣＲは、±１００ｐｐｍ／℃未満である。これら抵
抗器の性能は、優れており、そしてこれらは、パターニ
ングし、そしてレーザ研磨、機械的方法によりあるいは
単にスクリーンのパターンを変更して非常に密なスパイ
ラルを形成することによりトリミングすることができ
る。厚膜材料の多くの優れた特性の結果、これら材料
は、伝送ライン終端に最も望ましく取り入れられてい
る。
【００１２】しかし、周波数が上昇すると、コンポーネ
ントのサイズを減少させることに対し大きな要求があ
る。例えば、インダクタンスは、長さとともに増大す
る。したがって、終端におけるインダクタンスを最小限
にするには、信号ラインは、可能な限り短くすべきであ
る。さらに、ライン長を短くすると、上述の望ましくな
いクロストークが減少する。ストレー・キャパシタンス
も最小限にすべきであるが、これは、このストレー・キ
ャパシタンスが、通常の誘電体における温度に関係した
変動に起因して、温度と共に変化することがよくあるか
らである。
【００１３】従来技術においては、伝送ライン終端は、
最初は、大きなサーメット抵抗器を使用して構成してい
て、このサーメット抵抗器は、アルミナ（アルミニウム
酸化物）基板に対する厚膜技術により形成されていた。
これらコンポーネントは、シングル・インライン・パッ
ケージ（ＳＩＰ）フォーマットで回路ボード中に装着さ
れていた。これらコンポーネントのいくつかの例は、本
願出願人に譲渡されたブラディ外（Brady et al）への
米国特許3,280,378、ブラディ（Brady）への米国特許3,
346,774、ジロラモ外（Di Girolamo et al）への米国特
許3,492,536と、タカヤナギ（Takayanagi）への米国特
許4,654,628および米国特許4,658,234に見ることがで
き、これらは、言及により本開示に含めるものとする。
ＳＩＰフォーマットのため、１つの終端導体は、基板か
ら抵抗器まで上方に延在しなければならないが、加え
て、第２の終端は、基板から上方に延在し、そしてその
抵抗器の全長の周りを完全に通り、そして最終的にその
抵抗器の上を延びてそれに終端する。その結果、これら
ＳＩＰコンポーネントに見られる有効な導体リード長
は、実際の抵抗器長よりも大きくなければならず、そし
てほとんどの場合、抵抗器長の数倍となる。リード長が
増すにつれ、ライン・インダクタンスも増し、これは、
高い周波数のコンポーネントに対するインピーダンスを
増大させる。このインダクタンスがリード長からあまり
にも大きすぎるとき、終端デバイスは、伝送ラインと整
合することにならず、エコーが上述のように生成され、
これによってデータ伝送を損なうかあるいはアナログ信
号品質を落としてしまう。
【００１４】第２のタイプのサーメット終端が開発され
ており、これは、当該分野では、“チップ”タイプのコ
ンポーネントと普通呼ばれている。フラットの基板は、
この上にパターニングされた抵抗器と終端部とを有し、
したがってＳＩＰコンフィギュレーションとは異なっ
て、チップ・コンポーネントは、その基板上にフラット
に置かれる。チップ・タイプのコンポーネントの１つの
例は、米国特許5,379,190に示されており、これもま
た、言及により本開示に含めるものとする。そのチップ
は基板上でフラットであるため、チップ・コンポーネン
ト自体は、短いリード長を有している。しかし、これら
チップ・コンポーネントには、いくつかの非常に著しい
欠点がある。第１の欠点は、このコンポーネントが消費
する回路ボードのリアル・エステートの量である。ＳＩ
Ｐコンフィギュレーションのための理由の１つは、回路
ボードのできるだけ小さな表面積しか使用しないことで
あった。回路ボードのリアル・エステートは、２つの理
由で貴重である。第１に、あるコンポーネントがその表
面をより多く使用すると、そのコンポーネントを通り過
ぎるのにワイヤをさらに延ばさなければならない。上述
のように、これは、伝送ライン長がより大きくなって、
輻射並びにクロストークの虞れが高くなることを意味す
る。加えて、回路ボード自体は、単位面積当たりある価
格を有し、これは、そのコンポーネントが取る表面積の
量に等しい量だけ、コンポーネント・コストに付加され
ねばならない。別の深刻な欠点は、チップ・コンポーネ
ントのリード長は短くなるが、実際のライン長は、実際
には、どこをラインがそのチップから回路ボードのパタ
ーン中にルーティングされるかに依存して、短くならな
いことがあるからである。言い換えれば、チップ上の距
離が短くなっても、実際の全体のライン長は短くならな
いことがある。
【００１５】ＳＩＰコンポーネントのサイズ上の利点を
保持するため、セファニック外（Seffernick et al）の
米国特許5,621,619（これは、本願出願人に譲渡され、
この言及により本文に含めるものとする）は、ハンダ・
ペーストおよび厚膜のサーメット組成物で通常得られる
よりも小さくサイズおよび間隔を小さくした、ＤＩＰコ
ンフィギュレーションを開発した。しかし、これよりも
さらに小さくまたより高い周波数の伝送ライン終端に対
する要求が引き続きある。
【００１６】高い周波数において有利であると分かった
コンポーネント取り付けの１つの方法は、ボールグリッ
ドアレイ（ＢＧＡ）パッケージである。このパッケージ
においては、プリント回路ボードとＢＧＡコンポーネン
ト間の接続は、多数のハンダ・ボールの使用によって実
現する。これらボールは、従来技術のチップ抵抗器にお
けるようなデバイスの周辺への配置に制限されず、この
ＢＧＡは、そのパッケージ全体に渡ってそのアレイ内に
分散した終端を有している。この結果、プリント回路ボ
ードのリアル・エステートは、接続（ＢＧＡ）によって
消費されることがあり、これは、このタイプの接続を、
リアル・エステートの経済性において先のＳＩＰ設計に
匹敵するものとする。加えて、この回路は、コンポーネ
ント基板からＢＧＡに対し直接接続することができ、こ
れは、リード長がコンポーネント基板の厚さにのみ限定
することができることを意味する。これらのその結果と
して生じるリードは、概して、チップ・コンポーネント
上に見られるリードよりもさらにかなり短いものとな
る。これらＢＧＡタイプの終端の例は、ミネッティ（Mi
netti）の米国特許4,332,341、ブラウン外（Brown et a
l）の米国特許4,945,399、アブラミ外（Abrami et al）
の米国特許5,539,186、バネルジ外（Banerjeeet al）の
米国特許5,557,502、デビッドソン（Davidson）の米国
特許5,661,450に見られる。これら特許の各々は、種々
のタイプのＢＧＡコンポーネントおよびパッケージを示
しており、これらの内容および教示事項は、言及により
本文に含めるものとする。これら特許の各々は、終端抵
抗器アレイを含む種々のコンポーネント並びに別個にデ
カップリング・キャパシタを示しているが、そのいずれ
も、その中に集積した抵抗器およびキャパシタの利点を
有する高密度厚膜タイプの終端ネットワークを示してい
ない。しかし、このようなデバイスは、従来技術におい
ては、多くの異なったタイプの伝送ライン（上述のアナ
ログおよびデジタルのライン（ただし、これらに限定さ
れる訳ではない）を含む）に対し望ましい特性を提供す
るのに必要である。
【００１７】
【課題を解決するための手段】第１の実現例において
は、本発明は、電気的に絶縁性の基板から作るエネルギ
消費波伝送ライン終端器である。厚膜抵抗器は、前記基
板の一方側に形成し、厚膜キャパシタは、前記基板の第
２の側に形成する。前記基板を貫通して、電気的接続体
は、前記抵抗器を前記キャパシタに接続し、そして前記
キャパシタに隣接した導電性のボールは、前記終端器の
１つの電気的接続ポイントとして作用する。
【００１８】第２の実現例においては、本発明は、ボー
ルグリッドアレイ抵抗器キャパシタ・ネットワークであ
り、これは、電気的に絶縁性の基板と、該基板上の電気
的に抵抗性のパターンと、前記基板を貫通しそして前記
抵抗性パターンに接続した第１と第２の電気的な導体
と、前記基板の前記抵抗性パターンとは異なった第２表
面上に担持された第１と第２の導電性の電極であって、
第１の誘電体材料を有し、これにより第１の測定可能の
電気的キャパシタンスを有して第１のキャパシタを形成
し、これにおいて、前記第１と第２の導電性の電極の一
方が前記抵抗性パターンに電気的に接続した、前記の第
１と第２の導電性電極と、前記第１と第２の導電性電極
の内の一方に電気的に接続した第１の導電性ボールと、
から成る。
【００１９】本発明のさらに別の実現例においては、本
発明は、基板と、これの上に支持されたキャパシタと抵
抗器とを有する回路モジュールであって、その改良が、
前記キャパシタと前記抵抗器とに取り付けかつ電気的に
接続したボールグリッドアレイから成り、前記キャパシ
タが、前記ボールグリッドアレイに隣接し、前記抵抗器
が、前記基板に対し前記キャパシタおよび前記ボールグ
リッドアレイの反対側にあること、を特徴とする。
【００２０】他の特徴、例えば抵抗器を前記基板の前記
第２の側上のボールに直接接続したり、あるいは代替的
に追加のキャパシタを介して他のボールに接続すること
も、考慮している。異なった組成物および異なった用途
のための電気的配列のような、抵抗器のアレイおよびキ
ャパシタのアレイも考慮している。
【００２１】本発明の第１の目的は、ボールグリッドア
レイと組み合わせての厚膜の利点を利用する非常に高密
度の厚膜抵抗器／キャパシタ・ネットワークを提供する
ことである。第２の目的は、このネットワークから回路
ボードへの接続インダクタンスを、接続配線をできるだ
け短くすることにより最小限にすることである。別の目
的は、厚膜材料を効果的に使用することにより、その結
果生ずる波伝送ライン終端ができるだけ経済的である一
方で望ましい優秀な高周波性能を依然として提供するこ
とを確保することである。本発明のさらに別の目的は、
コンピュータ・データ・バス、ＡＣ信号ライン、ボイス
およびその他のアナログ伝送ライン、並びに本発明の特
徴および利点を必要とするその他の伝送ラインを含む、
広範な伝送ラインに対し、エネルギ消費終端を提供でき
るようにすることである。
【００２２】
【実施の形態】図１、図３および図４の平面図、および
図２の回路図から、波伝送ライン終端器１００を示して
いる。尚、可能な場合には、参照を簡単にするため、同
じコンポーネントには同様に参照番号を付している。波
伝送ライン終端器１００は、基板１１０を含み、この上
には、厚膜コンポーネントを形成することができ、そし
て厚膜産業において知られているように、好ましくは焼
くかあるいは焼結する。この基板は、代表的には、アル
ミナとするが、ただし、多くの厚膜基板の任意のものを
使用することもできる。基板１１０の上面には、図示の
ためカバーコート１１５を部分的に除去した図１に見る
ことができるように、厚膜サーメット抵抗器１２０−１
２７と、導体１３０−１３７および１５０−１５７との
アレイをパターニングする。導体１３０−１３７および
１５０−１５７の各々内には、小さなスルーホール導体
１４０−１４７および１７０−１７７がそれぞれあり、
これらは、図１に可視の基板１１０の上面１１１から、
電気的に基板１１０を通して、図４に可視の底面１１２
へ電気的に相互接続するように働く。これらスルーホー
ル導体は、種々の既知の技術から製造することができ、
この技術には、市販のサーメット・スルーホール・ペー
スト、ソリッドのピンまたはプラグ、高融点金属化、あ
るいは合金の組成物を含むが、ただしこれらには限定さ
れない。しかし、これらスルーホール導体は、その他の
場合には好ましい実施形態の他の厚膜コンポーネントと
電気的にかつ機械的に両立する材料および製造プロセス
から選択すべきである。
【００２３】図３および図４に見られるように、ハンダ
・ボール２１０−２３３は、基板１１０の底面１１２に
配置しそしてこれを実質上カバーする。これらハンダ・
ボールは、終端器１００をマザーボードあるいはその他
のプリント回路またはキャリア基板に電気的に接続する
ように作用する。図３から明かなように、これらハンダ
・ボールは、極めて小さく製造することもでき、実質的
には、生産できる最小のサイズによってのみ制限され
る。これらボールは、１インチの数百分の１または数十
分の１の寸法である従来技術のＳＩＰ終端と比較して、
実際には、直径が１インチの数千分の１あるいは数百分
の１の寸法である。底面１１２全体は、このボールグリ
ッドアレイによってカバーするため、このコンポーネン
トを取り付けるマザーボードのようなキャリア回路ボー
ド上の無駄にされる表面リアル・エステートはない。加
えて、終端器１００が相互作用する信号は、基板１１０
の厚さとハンダ・ボール２１０−２３３の直径を通るこ
とだけが必要であり、これにより、リード長を可能な限
り短くしている。
【００２４】図１、図３および図４には見えないが、キ
ャパシタ１８５のようなキャパシタの実際の配置があ
る。図７は、これらキャパシタの配置の１つの実施形態
を示しており、一方、図８は、代替の実施形態を示して
いる。好ましい実施形態においては、キャパシタは、当
該分野において知られた市販の厚膜材料から、電極１８
０および１９０を基板１１０にスクリーン・プリンティ
ングすることにより形成する。最も好ましくは、どのよ
うな追加のルーティングも回避するため、これら電極
は、ビア１４０，１６０上に直接プリントすることによ
り、信頼性のある電気接続を形成する。１つのキャパシ
タは、２つの電極を誘電体材料で隔置したときに形成さ
れる。知られているように、この誘電体材料は、かなり
広範な材料のうちの任意のものとすることができる。し
かし、厚膜領域においては、チタン酸バリウムのような
チタネートは、これらの比較的高い誘電率のため、一般
には好ましい。より低い値のキャパシタが特定のアプリ
ケーションに対して十分であると見なされる場合には、
シリコンの酸化物およびアルミナのような他の誘電体も
十分なものである。図７に示したように、レイヤ１８１
および１９１は、チタネート・タイプのような特殊な誘
電体である。この誘電体レイヤの上面には、追加の電極
１８２，１９２をパターニングする。本発明の働きには
本質的ではないが、好ましくは追加の導電性ハンダ・バ
リア・レイヤ１８３，１９３をパターニングし、これ
は、後に適用されるハンダ・ペースト２００，２０１に
見られるフラックスによる攻撃から、電極１８２，１９
２と誘電体１８１，１９１を保護する保護レイヤとして
作用する。誘電体バリア２２０は、これも高融点誘電体
組成物とすることができるが、これもまた、それら電気
コンポーネントを囲みかつ保護するために形成する。ハ
ンダ・ペースト２００，２０１内には、ハンダ・ボール
またはその他の形状のプリフォーム２１０，２１１は、
好ましい実施形態において適用することができる。図示
のボールのようなプリフォームと協働することにより、
それらコンポーネントに対する一貫した寸法制御を実現
することが可能であり、ここで、リフローさせた延長部
は、製造中に制御することはより困難となることがあ
る。そのため、プリフォームは好ましいが、本発明の終
端器およびネットワークへの電気的取り付けポイントを
形成するその他の方法も、そのような終端器が知られて
おりあるいは当業者に明かな範囲で考慮に入れており、
また本文に含まれるものとする。
【００２５】図８の代替の実施形態においては、誘電体
レイヤ２２２は、電気コンポーネントのパッシベーショ
ンおよび保護の機能の組み合わさったものとして作用さ
せることができ、そしてまたキャパシタの各々の誘電体
としても作用する。代表的には、このようなコンポーネ
ントは、シリコン、ボロン、アルミニウム、カルシウ
ム、ナトリウム、マグネシウム、リチウムおよび満足な
誘電体レイヤを形成するのに知られているその他の元素
の種々の酸化物の混合物から形成することができるが、
ただし、本発明は、これらに限定されるものではない。
【００２６】図７および図８では、本発明の１つの可能
な構成を横断面で示しているが、種々の変形が可能であ
ることは言うまでもない。１つの普通の変形例は抵抗性
サーメット材料１２０と導電性材料１３０，１５０との
間の相互接続にある。多くの場合、導電性材料１３０，
１５０を最初に堆積させ、次にこの上に抵抗性材料１２
０をオーバーレイし、そしてこれには、それらの間にあ
る一定の量のオーバーラップを含むことにより、焼結あ
るいは焼いた後に高い品質の電気的相互接続を確保す
る。加えて、図７と図８の両方とも、ビア１４０，１６
０と導電性ボール２１０，２１１との間に介在するキャ
パシタを示している。各ビアは、キャパシタで終端する
ことについて特に要求はなく、したがって次に説明する
ように、導電性ボールは、ビア１６０に対し直接取り付
けることができるレイヤ１９３のようなハンダ・バリア
・レイヤ上に直接配置することもでき、あるいはまた、
ハンダ・ボール２１１も、パッド１９０のような導電性
パッドにあるいはビア１６０に対し直接取り付けること
も考えられるが、ただし、長期間の性能のためには、こ
れらアプローチは、必ずしも望ましいものとは限らな
い。
【００２７】図２の回路図は、図１に示した構造の１つ
の可能な回路構成を示している。抵抗器およびキャパシ
タの８つの異なった組を示しており、これらは、図１に
模式的に示したコンポーネントに直接対応するものと理
解されるべきであるが、本文の目的のためにのみ、１つ
のそのような組合せについて詳細に説明する。さらに、
明らかなように、多くの異なった数のコンポーネントを
任意の所与のアプリケーションに対し本発明の教示内容
にしたがって組み合わせることもでき、また特定の数の
コンポーネントは、好ましい特定のアプリケーションの
内の１つあるいはそのいくつかに対してのみ特別な意味
を与えることもできる。図２から分かるように、抵抗器
１２０は、導体１３０を通してビア１４０に接続してい
る。ビア１４０は、プリント回路ボードまたはマザーボ
ードのようなキャリア・ボードに直接相互接続するた
め、ハンダ・ボールを有する基板１１０の反対側に終端
させる。抵抗器１２０の第２の電気的接続または終端
は、導体１５０であり、これは、ビア１６０を通してキ
ャパシタ１８５に接続する。加えて、導体１５０は、ビ
ア１７０に延び、そしてこれは、基板１１０を貫通して
ハンダ・ボールと直列接続する。これらデバイスのアレ
イを同様に配列し、そして次に各キャパシタを共通ライ
ン３００（これは、終端１００上にあるいはキャリア回
路ボード内に設けることができる）と接続することによ
り、８個のＲ−Ｃローパス・フィルタから成るアレイを
提供する。この構成は、電磁的あるいは無線周波数の妨
害フィルタ処理、並びにローパス信号フィルタ処理のよ
うな用途を有する。
【００２８】種々のその他の相互接続も、例えば図５お
よび図６に示したこの基本のネットワークで行うことが
できる。これにおいては、追加の抵抗器５２０を設け、
これは、抵抗器１２０と同様に、ハンダ・ボールに直接
接続した第１の端部と、キャパシタに電気的に接続した
第２の端部とを有している。この特定の配列は、それと
同様の用途をもち、また液晶ディスプレイ・パネル・フ
ィルタにおいて利用性を見い出すことができる。
【００２９】図９は、さらに別の配列を示している。図
９に示すように、キャパシタと抵抗器とは、“Ｙ”構成
あるいは星形構成として電気の分野で知られているもの
のように配列する。このタイプの終端は、ＡＣライン終
端として作用するが、それは、キャパシタの直列配列が
ＤＣ成分全てをブロックするからである。図示した回路
図は、それと同様の物理的レイアウトとすることができ
る方法で配列し、これにおいて、ハンダ・ボールの３×
３のアレイを、基板１１０の角あるいは周縁の周りでそ
れらの間の中間に８個の外部ボールを有するように配列
し、その各々が、図７および図８のボール２１０，２１
１と同様にその直下にキャパシタを有する。これらボー
ルおよびキャパシタの反対の表面上には、星形パターン
の抵抗器アレイは、その全てが、１つの共通の中央ビア
に対し共通の終端のために延ばすこともできる。これに
類似の他の構成も可能であり、これは、基板の表面積を
最大限にし、それでもなお本発明の多くの利点を提供す
ることができる。デルタ配列のようなこのようなＡＣ構
成も、当業者には明かな数え切れない他の配列に加え、
特定のニーズに直面したときに本発明の開示を内容を読
めば、考えられるものである。
【００３０】以上には、本発明の好ましい実施形態であ
ると考えるものを詳述したが、特許請求の範囲に記載の
本発明の範囲に対し、材料上の限定を全く意図していな
い。さらに、本開示を読めば当業者には明かな特徴およ
び設計の変更も、本文に含まれるものと考えるべきであ
る。本発明の範囲は、特許請求の範囲に特に記載してい
る。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を上面図で示す図。
【図２】図１の実施形態を回路図で示す図。
【図３】図１の実施形態を側面図で示す。
【図４】図１の実施形態を底面図で示す図。
【図５】第２実施形態を上面図で示す。
【図６】第２実施形態を回路図で示す図。
【図７】本発明による厚膜キャパシタ構造のための１つ
の代替実施形態を示す。
【図８】本発明による厚膜キャパシタ構造のための１つ
の代替実施形態を示す。
【図９】本発明の特徴を具体化するＡＣ終端器を回路図
で示す。
【符号の説明】
１００ 波伝送ライン終端器 １１０ 基板 １１２ 底面 １１５ カバーコート １２０−１２７ 厚膜サーメット抵抗器 １３０−１３７，１５０−１５７ 導体 １４０−１４７，１７０−１７７ スルーホール導体 １４０，１６０ ビア １８０，１９０ 電極 １８１，１９１ 誘電体 １８２，１９２ 追加の電極 １８３，１９３ 導電性ハンダ・バリア・レイヤ １８５ キャパシタ ２００，２０１ ハンダ・ペースト ２１０−２３３ ハンダ・ボール ２２２ 誘電体レイヤ ３００ 共通ライン ５２０ 抵抗器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リチャード・オー・クーパー アメリカ合衆国インディアナ州46714，ブ ラフトン，ノースウッド・ドライブ 210 (72)発明者 ロバート・エル・レインハード アメリカ合衆国インディアナ州46711，バ ーン，サウス・000・ロード 6800

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】エネルギ消費波伝送ライン終端器であっ
    て、 ａ） 第１の主表面と第２の主表面とこれらの間に厚さ
    とを有する概して電気的に絶縁性の基板と、 ｂ） 前記第１主表面上に形成し、第１の終端と第２の
    終端と有する第１の厚膜材料抵抗器と、 ｃ） 前記第２主表面上に形成し、前記第２主表面に隣
    接した第１の電極と前記第２主表面から遠位の第２電極
    とを有する第１の厚膜材料キャパシタと、 ｄ） 前記基板の厚さを貫通して延び、前記第１抵抗器
    を前記第１キャパシタに前記第１電極で接続する第１の
    電気的接続体と、 ｅ） 前記第１厚膜キャパシタに隣接して配置し、かつ
    前記第２電極に電気的に接続した導電性取り付けと、か
    ら成るエネルギ消費波伝送ライン終端器。
  2. 【請求項２】請求項１記載の終端器であって、さらに、
    前記第１抵抗器を前記第２終端で前記基板と通して前記
    第２主表面に電気的に接続する、前記基板の厚さを貫通
    した第２の電気的接続を含むこと、を特徴とするエネル
    ギ消費波伝送ライン終端器。
  3. 【請求項３】請求項１記載の終端器であって、さらに、 前記第１抵抗器を含む厚膜材料抵抗器のアレイを含み、
    該アレイの各抵抗器は、第１の第２の終端を有する、前
    記の厚膜材料抵抗器のアレイと、 前記第１キャパシタを含む厚膜材料のキャパシタの第１
    のアレイであって、該第１アレイの各キャパシタは、前
    記第２主表面上に形成し、前記第２主表面に隣接したそ
    の第１の電極と、前記第２主表面に対し遠位の第２の電
    極とを有する、前記の第１のキャパシタのアレイと、 前記基板を貫通し、前記抵抗器アレイを前記第１終端に
    おいて前記第１キャパシタ・アレイに電気的に接続する
    第１の電気的接続体のアレイと、を含むこと、を特徴と
    するエネルギ消費波伝送ライン終端器。
  4. 【請求項４】請求項３記載の終端器であって、さらに、
    前記基板を貫通し、前記抵抗器アレイを前記基板の前記
    第２主表面に接続する第２の電気的接続体のアレイを含
    むこと、を特徴とするエネルギ消費波伝送ライン終端
    器。
  5. 【請求項５】請求項４記載の終端器であって、さらに、
    前記第２の電気的接続体のアレイにおける第２のキャパ
    シタ・アレイを含むこと、を特徴とするエネルギ消費波
    伝送ライン終端器。
  6. 【請求項６】請求項３記載の終端器であって、さらに、
    前記第１キャパシタ・アレイに取り付けた導電性の取り
    付け体を含むこと、を特徴とするエネルギ消費波伝送ラ
    イン終端器。
  7. 【請求項７】請求項１記載の終端器であって、さらに、
    前記第１と第２のキャパシタ電極間にチタネート誘電体
    を含むこと、を特徴とするエネルギ消費波伝送ライン終
    端器。
  8. 【請求項８】請求項１記載の終端器であって、さらに、
    前記第１と第２のキャパシタ電極間に酸化物誘電体を含
    むこと、を特徴とするエネルギ消費波伝送ライン終端
    器。
  9. 【請求項９】請求項４記載の終端器であって、さらに、
    前記第２電気的接続体のアレイに電気的に接続しかつそ
    れに物理的に隣接した導電性の取り付け体を含むこと、
    を特徴とするエネルギ消費波伝送ライン終端器。
  10. 【請求項１０】請求項４記載の終端器において、前記第
    １および第２の電気的接続体アレイと、前記第１の抵抗
    器アレイと第１のキャパシタ・アレイとは、電気的に相
    互接続してａｃライン終端器として作用すること、を特
    徴とするエネルギ消費波伝送ライン終端器。
  11. 【請求項１１】請求項４記載の終端器において、前記第
    １および第２の電気的接続体アレイと、前記第１の抵抗
    器アレイと第１のキャパシタ・アレイとは、電気的に相
    互接続してコンピュータ・バス終端器として作用するこ
    と、を特徴とするエネルギ消費波伝送ライン終端器。
  12. 【請求項１２】ボールグリッドアレイ抵抗器キャパシタ
    ・ネットワークであって、 ａ） 第１の表面と、第２の表面と、該第１と第２の表
    面間に厚さを有する、電気的に絶縁性の基板と、 ｂ） 第１と第２の電気的接続体を有する、前記第１表
    面上の電気的に抵抗性のパターンであって、これによ
    り、電気エネルギが、前記第１電気的接続体から、前記
    電気的に抵抗性のパターンを通して前記第２電気的接続
    体へ通過することができ、また、前記電気的エネルギの
    第１の部分がそれにおいて消費されるようになった、前
    記の電気的に抵抗性のパターンと、 ｃ） 前記厚さを貫通し、前記第１および第２の電気的
    接続体にそれぞれ接続した第１と第２の電気的な導体
    と、 ｄ） 前記第２表面上に担持された第１と第２の導電性
    の電極であって、これらの間に第１の誘電体材料を有
    し、これにより、これらの間に第１の測定可能の電気的
    キャパシタンスを有してこれにより第１のキャパシタを
    形成し、これにおいて、前記第１と第２の導電性の電極
    の一方が前記第１電気的接続体に電気的に接続した、前
    記の第１と第２の導電性電極と、 ｅ） 前記第１と第２の導電性電極の内の第１のものに
    電気的かつ機械的に接続した第１の導電性ボールと、か
    ら成るボールグリッドアレイ抵抗器キャパシタ・ネット
    ワーク。
  13. 【請求項１３】請求項１２記載のネットワークであっ
    て、さらに、 前記第２表面上に担持された第３と第４の導電性の電極
    であって、これらの間に第２の誘電体材料を有し、これ
    により、これらの間に第２の測定可能の電気的キャパシ
    タンスを有してこれにより第１のキャパシタを形成し、
    これにおいて、前記第３と第４の導電性の電極の一方が
    前記第２電気的接続体に電気的に接続した、前記の第３
    と第４の導電性電極と、 前記第１と第２の導電性電極の内の前記第１のものとは
    異なった第２のものに電気的に接続した第２の導電性ボ
    ールと、を含むこと、を特徴とするボールグリッドアレ
    イ抵抗器キャパシタ・ネットワーク。
  14. 【請求項１４】請求項１２記載のネットワークであっ
    て、さらに、前記第２電気的接続体に電気的に接続した
    第２の導電性ボールを含むこと、を特徴とするボールグ
    リッドアレイ抵抗器キャパシタ・ネットワーク。
  15. 【請求項１５】請求項１２記載のネットワークであっ
    て、さらに、 ａ） 前記第１表面上の追加の電気的に抵抗性のパター
    ンであって、その各々が、２つの電気的接続体を有し、
    前記電気的に抵抗性のパターンの全てが、前記２つの電
    気的接続体の内の一方を、１つの共通の電気的導体を通
    して共有する、前記の追加の電気的に抵抗性のパターン
    と、 ｂ） 前記電気的に抵抗性のパターンと追加の導電性ボ
    ールとに電気的に接続した、前記第２表面上の追加のキ
    ャパシタと、 ｃ） 前記第１キャパシタと前記追加キャパシタとが、
    前記第１抵抗器と前記追加抵抗器を通過するＤＣ電流の
    流れをブロックする一方で、同時にＡＣ電流を通過さ
    せ、これにより、前記ボールグリッドアレイ抵抗器キャ
    パシタ・ネットワークが、ＡＣ波伝送ラインを終端でき
    るようにすること、を特徴とするボールグリッドアレイ
    抵抗器キャパシタ・ネットワーク。
  16. 【請求項１６】請求項１２記載のネットワークにおい
    て、前記電気的に抵抗性のパターンは、サーメット材料
    から成ること、を特徴とするボールグリッドアレイ抵抗
    器キャパシタ・ネットワーク。
  17. 【請求項１７】基板と、これの上に支持されたキャパシ
    タと抵抗器とを有する回路モジュールであって、その改
    良が、前記キャパシタと前記抵抗器とに取り付けかつ電
    気的に接続したボールグリッドアレイから成り、前記キ
    ャパシタが、前記ボールグリッドアレイに隣接し、前記
    抵抗器が、前記基板に対し前記キャパシタおよび前記ボ
    ールグリッドアレイの反対側にあること、を特徴とする
    回路モジュール。
  18. 【請求項１８】請求項１７記載の回路モジュールにおい
    て、改良がさらに、前記抵抗器のうちの選択したものを
    前記キャパシタのうちの選択したものに接続する電気的
    なビアから成ること、を特徴とする回路モジュール。
  19. 【請求項１９】請求項１８記載の回路モジュールにおい
    て、改良がさらに、前記抵抗器のうちの選択したものを
    前記ボールグリッドアレイに直接に接続する電気的なビ
    アから成ること、を特徴とする回路モジュール。
  20. 【請求項２０】請求項１７記載の回路モジュールにおい
    て、前記抵抗器は、厚膜抵抗器であること、を特徴とす
    る回路モジュール。
  21. 【請求項２１】請求項１７記載の回路モジュールにおい
    て、前記キャパシタは、厚膜キャパシタであること、を
    特徴とする回路モジュール。
JP2000075699A 1999-03-18 2000-03-17 高密度を有するボールグリッドアレイｒｃネットワーク Pending JP2000357960A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/272189 1999-03-18
US09/272,189 US6194979B1 (en) 1999-03-18 1999-03-18 Ball grid array R-C network with high density

Publications (2)

Publication Number Publication Date
JP2000357960A true JP2000357960A (ja) 2000-12-26
JP2000357960A5 JP2000357960A5 (ja) 2007-05-24

Family

ID=23038780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000075699A Pending JP2000357960A (ja) 1999-03-18 2000-03-17 高密度を有するボールグリッドアレイｒｃネットワーク

Country Status (5)

Country Link
US (1) US6194979B1 (ja)
EP (1) EP1039573B1 (ja)
JP (1) JP2000357960A (ja)
DE (1) DE60032191T2 (ja)
TW (1) TW452993B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9160048B2 (en) 2012-06-04 2015-10-13 Fujitsu Limited Electronic device with terminal circuits
US11083079B2 (en) 2016-12-26 2021-08-03 Mitsubishi Electric Corporation Terminal device

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576489B2 (en) * 2001-05-07 2003-06-10 Applied Materials, Inc. Methods of forming microstructure devices
US6529365B1 (en) * 2001-09-28 2003-03-04 Intel Corporation Multiple terminal SMT BGA-style wound capacitor
US6727780B2 (en) * 2001-10-24 2004-04-27 Sun Microsystems, Inc. Adding electrical resistance in series with bypass capacitors using annular resistors
DE10203397B4 (de) * 2002-01-29 2007-04-19 Siemens Ag Chip-Size-Package mit integriertem passiven Bauelement
US6856516B2 (en) * 2002-08-20 2005-02-15 Cts Corporation Ball grid array resistor capacitor network
US6897761B2 (en) * 2002-12-04 2005-05-24 Cts Corporation Ball grid array resistor network
US6882266B2 (en) * 2003-01-07 2005-04-19 Cts Corporation Ball grid array resistor network having a ground plane
US7305509B2 (en) * 2003-03-07 2007-12-04 Dell Products L.P. Method and apparatus for zero stub serial termination capacitor of resistor mounting option in an information handling system
US7180186B2 (en) * 2003-07-31 2007-02-20 Cts Corporation Ball grid array package
DE10336404B3 (de) * 2003-08-06 2005-05-04 Adams, Michael Überwachungseinrichtung für Datenverarbeitungsanlagen
US6946733B2 (en) * 2003-08-13 2005-09-20 Cts Corporation Ball grid array package having testing capability after mounting
US7042702B2 (en) * 2003-12-15 2006-05-09 Intel Corporation Wound capacitor
US7342804B2 (en) * 2004-08-09 2008-03-11 Cts Corporation Ball grid array resistor capacitor network
US7724109B2 (en) * 2005-11-17 2010-05-25 Cts Corporation Ball grid array filter
US7292450B2 (en) * 2006-01-31 2007-11-06 Microsoft Corporation High density surface mount part array layout and assembly technique
US7940148B2 (en) * 2006-11-02 2011-05-10 Cts Corporation Ball grid array resonator
WO2008063507A2 (en) * 2006-11-17 2008-05-29 Cts Corporation Voltage controlled oscillator module with ball grid array resonator
JP5030624B2 (ja) * 2007-03-13 2012-09-19 株式会社ヒューモラボラトリー 回転式電極子装置
US20090236134A1 (en) * 2008-03-20 2009-09-24 Knecht Thomas A Low frequency ball grid array resonator
JPWO2020196571A1 (ja) * 2019-03-28 2020-10-01

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3280378A (en) 1964-07-01 1966-10-18 Cts Corp Means for anchoring and connecting lead wires in an electrical component
US3346774A (en) 1965-07-30 1967-10-10 Cts Corp Electrical component substrate with cavities for anchoring lead wires therein
US3492536A (en) 1968-01-18 1970-01-27 Cts Corp Means for anchoring and connecting lead wires to an electrical component
US4332341A (en) 1979-12-26 1982-06-01 Bell Telephone Laboratories, Incorporated Fabrication of circuit packages using solid phase solder bonding
US4300115A (en) 1980-06-02 1981-11-10 The United States Of America As Represented By The Secretary Of The Army Multilayer via resistors
US4658234A (en) 1984-06-06 1987-04-14 Alps Electric Co., Ltd. Resistor network
US4626804A (en) * 1985-01-07 1986-12-02 Harris Corporation ECL terminator comprised of a plural resistor network
JPH0331046Y2 (ja) 1985-03-01 1991-07-01
US4945399A (en) 1986-09-30 1990-07-31 International Business Machines Corporation Electronic package with integrated distributed decoupling capacitors
DE69117374T2 (de) 1990-07-25 1996-08-01 Matsushita Electric Ind Co Ltd SiC-Dünnschichtthermistor und Verfahren und Herstellungsverfahren.
DE4135007C2 (de) 1990-10-25 1994-12-22 Cts Corp SMD-Bauelemente mit Maßnahmen gegen Lötbrückenbildung und Temperaturwechselbeanspruchung
JP2637662B2 (ja) 1992-02-25 1997-08-06 ローム株式会社 チップ型複合電子部品の製造方法及びチップ型ネットワーク抵抗器の製造方法
US5539186A (en) 1992-12-09 1996-07-23 International Business Machines Corporation Temperature controlled multi-layer module
JP3062413B2 (ja) * 1995-02-16 2000-07-10 松下電器産業株式会社 半導体装置及びその製造方法
US5557502A (en) 1995-03-02 1996-09-17 Intel Corporation Structure of a thermally and electrically enhanced plastic ball grid array package
US5635767A (en) * 1995-06-02 1997-06-03 Motorola, Inc. Semiconductor device having built-in high frequency bypass capacitor
US5661450A (en) 1995-11-21 1997-08-26 Sun Microsystems, Inc. Low inductance termination resistor arrays
US5760662A (en) * 1996-02-28 1998-06-02 California Micro Devices Corporation Methods and apparatus for improving frequency response of integrated RC filters with additional ground pins
EP0924755A3 (en) * 1997-12-19 1999-12-29 CTS Corporation Method of fabricating a multilayer circuit board
US5923077A (en) * 1998-02-11 1999-07-13 Bourns, Inc. Passive component integrated circuit chip
US5977863A (en) 1998-08-10 1999-11-02 Cts Corporation Low cross talk ball grid array resistor network
US6005777A (en) * 1998-11-10 1999-12-21 Cts Corporation Ball grid array capacitor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9160048B2 (en) 2012-06-04 2015-10-13 Fujitsu Limited Electronic device with terminal circuits
US11083079B2 (en) 2016-12-26 2021-08-03 Mitsubishi Electric Corporation Terminal device

Also Published As

Publication number Publication date
US6194979B1 (en) 2001-02-27
DE60032191T2 (de) 2007-10-11
TW452993B (en) 2001-09-01
DE60032191D1 (de) 2007-01-18
EP1039573A3 (en) 2001-05-23
EP1039573B1 (en) 2006-12-06
EP1039573A2 (en) 2000-09-27

Similar Documents

Publication Publication Date Title
US6194979B1 (en) Ball grid array R-C network with high density
EP0423821B1 (en) Surface-mount network device
US5034850A (en) Thin decoupling capacitor for mounting under integrated circuit package
US20060081977A1 (en) Ceramic multilayer substrate
US6856516B2 (en) Ball grid array resistor capacitor network
JPH06151245A (ja) ノイズフィルタ
US6104597A (en) Thin-film capacitor
JP2812358B2 (ja) Ｌｓｉパッケージおよびｌｓｉパッケージ製造方法
US4714981A (en) Cover for a semiconductor package
JP3878795B2 (ja) 多層配線基板
JP3860675B2 (ja) コンデンサ
US5060049A (en) Multiple resistivity wiring apparatus
JPH08250824A (ja) 共線終端伝送線構造およびその製造方法
JP3061092B2 (ja) バリスタ機能付きノイズフィルタブロック
JPH0416012A (ja) ノイズ・フイルタ
JP3246166B2 (ja) 薄膜コンデンサ
JP3940537B2 (ja) 多層配線基板
JP2839262B2 (ja) チップ抵抗器とその製造方法
JPS6369295A (ja) 配線基板
JP2000150290A (ja) コンデンサ
JP3512609B2 (ja) 薄膜コンデンサおよびコンデンサ
JP3752409B2 (ja) 多層配線基板
JP3600734B2 (ja) 薄膜コンデンサおよび基板
JPH03252193A (ja) 配線基板
JPH0225276B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090925

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100302