JP2000353634A - Manufacture of chip inductor - Google Patents
Manufacture of chip inductorInfo
- Publication number
- JP2000353634A JP2000353634A JP11162717A JP16271799A JP2000353634A JP 2000353634 A JP2000353634 A JP 2000353634A JP 11162717 A JP11162717 A JP 11162717A JP 16271799 A JP16271799 A JP 16271799A JP 2000353634 A JP2000353634 A JP 2000353634A
- Authority
- JP
- Japan
- Prior art keywords
- openings
- conductors
- base material
- chip inductor
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Laser Beam Processing (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、絶縁性の基材の
表面に形成された導電体膜によるコイルパターンを有し
たチップインダクタの製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a chip inductor having a coil pattern formed of a conductive film formed on a surface of an insulating substrate.
【０００２】[0002]
【従来の技術】従来、チップインダクタは、特開平１０
−２０８９４１号公報に開示されているように、絶縁性
の磁性材料やその他少なくとも表面が絶縁材料の角型基
材の表面に、導電体膜を形成し、この導電体膜を形成し
てコイル部を形成していた。そして、コイル部の両端部
には電極が設けられ、回路基板表面に表面実装可能に形
成されている。コイル部の表面は、絶縁性の樹脂が塗布
され、外部との絶縁を図っていた。また、絶縁性の基板
表面に渦巻き状にコイルを形成したものもあった。2. Description of the Related Art Conventionally, chip inductors are disclosed in
As disclosed in JP-A-2020841, a conductor film is formed on the surface of an insulating magnetic material or other rectangular substrate having at least a surface made of an insulating material, and the conductor film is formed to form a coil portion. Had formed. Electrodes are provided at both ends of the coil portion, and are formed so as to be surface mountable on the surface of the circuit board. The surface of the coil portion was coated with an insulating resin to achieve insulation from the outside. In some cases, a coil is formed in a spiral shape on the surface of an insulating substrate.
【０００３】[0003]
【発明が解決しようとする課題】上記従来の技術の場
合、電子機器の小型化薄型化の要請によりチップ形状は
小さく薄くすると、コイル部のコイルの巻き数が少なく
インダクタとしての必要な性能が得られない場合があっ
た。また、薄型化には渦巻き状の薄膜インダクタも有効
であるがインダクタンス等の性能的に十分なものが得ら
れないものであった。また、チップ状の基材表面に導電
体を被覆し、その導電体をレーザ光により溝状に除去し
て、螺旋状のコイル部を形成するものも提案されてい
る。しかし、この場合も、チップ状の基板に１個ずつ溝
を形成していくものであり生産性が極めて悪いものであ
った。In the case of the above-mentioned prior art, when the chip shape is made small and thin due to the demand for miniaturization and thinning of electronic equipment, the number of turns of the coil in the coil portion is small and the required performance as an inductor is obtained. Was not always possible. Further, a spiral thin-film inductor is also effective for reducing the thickness, but an inductor having sufficient performance such as inductance cannot be obtained. Further, there has been proposed a device in which a conductor is coated on the surface of a chip-shaped base material, and the conductor is removed in a groove shape by laser light to form a spiral coil portion. However, also in this case, the grooves are formed one by one on the chip-shaped substrate, and the productivity is extremely low.
【０００４】この発明は上記従来の技術の問題点に鑑み
てなされたもので、生産効率が高く、小型化が容易であ
り、インダクタとしての性能も高いチップインダクタの
製造方法を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of the prior art, and has as its object to provide a method of manufacturing a chip inductor having high production efficiency, easy downsizing, and high performance as an inductor. And
【０００５】[0005]
【課題を解決するための手段】この発明のチップインダ
クタの製造方法は、セラミックスや少なくとも表面を絶
縁性にした磁性材料等の絶縁性の平面状基材を設け、こ
の基材に所定間隔で複数の開口部の列を複数列形成し、
この各開口部の内面に導電体を形成するとともに、上記
各開口部列の互いに隣接する列の開口部間で、その開口
部間を結ぶ部分に導電体を設けるものである。そして、
互いに隣接する上記開口部間の上記導電体同士を絶縁状
態とし、上記開口部内の上記導電体により上記基材表裏
面の上記導電体同士を電気的に接続して、上記基材表裏
面の上記導電体と上記開口部内の導電体により螺旋状の
コイルパターンを上記基材に形成し、上記開口部列に沿
って上記基材を分割することにより、コイルパターンを
有するチップインダクタを形成するチップインダクタの
製造方法である。According to a method of manufacturing a chip inductor of the present invention, an insulating planar base material such as ceramics or a magnetic material having at least an insulating surface is provided, and a plurality of the base materials are provided on the base material at predetermined intervals. Forming a plurality of rows of openings,
A conductor is formed on the inner surface of each of the openings, and a conductor is provided at a portion connecting the openings between the openings of adjacent ones of the opening rows. And
The conductors between the openings adjacent to each other are insulated from each other, and the conductors on the front and back surfaces of the base are electrically connected to each other by the conductors in the openings. A chip inductor that forms a spiral coil pattern on the base material by a conductor and a conductor in the opening, and divides the base material along the row of openings to form a chip inductor having a coil pattern. It is a manufacturing method of.
【０００６】上記開口部及び上記基材表裏面の導電体
は、メッキにより導電体膜を形成するものである。ま
た、上記基材表裏面の導電体は、メッキレジストにより
所定の位置にメッキがつかないようにするか、またはレ
ーザ光により金属薄膜等の導電体膜を除去し、コイルパ
ターン形状に形成するものである。そして、上記基材
は、多数のチップを形成するもので、少なくとも表面に
分割用の溝が縦横に形成されている。The conductors on the opening and the front and back surfaces of the substrate form a conductor film by plating. The conductor on the front and back surfaces of the base material is formed in a coil pattern shape by using a plating resist to prevent plating at a predetermined position or by removing a conductor film such as a metal thin film by a laser beam. It is. The base material forms a large number of chips, and has grooves for dividing vertically and horizontally on at least the surface.
【０００７】[0007]
【発明の実施の形態】以下、この発明の実施形態につい
て図面に基づいて説明する。図1〜図４は、この発明の
第一実施形態のチップインダクタ１０の基材１２を示
し、この基材１２は、絶縁性の磁性材料その他絶縁材料
であるセラミックスや、フェライト等の磁性材料の基材
の表面に必要に応じて絶縁皮膜を施したもの等からな
る。基材１２には、所定のピッチで開口部１４が直線状
に形成され、この開口部１４の列が、複数列所定間隔で
形成されている。さらに、個々のチップに分割される線
に沿って、基材１２の表裏面に所定の間隔で分割溝１
６，１７が、縦横に形成されている。分割溝１６は、開
口部１４に沿って形成され、各開口部１４の両側に沿っ
て２本ずつ形成されている。また、開口部１４の列と直
交する方向に分割溝１７が形成されている。なお、分割
溝１７が横切る部分の開口部１４ａは、その列方向に他
の開口部１４よりも長く形成されている。従って、分割
溝１６，１７で囲まれる部分が一つのチップインダクタ
１０を構成する。Embodiments of the present invention will be described below with reference to the drawings. FIGS. 1 to 4 show a base material 12 of a chip inductor 10 according to a first embodiment of the present invention. The base material 12 is made of an insulating magnetic material or another insulating material such as ceramics or a magnetic material such as ferrite. It is made of a substrate having a surface coated with an insulating film if necessary. Openings 14 are formed linearly at a predetermined pitch in the base material 12, and a plurality of rows of the openings 14 are formed at predetermined intervals. Further, along the line divided into the individual chips, the dividing grooves 1 are formed on the front and back surfaces of the substrate 12 at predetermined intervals.
6, 17 are formed vertically and horizontally. The division grooves 16 are formed along the openings 14, and two division grooves 16 are formed along both sides of each opening 14. Further, a dividing groove 17 is formed in a direction orthogonal to the row of the openings 14. The opening 14a at the portion where the division groove 17 crosses is formed longer than the other openings 14 in the column direction. Therefore, the portion surrounded by the dividing grooves 16 and 17 forms one chip inductor 10.
【０００８】基材１２の表裏面及び開口部１４の内側面
には、メッキや蒸着、スパッタリング等により銅やアル
ミニウムその他の金属による金属薄膜の導電体膜２０が
設けられている。この導電体膜２０には、導電体膜２０
が除去されたパターン溝２２が一定のピッチで形成され
ている。パターン溝２２は、基材１２の表面側では分割
溝１７とほぼ平行に形成され、基材１２の裏面側では、
上記表面側のパターン溝２２対して１ピッチ分隣接する
パターン溝２２の端部と対向する様に斜めに形成されて
いる。On the front and back surfaces of the substrate 12 and on the inner surface of the opening 14, a conductor film 20 of a metal thin film made of copper, aluminum, or other metal is provided by plating, vapor deposition, sputtering, or the like. The conductor film 20 includes a conductor film 20.
Are formed at a constant pitch. The pattern groove 22 is formed substantially parallel to the dividing groove 17 on the front surface side of the base material 12, and is formed on the back surface side of the base material 12
The pattern groove 22 is formed obliquely so as to face the end of the pattern groove 22 adjacent to the pattern groove 22 on the front surface side by one pitch.
【０００９】基材１２を分割して形成したチップインダ
クタ１０は、図２に示すように、分割溝１７で分割され
た部分の端部が電極２４となる。電極２４は、開口部１
４ａによりチップ状の基材１２の端部全周と端面が電極
２４として形成され、表面には、ニッケルメッキ及びは
んだメッキが施される。As shown in FIG. 2, in the chip inductor 10 formed by dividing the base material 12, the ends of the parts divided by the dividing grooves 17 become the electrodes 24. The electrode 24 has the opening 1
4a, the entire periphery and the end surface of the end portion of the chip-shaped base material 12 are formed as electrodes 24, and the surface is plated with nickel and solder.
【００１０】分割状態では、図２に示すように、開口部
１４間の分割面２６が、側面の導電体膜２０の絶縁部と
して形成され、表裏面のパターン溝２２と接続してい
る。そして、分割面２６及びパターン溝２２の両側の導
電体膜２２が、螺旋状に一方の電極２４から他方の電極
２４までのコイルパターン２８として形成されるように
設けられている。In the divided state, as shown in FIG. 2, a divided surface 26 between the openings 14 is formed as an insulating portion of the conductive film 20 on the side surface, and is connected to the pattern grooves 22 on the front and back surfaces. The conductive film 22 on both sides of the division surface 26 and the pattern groove 22 is provided so as to be spirally formed as a coil pattern 28 from one electrode 24 to the other electrode 24.
【００１１】この実施形態のチップインダクタの製造方
法は、まずセラミックス材料等を成形して焼成し、所望
形状の板状の基材１２を形成する。開口部１４及び分割
溝１６，１７は、焼成前に金型等で形成し、その後焼成
する。In the method of manufacturing a chip inductor according to this embodiment, first, a ceramic material or the like is formed and fired to form a plate-shaped base material 12 having a desired shape. The opening 14 and the dividing grooves 16 and 17 are formed by a mold or the like before firing, and then fired.
【００１２】つぎに、メッキや蒸着、スパッタリング等
により銅やアルミニウムその他の金属による金属薄膜の
導電体膜２０を、基材１２の表裏面及び開口部１４の内
周面全面に形成する。具体的には、例えば無電解メッキ
を施した後さらに電解メッキで約２０μｍ程度の厚さに
金属薄膜を形成する。メッキは、無電解メッキのみで行
っても良いが、効率が悪いので、電解メッキと組み合わ
せる。そして、基材１２の表面では、図２の実線で示す
パターン溝２２を、レーザ光により開口部１４間の接続
部１５間を結ぶように形成する。また、基材１２の裏面
では、図３の破線で示すように、表面側のパターン溝２
２とは、開口部１４の１ピッチ隣の接続部１５間を結ぶ
ようにレーザ光でパターン溝２２を形成する。Next, a conductive film 20 of a metal thin film made of copper, aluminum, or another metal is formed on the front and back surfaces of the substrate 12 and the entire inner peripheral surface of the opening 14 by plating, vapor deposition, sputtering, or the like. Specifically, for example, after performing electroless plating, a metal thin film is formed to a thickness of about 20 μm by electrolytic plating. Plating may be performed only by electroless plating, but it is inefficient and is combined with electrolytic plating. Then, on the surface of the base material 12, pattern grooves 22 indicated by solid lines in FIG. 2 are formed so as to connect the connection portions 15 between the openings 14 by laser light. Further, on the back surface of the base material 12, as shown by the broken line in FIG.
The number 2 indicates that the pattern groove 22 is formed by a laser beam so as to connect the connecting portions 15 adjacent to the opening 14 by one pitch.
【００１３】この後、基材１２を分割線１６，１７に沿
って分割する。さらに、コイルパターン２８が形成され
た部分には、絶縁被覆を施し、電極２４には、ニッケル
メッキ及びはんだメッキを施す。Thereafter, the base material 12 is divided along the dividing lines 16 and 17. Further, a portion where the coil pattern 28 is formed is coated with an insulating coating, and the electrode 24 is plated with nickel and solder.
【００１４】この実施形態のチップインダクタの製造方
法によれば、コイルパターン２８を形成するパターン溝
２２は、表裏面の面方向のみに形成すれば良く、奥行き
方向のパターンは、開口部１４とその間の接続部１５を
分離した分割面２６により、コイルパターン２８の一部
が形成される。したがって、レーザー光により奥行き方
向のパターン形成が無く、パターンの形成が容易であ
り、効率よく迅速にチップインダクタを形成することが
できる。According to the method of manufacturing the chip inductor of this embodiment, the pattern groove 22 for forming the coil pattern 28 may be formed only in the surface direction of the front and back surfaces. A part of the coil pattern 28 is formed by the divided surface 26 that separates the connecting portion 15 of FIG. Therefore, there is no pattern formation in the depth direction due to the laser light, the pattern formation is easy, and the chip inductor can be formed efficiently and quickly.
【００１５】また、表裏面のパターン溝２２の形成は、
レーザー光以外に、フォトエッチングにより導電体膜２
０にパターン溝２２を形成しても良い。また、これらを
組み合わせても良い。The formation of the pattern grooves 22 on the front and back surfaces is performed by
Conductor film 2 by photo-etching other than laser beam
0 may be formed with the pattern groove 22. Further, these may be combined.
【００１６】次にこの発明のチップインダクタの製造方
法の第二実施形態について、図５，図６を基にして説明
する。ここで、上記実施形態と同様の部材は同一の符号
を付して説明を省略する。この実施形態のチップインダ
クタ３０の製造方法は、基材１２に上記実施形態と同様
に所定ピッチの開口部１４の列を形成する。この基材１
２は、セラミックスや樹脂の絶縁材料であればよい。そ
して、所定ピッチの開口部１４の列間で、接続部１５同
士を結ぶ部分に、印刷によりメッキレジストを塗布し、
接続部１５間には、メッキレジストを塗布しないパター
ンを形成する。または、フォトレジスト材料を塗布して
開口部１４間を結ぶ部分のフォトレジストを除去して、
メッキ用のパターンを形成する。なお、フォトレジスト
を用いることにより、より精密で細かいパターンが可能
である。この状態で、基材１２を無電解メッキ液中に浸
漬し、銅や、銅とニッケル等をメッキし、さらに電解メ
ッキにより導電体膜２０を形成する。Next, a second embodiment of the method for manufacturing a chip inductor of the present invention will be described with reference to FIGS. Here, the same members as those in the above embodiment are denoted by the same reference numerals, and description thereof will be omitted. In the method of manufacturing the chip inductor 30 of this embodiment, rows of openings 14 having a predetermined pitch are formed in the base material 12 as in the above-described embodiment. This substrate 1
2 may be any insulating material such as ceramics or resin. Then, a plating resist is applied by printing to a portion connecting the connection portions 15 between the rows of the openings 14 at a predetermined pitch,
A pattern in which the plating resist is not applied is formed between the connection portions 15. Alternatively, a photoresist material is applied to remove a portion of the photoresist connecting the openings 14,
A pattern for plating is formed. Note that a more precise and fine pattern can be obtained by using a photoresist. In this state, the base material 12 is immersed in an electroless plating solution, plated with copper, copper and nickel, and the like, and further formed with a conductive film 20 by electrolytic plating.
【００１７】これにより、図示するように、開口部１４
及びその開口部１４を結ぶ部分にメッキにより導電体膜
２０が施され、この導電体膜２０及び開口部１４内の導
電体によるコイルパターン２８が形成される。また、チ
ップ状に分割される基材１２の両端部には、上記実施形
態と同様に、電極２４が形成される。As a result, as shown in FIG.
A conductor film 20 is applied by plating to a portion connecting the opening 14 with the conductor film 20 and a conductor pattern in the opening 14 to form a coil pattern 28. Electrodes 24 are formed on both ends of the base material 12 divided into chips, as in the above embodiment.
【００１８】この実施形態によっても上記実施形態と同
様の効果を得ることができ、メッキにより形成されるの
で、安価に形成可能である。According to this embodiment, the same effects as those of the above embodiment can be obtained, and since it is formed by plating, it can be formed at low cost.
【００１９】次にこの発明のチップインダクタの製造方
法の第三実施形態について、図７を基にして説明する。
ここで、上記実施形態と同様の部材は同一の符号を付し
て説明を省略する。この実施形態のチップインダクタ４
０の製造方法は、基材１２に上記実施形態の様に所定ピ
ッチの開口部４４の列を形成する。この開口部４４はＮ
Ｃ工作機械等により、ドリルまたはパンチングで、所定
ピッチの丸孔を形成する。この基材１２もセラミックス
や樹脂の絶縁基板を用いることができる。Next, a third embodiment of the method of manufacturing a chip inductor according to the present invention will be described with reference to FIG.
Here, the same members as those in the above embodiment are denoted by the same reference numerals, and description thereof will be omitted. Chip inductor 4 of this embodiment
In the manufacturing method of No. 0, rows of openings 44 having a predetermined pitch are formed in the base material 12 as in the above embodiment. This opening 44 is N
A round hole having a predetermined pitch is formed by drilling or punching using a C machine tool or the like. The substrate 12 can also be a ceramic or resin insulating substrate.
【００２０】次に、上記実施形態と同様に、開口部４４
間を除く部分にエッチングレジストを施し、無電解メッ
キ及び電解メッキを行う。これにより、開口部１４内に
は銅等による導電スルーホール４６が形成され、このス
ルーホール４６の列の間には、隣の列のスルーホール４
６間で導電体膜２０が形成される。この導電体膜２０と
スルーホール４６も、表裏で螺旋になるように形成し、
スルーホール４６を介してコイルパターン２８が形成さ
れる。Next, similarly to the above embodiment, the opening 44
An etching resist is applied to portions except for the gap, and electroless plating and electrolytic plating are performed. As a result, a conductive through-hole 46 made of copper or the like is formed in the opening 14, and between the rows of the through-holes 46, the through-holes 4 of the adjacent row
The conductor film 20 is formed between the six. The conductor film 20 and the through hole 46 are also formed so as to be spiral on the front and back,
The coil pattern 28 is formed via the through hole 46.
【００２１】この実施形態よっても、基材の種類を選ば
ず、簡単にチップインダクタを形成することができる。According to this embodiment, the chip inductor can be easily formed regardless of the type of the base material.
【００２２】なおこの発明は、上記実施形態に限定され
るものではなく、インダクタの形成方法は適宜選択可能
であり、導電体パターンも、形成後にコイルパターンの
ターン数を調整可能にして、インダクタンスを調整でき
るものでもよい。また、コイルパターンの保護被覆とし
て、磁性体膜を施しても良く、磁性体塗料以外に、絶縁
層を介して磁性体金属等の磁性体薄膜を蒸着等の方法に
より形成するものでもい。さらに、磁性体塗料やその他
の磁性体膜材料は、適宜選択可能である。The present invention is not limited to the above embodiment. The method of forming the inductor can be appropriately selected, and the conductor pattern can be adjusted in the number of turns of the coil pattern after the formation to reduce the inductance. It may be adjustable. Further, a magnetic film may be applied as a protective coating of the coil pattern, and a magnetic thin film of a magnetic metal or the like may be formed by an evaporation method or the like via an insulating layer other than the magnetic paint. Further, the magnetic paint and other magnetic film materials can be appropriately selected.
【００２３】[0023]
【発明の効果】この発明のチップインダクタの製造方法
は、導電体膜によるコイルパターンをレーザ光やエッチ
ングにより簡単に大面積の基材に多数個同時形成可能で
あり、極めて生産性の良いものである。しかも微細なパ
ターンも容易に可能である。また、大出力のレーザを用
いる必要もなく、省エネルギーで、高品質、高性能のイ
ンダクタを形成することができる。According to the method of manufacturing a chip inductor of the present invention, a large number of coil patterns can be simultaneously formed on a large-area base material by laser light or etching, and the productivity is extremely high. is there. In addition, fine patterns can be easily formed. Further, it is not necessary to use a high-power laser, and an energy-saving, high-quality, high-performance inductor can be formed.
【図面の簡単な説明】[Brief description of the drawings]
【図１】この発明の第一実施形態のチップインダクタを
形成する基材の斜視図である。FIG. 1 is a perspective view of a base material forming a chip inductor according to a first embodiment of the present invention.
【図２】この第一実施形態のチップインダクタの斜視図
である。FIG. 2 is a perspective view of the chip inductor of the first embodiment.
【図３】この第一実施形態のチップインダクタを形成す
る基材の平面図である。FIG. 3 is a plan view of a base material forming the chip inductor of the first embodiment.
【図４】図３のＡ−Ａの断面図である。FIG. 4 is a sectional view taken along line AA of FIG. 3;
【図５】この発明の第二実施形態のチップインダクタを
形成する基材の平面図である。FIG. 5 is a plan view of a base material forming a chip inductor according to a second embodiment of the present invention.
【図６】図５のＢ−Ｂ断面図である。FIG. 6 is a sectional view taken along line BB of FIG. 5;
【図７】この発明の第三実施形態のチップインダクタを
形成する基材の平面図である。FIG. 7 is a plan view of a base material forming a chip inductor according to a third embodiment of the present invention.
１０ チップインダクタ １２ 基材 １４ 開口部 １５ 接続部 １６，１７ 分割溝 ２０ 導電体膜 ２４ 電極 ２８ コイルパターン DESCRIPTION OF SYMBOLS 10 Chip inductor 12 Base material 14 Opening 15 Connection part 16, 17 Division groove 20 Conductor film 24 Electrode 28 Coil pattern
Claims (4)
所定間隔で複数の開口部の列を複数列形成し、この各開
口部の内面に導電体を形成するとともに、上記各開口部
列の互いに隣接する列の間で、その列の開口部間と他の
列の開口部を結ぶ部分に導電体を設け、互いに隣接する
上記開口部間の上記導電体同士を絶縁状態とし、上記開
口部内の上記導電体により上記基材表裏面の上記導電体
同士を電気的に接続して、上記基材表裏面の上記導電体
と上記開口部内の導電体により螺旋状のコイルパターン
を上記基材に形成し、この後上記開口部列に沿って上記
基材を分割することによりインダクタを形成するチップ
インダクタの製造方法。An insulating planar base material is provided, a plurality of rows of openings are formed in the base material at predetermined intervals, and a conductor is formed on the inner surface of each of the openings. Between the adjacent rows of the opening row, a conductor is provided at a portion connecting the openings of the row and the openings of the other rows, and the conductors between the adjacent openings are insulated from each other. Electrically connecting the conductors on the front and back surfaces of the base with the conductors in the opening, and forming a spiral coil pattern by the conductors on the front and back surfaces of the base and the conductors in the opening. A method of manufacturing a chip inductor, wherein the chip inductor is formed on the base material, and thereafter, the base material is divided along the opening row.
口部間の導電体同士を絶縁状態とし、上記開口部を介し
て上記導電体をコイルパターンに形成する請求項１記載
のチップインダクタの製造方法。2. The manufacturing method of a chip inductor according to claim 1, wherein the conductor is formed such that the conductors between the openings are insulated from each other by a laser beam, and the conductors are formed in a coil pattern through the openings. Method.
パターン形状に形成する請求項１記載のチップインダク
タの製造方法。3. The method according to claim 1, wherein the conductor is formed into a coil pattern by etching.
ので、少なくとも表面に分割用の溝が縦横に形成されて
いる請求項１，２または３記載のチップインダクタの製
造方法。4. The method for manufacturing a chip inductor according to claim 1, wherein said base material forms a large number of chips, and at least surfaces of said base material are formed with vertical and horizontal dividing grooves.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11162717A JP2000353634A (en) | 1999-06-09 | 1999-06-09 | Manufacture of chip inductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11162717A JP2000353634A (en) | 1999-06-09 | 1999-06-09 | Manufacture of chip inductor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000353634A true JP2000353634A (en) | 2000-12-19 |
Family
ID=15759960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11162717A Pending JP2000353634A (en) | 1999-06-09 | 1999-06-09 | Manufacture of chip inductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000353634A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013527620A (en) * | 2010-05-26 | 2013-06-27 | タイコ・エレクトロニクス・コーポレイション | Planar inductor device |
| US10333198B2 (en) | 2015-03-12 | 2019-06-25 | Murata Manufacturing Co., Ltd. | Antenna apparatus and communication terminal apparatus |
-
1999
- 1999-06-09 JP JP11162717A patent/JP2000353634A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013527620A (en) * | 2010-05-26 | 2013-06-27 | タイコ・エレクトロニクス・コーポレイション | Planar inductor device |
| US10333198B2 (en) | 2015-03-12 | 2019-06-25 | Murata Manufacturing Co., Ltd. | Antenna apparatus and communication terminal apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8141245B2 (en) | Method of forming a circuit board with improved via design | |
| US8258411B2 (en) | Printed circuit board with improved via design | |
| US7145238B1 (en) | Semiconductor package and substrate having multi-level vias | |
| US9839132B2 (en) | Component-embedded substrate | |
| CN102638931B (en) | Electronic assembly, method for minimizing parasitic capacitance, and method for manufacturing circuit board structure | |
| US6965161B2 (en) | Ceramic multilayer substrate and method for manufacturing the same | |
| US7485812B2 (en) | Single or multi-layer printed circuit board with improved via design | |
| JP2003198085A (en) | Circuit board and its manufacturing method | |
| US6248247B1 (en) | Method of fortifying an air bridge circuit | |
| KR100560571B1 (en) | Interconnect | |
| JP2000353634A (en) | Manufacture of chip inductor | |
| JP3914458B2 (en) | Method for manufacturing circuit board having heat sink | |
| JP2000269038A (en) | Chip inductor and manufacture thereof | |
| US6555914B1 (en) | Integrated circuit package via | |
| WO2018208604A1 (en) | Integrated circuit interface and method of making the same | |
| JP2000182873A (en) | Chip inductor and manufacture thereof | |
| EP4239668A1 (en) | Wiring board, electronic device, and electronic module | |
| JP2000243630A (en) | Film inductor and manufacture thereof | |
| JP2739123B2 (en) | Manufacturing method of electronic component mounting board | |
| JP2536175B2 (en) | Multilayer wiring structure | |
| JPH06326428A (en) | Large current circuit substrate and three-dimensional circuit using thereof | |
| JP2000260626A (en) | Multiple chip inductor and manufacture thereof | |
| JP2005340542A (en) | Multiple patterning substrate | |
| JPS6024093A (en) | Method of producing ceramic circuit board | |
| JPH10208941A (en) | Chip inductor and its manufacture |