JP2000352966A - Picture processing device and picture display device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To reduce the change in the phase of sample clock signals and to make a picture processing performable using sample clock signals having an appropriate phase by adjusting the phase of the sample clock signals so as to absorb the amount of changes of the phase of the sample clock signals corresponding to the amount of changes of operating environmental temperature with respect to initial environmental temperature. SOLUTION: A temperature detecting section 320 measures the environmental temperature in the device as required and outputs environmental temperature data DT to a delay control section 310. A delay setting table 330 stores the data which practically indicate the change in the phase of the sample clock signals with respect to the change in the environmental temperature in the device. The section 310 obtains information corresponding to the environmental temperature measured by the section 320 from the table 330 and outputs delay control data DCD in accordance with the obtained information. The amount of delay td of a delay synchronous signals HSC outputted from a variable delay section 300 is adjusted in accordance with the data DCD.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】この発明は、画像処理装置及
びこれを用いた画像表示装置に関する。The present invention relates to an image processing device and an image display device using the same.

【０００２】[0002]

【従来の技術】画像を表す画像信号を扱う種々の電子機
器が開発されている。このような電子機器としては、例
えば、液晶パネルを用いた直視型の表示装置や投写型表
示装置、入力画像信号の仕様を異なった仕様の画像信号
に変換して出力するスキャンコンバータ等がある。これ
らの電子機器においては、アナログ画像信号をディジタ
ル画像信号に変換し（以下、この変換処理を、「Ａ／Ｄ
変換」と呼ぶ。）、種々のディジタル信号処理が行われ
ている場合が多い。このようなＡ／Ｄ変換およびディジ
タル信号処理のためには、各入力画像信号の処理に適し
たサンプルクロック信号が必要である。このサンプルク
ロック信号は供給されない場合が多いため、通常、各装
置内で生成される場合が多い。このサンプルクロック信
号は、通常、周波数シンセサイザを用いて、入力画像信
号に同期する同期信号（水平同期信号と垂直同期信号）
のうち水平同期信号に同期させることによって生成され
る。2. Description of the Related Art Various electronic devices for handling image signals representing images have been developed. Such electronic devices include, for example, a direct-view display device using a liquid crystal panel, a projection display device, and a scan converter that converts an input image signal into an image signal having a different specification and outputs the image signal. In these electronic devices, an analog image signal is converted into a digital image signal (hereinafter, this conversion processing is referred to as “A / D
This is called "conversion." ), And various digital signal processings are often performed. For such A / D conversion and digital signal processing, a sample clock signal suitable for processing each input image signal is required. Since the sample clock signal is not supplied in many cases, it is usually generated in each device. This sample clock signal is usually generated by using a frequency synthesizer and synchronizing signals (horizontal synchronizing signal and vertical synchronizing signal) synchronized with the input image signal
Are generated by synchronizing with the horizontal synchronization signal.

【０００３】[0003]

【発明が解決しようとする課題】図９は、入力画像信号
とサンプルクロック信号とを示す説明図である。図９
（ａ）は、入力画像信号に含まれるアナログ画像信号Ｒ
ＧＢを示している。図９（ｂ），（ｃ）は、サンプルク
ロック信号ＳＣＬＫを示している。アナログ画像信号Ｒ
ＧＢの信号レベルが変化するタイミングは、画像の輝度
レベルが変化するタイミングを示している。従って、ア
ナログ画像信号ＲＧＢを安定にサンプリングするために
は、アナログ画像信号ＲＧＢの信号レベルが変化しない
安定なタイミングでサンプリングすることが好ましい。
そこで、通常、サンプルクロック信号ＳＣＬＫは、図９
（ｂ）に示すサンプルクロック信号ＳＣＬＫ（Ｉ）のよ
うに、図９（ａ）のアナログ画像信号ＲＧＢの信号レベ
ルが変化するタイミングに対して一定の位相ｔｐｉを有
するように調整されていることが好ましい。しかし、サ
ンプルクロック信号ＳＣＬＫの位相は、装置内の温度環
境等の経時変化によって、図９（ｃ）に示すサンプルク
ロック信号ＳＣＬＫ（Ｄ）のように、その位相ｔｐｉが
変化する場合がある。この変化量Δｔが大きいと、アナ
ログ画像信号ＲＧＢを適切にサンプリングすることがで
きない場合があり、また、その後のディジタル信号処理
が適正に行えない場合がある。なお、上記問題は、入力
画像信号がアナログ画像信号である場合だけでなくデジ
タル画像信号である場合にも同様である。FIG. 9 is an explanatory diagram showing an input image signal and a sample clock signal. FIG.
(A) shows an analog image signal R included in the input image signal;
GB is shown. FIGS. 9B and 9C show the sample clock signal SCLK. Analog image signal R
The timing at which the GB signal level changes indicates the timing at which the luminance level of the image changes. Therefore, in order to stably sample the analog image signal RGB, it is preferable to perform sampling at a stable timing at which the signal level of the analog image signal RGB does not change.
Therefore, normally, the sample clock signal SCLK is
Like the sample clock signal SCLK (I) shown in FIG. 9B, the adjustment is performed so as to have a constant phase tpi with respect to the timing at which the signal level of the analog image signal RGB in FIG. preferable. However, the phase of the sample clock signal SCLK may change as shown in a sample clock signal SCLK (D) shown in FIG. If the variation Δt is large, the analog image signal RGB may not be sampled properly, and the subsequent digital signal processing may not be performed properly. Note that the above problem is the same not only when the input image signal is an analog image signal but also when it is a digital image signal.

【０００４】この発明は、従来技術における上述の課題
を解決するためになされたものであり、画像処理装置内
の環境温度に依存して発生する入力画像信号に対するサ
ンプルクロック信号の位相の変化を低減し、適切な位相
のサンプルクロック信号を用いて画像処理を行うことが
できる技術を提供することを目的とする。The present invention has been made to solve the above-mentioned problems in the prior art, and reduces a change in the phase of a sample clock signal with respect to an input image signal generated depending on the environmental temperature in an image processing apparatus. It is another object of the present invention to provide a technique capable of performing image processing using a sample clock signal having an appropriate phase.

【０００５】[0005]

【課題を解決するための手段およびその作用・効果】上
述の課題の少なくとも一部を解決するため、本発明の画
像処理装置は、入力画像信号を処理するために用いられ
るサンプルクロック信号を生成するサンプルクロック生
成部と、前記サンプルクロック信号を用いて前記入力画
像信号を処理する処理部と、を備え、前記サンプルクロ
ック生成部は、前記サンプルクロック信号の位相が前記
画像処理装置の処理に適した所定の適正位相となるよう
に調整されたときに、前記画像処理装置内の初期環境温
度を測定した後、前記画像処理装置内の使用環境温度を
監視し、前記初期環境温度に対する前記使用環境温度の
変化量に対応する前記サンプルクロック信号の位相の変
化量を吸収するように前記サンプルクロック信号の位相
を調整することを特徴とする。In order to solve at least a part of the above-mentioned problems, an image processing apparatus according to the present invention generates a sample clock signal used for processing an input image signal. A sample clock generation unit, and a processing unit that processes the input image signal using the sample clock signal, wherein the sample clock generation unit has a phase of the sample clock signal suitable for processing of the image processing apparatus. When adjusted to have a predetermined proper phase, after measuring the initial environmental temperature in the image processing apparatus, monitor the operating environment temperature in the image processing apparatus, and monitor the operating environment temperature with respect to the initial environmental temperature. Adjusting the phase of the sample clock signal so as to absorb the change amount of the phase of the sample clock signal corresponding to the change amount of the sample clock signal. And butterflies.

【０００６】本発明の画像処理装置において、サンプル
クロック生成部は、サンプルクロック信号の位相が適正
位相となるように調整されたときの初期環境温度から環
境温度が変化したときに、その温度変化によって発生す
るサンプルクロック信号の位相の変化を吸収するように
調整するので、サンプルクロック信号の位相を入力画像
信号の処理に適した位相に調整することができる。これ
により、画像処理装置内の環境温度に依存して発生する
サンプルクロック信号の位相の変化を低減し、適切な位
相のサンプルクロック信号を用いて画像処理を行うこと
ができる。なお、「サンプルクロック信号の位相」と
は、入力画像信号に対するサンプルクロック信号の位
相、すなわち、入力画像信号の信号変化位置に対するサ
ンプルクロック信号のエッジ位置の位相を意味してい
る。In the image processing apparatus according to the present invention, when the environmental temperature changes from an initial environmental temperature when the phase of the sample clock signal is adjusted to be an appropriate phase, the sample clock generating unit detects the change in the temperature. Since the adjustment is performed so as to absorb the change in the phase of the generated sample clock signal, the phase of the sample clock signal can be adjusted to a phase suitable for processing the input image signal. This makes it possible to reduce a change in the phase of the sample clock signal generated depending on the environmental temperature in the image processing apparatus, and perform image processing using the sample clock signal having an appropriate phase. The "phase of the sample clock signal" means the phase of the sample clock signal with respect to the input image signal, that is, the phase of the edge position of the sample clock signal with respect to the signal change position of the input image signal.

【０００７】上記画像処理装置において、前記サンプル
クロック生成部の第１の態様は、前記入力画像信号と同
期する同期信号の遅延量を調整することにより、遅延同
期信号を出力する遅延調整部と、前記遅延同期信号に基
づいて前記サンプルクロック信号を生成するクロック生
成部と、を備え、前記遅延調整部は、前記同期信号を可
変遅延量で遅延して前記遅延同期信号を出力する可変遅
延部と、前記画像処理装置内の環境温度を測定する温度
検出部と、あらかじめ準備された前記画像処理装置内の
環境温度の変化に対する前記サンプルクロック信号の位
相の変化を実質的に示すデータを格納した位相変化量テ
ーブルと、前記画像処理装置の初期状態において、前記
可変遅延部の遅延量を制御することにより、前記サンプ
ルクロック信号の位相を前記適正位相状態に調整する初
期遅延制御部と、前記温度検出部で測定された前記画像
処理装置の初期環境温度と使用環境温度との差に対応す
る前記サンプルクロック信号の位相の変化量を、前記位
相変化量テーブルに従って求め、求められた前記サンプ
ルクロック信号の位相の変化量を吸収するように前記可
変遅延部の遅延量を制御する遅延制御部と、を備えるこ
とを特徴とする。In the above-mentioned image processing apparatus, the first aspect of the sample clock generation unit is that a delay adjustment unit that outputs a delay synchronization signal by adjusting a delay amount of a synchronization signal synchronized with the input image signal; A clock generation unit that generates the sample clock signal based on the delay synchronization signal, wherein the delay adjustment unit delays the synchronization signal by a variable delay amount and outputs the delay synchronization signal; A temperature detection unit for measuring an environmental temperature in the image processing apparatus, and a phase storing data substantially indicating a change in the phase of the sample clock signal with respect to a change in the environmental temperature in the image processing apparatus prepared in advance. A change amount table, and controlling an amount of delay of the variable delay unit in an initial state of the image processing apparatus, so that the sample clock signal An initial delay control unit that adjusts a phase to the proper phase state, and a change amount of a phase of the sample clock signal corresponding to a difference between an initial environmental temperature and a use environmental temperature of the image processing apparatus measured by the temperature detection unit. And a delay control unit that controls the delay amount of the variable delay unit so as to absorb the obtained phase change amount of the sample clock signal.

【０００８】サンプルクロック生成部の第１の態様によ
れば、遅延調整部が、画像処理装置内の温度環境の変化
に依存して発生するサンプルクロック信号の位相の変化
を吸収するように、同期信号の遅延量を調整して遅延同
期信号として出力するので、クロック生成部は、入力画
像信号の処理に適した位相に調整されたサンプルクロッ
ク信号を生成することができる。[0008] According to the first aspect of the sample clock generation unit, the delay adjustment unit synchronizes so as to absorb a change in the phase of the sample clock signal generated depending on a change in the temperature environment in the image processing apparatus. Since the delay amount of the signal is adjusted and output as the delay synchronization signal, the clock generation unit can generate the sample clock signal adjusted to the phase suitable for processing the input image signal.

【０００９】また、上記画像処理装置において、前記サ
ンプルクロック生成部の第２の態様は、前記入力画像信
号に同期する同期信号に基づいて前記サンプルクロック
信号を生成するための基準クロック信号を生成するクロ
ック生成部と、前記基準クロック信号の遅延量を調整す
ることにより、前記サンプルクロック信号を出力する遅
延調整部と、を備え、前記遅延調整部は、前記画像処理
装置内の環境温度を測定する温度検出部と、あらかじめ
準備された前記画像処理装置内の環境温度の変化に対す
る前記サンプルクロック信号の位相の変化を実質的に示
すデータを格納した位相変化量テーブルと、前記画像処
理装置の初期状態における前記可変遅延部の遅延量を制
御することにより、前記サンプルクロック信号の位相を
前記適正位相状態に調整する初期遅延制御部と、前記温
度検出部で測定された前記画像処理装置の初期環境温度
と使用環境温度との差に対応する前記サンプルクロック
信号の位相の変化量を、前記位相変化量テーブルに従っ
て求め、求められた前記サンプルクロック信号の位相の
変化量を吸収するように前記可変遅延部の遅延量を制御
する遅延制御部と、を備えることを特徴とする。In the above-mentioned image processing apparatus, a second aspect of the sample clock generating section generates a reference clock signal for generating the sample clock signal based on a synchronization signal synchronized with the input image signal. A clock generation unit; and a delay adjustment unit that outputs the sample clock signal by adjusting a delay amount of the reference clock signal. The delay adjustment unit measures an environmental temperature in the image processing apparatus. A temperature detecting unit, a phase change amount table storing data substantially indicating a change in phase of the sample clock signal with respect to a change in environmental temperature in the image processing apparatus prepared in advance, and an initial state of the image processing apparatus Controlling the amount of delay of the variable delay unit in An initial delay control unit to be adjusted, and a phase change amount table of the sample clock signal corresponding to a difference between an initial environment temperature and a use environment temperature of the image processing apparatus measured by the temperature detection unit. And a delay control unit that controls the delay amount of the variable delay unit so as to absorb the obtained change amount of the phase of the sample clock signal.

【００１０】サンプルクロック生成部の第２の態様によ
れば、遅延調整部が、画像処理装置内の温度環境の変化
に依存して発生するサンプルクロック信号の位相の変化
を吸収するように、基準クロック信号の遅延量を調整す
るので、遅延調整部から入力画像信号の処理に適した位
相に調整されたサンプルクロック信号を出力することが
できる。According to the second aspect of the sample clock generation unit, the delay adjustment unit absorbs the change in the phase of the sample clock signal generated depending on the change in the temperature environment in the image processing apparatus. Since the delay amount of the clock signal is adjusted, the sample clock signal adjusted to a phase suitable for processing the input image signal can be output from the delay adjustment unit.

【００１１】なお、前記可変遅延部は、直列に接続され
た第１の遅延部と第２の遅延部とを備え、前記初期遅延
制御部は前記第１の遅延部を制御し、前記遅延制御部は
前期第２の遅延部を制御するようにしてもよい。The variable delay section includes a first delay section and a second delay section connected in series, and the initial delay control section controls the first delay section, The unit may control the second delay unit.

【００１２】この場合に、前記遅延制御部は、前記画像
処理装置の所定の環境温度範囲内で発生する前記サンプ
ルクロック信号の位相の変化を前記第２の遅延部ですべ
て吸収することができるように、前記サンプルクロック
信号の位相が適正位相となるように調整されるときの前
記第２の遅延部の遅延量を、前記初期環境温度および前
記位相変化量テーブルに格納されたデータに基づいて決
定することが好ましい。In this case, the delay control section can absorb all the phase change of the sample clock signal occurring within a predetermined environmental temperature range of the image processing apparatus by the second delay section. The delay amount of the second delay unit when the phase of the sample clock signal is adjusted to be an appropriate phase is determined based on the initial environmental temperature and data stored in the phase change amount table. Is preferred.

【００１３】上記構成によれば、画像処理装置の所定の
環境温度範囲内で発生するサンプルクロック信号の位相
の変化をすべて吸収するように設定することができる。According to the above configuration, it is possible to set so as to absorb all changes in the phase of the sample clock signal generated within the predetermined environmental temperature range of the image processing apparatus.

【００１４】なお、前記位相変化量テーブルは、前記画
像処理装置内の複数の環境温度に対する前記サンプルク
ロック信号の位相を示す位相データが格納されており、
前記遅延制御部は、前記位相変化量テーブルに従って、
前記温度検出部で測定された前記画像処理装置の初期環
境温度および使用環境温度における前記サンプルクロッ
ク信号の位相を求め、求められた２つの位相の差を吸収
するように前記可変遅延部の遅延量を制御することが好
ましい。The phase change table stores phase data indicating the phase of the sample clock signal with respect to a plurality of environmental temperatures in the image processing apparatus.
The delay control unit, according to the phase change amount table,
The phase of the sample clock signal at the initial environmental temperature and the use environmental temperature of the image processing device measured by the temperature detecting unit is determined, and the delay amount of the variable delay unit is set so as to absorb the difference between the two determined phases. Is preferably controlled.

【００１５】上記構成によれば、位相変化量テーブルに
従って画像処理装置内の環境温度の変化によるサンプル
クロック信号の位相の変化を容易に求めることができ
る。According to the above configuration, a change in the phase of the sample clock signal due to a change in the environmental temperature in the image processing apparatus can be easily obtained in accordance with the phase change amount table.

【００１６】また、前位相変化テーブルは、前記画像処
理装置内の複数の環境温度に対する前記可変遅延部の遅
延量を表す遅延設定データが格納されており、前記遅延
制御部は、前記位相変化量テーブルに従って、前記温度
検出部で測定された前記画像処理装置の初期環境温度お
よび使用環境温度における遅延制御データを求め、求め
られた２つの遅延設定データの差を吸収するように前記
可変遅延部の遅延量を制御するようにしてもよい。The pre-phase change table stores delay setting data indicating a delay amount of the variable delay unit with respect to a plurality of environmental temperatures in the image processing apparatus. According to the table, delay control data at the initial environment temperature and the use environment temperature of the image processing apparatus measured by the temperature detection unit are obtained, and the variable delay unit is configured to absorb a difference between the obtained two delay setting data. The amount of delay may be controlled.

【００１７】上記構成の位相変化テーブルに格納された
データは、画像処理装置内の複数の環境温度に対する可
変遅延部の遅延量を表す遅延設定データであるので、環
境温度の変化によって発生する可変遅延部内の遅延量の
変化による位相の変化を吸収するためのデータも含んで
いる。従って、上記構成によれば、サンプルクロック信
号の位相の変化を吸収するように、可変遅延部の遅延量
を、より精度良く制御することができる。The data stored in the phase change table having the above configuration is delay setting data representing the delay amount of the variable delay unit for a plurality of environmental temperatures in the image processing apparatus. It also includes data for absorbing a change in phase due to a change in delay amount in the unit. Therefore, according to the above configuration, the delay amount of the variable delay unit can be controlled more accurately so as to absorb the change in the phase of the sample clock signal.

【００１８】なお、前記画像処理装置と、前記画像処理
装置から出力される画像信号によって表される画像を表
示する画像表示部と、を備えることにより、画像表示装
置を構成することもできる。Note that an image display device can be configured by including the image processing device and an image display unit that displays an image represented by an image signal output from the image processing device.

【００１９】上記画像表示装置においては、本発明の画
像処理装置を備えているので、画像処理装置内の環境温
度に依存して発生するサンプルクロック信号の位相の変
化を低減し、適切な位相のサンプルクロック信号を用い
て画像処理を行うことができる。In the above image display device, since the image processing device of the present invention is provided, a change in the phase of the sample clock signal generated depending on the environmental temperature in the image processing device can be reduced, and an appropriate phase can be obtained. Image processing can be performed using the sample clock signal.

【００２０】[0020]

【発明の実施の形態】Ａ．画像表示装置の構成：図１
は、この発明の一実施例としての画像処理装置を適用し
た画像表示装置の概略構成を示すブロック図である。こ
の画像表示装置１０００は、画像処理部（画像処理装
置）１００と、画像表示部２００とを備えている。画像
処理部１００は、入力バッファ部１１０と、サンプルク
ロック生成部１２０と、ＡＤ変換部１３０と、画像変換
部１４０と、表示クロック生成部１５０と、ＣＰＵ１６
０とを備えるコンピュータシステムである。画像表示部
２００は、液晶パネル２１０と、パネル駆動部２２０と
を備えている。画像処理部１００は、液晶パネル２１０
に形成される画像を処理するための装置である。なお、
パネル駆動部２２０は、画像処理部１００内に設けられ
るようにしてもよい。DETAILED DESCRIPTION OF THE INVENTION Configuration of image display device: FIG.
1 is a block diagram illustrating a schematic configuration of an image display device to which an image processing device as one embodiment of the present invention is applied. The image display device 1000 includes an image processing unit (image processing device) 100 and an image display unit 200. The image processing unit 100 includes an input buffer unit 110, a sample clock generation unit 120, an AD conversion unit 130, an image conversion unit 140, a display clock generation unit 150, a CPU 16
0 is a computer system. The image display unit 200 includes a liquid crystal panel 210 and a panel drive unit 220. The image processing unit 100 includes a liquid crystal panel 210
This is an apparatus for processing an image formed on the device. In addition,
The panel driving section 220 may be provided in the image processing section 100.

【００２１】ＣＰＵ１６０は、バス１６２を介して入力
バッファ部１１０と、サンプルクロック生成部１２０
と、画像変換部１４０と、表示クロック生成部１５０と
に接続されている。また、図示は省略されているが、Ａ
Ｄ変換部１３０にも接続されている。ＣＰＵ１６０は、
各部の処理条件を設定し、また、各部の処理を直接制御
する。The CPU 160 controls the input buffer unit 110 and the sample clock generator 120 via a bus 162.
, An image converter 140 and a display clock generator 150. Although illustration is omitted, A
It is also connected to the D conversion unit 130. The CPU 160
The processing conditions of each section are set, and the processing of each section is directly controlled.

【００２２】入力バッファ部１１０は、入力される画像
信号ＶＳを、３つ（例えば、赤（Ｒ）、緑（Ｇ）、青
（Ｂ））のアナログ画像信号ＲＳＡ，ＧＳＡ，ＢＳＡ
と、水平同期信号ＨＳおよび垂直同期信号ＶＳとして出
力する。なお、これらのアナログ画像信号ＲＳＡ，ＧＳ
Ａ，ＢＳＡをまとめてアナログ画像信号ＡＳと呼ぶ場合
もある。The input buffer unit 110 converts the input image signal VS into three (eg, red (R), green (G), and blue (B)) analog image signals RSA, GSA, and BSA.
Are output as a horizontal synchronizing signal HS and a vertical synchronizing signal VS. Note that these analog image signals RSA, GS
A and BSA may be collectively referred to as an analog image signal AS.

【００２３】画像信号ＶＳが、輝度信号と色信号と同期
信号とが重畳されたコンポジット画像信号である場合に
は、入力バッファ部１１０は、画像信号ＶＳから同期信
号ＨＳ，ＶＳと、アナログ画像信号ＲＳＡ，ＧＳＡ，Ｂ
ＳＡとを分離して、各信号をそれぞれの供給先に出力す
る。また、画像信号ＶＳが３つのアナログ画像信号ＲＳ
Ａ，ＧＳＡ、ＢＳＡと、水平同期信号ＨＳおよび垂直同
期信号ＶＳとをそれぞれ含むコンポーネント画像信号で
ある場合には、入力バッファ部１１０は、各信号をそれ
ぞれの供給先に出力する。なお、各信号は、各信号の供
給先に入力可能な仕様に調整されている。When the image signal VS is a composite image signal in which a luminance signal, a chrominance signal, and a synchronization signal are superimposed, the input buffer unit 110 converts the image signal VS from the synchronization signals HS and VS to the analog image signal. RSA, GSA, B
The signal is separated from the SA, and each signal is output to each supply destination. Further, the image signal VS has three analog image signals RS.
In the case of a component image signal including A, GSA, and BSA, and a horizontal synchronization signal HS and a vertical synchronization signal VS, respectively, the input buffer unit 110 outputs each signal to its respective destination. In addition, each signal is adjusted to a specification that can be input to a supply destination of each signal.

【００２４】サンプルクロック生成部１２０は、水平同
期信号ＨＳに同期するとともに、アナログ画像信号ＡＳ
のサンプリングに適した周波数を有するクロック信号を
生成し、サンプルクロック信号ＳＣＬＫとして出力す
る。このサンプルクロック信号ＳＣＬＫは、アナログ画
像信号のサンプリングに適した位相に調整されている。
サンプルクロック信号ＳＣＬＫは、ＡＤ変換部１３０お
よび画像変換部１４０に供給される。なお、サンプルク
ロック生成部１２０については、さらに、後述する。The sample clock generator 120 synchronizes with the horizontal synchronizing signal HS and outputs the analog image signal AS.
And generates a clock signal having a frequency suitable for the sampling, and outputs it as a sample clock signal SCLK. This sample clock signal SCLK is adjusted to a phase suitable for sampling an analog image signal.
The sample clock signal SCLK is supplied to the AD converter 130 and the image converter 140. The sample clock generator 120 will be further described later.

【００２５】なお、「サンプルクロック信号ＳＣＬＫが
水平同期信号ＨＳに同期する」とは、同期信号ＨＳの立
ち上がりエッジ（タイミング）とサンプルクロック信号
ＳＣＬＫの立ち上がりエッジ（タイミング）とが一定の
位相関係を保っていることを意味している。Note that "the sample clock signal SCLK is synchronized with the horizontal synchronizing signal HS" means that the rising edge (timing) of the synchronizing signal HS and the rising edge (timing) of the sample clock signal SCLK maintain a constant phase relationship. That means.

【００２６】ＡＤ変換部１３０は、ＡＤ変換部１３０内
に３つのＡＤ変換器１３０Ｒ，１３０Ｇ，１３０Ｂを備
えている。入力バッファ部１１０から出力された３つの
アナログ画像信号ＲＳＡ，ＧＳＡ，ＢＳＡは、それぞれ
対応するＡＤ変換器１３０Ｒ，１３０Ｇ，１３０Ｂにお
いてサンプルクロック信号ＳＣＬＫに基づいてデジタル
画像信号ＲＳＤ，ＧＳＤ，ＢＳＤに変換される。なお、
デジタル画像信号ＲＳＤ，ＧＳＤ，ＢＳＤをまとめてデ
ジタル画像信号ＤＳと呼ぶ場合もある。The AD converter 130 includes three AD converters 130R, 130G, and 130B in the AD converter 130. The three analog image signals RSA, GSA, and BSA output from the input buffer unit 110 are converted into digital image signals RSD, GSD, and BSD based on the sample clock signal SCLK in the corresponding AD converters 130R, 130G, and 130B. You. In addition,
The digital image signals RSD, GSD, and BSD may be collectively referred to as a digital image signal DS.

【００２７】画像変換部１４０は、画像メモリ１４２へ
のデジタル画像信号ＤＳの書き込みと読み出しを行う機
能を有しており、また、画像の拡大・縮小、画面表示位
置の調整等を行う機能も有している。これらの機能によ
って、画像変換部１４０は、ＡＤ変換部１３０から出力
されたデジタル画像信号ＤＳを、画像表示部２００の液
晶パネル２１０の仕様に適応するデジタル画像信号ＬＤ
Ｓに変換する。画像変換部１４０の種々の処理条件は、
ＣＰＵ１６０によって設定される。The image conversion section 140 has a function of writing and reading the digital image signal DS to and from the image memory 142, and also has a function of enlarging / reducing an image, adjusting a screen display position, and the like. are doing. With these functions, the image conversion unit 140 converts the digital image signal DS output from the AD conversion unit 130 into a digital image signal LD adapted to the specification of the liquid crystal panel 210 of the image display unit 200.
Convert to S. Various processing conditions of the image conversion unit 140 include:
It is set by the CPU 160.

【００２８】なお、デジタル画像信号ＤＳを画像メモリ
１４２に書き込む処理は、同期信号ＨＳ，ＶＳおよびサ
ンプルクロック信号ＳＣＬＫに同期して行われる。ま
た、画像メモリ１４２から画像データを読み出す処理
は、表示クロック生成部１５０から出力される水平同期
信号ＲＨＳと、垂直同期信号ＲＶＳと、表示クロック信
号ＲＣＬＫとに同期して行われる。通常は、同期信号Ｒ
ＨＳ，ＲＶＳは、同期信号ＨＳ，ＶＳと互いに非同期で
ある。但し、同期信号ＲＨＳ，ＲＶＳは、同期信号Ｈ
Ｓ，ＶＳと互いに同期であってもよい。The process of writing the digital image signal DS into the image memory 142 is performed in synchronization with the synchronizing signals HS and VS and the sample clock signal SCLK. The process of reading image data from the image memory 142 is performed in synchronization with the horizontal synchronization signal RHS, the vertical synchronization signal RVS, and the display clock signal RCLK output from the display clock generation unit 150. Usually, the synchronization signal R
HS and RVS are mutually asynchronous with the synchronization signals HS and VS. However, the synchronization signals RHS and RVS are the synchronization signals H
S and VS may be synchronized with each other.

【００２９】表示クロック生成部１５０は、水平同期信
号ＲＨＳと、垂直同期信号ＲＶＳと、表示クロック信号
ＲＣＬＫを生成する。これらの信号ＲＨＳ，ＶＨＳ，Ｒ
ＣＬＫは、液晶パネル２１０に画像を表示するために要
求される周波数やタイミング等の仕様を満足するように
生成される。表示クロック生成部１５０の動作条件は、
液晶パネル２１０の仕様に応じてＣＰＵ１６０によって
設定される。The display clock generator 150 generates a horizontal synchronizing signal RHS, a vertical synchronizing signal RVS, and a display clock signal RCLK. These signals RHS, VHS, R
CLK is generated so as to satisfy specifications such as frequency and timing required for displaying an image on the liquid crystal panel 210. The operating conditions of the display clock generator 150 are as follows:
It is set by the CPU 160 according to the specifications of the liquid crystal panel 210.

【００３０】画像変換部１４０から出力されるデジタル
画像信号ＬＤＳと、表示クロック生成部１５０から出力
される同期信号ＲＨＳ，ＶＨＳおよび表示クロック信号
ＲＣＬＫとは、パネル駆動部２２０に供給される。液晶
パネル２１０には、このディジタル画像信号ＬＤＳに応
じた画像が、同期信号ＲＨＳ，ＶＨＳおよび表示クロッ
ク信号ＲＣＬＫに従って形成される。The digital image signal LDS output from the image converter 140 and the synchronizing signals RHS, VHS and the display clock signal RCLK output from the display clock generator 150 are supplied to a panel driver 220. An image corresponding to the digital image signal LDS is formed on the liquid crystal panel 210 in accordance with the synchronization signals RHS, VHS and the display clock signal RCLK.

【００３１】なお、画像表示部２００に、液晶パネル２
１０に形成された画像を投写するための投写光学系を設
けて、投写型表示装置とすることもできる。この場合に
は、液晶パネル２１０に形成された画像が投写表示され
る。The image display unit 200 has a liquid crystal panel 2
It is also possible to provide a projection optical system for projecting the image formed on the image display device 10 to form a projection display device. In this case, an image formed on liquid crystal panel 210 is projected and displayed.

【００３２】Ｂ．第１実施例： Ｂ−１．サンプルクロック生成部の構成および概略動
作：図２は、第１実施例としてのサンプルクロック生成
部の内部構成を示すブロック図である。サンプルクロッ
ク生成部１２０は、遅延調整部１７０およびクロック生
成部１９０を備えている。遅延調整部１７０およびクロ
ック生成部１９０は、ＣＰＵ１６０によって制御され
る。B. First embodiment: B-1. Configuration and Schematic Operation of Sample Clock Generation Unit: FIG. 2 is a block diagram showing the internal configuration of the sample clock generation unit as the first embodiment. The sample clock generation unit 120 includes a delay adjustment unit 170 and a clock generation unit 190. The delay adjustment unit 170 and the clock generation unit 190 are controlled by the CPU 160.

【００３３】遅延調整部１７０は、可変遅延部３００
と、遅延制御部３１０と、温度検出部３２０と、遅延設
定テーブル３３０と、初期遅延制御部３４０と、データ
加算部３５０とを備えている。The delay adjusting section 170 is provided with the variable delay section 300
, A delay control unit 310, a temperature detection unit 320, a delay setting table 330, an initial delay control unit 340, and a data addition unit 350.

【００３４】可変遅延部３００は、遅延設定データＤＣ
に応じて設定された遅延量ｔｄで水平同期信号ＨＳを遅
延することにより、遅延同期信号ＨＳＣを出力する。The variable delay unit 300 includes delay setting data DC
The delay synchronization signal HSC is output by delaying the horizontal synchronization signal HS by the delay amount td set in accordance with.

【００３５】初期遅延制御部３４０は、装置の初期状態
における可変遅延部３００の遅延量ｔｄを示す初期遅延
データＤＣＩを出力する。装置が初期状態か否かは、Ｃ
ＰＵ１６０によって判断されて、これに応じて各部が制
御される。装置の初期状態において、初期遅延制御部３
４０から出力される遅延制御データＤＣＤの値はゼロで
あり、データ加算部３５０からは、初期遅延データＤＣ
Ｉが遅延設定データＤＣとして出力される。装置の初期
状態における可変遅延部３００の遅延量は、サンプルク
ロック信号ＳＣＬＫの位相が、装置の初期状態において
ＡＤ変換部１３０（図１）でアナログ画像信号ＡＳをデ
ィジタル画像信号ＤＳに変換するために適切な位相とな
るように設定される。The initial delay control section 340 outputs initial delay data DCI indicating the delay amount td of the variable delay section 300 in the initial state of the device. Whether the device is in the initial state is determined by C
Each part is controlled according to the determination by the PU 160. In the initial state of the device, the initial delay control unit 3
The value of the delay control data DCD output from the first delay data DCD is zero.
I is output as delay setting data DC. The amount of delay of the variable delay unit 300 in the initial state of the device is determined by the fact that the phase of the sample clock signal SCLK is changed so that the AD converter 130 (FIG. 1) converts the analog image signal AS into the digital image signal DS in the initial state of the device. The phase is set to be appropriate.

【００３６】初期遅延制御部３４０としては、例えば特
開平１０−１３３６１９号公報に記載された構成を利用
することができる。この場合には、サンプルクロック信
号ＳＣＬＫの位相が、装置の初期状態においてＡＤ変換
部１３０でアナログ画像信号ＡＳをディジタル画像信号
ＤＳに変換するために適切な位相となるように、可変遅
延部３００の遅延量ｔｄを自動的に設定することができ
る。なお、初期遅延制御部３４０の機能を、ＣＰＵ１６
０によって実現するようにすることもできる。As the initial delay control section 340, for example, the configuration described in Japanese Patent Application Laid-Open No. 10-133609 can be used. In this case, the variable delay unit 300 adjusts the phase of the sample clock signal SCLK so that the AD converter 130 converts the analog image signal AS into the digital image signal DS in the initial state of the apparatus. The delay amount td can be automatically set. The function of the initial delay control unit 340 is
It can also be realized by 0.

【００３７】また、初期遅延制御部３４０は、装置の初
期状態においてユーザが、表示される画像を見ながら手
動で調整することにより得られた初期遅延データＤＣＩ
を出力するような構成にしてもよい。Further, the initial delay control unit 340 controls the initial delay data DCI obtained by the user manually adjusting the initial state of the apparatus while watching the displayed image.
May be output.

【００３８】ただし、初期遅延制御部３４０には、温度
の変化に応じた遅延制御、いわゆる温度補償制御は含ま
れない。However, the initial delay control section 340 does not include a delay control according to a change in temperature, that is, a so-called temperature compensation control.

【００３９】本発明において、「装置の初期状態」と
は、初期遅延データＤＣＩが設定されるときの状態であ
って、アナログ画像信号ＧＳＡとサンプルクロック信号
ＳＣＬＫとが適切な位相関係を有するように設定される
状態を意味する。なお、このような初期状態において設
定されたアナログ画像信号ＡＳに対するサンプルクロッ
ク信号ＳＣＬＫの位相を、「適正位相」と呼び、サンプ
ルクロック信号ＳＣＬＫの位相が適正位相にあることを
「適正位相状態」とも呼ぶ。In the present invention, the "initial state of the apparatus" is a state in which the initial delay data DCI is set, so that the analog image signal GSA and the sample clock signal SCLK have an appropriate phase relationship. Means the state set. Note that the phase of the sample clock signal SCLK with respect to the analog image signal AS set in such an initial state is called an “appropriate phase”, and that the phase of the sample clock signal SCLK is in an appropriate phase is also referred to as an “appropriate phase state”. Call.

【００４０】温度検出部３２０は、装置内の環境温度を
随時測定し、環境温度データＤＴを遅延制御部３１０に
出力する。温度検出部３２０は、少なくとも１つの温度
センサーを有しており、この温度センサーの出力から環
境温度を決定する。温度センサーとしては、白金やサー
ミスタ等の抵抗値が温度で変化することを利用するもの
や、ＩＣ温度センサーを用いることができる。温度検出
部３２０の構成は一般的であるので、ここでは省略す
る。The temperature detector 320 measures the environmental temperature in the apparatus as needed, and outputs environmental temperature data DT to the delay controller 310. The temperature detection section 320 has at least one temperature sensor, and determines the environmental temperature from the output of the temperature sensor. As the temperature sensor, a sensor utilizing the fact that the resistance value changes with temperature, such as platinum or a thermistor, or an IC temperature sensor can be used. The configuration of the temperature detection unit 320 is general, and thus will not be described here.

【００４１】温度センサーは、環境温度の変化がサンプ
ルクロック信号ＳＣＬＫの位相の変化に影響を与える個
所に実装される。例えば、入力バッファ部１１０やサン
プルクロック生成部１２０（図１）の環境温度が測定で
きるように実装される。The temperature sensor is mounted where a change in the environmental temperature affects a change in the phase of the sample clock signal SCLK. For example, it is mounted so that the environmental temperature of the input buffer unit 110 and the sample clock generation unit 120 (FIG. 1) can be measured.

【００４２】環境温度の測定は、連続的に行っても良い
し、一定の間隔で測定するようにしてもよい。また、装
置の環境温度の変化は、電源投入時において激しく、時
間が経過するにつれて緩やかになり、やがて飽和する傾
向にあるので、この傾向に応じて測定の間隔を変化させ
るようにしてもよい。The measurement of the environmental temperature may be performed continuously or at regular intervals. Further, the change in the environmental temperature of the apparatus is severe when the power is turned on, becomes gentle as time elapses, and tends to saturate soon. Therefore, the measurement interval may be changed according to this tendency.

【００４３】遅延設定テーブル３３０は、装置内の環境
温度の変化に対するサンプルクロック信号の位相の変化
を実質的に示すデータを格納している。すなわち、遅延
設定テーブル３３０が本発明の位相変化量テーブルに相
当する。The delay setting table 330 stores data substantially indicating a change in the phase of the sample clock signal with respect to a change in the environmental temperature in the apparatus. That is, the delay setting table 330 corresponds to the phase change amount table of the present invention.

【００４４】遅延制御部３１０は、温度検出部３２０で
測定された環境温度に応じた情報を遅延設定テーブル３
３０から求めて、求められた情報に従って遅延制御デー
タＤＣＤを出力する。データ加算部３５０は、遅延制御
データＤＣＤを初期遅延制御部３４０からの初期遅延デ
ータＤＣＩに加算して出力する。なお、遅延制御部３１
０の機能をＣＰＵ１６０において実現することもでき
る。The delay controller 310 stores information corresponding to the environmental temperature measured by the temperature detector 320 in the delay setting table 3.
30 and outputs delay control data DCD according to the obtained information. Data addition section 350 adds delay control data DCD to initial delay data DCI from initial delay control section 340 and outputs the result. The delay control unit 31
The function of “0” can also be realized by the CPU 160.

【００４５】可変遅延部３００から出力される遅延同期
信号ＨＳＣの遅延量ｔｄは、遅延制御データＤＣＤに応
じて調整される。The delay amount td of the delay synchronization signal HSC output from the variable delay section 300 is adjusted according to the delay control data DCD.

【００４６】クロック生成部１９０は、遅延調整部１７
０から入力される遅延同期信号ＨＳＣに同期し、かつ、
遅延同期信号ＨＳＣの周波数のＮ倍（Ｎは１以上の整
数）の周波数を有するクロック信号を生成し、サンプル
クロック信号ＳＣＬＫとして出力する。このようなクロ
ック生成部１９０は、周波数シンセサイザによって実現
可能である。The clock generator 190 is provided with the delay adjuster 17
0, and is synchronized with the delay synchronization signal HSC input from
A clock signal having a frequency N times the frequency of the delay synchronization signal HSC (N is an integer of 1 or more) is generated and output as a sample clock signal SCLK. Such a clock generator 190 can be realized by a frequency synthesizer.

【００４７】周波数の逓倍数Ｎの値は、入力される画像
信号ＶＳに応じて、ＡＤ変換部１３０の処理に適した周
波数のサンプルクロック信号ＳＣＬＫが生成されるよう
にＣＰＵ１６０によって設定される。The value of the frequency multiplication number N is set by the CPU 160 so that a sample clock signal SCLK having a frequency suitable for the processing of the AD converter 130 is generated according to the input image signal VS.

【００４８】図３は、アナログ画像信号ＡＳと水平同期
信号ＨＳと遅延同期信号ＨＳＣとサンプルクロック信号
ＳＣＬＫとを示すタイミングチャートである。遅延同期
信号ＨＳＣは、図３（ｂ）および（ｃ）に示すように、
水平同期信号ＨＳを可変遅延部３００（図２）の遅延量
ｔｄで遅延した信号である。サンプルクロック信号ＳＣ
ＬＫは、クロック生成部１９０において、図３（ｃ）お
よび（ｄ）に示すように、遅延同期信号ＨＳＣの立ち上
がりエッジに対するサンプルクロック信号ＳＣＬＫの立
ち上がりエッジの位相がほぼ等しくなるように、遅延同
期信号ＨＳＣに同期して生成される。従って、この遅延
量ｔｄを調整することにより、水平同期信号ＨＳとサン
プルクロック信号ＳＣＬＫの位相関係を調整することが
できる。なお、水平同期信号ＨＳの立ち上がりエッジと
サンプルクロック信号ＳＣＬＫの立ち上がりエッジとの
位相差ｔｃは、遅延量ｔｄにほぼ等しい。そして、アナ
ログ画像信号ＡＳは水平同期信号ＨＳに同期しているの
で、水平同期信号ＨＳとサンプルクロック信号ＳＣＬＫ
との位相関係を調整することにより、アナログ画像信号
ＡＳに対するサンプルクロック信号ＳＣＬＫの位相、す
なわち、アナログ画像信号ＡＳとサンプルクロック信号
ＳＣＬＫとの位相差ｔｐを調整することができる。FIG. 3 is a timing chart showing the analog image signal AS, the horizontal synchronization signal HS, the delay synchronization signal HSC, and the sample clock signal SCLK. The delay synchronization signal HSC is, as shown in FIGS.
This is a signal obtained by delaying the horizontal synchronization signal HS by the delay amount td of the variable delay unit 300 (FIG. 2). Sample clock signal SC
LK is generated by the clock generation section 190 such that the phase of the rising edge of the sample clock signal SCLK with respect to the rising edge of the delayed synchronization signal HSC is substantially equal, as shown in FIGS. 3C and 3D. Generated in synchronization with HSC. Therefore, by adjusting the delay amount td, the phase relationship between the horizontal synchronization signal HS and the sample clock signal SCLK can be adjusted. The phase difference tc between the rising edge of the horizontal synchronization signal HS and the rising edge of the sample clock signal SCLK is substantially equal to the delay amount td. Since the analog image signal AS is synchronized with the horizontal synchronizing signal HS, the horizontal synchronizing signal HS and the sample clock signal SCLK
By adjusting the phase relationship between the analog image signal AS and the sample clock signal SCLK, the phase difference tp between the analog image signal AS and the sample clock signal SCLK can be adjusted.

【００４９】例えば、遅延量ｔｄがｔｄｏに設定されて
いる場合に、アナログ画像信号ＡＳとサンプルクロック
信号ＳＣＬＫの位相差ｔｐがｔｐｏに設定されていると
する。この場合に、遅延量ｔｄを（ｔｄｏ＋Δｔｄ）に
設定すれば、位相差ｔｐは（ｔｐｏ＋Δｔｄ）に設定す
ることができる。従って、装置の初期状態において、遅
延量ｔｄがｔｄｏに設定されている場合に、アナログ画
像信号ＡＳとサンプルクロック信号ＳＣＬＫの位相差ｔ
ｐがｔｐｏに設定されているとすると、装置の環境温度
の変化によって、位相差ｔｐが（ｔｐｏ＋Δｔｄ）に変
化した場合には、遅延量ｔｄを（ｔｄｏ−Δｔｄ）に設
定することにより、位相差ｔｐを初期状態における値ｔ
ｐｏに戻すことができる。For example, it is assumed that when the delay amount td is set to tdo, the phase difference tp between the analog image signal AS and the sample clock signal SCLK is set to tpo. In this case, if the delay amount td is set to (tdo + Δtd), the phase difference tp can be set to (tpo + Δtd). Accordingly, in the initial state of the apparatus, when the delay amount td is set to tdo, the phase difference t between the analog image signal AS and the sample clock signal SCLK is set.
Assuming that p is set to tpo, if the phase difference tp changes to (tpo + Δtd) due to a change in the environmental temperature of the device, the delay amount td is set to (tdo−Δtd) to obtain the phase difference tp. tp is the value t in the initial state
Po can be returned.

【００５０】以上のように、サンプルクロック生成部１
２０は、画像処理装置内の環境温度に依存して発生する
アナログ画像信号ＡＳに対するサンプルクロック信号Ｓ
ＣＬＫの位相の変化を低減することができる。As described above, the sample clock generator 1
Reference numeral 20 denotes a sample clock signal S for the analog image signal AS generated depending on the environmental temperature in the image processing apparatus.
The change in the phase of CLK can be reduced.

【００５１】なお、「アナログ画像信号ＡＳに対するサ
ンプルクロック信号ＳＣＬＫの位相」とは、アナログ画
像信号ＡＳの信号レベルが変化する変化位置に対するサ
ンプルクロック信号ＳＣＬＫのエッジ位置の位相を意味
している。以下では、「アナログ画像信号ＡＳに対する
サンプルクロック信号ＳＣＬＫの位相」を単位サンプル
クロック信号ＳＣＬＫの位相と呼ぶ場合もある。The "phase of the sample clock signal SCLK with respect to the analog image signal AS" means the phase of the edge position of the sample clock signal SCLK with respect to the change position where the signal level of the analog image signal AS changes. Hereinafter, “the phase of the sample clock signal SCLK with respect to the analog image signal AS” may be referred to as the phase of the unit sample clock signal SCLK.

【００５２】なお、水平同期信号ＨＳの立ち上がりエッ
ジとサンプルクロック信号ＳＣＬＫの立ち上がりエッジ
との位相差ｔｃと、可変遅延部３００の遅延量ｔｄと
は、クロック生成部１９０内における遅延によって、実
際には等しくない。しかしながら、上術したサンプルク
ロック信号ＳＣＬＫの位相の調整機能についてはかわり
がないため、本説明では、ｔｃ≒ｔｄとしている。The phase difference tc between the rising edge of the horizontal synchronizing signal HS and the rising edge of the sample clock signal SCLK and the delay amount td of the variable delay unit 300 are actually due to the delay in the clock generation unit 190. Not equal. However, the function of adjusting the phase of the sample clock signal SCLK described above does not change, so that in this description, tc ≒ td.

【００５３】Ｂ−２．遅延制御部３１０の動作：図４
は、遅延制御部３１０が可変遅延部３００を制御する動
作について示す説明図である。遅延設定テーブル３３０
（図２）には、図４に示すグラフに対応する情報が格納
されている。このグラフは、環境温度Ｔａに対するサン
プルクロック信号ＳＣＬＫの位相ｔｐを表し、以下の手
順で求められる。B-2. Operation of delay control section 310: FIG.
FIG. 4 is an explanatory diagram illustrating an operation in which the delay control unit 310 controls the variable delay unit 300. Delay setting table 330
(FIG. 2) stores information corresponding to the graph shown in FIG. This graph shows the phase tp of the sample clock signal SCLK with respect to the environmental temperature Ta, and is obtained by the following procedure.

【００５４】第１に、装置の初期状態におけるサンプ
ルクロック信号の位相ｔｐと環境温度Ｔａを求める。例
えば、図４に示すように、装置の初期状態における環境
温度（初期環境温度）Ｔａｒと、最適位相ｔｒを求め
る。環境温度Ｔａは、温度検出部３２０が出力する環境
温度データＤＴをＣＰＵ１６０を介して求めることがで
きる。また、位相ｔｐは測定者が実測することにより求
めることができる。 第２に、遅延制御部３１０の動作を停止させ、装置の
環境温度として許容すべき温度範囲Ｔａｍｉｎ〜Ｔａｍ
ａｘまでの範囲の中で、装置の環境温度を適当な間隔
（例えば、１℃間隔）で変化させて各環境温度における
サンプルクロック信号ＳＣＬＫの位相ｔｐを測定する。 第３に、上記，の手順で求められた環境温度Ｔａ
に対するサンプルクロック信号ＳＣＬＫの位相ｔｐを遅
延設定テーブル３３０に格納する。First, the phase tp and the environmental temperature Ta of the sample clock signal in the initial state of the device are obtained. For example, as shown in FIG. 4, an environmental temperature (initial environmental temperature) Tar in an initial state of the apparatus and an optimal phase tr are obtained. The environmental temperature Ta can be obtained via the CPU 160 from the environmental temperature data DT output by the temperature detecting unit 320. Further, the phase tp can be obtained by actual measurement by a measurer. Second, the operation of the delay control unit 310 is stopped, and the temperature range Tamin to Tam which should be allowed as the environmental temperature of the device is set.
The phase tp of the sample clock signal SCLK at each environmental temperature is measured by changing the environmental temperature of the apparatus at appropriate intervals (for example, at 1 ° C. intervals) within the range up to ax. Third, the environmental temperature Ta determined by the above procedure
Is stored in the delay setting table 330.

【００５５】遅延制御部３１０は、上記のようにして格
納された遅延設定テーブル３３０のデータを利用して、
以下のように可変遅延部３００の遅延量を制御する。ま
ず、装置の初期状態においては、温度検出部３２０から
出力される環境温度Ｔａを表す環境温度データＤＴに対
応するサンプルクロック信号ＳＣＬＫの位相ｔｐを遅延
設定テーブル３３０に従って求め、求められたデータを
保持しておく。例えば、装置の初期状態における環境温
度ＴａがＴａｉ（初期環境温度）であるとすると、遅延
設定テーブル３３０を参照して、初期環境温度Ｔａｉに
対応する位相ｔｐｉが求められる。このとき、初期環境
温度Ｔａｉは、遅延設定テーブル３３０に格納されてい
るデータの初期環境温度Ｔａｒとは異なっている場合が
あり、遅延設定テーブル３３０によって求められた位相
ｔｐｉは、実際に設定されているサンプルクロック信号
ＳＣＬＫの適正位相ｔｐｒとは異なる値である場合があ
る。しかしながら、遅延設定テーブル３３０を用いて求
められるのは、温度変化によって発生する位相の変化で
あるので、初期環境温度の違いは問題ではない。The delay control unit 310 uses the data of the delay setting table 330 stored as described above to
The delay amount of the variable delay unit 300 is controlled as follows. First, in the initial state of the device, the phase tp of the sample clock signal SCLK corresponding to the environmental temperature data DT representing the environmental temperature Ta output from the temperature detector 320 is obtained according to the delay setting table 330, and the obtained data is held. Keep it. For example, assuming that the environmental temperature Ta in the initial state of the apparatus is Tai (initial environmental temperature), the phase tpi corresponding to the initial environmental temperature Tai is obtained by referring to the delay setting table 330. At this time, the initial environment temperature Tai may be different from the initial environment temperature Tar of the data stored in the delay setting table 330, and the phase tpi obtained by the delay setting table 330 is actually set. The value may be different from the appropriate phase tpr of the sample clock signal SCLK. However, since what is obtained using the delay setting table 330 is a phase change caused by a temperature change, the difference in the initial environmental temperature does not matter.

【００５６】装置が初期状態でない場合、すなわち、通
常の使用状態においては、遅延制御部３１０は、温度検
出部３２０から出力される環境温度データＤＴに対応す
るサンプルクロック信号ＳＣＬＫの位相ｔｐを、遅延設
定テーブル３３０に従って求める。例えば、環境温度Ｔ
ａｍにおける位相がｔｐｍと求められる。このとき、装
置の初期状態における位相ｔｐの値ｔｐｉに対する変化
量Δｔｐを求めて、この変化量Δｔｐを表す遅延制御デ
ータＤＣＤを出力する。この遅延制御データＤＣＤは、
変化量Δｔｐを可変遅延部３００の単位遅延量で除算す
ることにより求められる。この結果、遅延制御部３１０
は、可変遅延部３００の遅延量ｔｄを制御することがで
きるので、装置の環境温度Ｔａの変化により発生するサ
ンプルクロック信号ＳＣＬＫの位相ｔｐの変化を吸収す
るように制御することができる。When the device is not in the initial state, that is, in a normal use state, the delay control unit 310 delays the phase tp of the sample clock signal SCLK corresponding to the environmental temperature data DT output from the temperature detection unit 320 by a delay. It is determined according to the setting table 330. For example, the environmental temperature T
The phase at am is determined as tpm. At this time, the amount of change Δtp with respect to the value tpi of the phase tp in the initial state of the device is obtained, and delay control data DCD representing the amount of change Δtp is output. This delay control data DCD is
It is obtained by dividing the change amount Δtp by the unit delay amount of the variable delay unit 300. As a result, the delay control unit 310
Can control the delay amount td of the variable delay unit 300, so that it can be controlled so as to absorb the change in the phase tp of the sample clock signal SCLK caused by the change in the environmental temperature Ta of the device.

【００５７】なお、サンプルクロック信号ＳＣＬＫの位
相ｔｐを、装置の初期状態における値ｔｐｒの状態で維
持させるためには、環境温度Ｔａｍにおけるサンプルク
ロック信号ＳＣＬＫの位相ｔｐｍが、装置の初期状態に
おける値ｔｐｉよりも大きい場合には、可変遅延部３０
０の遅延量ｔｄを小さくする必要がある。また、環境温
度Ｔａｍにおけるサンプルクロック信号ＳＣＬＫの位相
ｔｐｍが装置の初期状態における値ｔｐｉよりも小さい
場合には、可変遅延部３００の遅延量ｔｄを大きくする
必要がある。すなわち、ｔｐｉ＜ｔｐｍにおいてΔｔｐ
は負の値となり、ｔｐｉ＞ｔｐｍにおいてΔｔｐは正の
値となる必要がある。そこで、変化量Δｔｐは、下式に
従って求められる。In order to maintain the phase tp of the sample clock signal SCLK at the value tpr in the initial state of the apparatus, the phase tpm of the sample clock signal SCLK at the environmental temperature Tam is changed to the value tpi in the initial state of the apparatus. If it is larger than the variable delay unit 30
It is necessary to reduce the delay amount td of 0. When the phase tpm of the sample clock signal SCLK at the environmental temperature Tam is smaller than the value tpi in the initial state of the device, it is necessary to increase the delay amount td of the variable delay unit 300. That is, Δtp at tpi <tpm
Is a negative value, and Δtp needs to be a positive value when tpi> tpm. Thus, the change amount Δtp is obtained according to the following equation.

【００５８】Δｔｐ＝ｔｐｉ−ｔｐｍ …（１）Δtp = tpi−tpm (1)

【００５９】また、上述したように、可変遅延部３００
の遅延設定データＤＣを調整する遅延制御データＤＣＤ
は、遅延変化量Δｔｐを可変遅延部３００における単位
遅延量で除算することによって決定される。この場合、
可変遅延部３００の単位遅延量の環境温度に対する変化
が大きいと、可変遅延部３００における遅延変化によっ
てもサンプルクロック信号ＳＣＬＫの位相ｔｐが変化す
ることになる。しかしながら、この可変遅延部３００の
単位遅延量が環境温度に依存して大幅に変化するときに
は、この変化による影響を吸収することができない。従
って、遅延制御部３１０が図４に示すように動作する場
合には、可変遅延部３００の温度依存性が無視できる程
度に小さいことが好ましい。As described above, the variable delay unit 300
Control data DCD for adjusting the delay setting data DC
Is determined by dividing the delay change amount Δtp by the unit delay amount in the variable delay unit 300. in this case,
If the unit delay amount of the variable delay unit 300 greatly changes with respect to the environmental temperature, the phase tp of the sample clock signal SCLK also changes due to the delay change in the variable delay unit 300. However, when the unit delay amount of the variable delay unit 300 greatly changes depending on the environmental temperature, the influence of the change cannot be absorbed. Therefore, when the delay control unit 310 operates as shown in FIG. 4, it is preferable that the temperature dependence of the variable delay unit 300 is small enough to be ignored.

【００６０】Ｂ−３．遅延制御部３１０の別の動作：図
５は、遅延制御部３１０が可変遅延部３００を制御する
別の動作について示す説明図である。遅延設定テーブル
３３０には、図５に示すグラフに対応する情報が格納さ
れている。このグラフは、環境温度Ｔａに対する遅延設
定データＤＣを表し、以下の手順で求められる。B-3. Another operation of delay control section 310: FIG. 5 is an explanatory diagram showing another operation in which the delay control section 310 controls the variable delay section 300. The delay setting table 330 stores information corresponding to the graph shown in FIG. This graph represents the delay setting data DC with respect to the environmental temperature Ta, and is obtained by the following procedure.

【００６１】第１に、装置の初期状態における環境温
度Ｔａとサンプルクロック信号の位相ｔｐと可変遅延部
３００の遅延量ｔｄを設定する初期遅延データＤＣＩを
求める。例えば、図５に示すように、装置の初期状態に
おける環境温度（初期環境温度）Ｔａｒと、サンプルク
ロック信号ＳＣＬＫの位相が最位相ｔｒとなるようにす
るための初期遅延データＤＣＤの値ｎｒを求める。環境
温度Ｔａは温度検出部３２０の測定データをＣＰＵ１６
０を介して求めることができる。初期遅延データＤＣＩ
は可変遅延部３００の設定データあるいは初期遅延設定
部３４０の出力データをＣＰＵ１６０を介して求めるこ
とができる。位相ｔｐは測定者が実測することにより求
めることができる。 第２に、遅延制御部３１０の動作を停止させ、装置の
環境温度として許容すべき温度範囲Ｔａｍｉｎ〜Ｔａｍ
ａｘまでの範囲の中で、装置の環境温度を適当な間隔
（例えば、１℃間隔）で変化させる。各環境温度におい
てサンプルクロック信号ＳＣＬＫの位相ｔｐを観測し
て、この位相ｔｐが装置の初期状態における位相にほぼ
等しくなるように可変遅延部３００の遅延量ｔｄをＣＰ
Ｕ１６０を介して設定する。そして、位相ｔｐが装置の
初期状態における位相にほぼ等しくなる場合における遅
延設定データＤＣを求める。この遅延設定データＤＣ
は、可変遅延部３００の設定データをＣＰＵ１６０を介
して求めることができる。 第３に、上記，の手順で求められた環境温度Ｔａ
に対する遅延設定データＤＣを遅延設定テーブル３３０
に格納する。First, the initial delay data DCI for setting the ambient temperature Ta, the phase tp of the sample clock signal, and the delay amount td of the variable delay unit 300 in the initial state of the device are obtained. For example, as shown in FIG. 5, an environmental temperature (initial environmental temperature) Tar in an initial state of the device and a value nr of initial delay data DCD for making the phase of the sample clock signal SCLK become the maximum phase tr are obtained. . As for the environmental temperature Ta, the measurement data of the temperature
0 can be obtained. Initial delay data DCI
Can determine the setting data of the variable delay unit 300 or the output data of the initial delay setting unit 340 via the CPU 160. The phase tp can be obtained by actual measurement by a measurer. Second, the operation of the delay control unit 310 is stopped, and the temperature range Tamin to Tam which should be allowed as the environmental temperature of the device is set.
The environmental temperature of the apparatus is changed at appropriate intervals (for example, at 1 ° C. intervals) within the range up to ax. The phase tp of the sample clock signal SCLK is observed at each environmental temperature, and the delay amount td of the variable delay unit 300 is set to CP so that the phase tp becomes substantially equal to the phase in the initial state of the device.
Set via U160. Then, the delay setting data DC when the phase tp is substantially equal to the phase in the initial state of the device is obtained. This delay setting data DC
Can determine the setting data of the variable delay unit 300 via the CPU 160. Third, the environmental temperature Ta determined by the above procedure
Delay setting data DC for the delay setting table 330
To be stored.

【００６２】遅延制御部３１０は、記のようにして格納
された遅延設定テーブル３３０のデータを利用して、以
下のように可変遅延部３００の遅延量を制御する。装置
の初期状態においては、温度検出部３２０から出力され
る環境温度Ｔａを表す環境温度データＤＴに対応する遅
延設定データＤＣを遅延設定テーブル３３０に従って求
め、求められたデータを保持しておく。例えば、環境温
度ＴａがＴａｉ（初期環境温度）であるとすると、遅延
設定テーブル３３０を参照して遅延設定データＤＣの値
がｎｉと求められる。The delay control unit 310 controls the delay amount of the variable delay unit 300 as described below using the data of the delay setting table 330 stored as described above. In the initial state of the apparatus, delay setting data DC corresponding to the environmental temperature data DT indicating the environmental temperature Ta output from the temperature detecting section 320 is obtained according to the delay setting table 330, and the obtained data is held. For example, if the environmental temperature Ta is Tai (initial environmental temperature), the value of the delay setting data DC is obtained as ni with reference to the delay setting table 330.

【００６３】装置が初期状態でない場合には、遅延制御
部３１０は、温度検出部３２０から出力される環境温度
データＤＴに対応する遅延設定データＤＣを、遅延設定
テーブル３３０に従って求める。例えば、環境温度Ｔａ
の値Ｔａｍにおいて、遅延設定データＤＣの値がｎｍと
求められる。このとき、装置の初期状態における遅延設
定データＤＣの値ｎｉに対する変化量ΔＤＣＤを求め
て、この変化量ΔＤＣＤに応じて遅延制御データＤＣＤ
を出力する。データ加算部３５０は、遅延制御データＤ
ＣＤを初期遅延データＤＣＩに加算して得られた遅延設
定データＤＣを出力する。この結果、遅延制御部３１０
は、可変遅延部３００の遅延量ｔｄを制御することがで
きるので、装置の環境温度Ｔａの変化により発生するサ
ンプルクロック信号ＳＣＬＫの位相ｔｐの変化を吸収す
るように制御することができる。When the apparatus is not in the initial state, the delay control section 310 obtains delay setting data DC corresponding to the environmental temperature data DT output from the temperature detecting section 320 according to the delay setting table 330. For example, the environmental temperature Ta
With the value Tam, the value of the delay setting data DC is obtained as nm. At this time, the amount of change ΔDCD with respect to the value ni of the delay setting data DC in the initial state of the device is obtained, and the delay control data DCD is
Is output. The data adder 350 outputs the delay control data D
The delay setting data DC obtained by adding the CD to the initial delay data DCI is output. As a result, the delay control unit 310
Can control the delay amount td of the variable delay unit 300, so that it can be controlled so as to absorb the change in the phase tp of the sample clock signal SCLK caused by the change in the environmental temperature Ta of the device.

【００６４】なお、上述したように、遅延制御部３１０
が図４に示すように動作する場合には、可変遅延部３０
０の環境温度の変化に依存した単位遅延量の変化による
影響を吸収することができない。しかしながら、図５に
示された環境温度Ｔａに対する遅延設定データＤＣの情
報（この情報は、遅延設定テーブル３３０に格納されて
いる。）は、可変遅延部３００の環境温度の変化に依存
した単位遅延量の変化による影響も考慮されたデータで
ある。従って、遅延制御部３１０が図５に示すように動
作する場合には、可変遅延部３００における遅延変化に
よる影響も吸収することができる点で有利である。As described above, the delay control unit 310
Operates as shown in FIG. 4, the variable delay unit 30
The influence of the change of the unit delay amount depending on the change of the environmental temperature of 0 cannot be absorbed. However, the information of the delay setting data DC with respect to the environmental temperature Ta shown in FIG. 5 (this information is stored in the delay setting table 330) is based on the unit delay depending on the change in the environmental temperature of the variable delay unit 300. The data is based on the effects of changes in volume. Therefore, when the delay control unit 310 operates as shown in FIG. 5, it is advantageous in that the influence of the delay change in the variable delay unit 300 can be absorbed.

【００６５】また、環境温度Ｔａｍにおける遅延設定デ
ータＤＣＤの値ｎｍが装置の初期状態における遅延設定
データＤＣの値ｎｉよりも大きい場合に、サンプルクロ
ック信号ＳＣＬＫの位相ｔｐを、装置の初期状態におけ
る値ｔｐｒの状態で維持させるためには、可変遅延部３
００の遅延設定データＤＣの値をより大きくする必要が
ある。また、環境温度Ｔａの値Ｔａｍにおける遅延設定
データＤＣの値ｎｍが装置の初期状態における遅延設定
データＤＣの値ｎｉよりも小さい場合には、可変遅延部
３００の遅延設定データＤＣの値をより小さくする必要
がある。すなわち、ｎｉ＜ｎｍにおいてΔＤＣＤは正の
値となり、ｎｉ＞ｎｍにおいてΔＤＣＤは負の値となる
必要がある。そこで、変化量ΔＤＣＤは、下式に従って
求められる。When the value nm of the delay setting data DCD at the environmental temperature Tam is larger than the value ni of the delay setting data DC in the initial state of the apparatus, the phase tp of the sample clock signal SCLK is changed to the value in the initial state of the apparatus. In order to maintain the state of tpr, the variable delay unit 3
It is necessary to increase the value of the delay setting data DC of 00. Further, when the value nm of the delay setting data DC at the value Tam of the environmental temperature Ta is smaller than the value ni of the delay setting data DC in the initial state of the device, the value of the delay setting data DC of the variable delay unit 300 is made smaller. There is a need to. That is, ΔDCD needs to be a positive value when ni <nm, and ΔDCD needs to be a negative value when ni> nm. Thus, the change amount ΔDCD is obtained according to the following equation.

【００６６】ΔＤＣＤ＝ｎｍ−ｎｉ …（２）ΔDCD = nm−ni (2)

【００６７】なお、遅延設定テーブル３３０に格納され
るデータとしては、装置内の環境温度の変化に対するサ
ンプルクロック信号の位相の変化を実質的に示すデータ
であれば、図４または図５で説明したものに限られる必
要はない。If the data stored in the delay setting table 330 is data that substantially indicates a change in the phase of the sample clock signal with respect to a change in the environmental temperature in the apparatus, the data has been described with reference to FIG. 4 or FIG. It doesn't have to be limited to things.

【００６８】Ｂ−４．サンプルクロック生成部の他の構
成：図６は、サンプルクロック生成部１２０の他の内部
構成を示すブロック図である。このサンプルクロック生
成部１２０Ａは、サンプルクロック生成部１２０の遅延
調整部１７０とクロック生成部１９０の配置を相互に置
き換えた構成を示している。すなわち、クロック生成部
１９０には水平同期信号ＨＳが入力され、遅延調整部１
７０にはクロック生成部１９０から供給されるクロック
信号ＰＣＬＫが入力されている。この場合には、クロッ
ク生成部１９０は、水平同期信号ＨＳに同期した基準ク
ロック信号ＰＣＬＫを生成する。遅延調整部１７０は、
基準クロック信号ＰＣＬＫを遅延してサンプルクロック
信号ＳＣＬＫを生成する。B-4. FIG. 6 is a block diagram showing another internal configuration of the sample clock generation unit 120. This sample clock generation unit 120A shows a configuration in which the arrangement of the delay adjustment unit 170 and the clock generation unit 190 of the sample clock generation unit 120 are replaced with each other. That is, the horizontal synchronizing signal HS is input to the clock generation unit 190, and the delay adjustment unit 1
The clock signal PCLK supplied from the clock generator 190 is input to 70. In this case, the clock generation section 190 generates a reference clock signal PCLK synchronized with the horizontal synchronization signal HS. The delay adjustment unit 170
The sample clock signal SCLK is generated by delaying the reference clock signal PCLK.

【００６９】このようにしても、サンプルクロック生成
部１２０と同様に、遅延制御部３１０は、可変遅延部３
００の遅延量ｔｄを制御することができるので、装置の
環境温度Ｔａの変化により発生するサンプルクロック信
号ＳＣＬＫの位相ｔｐの変化を吸収するように制御する
ことができる。これにより、サンプルクロック生成部１
２０Ａも、画像処理装置内の環境温度に依存して発生す
るアナログ画像信号ＡＳに対するサンプルクロック信号
ＳＣＬＫの位相の変化を低減することができる。Also in this case, similarly to the sample clock generation unit 120, the delay control unit 310
Since the delay amount td of 00 can be controlled, the control can be performed so as to absorb the change in the phase tp of the sample clock signal SCLK caused by the change in the environmental temperature Ta of the device. Thereby, the sample clock generation unit 1
20A can also reduce the change in the phase of the sample clock signal SCLK with respect to the analog image signal AS that occurs depending on the environmental temperature in the image processing apparatus.

【００７０】Ｃ．第２実施例：図７は、第２実施例とし
てのサンプルクロック生成部の内部構成を示すブロック
図である。このサンプルクロック生成部１２０Ｂは、遅
延調整部１７０Ａとクロック生成部１９０とを備えてい
る。遅延調整部１７０Ａは、第１の可変遅延部３００Ａ
および第２の可変遅延部３００Ｂと、遅延制御部３１０
と、温度検出部３２０と、遅延設定テーブル３３０と、
初期遅延制御部３４０とを備えている。第１の可変遅延
部３００Ａの遅延量ｔｄｉは、初期遅延制御部３４０か
ら出力される初期遅延データＤＣＩによって設定され
る。第２の可変遅延部３００Ｂの遅延量ｔｄｄは、遅延
制御部３１０から出力される遅延制御データＤＣＤによ
って設定される。C. Second Embodiment FIG. 7 is a block diagram showing an internal configuration of a sample clock generation unit as a second embodiment. The sample clock generator 120B includes a delay adjuster 170A and a clock generator 190. The delay adjusting section 170A includes a first variable delay section 300A
And a second variable delay unit 300B and a delay control unit 310
, A temperature detection unit 320, a delay setting table 330,
And an initial delay control unit 340. The delay amount tdi of the first variable delay unit 300A is set by the initial delay data DCI output from the initial delay control unit 340. The delay amount tdd of the second variable delay unit 300B is set by the delay control data DCD output from the delay control unit 310.

【００７１】第２の可変遅延部３００Ｂは、入力された
水平同期信号ＨＳを遅延量ｔｄｄで遅延して中間遅延同
期信号ＨＳＣＩを出力する。第１の可変遅延部３００Ａ
は、入力された中間遅延同期信号ＨＳＣＩを遅延量ｔｄ
ｉで遅延し遅延同期信号ＨＳＣを出力する。すなわち、
第１の可変遅延部３００Ａおよび第２の可変遅延部３０
０Ｂは、水平同期信号ＨＳを遅延量ｔｄ（＝ｔｄｄ＋ｔ
ｄｉ）で遅延して遅延し遅延同期信号ＨＳＣを出力する
可変遅延部の機能を有している。The second variable delay section 300B delays the input horizontal synchronization signal HS by a delay amount tdd and outputs an intermediate delay synchronization signal HSCI. First variable delay unit 300A
Converts the input intermediate delay synchronization signal HSCI into a delay amount td.
i and outputs a delayed synchronization signal HSC. That is,
First variable delay section 300A and second variable delay section 30
0B indicates that the horizontal synchronization signal HS is delayed by the delay amount td (= tdd + t
It has a function of a variable delay unit that delays and delays the signal in di) and outputs a delayed synchronization signal HSC.

【００７２】装置の初期状態において、第２の可変遅延
部３００Ｂの遅延量ｔｄｄは、適当な値ｔｄｄｉにセッ
トされる。初期遅延制御部３４０は、第１の可変遅延部
３００Ａの遅延量ｔｄｉを設定する初期遅延データＤＣ
Ｉを出力する。従って、初期遅延制御部３４０は、第１
実施例と同様に、装置の初期状態における第１および第
２の可変遅延部３００Ａ，３００Ｂのトータルの遅延量
ｔｄを設定することができる。これにより、サンプルク
ロック生成部１２０Ｂにおいても、装置の初期状態にお
いて、サンプルクロック信号ＳＣＬＫの位相を適正位相
に調整することができる。なお、第１の可変遅延部３０
０Ａに出力された初期遅延データＤＣＩは、新たに装置
の初期状態が開始されるまで同じデータが出力される。
すなわち、可変遅延部３００Ａの遅延量ｔｄｉは、可変
遅延部３００Ａの環境温度の変化による変化を無視すれ
ば一定である。In the initial state of the device, the delay amount tdd of the second variable delay section 300B is set to an appropriate value tddi. The initial delay control section 340 sets the initial delay data DC for setting the delay amount tdi of the first variable delay section 300A.
Outputs I. Therefore, the initial delay control unit 340 sets the first
As in the embodiment, the total delay amount td of the first and second variable delay units 300A and 300B in the initial state of the device can be set. This allows the sample clock generation unit 120B to adjust the phase of the sample clock signal SCLK to an appropriate phase in the initial state of the device. The first variable delay unit 30
As the initial delay data DCI output to 0A, the same data is output until a new initial state of the device is started.
That is, the delay amount tdi of the variable delay unit 300A is constant if a change due to a change in the environmental temperature of the variable delay unit 300A is ignored.

【００７３】遅延制御部３１０は、温度検出部３２０で
測定された環境温度に応じた情報を遅延設定テーブル３
３０から求めて、求められた情報に従って遅延制御デー
タＤＣＤを出力する。すなわち、第２の可変遅延部３０
０Ｂから出力される中間遅延同期信号ＨＳＣＩの遅延量
ｔｄｄは、遅延制御データＤＣＤに応じて調整される。
ここで、トータルの遅延量ｔｄは、第１の可変遅延部３
００Ａの遅延量ｔｄｉと第２の可変遅延部３００Ｂの遅
延量ｔｄｄの和であり、第１の可変遅延部３００Ａの遅
延量ｔｄｉは一定である。従って、遅延制御部３１０
は、第１実施例と同様に、第１および第２の可変遅延部
３００Ａ，３００Ｂのトータルの遅延量ｔｄを装置の環
境温度に応じて調整することができる。The delay control section 310 sends information corresponding to the environmental temperature measured by the temperature detecting section 320 to the delay setting table 3
30 and outputs delay control data DCD according to the obtained information. That is, the second variable delay unit 30
The delay amount tdd of the intermediate delay synchronization signal HSCI output from 0B is adjusted according to the delay control data DCD.
Here, the total delay amount td is determined by the first variable delay unit 3
This is the sum of the delay amount tdi of 00A and the delay amount tdd of the second variable delay unit 300B, and the delay amount tdi of the first variable delay unit 300A is constant. Therefore, the delay control unit 310
As in the first embodiment, the total delay amount td of the first and second variable delay units 300A and 300B can be adjusted according to the environmental temperature of the device.

【００７４】なお、第２実施例における遅延制御データ
ＤＣＤは、環境温度の変化に応じて発生する遅延量の変
化量Δｔｄｄと、適当に設定された遅延量ｔｄｄｉとの
和に相当する。このΔｔｄｄに相当する情報は、第１実
施例において図４および図５を用いて説明したと同様に
求めることができる。Note that the delay control data DCD in the second embodiment corresponds to the sum of the change amount Δtdd of the delay amount generated according to the change of the environmental temperature and the delay amount tddi appropriately set. The information corresponding to Δtdd can be obtained in the same manner as described with reference to FIGS. 4 and 5 in the first embodiment.

【００７５】クロック生成部１９０は、遅延同期信号Ｈ
ＳＣに同期するサンプルクロック信号ＳＣＬＫを出力す
る。The clock generator 190 generates the delay synchronization signal H
A sample clock signal SCLK synchronized with the SC is output.

【００７６】以上のように、第２実施例のサンプルクロ
ック生成部１２０Ｂも、画像処理装置内の環境温度に依
存して発生するアナログ画像信号ＡＳに対するサンプル
クロック信号ＳＣＬＫの位相の変化を低減することがで
きる。As described above, the sample clock generator 120B of the second embodiment also reduces the change in the phase of the sample clock signal SCLK with respect to the analog image signal AS generated depending on the environmental temperature in the image processing apparatus. Can be.

【００７７】ところで、上記説明では、装置の初期状態
において第２の可変遅延部３００Ｂの遅延量ｔｄｄを適
当な値ｔｄｄｉに設定するとして説明しているが、以下
に説明するようにしてもよい。In the above description, the delay amount tdd of the second variable delay unit 300B is set to an appropriate value tddi in the initial state of the apparatus. However, the description may be made as follows.

【００７８】図８は、環境温度Ｔａに対するサンプルク
ロック信号ＳＣＬＫの位相ｔｐを示す説明図である。曲
線Ｃ１，Ｃ２，Ｃ３は、それぞれ装置の初期状態におけ
る環境温度Ｔａ（初期環境温度）がＴａ１，Ｔａ２，Ｔ
ａ３の場合を示している。位相ｔｐｒは、装置の初期状
態におけるサンプルクロック信号ＳＣＬＫの適正位相を
示している。FIG. 8 is an explanatory diagram showing the phase tp of the sample clock signal SCLK with respect to the environmental temperature Ta. The curves C1, C2, and C3 indicate that the environmental temperature Ta (initial environmental temperature) in the initial state of the device is Ta1, Ta2, T, respectively.
The case of a3 is shown. The phase tpr indicates an appropriate phase of the sample clock signal SCLK in the initial state of the device.

【００７９】曲線Ｃ１，Ｃ２，Ｃ３からわかるように、
サンプルクロック信号ＳＣＬＫの位相ｔｐが、許容温度
範囲（Ｔａｍｉｎ〜Ｔａｍａｘ）内における環境温度の
変化に応じて適正位相ｔｐｒから変化する範囲は、初期
環境温度の違いに応じて変化する。例えば、図８に示す
ように、初期環境温度が低くなるほど、環境温度の変化
に応じて位相ｔｐの値が初期位相ｔｐｒよりも大きくな
る範囲が多くなり、小さくなる範囲が少なくなる傾向に
ある。また初期環境温度が大きくなるほど、環境温度の
変化に応じて位相ｔｐの値が初期位相ｔｐｉよりも大き
くなる範囲が小さくなり、小さくなる範囲が多くなくな
る傾向にある。As can be seen from the curves C1, C2, C3,
The range in which the phase tp of the sample clock signal SCLK changes from the proper phase tpr according to the change in the environmental temperature within the allowable temperature range (Tamin to Tamax) changes according to the difference in the initial environmental temperature. For example, as shown in FIG. 8, as the initial environmental temperature decreases, the range in which the value of the phase tp becomes larger than the initial phase tpr in accordance with the change in the environmental temperature tends to increase, and the range in which the value of the phase tp decreases decreases. Also, as the initial environmental temperature increases, the range in which the value of the phase tp becomes larger than the initial phase tpi becomes smaller in accordance with the change in the environmental temperature, and the range in which the value of the phase tp decreases becomes smaller.

【００８０】このような場合に、装置の初期状態におい
て第２の可変遅延部３００Ｂの遅延量ｔｄｄを適当に設
定すると、以下のような問題が発生する場合がある。例
えば、装置の環境温度Ｔａの変化によって発生する位相
ｔｐの＋方向の変化量は、第２の可変遅延部３００Ｂの
遅延量ｔｄｄを小さくすることにより調整されるので、
位相ｔｐの＋方向の変化量が適当に設定された遅延量ｔ
ｄｄｉよりも小さければ問題ない。しかし、位相ｔｐの
＋方向の変化量が適当に設定された遅延量ｔｄｄｉより
も大きい場合には、位相ｔｐの変化量を吸収することが
できなくなるという問題が発生する。このような場合に
は、装置の初期状態において第２の可変遅延部３００Ｂ
に設定される遅延量ｔｄｄは、初期環境温度に応じて設
定されることが好ましい。In such a case, if the delay amount tdd of the second variable delay section 300B is appropriately set in the initial state of the apparatus, the following problem may occur. For example, since the amount of change in the + direction of the phase tp caused by the change in the environmental temperature Ta of the device is adjusted by reducing the amount of delay tdd of the second variable delay unit 300B,
The amount of change in the + direction of the phase tp is an appropriately set delay amount t
There is no problem if it is smaller than ddi. However, when the amount of change in the phase tp in the + direction is larger than the appropriately set delay amount tddi, there is a problem that the amount of change in the phase tp cannot be absorbed. In such a case, in the initial state of the device, the second variable delay unit 300B
Is preferably set according to the initial environmental temperature.

【００８１】例えば、遅延設定テーブル３３０に図４の
グラフに相当する情報が格納されている場合に、まず、
遅延制御部３１０は、遅延設定テーブル３３０を参照し
て初期環境温度Ｔａｉに対応するサンプルクロック信号
ＳＣＬＫの位相ｔｐｉを求める。また、許容温度範囲Ｔ
ａｍｉｎ〜Ｔａｍａｘ内におけるサンプルクロック信号
ＳＣＬＫの位相ｔｐの最大値と位相ｔｐｉとの差、すな
わち、環境温度Ｔａｍａｘにおける位相ｔｐｍａｘとの
差Δｔｐ＋を求める。そして、装置の初期状態における
第２の可変遅延部３００Ｂの遅延量ｔｄｄをこの差Δｔ
ｐ＋以上の値に設定する。これにより、装置の初期状態
における環境温度が、装置の環境温度として許容すべき
温度範囲Ｔａｍｉｎ〜Ｔａｍａｘまでの範囲のいずれに
あっても、装置の環境温度の変化によって発生するサン
プルクロック信号ＳＣＬＫの位相の変化を吸収すること
ができる。For example, when information corresponding to the graph of FIG. 4 is stored in the delay setting table 330, first,
The delay control unit 310 obtains the phase tpi of the sample clock signal SCLK corresponding to the initial environment temperature Tai with reference to the delay setting table 330. The allowable temperature range T
The difference between the maximum value of the phase tp of the sample clock signal SCLK and the phase tpi within the range from amin to Tamax, that is, the difference Δtp + from the phase tpmax at the environmental temperature Tamax is obtained. Then, the delay amount tdd of the second variable delay unit 300B in the initial state of the device is calculated by the difference Δt
Set to a value of p + or more. Accordingly, even if the environmental temperature in the initial state of the apparatus falls within any of the allowable temperature range of the apparatus from the temperature range of Tamin to Tamax, the phase of the sample clock signal SCLK generated by the change in the environmental temperature of the apparatus. Change can be absorbed.

【００８２】また、遅延設定テーブル３３０に図５のグ
ラフに相当する情報が記憶されている場合には、まず遅
延制御部３１０は、装置の初期状態における環境温度Ｔ
ａにおける遅延設定データＤＣと、装置の環境温度Ｔａ
として許容すべき温度範囲Ｔａｍｉｎ〜Ｔａｍａｘまで
の範囲内における遅延設定データＤＣの最小値との差を
求める。そして、装置の初期状態における遅延制御デー
タＤＣＤをこの差以上の値に設定する。この場合にも、
装置の初期状態における環境温度が、装置の環境温度と
して許容すべき温度範囲Ｔａｍｉｎ〜Ｔａｍａｘまでの
範囲のいずれにあっても、装置の環境温度の変化によっ
て発生するサンプルクロック信号ＳＣＬＫの位相の変化
を吸収することができる。When information corresponding to the graph of FIG. 5 is stored in the delay setting table 330, the delay control unit 310 first sets the environmental temperature T in the initial state of the apparatus.
a and the environmental temperature Ta of the device.
The difference from the minimum value of the delay setting data DC in the temperature range from Tamin to Tamax, which should be allowed, is determined. Then, the delay control data DCD in the initial state of the device is set to a value larger than this difference. Again, in this case,
Regardless of whether the environmental temperature in the initial state of the device is within the temperature range Tamin to Tamax which should be allowed as the environmental temperature of the device, the change in the phase of the sample clock signal SCLK caused by the change in the environmental temperature of the device is determined. Can be absorbed.

【００８３】第２実施例のサンプルクロック生成部１２
０Ｂも、第１実施例のサンプルクロック生成部１２０に
対するサンプルクロック生成部１２０Ａと同様に、遅延
調整部１７０Ａとクロック生成部１９０とを相互に置き
換えるようにすることができる。また、遅延調整部１７
０Ａ内において、第２の可変遅延部３００Ｂと第１の可
変遅延部３００Ａとを相互に置き換えるようにすること
もできる。さらに、第１の可変遅延部３００Ａまたは第
２の可変遅延部３００Ｂを分離して、クロック生成部１
９０の後段に配置するようにすることもできる。The sample clock generator 12 of the second embodiment
0B can also replace the delay adjustment unit 170A and the clock generation unit 190 with each other, similarly to the sample clock generation unit 120A for the sample clock generation unit 120 of the first embodiment. In addition, the delay adjustment unit 17
Within 0A, the second variable delay unit 300B and the first variable delay unit 300A can be replaced with each other. Further, the first variable delay unit 300A or the second variable delay unit 300B is separated so that the clock generation unit 1
It can also be arranged after 90.

【００８４】なお、この発明は上記の実施例や実施形態
に限られるものではなく、その要旨を逸脱しない範囲に
おいて種々の態様において実施することが可能であり、
例えば次のような変形も可能である。The present invention is not limited to the above examples and embodiments, but can be implemented in various modes without departing from the scope of the invention.
For example, the following modifications are possible.

【００８５】（１）上記実施例は、画像信号としてアナ
ログ画像信号が入力される場合を例に説明しているが、
ディジタル画像信号が入力される場合においても、本発
明を適用可能である。(1) In the above embodiment, an example is described in which an analog image signal is input as an image signal.
The present invention can be applied to a case where a digital image signal is input.

【００８６】（２）上記実施例では、液晶パネルを用い
た画像表示装置に本発明の画像処理装置を適用した例を
説明しているが、これに限定されるものではない。プラ
ズマディスプレイ等の他のフラットパネルを用いた表示
装置にも適用可能である。スキャン・コンバータやビデ
オ・キャプチャーなどの画像信号を処理する種々の電子
機器に適用可能である。(2) In the above embodiment, an example is described in which the image processing apparatus of the present invention is applied to an image display apparatus using a liquid crystal panel, but the present invention is not limited to this. The present invention can be applied to a display device using another flat panel such as a plasma display. The present invention is applicable to various electronic devices that process image signals, such as a scan converter and a video capture.

【図面の簡単な説明】[Brief description of the drawings]

【図１】この発明の一実施例としての画像処理装置を適
用した画像表示装置の概略構成を示すブロック図であ
る。FIG. 1 is a block diagram showing a schematic configuration of an image display device to which an image processing device as one embodiment of the present invention is applied.

【図２】第１実施例としてのサンプルクロック生成部の
内部構成を示すブロック図である。FIG. 2 is a block diagram illustrating an internal configuration of a sample clock generation unit according to the first embodiment.

【図３】アナログ画像信号ＡＳと水平同期信号ＨＳと遅
延同期信号ＨＳＣとサンプルクロック信号ＳＣＬＫとを
示すタイミングチャートである。FIG. 3 is a timing chart showing an analog image signal AS, a horizontal synchronization signal HS, a delay synchronization signal HSC, and a sample clock signal SCLK.

【図４】遅延制御部３１０が可変遅延部３００を制御す
る動作について示す説明図である。FIG. 4 is an explanatory diagram illustrating an operation in which a delay control unit 310 controls a variable delay unit 300.

【図５】遅延制御部３１０が可変遅延部３００を制御す
る別の動作について示す説明図である。FIG. 5 is an explanatory diagram showing another operation in which the delay control unit 310 controls the variable delay unit 300.

【図６】サンプルクロック生成部１２０の他の内部構成
を示すブロック図である。FIG. 6 is a block diagram showing another internal configuration of the sample clock generator 120.

【図７】第２実施例としてのサンプルクロック生成部の
内部構成を示すブロック図である。FIG. 7 is a block diagram showing an internal configuration of a sample clock generation unit as a second embodiment.

【図８】環境温度Ｔａに対するサンプルクロック信号Ｓ
ＣＬＫの位相ｔｐを示す説明図である。FIG. 8 shows a sample clock signal S for an environmental temperature Ta.
FIG. 4 is an explanatory diagram showing a phase tp of CLK.

【図９】入力画像信号とサンプルクロック信号とを示す
説明図である。FIG. 9 is an explanatory diagram showing an input image signal and a sample clock signal.

【符号の説明】 １００…画像処理部 １０００…画像表示装置 １１０…入力バッファ部 １２０…サンプルクロック生成部 １２０Ａ…サンプルクロック生成部 １２０Ｂ…サンプルクロック生成部 １３０…ＡＤ変換部 １３０Ｒ，１３０Ｇ，１３０Ｂ…ＡＤ変換器 １４０…画像変換部 １４２…画像メモリ １５０…表示クロック生成部 １６０…ＣＰＵ １６２…バス １７０…遅延調整部 １７０Ａ…遅延調整部 １８０…初期遅延調整部 １９０…クロック生成部 ２００…画像表示部 ２１０…液晶パネル ２２０…パネル駆動部 ３００…可変遅延部 ３００Ａ…第１の可変遅延部 ３００Ｂ…第２の可変遅延部 ３１０…遅延制御部 ３２０…温度検出部 ３２０…初期遅延制御部 ３３０…遅延設定テーブル ３４０…初期遅延制御部 ３５０…データ加算部[Description of Reference Codes] 100 image processing unit 1000 image display device 110 input buffer unit 120 sample clock generation unit 120A sample clock generation unit 120B sample clock generation unit 130 AD conversion units 130R, 130G, 130B AD Converter 140 image conversion unit 142 image memory 150 display clock generation unit 160 CPU 162 bus 170 delay adjustment unit 170A delay adjustment unit 180 initial delay adjustment unit 190 clock generation unit 200 image display unit 210 ... Liquid crystal panel 220 ... Panel drive unit 300 ... Variable delay unit 300A ... First variable delay unit 300B ... Second variable delay unit 310 ... Delay control unit 320 ... Temperature detection unit 320 ... Initial delay control unit 330 ... Delay setting table 340: Initial delay control unit 350: Data addition

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/12 Ｈ０４Ｎ 5/12 Ｂ ５Ｃ０８２ 5/14 5/14 Ｚ 5/66 5/66 Ｃ Ｆターム(参考） 5C006 AA01 AA02 AA22 AB01 AF50 AF51 AF52 AF54 AF72 AF81 BB11 BF02 BF07 BF15 BF28 BF38 EC01 EC11 FA16 FA19 5C020 AA17 AA31 AA35 CA11 5C021 PA18 PA28 PA42 PA66 PA79 PA80 PA85 PA91 SA02 SA08 SA25 XC02 YC10 5C058 AA06 AA11 AA12 BA04 BB04 BB06 BB10 BB13 BB21 5C080 AA05 AA06 AA10 BB05 CC03 DD06 DD09 DD20 EE17 EE21 EE30 GG09 JJ02 JJ04 JJ05 5C082 AA01 BA12 BA34 BB02 BB14 BB15 BC03 BC16 BC19 BD02 CA85 CB01 DA53 DA76 DA86 MM02 Continued on the front page (51) Int.Cl. ⁷ Identification symbol FI Theme coat II (Reference) H04N 5/12 H04N 5/12 B 5C082 5/14 5/14 Z 5/66 5/66 CF term (reference) 5C006 AA01 AA02 AA22 AB01 AF50 AF51 AF52 AF54 AF72 AF81 BB11 BF02 BF07 BF15 BF28 BF38 EC01 EC11 FA16 FA19 5C020 AA17 AA31 AA35 CA11 5C021 PA18 PA28 PA42 PA66 PA79 PA80 PA85 PA91 SA02 SA08 SA25 XC02 AC10 BB0AB10BC BB0A10A10 AA05 AA06 AA10 BB05 CC03 DD06 DD09 DD20 EE17 EE21 EE30 GG09 JJ02 JJ04 JJ05 5C082 AA01 BA12 BA34 BB02 BB14 BB15 BC03 BC16 BC19 BD02 CA85 CB01 DA53 DA76 DA86 MM02

Claims (8)

【特許請求の範囲】[Claims] 【請求項１】 画像処理装置であって、 入力画像信号を処理するために用いられるサンプルクロ
ック信号を生成するサンプルクロック生成部と、 前記サンプルクロック信号を用いて前記入力画像信号を
処理する処理部と、を備え、 前記サンプルクロック生成部は、前記サンプルクロック
信号の位相が前記画像処理装置の処理に適した所定の適
正位相となるように調整されたときに、前記画像処理装
置内の初期環境温度を測定した後、前記画像処理装置内
の使用環境温度を監視し、前記初期環境温度に対する前
記使用環境温度の変化量に対応する前記サンプルクロッ
ク信号の位相の変化量を吸収するように前記サンプルク
ロック信号の位相を調整する、 画像処理装置。1. An image processing apparatus, comprising: a sample clock generation unit configured to generate a sample clock signal used for processing an input image signal; and a processing unit configured to process the input image signal using the sample clock signal. The sample clock generation unit, when the phase of the sample clock signal is adjusted to be a predetermined appropriate phase suitable for processing of the image processing apparatus, the initial environment in the image processing apparatus After measuring the temperature, the operating environment temperature in the image processing apparatus is monitored, and the sample is adjusted so as to absorb a change in the phase of the sample clock signal corresponding to the change in the operating environment temperature with respect to the initial environment temperature. An image processing device that adjusts the phase of a clock signal. 【請求項２】 請求項１記載の画像処理装置であって、 前記サンプルクロック生成部は、 前記入力画像信号と同期する同期信号の遅延量を調整す
ることにより、遅延同期信号を出力する遅延調整部と、 前記遅延同期信号に基づいて前記サンプルクロック信号
を生成するクロック生成部と、を備え、 前記遅延調整部は、 前記同期信号を可変遅延量で遅延して前記遅延同期信号
を出力する可変遅延部と、 前記画像処理装置内の環境温度を測定する温度検出部
と、 あらかじめ準備された前記画像処理装置内の環境温度の
変化に対する前記サンプルクロック信号の位相の変化を
実質的に示すデータを格納した位相変化量テーブルと、 前記画像処理装置の初期状態において、前記可変遅延部
の遅延量を制御することにより、前記サンプルクロック
信号の位相を前記適正位相状態に調整する初期遅延制御
部と、 前記温度検出部で測定された前記画像処理装置の初期環
境温度と使用環境温度との差に対応する前記サンプルク
ロック信号の位相の変化量を、前記位相変化量テーブル
に従って求め、求められた前記サンプルクロック信号の
位相の変化量を吸収するように前記可変遅延部の遅延量
を制御する遅延制御部と、を備える、 画像処理装置。2. The image processing apparatus according to claim 1, wherein the sample clock generation unit adjusts a delay amount of a synchronization signal synchronized with the input image signal to output a delay synchronization signal. And a clock generation unit that generates the sample clock signal based on the delay synchronization signal. The delay adjustment unit delays the synchronization signal by a variable delay amount and outputs the delay synchronization signal. A delay unit, a temperature detection unit that measures an environmental temperature in the image processing apparatus, and data that substantially indicates a change in the phase of the sample clock signal with respect to a change in the environmental temperature in the image processing apparatus prepared in advance. Controlling the delay amount of the variable delay unit in the initial state of the image processing apparatus, thereby storing the sample clock signal. An initial delay control unit that adjusts the phase of the sample clock signal to the proper phase state, and a change in the phase of the sample clock signal corresponding to a difference between the initial environmental temperature and the use environmental temperature of the image processing apparatus measured by the temperature detection unit. An image processing apparatus comprising: a delay control unit that obtains an amount according to the phase change amount table, and controls a delay amount of the variable delay unit so as to absorb the obtained change amount of the phase of the sample clock signal. 【請求項３】 請求項１記載の画像処理装置であって、 前記サンプルクロック生成部は、 前記入力画像信号に同期する同期信号に基づいて前記サ
ンプルクロック信号を生成するための基準クロック信号
を生成するクロック生成部と、 前記基準クロック信号の遅延量を調整することにより、
前記サンプルクロック信号を出力する遅延調整部と、を
備え、 前記遅延調整部は、 前記画像処理装置内の環境温度を測定する温度検出部
と、 あらかじめ準備された前記画像処理装置内の環境温度の
変化に対する前記サンプルクロック信号の位相の変化を
実質的に示すデータを格納した位相変化量テーブルと、 前記画像処理装置の初期状態における前記可変遅延部の
遅延量を制御することにより、前記サンプルクロック信
号の位相を前記適正位相状態に調整する初期遅延制御部
と、 前記温度検出部で測定された前記画像処理装置の初期環
境温度と使用環境温度との差に対応する前記サンプルク
ロック信号の位相の変化量を、前記位相変化量テーブル
に従って求め、求められた前記サンプルクロック信号の
位相の変化量を吸収するように前記可変遅延部の遅延量
を制御する遅延制御部と、を備える、 画像処理装置。3. The image processing device according to claim 1, wherein the sample clock generation unit generates a reference clock signal for generating the sample clock signal based on a synchronization signal synchronized with the input image signal. By adjusting the amount of delay of the reference clock signal,
A delay adjustment unit that outputs the sample clock signal, wherein the delay adjustment unit includes a temperature detection unit that measures an environmental temperature in the image processing apparatus, and a temperature detection unit that measures a predetermined environmental temperature in the image processing apparatus. A phase change amount table storing data substantially indicating a change in the phase of the sample clock signal with respect to a change; and controlling the delay amount of the variable delay unit in an initial state of the image processing apparatus, thereby controlling the sample clock signal. An initial delay control unit that adjusts the phase of the sample clock signal to the proper phase state, and a change in the phase of the sample clock signal corresponding to a difference between the initial environmental temperature and the use environmental temperature of the image processing apparatus measured by the temperature detection unit. The amount is determined according to the phase change amount table, and the amount is determined so as to absorb the determined amount of change in the phase of the sample clock signal. And a delay control section that controls the delay amount of the variable delay unit, the image processing apparatus. 【請求項４】 請求項２または請求項３記載の画像処理
装置であって、 前記可変遅延部は、直列に接続された第１の遅延部と第
２の遅延部とを備え、 前記初期遅延制御部は前記第１の遅延部を制御し、前記
遅延制御部は前期第２の遅延部を制御する、 画像処理装置。4. The image processing device according to claim 2, wherein the variable delay unit includes a first delay unit and a second delay unit connected in series, and wherein the initial delay is The image processing device, wherein a control unit controls the first delay unit, and the delay control unit controls the second delay unit. 【請求項５】 請求項４記載の画像処理装置であって、 前記遅延制御部は、前記画像処理装置の所定の環境温度
範囲内で発生する前記サンプルクロック信号の位相の変
化を前記第２の遅延部ですべて吸収することができるよ
うに、前記サンプルクロック信号の位相が適正位相とな
るように調整されるときの前記第２の遅延部の遅延量
を、前記初期環境温度および前記位相変化量テーブルに
格納されたデータに基づいて決定する、 画像処理装置。5. The image processing apparatus according to claim 4, wherein the delay control unit is configured to detect a change in the phase of the sample clock signal occurring within a predetermined environmental temperature range of the image processing apparatus. The amount of delay of the second delay unit when the phase of the sample clock signal is adjusted to be an appropriate phase so that all of the delay can be absorbed by the delay unit is determined by the initial environmental temperature and the phase change amount. An image processing device that determines based on data stored in a table. 【請求項６】 請求項２ないし請求項５のいずれかに記
載の画像処理装置であって、 前記位相変化量テーブルは、前記画像処理装置内の複数
の環境温度に対する前記サンプルクロック信号の位相を
示す位相データが格納されており、 前記遅延制御部は、前記位相変量化テーブルに従って、
前記温度検出部で測定された前記画像処理装置の初期環
境温度および使用環境温度における前記サンプルクロッ
ク信号の位相を求め、求められた２つの位相の差を吸収
するように前記可変遅延部の遅延量を制御する、 画像処理装置。6. The image processing apparatus according to claim 2, wherein the phase change amount table stores a phase of the sample clock signal with respect to a plurality of environmental temperatures in the image processing apparatus. Phase data is stored, the delay control unit according to the phase variation table,
The phase of the sample clock signal at the initial environmental temperature and the use environmental temperature of the image processing device measured by the temperature detecting unit is determined, and the delay amount of the variable delay unit is set so as to absorb the difference between the two determined phases. To control the image processing device. 【請求項７】 請求項２ないし請求項５のいずれかに記
載の画像処理装置であって、 前位相変化テーブルは、前記画像処理装置内の複数の環
境温度に対する前記可変遅延部の遅延量を表す遅延設定
データが格納されており、 前記遅延制御部は、前記位相変化量テーブルに従って、
前記温度検出部で測定された前記画像処理装置の初期環
境温度および使用環境温度における遅延制御データを求
め、求められた２つの遅延設定データの差を吸収するよ
うに前記可変遅延部の遅延量を制御する、 画像処理装置。7. The image processing apparatus according to claim 2, wherein the pre-phase change table indicates a delay amount of the variable delay unit with respect to a plurality of environmental temperatures in the image processing apparatus. Delay setting data to be stored, and the delay control unit, according to the phase change amount table,
The delay control data at the initial environment temperature and the use environment temperature of the image processing device measured by the temperature detection unit are obtained, and the delay amount of the variable delay unit is adjusted so as to absorb the difference between the obtained two delay setting data. An image processing device to control. 【請求項８】 画像表示装置であって、 請求項１ないし請求項７のいずれかに記載の画像処理装
置と、 前記画像処理装置から出力される画像信号によって表さ
れる画像を表示する画像表示部と、を備える、 画像表示装置。8. An image display device, comprising: the image processing device according to claim 1; and an image display for displaying an image represented by an image signal output from the image processing device. And an image display device.