JP2000349301A - 半導体装置およびその作製方法 - Google Patents

Abstract

(57)【要約】 【課題】 微小なコンタクトホールを形成し、集積回路
を微細化することを目的とする。 【解決手段】 スイッチング素子および各配線を覆う層
間絶縁膜１１１として有機材料を用い、且つ、金属膜１
１２のマスクを用い、ドライエッチング法によってコン
タクトホールを形成し、配線１１４を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、半導体装置の構成
および作製方法に関する。特に半導体薄膜を利用したア
クティブマトリクス型液晶表示装置およびその作製方法
に関する。また、本願発明は、そのような表示装置を具
備した電気光学装置に応用することが可能である。

【０００２】なお、本明細書中では半導体特性を利用し
て機能しうる装置全てを半導体装置と呼ぶ。従って、上
記特許請求の範囲に記載された半導体装置は、ＴＦＴ等
の単体の半導体素子だけでなく、半導体素子で構成した
半導体回路や電気光学装置およびそれらを部品として搭
載した電気機器をも包含する。半導体素子としては薄膜
トランジスタ（ＴＦＴ）が代表的であるが、その他にも
絶縁ゲート型電界効果トランジスタ（ＩＧＦＥＴ）、薄
膜ダイオード、ＭＩＭ素子、バリスタ素子が挙げられ
る。

【０００３】

【従来の技術】近年、絶縁性基板上に半導体薄膜を形成
した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）等
の半導体素子を用いた半導体装置を作製する技術が急速
に発達している。その理由は、液晶表示装置（代表的に
は、アクティブマトリクス型液晶表示装置）の需要が高
まってきたことによる。アクティブマトリクス型液晶表
示装置は、マトリクス状に配置された数十〜数百万個も
の表示画素に出入りする電荷を表示画素のスイッチング
素子により制御して画像を表示するものである。

【０００４】また、半導体装置は、ＴＦＴ等を用いて形
成されたアクティブマトリクス回路、ＩＣ、ＵＬＳＩ、
ＶＬＳＩなどの集積回路を有しており、近年、これら集
積回路は、益々微細化の一途をたどる傾向があり、サブ
ミクロン領域での加工寸法が要求されている。

【０００５】そこで、集積回路における半導体素子の各
部分のサイズ（配線幅、チャネル幅、コンタクトホール
の直径等）を縮小する試みがなされている。特に、微細
化技術と多層配線技術とにより径の小さいコンタクトホ
ールの底部で電気的接続をとる必要性が高まっている。

【０００６】従来では、層間絶縁膜としてＣＶＤ法で成
膜される絶縁膜（酸化珪素膜、窒化珪素膜等）がよく使
用され、ドライエッチング法やウェットエッチング法を
用いてコンタクトホールを形成している。

【０００７】例えば、酸化珪素膜を薄膜トランジスタの
第１の層間絶縁膜に使用する場合、コンタクトホールの
形成には、層間絶縁膜と半導体層との選択比及び作業の
容易さの点からウェットエッチング法を用いている。ド
ライエッチング法を用いた場合は、珪素を主成分として
いる半導体層と酸化珪素膜とは構成主成分が同じため、
選択比が低く、膜厚の薄い半導体層が同時に除去される
問題があった。

【０００８】しかしながら、従来よりもさらに微小なコ
ンタクトホールを形成しようとした場合、ウェットエッ
チング法は、等方性エッチングのため、オーバーエッチ
ングが不可避的に発生してしまい、微細化を妨げてい
た。例えば、直径２μｍのコンタクトホールを形成しよ
うとした場合、膜厚等にもよるが約２倍以上の直径を有
するコンタクトホールが形成されていた。

【０００９】本発明は、特にサブミクロン領域での薄膜
トランジスタの作製方法において、従来よりも微小なコ
ンタクトホール（代表的には２〜３μｍ以下）形成方法
に関するものである。

【００１０】

【発明が解決しようとする課題】本発明は、層間絶縁膜
に有機材料を使用し、有機材料でなる層間絶縁膜にコン
タクトホールをドライエッチング法を用いて形成する構
成とするものである。

【００１１】従来、ドライエッチング法においてレジス
トマスクを用いた場合は、構成成分が似ているため、有
機材料膜とレジストマスクとの選択比が取りにくく、コ
ンタクトホールの形成、特に微小なコンタクトホールの
形成が困難であった。よって、有機材料からなる層間絶
縁膜に設けるコンタクトホールの形成にレジストマスク
を使用することは避けられていた。

【００１２】本明細書で開示する発明は、上記問題を解
決して微小なコンタクトホールを形成し、集積回路を微
細化することを課題とする。

【００１３】

【課題を解決するための手段】本明細書で開示する本発
明の構成は、導電性を有する材料層上に有機材料からな
る層間絶縁膜と、前記層間絶縁膜上に第１の金属層と、
前記第１の金属層上に第２の金属層とを有し、前記層間
絶縁膜に設けられたコンタクトホールの底部で前記導電
性を有する材料層と前記第２の金属層が接続されている
ことを特徴とする半導体装置である。

【００１４】即ち、上記構成は、前記層間絶縁膜及び前
記第１の金属層に設けられたコンタクトホールの底部で
前記導電性を有する材料層と前記第２の金属層が接して
いることを特徴としている。

【００１５】さらに、他の発明の構成は、薄膜トランジ
スタ上に有機材料からなる層間絶縁膜と、前記層間絶縁
膜上に第１の金属層と、前記第１の金属層上に第２の金
属層と、前記層間絶縁膜に設けられたコンタクトホール
の底部で前記薄膜トランジスタのソース領域またはドレ
イン領域と前記第２の金属層が接続されていることを特
徴とする半導体装置である。

【００１６】即ち、上記構成は、図１に示すように第１
の層間絶縁膜１１１及び前記第１の金属層１１２に設け
られたコンタクトホールの底部で前記薄膜トランジスタ
のソース領域１０５と前記第２の金属層１１４が接し、
第１の層間絶縁膜１１１及び前記第１の金属層１１３に
設けられたコンタクトホールの底部で前記薄膜トランジ
スタのドレイン領域１０６と前記第２の金属層１１５が
接していることを特徴としている。

【００１７】上記各構成における第１の金属層または第
２の金属層としては、導電性を有する材料を用いること
が可能である。例えば、Ａｌ、Ｔａ、Ｔｉ、Ｃｒ、Ｗ、
Ｍｏ、または導電性が付与されたシリコン等を主成分と
する材料層またはそれらの積層膜を用いることができ
る。なお、第１の金属層としては低抵抗な材料であるア
ルミニウムまたはアルミニウムを主成分とする材料で構
成することが好ましい。

【００１８】また、上記第２の金属層としては、コンタ
クト特性のよい材料であるチタンまたはチタンを主成分
とする材料で構成することが好ましい。

【００１９】上記各構成において、前記層間絶縁膜はポ
リイミド、ポリイミドアミド、ポリアミド、アクリル、
ＢＣＢ（ベンゾシクロブテン）を主成分とする有機系の
樹脂材料からなることを特徴としている。

【００２０】また、上記構成を実現するため発明の構成
は、絶縁表面上に薄膜トランジスタを形成する工程と、
前記薄膜トランジスタを覆って有機材料からなる層間絶
縁膜を成膜する工程と、前記層間絶縁膜を覆って第１の
金属膜を成膜する工程と、前記第１の金属膜をパターニ
ングし、第１の金属層を形成する工程と、前記第１の金
属層をマスクとして、前記層間絶縁膜をエッチングし、
コンタクトホールを形成する工程と、前記第１の金属層
および前記コンタクトホールを覆って第２の金属膜を成
膜する工程と、前記第１の金属層および前記第２の金属
膜をパターニングし、積層構造を一部有する配線を形成
する工程とを有することを特徴とする半導体装置の作製
方法である。

【００２１】さらに、他の発明の構成は、絶縁表面上に
導電性を有する第１の材料層を形成する工程と、前記第
１の材料層を覆って有機材料からなる層間絶縁膜を成膜
する工程と、前記層間絶縁膜を覆って第１の金属膜を成
膜する工程と、前記第１の金属膜をパターニングし、第
１の金属層を形成する工程と、前記第１の金属層をマス
クとして、前記層間絶縁膜をエッチングし、コンタクト
ホールを形成する工程と、前記第１の金属層および前記
コンタクトホールを覆って第２の金属膜を成膜する工程
と、前記第２の金属膜を覆って、無機絶縁膜を成膜する
工程と、前記第１の金属層と前記第２の金属膜と前記無
機絶縁膜とをパターニングし、上面に無機絶縁層を有す
る配線を形成する工程と、前記配線上に接して導電性を
有する第２の材料層を形成し、前記無機絶縁層を誘電体
として、前記配線と前記第２の材料層とで容量を形成す
る工程と、を有することを特徴とする半導体装置の作製
方法である。

【００２２】上記各構成において、前記無機絶縁膜は、
ＣＶＤ法で成膜することを特徴としている。

【００２３】また、上記各構成において、前記第１の金
属膜および前記第２の金属膜は、スパッタリング法で成
膜することを特徴としている。

【００２４】また、上記各構成において、前記層間絶縁
膜をエッチングし、コンタクトホールを形成する工程
は、ドライエッチング法で行うことを特徴としている。

【００２５】なお、本明細書において、成膜形成した直
後のものを「膜」と呼び、パターニングを施したものを
「層」と呼んでいる。

【００２６】

【発明の実施の形態】本発明の実施の形態を図１を用い
て以下に説明する。

【００２７】本発明の構成においては、スイッチング素
子および各配線を覆う層間絶縁膜として有機材料からな
る材料を用い、且つ、金属膜からなるマスクを用いて、
ドライエッチング法によってコンタクトホールを形成す
ることを特徴としている。

【００２８】また、本発明の構成において有機材料膜上
に存在している配線（１１２〜１１５）は、すくなくと
も一部が積層構造〔第１の金属層（下層）／第２の金属
層（上層）〕である。なお、第１の金属層（１１２、１
１３）が形成されている領域は、少なくとも積層構造で
ある。また、コンタクトホール内部の配線は積層構造で
はなく、第２の金属層（１１４、１１５）で構成され、
ソース領域１０６またはドレイン領域１０５と接してお
り電気的に接続されている。

【００２９】本発明の構成での、第１の金属層（１１
２、１１３）または第２の金属層（１１４、１１５）と
しては、導電性を有する材料を用いる。例えば、Ａｌ、
Ｔａ、Ｔｉ、Ｃｒ、Ｗ、ＭｏまたはＴｉＮ等を主成分と
する材料層またはそれらの積層膜を用いることができ
る。なお、第１の金属層としてはアルミニウムのような
低抵抗な材料で構成し、第２の金属層としては、成膜後
の熱処理によってコンタクト界面から拡散せず、被覆性
が良好な材料、例えばチタンを主成分とする材料で構成
することが好ましい。

【００３０】なお、本発明は、有機材料からなる層間絶
縁膜（１１１、１１６、１１８）の下に存在する、絶縁
基板並びに該基板上に作製された各配線、半導体素子
（ＴＦＴ）は如何なる構造、例えば、トップゲート型
（プレーナ型、コプレナー型、スタガー型）またはボト
ムゲート型（チャネルエッチ型、チャネルストップ型）
であっても適用可能である。

【００３１】次に、本発明のコンタクトホールの形成工
程を図２及び図３を用いて以下に説明する。

【００３２】まず、基板上に各敗戦または半導体素子を
形成し、ポリイミド、ポリイミドアミド、ポリアミド、
アクリル、ＢＣＢ（ベンゾシクロブテン）等の有機材料
で構成される平坦な第１の層間絶縁膜１１１を成膜す
る。なお、これらの有機樹脂材料は熱硬化性であっても
光硬化性であってもよい。本発明においては、異なる層
間絶縁膜上に設けられた各信号配線との間で発生する寄
生容量を低減するために、膜厚０．６〜２μｍの範囲を
有する第１の層間絶縁膜１１１を設けることが好まし
い。（図２（Ａ））

【００３３】こうして得られた第１の層間絶縁膜上に第
１の金属膜を形成し、レジストマスク２０１を用いてパ
ターニングを施す。（図２（Ｂ））

【００３４】その後、パターニングの施された第１の金
属膜２０４をマスクとしてドライエッチングを行い、コ
ンタクトホール２０２、２０３を形成する。（図２
（Ｃ））この工程の際、コンタクトホールの形成と同時
にレジストマスク２０１も除去できる。又、 Ａｌ、Ｔ
ｉ、Ｃｒ、Ｗ、またはＴｉＮを第１の金属膜に用いた場
合は、塩素系のエッチャントガスを用いてエッチングす
ればよい。Ｔａを第１の金属膜に用いた場合は、フッ素
系のエッチャントガスを用いてエッチングすればよい。
なお、本発明は、その後の工程でマスクとして用いられ
た第１の金属膜に再度パターニングを施し、配線の一部
として使用することを特徴としている。

【００３５】本発明においては、ＴＦＴ構造は図１に示
す構造に限定されるものではなく、例えば逆スタガ型Ｔ
ＦＴやシリサイド構造を有するような構造であっても実
施者の必要に応じて本発明を適用することは容易であ
る。

【００３６】また、本明細書中では、樹脂材料でなる層
間絶縁膜の除去を行うためにドライエッチング法を用い
ているが、エッチャントガスとして、塩素系、フッ素
系、酸素、を必要に応じて適宜使用する。

【００３７】本明細書中でいう塩素系のエッチャントガ
スとは、塩素若しくは塩素を一部に含む気体を指し、例
えば、Ｃｌ₂ 、ＢＣｌ₃ 、ＳｉＣｌ₄ 、ＨＣｌ、ＣＣｌ
₄ 等の単一気体若しくは混合気体、さらにこれらの単一
気体若しくは混合気体を塩素を含まない気体（例えばＨ
₂ 、Ｏ₂ 、Ｎ₂ 等）で希釈したものを指す。

【００３８】更に、本明細書中でいうフッ素系のエッチ
ャントガスとは、フッ素若しくはフッ素を一部に含む気
体を指し、例えば、Ｆ₂ 、ＢＦ₃ 、ＳｉＦ₄ 、ＨＦ、Ｃ
Ｆ₄等の単一気体若しくは混合気体、さらにこれらの単
一気体若しくは混合気体を塩素を含まない気体（例えば
Ｈ₂ 、Ｏ₂ 、Ｎ₂ 等）で希釈したものを指す。

【００３９】さらに、以下に示す実施例でもって半導体
装置およびその作製方法の詳細な説明を行うものとす
る。

【００４０】

【実施例】以下、本発明の実施例を説明するが、この実
施例に限定されないことは勿論である。

【００４１】〔実施例１〕本実施例では、絶縁性基板上
に作製された本発明の半導体素子の断面構造図を図１を
用いて説明する。

【００４２】図中の１００は基板であり、１０１が下地
膜である。また、１０２はチャネル形成領域、１０３と
１０４は低濃度不純物領域、１０５はドレイン領域、１
０６はソース領域、１０７はゲート絶縁膜、１０８はゲ
ート配線、１０９は陽極酸化膜、１１０は保護膜、１１
１は有機材料膜（第１の層間絶縁膜）、１１２と１１３
は第１の金属層、１１４と１１５は第２の金属層、１１
６は有機材料膜（第２の層間絶縁膜）、１１７はブラッ
クマスク、１１８は有機材料膜（第３の層間絶縁膜）、
１１９は画素電極である。

【００４３】本発明の配線（１１２〜１１５）は、有機
材料膜上に接して設けられた第１の金属膜（１１２、１
１３）と該膜上に設けられた第２の金属膜（１１４、１
１５）との積層構造を有している。また、有機材料膜に
設けられたコンタクトホールの内壁部分および底部に接
して、第２の金属膜（１１４、１１５）のみを成膜した
構造を有している。

【００４４】第１の金属層または第２の金属層として
は、導電性を有する材料であれば特に限定されない。例
えば、Ａｌ、Ｔａ、Ｔｉ、Ｍｏ、ＷまたはＣｒを主成分
とする材料層またはそれらの積層膜を用いることができ
る。本実施例では、第１の金属膜としてＡｌを主成分と
する材料を用いたため配線の低抵抗化が図れた。なお、
Ａｌを主成分とする材料は、平坦な表面に成膜するのは
特に問題はないが、表面に凹凸を有する領域にスパッタ
法で成膜した場合、凹凸部へのカバレッジが不良好であ
り、且つ、コンタクト界面からアルミニウムが半導体層
中に拡散する恐れがあるため、半導体層（例えばシリコ
ン）に接して形成することは避けられている。

【００４５】そこで、本実施例では第２の金属膜として
窒化チタン（ＴｉＮ）を用いた。窒化チタンは、アルミ
ニウムと比較して抵抗率は高いが、凹凸を有する領域へ
のカバレッジが良好であり、且つ、半導体層（例えばシ
リコン）とのコンタクト界面を良好なものとすることが
できた。

【００４６】〔実施例２〕本実施例では、絶縁性表面を
有する基板上に、半導体素子の作製工程、特にコンタク
トホールの形成工程および配線の形成工程を図２および
図３を用いて以下に示す。

【００４７】まず、絶縁表面を有する基板１００上に下
地膜１０１を形成する。基板としては、ガラス基板、石
英基板、セラミックス基板、半導体基板を用いることが
できる。また、プロセス温度が耐えうる温度範囲内であ
るならプラスチック基板を用いてもよい。本実施例にお
いてはガラス基板を用いた。下地膜は、酸化珪素膜、窒
化珪素膜、窒化酸化珪素膜を１００〜３００ｎｍの膜厚
で利用することができる。本実施例では、ＴＥＯＳを原
料に用い、酸化珪素膜を２００ｎｍの膜厚に形成する。
なお、石英基板のように十分平坦性を有しているなら、
下地膜は特に設けなくともよい。

【００４８】次に、基板または下地膜の上に活性層を形
成する。活性層は膜厚が20〜100 nm（好ましくは25〜70
nm）の結晶性半導体膜（代表的には結晶性珪素膜）で構
成すれば良い。結晶性珪素膜の形成方法は公知の如何な
る手段を用いても良いが、本実施例では特開平９−３１
２２６０号公報記載の技術を用い、５０ｎｍの膜厚に形
成した。

【００４９】こうして形成した結晶性珪素膜をパターニ
ングして活性層を形成し、ゲート絶縁膜１０７を形成す
る。ゲート絶縁膜は酸化珪素膜、窒化珪素膜、酸化窒化
珪素膜またはこれらの積層膜を１００〜３００ｎｍの膜
厚で用いることができる。本実施例ではプラズマＣＶＤ
法により窒化酸化珪素膜を１５０ｎｍの膜厚としてゲー
ト絶縁膜１０７とした。

【００５０】次に、アルミニウムまたはアルミニウムを
主成分とする材料（本実施例では２wt％のスカンジウム
を含有したターゲットを使用して成膜した、膜厚４００
ｎｍのアルミニウム膜）をスパッタ法により成膜し、パ
ターニングしてゲート配線１０８を形成した。

【００５１】次に、特開平７−１３５３１８号公報記載
の技術を用いて１３族または１５族元素を添加し、ソー
ス領域１０６、ドレイン領域１０５、チャネル形成領域
１０２、ＬＤＤ（Lightly doped drain ）領域１０３、
１０４の形成を行った。本実施例ではソース領域、ドレ
イン領域とチャネル形成領域との間に 0.5〜1.5 μｍ
（代表的には 0.7〜１μｍ）のＬＤＤ領域１０３、１０
４を形成した。また、本実施例では、ゲート配線１０８
と接して陽極酸化膜１０９を形成したが特に形成しなく
ともよい。

【００５２】次に、活性層に添加した不純物元素（１３
族または１５族元素）を熱アニールまたはレーザー照射
によって活性化した。本実施例では、エキシマレーザを
用いて活性化させた後、さらに、４５０℃、２時間の熱
アニールを行った。

【００５３】その後、基板全面を覆って、保護膜１１０
を形成する。保護膜としては、窒化珪素膜、窒化酸化珪
素膜を用いることができる。本実施例では、保護膜とな
る窒化珪素膜を膜厚２５ｎｍで形成した。なお、保護膜
成膜後の断面図を図２（Ａ）に示した。

【００５４】さらに、基板全面を覆って、第１の層間絶
縁膜１１１として膜厚０．５〜３μｍの有機材料膜を形
成する。成膜方法は、スピナーを用いたスピンコーティ
ング法を利用することにより、容易に表面が平坦な被膜
を得ることができる。続いて、２５０℃、１時間加熱す
ることにより焼成する。本実施例では、アクリルを１μ
ｍの膜厚に成膜した。また、第１の層間絶縁膜としては
アクリルの他にポリイミド、ＢＣＢ（ベンゾシクロブテ
ン）あるいは他の有機材料を使用することが可能であ
る。

【００５５】こうして得られた平坦な第１の層間絶縁膜
の上に、第１の金属膜をＲＦスパッタ法で成膜する。そ
の後、レジスト２０１を設け、ドライエッチングによ
り、第１の金属膜をパターニングする。第１の金属膜は
１００ｎｍ〜２μｍ、本実施例では、アルミニウムを主
成分とする金属膜を５００ｎｍの膜厚に成膜し、塩素系
のエッチャントガスでドライエッチングした。（図２
（Ｂ））

【００５６】次に、パターニングされた第１の金属膜１
１２をマスクとしてドライエッチングを行い、第１の層
間絶縁膜にコンタクトホール２０２、２０３を形成す
る。この工程によって同時に、第１の層間絶縁膜の材料
と組成が似ている材料からなるレジストも除去される。
（図２（Ｃ））なお、本実施例のように保護膜を設けた
場合は、再度エッチングを行い、保護膜１１０を除去し
てコンタクトホール底部に半導体層（１０６、１０５）
を露出させる。本実施例では保護膜である窒化珪素膜を
ＲＩＥ（reactive ion etching）等による異方性のドラ
イエッチングによってエッチングした。エッチャントガ
スとしてはフッ素系、ＣＨＦ₃ ガスを用いた。

【００５７】また、工程数を低減するために、ＣＦ₄ と
酸素とＨｅの混合ガスを用いて第１の層間絶縁膜及び保
護膜を同時にエッチングすることが好ましい。

【００５８】その後、第２の金属膜３０１をＲＦスパッ
タ法で成膜する。（図３（Ａ））この工程によって、有
機材料膜に設けられたコンタクトホールの底部で、前記
薄膜トランジスタのドレイン領域１０５と第２の金属膜
とを接してコンタクトを形成する。第２の金属膜の膜厚
は１０ｎｍ〜１μｍ、本実施例ではＴｉＮ膜を１５０ｎ
ｍの膜厚に成膜した。

【００５９】第１の金属層または第２の金属層として
は、スパッタ法が適用できる導電性を有する材料であれ
ば特に限定されない。例えば、Ａｌ、Ｔａ、Ｔｉ、Ｃｒ
を主成分とする材料層またはそれらの積層膜を用いるこ
とができる。なお、同一の材料を用いて第１の金属層と
第２の金属層を形成する構造としてもよい。

【００６０】次に、パターニングを施し、第１の金属膜
と第２の金属膜をドライエッチングにより、エッチング
してソース電極とドレイン電極の電極パターンを形成し
た。本実施例では、塩素系のエッチャントガス、Ｃｌ₂
／ＢＣｌ₃ ／ＳｉＣｌ₄ を４０sccm／１０sccm／１８０
sccmを用いてドライエッチングした。（図３（Ｂ））

【００６１】こうして完成した配線（１１２〜１１５）
は、有機材料膜上に接して設けられた第１の金属膜と該
膜上に設けられた第２の金属膜との積層構造を有してい
る。また、有機材料膜１１１に設けられたコンタクトホ
ールの内壁部分および底部に接して、第２の金属膜（１
１４、１１５）のみを成膜した構造を有している。本実
施例では、アルミニウムを主成分とする第１の金属膜を
用いたため配線の低抵抗化が図れ、且つ、チタンを主成
分とする第２の金属膜をコンタクトに使用し、良好なコ
ンタクトを形成することができた。

【００６２】そして、基板全面を覆って第２の層間絶縁
膜１１６を形成する。なお第２の層間絶縁膜として膜厚
０．５〜３μｍの有機材料膜を形成する。本実施例では
再びアクリルを膜厚１μｍで成膜した。その上にブラッ
クマスク１１７としてＴｉをスパッタ法で成膜し、パタ
ーニングする。

【００６３】その後、基板全面を覆って第３の層間絶縁
膜１１８を形成する。なお第３の層間絶縁膜として膜厚
０．５〜３μｍの有機材料膜を形成する。本実施例では
再度アクリルを膜厚１μｍで成膜した。

【００６４】上記第２の層間絶縁膜及び第３の層間絶縁
膜にドレイン電極と電気的に接続をとるためのコンタク
トホールを形成する。この工程は、フッ素系のエッチャ
ントガス、本実施例ではＣＦ₄ ／Ｏ₂ ／Ｈｅを５sccm／
９５sccm／４０sccmを用いたドライエッチングにより行
う。なお、本実施例のように第１の層間絶縁膜と第２の
層間絶縁膜と第３の層間絶縁膜とを同一材料で形成する
と、応力を抑制することができ、各層間絶縁膜同士で優
れた密着性を得ることができる。

【００６５】そして、画素電極１１９となる導電膜を形
成し、配線（１１２〜１１５）を介してＴＦＴのドレイ
ン領域１０５と電気的に接続させた。（図３（Ｃ））本
実施例では、この導電膜にＩＴＯを用い、透過型の液晶
表示装置を作製したが、画素電極にＡｌやＴｉ等の反射
電極を用いて反射型の液晶表示装置を作製することも可
能である。ＡｌやＴｉ等の反射電極は、スパッタ法を用
いて形成すればよい。

【００６６】以上の作製工程で画素電極に液晶駆動用の
電圧を印加するためのスイッチング素子（ＴＦＴ）を完
成させ、複数の画素を形成して画素マトリクス回路を有
するアクティブマトリクス基板を完成した。画素マトリ
クス回路内の各画素には少なくとも一つのスイッチング
素子と第１の保持容量とを配置すれば良い。なお、本明
細書中では、図３（Ｂ）において構成された素子をスイ
ッチング素子（代表的にはＴＦＴ、ＭＩＭ素子でも良
い）と呼ぶ。

【００６７】なお、アクティブマトリクス基板上には画
素マトリクス回路以外にも駆動回路（ドライバー回路）
や信号処理回路（γ補正回路、Ｄ／Ａコンバータ等のロ
ジック回路）を形成することが可能である。これらの回
路の作製工程は、基本的には本実施例に示した作製工程
と同一（実際には図３（Ｂ）の工程で完成する）である
ため、詳細な説明は省略する。

【００６８】また、本願発明はコンタクトホールの形成
および配線の構成に関する発明であるため、同一基板上
に形成される他の素子（容量素子や記憶素子）の構成は
如何なるものであっても良い。その様な回路の作製工程
や構造は実施者が適宜決定すれば良い。

【００６９】〔実施例３〕本実施例では、図４にその構
造を示したように逆スタガ型のＴＦＴを用いた例であ
る。公知の技術により逆スタガ型ＴＦＴを作製する工程
と異なる本実施例の工程は、層間絶縁膜４１１に有機材
料を用いる工程と、金属膜をマスクとして用いてドライ
エッチングによりコンタクトホールを形成する工程と、
第１の金属層４１２と第２の金属膜４１４とで構成され
た配線の形成を行う工程を有している。なお、ＴＦＴ構
造は図４に示す構造（チャネルストップ型）に限定され
るものではなく、例えばチャネルエッチ型ＴＦＴやシリ
サイド構造を有するような構造であっても実施者の必要
に応じて本発明を適用することは容易である。

【００７０】〔実施例４〕本実施例は、画素電極に液晶
制御用の電圧を印加するためのスイッチング素子（ＴＦ
Ｔ）と同時に保持容量を形成する例である。図５には、
保持容量が作製されたコンタクト部分の断面図を図示し
た。

【００７１】本実施例は、実施例１の図２（Ｃ）の工程
と同一工程で作製されるため、記載および図面は省略す
る。

【００７２】従来、ＣＶＤ法等で作製される無機絶縁膜
を有機材料膜の上に設ける際、表面に有機材料が露呈し
ていると有機材料膜から水やメタン等のガスが発生し、
良質な膜を得ることは難しかった。

【００７３】本実施例においては、実施例２の図２
（Ｃ）と同一の状態が得られたら、基板全面を覆って第
２の金属膜をスパッタ法で成膜し、有機材料が露呈した
箇所を完全に無くし上記ガスの発生を防止した後、連続
的にＣＶＤ法によって無機絶縁膜を成膜した。無機絶縁
膜は、プラズマＣＶＤ法を用いて膜厚１０〜１００ｎ
ｍ、本実施例では窒化珪素膜を膜厚５０ｎｍに成膜し
た。無機絶縁膜は、単層でも良いし、二層以上の積層構
造、例えば窒化珪素膜（下層）／酸化珪素膜（上層）と
しても良い。

【００７４】次に、パターニングを行ない、上面が無機
絶縁膜５２１で覆われた配線５１２、５１４を形成す
る。そして、基板全面を覆って第２の層間絶縁層５１６
を形成し、後に保持容量５２０を構成する部分のみに凹
部を設けた。第２の層間絶縁膜は単層でも良いし、二層
以上の積層構造としても良い。

【００７５】本実施例では第２の層間絶縁層として、ア
クリル膜（１μｍ）からなる絶縁層を用いる。アクリル
の代わりにポリイミド、ＢＣＢ（ベンゾシクロブテン）
等の他の有機材料を用いても構わない。

【００７６】そして、凹部を形成するには、ドライエッ
チング法によりアクリル膜を開口する。この時、窒化珪
素膜５２１がエッチングストッパとして機能する。従っ
て、凹部の底面には窒化珪素膜が残る。本実施例の場合
にはこの膜５２１を保持容量の誘電体として利用する。
勿論、ウェットエッチングを用いてもよい。また、ハー
フエッチングにより凹部を形成して薄膜化された部分を
保持容量の誘電体として使用しても良い。

【００７７】こうして第２の層間絶縁層に対して凹部を
形成した後、所望の位置にブラックマスクを形成する。
本実施例ではブラックマスク５１７としてチタンを用い
るが、クロムやタンタル等の他の金属膜であっても良
い。

【００７８】この状態で、ドレイン電極５１２、５１４
とブラックマスク５１７を上下電極とし、第２の層間絶
縁層５２１（正確には窒化珪素膜）を誘電体とする保持
容量５２０が形成される。（図５）

【００７９】こうして、画素電極に液晶制御用の電圧を
印加するためのスイッチング素子（ＴＦＴ）と同時に保
持容量５２０を形成した。

【００８０】また、上記各実施例における有機材料で構
成された上記各層間絶縁膜は、単層でもよいし、二層以
上の積層構造としても良い。

【００８１】なお、本実施例は実施例１〜３のいずれの
構成とも自由に組み合わせることができる。

【００８２】〔実施例５〕本発明の実施例について図６
〜図１０を用いて説明する。ここでは、同一基板上に画
素回路とその画素回路を駆動するための駆動回路とを同
時に作製する方法について説明する。但し、説明を簡単
にするために、駆動回路では、シフトレジスタ回路、バ
ッファ回路等の基本回路であるＣＭＯＳ回路と、サンプ
リング回路を形成するｎチャネル型ＴＦＴとを図示する
こととする。

【００８３】図６（Ａ）において、基板６０１には、石
英基板やシリコン基板を使用することが望ましい。本実
施例では石英基板を用いた。その他にも金属基板または
ステンレス基板の表面に絶縁膜を形成したものを基板と
しても良い。本実施例の場合、８００℃以上の温度に耐
えうる耐熱性を要求されるので、それを満たす基板であ
ればどのような基板を用いても構わない。

【００８４】そして、基板６０１のＴＦＴが形成される
表面には、２０〜１００ｎｍ（好ましくは４０〜８０ｎ
ｍ）の厚さの非晶質構造を含む半導体膜６０２を減圧熱
ＣＶＤ方、プラズマＣＶＤ法またはスパッタ法で形成す
る。

【００８５】また、非晶質構造を含む半導体膜として
は、非晶質半導体膜、微結晶半導体膜があり、さらに非
晶質シリコンゲルマニウム膜などの非晶質構造を含む化
合物半導体膜も含まれる。さらに、基板上に下地膜と非
晶質シリコン膜とを大気解放しないで連続的に形成する
ことも有効である。そうすることにより基板表面の汚染
が非晶質シリコン膜に影響を与えないようにすることが
可能となり、作製されるＴＦＴの特性バラツキを低減さ
せることができる。

【００８６】次に、非晶質シリコン膜６０２上に珪素
（シリコン）を含む絶縁膜でなるマスク膜６０３を形成
し、パターニングによって開口部６０４a 、６０４b を
形成する。この開口部は、次の結晶化工程の際に結晶化
を助長する金属元素を添加するための添加領域となる。
（図６（Ａ））

【００８７】なお、珪素を含む絶縁膜としては、酸化シ
リコン膜、窒化シリコン膜、窒化酸化シリコン膜を用い
ることができる。窒化酸化シリコン膜は、珪素、窒素及
び酸素を所定の量で含む絶縁膜であり、ＳｉＯｘＮｙで
表される絶縁膜である。窒化酸化シリコン膜はＳｉ
Ｈ₄ 、Ｎ₂ Ｏ及びＮＨ₃ を原料ガスとして作製すること
が可能であり、含有する窒素濃度が２５atomic% 以上５
０atomic% 未満とすると良い。

【００８８】また、このマスク膜６０３のパターニング
を行うと同時に、後のパターニング工程の際、位置の基
準となるマーカーパターンを形成しておく。

【００８９】次に、特開平１０−２４７７３５号公報
（米国出願番号０９／０３４，０４１に対応）に記載さ
れた技術に従って、結晶構造を含む半導体膜を形成す
る。同公報記載の技術は、非晶質構造を含む半導体膜の
結晶化に際して、結晶化を助長する元素（ニッケル、コ
バルト、ゲルマニウム、錫、鉛、パラジウム、鉄、銅か
ら選ばれた一種または複数種の元素）を用いる結晶化手
段である。

【００９０】具体的には、非晶質構造を含む半導体膜の
表面に結晶化を助長する金属元素を保持させた状態で加
熱処理を行い、非晶質構造を含む半導体膜を、結晶構造
を含む半導体膜に変化させるものである。なお、結晶化
手段としては、特開平７−１３０６５２号公報の実施例
１に記載された技術を用いても良い。また、結晶質構造
を含む半導体膜には、いわゆる単結晶半導体膜も多結晶
半導体膜も含まれるが、同公報で形成される結晶構造を
含む半導体膜は結晶粒界を有している。

【００９１】なお、同公報では結晶化を助長する金属元
素を含む層をマスク膜上に形成する際にスピンコート法
を用いているが、結晶化を助長する金属元素を含む薄膜
をスパッタ法や蒸着法といった気相法を用いて成膜する
手段をとっても良い。

【００９２】また、非晶質シリコン膜は含有水素量にも
よるが、好ましくは４００〜５５０℃で１時間程度の加
熱処理を行い、水素を十分に脱離させてから結晶化させ
ることが望ましい。その場合、含有水素量を５atom％以
下とすることが好ましい。

【００９３】結晶化工程は、まず４００〜５００℃で１
時間程度の熱処理工程を行い、水素を膜中から脱離させ
た後、５００〜６５０℃（好ましくは５５０〜６００
℃）で６〜１６時間（好ましくは８〜１４時間）の熱処
理を行う。

【００９４】本実施例では、結晶化を助長する金属元素
としてニッケルを用い、５７０℃で１４時間の熱処理を
行う。その結果、開口部６０４a 、６０４b を起点とし
て概略基板と平行な方向（矢印で示した方向）に結晶化
が進行し、巨視的な結晶成長方向が揃った結晶構造を含
む半導体膜（本実施例では結晶質シリコン膜）６０５a
〜６０５d が形成される。( 図６（Ｂ）)

【００９５】次に、結晶化の工程で用いたニッケルを結
晶質シリコン膜から除去するゲッタリング工程を行う。
本実施例では、先ほど形成したマスク膜６０３をそのま
まマスクとして１５族に属する元素（本実施例ではリ
ン）を添加する工程を行い、開口部６０４a 、６０４b
で露出した結晶質シリコン膜に１×１０¹⁹〜１×１０²⁰
atoms/cm³ の濃度でリンを含むリン添加領域（以下、ゲ
ッタリング領域という）６０６a 、６０６b を形成す
る。（図６（Ｃ））

【００９６】次に、窒素雰囲気中で４５０〜６５０℃
（好ましくは５００〜５５０℃）、４〜２４時間（好ま
しくは６〜１２時間）の熱処理工程を行う。この熱処理
工程により結晶質シリコン膜中のニッケルは矢印の方向
に移動し、リンのゲッタリング作用によって、結晶質シ
リコン膜中からニッケルが除去されるため、ゲッタリン
グ後の結晶質シリコン膜６０７a 〜６０７d に含まれる
ニッケル濃度は、１×１０¹⁷atms/cm³以下、好ましくは
１×１０¹⁶atms/cm³にまで低減することができる。

【００９７】次に、マスク膜６０３を除去し、結晶質シ
リコン膜６０７a 〜６０７d 上に後の不純物添加時のた
めに保護膜６０８を形成する。保護膜６０８は１００〜
２００ｎｍ（好ましくは１３０〜１７０ｎｍ）の厚さの
窒化酸化シリコン膜または酸化シリコン膜を用いると良
い。この保護膜６０８は不純物添加時に結晶質シリコン
膜が直接プラズマに曝されないようにするためと、微妙
な濃度制御を可能にするための意味がある。

【００９８】そして、その上にレジストマスク６０９を
形成し、保護膜６０８を介してｐ型を付与する不純物元
素（以下、ｐ型不純物元素という）を添加する。ｐ型不
純物元素としては、代表的には１３族に属する元素、典
型的にはボロンまたはガリウムを用いることができる。
この工程（チャネルドープ工程という）はＴＦＴのしき
い値電圧を制御するための工程である。なお、ここでは
ジボラン（Ｂ₂ Ｈ₆ ）を質量分離しないでプラズマ励起
したイオンドープ法でボロンを添加する。勿論、質量分
離を行うイオンインプランテーション法を用いても良
い。

【００９９】この工程により１×１０¹⁵〜１×１０¹⁸at
oms/cm³ （代表的には５×１０¹⁶〜５×１０¹⁷atoms/cm
³ ）の濃度でｐ型不純物元素（本実施例ではボロン）を
含む不純物領域６１０a 、６１０b を形成する。なお、
本明細書中では上記濃度範囲でｐ型不純物元素を含む不
純物領域（但し、リンは含まれていない領域）をｐ型不
純物領域（ｂ）と定義する。（図６（Ｄ））

【０１００】次に、レジストマスク６０９を除去し、結
晶質シリコン膜をパターニングして島状の半導体層（以
下、活性層という）６１１〜６１４を形成する。なお、
活性層６１１〜６１４は、ニッケルを選択的に添加して
結晶化することによって、非常に結晶性の良い結晶質シ
リコン膜で形成されている。具体的には、棒状または柱
状の結晶が、特定の方向性を持って並んだ結晶構造を有
している。また、結晶化後、ニッケルをリンのゲッタリ
ング作用により除去又は低減しており、活性層６１１〜
６１４中に残存するニッケル元素の濃度は、１×１０¹⁷
atoms/cm³ 以下、好ましくは１×１０¹⁶atoms/cm³ であ
る。（図６（Ｅ））

【０１０１】また、ｐチャネル型ＴＦＴの活性層６１１
は意図的に添加された不純物元素を含まない領域であ
り、ｎチャネル型ＴＦＴの活性層６１２〜６１４はｐ型
不純物領域（ｂ）となっている。本明細書中では、この
状態の活性層６１１〜６１４は全て真性または実質的に
真性であると定義する。即ち、ＴＦＴの動作に支障をき
たさない程度に不純物元素が意図的に添加されている領
域が実質的に真性な領域と考えて良い。

【０１０２】次に、プラズマＣＶＤ法またはスパッタ法
により１０〜１００ｎｍ厚の珪素を含む絶縁膜を形成す
る。本実施例では、３０ｎｍ厚の窒化酸化シリコン膜を
形成する。この珪素を含む絶縁膜は、他の珪素を含む絶
縁膜を単層または積層で用いても構わない。

【０１０３】次に、８００〜１１５０℃（好ましくは９
００〜１０００℃）の温度で１５分〜８時間（好ましく
は３０分〜２時間）の熱処理工程を、酸化性雰囲気下で
行う（熱酸化工程）。本実施例では酸素雰囲気中に３体
積％の塩化水素を添加した雰囲気中で９５０℃８０分の
熱処理工程を行う。なお、図６（Ｄ）の工程で添加され
たボロンはこの熱酸化工程の間に活性化される。（図７
（Ａ））

【０１０４】この熱酸化工程の間、珪素を含む絶縁膜と
その下の活性層６１１〜６１４との界面においても酸化
反応が進行する。本実施例の熱酸化工程では、６０ｎｍ
厚の活性層のうち２５ｎｍが酸化されて活性層６１１〜
６１４の膜厚は４５ｎｍとなる。また、３０ｎｍ厚の珪
素を含む絶縁膜に対して５０ｎｍ厚の熱酸化膜が加わる
ので、最終的なゲート絶縁膜６１５の膜厚は１１０nmと
なる。

【０１０５】次に、新たにレジストマスク６１６〜６１
９を形成する。そして、ｎ型を付与する不純物元素（以
下、ｎ型不純物元素という）を添加してｎ型を呈する不
純物領域６２０〜６２２を形成する。なお、ｎ型不純物
元素としては、代表的には１５族に属する元素、典型的
にはリンまたは砒素を用いることができる。（図７
（Ｂ））

【０１０６】この不純物領域６２０〜６２２は、後にＣ
ＭＯＳ回路およびサンプリング回路のｎチャネル型ＴＦ
Ｔにおいて、ＬＤＤ領域として機能させるための不純物
領域である。なお、ここで形成された不純物領域にはｎ
型不純物元素が２×１０¹⁶〜５×１０¹⁹atoms/cm³ （代
表的には５×１０¹⁷〜５×１０¹⁸atoms/cm³ ）の濃度で
含まれている。本明細書中では上記濃度範囲でｎ型不純
物元素を含む不純物領域をｎ型不純物領域（ｂ）と定義
する。

【０１０７】なお、ここではフォスフィン（ＰＨ₃ ）を
質量分離しないでプラズマ励起したイオンドープ法でリ
ンを１×１０¹⁸atoms/cm³ の濃度で添加する。勿論、質
量分離を行うイオンインプランテーション法を用いても
良い。この工程では、ゲート膜６１５を介して結晶質シ
リコン膜にリンを添加する。

【０１０８】次に、６００〜１０００℃（好ましくは７
００〜８００℃）の不活性雰囲気中で熱処理を行い、図
７（Ｂ）の工程で添加されたリンを活性化する。本実施
例では８００℃１時間の熱処理を窒素雰囲気中で行う。
（図７（Ｃ））

【０１０９】この時、同時にリンの添加時に損傷した活
性層及び活性層とゲート絶縁膜との界面を修復すること
が可能である。この活性化工程は電熱炉を用いたファー
ネスアニールが好ましいが、ランプアニールやレーザー
アニールといった光アニールを併用しても良い。

【０１１０】この工程によりｎ型不純物領域（ｂ）６２
０〜６２２の境界部、即ち、ｎ型不純物領域（ｂ）の周
囲に存在する真性又は実質的に真性な領域（勿論、ｐ型
不純物領域（ｂ）も含む）との接合部が明確になる。こ
のことは、後にＴＦＴが完成した時点において、ＬＤＤ
領域とチャネル形成領域とが非常に良好な接合部を形成
しうることを意味する。

【０１１１】次に、ゲート配線となる導電膜を形成す
る。なお、ゲート配線は単層の導電膜で形成しても良い
が、必要に応じて二層、三層といった積層膜とすること
が好ましい。本実施例では、第１導電膜６２３と第２導
電膜６２４とでなる積層膜を形成する。（図７（Ｄ））

【０１１２】ここで第１導電膜６２３、第２導電膜６２
４としては、タンタル（Ｔａ）、チタン（Ｔｉ）、モリ
ブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃ
ｒ）、シリコン（Ｓｉ）から選ばれた元素、または前記
元素を主成分とする導電膜（代表的には窒化タンタル
膜、窒化タングステン膜、窒化チタン膜）、または前記
元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、
Ｍｏ−Ｔａ合金）を用いることができる。

【０１１３】なお、第１導電膜６２３は１０〜５０ｎｍ
（好ましくは２０〜３０ｎｍ）とし、第２導電膜６２４
は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎ
ｍ）とすれば良い。本実施例では、第１導電膜６２３と
して、５０ｎｍ厚の窒化タングステン（ＷＮ）膜を、第
２導電膜６２４として、３５０ｎｍ厚のタングステン膜
を用いる。なお、図示しないが、第１導電膜６２３の下
にシリコン膜を２〜２０ｎｍ程度の厚さで形成しておく
ことは有効である。

【０１１４】次に、第１導電膜６２３と第２導電膜６２
４とを一括でエッチングして４００ｎｍ厚のゲート配線
６２５〜６２８を形成する。この時、駆動回路に形成さ
れるゲート配線６２６、６２７はｎ型不純物領域（ｂ）
６２０〜６２２の一部とゲート絶縁膜６１５を介して重
なるように形成する。この重なった部分が後にＬov領域
となる。なお、ゲート配線６２８a 、６２８b は断面で
は二つに見えるが実際は連続的に繋がった一つのパター
ンから形成されている。（図７（Ｅ））

【０１１５】次に、レジストマスク６２９を形成し、ｐ
型不純物元素（本実施例ではボロン）を添加して高濃度
にボロンを含む不純物領域６３０、６３１を形成する。
本実施例ではジボラン（Ｂ₂ Ｈ₆ ）を用いたイオンドー
プ法（勿論、イオンインプランテーション法でも良い）
により３×１０²⁰〜３×１０²¹atoms/cm³ （代表的には
５×１０²⁰〜１×１０²¹atoms/cm³ ）濃度でボロンを添
加する。なお、本明細書中では上記濃度範囲でｐ型不純
物元素を含む不純物領域をｐ型不純物領域（ａ）と定義
する。（図８（Ａ））

【０１１６】次に、レジストマスク６２９を除去し、ゲ
ート配線及びｐチャネル型ＴＦＴとなる領域を覆う形で
レジストマスク６３２〜６３４を形成する。そして、ｎ
型不純物元素（本実施例ではリン）を添加して高濃度に
リンを含む不純物領域６３５〜６４１を形成する。ここ
でも、フォスフィン（ＰＨ₃ ）を用いたイオンドープ法
（勿論、イオンインプランテーション法でも良い）で行
い、この領域のリンの濃度は１×１０²⁰〜１×１０²¹at
oms/cm³ （代表的には２×１０²⁰〜５×１０²¹atoms/cm
³ ）とする。（図８（Ｂ））

【０１１７】なお、本明細書中では上記濃度範囲でｎ型
不純物元素を含む不純物領域をｎ型不純物領域（ａ）と
定義する。また、不純物領域６３５〜６４１が形成され
た領域には既に前工程で添加されたリンまたはボロンが
含まれるが、十分に高い濃度でリンが添加されることに
なるので、前工程で添加されたリンまたはボロンの影響
は考えなくて良い。従って、本明細書中では不純物領域
６３５〜６４１はｎ型不純物領域（ａ）と言い換えても
構わない。

【０１１８】次に、レジストマスク６３２〜６３４を除
去し、珪素を含む絶縁膜でなる保護膜６４２を形成す
る。膜厚は２５〜１００ｎｍ（好ましくは３０〜５０ｎ
ｍ）とすれば良い。本実施例では２５ｎｍ厚の窒化珪素
膜を用いることとする。

【０１１９】次に、ゲート配線６２５〜６２８をマスク
として自己整合的にｎ型不純物元素（本実施例ではリ
ン）を添加する。こうして形成された不純物領域６４３
〜６４６には前記ｎ型不純物領域（ｂ）の１／２〜１／
１０（代表的には１／３〜１／４）の濃度（但し、前述
のチャネルドープ工程で添加されたボロン濃度よりも５
〜１０倍高い濃度、代表的には１×１０¹⁶〜５×１０¹⁸
atoms/cm³ 、典型的には３×１０¹⁷〜３×１０¹⁸atoms/
cm³ ）でリンが添加されるように調節する。なお、本明
細書中では上記濃度範囲でｎ型不純物元素を含む不純物
領域（但し、ｐ型不純物領域（ａ）を除く）をｎ型不純
物領域（ｃ）と定義する。（図８（Ｃ））

【０１２０】この工程では１０５ｎｍの膜厚の絶縁膜
（キャップ膜６４２とゲート絶縁膜６１５との積層膜）
を通してリンを添加することになるが、保護膜６４２も
マスクとして機能する。即ち、保護膜６４２の膜厚に相
当する長さのオフセット領域が形成されることになる。

【０１２１】なお、この工程ではゲート配線で隠された
部分を除いて全ての不純物領域にも１×１０¹⁶〜５×１
０¹⁸atoms/cm³ の濃度でリンが添加されているが、非常
に低濃度であるため各不純物領域の機能には影響を与え
ない。また、ｎ型不純物領域（ｂ）６４３〜６４６には
既にチャネルドープ工程で１×１０¹⁵〜１×１０¹⁸atom
s/cm³ の濃度のボロンが添加されているが、この工程で
はｐ型不純物領域（ｂ）に含まれるボロンの５〜１０倍
の濃度でリンが添加されるので、この場合もボロンはｎ
型不純物領域（ｂ）の機能には影響を与えないと考えて
良い。

【０１２２】その後、それぞれの濃度で添加されたｎ型
またはｐ型不純物元素を活性化するために熱処理工程を
行った。この工程はファーネスアニール法、レーザーア
ニール法、ランプアニール法またはそれらを併用して行
うことができる。ファーネスアニール法で行う場合は、
不活性雰囲気中において５００〜８００℃、好ましくは
５５０〜６００℃で行えば良い。本実施例では６００
℃、４時間の熱処理を行い、不純物元素を活性化する。
（図８（Ｄ））

【０１２３】なお、本実施例では窒化シリコン膜６４２
を積層した状態でゲート配線を覆い、その状態で活性化
工程を行っている。本実施例では窒化シリコン膜を積層
しているため、ピンホールの問題を気にせずに高い温度
で活性化工程を行うことが可能である。

【０１２４】次に、活性化工程の後、３〜１００％の水
素を含む雰囲気中で、３００〜４５０℃で１〜４時間の
熱処理を行い、活性層の水素化を行う。この工程は熱的
に励起された水素により半導体層のダングリングボンド
を終端する工程である。水素化の他の手段として、プラ
ズマ水素化（プラズマにより励起された水素を用いる）
を行っても良い。

【０１２５】活性化工程を終えたら、５００ｎｍ〜１．
５μm 厚の第１層間絶縁膜６５０を形成する。本実施例
では第１層間絶縁膜６５０として１μm 厚のアクリルを
塗布法により形成する。また、他の第１層間絶縁膜６５
０として、ポリイミド、ポリアミド、ポリイミドアミ
ド、ＢＣＢ（ベンゾシクロブテン）等の有機樹脂膜を用
いることも可能である。

【０１２６】その後、それぞれのＴＦＴのソース領域ま
たはドレイン領域に達するコンタクトホールを形成す
る。この時、スパッタ法によりＴｉ膜を全面に成膜した
後、レジストマスクを用いてドライエッチングによりＴ
ｉ膜と有機樹脂膜を貫くコンタクトホールを形成する。
上記ドライエッチングと同時に、レジストマスクが除去
され、アルミニウムを主成分とする膜を全面に形成し、
パターニングを行って、ソース配線６５１〜６５４と、
ドレイン配線６５５〜６５７を形成する。こうして、本
発明の実施の形態で示したコンタクト構造を実現する。

【０１２７】なお、ＣＭＯＳ回路を形成するためにドレ
イン配線６５５はｐチャネル型ＴＦＴとｎチャネル型Ｔ
ＦＴとの間で共通化されている。また、図示していない
が、本実施例ではこの配線を、Ｔｉ膜を２００ｎｍ、Ｔ
ｉを含むアルミニウム膜５００ｎｍ、を形成した２層構
造の積層膜とする。（図９（Ａ））

【０１２８】また、この後さらに水素化工程を行っても
良い。例えば、３〜１００％の水素を含む雰囲気中で、
３００〜４５０℃で１〜１２時間の熱処理を行うと良
く、あるいはプラズマ水素化法を用いても同様の効果が
得られる。

【０１２９】その後、有機樹脂からなる第２層間絶縁膜
６５９を約１μm の厚さに形成する。有機樹脂として
は、ポリイミド、アクリル、ポリアミド、ポリイミドア
ミド、ＢＣＢ（ベンゾシクロブテン）等を使用すること
ができる。有機樹脂膜を用いることの利点は、成膜方法
が簡単である点や、比誘電率が低いので、寄生容量を低
減できる点、平坦性に優れる点などが上げられる。なお
上述した以外の有機樹脂膜や有機系SiO 化合物などを用
いることもできる。ここでは、基板に塗布後、熱重合す
るタイプのポリイミドを用い、３００℃で焼成して形成
する。

【０１３０】次に、画素回路となる領域において、第２
層間絶縁膜６５９上に遮蔽膜６６０を形成する。なお、
本明細書中では光と電磁波を遮るという意味で遮蔽膜と
いう文言を用いる。遮蔽膜６６０はアルミニウム（Ａ
ｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）から選ばれた
元素でなる膜またはいずれかの元素を主成分とする膜で
１００〜３００ｎｍの厚さに形成する。本実施例では1w
t%のチタンを含有させたアルミニウム膜を１２５ｎｍの
厚さに形成する。

【０１３１】なお、第２層間絶縁膜６５９上に酸化シリ
コン膜等の絶縁膜を５〜５０ｎｍ形成しておくと、この
上に形成する遮蔽膜の密着性を高めることができる。ま
た、有機樹脂で形成した第２層間絶縁膜６５９の表面に
ＣＦ₄ ガスを用いたプラズマ処理を施すと、表面改質に
より膜上に形成する遮蔽膜の密着性を向上させることが
できる。

【０１３２】また、このチタンを含有させたアルミニウ
ム膜を用いて、遮蔽膜だけでなく他の接続配線を形成す
ることも可能である。例えば、駆動回路内で素子間をつ
なぐ接続配線を形成できる。但し、その場合は遮蔽膜ま
たは接続配線を形成する材料を成膜する前に、予め第２
層間絶縁膜にコンタクトホールを形成しておく必要があ
る。

【０１３３】次に、遮蔽膜６６０の表面に陽極酸化法ま
たはプラズマ酸化法（本実施例では陽極酸化法）により
２０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）の厚さ
の酸化物６６１を形成する。本実施例では遮蔽膜６６０
としてアルミニウムを主成分とする膜を用いたため、陽
極酸化物６６１として酸化アルミニウム膜（アルミナ
膜）が形成される。

【０１３４】次に、第３層間絶縁膜６５９、パッシベー
ション膜６５８にドレイン配線６５７に達するコンタク
トホールを形成し、画素電極６６２を形成する。なお、
画素電極６６３は隣接する別の画素の画素電極である。
画素電極６６２、６６３は、透過型液晶表示装置とする
場合には透明導電膜を用い、反射型の液晶表示装置とす
る場合には反射性を有する材料膜を用いれば良い。ここ
では透過型の液晶表示装置とするために、酸化インジウ
ム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さにスパッタ法
で形成する。

【０１３５】また、この時、画素電極６６２と遮蔽膜６
６０とが陽極酸化物６６１を介して重なり、保持容量
（キャハ゜シタンス ・ストレーシ゛ ）６６４を形成する。なお、この
場合、遮蔽膜６６０をフローティング状態（電気的に孤
立した状態）か固定電位、好ましくはコモン電位（デー
タとして送られる画像信号の中間電位）に設定しておく
ことが望ましい。

【０１３６】こうして同一基板上に、駆動回路と画素回
路とを有したアクティブマトリクス基板が完成した。な
お、図９（Ｂ）においては、駆動回路にはｐチャネル型
ＴＦＴ３０１、ｎチャネル型ＴＦＴ８０２、８０３が形
成され、画素回路にはｎチャネル型ＴＦＴでなる画素Ｔ
ＦＴ８０４が形成される。

【０１３７】ここでアクティブマトリクス基板から、ア
クティブマトリクス型液晶表示装置を作製する工程を説
明する。図９（Ｂ）の状態の基板に対し、配向膜を形成
する。本実施例では配向膜としてポリイミド膜を用い
る。また、対向基板には、透明導電膜と、配向膜４とを
形成する。なお、対向基板には必要に応じてカラーフィ
ルターや遮蔽膜を形成しても良い。

【０１３８】次に、配向膜を形成した後、ラビング処理
を施して液晶分子がある一定のプレチルト角を持って配
向するように調節する。そして、画素回路と、駆動回路
が形成されたアクティブマトリクス基板と対向基板と
を、公知のセル組み工程によってシール材やスペーサ
（共に図示せず）などを介して貼りあわせる。その後、
両基板の間に液晶を注入し、封止剤（図示せず）によっ
て完全に封止する。液晶には公知の液晶材料を用いれば
良い。このようにしてアクティブマトリクス型液晶表示
装置が完成する。

【０１３９】次に、このアクティブマトリクス型液晶表
示装置の構成を、図１０の斜視図を用いて説明する。な
お、図８は、図１〜図４の断面構造図と対応つけるた
め、共通の符号を用いている。アクティブマトリクス基
板は、石英基板６０１上に形成された、画素回路９０１
と、走査（ゲート）信号駆動回路９０２と、画像（ソー
ス）信号駆動回路９０３で構成される。画素回路の画素
ＴＦＴ８０４はｎチャネル型ＴＦＴであり、周辺に設け
られる駆動回路はＣＭＯＳ回路を基本として構成されて
いる。走査信号駆動回路９０２と、画像信号駆動回路９
０３はそれぞれゲート配線６２８とソース配線６５４で
画素回路９０１に接続されている。また、ＦＰＣ９０４
が接続された外部入出力端子９０５から駆動回路の入出
力端子までの接続配線９０６、９０７が設けられてい
る。

【０１４０】次に、図１０に示したアクティブマトリク
ス型液晶表示装置の回路構成の一例を図１１に示す。本
実施例のアクティブマトリクス型液晶表示装置は、画像
信号駆動回路１００１、走査信号駆動回路（Ａ）１００
７、走査信号駆動回路（Ｂ）１０１１、プリチャージ回
路１０１２、画素回路１００６を有している。なお、本
明細書中において、駆動回路には画像信号処理回路１０
０１および走査信号駆動回路１００７が含まれる。

【０１４１】画像信号駆動回路１００１は、シフトレジ
スタ回路１００２、レベルシフタ回路１００３、バッフ
ァ回路１００４、サンプリング回路１００５を備えてい
る。また、走査信号駆動回路（Ａ）１００７は、シフト
レジスタ回路１００８、レベルシフタ回路１００９、バ
ッファ回路１０１０を備えている。走査信号駆動回路
（Ｂ）１０１１も同様な構成である。

【０１４２】なお、本実施例の構成は、図６〜９に示し
た工程に従ってＴＦＴを作製することによって容易に実
現することができる。また、本実施例では画素回路と駆
動回路の構成のみ示しているが、本実施例の作製工程に
従えば、その他にも信号分割回路、分周波回路、Ｄ／Ａ
コンバータ回路、オペアンプ回路、γ補正回路、さらに
はマイクロプロセッサ回路などの信号処理回路（論理回
路と言っても良い）を同一基板上に形成することも可能
である。

【０１４３】このように本発明は、同一基板上に画素回
路と該画素回路を駆動するための駆動回路とを少なくと
も含む半導体装置、例えば同一基板上に信号処理回路、
駆動回路および画素回路とを具備した半導体装置を実現
しうる。

【０１４４】また、本実施例の図７（Ｂ）までの工程を
行うと、結晶格子に連続性を持つ特異な結晶構造の結晶
質シリコン膜が形成される。以下、本出願人が実験的に
調べた結晶構造の特徴について概略を説明する。なお、
この特徴は、本実施例によって完成されたＴＦＴの活性
層を形成する半導体層の特徴と一致する。

【０１４５】上記結晶質シリコン膜は、微視的に見れば
複数の針状又は棒状の結晶（以下、棒状結晶と略記す
る）が集まって並んだ結晶構造を有する。このことはＴ
ＥＭ（透過型電子顕微鏡法）による観察で容易に確認で
きる。

【０１４６】本実施例の結晶質シリコン膜は結晶粒内の
欠陥が極端に少なく、結晶粒界が実質的に存在しないと
見なせるため、単結晶シリコン膜又は実質的な単結晶シ
リコン膜と考えて良い。

【０１４７】なお、本実施例の構成は、実施例１〜４の
いずれの構成とも自由に組み合わせることが可能であ
る。

【０１４８】［実施例６］本発明は従来のＭＯＳＦＥＴ
上に層間絶縁膜を形成し、その上にＴＦＴを形成する際
に用いることも可能である。即ち、三次元構造の半導体
装置を実現することも可能である。また、基板としてＳ
ＩＭＯＸ、Ｓｍａｒｔ−Ｃｕｔ（SOITEC社の登録商
標）、ＥＬＴＲＡＮ（キャノン株式会社の登録商標）な
どのＳＯＩ基板を用いることも可能である。

【０１４９】なお、本実施例の構成は、実施例１〜５の
いずれの構成とも自由に組み合わせることが可能であ
る。

【０１５０】［実施例７］本発明はアクティブマトリク
ス型ＥＬディスプレイに適用することも可能である。そ
の例を図１２に示す。

【０１５１】図１２はアクティブマトリクス型ＥＬディ
スプレイの回路図である。８１は画素回路を表してお
り、その周辺にはＸ方向駆動回路８２、Ｙ方向駆動回路
８３が設けられている。また、画素回路８１の各画素
は、スイッチング用ＴＦＴ８４、コンデンサ８５、電流
制御用ＴＦＴ８６、有機ＥＬ素子８７を有し、スイッチ
ング用ＴＦＴ８４にＸ方向信号線８８a （または８８b
）、Ｙ方向信号線８９a （または８９b 、８９c ）が
接続される。また、電流制御用ＴＦＴ８６には、電源線
９０a 、９０b が接続される。

【０１５２】本実施例のアクティブマトリクス型ＥＬデ
ィスプレイでは、Ｘ方向駆動回路８２、Ｙ方向駆動回路
８３または電流制御用ＴＦＴ８６に用いられるＴＦＴを
図９（Ｂ）のｐチャネル型ＴＦＴ３０１、ｎチャネル型
ＴＦＴ３０２または３０３を組み合わせて形成する。ま
た、スイッチング用ＴＦＴ８４のＴＦＴを図９（Ｂ）の
ｎチャネル型ＴＦＴ８０４で形成する。

【０１５３】なお、本実施例のアクティブマトリクス型
ＥＬディスプレイに対して、実施例１〜６のいずれの構
成を組み合わせても良い。

【０１５４】［実施例８］本発明によって作製された液
晶表示装置は様々な液晶材料を用いることが可能であ
る。そのような材料として、ＴＮ液晶、ＰＤＬＣ（ポリ
マー分散型液晶）、ＦＬＣ（強誘電性液晶）、ＡＦＬＣ
（反強誘性電液晶）、またはＦＬＣとＡＦＬＣの混合物
（反強誘電性混合液晶）が挙げられる。

【０１５５】例えば、「H.Furue et al.;Charakteristi
cs and Drivng Scheme of Polymer-Stabilized Monosta
ble FLCD Exhibiting Fast Response Time and High Co
ntrast Ratio with Gray-Scale Capability,SID,199
8」、「T.Yoshida et al.;A Full-Color Thresholdless
Antiferroelectric LCD Exhibiting Wide Viewing Ang
le with Fast Response Time,841,SID97DIGEST,199
7」、「S.Inui et al.;Thresholdless antiferroelectr
icity in liquid crystals and its application to di
splays,671-673,J.Mater.Chem.6(4),1996」、または米
国特許第5,594,569 号に開示された材料を用いることが
できる。

【０１５６】特に、電場に対して透過率が連続的に変化
する電気光学応答特性を示す無しきい値反強誘電性混合
液晶（Thresholdless Antiferroelectric LCD ：ＴＬ−
ＡＦＬＣと略記する）にはＶ字型（またはＵ字型）の電
気光学応答特性を示すものがあり、その駆動電圧が約±
２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出
されている。そのため、画素回路用の電源電圧が５〜８
Ｖ程度で済む場合があり、駆動回路と画素回路を同じ電
源電圧で動作させる可能性が示唆されている。即ち、液
晶表示装置全体の低消費電力化を図ることができる。

【０１５７】また、強誘電性液晶や反強誘電性液晶はＴ
Ｎ液晶に比べて応答速度が速いという利点をもつ。本発
明で用いるようなＴＦＴは非常に動作速度の速いＴＦＴ
を実現しうるため、強誘電性液晶や反強誘電性液晶の応
答速度の速さを十分に生かした画像応答速度の速い液晶
表示装置を実現することが可能である。

【０１５８】また、一般に、無しきい値反強誘電性混合
液晶は自発分極が大きく、液晶自体の誘電率が高い。こ
のため、無しきい値反強誘電性混合液晶を液晶表示装置
に用いる場合には、画素に比較的大きな保持容量が必要
となってくる。よって、自発分極が小さな無しきい値反
強誘電性混合液晶を用いるのが好ましい。そういった意
味で実施例５の図９（Ｂ）で示した保持容量は小さい面
積で大きな容量を蓄積することができるので好ましい。

【０１５９】なお、本実施例の液晶表示装置をパーソナ
ルコンピュータ等の電子機器の表示ディスプレイとして
用いることが有効であることは言うまでもない。

【０１６０】また、本実施例の構成は、実施例１〜７の
いずれの構成とも自由に組み合わせることが可能であ
る。

【０１６１】［実施例９］本実施例では、本発明を用い
てＥＬ（エレクトロルミネセンス）表示装置を作製した
例について説明する。なお、図１３（Ａ）は本発明のＥ
Ｌ表示装置の上面図であり、図１３（Ｂ）はその断面図
である。

【０１６２】図１３（Ａ）において、４００１は基板、
４００２は画素部、４００３はソース側駆動回路、４０
０４はゲート側駆動回路であり、それぞれの駆動回路は
配線４００５を経てＦＰＣ（フレキシブルプリントサー
キット）４００６に至り、外部機器へと接続される。

【０１６３】このとき、画素部４００２、ソース側駆動
回路４００３及びゲート側駆動回路４００４を囲むよう
にして第１シール材４１０１、カバー材４１０２、充填
材４１０３及び第２シール材４１０４が設けられてい
る。

【０１６４】また、図１３（Ｂ）は図１３（Ａ）をＡ−
Ａ' で切断した断面図に相当し、基板４００１の上にソ
ース側駆動回路４００３に含まれる駆動ＴＦＴ（但し、
ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを図
示している。）４２０１及び画素部４００２に含まれる
電流制御用ＴＦＴ（ＥＬ素子への電流を制御するＴＦ
Ｔ）４２０２が形成されている。

【０１６５】本実施例では、駆動ＴＦＴ４２０１には図
９のｐチャネル型ＴＦＴまたはｎチャネル型ＴＦＴと同
じ構造のＴＦＴが用いられ、電流制御用ＴＦＴ４２０２
には図９のｐチャネル型ＴＦＴと同じ構造のＴＦＴが用
いられる。また、画素部４００２には電流制御用ＴＦＴ
４２０２のゲートに接続された保持容量（図示せず）が
設けられる。

【０１６６】駆動ＴＦＴ４２０１及び画素ＴＦＴ４２０
２の上には有機樹脂材料でなる層間絶縁膜（平坦化膜）
４３０１が形成され、その上に画素ＴＦＴ４２０２のド
レインと電気的に接続する画素電極（陽極）４３０２が
形成される。画素電極４３０２としては仕事関数の大き
い透明導電膜が用いられる。透明導電膜としては、酸化
インジウムと酸化スズとの化合物、酸化インジウムと酸
化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化イン
ジウムを用いることができる。また、前記透明導電膜に
ガリウムを添加したものを用いても良い。

【０１６７】そして、画素電極４３０２の上には絶縁膜
４３０３が形成され、絶縁膜４３０３は画素電極４３０
２の上に開口部が形成されている。この開口部におい
て、画素電極４３０２の上にはＥＬ（エレクトロルミネ
ッセンス）層４３０４が形成される。ＥＬ層４３０４は
公知の有機ＥＬ材料または無機ＥＬ材料を用いることが
できる。また、有機ＥＬ材料には低分子系（モノマー
系）材料と高分子系（ポリマー系）材料があるがどちら
を用いても良い。

【０１６８】ＥＬ層４３０４の形成方法は公知の蒸着技
術もしくは塗布法技術を用いれば良い。また、ＥＬ層の
構造は正孔注入層、正孔輸送層、発光層、電子輸送層ま
たは電子注入層を自由に組み合わせて積層構造または単
層構造とすれば良い。

【０１６９】ＥＬ層４３０４の上には遮光性を有する導
電膜（代表的にはアルミニウム、銅もしくは銀を主成分
とする導電膜またはそれらと他の導電膜との積層膜）か
らなる陰極４３０５が形成される。また、陰極４３０５
とＥＬ層４３０４の界面に存在する水分や酸素は極力排
除しておくことが望ましい。従って、真空中で両者を連
続成膜するか、ＥＬ層４３０４を窒素または希ガス雰囲
気で形成し、酸素や水分に触れさせないまま陰極４３０
５を形成するといった工夫が必要である。本実施例では
マルチチャンバー方式（クラスターツール方式）の成膜
装置を用いることで上述のような成膜を可能とする。

【０１７０】そして陰極４３０５は４３０６で示される
領域において配線４００５に電気的に接続される。配線
４００５は陰極４３０５に所定の電圧を与えるための配
線であり、異方導電性フィルム４３０７を介してＦＰＣ
４００６に電気的に接続される。

【０１７１】以上のようにして、画素電極（陽極）４３
０２、ＥＬ層４３０４及び陰極４３０５からなるＥＬ素
子が形成される。このＥＬ素子は、第１シール材４１０
１及び第１シール材４１０１によって基板４００１に貼
り合わされたカバー材４１０２で囲まれ、充填材４１０
３により封入されている。

【０１７２】カバー材４１０２としては、ガラス材、金
属材（代表的にはステンレス材）、セラミックス材、プ
ラスチック材（プラスチックフィルムも含む）を用いる
ことができる。プラスチック材としては、ＦＲＰ（Ｆｉ
ｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔ
ｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィル
ム、マイラーフィルム、ポリエステルフィルムまたはア
クリル樹脂フィルムを用いることができる。また、アル
ミニウムホイルをＰＶＦフィルムやマイラーフィルムで
挟んだ構造のシートを用いることもできる。

【０１７３】但し、ＥＬ素子からの光の放射方向がカバ
ー材側に向かう場合にはカバー材は透明でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリ
エステルフィルムまたはアクリルフィルムのような透明
物質を用いる。

【０１７４】また、充填材４１０３としては紫外線硬化
樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポ
リビニルクロライド）、アクリル、ポリイミド、エポキ
シ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラ
ル）またはＥＶＡ（エチレンビニルアセテート）を用い
ることができる。この充填材４１０３の内部に吸湿性物
質（好ましくは酸化バリウム）もしくは酸素を吸着しう
る物質を設けておくとＥＬ素子の劣化を抑制できる。

【０１７５】また、充填材４１０３の中にスペーサを含
有させてもよい。このとき、スペーサを酸化バリウムで
形成すればスペーサ自体に吸湿性をもたせることが可能
である。また、スペーサを設けた場合、スペーサからの
圧力を緩和するバッファ層として陰極４３０５上に樹脂
膜を設けることも有効である。

【０１７６】また、配線４００５は異方導電性フィルム
４３０７を介してＦＰＣ４００６に電気的に接続され
る。配線４００５は画素部４００２、ソース側駆動回路
４００３及びゲート側駆動回路４００４に送られる信号
をＦＰＣ４００６に伝え、ＦＰＣ４００６により外部機
器と電気的に接続される。

【０１７７】また、本実施例では第１シール材４１０１
の露呈部及びＦＰＣ４００６の一部を覆うように第２シ
ール材４１０４を設け、ＥＬ素子を徹底的に外気から遮
断する構造となっている。こうして図１３（Ｂ）の断面
構造を有するＥＬ表示装置となる。

【０１７８】なお、本実施例のＥＬ表示装置は実施例１
〜７のいずれの構成を組み合わせて作製しても構わな
い。

【０１７９】〔実施例１０〕ここで画素部のさらに詳細
な断面構造を図１４に、上面構造を図１５（Ａ）に、回
路図を図１５（Ｂ）に示す。図１４、図１５（Ａ）及び
図１５（Ｂ）では共通の符号を用いるので互いに参照す
れば良い。

【０１８０】図１４において、基板４４０１上に設けら
れたスイッチング用ＴＦＴ４４０２は図９のｎチャネル
型ＴＦＴを用いて形成される。従って、構造の説明はｎ
チャネル型ＴＦＴの説明を参照すれば良い。また、４４
０３で示される配線は、スイッチング用ＴＦＴ４４０２
のゲート電極４４０４a 、４４０４b を電気的に接続す
るゲート配線である。

【０１８１】なお、本実施例ではチャネル形成領域が二
つ形成されるダブルゲート構造としているが、チャネル
形成領域が一つ形成されるシングルゲート構造もしくは
三つ形成されるトリプルゲート構造であっても良い。

【０１８２】また、スイッチング用ＴＦＴ４４０２のド
レイン配線４４０５は電流制御用ＴＦＴ４４０６のゲー
ト電極４４０７に電気的に接続されている。なお、電流
制御用ＴＦＴ４４０６は図９のｐチャネル型ＴＦＴを用
いて形成される。従って、構造の説明はｐチャネル型Ｔ
ＦＴの説明を参照すれば良い。なお、本実施例ではシン
グルゲート構造としているが、ダブルゲート構造もしく
はトリプルゲート構造であっても良い。

【０１８３】スイッチング用ＴＦＴ４４０２及び電流制
御用ＴＦＴ４４０６の上には第１パッシベーション膜４
４０８が設けられ、その上に樹脂からなる平坦化膜４４
０９が形成される。平坦化膜４４０９を用いてＴＦＴに
よる段差を平坦化することは非常に重要である。後に形
成されるＥＬ層は非常に薄いため、段差が存在すること
によって発光不良を起こす場合がある。従って、ＥＬ層
をできるだけ平坦面に形成しうるように画素電極を形成
する前に平坦化しておくことが望ましい。

【０１８４】また、４４１０は透明導電膜からなる画素
電極（ＥＬ素子の陽極）であり、電流制御用ＴＦＴ４４
０６のドレイン配線４４１７に電気的に接続される。透
明導電膜としては、酸化インジウムと酸化スズとの化合
物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、
酸化スズまたは酸化インジウムを用いることができる。
また、前記透明導電膜にガリウムを添加したものを用い
ても良い。

【０１８５】画素電極４４１０の上にはＥＬ層４４１１
が形成される。なお、図１４では一画素しか図示してい
ないが、本実施例ではＲ（赤）、Ｇ（緑）、Ｂ（青）の
各色に対応したＥＬ層を作り分けている。また、本実施
例では蒸着法により低分子系有機ＥＬ材料を形成してい
る。具体的には、正孔注入層として２０ｎｍ厚の銅フタ
ロシアニン（ＣｕＰｃ）膜を設け、その上に発光層とし
て７０ｎｍ厚のトリス−８−キノリノラトアルミニウム
錯体（Ａｌｑ3 ）膜を設けた積層構造としている。Ａｌ
ｑ3 にキナクリドン、ペリレンもしくはＤＣＭ１といっ
た蛍光色素を添加することで発光色を制御することがで
きる。

【０１８６】但し、以上の例はＥＬ層として用いること
のできる有機ＥＬ材料の一例であって、これに限定する
必要はまったくない。発光層、電荷輸送層または電荷注
入層を自由に組み合わせてＥＬ層（発光及びそのための
キャリアの移動を行わせるための層）を形成すれば良
い。例えば、本実施例では低分子系有機ＥＬ材料をＥＬ
層として用いる例を示したが、高分子系有機ＥＬ材料を
用いても良い。また、電荷輸送層や電荷注入層として炭
化珪素等の無機材料を用いることも可能である。これら
の有機ＥＬ材料や無機材料は公知の材料を用いることが
できる。

【０１８７】次に、ＥＬ層４４１１の上には導電膜から
なる陰極４４１２が設けられる。本実施例の場合、導電
膜としてアルミニウムとリチウムとの合金膜を用いる。
勿論、公知のＭｇＡｇ膜（マグネシウムと銀との合金
膜）を用いても良い。陰極材料としては、周期表の１族
もしくは２族に属する元素からなる導電膜もしくはそれ
らの元素を添加した導電膜を用いれば良い。

【０１８８】この陰極４４１２まで形成された時点でＥ
Ｌ素子４４１３が完成する。なお、ここでいうＥＬ素子
４４１３は、画素電極（陽極）４４１０、ＥＬ層４４１
１及び陰極４４１２で形成されたコンデンサを指す。

【０１８９】次に、本実施例における画素の上面構造を
図１５（Ａ）を用いて説明する。スイッチング用ＴＦＴ
４４０２のソース領域はソース配線４４１５に接続さ
れ、ドレインはドレイン配線４４０５に接続される。ま
た、ドレイン配線４４０５は電流制御用ＴＦＴ４４０６
のゲート電極４４０７に電気的に接続される。また、電
流制御用ＴＦＴ４４０６のソース領域は電流供給線４４
１６に電気的に接続され、ドレインはドレイン配線４４
１７に電気的に接続される。また、ドレイン配線４４１
７は点線で示される画素電極（陽極）４４１８に電気的
に接続される。

【０１９０】このとき、４４１９で示される領域には保
持容量が形成される。保持容量４４１９は、電流供給線
４４１６と電気的に接続された半導体膜４４２０、ゲー
ト絶縁膜と同一層の絶縁膜（図示せず）及びゲート電極
４４０７との間で形成される。また、ゲート電極４４０
７、第１層間絶縁膜と同一の層（図示せず）及び電流供
給線４４１６で形成される容量も保持容量として用いる
ことが可能である。

【０１９１】〔実施例１１〕本実施例では、実施例１０
とは異なる画素構造を有したＥＬ表示装置について説明
する。説明には図１６を用いる。なお、図１４と同一の
符号が付してある部分については実施例１０の説明を参
照すれば良い。

【０１９２】図１６では電流制御用ＴＦＴ４５０１とし
て図９のｎチャネル型ＴＦＴと同一構造のＴＦＴを用い
る。勿論、電流制御用ＴＦＴ４５０１のゲート電極４５
０２はスイッチング用ＴＦＴ４４０２のドレイン配線４
４０５に電気的に接続されている。また、電流制御用Ｔ
ＦＴ４５０１のドレイン配線４５０３は画素電極４５０
４に電気的に接続されている。

【０１９３】本実施例では、導電膜からなる画素電極４
５０４がＥＬ素子の陰極として機能する。具体的には、
アルミニウムとリチウムとの合金膜を用いるが、周期表
の１族もしくは２族に属する元素からなる導電膜もしく
はそれらの元素を添加した導電膜を用いれば良い。

【０１９４】画素電極４５０４の上にはＥＬ層４５０５
が形成される。なお、図１６では一画素しか図示してい
ないが、本実施例ではＧ（緑）に対応したＥＬ層を蒸着
法及び塗布法（好ましくはスピンコーティング法）によ
り形成している。具体的には、電子注入層として２０ｎ
ｍ厚のフッ化リチウム（ＬｉＦ）膜を設け、その上に発
光層として７０ｎｍ厚のＰＰＶ（ポリパラフェニレンビ
ニレン）膜を設けた積層構造としている。

【０１９５】次に、ＥＬ層４５０５の上には透明導電膜
からなる陽極４５０６が設けられる。本実施例の場合、
透明導電膜として酸化インジウムと酸化スズとの化合物
もしくは酸化インジウムと酸化亜鉛との化合物からなる
導電膜を用いる。

【０１９６】この陽極４５０６まで形成された時点でＥ
Ｌ素子４５０７が完成する。なお、ここでいうＥＬ素子
４５０７は、画素電極（陰極）４５０４、ＥＬ層４５０
５及び陽極４５０６で形成されたコンデンサを指す。

【０１９７】ＥＬ素子に加える電圧が１０Ｖ以上といっ
た高電圧の場合には、電流制御用ＴＦＴ４５０１におい
てホットキャリア効果による劣化が顕在化してくる。こ
のような場合に、電流制御用ＴＦＴ４５０１として本発
明の構造のｎチャネル型ＴＦＴを用いることは有効であ
る。することで図１５（Ａ）、（Ｂ）に示した保持容量
４４１８と同等の機能を持たせることも可能である。特
に、ＥＬ表示装置をデジタル駆動方式で動作させる場合
においては、保持容量のキャパシタンスがアナログ駆動
方式で動作させる場合よりも小さくて済むため、ゲート
容量で保持容量を代用しうる。

【０１９８】なお、ＥＬ素子に加える電圧が１０Ｖ以
下、好ましくは５Ｖ以下となった場合、上記ホットキャ
リア効果による劣化はさほど問題とならなくなるため、
図１６においてＬＤＤ領域４５０９を省略した構造のｎ
チャネル型ＴＦＴを用いても良い。

【０１９９】［実施例１２］本実施例では、実施例１０
もしくは実施例１１に示したＥＬ表示装置の画素部に用
いることができる画素構造の例を図１７（Ａ）〜（Ｃ）
に示す。なお、本実施例において、４６０１はスイッチ
ング用ＴＦＴ４６０２のソース配線、４６０３はスイッ
チング用ＴＦＴ４６０２のゲート配線、４６０４は電流
制御用ＴＦＴ、４６０５はコンデンサ、４６０６、４６
０８は電流供給線、４６０７はＥＬ素子とする。

【０２００】図１７（Ａ）は、二つの画素間で電流供給
線４６０６を共通とした場合の例である。即ち、二つの
画素が電流供給線４６０６を中心に線対称となるように
形成されている点に特徴がある。この場合、電源供給線
の本数を減らすことができるため、画素部をさらに高精
細化することができる。

【０２０１】また、図１７（Ｂ）は、電流供給線４６０
８をゲート配線４６０３と平行に設けた場合の例であ
る。なお、図１７（Ｂ）では電流供給線４６０８とゲー
ト配線４６０３とが重ならないように設けた構造となっ
ているが、両者が異なる層に形成される配線であれば、
絶縁膜を介して重なるように設けることもできる。この
場合、電源供給線４６０８とゲート配線４６０３とで専
有面積を共有させることができるため、画素部をさらに
高精細化することができる。

【０２０２】また、図１７（Ｃ）は、図１７（Ｂ）の構
造と同様に電流供給線４６０８をゲート配線４６０３と
平行に設け、さらに、二つの画素を電流供給線４６０８
を中心に線対称となるように形成する点に特徴がある。
また、電流供給線４６０８をゲート配線４６０３のいず
れか一方と重なるように設けることも有効である。この
場合、電源供給線の本数を減らすことができるため、画
素部をさらに高精細化することができる。

【０２０３】〔実施例１３〕実施例９乃至１２のいずれ
か一のＥＬ表示装置は一つの画素内にいくつのＴＦＴを
設けた構造としても良い。例えば、三つ乃至六つまたは
それ以上のＴＦＴを設けても構わない。本発明はＥＬ表
示装置の画素構造に限定されずに実施することが可能で
ある。

【０２０４】［実施例１４］本願発明を実施して形成さ
れたＣＭＯＳ回路や画素部は様々な電気光学装置（アク
ティブマトリクス型液晶ディスプレイ、アクティブマト
リクス型ＥＬディスプレイ、アクティブマトリクス型Ｅ
Ｃディスプレイ）に用いることができる。即ち、それら
電気光学装置を表示部に組み込んだ電子機器全てに本願
発明を実施できる。

【０２０５】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、カーナビゲーション、カーステレオ、
パーソナルコンピュータ、携帯情報端末（モバイルコン
ピュータ、携帯電話または電子書籍等）などが挙げられ
る。それらの一例を図１８、図１９及び図２０に示す。

【０２０６】図１８（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。本発明を画像入力
部２００２、表示部２００３やその他の駆動回路に適用
することができる。

【０２０７】図１８（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明を表示部２１０２やその他の駆動回
路に適用することができる。

【０２０８】図１８（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５等を含む。本発明は表示部２２０５やその
他の駆動回路に適用できる。

【０２０９】図１８（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３等を含む。本発明は表示部２３０２やその他の駆動回
路に適用することができる。

【０２１０】図１８（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部２４０２やその
他の駆動回路に適用することができる。

【０２１１】図１８（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。本願
発明を表示部２５０２やその他の駆動回路に適用するこ
とができる。

【０２１２】図１９（Ａ）はフロント型プロジェクター
であり、投射装置２６０１、スクリーン２６０２等を含
む。本発明は投射装置２６０１の一部を構成する液晶表
示装置２８０８やその他の駆動回路に適用することがで
きる。

【０２１３】図１９（Ｂ）はリア型プロジェクターであ
り、本体２７０１、投射装置２７０２、ミラー２７０
３、スクリーン２７０４等を含む。本発明は投射装置２
７０２の一部を構成する液晶表示装置２８０８やその他
の駆動回路に適用することができる。

【０２１４】なお、図１９（Ｃ）は、図１９（Ａ）及び
図１９（Ｂ）中における投射装置２６０１、２７０２の
構造の一例を示した図である。投射装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０
９、投射光学系２８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図１９（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。

【０２１５】また、図１９（Ｄ）は、図１９（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施例では、光源光学系２８０１は、リフレクタ
ー２８１１、光源２８１２、レンズアレイ２８１３、２
８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図１９（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。

【０２１６】ただし、図１９に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置及びＥＬ表示装置での適用
例は図示していない。

【０２１７】図２０（Ａ）は携帯電話であり、本体２９
０１、音声出力部２９０２、音声入力部２９０３、表示
部２９０４、操作スイッチ２９０５、アンテナ２９０６
等を含む。本願発明を音声出力部２９０２、音声入力部
２９０３、表示部２９０４やその他の駆動回路に適用す
ることができる。

【０２１８】図２０（Ｂ）は携帯書籍（電子書籍）であ
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。本発明は表示部３００２、３００３やその他
の信号回路に適用することができる。

【０２１９】図２０（Ｃ）はディスプレイであり、本体
３１０１、支持台３１０２、表示部３１０３等を含む。
本発明は表示部３１０３に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。

【０２２０】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例１〜１３のど
のような組み合わせからなる構成を用いても実現するこ
とができる。

【０２２１】

【発明の効果】このように、層間絶縁膜に有機材料を用
い、第１の金属膜をドライエッチング工程のマスクとし
て用いることによって、従来よりも微小なコンタクトホ
ール（直径が、３μｍ以下、好ましくは、２μｍ〜０．
１μｍを有する）を形成することが実現できる。

【０２２２】また、本発明においては、第１層間絶縁膜
が有機材料で形成されているので、無機材料を使用した
場合と比較して十分に平坦化することができる。さら
に、第２、第３層間絶縁膜を有機材料で形成すると、十
分に平坦化された領域に画素電極を形成することができ
るため、確実なラビング処理を行うことができ、液晶配
向の乱れを抑えることができる。

【０２２３】また、第２の金属層と比較して低抵抗な金
属材料を第１の金属膜として用いることによって、配線
を低抵抗化することができる。加えて、半導体層（例え
ばシリコン）と良好なコンタクト界面を形成することが
可能な金属材料を第２の金属膜として用いることによっ
て、コンタクト不良を低減することができる。

【０２２４】また、有機材料とシリコンを主成分とする
半導体層との選択比が十分とれるため、微小なコンタク
トホールを形成することができ、表示素子のサイズを小
さくすることができる。その結果、開口率を大きくする
ことが実現できる。

【図面の簡単な説明】

【図１】 本発明の構造の一例を示す図（実施例
１）。

【図２】 本発明の作製工程の１例を示す図（実施例
２）。

【図３】 本発明の作製工程の１例を示す図（実施例
２）。

【図４】 本発明の構造の一例を示す図（実施例
３）。

【図５】 本発明の構造の一例を示す図（実施例
４）。

【図６】 本発明の作製工程の一例を示す図（実施例
５）。

【図７】 本発明の作製工程の一例を示す図（実施例
５）。

【図８】 本発明の作製工程の一例を示す図（実施例
５）。

【図９】 本発明の作製工程の一例を示す図（実施例
５）。

【図１０】 本発明の構造の一例を示す図（実施例
５）。

【図１１】 本発明の構造の一例を示す図（実施例
５）。

【図１２】 本発明の構造の一例を示す図（実施例
７）。

【図１３】 アクティブマトリクス型ＥＬ表示装置の
断面図および上面図を示す図（実施例９）。

【図１４】 アクティブマトリクス型ＥＬ表示装置の
断面図を示す図（実施例１０）。

【図１５】 アクティブマトリクス型ＥＬ表示装置の
上面図を示す図（実施例１０）。

【図１６】 アクティブマトリクス型ＥＬ表示装置の
断面図を示す図（実施例１１）。

【図１７】 アクティブマトリクス型ＥＬ表示装置の
構造を示す図（実施例１２）。

【図１８】 電子機器の一例を示す図（実施例１４）

【図１９】 電子機器の一例を示す図（実施例１４）

【図２０】 電子機器の一例を示す図（実施例１４）

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 21/90 Ｓ 29/78 ６１２Ｃ ６１６Ｕ ６１６Ｋ (72)発明者 藤本 悦子 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (11)

【特許請求の範囲】
1. 【請求項１】導電性を有する材料層上に有機材料からな
   る層間絶縁膜と、前記層間絶縁膜上に第１の金属層と、
   前記第１の金属層上に第２の金属層とを有し、前記層間
   絶縁膜に設けられたコンタクトホールの底部で前記導電
   性を有する材料層と前記第２の金属層が接続されている
   ことを特徴とする半導体装置。
2. 【請求項２】薄膜トランジスタ上に有機材料からなる層
   間絶縁膜と、前記層間絶縁膜上に第１の金属層と、前記
   第１の金属層上に第２の金属層と、前記層間絶縁膜に設
   けられたコンタクトホールの底部で前記薄膜トランジス
   タのソース領域またはドレイン領域と前記第２の金属層
   が接続されていることを特徴とする半導体装置。
3. 【請求項３】請求項１または請求項２において、前記第
   １の金属層はアルミニウムまたはアルミニウムを主成分
   とする材料からなることを特徴とする半導体装置。
4. 【請求項４】請求項１乃至３のいずれか一において、前
   記第２の金属層はチタンまたはチタンを主成分とする材
   料からなることを特徴とする半導体装置。
5. 【請求項５】請求項１乃至４のいずれか一において、前
   記層間絶縁膜はポリイミド、ポリイミドアミド、ポリア
   ミド、アクリル、またはＢＣＢ（ベンゾシクロブテン）
   を主成分とする有機系の樹脂材料からなることを特徴と
   する半導体装置。
6. 【請求項６】請求項１乃至５のいずれか一に記載された
   半導体装置とは、アクティブマトリクス型液晶表示装
   置、アクティブマトリクス型ＥＬ表示装置またはアクテ
   ィブマトリクス型ＥＣ表示装置であることを特徴とする
   半導体装置。
7. 【請求項７】請求項１乃至６のいずれか一に記載された
   半導体装置とは、ビデオカメラ、デジタルカメラ、プロ
   ジェクター、ゴーグル型ディスプレイ、カーナビゲーシ
   ョン、パーソナルコンピュータ、携帯情報端末であるこ
   とを特徴とする半導体装置。
8. 【請求項８】絶縁表面上に薄膜トランジスタを形成する
   工程と、前記薄膜トランジスタを覆って有機材料からな
   る層間絶縁膜を成膜する工程と、前記層間絶縁膜を覆っ
   て第１の金属膜を成膜する工程と、前記第１の金属膜を
   パターニングし、第１の金属層を形成する工程と、前記
   第１の金属層をマスクとして、前記層間絶縁膜をエッチ
   ングし、コンタクトホールを形成する工程と、前記第１
   の金属層および前記コンタクトホールを覆って第２の金
   属膜を成膜する工程と、前記第１の金属層および前記第
   ２の金属膜をパターニングし、積層構造を一部有する配
   線を形成する工程とを有することを特徴とする半導体装
   置の作製方法。
9. 【請求項９】絶縁表面上に導電性を有する第１の材料層
   を形成する工程と、前記第１の材料層を覆って有機材料
   からなる層間絶縁膜を成膜する工程と、前記層間絶縁膜
   を覆って第１の金属膜を成膜する工程と、前記第１の金
   属膜をパターニングし、第１の金属層を形成する工程
   と、前記第１の金属層をマスクとして、前記層間絶縁膜
   をエッチングし、コンタクトホールを形成する工程と、
   前記第１の金属層および前記コンタクトホールを覆って
   第２の金属膜を成膜する工程と、前記第２の金属膜を覆
   って、無機絶縁膜を成膜する工程と、前記第１の金属層
   と前記第２の金属膜と前記無機絶縁膜とをパターニング
   し、上面に無機絶縁層を有する配線を形成する工程と、
   前記配線上に接して導電性を有する第２の材料層を形成
   し、前記無機絶縁層を誘電体として、前記配線と前記第
   ２の材料層とで容量を形成する工程と、を有することを
   特徴とする半導体装置の作製方法。
10. 【請求項１０】請求項９において、前記無機絶縁膜は、
    ＣＶＤ法で成膜することを特徴とする半導体装置の作製
    方法。
11. 【請求項１１】請求項８乃至１０のいずれか一におい
    て、前記第１の金属膜および前記第２の金属膜は、スパ
    ッタリング法で成膜することを特徴とする半導体装置の
    作製方法。