JP2000349124A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置Info
- Publication number
- JP2000349124A JP2000349124A JP16191899A JP16191899A JP2000349124A JP 2000349124 A JP2000349124 A JP 2000349124A JP 16191899 A JP16191899 A JP 16191899A JP 16191899 A JP16191899 A JP 16191899A JP 2000349124 A JP2000349124 A JP 2000349124A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- semiconductor device
- electrode
- forming
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
導体装置の製造方法および半導体装置を提供することを
目的とする。 【解決手段】 半導体素子の外部接続用の電極2が形成
された電極形成面上を樹脂で封止した半導体装置を製造
する過程の、樹脂層3にレーザ照射により電極2の位置
に対応して樹脂層3を貫通する貫通孔3aを形成する工
程において、電極2表面上の未除去樹脂膜3bをプラズ
マ処理により除去する。そして貫通孔3a内にクリーム
半田5を充填した後半田ボール6を搭載しリフローによ
り電極2と導通する導電部7を形成する。これにより、
工程の早期段階で樹脂層が形成され信頼性に優れた半導
体装置を低コストで製造することが出来る。
Description
接続用の電極上に導電部を形成して成る半導体装置の製
造方法および半導体装置に関するものである。
装置は、従来はウェハ状態で回路パターン形成が行われ
個片に分割された後の半導体素子の外部接続用電極に、
リードフレームのピンや金属バンプなどを接続し、この
接続部分を含む半導体素子全体を樹脂モールドで封止し
て半導体装置とするパッケージング工程を経て製造され
ている。
にゴミや異物による汚染を極力排除する必要があり、そ
の製造工程においては取り扱いに細心の注意が求められ
る。このため、表面が保護されていない半導体素子を用
いるパッケージング工程は雰囲気中の微細異物を排除し
たクリーンルーム内で作業が行われ、また、搬送時のダ
メージを防ぐため特殊なキャリアに保持された状態で取
り扱われる。
ーム設備や、専用の特殊キャリアなどを準備するために
は多額の設備費用が必要とされ、このことが半導体製造
コストの低減を妨げる大きな要因となっており、前述の
ウェハ状態でのパッケージングにおいても製造工程にお
ける異物付着による汚染からの半導体ウェハの保護を低
コストで行うことが課題となっていた。
することができる半導体装置の製造方法および半導体装
置を提供することを目的とする。
置の製造方法は、半導体素子の少なくとも外部接続用の
電極が形成された電極形成面上を樹脂で封止した半導体
装置を製造する半導体装置の製造方法であって、前記電
極形成面上に樹脂層を形成する樹脂層形成工程と、この
樹脂層に前記電極位置に対応して前記樹脂層を貫通する
貫通孔を形成する貫通孔形成工程と、この貫通孔内に前
記電極と導通する導電部を形成する導電部形成工程とを
含み、前記貫通孔形成工程においてレーザ照射により前
記樹脂層を除去する際に前記電極表面上に未除去樹脂膜
を残し、次いでこの未除去樹脂膜をプラズマ処理により
除去する。
請求項1記載の半導体装置の製造方法であって、前記樹
脂層が半導体素子の少なくとも外部接続用電極形成面を
封止する封止機能を有する。
の少なくとも外部接続用の電極が形成された電極形成面
上を樹脂で封止した半導体装置であって、前記電極形成
面上に樹脂層を形成する樹脂層形成工程と、この樹脂層
に前記電極位置に対応して前記樹脂層を貫通する貫通孔
を形成する貫通孔形成工程と、この貫通孔内に前記電極
と導通する導電部を形成する導電部形成工程とを含み、
前記貫通孔形成工程においてレーザ照射により前記樹脂
層を除去する際に前記電極表面上に未除去樹脂膜を残
し、次いでこの未除去樹脂膜をプラズマ処理により除去
する半導体装置の製造方法によって製造された。
載の半導体装置であって、前記樹脂層が半導体素子の少
なくとも外部接続用電極形成面を封止する封止機能を有
する。
初期段階で半導体基板の電極形成面上に封止用の樹脂層
を形成することにより、半導体基板を製造工程での異物
付着による汚染から保護することができる。このためク
リーンルーム等の設備を不要にすることが可能となり、
その分のコスト削減が可能となる。
参照して説明する。図1は本発明の一実施の形態の半導
体装置の製造方法の工程説明図、図2は同樹脂膜の断面
図、図3、図4、図5、図6、図7は同半導体装置の製
造方法の工程説明図、図8は同半導体装置の断面図、図
9、図10は同半導体装置の実装状態を示す断面図であ
る。
法について説明する。
た半導体ウェハである。半導体ウェハ1の上面には、外
部接続用の電極2が形成されている。次に、図1(b)
に示すように、半導体ウェハ1の上面の電極形成面上に
は、樹脂層3が形成される。この樹脂層3は、半導体ウ
ェハ1の表面を保護するのみならず、半導体ウェハ1か
ら半導体素子が切り出された後においてもそのまま封止
用の樹脂として機能する。さらには、大型化、薄型化の
傾向にある半導体ウェハを補強して、半導体製造工程に
おける半導体ウェハのハンドリング性高めるといった補
強手段としても機能する。
は半導体素子を保護するための封止機能を有するものが
選ばれる。すなわち、耐湿性、耐マイグレーション性、
外力に対する十分な強度、電気絶縁性等、封止材として
満足できる性能を有するものでなければならない。この
ような樹脂は、既に半導体装置の製造に用いられている
ものでよい。また、半導体装置を基板に実装した後の信
頼性を高めるために、上述した樹脂にSiO2等のフィ
ラーを混合したものを使用してもよい。この実装後の信
頼性については後述する。
的な例を説明する。樹脂層形成の方法として本実施の形
態では、図2に示すようにエポキシ樹脂やポリイミド樹
脂などの樹脂材料を200μm程度の厚さのシート状に
加工した樹脂膜3の片面に接着剤4をコートしたものを
使用し、この樹脂膜3を接着剤4によって半導体素子1
上面に貼付する方法が用いられる。具体的には、図3
(a)に示すように樹脂膜3の接着剤4がコートされた
面をテーブル40上に置かれた半導体ウェハ1の上面に
ローラ41等の貼付手段を用いて貼りつけ、次に図3
(b)に示す熱圧着ツール42等の熱圧着手段により加
圧しながら接着剤4を熱硬化させる。これにより、半導
体ウェハ1の表面に貼りつけられた樹脂膜3が樹脂層と
なる。
脂膜を用いる替わりに液状の樹脂を前記電極形成面上に
均一に塗布する方法や、半導体ウェハ1の電極形成面に
電着により樹脂を付着させる方法を用いてもよい。いず
れの方法においても、充分な厚さを有する樹脂層を簡便
な方法により低コストで形成することが出来る。ただ
し、樹脂層を均一な厚さで形成するという点では、シー
ト状の樹脂膜を接着剤を用いて貼りつける方法が好まし
い。
通孔形成が行われる。この貫通孔形成にはレーザ加工と
プラズマ処理が用いられ、電極2の位置に対応して樹脂
層3を貫通する貫通孔を形成する。図1(c)に示すよ
うに、樹脂層3には開口部が底部よりも広いテーパ形状
で電極2の表面に到達する貫通孔3aが形成される。
において、樹脂層3にはレーザ加工により電極2の位置
に対応して凹部3a’が形成される。このとき、厚さt
が10μm程度の未除去樹脂膜3bを凹部3a’底面の
電極2表面に残留させた状態でレーザ光の照射を停止す
る。そしてこの後、凹部3a’の底に残留した未除去樹
脂膜3bを除去するためのプラズマ処理が行われる。
はプラズマ処理装置8の処理室9内に収容され、電極1
2上に載置される。処理室9内を真空排気部10によっ
て排気し、次いでガス供給部11によって酸素ガスを含
むプラズマ発生用ガスを処理室9内に供給する。この状
態で高周波電源13を駆動して電極12に高周波電圧を
印加することにより処理室9内にはプラズマが発生し、
半導体ウェハ1の上面のプラズマ処理が行われ、樹脂層
3の表面3cおよび凹部3a’内部のプラズマのエッチ
ング作用が及んだ部分は樹脂が除去される。このとき、
電極2表面に残留していた未除去樹脂膜3bが完全に除
去されるように、プラズマ処理条件、処理時間が設定さ
れる。これにより、樹脂層3の各電極2に対応した位置
には、樹脂残さのない良好な貫通孔3a(図1(c)参
照)が形成される。
し、レーザ加工とプラズマ処理とを組み合わせることに
より、レーザ加工とプラズマ処理の長所を生かして効率
的で品質の優れた加工を行うことが出来る。すなわち、
粗加工にレーザ加工を採用することにより高い位置精度
で樹脂除去効率のよい加工が行えるとともに、電極2表
面に未除去樹脂膜3bを残留させることにより、レーザ
加工時の熱が電極2を介して半導体素子に伝達されるこ
とによる半導体素子の熱ダメージを防止することができ
る。そして未除去樹脂膜3bの除去を目的とした仕上げ
加工にプラズマ処理を用いることにより、半導体素子へ
の熱ダメージを生じることなくレーザ加工後の電極2表
面の未除去樹脂膜3bとともに、凹部3a’内にレーザ
加工によって生じた樹脂残さを良好に除去することが出
来る。
明する。導電部を形成する工法としては、電極2の表面
に金属をメッキして成長させる方法や、ペースト状の導
電材を用いる方法、あるいは両者を組み合わせた方法が
適用できる。以下本明細書では、ペースト状の導電材を
貫通孔3aの内部に充填し、この導電材を加熱すること
により、導電部を形成する方法を例に説明を行う。ペー
スト状の導電材としては、クリーム半田等の金属ペース
トや熱硬化性の導電性樹脂が用いられる。金属ペースト
の場合には、加熱によって金属成分を溶融させて半導体
素子の電極と接合して導電部となり、導電性樹脂の場合
は貫通孔内で熱硬化することによって電極と電気的に導
通した導電部となる。次に図面を用いて導電部形成工程
を具体的に説明する。
成する工程を示している。金属ペーストは導電性の金属
粒子と液状の有機溶剤とを混合してペースト状としたも
のであり、その代表的なものとしてクリーム半田が知ら
れている。まずはじめに、図5(a)に示すように金属
ペーストであるクリーム半田5が充填される。クリーム
半田5はスキージ等のへら状のものを用いて充填され
る。次いで、貫通孔3aに充填されたクリーム半田5上
には、図5(b)に示すように導電性ボールとしての半
田ボール6が搭載される。この半田ボール6はクリーム
半田5と同じ半田で形成されている。この後半導体素子
1はリフロー工程に送られここで加熱される。これによ
り、半田ボール6およびクリーム半田5中の半田粒子が
が溶融し、電極2上面と半田接合される。これにより、
図5(c)に示すように、貫通孔3aには電極2と導通
する導電部7が形成される(図1(d)も参照)。この
導電部7は、樹脂層3の上面よりも上方に突出する突出
部7aを一体的に備えたものとなっている。
図6を参照しながら説明する。図6(a)に示すよう
に、貫通孔3aが設けられた樹脂層3の上面にスクリー
ンマスク20を装着し、貫通孔3aの位置に対応して設
けられたパターン孔20aを介して、貫通孔3a内とパ
ターン孔20a内にクリーム半田5を充填する。これに
より、図6(b)に示すように貫通孔3a内部のみなら
ず樹脂層3の上面にもクリーム半田5が供給される。そ
してこの後加熱によりクリーム半田5中の半田粒子を溶
融させるが、各貫通孔3aの位置には充分な量のクリー
ム半田5が供給されているので、溶融した半田は貫通孔
3aの上側に突出した状態で固化し、図6(c)に示す
ように各貫通孔3aの位置には、電極2と導通し樹脂層
3の上面よりも上方に突出する突出部7aを一体的に備
えた導電部7が形成される。
示している。この方法は、図5の半田ボール搭載を省略
したものである。すなわち、貫通孔3a内にクリーム半
田5を充填し(図7(a))、加熱して半田粒子を溶融
させて導電部50を形成する(図7(b))。この導電
部50は突出部を持たないので半導体素子をフェイスア
ップ状態(電極形成面を上に向けた状態)で基板に実装
する場合や、基板側の電極に凸部が形成されているよう
な場合に有効である。なお本実施の形態では、金属ペー
ストに替えて導電性樹脂を使用してもよい。導電性樹脂
は熱硬化性の樹脂に銀等の金属粉を混ぜ合わせたもので
あり、貫通孔3a内で硬化して導電部となる。
図7に示す方法で形成された導電部50の上面に突出部
となるバンプ51を形成するものである。バンプ51は
ワイヤボンディングもしくは金属ボールを接合する方法
で作られる。このように導電部と突出部とを別々に作成
する工法は、前述の図5および図6に示す方法に比べて
工程が多くなるものの、導電部は作業性に優れたペース
ト状導電材を使用し、突出部は基板との接合性に優れた
金等の金属で形成するような場合に有利な方法である。
導体ウェハ切断手段にセットされて各半導体素子ごとに
切断される。そして図1(e)に示すように、電極形成
面が樹脂封止された半導体装置15が完成する。
態の半導体装置の製造方法によって製造された半導体装
置を、基板へ実装した実装構造について説明する。図9
は半田の導電部7が形成された半導体装置15を基板2
1に半田接合によって実装した例を示している。図9
(a)に示すように、半導体素子1’下面に樹脂層3が
形成され樹脂層3の貫通孔3aに導電部7が形成された
半導体装置15を、電極22が形成された基板21に搭
載する。半導体装置15を搭載した基板21を加熱する
ことにより、導電部7は溶融して電極22に半田接合さ
れる。
のように半導体素子1’の下面からのバンプ高さが十分
に確保されているため、実装状態において実装高さhを
確保することが出来る。また実装状態では、半導体素子
1’の外部接続用の電極2と導電部7との接合部は周囲
を充分な厚さの樹脂層3に強固に囲まれた状態にある。
したがって、ヒートサイクル時の基板21と半導体素子
1’との熱膨張係数の差に起因する熱応力は接合部に集
中的に作用せず、樹脂層3が全く存在しない状態や、樹
脂層3があってもその厚さが薄い場合と比較して低い応
力レベルに抑えられ、結果として実装後の信頼性が高ま
る。また樹脂層3に含まれるフィラの含有率を変えて樹
脂層3の熱膨張係数を半導体素子1’と基板の熱膨張係
数の中間の値に調整することにより、実装後の信頼性を
さらに高めることができる。
装置15をボンドによって基板21に接着して実装する
例を示している。図10(a)に示すように、ボンド2
3が塗布された基板21上に、導電部7が形成された半
導体装置15を搭載する。導電部7を電極22に押圧し
た状態でボンド23を硬化させることにより、図10
(b)に示すように半導体装置15は基板21に実装さ
れる。この場合においても、実装後には充分な実装高さ
hが確保され、樹脂層3はボンド層23とともにヒート
サイクル時の熱応力を緩和する応力緩和層として機能す
る。これにより、図5に示す例と同様に電極2と導電部
7との接合部の応力は低いレベルに抑えられる。
も、充分な実装高さが確保されていることと相まって、
樹脂層3は充分な厚さで接合部を強固に補強しているた
め、半導体装置26の実装後の信頼性を大幅に向上させ
ることができる。また半導体装置の製造工程の早期段階
で半導体ウェハ1を封止用の樹脂で保護してしまうこと
から貫通孔形成工程以降の工程においてクリーンルーム
や特殊なキャリアを必ずしも必要としないので、設備に
要する費用を削減でき、信頼性と低コストの両立を可能
としている。
ースト状の導電材を用いることにより、メッキによる方
法と比べて低コストで充分な厚さの樹脂層を形成するこ
とが可能となっている。したがって、ペースト状の導電
材を用いることにより高い信頼性を備えた半導体装置を
さらに低コストで製造することができ、高い信頼性と低
コストの両立をより高い次元で実現することができる。
形成面上のみに樹脂層3を形成する例を示したが、半導
体素子の両面に樹脂層3を形成するようにしてもよい。
両面に樹脂層を形成することにより、半導体素子をより
確実に保護することが出来るとともに、樹脂層が半導体
素子に対して上下対称に配置されるため温度変化に伴う
そりや変形を極めて小さく抑えることができる。また、
本実施の形態では半導体ウェハを例にとって説明した
が、これに限定されず、半導体素子の電極形成面に樹脂
層を形成する形態であれば本発明を適用することができ
る。
の早期段階で半導体基板の電極形成面上に封止樹脂層を
形成するようにしたので、半導体基板を製造工程での異
物付着による汚染から有効に保護でき、高い信頼性を備
えた半導体装置を低コストで製造できる。
の工程説明図
の工程説明図
の工程説明図
の工程説明図
の工程説明図
の工程説明図
を示す断面図
態を示す断面図
Claims (4)
- 【請求項1】半導体素子の少なくとも外部接続用の電極
が形成された電極形成面上を樹脂で封止した半導体装置
を製造する半導体装置の製造方法であって、前記電極形
成面上に樹脂層を形成する樹脂層形成工程と、この樹脂
層に前記電極位置に対応して前記樹脂層を貫通する貫通
孔を形成する貫通孔形成工程と、この貫通孔内に前記電
極と導通する導電部を形成する導電部形成工程とを含
み、前記貫通孔形成工程においてレーザ照射により前記
樹脂層を除去して凹部を形成し、次いでこの凹部の底の
未除去樹脂膜をプラズマ処理により除去することを特徴
とする半導体装置の製造方法。 - 【請求項2】前記樹脂層が半導体素子の少なくとも外部
接続用電極形成面を封止する封止機能を有することを特
徴とする請求項1記載の半導体装置の製造方法。 - 【請求項3】半導体素子の少なくとも外部接続用の電極
が形成された電極形成面上を樹脂で封止した半導体装置
であって、前記電極形成面上に樹脂層を形成する樹脂層
形成工程と、この樹脂層に前記電極位置に対応して前記
樹脂層を貫通する貫通孔を形成する貫通孔形成工程と、
この貫通孔内に前記電極と導通する導電部を形成する導
電部形成工程とを含み、前記貫通孔形成工程においてレ
ーザ照射により前記樹脂層を除去して凹部を形成し、次
いでこの凹部の底の未除去樹脂膜をプラズマ処理により
除去する半導体装置の製造方法によって製造されたこと
を特徴とする半導体装置。 - 【請求項4】前記樹脂層が半導体素子の少なくとも外部
接続用電極形成面を封止する封止機能を有することを特
徴とする請求項3記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16191899A JP3489489B2 (ja) | 1999-06-09 | 1999-06-09 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16191899A JP3489489B2 (ja) | 1999-06-09 | 1999-06-09 | 半導体装置の製造方法および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000349124A true JP2000349124A (ja) | 2000-12-15 |
JP3489489B2 JP3489489B2 (ja) | 2004-01-19 |
Family
ID=15744513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16191899A Expired - Fee Related JP3489489B2 (ja) | 1999-06-09 | 1999-06-09 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3489489B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002289633A (ja) * | 2001-01-18 | 2002-10-04 | Ibiden Co Ltd | 半導体チップおよびその製造方法 |
-
1999
- 1999-06-09 JP JP16191899A patent/JP3489489B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002289633A (ja) * | 2001-01-18 | 2002-10-04 | Ibiden Co Ltd | 半導体チップおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3489489B2 (ja) | 2004-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2949490B2 (ja) | 半導体パッケージの製造方法 | |
JP2000349194A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2001144126A (ja) | 半導体装置の製造方法および半導体装置 | |
JP4720438B2 (ja) | フリップチップ接続方法 | |
JP4095049B2 (ja) | 電極気密封止を用いた高信頼性半導体装置 | |
JP5272922B2 (ja) | 半導体装置及びその製造方法 | |
JP2003170465A (ja) | 半導体パッケージの製造方法およびそのための封止金型 | |
JP2001144123A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2006351950A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4129837B2 (ja) | 実装構造体の製造方法 | |
JP5560713B2 (ja) | 電子部品の実装方法等 | |
JP2020004926A (ja) | 配線基板及び配線基板の製造方法 | |
JP3489489B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2000306949A (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
JP2001230267A (ja) | 半導体装置の製造方法および半導体装置 | |
JP4440494B2 (ja) | 半導体装置の製造方法 | |
JP2000349114A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2001223232A (ja) | 半導体装置の製造方法 | |
JP2000349117A (ja) | 半導体装置の製造方法および半導体装置 | |
JP3525808B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP4590783B2 (ja) | はんだボールの形成方法 | |
JP2003188312A (ja) | 半導体装置、半導体積層ユニット、およびその製造方法 | |
JP3296344B2 (ja) | 半導体装置およびその製造方法 | |
JP2000349197A (ja) | 半導体ウェハ封止基板 | |
WO2024041486A1 (zh) | 内嵌无源器件的板级芯片封装方法及封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |