JP2000341136A - 復号装置及びデータの復号方法 - Google Patents
復号装置及びデータの復号方法Info
- Publication number
- JP2000341136A JP2000341136A JP11147694A JP14769499A JP2000341136A JP 2000341136 A JP2000341136 A JP 2000341136A JP 11147694 A JP11147694 A JP 11147694A JP 14769499 A JP14769499 A JP 14769499A JP 2000341136 A JP2000341136 A JP 2000341136A
- Authority
- JP
- Japan
- Prior art keywords
- identification result
- input signal
- likelihood
- state transition
- transition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 本発明は、復号装置及びデータの復号方法に
関し、例えばビデオテープレコーダ、光ディスク装置に
適用して、簡易な構成で最尤復号することができるよう
にする。 【解決手段】 入力信号ＲＦより１クロックの期間の間
だけ論理レベルが反転するタイミングを検出し、この検
出結果によりほぼ１クロックの識別誤差により入力信号
ＲＦを識別した仮識別結果Ｄ３を補正した後、この仮識
別結果Ｄ３に基づいて入力信号ＤＲＦの取り得る状態遷
移を制限して処理する。
関し、例えばビデオテープレコーダ、光ディスク装置に
適用して、簡易な構成で最尤復号することができるよう
にする。 【解決手段】 入力信号ＲＦより１クロックの期間の間
だけ論理レベルが反転するタイミングを検出し、この検
出結果によりほぼ１クロックの識別誤差により入力信号
ＲＦを識別した仮識別結果Ｄ３を補正した後、この仮識
別結果Ｄ３に基づいて入力信号ＤＲＦの取り得る状態遷
移を制限して処理する。
Description
【０００１】
【発明の属する技術分野】本発明は、復号装置及びデー
タの復号方法に関し、例えばビデオテープレコーダ、光
ディスク装置等に適用することができる。本発明は、入
力信号より１クロックの期間の間だけ論理レベルが反転
するタイミングを検出し、この検出結果によりほぼ１ク
ロックの識別誤差により入力信号を識別した仮識別結果
を補正した後、この仮識別結果に基づいて入力信号の取
り得る状態遷移を制限して処理することにより、簡易な
構成で最尤復号することができるようにする。
タの復号方法に関し、例えばビデオテープレコーダ、光
ディスク装置等に適用することができる。本発明は、入
力信号より１クロックの期間の間だけ論理レベルが反転
するタイミングを検出し、この検出結果によりほぼ１ク
ロックの識別誤差により入力信号を識別した仮識別結果
を補正した後、この仮識別結果に基づいて入力信号の取
り得る状態遷移を制限して処理することにより、簡易な
構成で最尤復号することができるようにする。
【０００２】また仮識別結果において、入力信号におい
て許容される論理レベルが反転する期間より短い期間に
おける論理レベルの反転が発生した場合に、該論理レベ
ルが反転した期間を先の許容される論理レベルが反転す
る期間に補正した後、この仮識別結果に基づいて入力信
号の取り得る状態遷移を制限して処理することにより、
簡易な構成で最尤復号することができるようにする。
て許容される論理レベルが反転する期間より短い期間に
おける論理レベルの反転が発生した場合に、該論理レベ
ルが反転した期間を先の許容される論理レベルが反転す
る期間に補正した後、この仮識別結果に基づいて入力信
号の取り得る状態遷移を制限して処理することにより、
簡易な構成で最尤復号することができるようにする。
【０００３】
【従来の技術】従来、ビデオテープレコーダ、光ディス
ク装置等においては、ビタビ復号により再生信号を処理
することにより、高密度に記録したディジタル信号を確
実に再生できるようになされている。
ク装置等においては、ビタビ復号により再生信号を処理
することにより、高密度に記録したディジタル信号を確
実に再生できるようになされている。
【０００４】すなわちビタビ復号は、符号間干渉により
決まるｎ種類の状態を、直前の入力データの組み合わせ
により定義し、入力データが変化する毎に、このｎ種類
の状態を続くｎ種類の状態に更新して入力データを処理
する。具体的に、このｎ個の状態は、符号間干渉の長さ
がｍの場合、直前のｍ−１ビットにより決定され、例え
ば入力データが論理１又は論理０のシリアルデータの場
合、ｎ＝２(m-1) の状態が存在することになる。
決まるｎ種類の状態を、直前の入力データの組み合わせ
により定義し、入力データが変化する毎に、このｎ種類
の状態を続くｎ種類の状態に更新して入力データを処理
する。具体的に、このｎ個の状態は、符号間干渉の長さ
がｍの場合、直前のｍ−１ビットにより決定され、例え
ば入力データが論理１又は論理０のシリアルデータの場
合、ｎ＝２(m-1) の状態が存在することになる。
【０００５】このようにして規定されるｎ個の状態につ
いて、各状態に推移する確からしさである尤度は、再生
信号に含まれるノイズ成分がガウス分布によるものと仮
定し、ノイズが存在しない場合の各状態に対応する再生
信号の値を基準振幅値とすると、基準振幅値と実際の再
生信号との差分を２乗し（基準振幅値からの距離であ
る）、各状態に推移するまでこの２乗値を累積した値と
なる。これによりビタビ復号は、直前ｎ個の状態からそ
れぞれ各状態へ推移する可能性のある経路についてそれ
ぞれ累積値を計算し、この計算結果より最も尤度の大き
な（累積値の小さな）経路により推移したものと判断し
て、ｎ個の状態を続くｎ個の状態に更新すると共に、各
状態における識別値の履歴及び尤度を更新する。
いて、各状態に推移する確からしさである尤度は、再生
信号に含まれるノイズ成分がガウス分布によるものと仮
定し、ノイズが存在しない場合の各状態に対応する再生
信号の値を基準振幅値とすると、基準振幅値と実際の再
生信号との差分を２乗し（基準振幅値からの距離であ
る）、各状態に推移するまでこの２乗値を累積した値と
なる。これによりビタビ復号は、直前ｎ個の状態からそ
れぞれ各状態へ推移する可能性のある経路についてそれ
ぞれ累積値を計算し、この計算結果より最も尤度の大き
な（累積値の小さな）経路により推移したものと判断し
て、ｎ個の状態を続くｎ個の状態に更新すると共に、各
状態における識別値の履歴及び尤度を更新する。
【０００６】このようにして最も確からしい状態推移を
順次検出すると、所定の段階で数ビット前までの履歴が
１つの履歴に統一され（マージ）、それまでの識別結果
が確定する。これによりビタビ復号は、再生信号を識別
する。
順次検出すると、所定の段階で数ビット前までの履歴が
１つの履歴に統一され（マージ）、それまでの識別結果
が確定する。これによりビタビ復号は、再生信号を識別
する。
【０００７】このようにして再生信号を処理するビタビ
復号においては、再生信号に重畳するノイズがランダム
ノイズの場合、再生信号の持つ信号電力を最大限利用し
て再生信号を識別できることにより、各ビット毎に、再
生信号を所定のしきい値と比較して復号する復号方式に
比して、エラーレートを改善することができる。
復号においては、再生信号に重畳するノイズがランダム
ノイズの場合、再生信号の持つ信号電力を最大限利用し
て再生信号を識別できることにより、各ビット毎に、再
生信号を所定のしきい値と比較して復号する復号方式に
比して、エラーレートを改善することができる。
【０００８】図１４は、連続するシリアルビット列で１
クロックの期間だけの論理レベルの反転する場合を許容
する記録符号、すなわちｄに制限のない記録符号につい
て、ＥＰＲ（ Extended Partial Responce）４等化にお
ける状態の遷移を示す図表である。なおＥＰＲ４は、Ｐ
Ｒ（１、１、−１、−１）であり、１の入力データに対
して３ビット後まで符号間干渉が発生する。
クロックの期間だけの論理レベルの反転する場合を許容
する記録符号、すなわちｄに制限のない記録符号につい
て、ＥＰＲ（ Extended Partial Responce）４等化にお
ける状態の遷移を示す図表である。なおＥＰＲ４は、Ｐ
Ｒ（１、１、−１、−１）であり、１の入力データに対
して３ビット後まで符号間干渉が発生する。
【０００９】従ってこの組み合わせでは、３ビット前ま
での入力データの履歴により、その次に入力されたデー
タによる状態推移（出力）が一義的に決まる。ここでａ
〔ｋ〕は、入力データを示し、ａ〔ｋ−１〕、ａ〔ｋ−
２〕、ａ〔ｋ−３〕は、それぞれ入力データａ〔ｋ〕よ
り１クロック、２クロック、３クロック前の入力データ
である。この入力データａ〔ｋ−１〕、ａ〔ｋ−２〕、
ａ〔ｋ−３〕による状態ｂ〔ｋ−１〕を、符号Ｓと各入
力データａ〔ｋ−１〕、ａ〔ｋ−２〕、ａ〔ｋ−３〕の
値により示す。この場合、例えば状態（Ｓ０００）にお
いて、値０の入力ａ〔ｋ〕が入力すると、値０の出力ｃ
〔ｋ〕が得られ、状態ｂ〔ｋ〕は、（Ｓ０００）に変化
する。
での入力データの履歴により、その次に入力されたデー
タによる状態推移（出力）が一義的に決まる。ここでａ
〔ｋ〕は、入力データを示し、ａ〔ｋ−１〕、ａ〔ｋ−
２〕、ａ〔ｋ−３〕は、それぞれ入力データａ〔ｋ〕よ
り１クロック、２クロック、３クロック前の入力データ
である。この入力データａ〔ｋ−１〕、ａ〔ｋ−２〕、
ａ〔ｋ−３〕による状態ｂ〔ｋ−１〕を、符号Ｓと各入
力データａ〔ｋ−１〕、ａ〔ｋ−２〕、ａ〔ｋ−３〕の
値により示す。この場合、例えば状態（Ｓ０００）にお
いて、値０の入力ａ〔ｋ〕が入力すると、値０の出力ｃ
〔ｋ〕が得られ、状態ｂ〔ｋ〕は、（Ｓ０００）に変化
する。
【００１０】この場合、ｄ＝１の制限がないことによ
り、連続する３つの入力データの組み合わせに対応する
８個の状態状態（Ｓ０００）〜（Ｓ１１１）が得られ、
出力信号ｃ〔ｋ〕は、−２、−１、０、１、２の５つの
基準振幅値を持つことになる。これらの関係をトレリス
線図により示すと、図１５に示すように表される。
り、連続する３つの入力データの組み合わせに対応する
８個の状態状態（Ｓ０００）〜（Ｓ１１１）が得られ、
出力信号ｃ〔ｋ〕は、−２、−１、０、１、２の５つの
基準振幅値を持つことになる。これらの関係をトレリス
線図により示すと、図１５に示すように表される。
【００１１】この場合ビタビ復号では、この図１５の繰
り返しにより形成されるトレリス線図から、再生信号と
基準振幅値との差分の２乗値（ブランチメトリック）を
累積し、この累積値が最も小さくなるパスを選択して、
入力信号を復号することになる。
り返しにより形成されるトレリス線図から、再生信号と
基準振幅値との差分の２乗値（ブランチメトリック）を
累積し、この累積値が最も小さくなるパスを選択して、
入力信号を復号することになる。
【００１２】図１６は、この種のビタビ復号器を適用し
た再生装置を示すブロック図である。この再生装置１に
おいて、再生等化器２は、再生信号ＲＦよりクロックを
再生可能に、再生信号ＲＦをナイキャスト等化して出力
する。２値化回路３は、この再生等化器２より出力され
る等化信号を２値化し、２値化信号Ｓ２を出力する。
た再生装置を示すブロック図である。この再生装置１に
おいて、再生等化器２は、再生信号ＲＦよりクロックを
再生可能に、再生信号ＲＦをナイキャスト等化して出力
する。２値化回路３は、この再生等化器２より出力され
る等化信号を２値化し、２値化信号Ｓ２を出力する。
【００１３】ＰＬＬ回路４は、この２値化信号Ｓ２を基
準にして動作することにより、再生信号ＲＦよりクロッ
クＣＫを再生して出力する。アナログディジタル変換回
路（Ａ／Ｄ）５は、このクロックＣＫを基準にして再生
信号ＲＦを順次アナログディジタル変換処理し、ディジ
タル再生信号を出力する。再生等化器６は、このディジ
タル再生信号を演算処理することにより、例えばＥＰＲ
４等化信号を生成して出力し、ビタビ復号器７は、この
再生等化器６より出力されるＥＰＲ４等化信号を処理し
て記録媒体への記録信号でなる２値復号出力Ｄ１を出力
する。これによりこの再生装置１は、ＰＲＭＬ（Pertia
l Respose Maximum Liklihood ）の手法を適用して２値
復号出力Ｄ１を再生する。
準にして動作することにより、再生信号ＲＦよりクロッ
クＣＫを再生して出力する。アナログディジタル変換回
路（Ａ／Ｄ）５は、このクロックＣＫを基準にして再生
信号ＲＦを順次アナログディジタル変換処理し、ディジ
タル再生信号を出力する。再生等化器６は、このディジ
タル再生信号を演算処理することにより、例えばＥＰＲ
４等化信号を生成して出力し、ビタビ復号器７は、この
再生等化器６より出力されるＥＰＲ４等化信号を処理し
て記録媒体への記録信号でなる２値復号出力Ｄ１を出力
する。これによりこの再生装置１は、ＰＲＭＬ（Pertia
l Respose Maximum Liklihood ）の手法を適用して２値
復号出力Ｄ１を再生する。
【００１４】図１７は、このビタビ復号器７を示すブロ
ック図である。このビタビ復号器７において、ブランチ
メトリック計算回路７Ａは、ＥＰＲ４等化信号によるデ
ィジタル再生信号ＤＲＦを受け、ディジタル再生信号Ｄ
ＲＦの各サンプル値毎に、次式の演算処理を実行するこ
とにより、各基準振幅値に対するブランチメトリックＢ
Ｍ０〔ｋ〕〜ＢＭ４〔ｋ〕を計算して出力する。ここで
ブランチメトリックＢＭ０〔ｋ〕〜ＢＭ４〔ｋ〕は、ノ
イズが存在しない場合の各状態に対応する再生信号の値
（基準振幅値であり、この場合値２、値１、値０、値−
１、値−２の５種類である）と実際の再生信号レベルＺ
〔ｋ〕との差分の２乗値であり、各基準振幅値に対する
再生信号レベルのユークリッド距離である。
ック図である。このビタビ復号器７において、ブランチ
メトリック計算回路７Ａは、ＥＰＲ４等化信号によるデ
ィジタル再生信号ＤＲＦを受け、ディジタル再生信号Ｄ
ＲＦの各サンプル値毎に、次式の演算処理を実行するこ
とにより、各基準振幅値に対するブランチメトリックＢ
Ｍ０〔ｋ〕〜ＢＭ４〔ｋ〕を計算して出力する。ここで
ブランチメトリックＢＭ０〔ｋ〕〜ＢＭ４〔ｋ〕は、ノ
イズが存在しない場合の各状態に対応する再生信号の値
（基準振幅値であり、この場合値２、値１、値０、値−
１、値−２の５種類である）と実際の再生信号レベルＺ
〔ｋ〕との差分の２乗値であり、各基準振幅値に対する
再生信号レベルのユークリッド距離である。
【００１５】
【数１】
【００１６】具体的に、ブランチメトリック計算回路７
Ａは、ディジタル再生信号ＤＲＦより各基準振幅値を減
算する複数系統の減算回路と、各減算結果を２乗する複
数系統の乗算回路により構成される。
Ａは、ディジタル再生信号ＤＲＦより各基準振幅値を減
算する複数系統の減算回路と、各減算結果を２乗する複
数系統の乗算回路により構成される。
【００１７】ブランチメトリック処理回路７Ｂは、ブラ
ンチメトリック計算回路７Ａより出力されるブランチメ
トリックＢＭ０〔ｋ〕〜ＢＭ４〔ｋ〕を用いて、各メト
リック計算回路７ＢＡ〜７ＢＨでそれぞれ次式の演算処
理を実行することにより、各状態へのブランチメトリッ
クの累積値でなるメトリック（Ｓ０００、ｋ）〜（Ｓ１
１１、ｋ）を計算する。ここでｍｉｎ｛ａ，ｂ｝は、
ａ，ｂより小さな値を選択する処理である。
ンチメトリック計算回路７Ａより出力されるブランチメ
トリックＢＭ０〔ｋ〕〜ＢＭ４〔ｋ〕を用いて、各メト
リック計算回路７ＢＡ〜７ＢＨでそれぞれ次式の演算処
理を実行することにより、各状態へのブランチメトリッ
クの累積値でなるメトリック（Ｓ０００、ｋ）〜（Ｓ１
１１、ｋ）を計算する。ここでｍｉｎ｛ａ，ｂ｝は、
ａ，ｂより小さな値を選択する処理である。
【００１８】
【数２】
【００１９】さらにブランチメトリック処理回路７Ｂ
は、各メトリック計算回路７ＢＡ〜７ＢＨによる判定結
果ＳＥＬ０〜７を出力する。
は、各メトリック計算回路７ＢＡ〜７ＢＨによる判定結
果ＳＥＬ０〜７を出力する。
【００２０】すなわち図１８は、ブランチメトリック処
理回路７Ｂの構成を詳細に示すブロック図である。なお
ブランチメトリック処理回路７Ｂにおいて、各メトリッ
ク計算回路７ＢＡ〜７ＢＦは、図１５に示す状態遷移に
対応するように入出力が設定されている点を除いて同一
の回路構成であることにより、ここでは状態Ｓ０００に
対応するメトリック計算回路７ＢＡについてのみ説明
し、重複した説明は省略する。
理回路７Ｂの構成を詳細に示すブロック図である。なお
ブランチメトリック処理回路７Ｂにおいて、各メトリッ
ク計算回路７ＢＡ〜７ＢＦは、図１５に示す状態遷移に
対応するように入出力が設定されている点を除いて同一
の回路構成であることにより、ここでは状態Ｓ０００に
対応するメトリック計算回路７ＢＡについてのみ説明
し、重複した説明は省略する。
【００２１】すなわち状態（Ｓ０００）への推移につい
てのメトリックを計算する第１のメトリック計算回路７
ＢＡにおいて、加算回路１０は、この第１のメトリック
計算回路７ＢＡにおいて１クロック前に計算された状態
（Ｓ０００）のメトリックＬ（Ｓ０００，ｋ−１）と、
ブランチメトリック計算回路７Ａで計算されたブランチ
メトリックＢＭ２（ｋ）とを加算して出力する。これに
より加算回路１０は、（２−１）式の右辺、第１項に対
応する加算結果を出力する。
てのメトリックを計算する第１のメトリック計算回路７
ＢＡにおいて、加算回路１０は、この第１のメトリック
計算回路７ＢＡにおいて１クロック前に計算された状態
（Ｓ０００）のメトリックＬ（Ｓ０００，ｋ−１）と、
ブランチメトリック計算回路７Ａで計算されたブランチ
メトリックＢＭ２（ｋ）とを加算して出力する。これに
より加算回路１０は、（２−１）式の右辺、第１項に対
応する加算結果を出力する。
【００２２】加算回路１１は、第５のメトリック計算回
路７ＢＥにおいて１クロック前に計算された状態（Ｓ１
００）のメトリックＬ（Ｓ１００，ｋ−１）と、ブラン
チメトリック計算回路７Ａで計算されたブランチメトリ
ックＢＭ３（ｋ）とを加算して出力する。これにより加
算回路１１は、（２−１）式の右辺、第２項に対応する
加算結果を出力する。
路７ＢＥにおいて１クロック前に計算された状態（Ｓ１
００）のメトリックＬ（Ｓ１００，ｋ−１）と、ブラン
チメトリック計算回路７Ａで計算されたブランチメトリ
ックＢＭ３（ｋ）とを加算して出力する。これにより加
算回路１１は、（２−１）式の右辺、第２項に対応する
加算結果を出力する。
【００２３】比較回路１２は、加算回路１０及び１１の
出力データの比較結果を出力する。これにより比較回路
１２は、状態（Ｓ０００）へ遷移可能な状態（Ｓ００
０）及び（Ｓ１００）について、何れの状態より推移し
た方が尤度が大きいか（確からしいか）判断し、その判
定結果ＳＥＬ０を出力する。
出力データの比較結果を出力する。これにより比較回路
１２は、状態（Ｓ０００）へ遷移可能な状態（Ｓ００
０）及び（Ｓ１００）について、何れの状態より推移し
た方が尤度が大きいか（確からしいか）判断し、その判
定結果ＳＥＬ０を出力する。
【００２４】セレクタ１３は、比較回路１２の判定結果
ＳＥＬ０に応じて、加算回路１０又は１１の加算結果を
選択出力し、これにより（２−１）式の右辺の演算処理
結果を出力する。ラッチ（Ｄ）１４は、このセレクタ１
３の選択出力をラッチすることにより演算処理結果を１
クロック周期だけ遅延させて出力する。
ＳＥＬ０に応じて、加算回路１０又は１１の加算結果を
選択出力し、これにより（２−１）式の右辺の演算処理
結果を出力する。ラッチ（Ｄ）１４は、このセレクタ１
３の選択出力をラッチすることにより演算処理結果を１
クロック周期だけ遅延させて出力する。
【００２５】パスメモリユニット７Ｃは（図１７）、ブ
ランチメトリック処理回路７Ｂの計算結果をそれぞれパ
スメモリ７ＣＡ〜７ＣＨで処理することにより２値復号
出力Ｄ１を生成して出力する。
ランチメトリック処理回路７Ｂの計算結果をそれぞれパ
スメモリ７ＣＡ〜７ＣＨで処理することにより２値復号
出力Ｄ１を生成して出力する。
【００２６】すなわち図１９及び図２０は、パスメモリ
ユニット７Ｃの一部を示すブロック図である。図１９に
おいて、パスメモリ７ＣＡは、所定段数（パスがマージ
する以上の段数であり、一般的には１６〜３２ビットに
相当する段数である）のラッチ１６Ａ〜１６Ｎを直列接
続し、これらラッチ１６Ａ〜１６Ｎ間に、第５のパスメ
モリ７ＣＥの履歴、又は直前のラッチの履歴を選択出力
するセレクタ１７Ａ〜１７Ｍを配置して構成される。
ユニット７Ｃの一部を示すブロック図である。図１９に
おいて、パスメモリ７ＣＡは、所定段数（パスがマージ
する以上の段数であり、一般的には１６〜３２ビットに
相当する段数である）のラッチ１６Ａ〜１６Ｎを直列接
続し、これらラッチ１６Ａ〜１６Ｎ間に、第５のパスメ
モリ７ＣＥの履歴、又は直前のラッチの履歴を選択出力
するセレクタ１７Ａ〜１７Ｍを配置して構成される。
【００２７】これらセレクタ１７Ａ〜１７Ｍは、判定結
果ＳＥＬ０に応じて動作を切り換え、これにより対応す
るメトリック計算回路７ＢＡにおいて、第５の状態（Ｓ
１００）からのメトリックが選択されると、パスメモリ
７ＣＥの履歴を選択出力するのに対し、第１の状態（Ｓ
０００）からのメトリックが選択されると、前段のラッ
チが保持する自己の履歴を選択出力する。初段のラッチ
１６Ａは、これら２つの推移に共通して対応する値０の
固定データをラッチする。また最終段のラッチ１６Ｎ
は、２値復号出力Ｄ１を出力する。
果ＳＥＬ０に応じて動作を切り換え、これにより対応す
るメトリック計算回路７ＢＡにおいて、第５の状態（Ｓ
１００）からのメトリックが選択されると、パスメモリ
７ＣＥの履歴を選択出力するのに対し、第１の状態（Ｓ
０００）からのメトリックが選択されると、前段のラッ
チが保持する自己の履歴を選択出力する。初段のラッチ
１６Ａは、これら２つの推移に共通して対応する値０の
固定データをラッチする。また最終段のラッチ１６Ｎ
は、２値復号出力Ｄ１を出力する。
【００２８】なお第８の状態（Ｓ１１１）のパスメモリ
７ＣＨは、この図１９に示す構成において、第５のパス
メモリ７ＣＥの履歴に代えて、第４のパスメモリ７ＣＤ
の履歴を選択的に承継する点、履歴の承継に対応して値
０の固定値データに代えて値１の固定値データを初段の
ラッチ１６Ａでラッチする点、履歴の送出先が異なる
点、セレクタ１７Ａ〜１７Ｍの切り換え信号が異なる点
を除いて、この第１のパスメモリ７ＣＡと同一に構成さ
れる。
７ＣＨは、この図１９に示す構成において、第５のパス
メモリ７ＣＥの履歴に代えて、第４のパスメモリ７ＣＤ
の履歴を選択的に承継する点、履歴の承継に対応して値
０の固定値データに代えて値１の固定値データを初段の
ラッチ１６Ａでラッチする点、履歴の送出先が異なる
点、セレクタ１７Ａ〜１７Ｍの切り換え信号が異なる点
を除いて、この第１のパスメモリ７ＣＡと同一に構成さ
れる。
【００２９】これに対して第２のパスメモリ７ＣＢは
（図２０）、パスメモリ７ＣＣと同一段数のラッチ１６
Ａ〜１６Ｎと、初段のラッチ１６Ａを除くこれらラッチ
１６Ｂ〜１６Ｎに、第１のパスメモリ７ＣＡの履歴、又
は第５のパスメモリ７ＣＥの履歴を選択出力するセレク
タ１７Ａ〜１７Ｍを配置して構成される。
（図２０）、パスメモリ７ＣＣと同一段数のラッチ１６
Ａ〜１６Ｎと、初段のラッチ１６Ａを除くこれらラッチ
１６Ｂ〜１６Ｎに、第１のパスメモリ７ＣＡの履歴、又
は第５のパスメモリ７ＣＥの履歴を選択出力するセレク
タ１７Ａ〜１７Ｍを配置して構成される。
【００３０】これらセレクタ１７Ａ〜１７Ｍは、判定結
果ＳＥＬ１に応じて動作を切り換え、これにより対応す
るメトリック計算回路７ＢＢにおいて、第１の状態（Ｓ
０００）からのメトリックが選択されると、パスメモリ
７ＣＡの履歴を選択出力するのに対し、第５の状態（Ｓ
１００）からのメトリックが選択されると、パスメモリ
７ＣＥの履歴を選択出力する。初段のラッチ１６Ａは、
これら２つの推移に共通して対応する値１の固定データ
をラッチする。また最終段のラッチ１６Ｎは、２値復号
出力Ｄ１を出力する。
果ＳＥＬ１に応じて動作を切り換え、これにより対応す
るメトリック計算回路７ＢＢにおいて、第１の状態（Ｓ
０００）からのメトリックが選択されると、パスメモリ
７ＣＡの履歴を選択出力するのに対し、第５の状態（Ｓ
１００）からのメトリックが選択されると、パスメモリ
７ＣＥの履歴を選択出力する。初段のラッチ１６Ａは、
これら２つの推移に共通して対応する値１の固定データ
をラッチする。また最終段のラッチ１６Ｎは、２値復号
出力Ｄ１を出力する。
【００３１】第３の状態（Ｓ０１０）のパスメモリ７Ｃ
Ｃは、この図２０に示す構成において、第１又は第５の
パスメモリ７ＣＡ又は７ＣＥの履歴に代えて、第２又は
第６のパスメモリ７ＣＢ又は７ＣＦの履歴を選択的に承
継する点、履歴の承継に対応して値１の固定値データに
代えて値０の固定値データを初段のラッチ１６Ａでラッ
チする点、履歴の送出先が異なる点、セレクタ１７Ａ〜
１７Ｍの切り換え信号が異なる点を除いて、この第２の
パスメモリ７ＣＢと同一に構成される。
Ｃは、この図２０に示す構成において、第１又は第５の
パスメモリ７ＣＡ又は７ＣＥの履歴に代えて、第２又は
第６のパスメモリ７ＣＢ又は７ＣＦの履歴を選択的に承
継する点、履歴の承継に対応して値１の固定値データに
代えて値０の固定値データを初段のラッチ１６Ａでラッ
チする点、履歴の送出先が異なる点、セレクタ１７Ａ〜
１７Ｍの切り換え信号が異なる点を除いて、この第２の
パスメモリ７ＣＢと同一に構成される。
【００３２】また第４の状態（Ｓ０１１）のパスメモリ
７ＣＤは、この図２０に示す構成において、第１又は第
５のパスメモリ７ＣＡ又は７ＣＥの履歴に代えて、第２
又は第６のパスメモリ７ＣＢ又は７ＣＦの履歴を選択的
に承継する点、履歴の送出先が異なる点、セレクタ１７
Ａ〜１７Ｍの切り換え信号が異なる点を除いて、この第
２のパスメモリ７ＣＢと同一に構成される。
７ＣＤは、この図２０に示す構成において、第１又は第
５のパスメモリ７ＣＡ又は７ＣＥの履歴に代えて、第２
又は第６のパスメモリ７ＣＢ又は７ＣＦの履歴を選択的
に承継する点、履歴の送出先が異なる点、セレクタ１７
Ａ〜１７Ｍの切り換え信号が異なる点を除いて、この第
２のパスメモリ７ＣＢと同一に構成される。
【００３３】さらに第５の状態（Ｓ１００）のパスメモ
リ７ＣＥは、この図２０に示す構成において、第１又は
第５のパスメモリ７ＣＡ又は７ＣＥの履歴に代えて、第
３又は第７のパスメモリ７ＣＣ又は７ＣＧの履歴を選択
的に承継する点、履歴の承継に対応して値１の固定値デ
ータに代えて値０の固定値データを初段のラッチ１６Ａ
でラッチする点、履歴の送出先が異なる点、セレクタ１
７Ａ〜１７Ｍの切り換え信号が異なる点を除いて、この
第２のパスメモリ７ＣＢと同一に構成される。
リ７ＣＥは、この図２０に示す構成において、第１又は
第５のパスメモリ７ＣＡ又は７ＣＥの履歴に代えて、第
３又は第７のパスメモリ７ＣＣ又は７ＣＧの履歴を選択
的に承継する点、履歴の承継に対応して値１の固定値デ
ータに代えて値０の固定値データを初段のラッチ１６Ａ
でラッチする点、履歴の送出先が異なる点、セレクタ１
７Ａ〜１７Ｍの切り換え信号が異なる点を除いて、この
第２のパスメモリ７ＣＢと同一に構成される。
【００３４】また第６の状態（Ｓ１０１）のパスメモリ
７ＣＦは、この図２０に示す構成において、第１又は第
５のパスメモリ７ＣＡ又は７ＣＥの履歴に代えて、第３
又は第７のパスメモリ７ＣＣ又は７ＣＧの履歴を選択的
に承継する点、履歴の送出先が異なる点、セレクタ１７
Ａ〜１７Ｍの切り換え信号が異なる点を除いて、この第
２のパスメモリ７ＣＢと同一に構成される。
７ＣＦは、この図２０に示す構成において、第１又は第
５のパスメモリ７ＣＡ又は７ＣＥの履歴に代えて、第３
又は第７のパスメモリ７ＣＣ又は７ＣＧの履歴を選択的
に承継する点、履歴の送出先が異なる点、セレクタ１７
Ａ〜１７Ｍの切り換え信号が異なる点を除いて、この第
２のパスメモリ７ＣＢと同一に構成される。
【００３５】さらに第７の状態（Ｓ１１０）のパスメモ
リ７ＣＧは、この図２０に示す構成において、第１又は
第５のパスメモリ７ＣＡ又は７ＣＥの履歴に代えて、第
４又は第８のパスメモリ７ＣＤ又は７ＣＨの履歴を選択
的に承継する点、履歴の承継に対応して値１の固定値デ
ータに代えて値０の固定値データを初段のラッチ１６Ａ
でラッチする点、履歴の送出先が異なる点、セレクタ１
７Ａ〜１７Ｍの切り換え信号が異なる点を除いて、この
第２のパスメモリ７ＣＢと同一に構成される。
リ７ＣＧは、この図２０に示す構成において、第１又は
第５のパスメモリ７ＣＡ又は７ＣＥの履歴に代えて、第
４又は第８のパスメモリ７ＣＤ又は７ＣＨの履歴を選択
的に承継する点、履歴の承継に対応して値１の固定値デ
ータに代えて値０の固定値データを初段のラッチ１６Ａ
でラッチする点、履歴の送出先が異なる点、セレクタ１
７Ａ〜１７Ｍの切り換え信号が異なる点を除いて、この
第２のパスメモリ７ＣＢと同一に構成される。
【００３６】これらの構成により、各パスメモリ７ＣＡ
〜７ＣＨは、所定段数だけ履歴を承継すると、対応する
ラッチにおいて、同一の履歴が保持されることになる。
ビタビ復号器７においては、これにより何れかのパスメ
モリ７ＣＡ〜７ＣＧの最終段のラッチ１６Ｎより２値復
号出力Ｄ１を選択的に出力するようになされている。
〜７ＣＨは、所定段数だけ履歴を承継すると、対応する
ラッチにおいて、同一の履歴が保持されることになる。
ビタビ復号器７においては、これにより何れかのパスメ
モリ７ＣＡ〜７ＣＧの最終段のラッチ１６Ｎより２値復
号出力Ｄ１を選択的に出力するようになされている。
【００３７】
【発明が解決しようとする課題】ところでこの種の記録
再生系においては、符号間干渉長ｍを増大させることに
より再生データの識別性を向上することができる。とこ
ろが上述したように符号間干渉長ｍによる状態数Ｓは、
２(m-1) で表し得ることにより、符号間干渉長ｍを増大
させると状態数が指数関数的に増大する。これに対して
従来のビタビ復号器７においては、状態の数だけメトリ
ック計算回路７ＢＡ〜７ＢＨ、パスメモリ７ＣＡ〜７Ｃ
Ｈが必要になり、状態数が増大するとその分構成が著し
く煩雑になる問題がある。
再生系においては、符号間干渉長ｍを増大させることに
より再生データの識別性を向上することができる。とこ
ろが上述したように符号間干渉長ｍによる状態数Ｓは、
２(m-1) で表し得ることにより、符号間干渉長ｍを増大
させると状態数が指数関数的に増大する。これに対して
従来のビタビ復号器７においては、状態の数だけメトリ
ック計算回路７ＢＡ〜７ＢＨ、パスメモリ７ＣＡ〜７Ｃ
Ｈが必要になり、状態数が増大するとその分構成が著し
く煩雑になる問題がある。
【００３８】これによりこの種の記録再生系において
は、結局、回路規模より符号間干渉長ｍをある程度の長
さで妥協せざるを得なかった。
は、結局、回路規模より符号間干渉長ｍをある程度の長
さで妥協せざるを得なかった。
【００３９】本発明は以上の点を考慮してなされたもの
で、簡易な構成で最尤復号することができる復号装置及
びデータの復号方法を提案しようとするものである。
で、簡易な構成で最尤復号することができる復号装置及
びデータの復号方法を提案しようとするものである。
【００４０】
【課題を解決するための手段】かかる課題を解決するた
め請求項１又は請求項１１に係る発明においては、復号
装置又はデータの復号方法に適用して、入力信号より１
クロックの期間の間だけ論理レベルが反転するタイミン
グを検出して、ほぼ１クロックの識別誤差により入力信
号を識別した仮識別結果を補正し、この補正した仮識別
結果に基づいて、入力信号の取り得る状態遷移を制限
し、該制限した状態遷移の中から最も確からしい状態遷
移を検出して入力信号の識別結果を出力する。
め請求項１又は請求項１１に係る発明においては、復号
装置又はデータの復号方法に適用して、入力信号より１
クロックの期間の間だけ論理レベルが反転するタイミン
グを検出して、ほぼ１クロックの識別誤差により入力信
号を識別した仮識別結果を補正し、この補正した仮識別
結果に基づいて、入力信号の取り得る状態遷移を制限
し、該制限した状態遷移の中から最も確からしい状態遷
移を検出して入力信号の識別結果を出力する。
【００４１】また請求項６又は請求項１５に係る発明に
おいては、ほぼ１クロックの識別誤差により入力信号を
識別して仮識別結果を得、入力信号において許容される
論理レベルが反転する期間より短い期間における論理レ
ベルの反転が発生した場合、該論理レベルが反転した期
間を補正し、この補正した仮識別結果に基づいて、入力
信号の取り得る状態遷移を制限し、該制限した状態遷移
の中から最も確からしい状態遷移を検出して入力信号の
識別結果を出力する。
おいては、ほぼ１クロックの識別誤差により入力信号を
識別して仮識別結果を得、入力信号において許容される
論理レベルが反転する期間より短い期間における論理レ
ベルの反転が発生した場合、該論理レベルが反転した期
間を補正し、この補正した仮識別結果に基づいて、入力
信号の取り得る状態遷移を制限し、該制限した状態遷移
の中から最も確からしい状態遷移を検出して入力信号の
識別結果を出力する。
【００４２】請求項１又は請求項１１に係る構成によれ
ば、仮識別結果に基づいて、入力信号の取り得る状態遷
移を制限し、該制限した状態遷移の中から最も確からし
い状態遷移を検出して入力信号の識別結果を出力すれ
ば、その分不必要な状態遷移についての演算処理を省略
して簡易な構成により最尤判定による識別結果を得るこ
とができる。
ば、仮識別結果に基づいて、入力信号の取り得る状態遷
移を制限し、該制限した状態遷移の中から最も確からし
い状態遷移を検出して入力信号の識別結果を出力すれ
ば、その分不必要な状態遷移についての演算処理を省略
して簡易な構成により最尤判定による識別結果を得るこ
とができる。
【００４３】このとき入力信号より１クロックの期間の
間だけ論理レベルが反転するタイミングを検出して、ほ
ぼ１クロックの識別誤差により入力信号を識別した仮識
別結果を補正することにより、１クロックの識別誤差に
より入力信号を識別して充分な位相余裕により仮識別結
果を得るようにしても、１クロックの期間の間だけの論
理レベルの反転を許容する符号化方式による入力信号を
確実に仮識別して、最尤復号することができる。
間だけ論理レベルが反転するタイミングを検出して、ほ
ぼ１クロックの識別誤差により入力信号を識別した仮識
別結果を補正することにより、１クロックの識別誤差に
より入力信号を識別して充分な位相余裕により仮識別結
果を得るようにしても、１クロックの期間の間だけの論
理レベルの反転を許容する符号化方式による入力信号を
確実に仮識別して、最尤復号することができる。
【００４４】また請求項６又は請求項１５に係る構成に
よれば、同様に、仮識別結果に基づいて、入力信号の取
り得る状態遷移を制限し、該制限した状態遷移の中から
最も確からしい状態遷移を検出して入力信号の識別結果
を出力すれば、その分不必要な状態遷移についての演算
処理を省略して簡易な構成により最尤判定による識別結
果を得ることができる。
よれば、同様に、仮識別結果に基づいて、入力信号の取
り得る状態遷移を制限し、該制限した状態遷移の中から
最も確からしい状態遷移を検出して入力信号の識別結果
を出力すれば、その分不必要な状態遷移についての演算
処理を省略して簡易な構成により最尤判定による識別結
果を得ることができる。
【００４５】このときほぼ１クロックの識別誤差により
入力信号を識別して仮識別結果を得、入力信号において
許容される論理レベルが反転する期間より短い期間にお
ける論理レベルの反転が発生した場合、該論理レベルが
反転した期間を補正することにより、１クロックの識別
誤差により入力信号を識別して充分な位相余裕により仮
識別結果を得るようにして、誤って仮識別した場合でも
精度の高い仮識別結果を得ることができ、これによりこ
の仮識別結果よる最尤復号の精度を向上することができ
る。
入力信号を識別して仮識別結果を得、入力信号において
許容される論理レベルが反転する期間より短い期間にお
ける論理レベルの反転が発生した場合、該論理レベルが
反転した期間を補正することにより、１クロックの識別
誤差により入力信号を識別して充分な位相余裕により仮
識別結果を得るようにして、誤って仮識別した場合でも
精度の高い仮識別結果を得ることができ、これによりこ
の仮識別結果よる最尤復号の精度を向上することができ
る。
【００４６】
【発明の実施の形態】以下、適宜図面を参照しながら本
発明の実施の形態を詳述する。
発明の実施の形態を詳述する。
【００４７】（１）第１の実施の形態 （１−１）第１の実施の形態の構成 図１は、本発明の実施の形態に係る再生装置を示すブロ
ック図である。この再生装置２１において、図１６につ
いて上述した再生装置１と同一の構成は、対応する符号
を付して示し、重複した説明は省略する。この再生装置
２１においては、仮識別器２２における仮識別結果Ｄ３
を基準にして最尤復号器２３でディジタル再生信号ＤＲ
Ｆを処理することにより２値識別出力Ｄ１を再生する。
ック図である。この再生装置２１において、図１６につ
いて上述した再生装置１と同一の構成は、対応する符号
を付して示し、重複した説明は省略する。この再生装置
２１においては、仮識別器２２における仮識別結果Ｄ３
を基準にして最尤復号器２３でディジタル再生信号ＤＲ
Ｆを処理することにより２値識別出力Ｄ１を再生する。
【００４８】すなわち再生装置２１において、再生等化
器２４は、再生信号ＲＦを等化して出力することによ
り、２値化回路３により２値化してＰＬＬ回路４により
クロックを再生可能に、またこの２値化回路３より出力
される２値化信号Ｓ２をＰＬＬ回路４より出力されるク
ロックＣＫによりラッチして、ほぼ復号出力Ｄ１と等し
い仮識別結果Ｄ３を出力可能に、再生信号ＲＦを処理し
て出力する。なお具体的に、再生等化器２４は、再生信
号ＲＦを例えばＰＲ（１，１）による等化信号に変換し
て出力する。
器２４は、再生信号ＲＦを等化して出力することによ
り、２値化回路３により２値化してＰＬＬ回路４により
クロックを再生可能に、またこの２値化回路３より出力
される２値化信号Ｓ２をＰＬＬ回路４より出力されるク
ロックＣＫによりラッチして、ほぼ復号出力Ｄ１と等し
い仮識別結果Ｄ３を出力可能に、再生信号ＲＦを処理し
て出力する。なお具体的に、再生等化器２４は、再生信
号ＲＦを例えばＰＲ（１，１）による等化信号に変換し
て出力する。
【００４９】仮識別器２２は、図２に示すように、ラッ
チ（Ｒ）２６において、クロックＣＫを基準にして２値
化回路３の出力信号Ｓ２を順次ラッチすることにより、
仮識別結果Ｄ２を生成する。
チ（Ｒ）２６において、クロックＣＫを基準にして２値
化回路３の出力信号Ｓ２を順次ラッチすることにより、
仮識別結果Ｄ２を生成する。
【００５０】ここで図３に示すように、ＰＲ（１，１）
等化信号を２値化してなる２値化信号Ｓ２をクロックＣ
Ｋによりラッチすると（図３（Ａ）及び（Ｂ））、ＥＰ
Ｒ４等化信号によるディジタル再生信号ＤＲＦを２値識
別する場合に比して、振幅方向に２1/2 倍の識別マージ
ン（すなわち振幅余裕である）を得ることができる。
等化信号を２値化してなる２値化信号Ｓ２をクロックＣ
Ｋによりラッチすると（図３（Ａ）及び（Ｂ））、ＥＰ
Ｒ４等化信号によるディジタル再生信号ＤＲＦを２値識
別する場合に比して、振幅方向に２1/2 倍の識別マージ
ン（すなわち振幅余裕である）を得ることができる。
【００５１】仮識別器２２においては、この２値化信号
Ｓ２をラッチする際に、クロックＣＫの生成基準である
再生等化器２４の出力信号が２値化回路３のしきい値を
横切るタイミング（この実施の形態では、図３に示すよ
うにクロックＣＫの立ち上がりエッジのタイミング）で
順次２値化信号Ｓ２をラッチする。
Ｓ２をラッチする際に、クロックＣＫの生成基準である
再生等化器２４の出力信号が２値化回路３のしきい値を
横切るタイミング（この実施の形態では、図３に示すよ
うにクロックＣＫの立ち上がりエッジのタイミング）で
順次２値化信号Ｓ２をラッチする。
【００５２】これによりこの識別結果Ｄ２（図３
（Ｃ））は、スライスレベルを横切るタイミングがノイ
ズにより変化することより、記録時における対応する記
録符号に対して、各エッジのタイミングが同位相か（以
下前エッジのタイミングと呼び、符号ａを用いて示
す）、又は１クロック遅延したもの（以下後ろエッジの
タイミングと呼び、記号ｂを用いて示す）となり、これ
により仮識別結果Ｄ２においては誤りを含んで識別され
ることになる。
（Ｃ））は、スライスレベルを横切るタイミングがノイ
ズにより変化することより、記録時における対応する記
録符号に対して、各エッジのタイミングが同位相か（以
下前エッジのタイミングと呼び、符号ａを用いて示
す）、又は１クロック遅延したもの（以下後ろエッジの
タイミングと呼び、記号ｂを用いて示す）となり、これ
により仮識別結果Ｄ２においては誤りを含んで識別され
ることになる。
【００５３】しかしながら単にナイキャスト等化して得
られるディジタル再生信号ＤＲＦを２値識別する場合に
比して、位相方向には２倍の識別マージンにより識別し
ていることにより、各エッジにおいて１クロックの識別
誤差を有してはいるものの、この１クロックの識別誤差
を除いて記録符号を比較的正しく識別していることにな
る。これによりこの実施の形態では、この仮識別結果Ｄ
２を基準にしてディジタル再生信号ＤＲＦを処理するこ
とより、全体構成を簡略化すると共に、十分な位相余裕
を確保して確実に復号出力Ｄ１を再生する。
られるディジタル再生信号ＤＲＦを２値識別する場合に
比して、位相方向には２倍の識別マージンにより識別し
ていることにより、各エッジにおいて１クロックの識別
誤差を有してはいるものの、この１クロックの識別誤差
を除いて記録符号を比較的正しく識別していることにな
る。これによりこの実施の形態では、この仮識別結果Ｄ
２を基準にしてディジタル再生信号ＤＲＦを処理するこ
とより、全体構成を簡略化すると共に、十分な位相余裕
を確保して確実に復号出力Ｄ１を再生する。
【００５４】ところでこのようにして位相余裕が極めて
小さなタイミングにより２値化信号Ｓ２をラッチして仮
識別結果Ｄ２を生成すると、図４に示すように、２値化
信号Ｓ２の信号レベルが１クロック周期分だけ立ち上が
っている場合（図４（Ａ）及び（Ｂ））、仮識別結果Ｄ
２においては（図４（Ｃ））、ジッター等によりこの信
号レベルの立ち上がりをラッチできない恐れがある。
小さなタイミングにより２値化信号Ｓ２をラッチして仮
識別結果Ｄ２を生成すると、図４に示すように、２値化
信号Ｓ２の信号レベルが１クロック周期分だけ立ち上が
っている場合（図４（Ａ）及び（Ｂ））、仮識別結果Ｄ
２においては（図４（Ｃ））、ジッター等によりこの信
号レベルの立ち上がりをラッチできない恐れがある。
【００５５】これにより仮識別器２２において（図
２）、孤立波形検出回路２７は、ラッチ（Ｒ）２８によ
りクロックＣＫの立ち下がりエッジのタイミングで２値
化信号Ｓ２を順次ラッチすると共に、続く遅延回路
（Ｄ）２９及び３０によりラッチ結果を順次転送し、こ
れにより仮識別結果Ｄ２に対して１／２クロック周期だ
け異なるタイミングによる連続する３クロック分のラッ
チ結果を取得する。
２）、孤立波形検出回路２７は、ラッチ（Ｒ）２８によ
りクロックＣＫの立ち下がりエッジのタイミングで２値
化信号Ｓ２を順次ラッチすると共に、続く遅延回路
（Ｄ）２９及び３０によりラッチ結果を順次転送し、こ
れにより仮識別結果Ｄ２に対して１／２クロック周期だ
け異なるタイミングによる連続する３クロック分のラッ
チ結果を取得する。
【００５６】孤立波形検出回路２７は、これら連続する
３クロック分のラッチ結果のうちの、遅延回路２９より
出力される中央のタイミングによるラッチ結果につい
て、インバーター３１により論理レベルを反転し、他の
ラッチ結果と共にアンド回路３２に入力する。これによ
り孤立波形検出回路２７は、負側に１クロック分だけ２
値化信号Ｓ２の信号レベルが立ち下がると論理レベルが
立ち下がる負側孤立波形の検出信号Ｓ２Ｎを生成する。
３クロック分のラッチ結果のうちの、遅延回路２９より
出力される中央のタイミングによるラッチ結果につい
て、インバーター３１により論理レベルを反転し、他の
ラッチ結果と共にアンド回路３２に入力する。これによ
り孤立波形検出回路２７は、負側に１クロック分だけ２
値化信号Ｓ２の信号レベルが立ち下がると論理レベルが
立ち下がる負側孤立波形の検出信号Ｓ２Ｎを生成する。
【００５７】また同様に、孤立波形検出回路２７は、こ
れら連続する３クロック分のラッチ結果のうちの、ラッ
チ２８及び遅延回路３０より出力される先頭及び最後尾
のタイミングによるラッチ結果について、インバーター
３３及び３４により論理レベルを反転し、他のラッチ結
果と共にアンド回路３５に入力する。これにより孤立波
形検出回路２７は、正側に１クロック分だけ２値化信号
Ｓ２の信号レベルが立ち上がると論理レベルが立ち上が
る正側孤立波形の検出信号Ｓ２Ｐを生成する。
れら連続する３クロック分のラッチ結果のうちの、ラッ
チ２８及び遅延回路３０より出力される先頭及び最後尾
のタイミングによるラッチ結果について、インバーター
３３及び３４により論理レベルを反転し、他のラッチ結
果と共にアンド回路３５に入力する。これにより孤立波
形検出回路２７は、正側に１クロック分だけ２値化信号
Ｓ２の信号レベルが立ち上がると論理レベルが立ち上が
る正側孤立波形の検出信号Ｓ２Ｐを生成する。
【００５８】仮識別器２２は、クロックＣＫの立ち上が
りエッジのタイミングを基準にして２値化信号Ｓ２をラ
ッチして生成した仮識別結果Ｄ２に対して、ゲート回路
３６によりこれら負側孤立波形の検出信号Ｓ２Ｎ及び正
側孤立波形の検出信号Ｓ２Ｐを重畳し（図４（Ｄ））、
このゲート回路３６の出力信号を仮識別結果Ｄ３として
出力する。
りエッジのタイミングを基準にして２値化信号Ｓ２をラ
ッチして生成した仮識別結果Ｄ２に対して、ゲート回路
３６によりこれら負側孤立波形の検出信号Ｓ２Ｎ及び正
側孤立波形の検出信号Ｓ２Ｐを重畳し（図４（Ｄ））、
このゲート回路３６の出力信号を仮識別結果Ｄ３として
出力する。
【００５９】最尤復号器２３は（図１）、この仮識別結
果Ｄ３を基準にしてディジタル再生信号ＤＲＦを処理す
ることにより、再生信号ＲＦを最尤判定してなる復号出
力Ｄ１を出力する。
果Ｄ３を基準にしてディジタル再生信号ＤＲＦを処理す
ることにより、再生信号ＲＦを最尤判定してなる復号出
力Ｄ１を出力する。
【００６０】すなわち図５に仮識別結果Ｄ３（図５
（Ａ））と状態遷移（図５（Ｂ））との関係を示すよう
に、仮識別結果Ｄ３におけるエッジのタイミングは、記
録符号に対して１クロック分だけ遅延したものか、又は
正しいタイミングかの何れかであることにより、この仮
識別結果Ｄは、正確には状態遷移を反映していないこと
になる。
（Ａ））と状態遷移（図５（Ｂ））との関係を示すよう
に、仮識別結果Ｄ３におけるエッジのタイミングは、記
録符号に対して１クロック分だけ遅延したものか、又は
正しいタイミングかの何れかであることにより、この仮
識別結果Ｄは、正確には状態遷移を反映していないこと
になる。
【００６１】しかしながら例えばデータの伝送開始の時
点ｋ−１で状態（Ｓ０００）にマージしている場合、デ
ィジタル再生信号ＤＲＦは、時点ｋ及びｋ＋１でそれぞ
れ２つのパスに別れる可能性があるのに対し、時点ｋに
おいて仮識別結果Ｄ２が立ち上がるとすると、時点ｋ＋
１で状態Ｓ０００に至るパスにあっては、取り得ないこ
とが判る。すなわちこの仮識別結果Ｄ３が前エッジのタ
イミングで立ち上がっている場合、ディジタル再生信号
ＤＲＦは、時点ｋにおいて、状態（Ｓ００１）に遷移
し、仮識別結果Ｄ２が後ろエッジのタイミングが立ち上
がっている場合には続く時点ｋ−１において、状態（Ｓ
００１）に遷移することになる。
点ｋ−１で状態（Ｓ０００）にマージしている場合、デ
ィジタル再生信号ＤＲＦは、時点ｋ及びｋ＋１でそれぞ
れ２つのパスに別れる可能性があるのに対し、時点ｋに
おいて仮識別結果Ｄ２が立ち上がるとすると、時点ｋ＋
１で状態Ｓ０００に至るパスにあっては、取り得ないこ
とが判る。すなわちこの仮識別結果Ｄ３が前エッジのタ
イミングで立ち上がっている場合、ディジタル再生信号
ＤＲＦは、時点ｋにおいて、状態（Ｓ００１）に遷移
し、仮識別結果Ｄ２が後ろエッジのタイミングが立ち上
がっている場合には続く時点ｋ−１において、状態（Ｓ
００１）に遷移することになる。
【００６２】なおこの図５においては、仮識別結果Ｄ３
におけるビット反転のノイズによる変化を矢印により示
し、前エッジ及び後ろエッジに対応する符号ａ及びｂ
と、何らビット反転を特定しないことを意味する符号＊
とを用いた過去３クロックの期間における仮識別結果Ｄ
３との対比により各パスを示す。従って時点ｋ−１から
時点ｋに至るパスｂ＊＊は、時点ｋにおける仮識別結果
Ｄ３において、後ろエッジが正しい場合に対応するパス
であり、続くパスｂｂ＊は、時点ｋ及びｋ＋１における
仮識別結果Ｄ３のビット反転において、何れも後ろエッ
ジが正しい場合に対応するパスであり、このパスより続
く時点ｋ＋２までのパスも同様に、パスｂｂ＊により表
されることになる。
におけるビット反転のノイズによる変化を矢印により示
し、前エッジ及び後ろエッジに対応する符号ａ及びｂ
と、何らビット反転を特定しないことを意味する符号＊
とを用いた過去３クロックの期間における仮識別結果Ｄ
３との対比により各パスを示す。従って時点ｋ−１から
時点ｋに至るパスｂ＊＊は、時点ｋにおける仮識別結果
Ｄ３において、後ろエッジが正しい場合に対応するパス
であり、続くパスｂｂ＊は、時点ｋ及びｋ＋１における
仮識別結果Ｄ３のビット反転において、何れも後ろエッ
ジが正しい場合に対応するパスであり、このパスより続
く時点ｋ＋２までのパスも同様に、パスｂｂ＊により表
されることになる。
【００６３】また同様に、パスａ＊＊は、時点ｋにおけ
る仮識別結果Ｄ３において、前エッジが正しい場合に対
応するパスであり、このパスに続くパスａａ＊及びａｂ
＊は、それぞれ時点ｋ及びｋ＋１における仮識別結果Ｄ
３のビット反転において、何れも前エッジが正しい場合
と、時点ｋにおいては前エッジが時点ｋ＋１においては
後ろエッジが正しい場合のパスである。
る仮識別結果Ｄ３において、前エッジが正しい場合に対
応するパスであり、このパスに続くパスａａ＊及びａｂ
＊は、それぞれ時点ｋ及びｋ＋１における仮識別結果Ｄ
３のビット反転において、何れも前エッジが正しい場合
と、時点ｋにおいては前エッジが時点ｋ＋１においては
後ろエッジが正しい場合のパスである。
【００６４】このようにして過去３クロックの期間にお
ける仮識別結果Ｄ３のビット反転を基準にしてパスを記
述するにつき、ＥＰＲ４においては、１つのマージ（合
流）までに取り得る可能性のあるパスは、直前３ビット
の仮識別結果Ｄ３に基づいて判断することができる。従
って仮識別結果Ｄ３の状態を特定するためには、この１
クロックの仮識別結果Ｄ３が１クロックの誤差を有して
いることにより、直前３ビットと直後１ビットの仮識別
結果Ｄ３により、１つのマージに至るパスを特定するこ
とができる。
ける仮識別結果Ｄ３のビット反転を基準にしてパスを記
述するにつき、ＥＰＲ４においては、１つのマージ（合
流）までに取り得る可能性のあるパスは、直前３ビット
の仮識別結果Ｄ３に基づいて判断することができる。従
って仮識別結果Ｄ３の状態を特定するためには、この１
クロックの仮識別結果Ｄ３が１クロックの誤差を有して
いることにより、直前３ビットと直後１ビットの仮識別
結果Ｄ３により、１つのマージに至るパスを特定するこ
とができる。
【００６５】すなわち１ビットの仮識別結果Ｄ３に対し
て可能性のある状態遷移は、直前３ビットから直後１ビ
ットまでの仮識別結果Ｄ３より推定される状態遷移以外
は取り得ず、これら直前３ビットから直後１ビットまで
の仮識別結果Ｄ３より推定される状態遷移以外を計算か
ら排除すれば、その分復号回路の構成を簡略化すること
ができる。
て可能性のある状態遷移は、直前３ビットから直後１ビ
ットまでの仮識別結果Ｄ３より推定される状態遷移以外
は取り得ず、これら直前３ビットから直後１ビットまで
の仮識別結果Ｄ３より推定される状態遷移以外を計算か
ら排除すれば、その分復号回路の構成を簡略化すること
ができる。
【００６６】ＥＰＲ４においては、符号間干渉長が４ビ
ットであることにより、仮識別結果Ｄ３において、１回
論理レベルが反転するとパスの分岐が発生し、４クロッ
ク後に分岐したパスが合流することになる。この図５の
場合、始めのビット反転により１つのパスを計算対象よ
り除外するとし、またこの間で仮識別結果Ｄ３における
ビット反転が連続しないとすれば（すなわち４クロック
の期間で、最大３回ビット反転するものとすれば）、こ
の合流に至るまでの間では、符号ａａｂで記述されるパ
スに対して符号ｂａｂで記述されるパスのように、最初
のビット反転に対応する符号ａ及びｂだけが異なるパス
が合流することになる。
ットであることにより、仮識別結果Ｄ３において、１回
論理レベルが反転するとパスの分岐が発生し、４クロッ
ク後に分岐したパスが合流することになる。この図５の
場合、始めのビット反転により１つのパスを計算対象よ
り除外するとし、またこの間で仮識別結果Ｄ３における
ビット反転が連続しないとすれば（すなわち４クロック
の期間で、最大３回ビット反転するものとすれば）、こ
の合流に至るまでの間では、符号ａａｂで記述されるパ
スに対して符号ｂａｂで記述されるパスのように、最初
のビット反転に対応する符号ａ及びｂだけが異なるパス
が合流することになる。
【００６７】従ってこの場合、この合流したパスａａｂ
及びｂａｂについて、メトリックを判定して対応する仮
識別結果を選択するようにすれば、これらパスａａｂ及
びｂａｂのうちで確からしいパスを選択して対応する識
別結果を得ることができる。
及びｂａｂについて、メトリックを判定して対応する仮
識別結果を選択するようにすれば、これらパスａａｂ及
びｂａｂのうちで確からしいパスを選択して対応する識
別結果を得ることができる。
【００６８】すなわち１クロック周期の識別誤差を有す
る仮識別結果を基準にして、メトリックを計算すること
により、この実施の形態では、ＥＰＲ４においてディジ
タル再生信号ＤＲＦの取り得る状態数の１／２である最
大で４つの状態についてメトリックを計算すれば良いこ
とが判る。具体的に、図５に示す例においては、時点ｋ
の４クロック目である時点ｋ＋３においては、時点ｋの
ビット反転により分岐したパスｂｂｂとａｂｂとが合流
することになる。なおこの図５の例では、状態（Ｓ００
０）と状態（Ｓ００１）ではパスが合流していないが、
この場合、本来はそれぞれこの図５に示す例に加えて、
パスｂａｂ及びｂａａが合流するものが、時点ｋ＋１に
おいても仮識別結果Ｄ３でビット反転していることによ
り、これらのパスｂａｂ及びｂａａが仮識別結果により
除外されていることが示されている。
る仮識別結果を基準にして、メトリックを計算すること
により、この実施の形態では、ＥＰＲ４においてディジ
タル再生信号ＤＲＦの取り得る状態数の１／２である最
大で４つの状態についてメトリックを計算すれば良いこ
とが判る。具体的に、図５に示す例においては、時点ｋ
の４クロック目である時点ｋ＋３においては、時点ｋの
ビット反転により分岐したパスｂｂｂとａｂｂとが合流
することになる。なおこの図５の例では、状態（Ｓ００
０）と状態（Ｓ００１）ではパスが合流していないが、
この場合、本来はそれぞれこの図５に示す例に加えて、
パスｂａｂ及びｂａａが合流するものが、時点ｋ＋１に
おいても仮識別結果Ｄ３でビット反転していることによ
り、これらのパスｂａｂ及びｂａａが仮識別結果により
除外されていることが示されている。
【００６９】なおこの時点ｋ＋１から４クロック目であ
る時点ｋ＋４においても、この時点ｋ＋１により分岐し
たパスが合流することになる。従ってこの合流点におい
て、ブランチメトリックの累積結果によりパスを選択す
れば、時点ｋ＋１におけるビット反転について、前エッ
ジが正しいものか後ろエッジが正しいものかを判定する
ことができる。
る時点ｋ＋４においても、この時点ｋ＋１により分岐し
たパスが合流することになる。従ってこの合流点におい
て、ブランチメトリックの累積結果によりパスを選択す
れば、時点ｋ＋１におけるビット反転について、前エッ
ジが正しいものか後ろエッジが正しいものかを判定する
ことができる。
【００７０】これによりこの実施の形態では、８つの状
態（Ｓ０００〜Ｓ１１１）に代えて、この仮識別結果Ｄ
３における過去３クロック周期における仮識別結果Ｄ３
より状態を推定して対応するメトリックを計算し、この
メトリックより尤度を判定してパスを特定する。すなわ
ち過去３クロック周期における仮識別結果Ｄ３より可能
性のあるパスａａａ〜ｂｂｂについて、対応する基準振
幅値を順次設定すると共に、この基準振幅値を基準にし
てメトリックを順次計算し、合流点においては合流する
２つのパスについてメトリックの判定によりパスを選択
する。
態（Ｓ０００〜Ｓ１１１）に代えて、この仮識別結果Ｄ
３における過去３クロック周期における仮識別結果Ｄ３
より状態を推定して対応するメトリックを計算し、この
メトリックより尤度を判定してパスを特定する。すなわ
ち過去３クロック周期における仮識別結果Ｄ３より可能
性のあるパスａａａ〜ｂｂｂについて、対応する基準振
幅値を順次設定すると共に、この基準振幅値を基準にし
てメトリックを順次計算し、合流点においては合流する
２つのパスについてメトリックの判定によりパスを選択
する。
【００７１】なお、図５の説明については、符号＊を用
いて対応する仮識別結果Ｄ３においてビット反転を特定
しないことを示したが、以下においては、便宜上、この
符号＊を符号ａ又はｂとおいて説明する。
いて対応する仮識別結果Ｄ３においてビット反転を特定
しないことを示したが、以下においては、便宜上、この
符号＊を符号ａ又はｂとおいて説明する。
【００７２】ところでこのようにしてパスａａａ〜ｂｂ
ｂについて、順次ブランチメトリックを累積して尤度を
判定する場合、ｄ＝１の制限の無い符号化方式にあって
は、図５において時点ｋ＋１１〜時点ｋ＋１４に示すよ
う、仮識別結果Ｄ３において、連続してビット反転する
場合がある。
ｂについて、順次ブランチメトリックを累積して尤度を
判定する場合、ｄ＝１の制限の無い符号化方式にあって
は、図５において時点ｋ＋１１〜時点ｋ＋１４に示すよ
う、仮識別結果Ｄ３において、連続してビット反転する
場合がある。
【００７３】この場合、時点ｋ＋１０で分岐したパスが
時点ｋ＋１４において合流するものの再び分岐すること
になり、この場合符号間干渉長が４ビットであることに
より、状態（Ｓ００１）に至るパスにあっては、符号ａ
ａｂｂにより特定されることになる。しかしながら仮識
別結果Ｄ３により、この符号ａａｂｂのパスは、符号ｂ
ａｂｂによるパスにより状態（Ｓ００１）に至ることが
無いことにより、順次メトリックを計算して符号ａｂｂ
により特定されるパスとなる。すなわちこの場合は、こ
の時点ｋ＋１４に至る前の時点で、可能性の無いパスに
ついては、メトリックの選択において除外されるよう
に、対応する基準振幅値を各状態に対応する所定の値に
設定して大きな値のメトリックが計算されるようにする
ことにより、上述したようにして順次パスを選択するこ
とができる。
時点ｋ＋１４において合流するものの再び分岐すること
になり、この場合符号間干渉長が４ビットであることに
より、状態（Ｓ００１）に至るパスにあっては、符号ａ
ａｂｂにより特定されることになる。しかしながら仮識
別結果Ｄ３により、この符号ａａｂｂのパスは、符号ｂ
ａｂｂによるパスにより状態（Ｓ００１）に至ることが
無いことにより、順次メトリックを計算して符号ａｂｂ
により特定されるパスとなる。すなわちこの場合は、こ
の時点ｋ＋１４に至る前の時点で、可能性の無いパスに
ついては、メトリックの選択において除外されるよう
に、対応する基準振幅値を各状態に対応する所定の値に
設定して大きな値のメトリックが計算されるようにする
ことにより、上述したようにして順次パスを選択するこ
とができる。
【００７４】また状態（Ｓ０１０）に至るパスにあって
は、符号ａａａａにより特定されることになり、この場
合も仮識別結果Ｄ３によりｂａａａによるパスにより状
態（Ｓ０１０）に至ることが無いことにより、順次メト
リックを計算して符号ａａａにより特定されるパスとな
り、同様に、上述したようにして順次パスを選択するこ
とができる。
は、符号ａａａａにより特定されることになり、この場
合も仮識別結果Ｄ３によりｂａａａによるパスにより状
態（Ｓ０１０）に至ることが無いことにより、順次メト
リックを計算して符号ａａａにより特定されるパスとな
り、同様に、上述したようにして順次パスを選択するこ
とができる。
【００７５】さらに状態（Ｓ０１１）に至るパスにあっ
ては、符号ａａａｂにより特定されることになり、この
場合も仮識別結果Ｄ３によりｂａａｂによるパスにより
状態（Ｓ０１１）に至ることが無いことにより、順次メ
トリックを計算して符号ａａｂにより特定されるパスと
なり、同様に、上述したようにして順次パスを選択する
ことができる。
ては、符号ａａａｂにより特定されることになり、この
場合も仮識別結果Ｄ３によりｂａａｂによるパスにより
状態（Ｓ０１１）に至ることが無いことにより、順次メ
トリックを計算して符号ａａｂにより特定されるパスと
なり、同様に、上述したようにして順次パスを選択する
ことができる。
【００７６】これに対して状態（Ｓ１０１）にあって
は、符号ｂｂｂｂによるパスと符号ａｂｂｂによるパス
がマージし、それぞれこれら符号ｂｂｂｂによるパスと
符号ａｂｂｂによるパスにあっては、仮識別結果Ｄ３に
よりａｂｂ及びｂｂｂによるパスが状態（Ｓ１０１）に
遷移するパスであることにより、これらａｂｂ及びｂｂ
ｂによるメトッリクを上述したようにして処理して選択
することにより、符号ｂｂ＊によるパスとすることがで
きる。
は、符号ｂｂｂｂによるパスと符号ａｂｂｂによるパス
がマージし、それぞれこれら符号ｂｂｂｂによるパスと
符号ａｂｂｂによるパスにあっては、仮識別結果Ｄ３に
よりａｂｂ及びｂｂｂによるパスが状態（Ｓ１０１）に
遷移するパスであることにより、これらａｂｂ及びｂｂ
ｂによるメトッリクを上述したようにして処理して選択
することにより、符号ｂｂ＊によるパスとすることがで
きる。
【００７７】しかしながら過去３クロック周期における
仮識別結果Ｄ３より可能性のあるパスａａａ〜ｂｂｂに
ついて、対応する基準振幅値を順次設定してメトリック
を順次計算する場合、この状態（Ｓ１０１）にマージす
る符号ａｂｂｂに至るパスａｂｂにあっては、状態（Ｓ
００１）について上述した符号ａａｂｂに対応するパス
ａｂｂと同じように記述されることになる。
仮識別結果Ｄ３より可能性のあるパスａａａ〜ｂｂｂに
ついて、対応する基準振幅値を順次設定してメトリック
を順次計算する場合、この状態（Ｓ１０１）にマージす
る符号ａｂｂｂに至るパスａｂｂにあっては、状態（Ｓ
００１）について上述した符号ａａｂｂに対応するパス
ａｂｂと同じように記述されることになる。
【００７８】すなわち過去３クロック周期における仮識
別結果Ｄ３より可能性のあるパスａａａ〜ｂｂｂについ
て、順次メトリックを計算して処理する場合にあって、
ｄ＝１の制限が無い場合で、かつ符号間干渉長が４の場
合、仮識別結果Ｄ３における連続したビット反転におい
て、順次前エッジ、前エッジ、後ろエッジ、後ろエッジ
に対応するパスにあっては、異なる状態に遷移するパス
との間で識別することが困難になる。これによりこの実
施の形態では、この場合に限り、別途基準振幅値を設定
する。さらにこの基準振幅値により別途ブランチメトリ
ックを計算し、１のメトリック処理回路において、符号
ａａｂｂに対応するパスａｂｂの処理を待って、別途計
算したブランチメトリックによりパスメトリックを更新
する。
別結果Ｄ３より可能性のあるパスａａａ〜ｂｂｂについ
て、順次メトリックを計算して処理する場合にあって、
ｄ＝１の制限が無い場合で、かつ符号間干渉長が４の場
合、仮識別結果Ｄ３における連続したビット反転におい
て、順次前エッジ、前エッジ、後ろエッジ、後ろエッジ
に対応するパスにあっては、異なる状態に遷移するパス
との間で識別することが困難になる。これによりこの実
施の形態では、この場合に限り、別途基準振幅値を設定
する。さらにこの基準振幅値により別途ブランチメトリ
ックを計算し、１のメトリック処理回路において、符号
ａａｂｂに対応するパスａｂｂの処理を待って、別途計
算したブランチメトリックによりパスメトリックを更新
する。
【００７９】すなわち図６は、最尤復号器２３を詳細に
示すブロック図である。この最尤復号器２３において、
ＬＰＳ（Limited Path Seledtor ）４０は、連続する仮
識別結果Ｄ３を順次遅延させて、符号間干渉長である連
続する４クロック分の仮識別結果Ｄ３を同時並列的に出
力する４つの遅延回路と、この連続する４クロック分の
仮識別結果Ｄ３をアドレスにして対応する出力データを
出力するメモリとにより構成され、これら連続する４ク
ロック分の仮識別結果Ｄ３のうちの、現時点に近い側の
３クロック分に対応してなる１系統の基準振幅値Ｃａａ
ａ〜Ｃｂｂｂと、４クロック分に対応してなる基準振幅
値Ｃａａｂｂを出力する。
示すブロック図である。この最尤復号器２３において、
ＬＰＳ（Limited Path Seledtor ）４０は、連続する仮
識別結果Ｄ３を順次遅延させて、符号間干渉長である連
続する４クロック分の仮識別結果Ｄ３を同時並列的に出
力する４つの遅延回路と、この連続する４クロック分の
仮識別結果Ｄ３をアドレスにして対応する出力データを
出力するメモリとにより構成され、これら連続する４ク
ロック分の仮識別結果Ｄ３のうちの、現時点に近い側の
３クロック分に対応してなる１系統の基準振幅値Ｃａａ
ａ〜Ｃｂｂｂと、４クロック分に対応してなる基準振幅
値Ｃａａｂｂを出力する。
【００８０】なお１系統の基準振幅値Ｃａａａ〜Ｃｂｂ
ｂにあっては、パスａａａ〜ｂｂｂにより特定される状
態に対する各基準振幅値である。ここで基準振幅値Ｃａ
ａａ〜Ｃｂｂｂにあっては、便宜上、符号ａ及びｂを用
いた添え字により示すが、必ずしも仮識別結果Ｄ３にお
ける３回のビット反転に対応する基準振幅値ではなく、
ここでは連続する４クロック分の仮識別結果Ｄ３をアド
レスにして出力される基準振幅値であることから、仮識
別結果Ｄ３にビット反転が発生していない場合には、図
６について上述した符号＊により遷移する状態に対応す
る基準振幅値に設定されることになる。また基準振幅値
Ｃａａｂｂにあっては、パスａａｂｂにより特定される
状態に対する基準振幅値である。
ｂにあっては、パスａａａ〜ｂｂｂにより特定される状
態に対する各基準振幅値である。ここで基準振幅値Ｃａ
ａａ〜Ｃｂｂｂにあっては、便宜上、符号ａ及びｂを用
いた添え字により示すが、必ずしも仮識別結果Ｄ３にお
ける３回のビット反転に対応する基準振幅値ではなく、
ここでは連続する４クロック分の仮識別結果Ｄ３をアド
レスにして出力される基準振幅値であることから、仮識
別結果Ｄ３にビット反転が発生していない場合には、図
６について上述した符号＊により遷移する状態に対応す
る基準振幅値に設定されることになる。また基準振幅値
Ｃａａｂｂにあっては、パスａａｂｂにより特定される
状態に対する基準振幅値である。
【００８１】ＬＰＳ４０は、このようにして基準振幅値
を出力するにつき、仮識別結果Ｄ３より遷移する可能性
の無い状態に対応する基準振幅値にあっては、続くブラ
ンチメトリックの計算において大きな値が得られるよう
に、所定の値を出力する。
を出力するにつき、仮識別結果Ｄ３より遷移する可能性
の無い状態に対応する基準振幅値にあっては、続くブラ
ンチメトリックの計算において大きな値が得られるよう
に、所定の値を出力する。
【００８２】またＬＰＳ４０は、仮識別結果Ｄ３がビッ
ト反転すると、このビット反転のタイミングから符号間
干渉長の分だけ遅延したタイミングで論理レベルが立ち
上がるパス選択信号Ｃｍｐを出力する。かくするにつ
き、このパス選択信号Ｃｍｐは、このビット反転のタイ
ミングで分岐したパスについて、これらのパスが合流す
るタイミングを示すものであり、メトリックの選択を指
示することになる。
ト反転すると、このビット反転のタイミングから符号間
干渉長の分だけ遅延したタイミングで論理レベルが立ち
上がるパス選択信号Ｃｍｐを出力する。かくするにつ
き、このパス選択信号Ｃｍｐは、このビット反転のタイ
ミングで分岐したパスについて、これらのパスが合流す
るタイミングを示すものであり、メトリックの選択を指
示することになる。
【００８３】またＬＰＳ４０は、連続して４回のビット
反転が発生した場合に論理レベルが立ち上がる連続ビッ
ト反転の識別信号Ｃｔを出力する。さらにＬＰＳ４０
は、仮識別結果Ｄ３を所定期間遅延させ、それぞれ前エ
ッジが正しい場合に対応するタイミングと後ろエッジが
正しい場合に対応するタイミングの基準信号ＰＲＤＡ及
びＰＲＤＢを生成し、これらの基準信号ＰＲＤＡ及びＰ
ＲＤＢを初期設定信号として出力する。
反転が発生した場合に論理レベルが立ち上がる連続ビッ
ト反転の識別信号Ｃｔを出力する。さらにＬＰＳ４０
は、仮識別結果Ｄ３を所定期間遅延させ、それぞれ前エ
ッジが正しい場合に対応するタイミングと後ろエッジが
正しい場合に対応するタイミングの基準信号ＰＲＤＡ及
びＰＲＤＢを生成し、これらの基準信号ＰＲＤＡ及びＰ
ＲＤＢを初期設定信号として出力する。
【００８４】ブランチメトリック計算回路（ＢＭＣ：Br
anch Metric Calulator ）４１は、基準振幅値Ｃａａａ
〜Ｃｂｂｂ、Ｃａａｂｂと、ディジタル再生信号ＤＲＦ
との間で次式の演算処理を実行してブランチメトリック
ＢＭａａａ〜ｂｍｂｂｂ、ＢＭａａｂｂを計算する。
anch Metric Calulator ）４１は、基準振幅値Ｃａａａ
〜Ｃｂｂｂ、Ｃａａｂｂと、ディジタル再生信号ＤＲＦ
との間で次式の演算処理を実行してブランチメトリック
ＢＭａａａ〜ｂｍｂｂｂ、ＢＭａａｂｂを計算する。
【００８５】
【数３】
【００８６】ブランチメトリック処理回路（ＡＣＳ：Ad
d-Compare-Select）４２は、ブランチメトリックＢＭａ
ａａ〜ｂｍｂｂｂ、ＢＭａａｂｂを累積して各パスのメ
トリックを計算し、さらにこのメトリックよりパスの選
択信号ＳＥＬａａ〜ＳＥＬｂｂを出力する。
d-Compare-Select）４２は、ブランチメトリックＢＭａ
ａａ〜ｂｍｂｂｂ、ＢＭａａｂｂを累積して各パスのメ
トリックを計算し、さらにこのメトリックよりパスの選
択信号ＳＥＬａａ〜ＳＥＬｂｂを出力する。
【００８７】すなわち図７は、ブランチメトリック処理
回路４２を示すブロック図である。ブランチメトリック
処理回路４２は、それぞれ合流する２つのパスに対応す
る４系統のメトリック計算回路４３ＡＡ〜４３ＢＢによ
り構成される。これらメトリック計算回路４３ＡＡ〜４
３ＢＢは、仮識別結果Ｄ３において、過去２つのビット
反転において共に前エッジのタイミングが正しいものす
るメトリック計算回路４３ＡＡ、この２つのビット反転
において、前エッジ及び後ろエッジのタイミングが正し
いものするメトリック計算回路４３ＡＢ、後ろエッジ及
び前エッジのタイミングが正しいものするメトリック計
算回路４３ＢＡ、共に後ろエッジのタイミングが正しい
ものするメトリック計算回路４３ＢＢとにより構成され
る。
回路４２を示すブロック図である。ブランチメトリック
処理回路４２は、それぞれ合流する２つのパスに対応す
る４系統のメトリック計算回路４３ＡＡ〜４３ＢＢによ
り構成される。これらメトリック計算回路４３ＡＡ〜４
３ＢＢは、仮識別結果Ｄ３において、過去２つのビット
反転において共に前エッジのタイミングが正しいものす
るメトリック計算回路４３ＡＡ、この２つのビット反転
において、前エッジ及び後ろエッジのタイミングが正し
いものするメトリック計算回路４３ＡＢ、後ろエッジ及
び前エッジのタイミングが正しいものするメトリック計
算回路４３ＢＡ、共に後ろエッジのタイミングが正しい
ものするメトリック計算回路４３ＢＢとにより構成され
る。
【００８８】このうち第１のメトリック計算回路４３Ａ
Ａは、図８に示すように、加算回路（ＡＤＤ）４５及び
遅延回路（Ｄ）４６によりブランチメトリックＢＭａａ
ａを累積加算する。メトリック計算回路４３ＡＡは、マ
ージにおいてパス選択信号Ｃｍｐが立ち上がると、この
累積加算の帰還ループに介挿したセレクタ（ＳＥＬ）４
７によりこの第１のメトリック計算回路４３ＡＡで選択
されたパスメトリックＰＭａａを加算回路４５に出力
し、マージによりこのメトリック計算回路４３ＡＡで選
択されたパスメトリックＰＭａａを基準にしてブランチ
メトリックＢＭａａａを累積加算する。
Ａは、図８に示すように、加算回路（ＡＤＤ）４５及び
遅延回路（Ｄ）４６によりブランチメトリックＢＭａａ
ａを累積加算する。メトリック計算回路４３ＡＡは、マ
ージにおいてパス選択信号Ｃｍｐが立ち上がると、この
累積加算の帰還ループに介挿したセレクタ（ＳＥＬ）４
７によりこの第１のメトリック計算回路４３ＡＡで選択
されたパスメトリックＰＭａａを加算回路４５に出力
し、マージによりこのメトリック計算回路４３ＡＡで選
択されたパスメトリックＰＭａａを基準にしてブランチ
メトリックＢＭａａａを累積加算する。
【００８９】またメトリック計算回路４３ＡＡは、同様
に、加算回路（ＡＤＤ）４８及び遅延回路（Ｄ）４９に
よりブランチメトリックＢＭｂａａを累積加算し、パス
選択信号Ｃｍｐが立ち上がると、この累積加算の帰還ル
ープに介挿したセレクタ（ＳＥＬ）５０により第３のメ
トリック計算回路４３ＢＡで選択されたパスメトリック
ＰＭｂａを加算回路４８に出力する。これによりメトリ
ック計算回路４３ＡＡは、マージによりこのメトリック
計算回路４３ＡＢで選択されたパスメトリックＰＭａｂ
を基準にしてブランチメトリックＢＭｂａａを累積加算
する。
に、加算回路（ＡＤＤ）４８及び遅延回路（Ｄ）４９に
よりブランチメトリックＢＭｂａａを累積加算し、パス
選択信号Ｃｍｐが立ち上がると、この累積加算の帰還ル
ープに介挿したセレクタ（ＳＥＬ）５０により第３のメ
トリック計算回路４３ＢＡで選択されたパスメトリック
ＰＭｂａを加算回路４８に出力する。これによりメトリ
ック計算回路４３ＡＡは、マージによりこのメトリック
計算回路４３ＡＢで選択されたパスメトリックＰＭａｂ
を基準にしてブランチメトリックＢＭｂａａを累積加算
する。
【００９０】比較回路（ＣＯＭＰ）５１は、パス選択信
号Ｃｍｐが立ち上がると、加算回路４５及び４８の出力
値を比較して比較結果を出力し、遅延回路５２は、この
比較結果を遅延回路４６及び４９によるタイミングの遅
れ分だけ遅延させてパスの選択信号ＳＥＬａａとして出
力する。セレクタ５３は、パス選択信号Ｃｍｐの立ち上
がりに対応して、この選択信号ＳＥＬａａに応じて遅延
回路４６及び４９の出力値を選択する。これによりメト
リック計算回路４３ＡＡは、ブランチメトリックを累積
して２系統のパスメトリックを生成すると共に、このパ
スメトリックを基準にしてマージのタイミングでパスを
選択し、その選択結果を出力するようになされている。
号Ｃｍｐが立ち上がると、加算回路４５及び４８の出力
値を比較して比較結果を出力し、遅延回路５２は、この
比較結果を遅延回路４６及び４９によるタイミングの遅
れ分だけ遅延させてパスの選択信号ＳＥＬａａとして出
力する。セレクタ５３は、パス選択信号Ｃｍｐの立ち上
がりに対応して、この選択信号ＳＥＬａａに応じて遅延
回路４６及び４９の出力値を選択する。これによりメト
リック計算回路４３ＡＡは、ブランチメトリックを累積
して２系統のパスメトリックを生成すると共に、このパ
スメトリックを基準にしてマージのタイミングでパスを
選択し、その選択結果を出力するようになされている。
【００９１】なお第３及び第４のメトリック計算回路４
３ＢＡ及び４３ＢＢは、セレクタ４７及び４８への入
力、加算回路４５及び４８への入力がそれぞれ対応する
パスに応じて異なる点を除いて、この第１のメトリック
計算回路４３ＡＡと同一に構成される。これによりこれ
ら第３及び第４のメトリック計算回路４３ＢＡ及び４３
ＢＢにおいても、同様に、それぞれブランチメトリック
を累積して２系統のパスメトリックを生成すると共に、
このパスメトリックを基準にしてマージのタイミングで
パスを選択し、その選択結果を出力するようになされて
いる。
３ＢＡ及び４３ＢＢは、セレクタ４７及び４８への入
力、加算回路４５及び４８への入力がそれぞれ対応する
パスに応じて異なる点を除いて、この第１のメトリック
計算回路４３ＡＡと同一に構成される。これによりこれ
ら第３及び第４のメトリック計算回路４３ＢＡ及び４３
ＢＢにおいても、同様に、それぞれブランチメトリック
を累積して２系統のパスメトリックを生成すると共に、
このパスメトリックを基準にしてマージのタイミングで
パスを選択し、その選択結果を出力するようになされて
いる。
【００９２】これに対して図９は、第２のメトリック計
算回路４３ＡＢを示すブロック図である。このメトリッ
ク計算回路４３ＡＢにおいては、他のメトリック計算回
路４３ＡＢと同様に、加算回路（ＡＤＤ）５４及び遅延
回路（Ｄ）５５によりブランチメトリックＢＭａａｂを
累積加算し、パス選択信号Ｃｍｐが立ち上がると、この
累積加算の帰還ループに介挿したセレクタ（ＳＥＬ）５
６により第１のメトリック計算回路４３ＡＡで選択され
たパスメトリックＰＭａａを加算回路５４に出力する。
これによりメトリック計算回路４３ＡＢは、マージによ
りメトリック計算回路４３ＡＡで選択されたパスメトリ
ックＰＭａａを基準にしてブランチメトリックＢＭａａ
ｂを累積加算する。
算回路４３ＡＢを示すブロック図である。このメトリッ
ク計算回路４３ＡＢにおいては、他のメトリック計算回
路４３ＡＢと同様に、加算回路（ＡＤＤ）５４及び遅延
回路（Ｄ）５５によりブランチメトリックＢＭａａｂを
累積加算し、パス選択信号Ｃｍｐが立ち上がると、この
累積加算の帰還ループに介挿したセレクタ（ＳＥＬ）５
６により第１のメトリック計算回路４３ＡＡで選択され
たパスメトリックＰＭａａを加算回路５４に出力する。
これによりメトリック計算回路４３ＡＢは、マージによ
りメトリック計算回路４３ＡＡで選択されたパスメトリ
ックＰＭａａを基準にしてブランチメトリックＢＭａａ
ｂを累積加算する。
【００９３】またメトリック計算回路４３ＡＢは、加算
回路（ＡＤＤ）５７及び遅延回路（Ｄ）５８によりブラ
ンチメトリックＢＭｂａｂを累積加算し、パス選択信号
Ｃｍｐが立ち上がると、この累積加算の帰還ループに介
挿したセレクタ（ＳＥＬ）５９により第３のメトリック
計算回路４３ＢＡで選択されたパスメトリックＰＭｂａ
を加算回路５７に出力する。これによりメトリック計算
回路４３ＡＢは、マージによりメトリック計算回路４３
ＢＡで選択されたパスメトリックＰＭｂａを基準にして
ブランチメトリックＢＭｂａｂを累積加算する。
回路（ＡＤＤ）５７及び遅延回路（Ｄ）５８によりブラ
ンチメトリックＢＭｂａｂを累積加算し、パス選択信号
Ｃｍｐが立ち上がると、この累積加算の帰還ループに介
挿したセレクタ（ＳＥＬ）５９により第３のメトリック
計算回路４３ＢＡで選択されたパスメトリックＰＭｂａ
を加算回路５７に出力する。これによりメトリック計算
回路４３ＡＢは、マージによりメトリック計算回路４３
ＢＡで選択されたパスメトリックＰＭｂａを基準にして
ブランチメトリックＢＭｂａｂを累積加算する。
【００９４】比較回路（ＣＯＭＰ）６０は、パス選択信
号Ｃｍｐが立ち上がると、加算回路５４及び５７の出力
値を比較して比較結果を出力し、遅延回路６１は、この
比較結果を遅延回路５５及び５８によるタイミングの遅
れ分だけ遅延させてパスの選択信号ＳＥＬａｂとして出
力する。セレクタ６２は、パス選択信号Ｃｍｐの立ち上
がりに対応して、この選択信号ＳＥＬａｂに応じて遅延
回路５５及び６１の出力値を選択する。これによりメト
リック計算回路４３ＡＢは、ブランチメトリックを累積
して２系統のパスメトリックを生成すると共に、このパ
スメトリックを基準にしてマージのタイミングでパスを
選択し、その選択結果を出力するようになされている。
号Ｃｍｐが立ち上がると、加算回路５４及び５７の出力
値を比較して比較結果を出力し、遅延回路６１は、この
比較結果を遅延回路５５及び５８によるタイミングの遅
れ分だけ遅延させてパスの選択信号ＳＥＬａｂとして出
力する。セレクタ６２は、パス選択信号Ｃｍｐの立ち上
がりに対応して、この選択信号ＳＥＬａｂに応じて遅延
回路５５及び６１の出力値を選択する。これによりメト
リック計算回路４３ＡＢは、ブランチメトリックを累積
して２系統のパスメトリックを生成すると共に、このパ
スメトリックを基準にしてマージのタイミングでパスを
選択し、その選択結果を出力するようになされている。
【００９５】さらにメトリック計算回路４３ＡＢは、加
算回路（ＡＤＤ）６３において、ブランチメトリックＢ
ＭａａｂｂとパスメトリックＰＭａａとを加算し、連続
したビット反転の識別信号Ｃｔが立ち上がると、加算回
路５４及び遅延回路５５間に介挿したセレクタ（ＳＥ
Ｌ）６４の接点の切り換えにより、この加算回路６３の
出力値を累積加算ループにセットする。これによりメト
リック計算回路４３ＡＢは、１クロック周期でビット反
転が４回連続した場合には、他のメトリック計算回路と
同様に、１系統の基準振幅値Ｃａａａ〜Ｃｂｂｂに対応
するパスメトリックを処理して選択信号ＳＥＬａｂ及び
パスメトリックＰＭａｂを出力した後、残りの基準振幅
値Ｃａａｂｂに対応するブランチメトリックＢＭａａｂ
ｂとパスメトリックＰＭａａとによりパスメトリックを
更新するようになされている。
算回路（ＡＤＤ）６３において、ブランチメトリックＢ
ＭａａｂｂとパスメトリックＰＭａａとを加算し、連続
したビット反転の識別信号Ｃｔが立ち上がると、加算回
路５４及び遅延回路５５間に介挿したセレクタ（ＳＥ
Ｌ）６４の接点の切り換えにより、この加算回路６３の
出力値を累積加算ループにセットする。これによりメト
リック計算回路４３ＡＢは、１クロック周期でビット反
転が４回連続した場合には、他のメトリック計算回路と
同様に、１系統の基準振幅値Ｃａａａ〜Ｃｂｂｂに対応
するパスメトリックを処理して選択信号ＳＥＬａｂ及び
パスメトリックＰＭａｂを出力した後、残りの基準振幅
値Ｃａａｂｂに対応するブランチメトリックＢＭａａｂ
ｂとパスメトリックＰＭａａとによりパスメトリックを
更新するようになされている。
【００９６】パスメモリユニット（ＰＭＵ：Path Memor
y unit）７０は、ブランチメトリック処理回路４２より
出力される選択信号ＳＥＬａａ〜ＳＥＬｂｂを基準にし
て仮識別結果Ｄ３による基準信号ＰＲＤＡ及びＰＲＤＢ
を承継し、これにより復号出力Ｄ１を出力する。
y unit）７０は、ブランチメトリック処理回路４２より
出力される選択信号ＳＥＬａａ〜ＳＥＬｂｂを基準にし
て仮識別結果Ｄ３による基準信号ＰＲＤＡ及びＰＲＤＢ
を承継し、これにより復号出力Ｄ１を出力する。
【００９７】すなわち図１０に示すように、パスメモリ
ユニット７０は、各パスに対応するセレクタ群７１ＡＡ
〜７１ＢＢと、各セレクタ群７１ＡＡ〜７１ＢＢに対応
するシフトレジスタ群（ＳＲ（ａａ）〜ＳＲ（ｂｂ））
７２ＡＡ〜７２ＢＢとにより構成され、それぞれ対応す
る履歴を承継して復号出力Ｄ１を生成する。
ユニット７０は、各パスに対応するセレクタ群７１ＡＡ
〜７１ＢＢと、各セレクタ群７１ＡＡ〜７１ＢＢに対応
するシフトレジスタ群（ＳＲ（ａａ）〜ＳＲ（ｂｂ））
７２ＡＡ〜７２ＢＢとにより構成され、それぞれ対応す
る履歴を承継して復号出力Ｄ１を生成する。
【００９８】図１１は、このうちの第１のセレクタ群７
１ＡＡ及びシフトレジスタ群７２ＡＡを示すブロック図
である。ここでシフトレジスタ群７２ＡＡは、所定段数
（パスがマージする以上の段数であり、一般的には１６
〜３２ビットに相当する段数である）のラッチ（Ｄ）７
３Ａ〜７３Ｎが直列に配列され、セレクタ群７１ＡＡ
は、これらラッチ７３Ａ〜７３Ｎ間に、前段のラッチに
ラッチされた履歴、又は第３のシフトレジスタ群７２Ｂ
Ａの対応するラッチでラッチされた履歴を続くラッチに
選択出力するセレクタ（ＳＥＬ）７４Ａ〜７４Ｍを配置
して構成される。
１ＡＡ及びシフトレジスタ群７２ＡＡを示すブロック図
である。ここでシフトレジスタ群７２ＡＡは、所定段数
（パスがマージする以上の段数であり、一般的には１６
〜３２ビットに相当する段数である）のラッチ（Ｄ）７
３Ａ〜７３Ｎが直列に配列され、セレクタ群７１ＡＡ
は、これらラッチ７３Ａ〜７３Ｎ間に、前段のラッチに
ラッチされた履歴、又は第３のシフトレジスタ群７２Ｂ
Ａの対応するラッチでラッチされた履歴を続くラッチに
選択出力するセレクタ（ＳＥＬ）７４Ａ〜７４Ｍを配置
して構成される。
【００９９】ここで各セレクタ（ＳＥＬ）７４Ａ〜７４
Ｍは、パス選択信号Ｃｍｐが立ち上がると、選択信号Ｓ
ＥＬａａに応じて、第３のシフトレジスタ群７２ＢＡに
よる履歴又は前段のラッチにラッチされた履歴を続くラ
ッチに出力するのに対し、パス選択信号Ｃｍｐが立ち下
がっている場合には、前段のラッチにラッチされた履歴
を続くラッチに出力する。
Ｍは、パス選択信号Ｃｍｐが立ち上がると、選択信号Ｓ
ＥＬａａに応じて、第３のシフトレジスタ群７２ＢＡに
よる履歴又は前段のラッチにラッチされた履歴を続くラ
ッチに出力するのに対し、パス選択信号Ｃｍｐが立ち下
がっている場合には、前段のラッチにラッチされた履歴
を続くラッチに出力する。
【０１００】また初段のラッチ７３Ａは、ＬＰＳ４０よ
り出力される基準信号ＰＲＤＡ及びＰＲＤＢのうちの、
前エッジが正しい場合に対応する基準信号ＰＲＤＡを初
期設定値として入力するのに対し、最終段のラッチ７３
Ｎは、復号出力Ｄ１を出力する。
り出力される基準信号ＰＲＤＡ及びＰＲＤＢのうちの、
前エッジが正しい場合に対応する基準信号ＰＲＤＡを初
期設定値として入力するのに対し、最終段のラッチ７３
Ｎは、復号出力Ｄ１を出力する。
【０１０１】かくするにつき第２のセレクタ群７１ＡＢ
及びシフトレジスタ群７２ＡＢは、同様の構成におい
て、各セレクタ７４Ａ〜７４Ｍが、第１のシフトレジス
タ群７２ＡＡによる履歴、第３のシフトレジスタ群７２
ＢＡによる履歴を続くラッチに選択出力するように構成
されて、パス選択信号Ｃｍｐが立ち上がると、選択信号
ＳＥＬａａに応じて、これらシフトレジスタ群７２ＡＡ
又は７２ＢＡによる履歴を続くラッチに出力するのに対
し、パス選択信号Ｃｍｐが立ち下がっていると、単に履
歴をシフトさせ、これにより同様にして復号結果Ｄ１を
生成する。
及びシフトレジスタ群７２ＡＢは、同様の構成におい
て、各セレクタ７４Ａ〜７４Ｍが、第１のシフトレジス
タ群７２ＡＡによる履歴、第３のシフトレジスタ群７２
ＢＡによる履歴を続くラッチに選択出力するように構成
されて、パス選択信号Ｃｍｐが立ち上がると、選択信号
ＳＥＬａａに応じて、これらシフトレジスタ群７２ＡＡ
又は７２ＢＡによる履歴を続くラッチに出力するのに対
し、パス選択信号Ｃｍｐが立ち下がっていると、単に履
歴をシフトさせ、これにより同様にして復号結果Ｄ１を
生成する。
【０１０２】また第３のセレクタ群７１ＢＡ及びシフト
レジスタ群７２ＢＡは、同様の構成において、各セレク
タ７４Ａ〜７４Ｍが、第２のシフトレジスタ群７２ＡＢ
による履歴、第１のシフトレジスタ群７２ＢＢによる履
歴を続くラッチに選択出力するように構成されて、パス
選択信号Ｃｍｐが立ち上がると、選択信号ＳＥＬｂａに
応じて、これらシフトレジスタ群７２ＡＢ又は７２ＢＢ
による履歴を続くラッチに出力するのに対し、パス選択
信号Ｃｍｐが立ち下がっていると、単に履歴をシフトさ
せ、これにより同様にして復号結果Ｄ１を生成する。
レジスタ群７２ＢＡは、同様の構成において、各セレク
タ７４Ａ〜７４Ｍが、第２のシフトレジスタ群７２ＡＢ
による履歴、第１のシフトレジスタ群７２ＢＢによる履
歴を続くラッチに選択出力するように構成されて、パス
選択信号Ｃｍｐが立ち上がると、選択信号ＳＥＬｂａに
応じて、これらシフトレジスタ群７２ＡＢ又は７２ＢＢ
による履歴を続くラッチに出力するのに対し、パス選択
信号Ｃｍｐが立ち下がっていると、単に履歴をシフトさ
せ、これにより同様にして復号結果Ｄ１を生成する。
【０１０３】さらに第４のセレクタ群７１ＢＢ及びシフ
トレジスタ群７２ＢＢは、同様の構成において、各セレ
クタ７４Ａ〜７４Ｍが、第２のシフトレジスタ群７２Ａ
Ｂによる履歴、自己が保持する履歴を続くラッチに選択
出力するように構成されて、パス選択信号Ｃｍｐが立ち
上がると、選択信号ＳＥＬｂｂに応じて、これら履歴を
続くラッチに出力するのに対し、パス選択信号Ｃｍｐが
立ち下がっていると、単に履歴をシフトさせ、これによ
り同様にして復号結果Ｄ１を生成する。
トレジスタ群７２ＢＢは、同様の構成において、各セレ
クタ７４Ａ〜７４Ｍが、第２のシフトレジスタ群７２Ａ
Ｂによる履歴、自己が保持する履歴を続くラッチに選択
出力するように構成されて、パス選択信号Ｃｍｐが立ち
上がると、選択信号ＳＥＬｂｂに応じて、これら履歴を
続くラッチに出力するのに対し、パス選択信号Ｃｍｐが
立ち下がっていると、単に履歴をシフトさせ、これによ
り同様にして復号結果Ｄ１を生成する。
【０１０４】（１−２）第１の実施の形態の動作 以上の構成において、再生装置２１において（図１）、
例えばハードディスク等の記録媒体より再生された再生
信号ＲＦは、２値化により識別可能に、またクロックを
再生可能に再生等化器２４により等化された後、２値化
回路３により２値化され、その結果得られる２値化信号
Ｓ２がＰＬＬ回路４に入力され、ここでクロックＣＫが
再生される。
例えばハードディスク等の記録媒体より再生された再生
信号ＲＦは、２値化により識別可能に、またクロックを
再生可能に再生等化器２４により等化された後、２値化
回路３により２値化され、その結果得られる２値化信号
Ｓ２がＰＬＬ回路４に入力され、ここでクロックＣＫが
再生される。
【０１０５】さらに２値化信号Ｓ２は、仮識別器２２に
おいて（図２及び図３）、クロックＣＫの生成基準側の
エッジを基準にして順次ラッチされ、これにより再生装
置２１では、ほぼ１クロックの識別誤差により入力信号
である再生信号ＲＦを識別して仮識別結果Ｄ２が生成さ
れる。
おいて（図２及び図３）、クロックＣＫの生成基準側の
エッジを基準にして順次ラッチされ、これにより再生装
置２１では、ほぼ１クロックの識別誤差により入力信号
である再生信号ＲＦを識別して仮識別結果Ｄ２が生成さ
れる。
【０１０６】これにより再生装置２１においては、充分
な振幅余裕、位相余裕により再生信号ＲＦを仮識別する
ことができ、その分簡易かつ確実に最終的な識別結果Ｄ
１を検出することができる。
な振幅余裕、位相余裕により再生信号ＲＦを仮識別する
ことができ、その分簡易かつ確実に最終的な識別結果Ｄ
１を検出することができる。
【０１０７】さらに２値化信号Ｓ２は、この仮識別器２
２の孤立波形検出回路２７において、仮識別結果Ｄ２の
生成に供したタイミングより１／２クロック周期だけず
れたタイミングにより順次ラッチされた後、連続する３
クロックのラッチ結果の論理レベルがアンド回路３２及
び３５により判定され、これにより再生信号ＲＦより１
クロックの期間の間だけ論理レベルが反転するタイミン
グが検出され、先の仮識別結果Ｄ２を補正してなる仮識
別結果Ｄ３がゲート回路３６より出力される（図４）。
２の孤立波形検出回路２７において、仮識別結果Ｄ２の
生成に供したタイミングより１／２クロック周期だけず
れたタイミングにより順次ラッチされた後、連続する３
クロックのラッチ結果の論理レベルがアンド回路３２及
び３５により判定され、これにより再生信号ＲＦより１
クロックの期間の間だけ論理レベルが反転するタイミン
グが検出され、先の仮識別結果Ｄ２を補正してなる仮識
別結果Ｄ３がゲート回路３６より出力される（図４）。
【０１０８】これにより再生装置２１においては、１ク
ロックの識別誤差により再生信号ＲＦを識別して仮識別
結果Ｄ３を生成する場合において、再生信号ＲＦの位相
がジッター等により大きく変化した場合でも、再生信号
ＲＦを正しく仮識別することができる。
ロックの識別誤差により再生信号ＲＦを識別して仮識別
結果Ｄ３を生成する場合において、再生信号ＲＦの位相
がジッター等により大きく変化した場合でも、再生信号
ＲＦを正しく仮識別することができる。
【０１０９】これに対して再生信号ＲＦにおいては、再
生等化器２４より等化された後、アナログディジタル変
換回路５によりアナログディジタル変換処理されてディ
ジタル再生信号に変換され、このディジタル再生信号が
再生等化器２５によりナイキャスト等化されてＥＰＦ４
による等化信号であるディジタル再生信号ＤＲＦが生成
される。
生等化器２４より等化された後、アナログディジタル変
換回路５によりアナログディジタル変換処理されてディ
ジタル再生信号に変換され、このディジタル再生信号が
再生等化器２５によりナイキャスト等化されてＥＰＦ４
による等化信号であるディジタル再生信号ＤＲＦが生成
される。
【０１１０】このディジタル再生信号ＤＲＦは、最尤復
号器２３において、仮識別結果Ｄ３に基づいて、ディジ
タル再生信号ＤＲＦの取り得る状態遷移が制限され、該
制限した状態遷移の中から最も確からしい状態遷移を検
出して識別結果Ｄ１が生成される。
号器２３において、仮識別結果Ｄ３に基づいて、ディジ
タル再生信号ＤＲＦの取り得る状態遷移が制限され、該
制限した状態遷移の中から最も確からしい状態遷移を検
出して識別結果Ｄ１が生成される。
【０１１１】すなわち最尤復号器２３において（図
６）、仮識別結果Ｄ３は、ＬＰＳ４０に入力され、ここ
で連続する４クロックの識別結果に応じて各パスに対応
する基準振幅値Ｃａａａ〜Ｃｂｂｂ、Ｃａａｂｂが順次
生成され、各振幅基準値Ｃａａａ〜Ｃｂｂｂ、Ｃａａｂ
ｂに対するディジタル再生信号ＤＲＦの距離であるブラ
ンチメトリックＢＭａａａ〜ＢＭｂｂｂ、ＢＭａａｂｂ
が続くブランチメトリック処理回路４１で計算される。
６）、仮識別結果Ｄ３は、ＬＰＳ４０に入力され、ここ
で連続する４クロックの識別結果に応じて各パスに対応
する基準振幅値Ｃａａａ〜Ｃｂｂｂ、Ｃａａｂｂが順次
生成され、各振幅基準値Ｃａａａ〜Ｃｂｂｂ、Ｃａａｂ
ｂに対するディジタル再生信号ＤＲＦの距離であるブラ
ンチメトリックＢＭａａａ〜ＢＭｂｂｂ、ＢＭａａｂｂ
が続くブランチメトリック処理回路４１で計算される。
【０１１２】これら続くブランチメトリック処理回路４
２において（図７）、ブランチメトリックＢＭａａａ〜
ＢＭｂｂｂ、ＢＭａａｂｂは、合流するパス毎に、各メ
トリック計算回路４３ＡＡ〜４３ＢＢに入力され、各メ
トリック計算回路４３ＡＡ〜４３ＢＢにおける加算回路
４５及び遅延回路４６による累積加算により、また加算
回路４８及び遅延回路４９による累積加算により（図
８）、ブランチメトリックが累積加算されてパスメトリ
ックが計算され、識別結果Ｄ３におけるビット反転より
４クロック分だけ経過してパスが合流（マージ）するタ
イミングで比較回路５１によりパスメトリックが比較さ
れる。
２において（図７）、ブランチメトリックＢＭａａａ〜
ＢＭｂｂｂ、ＢＭａａｂｂは、合流するパス毎に、各メ
トリック計算回路４３ＡＡ〜４３ＢＢに入力され、各メ
トリック計算回路４３ＡＡ〜４３ＢＢにおける加算回路
４５及び遅延回路４６による累積加算により、また加算
回路４８及び遅延回路４９による累積加算により（図
８）、ブランチメトリックが累積加算されてパスメトリ
ックが計算され、識別結果Ｄ３におけるビット反転より
４クロック分だけ経過してパスが合流（マージ）するタ
イミングで比較回路５１によりパスメトリックが比較さ
れる。
【０１１３】これにより最尤復号器２３においては、マ
ージしたパスのうちの何れのパスが確からしか判定さ
れ、この判定結果が選択信号ＳＥＬａａ〜ＳＥＬｂｂと
して続くパスメモリユニット７０に出力され、またこの
選択されたパスメトリックがセレクタ４７、５０により
ブランチメトリックの累積加算基準としてセットされ
る。
ージしたパスのうちの何れのパスが確からしか判定さ
れ、この判定結果が選択信号ＳＥＬａａ〜ＳＥＬｂｂと
して続くパスメモリユニット７０に出力され、またこの
選択されたパスメトリックがセレクタ４７、５０により
ブランチメトリックの累積加算基準としてセットされ
る。
【０１１４】このとき最尤復号器２３においては、１ク
ロックの識別誤差を有する仮識別結果Ｄ３を基準にし
て、この仮識別結果Ｄ３の連続する３クロック分の論理
レベルに応じて１系統の基準振幅値Ｃａａａ〜Ｃｂｂｂ
を生成し、これら１系統の基準振幅値Ｃａａａ〜Ｃｂｂ
ｂからのディジタル再生信号ＤＲＦの距離を検出してブ
ランチメトリックを計算した後、パスメトリックを計算
する。これにより最尤復号器２３は、取り得ることの無
い状態遷移を除外して、これらディジタル再生信号ＤＲ
Ｆの取り得る状態遷移を制限し、全体として４系統のメ
トリック計算回路によりパスメトリックを計算して最尤
判定することができ、さらに続くパスメモリについても
４系統により処理することができる。従ってその分簡易
な構成によりディジタル再生信号ＤＲＦを最尤復号する
ことができる。
ロックの識別誤差を有する仮識別結果Ｄ３を基準にし
て、この仮識別結果Ｄ３の連続する３クロック分の論理
レベルに応じて１系統の基準振幅値Ｃａａａ〜Ｃｂｂｂ
を生成し、これら１系統の基準振幅値Ｃａａａ〜Ｃｂｂ
ｂからのディジタル再生信号ＤＲＦの距離を検出してブ
ランチメトリックを計算した後、パスメトリックを計算
する。これにより最尤復号器２３は、取り得ることの無
い状態遷移を除外して、これらディジタル再生信号ＤＲ
Ｆの取り得る状態遷移を制限し、全体として４系統のメ
トリック計算回路によりパスメトリックを計算して最尤
判定することができ、さらに続くパスメモリについても
４系統により処理することができる。従ってその分簡易
な構成によりディジタル再生信号ＤＲＦを最尤復号する
ことができる。
【０１１５】またこのときこれら１系統の基準振幅値Ｃ
ａａａ〜Ｃｂｂｂのうち、遷移する可能性の無いパスに
ついては、ブランチメトリックが大きな値となるように
設定することにより、１つのビット反転によるパスの分
岐が４クロック後に合流するまでの間で、３回のビット
反転が発生した場合でも、仮識別結果Ｄ３を基準にして
ディジタル再生信号ＤＲＦを正しく最尤復号することが
できる。
ａａａ〜Ｃｂｂｂのうち、遷移する可能性の無いパスに
ついては、ブランチメトリックが大きな値となるように
設定することにより、１つのビット反転によるパスの分
岐が４クロック後に合流するまでの間で、３回のビット
反転が発生した場合でも、仮識別結果Ｄ３を基準にして
ディジタル再生信号ＤＲＦを正しく最尤復号することが
できる。
【０１１６】またさらに仮識別結果Ｄ３の連続する４ク
ロック分の論理レベルにより、連続するビット反転にお
いて、前エッジ、前エッジ、後ろエッジ、後ろエッジが
正しいものとするパスについての基準振幅値Ｃａａｂｂ
を別途生成し（図６及び図９）、この基準振幅値Ｃａａ
ｂｂについてブランチメトリックＢＭａａｂｂを計算
し、このようなビット反転が連続した場合には、対応す
るパスの判定を待ってこのブランチメトリックＢＭａａ
ｂｂで対応するパスメトリックを更新することにより、
ディジタル再生信号ＤＲＦが連続したビット反転を許容
する符号化方式による場合でも、正しく最尤復号するこ
とができる。
ロック分の論理レベルにより、連続するビット反転にお
いて、前エッジ、前エッジ、後ろエッジ、後ろエッジが
正しいものとするパスについての基準振幅値Ｃａａｂｂ
を別途生成し（図６及び図９）、この基準振幅値Ｃａａ
ｂｂについてブランチメトリックＢＭａａｂｂを計算
し、このようなビット反転が連続した場合には、対応す
るパスの判定を待ってこのブランチメトリックＢＭａａ
ｂｂで対応するパスメトリックを更新することにより、
ディジタル再生信号ＤＲＦが連続したビット反転を許容
する符号化方式による場合でも、正しく最尤復号するこ
とができる。
【０１１７】かくするにつき、最尤復号器２３において
は、このようにして検出された選択信号ＳＥＬａａ〜Ｓ
ＥＬｂｂにより、続くパスメモリユニット７０において
（図１０及び図１１）、対応する仮識別結果ＰＲＤＡ、
ＰＲＤＢによる履歴が順次承継されて復号結果Ｄ１が生
成される。
は、このようにして検出された選択信号ＳＥＬａａ〜Ｓ
ＥＬｂｂにより、続くパスメモリユニット７０において
（図１０及び図１１）、対応する仮識別結果ＰＲＤＡ、
ＰＲＤＢによる履歴が順次承継されて復号結果Ｄ１が生
成される。
【０１１８】（１−３）第１の実施の形態の効果 以上の構成によれば、１クロックの識別誤差により再生
信号ＲＦを仮識別し、再生信号ＲＦより１クロックの期
間の間だけ論理レベルが反転するタイミングを検出して
仮識別結果Ｄ２を補正した後、この仮識別結果Ｄ３に基
づいてディジタル再生信号ＤＲＦの取り得る状態遷移を
制限して処理することにより、１クロックの期間だけビ
ット反転するような符号化方式による場合であっても、
簡易な構成で最尤復号することができる。
信号ＲＦを仮識別し、再生信号ＲＦより１クロックの期
間の間だけ論理レベルが反転するタイミングを検出して
仮識別結果Ｄ２を補正した後、この仮識別結果Ｄ３に基
づいてディジタル再生信号ＤＲＦの取り得る状態遷移を
制限して処理することにより、１クロックの期間だけビ
ット反転するような符号化方式による場合であっても、
簡易な構成で最尤復号することができる。
【０１１９】すなわち仮識別結果Ｄ３における論理レベ
ルの反転に対応するディジタル再生信号ＤＲＦの状態遷
移と、仮識別結果Ｄ３における論理レベルの反転を１ク
ロック周期だけ遅延させたタイミングにおけるディジタ
ル再生信号ＤＲＦの状態遷移とに、ディジタル再生信号
ＤＲＦの取り得る状態遷移を制限して処理することによ
り、従来に比してメトリック計算回路等の構成をほぼ１
／２に低減することができる。
ルの反転に対応するディジタル再生信号ＤＲＦの状態遷
移と、仮識別結果Ｄ３における論理レベルの反転を１ク
ロック周期だけ遅延させたタイミングにおけるディジタ
ル再生信号ＤＲＦの状態遷移とに、ディジタル再生信号
ＤＲＦの取り得る状態遷移を制限して処理することによ
り、従来に比してメトリック計算回路等の構成をほぼ１
／２に低減することができる。
【０１２０】またディジタル再生信号ＤＲＦの符号間干
渉長ｎ（４）に対して、仮識別結果Ｄ３の連続するｎ−
１（３）ビットに対応する基準振幅値Ｃａａａ〜Ｃｂｂ
ｂからの距離ＢＭａａａ〜ＢＭｂｂｂを累積して１系統
の確からしさＢＭａａ〜ＢＭｂｂを計算して確からしさ
の判定結果である選択信号ＳＥＬａａ〜ＳＥＬｂｂを出
力し、仮識別結果Ｄ３の連続するｎビットが前エッジ、
前エッジ、後ろエッジ、後ろエッジが正しい場合である
所定の論理レベルａａｂｂの場合に対応する基準振幅値
Ｃａａｂｂからの距離ＢＭａａｂｂにより先の１系統の
確からしさＭａａ〜ＢＭｂｂの対応する確からしさＭａ
ｂを更新することにより、メトリック計算回路等の構成
をほぼ１／２に低減した場合であっても、１クロックの
期間だけビット反転するような符号化方式による記録符
号を確実に復号することができる。
渉長ｎ（４）に対して、仮識別結果Ｄ３の連続するｎ−
１（３）ビットに対応する基準振幅値Ｃａａａ〜Ｃｂｂ
ｂからの距離ＢＭａａａ〜ＢＭｂｂｂを累積して１系統
の確からしさＢＭａａ〜ＢＭｂｂを計算して確からしさ
の判定結果である選択信号ＳＥＬａａ〜ＳＥＬｂｂを出
力し、仮識別結果Ｄ３の連続するｎビットが前エッジ、
前エッジ、後ろエッジ、後ろエッジが正しい場合である
所定の論理レベルａａｂｂの場合に対応する基準振幅値
Ｃａａｂｂからの距離ＢＭａａｂｂにより先の１系統の
確からしさＭａａ〜ＢＭｂｂの対応する確からしさＭａ
ｂを更新することにより、メトリック計算回路等の構成
をほぼ１／２に低減した場合であっても、１クロックの
期間だけビット反転するような符号化方式による記録符
号を確実に復号することができる。
【０１２１】（２）第２の実施の形態 この第２の実施の形態においては、ＥＥＰＲ４を適用し
て再生信号を最尤判定する。なおこの第２の実施の形態
においては、図１について上述した再生装置２１に対し
て、再生等化器２４、２５、最尤復号器の構成が異なる
点を除いて同一の構成であることにより、この実施の形
態では重複した説明は省略する。
て再生信号を最尤判定する。なおこの第２の実施の形態
においては、図１について上述した再生装置２１に対し
て、再生等化器２４、２５、最尤復号器の構成が異なる
点を除いて同一の構成であることにより、この実施の形
態では重複した説明は省略する。
【０１２２】すなわち図１２は、この実施の形態に係る
最尤復号器８０を示すブロック図である。この最尤復号
器８０は、ＥＥＰＲ４による等化信号としてのディジタ
ル再生信号ＤＲＦが入力される。最尤復号器８０は、第
１の実施の形態に係る最尤復号器２３と同様に、仮識別
結果Ｄ３に基づいて、ディジタル再生信号ＤＲＦの取り
得る状態遷移を制限し、この制限した状態遷移の中から
最も確からしい状態遷移を検出してディジタル再生信号
ＤＲＦの識別結果を出力する。これによりこの実施の形
態においても、簡易な構成により、また１クロックだけ
のビット反転を許容するような符号化方式によっても、
ディジタル再生信号ＤＲＦを復号できるようになされて
いる。
最尤復号器８０を示すブロック図である。この最尤復号
器８０は、ＥＥＰＲ４による等化信号としてのディジタ
ル再生信号ＤＲＦが入力される。最尤復号器８０は、第
１の実施の形態に係る最尤復号器２３と同様に、仮識別
結果Ｄ３に基づいて、ディジタル再生信号ＤＲＦの取り
得る状態遷移を制限し、この制限した状態遷移の中から
最も確からしい状態遷移を検出してディジタル再生信号
ＤＲＦの識別結果を出力する。これによりこの実施の形
態においても、簡易な構成により、また１クロックだけ
のビット反転を許容するような符号化方式によっても、
ディジタル再生信号ＤＲＦを復号できるようになされて
いる。
【０１２３】ここでディジタル再生信号ＤＲＦは、符号
間干渉長が５であり、仮識別結果Ｄ３のビット反転に対
応してパスが分岐し、５クロック目に合流することにな
る。またｄの制限が無い符号化方式による場合には、こ
の５クロックの期間の間で、最大で５回論理レベルが反
転することになる。
間干渉長が５であり、仮識別結果Ｄ３のビット反転に対
応してパスが分岐し、５クロック目に合流することにな
る。またｄの制限が無い符号化方式による場合には、こ
の５クロックの期間の間で、最大で５回論理レベルが反
転することになる。
【０１２４】これによりこの場合、第１の実施の形態に
係る最尤復号器２３と同様にディジタル再生信号ＤＲＦ
を処理して、８個のメトリック処理回路、パスメモリに
よりディジタル再生信号ＤＲＦを復号する。
係る最尤復号器２３と同様にディジタル再生信号ＤＲＦ
を処理して、８個のメトリック処理回路、パスメモリに
よりディジタル再生信号ＤＲＦを復号する。
【０１２５】すなわちＬＰＳ８１は、第１の実施の形態
について上述したＬＰＳ４０と同様にして、仮識別結果
Ｄ３の連続する４ビットに対応する１系統の基準振幅値
Ｃａａａａ〜Ｃｂｂｂｂと、仮識別結果Ｄ３の連続する
５ビットに対応する基準振幅値Ｃａａｂｂｂを出力す
る。なおここで１系統の基準振幅値Ｃａａａａ〜Ｃｂｂ
ｂｂは、パスａａａａ、ｂａａａ、ａａａｂ、ｂａａ
ｂ、ａａｂａ、ｂａｂａ、ａｂａａ、ｂｂａａ、ａａｂ
ｂ、ｂａｂｂ、ａｂｂａ、ｂｂｂａ、ａｂａｂ、ｂｂａ
ｂ、ａｂｂｂ、ｂｂｂｂに対応する基準振幅値である。
また基準振幅値Ｃａａｂｂｂは、仮識別結果Ｄ３におけ
るビット反転が前エッジ、前エッジ、後ろエッジ、後ろ
エッジ、後ろエッジが正しいものとした場合の基準振幅
値である。
について上述したＬＰＳ４０と同様にして、仮識別結果
Ｄ３の連続する４ビットに対応する１系統の基準振幅値
Ｃａａａａ〜Ｃｂｂｂｂと、仮識別結果Ｄ３の連続する
５ビットに対応する基準振幅値Ｃａａｂｂｂを出力す
る。なおここで１系統の基準振幅値Ｃａａａａ〜Ｃｂｂ
ｂｂは、パスａａａａ、ｂａａａ、ａａａｂ、ｂａａ
ｂ、ａａｂａ、ｂａｂａ、ａｂａａ、ｂｂａａ、ａａｂ
ｂ、ｂａｂｂ、ａｂｂａ、ｂｂｂａ、ａｂａｂ、ｂｂａ
ｂ、ａｂｂｂ、ｂｂｂｂに対応する基準振幅値である。
また基準振幅値Ｃａａｂｂｂは、仮識別結果Ｄ３におけ
るビット反転が前エッジ、前エッジ、後ろエッジ、後ろ
エッジ、後ろエッジが正しいものとした場合の基準振幅
値である。
【０１２６】またＬＰＳ８１は、仮識別結果Ｄ３におけ
るビット反転に対応するパスのマージを示すパス選択信
号Ｃｍｐ、連続して５回のビット反転が発生した場合に
論理レベルが立ち上がる連続ビット反転の識別信号Ｃ
ｔ、それぞれ前エッジが正しい場合に対応するタイミン
グと後ろエッジが正しい場合に対応するタイミングの基
準信号ＰＲＤＡ及びＰＲＤＢを出力する。
るビット反転に対応するパスのマージを示すパス選択信
号Ｃｍｐ、連続して５回のビット反転が発生した場合に
論理レベルが立ち上がる連続ビット反転の識別信号Ｃ
ｔ、それぞれ前エッジが正しい場合に対応するタイミン
グと後ろエッジが正しい場合に対応するタイミングの基
準信号ＰＲＤＡ及びＰＲＤＢを出力する。
【０１２７】ブランチメトリック計算回路８２は、これ
ら基準振幅値Ｃａａａａ〜Ｃｂｂｂｂ、Ｃａａｂｂｂか
らディジタル再生信号ＤＲＦの距離であるブランチメト
リックＢＭａａａａ〜ＢＭｂｂｂｂ、ＢＭａａｂｂｂを
計算して出力する。なおこの計算は、次式により表され
る。
ら基準振幅値Ｃａａａａ〜Ｃｂｂｂｂ、Ｃａａｂｂｂか
らディジタル再生信号ＤＲＦの距離であるブランチメト
リックＢＭａａａａ〜ＢＭｂｂｂｂ、ＢＭａａｂｂｂを
計算して出力する。なおこの計算は、次式により表され
る。
【０１２８】
【数４】
【０１２９】
【数５】
【０１３０】ブランチメトリック処理回路８３は、これ
らブランチメトリックＢＭａａａａ〜ＢＭｂｂｂｂ、Ｂ
Ｍａａｂｂｂを処理してパスの選択信号ＳＥＬａａａ〜
ＳＥＬｂｂｂを出力する。
らブランチメトリックＢＭａａａａ〜ＢＭｂｂｂｂ、Ｂ
Ｍａａｂｂｂを処理してパスの選択信号ＳＥＬａａａ〜
ＳＥＬｂｂｂを出力する。
【０１３１】ここで図１３は、このブランチメトリック
処理回路８３を示すブロック図であり、１系統の基準振
幅値Ｃａａａ〜Ｃｂｂｂに対応してパスメトリックを計
算してパスを選択する８個のメトリック計算回路８３Ａ
ＡＡ〜８３ＢＢＢにより構成される。ここで第１の実施
の形態について上述したと同様に、符号間干渉長５によ
るディジタル再生信号ＤＲＦにあっては、ｄの制限の無
い符号化方式による場合、分岐したパスが５クロック目
で合流するまでの間、１クロックのビット反転が連続す
る場合がある。
処理回路８３を示すブロック図であり、１系統の基準振
幅値Ｃａａａ〜Ｃｂｂｂに対応してパスメトリックを計
算してパスを選択する８個のメトリック計算回路８３Ａ
ＡＡ〜８３ＢＢＢにより構成される。ここで第１の実施
の形態について上述したと同様に、符号間干渉長５によ
るディジタル再生信号ＤＲＦにあっては、ｄの制限の無
い符号化方式による場合、分岐したパスが５クロック目
で合流するまでの間、１クロックのビット反転が連続す
る場合がある。
【０１３２】従ってこの場合も、８個のメトリック計算
回路８３ＡＡＡ〜８３ＢＢＢによる処理においては、仮
識別結果Ｄ３における連続したビット反転において、順
次前エッジ、前エッジ、後ろエッジ、後ろエッジ、後ろ
エッジに対応するパスにあっては、異なる状態に遷移す
るパスとの間で識別することが困難になる。
回路８３ＡＡＡ〜８３ＢＢＢによる処理においては、仮
識別結果Ｄ３における連続したビット反転において、順
次前エッジ、前エッジ、後ろエッジ、後ろエッジ、後ろ
エッジに対応するパスにあっては、異なる状態に遷移す
るパスとの間で識別することが困難になる。
【０１３３】なおこの場合、図５における記述との対比
により説明すると、時点ｋ＋１４に代えて時点ｋ＋１５
でパスが合流し、符号ａａｂｂｂ、ａａａａａ、ａａａ
ａｂ、ａａａｂｂ、ｂｂｂｂｂ、ａｂｂｂｂによるパス
が発生する。これらのパスのうちパスａａａａａ及びａ
ａａａｂはパスａａａａから分岐するものであるが、第
１及び第２のメトリック計算回路８３ＡＡＡ及び８３Ａ
ＡＢにおいて、パスが選択されてパスメトリックが承継
される。
により説明すると、時点ｋ＋１４に代えて時点ｋ＋１５
でパスが合流し、符号ａａｂｂｂ、ａａａａａ、ａａａ
ａｂ、ａａａｂｂ、ｂｂｂｂｂ、ａｂｂｂｂによるパス
が発生する。これらのパスのうちパスａａａａａ及びａ
ａａａｂはパスａａａａから分岐するものであるが、第
１及び第２のメトリック計算回路８３ＡＡＡ及び８３Ａ
ＡＢにおいて、パスが選択されてパスメトリックが承継
される。
【０１３４】またパスｂｂｂｂｂ及びａｂｂｂｂにあっ
ては、第８のメトリック計算回路８３ＢＢＢにおいて、
パスが比較、選択される。これに対して第１のパスａａ
ｂｂｂにあっては、第１のパスａａｂｂと同様に、第４
のメトリック計算回路８３ＡＢＢにおいて、対応する１
系統のブランチメトリックの処理を待って、パスメトリ
ックが更新され、これによりパスメトリック処理され
る。
ては、第８のメトリック計算回路８３ＢＢＢにおいて、
パスが比較、選択される。これに対して第１のパスａａ
ｂｂｂにあっては、第１のパスａａｂｂと同様に、第４
のメトリック計算回路８３ＡＢＢにおいて、対応する１
系統のブランチメトリックの処理を待って、パスメトリ
ックが更新され、これによりパスメトリック処理され
る。
【０１３５】これにより最尤復号器８０は、符号間干渉
長が５の場合で、ｄに制限の無い符号化方式による場合
にあっても、簡易な構成によりディジタル再生信号ＤＲ
Ｆを復号できるようになされている。
長が５の場合で、ｄに制限の無い符号化方式による場合
にあっても、簡易な構成によりディジタル再生信号ＤＲ
Ｆを復号できるようになされている。
【０１３６】パスメモリユニット８４は、これら選択信
号ＳＥＬａａａ〜ＳＥＬｂｂｂに基づいて、仮識別結果
ＰＲＤＡ又はＰＲＤＢを選択的に承継し、これにより復
号結果Ｄ１を出力する。
号ＳＥＬａａａ〜ＳＥＬｂｂｂに基づいて、仮識別結果
ＰＲＤＡ又はＰＲＤＢを選択的に承継し、これにより復
号結果Ｄ１を出力する。
【０１３７】第２の実施の形態によれば、符号間干渉長
が５の場合であっても、第１の実施の形態と同様の効果
を得ることができる。
が５の場合であっても、第１の実施の形態と同様の効果
を得ることができる。
【０１３８】（３）他の実施の形態 なお上述の実施の形態においては、基準振幅値との差分
を２乗してブランチメトリックを計算する場合について
述べたが、本発明はこれに限らず、単に基準振幅値との
差分値の絶対値をブランチメトリックとする場合にも広
く適用することができる。
を２乗してブランチメトリックを計算する場合について
述べたが、本発明はこれに限らず、単に基準振幅値との
差分値の絶対値をブランチメトリックとする場合にも広
く適用することができる。
【０１３９】また上述の実施の形態においては、符号間
干渉長４及び５の場合について述べたが、本発明はこれ
に限らず、他の符号間干渉長の場合にも広く適用するこ
とができる。
干渉長４及び５の場合について述べたが、本発明はこれ
に限らず、他の符号間干渉長の場合にも広く適用するこ
とができる。
【０１４０】また上述の実施の形態においては、ＥＰＲ
４及びＥＥＰＲ４による場合について述べたが、本発明
はこれに限らず、他の符号化方式による場合にも広く適
用することができる。
４及びＥＥＰＲ４による場合について述べたが、本発明
はこれに限らず、他の符号化方式による場合にも広く適
用することができる。
【０１４１】また上述の実施の形態においては、再生等
化器により順次再生信号を等化して処理する場合につい
て述べたが、本発明はこれに限らず、例えば伝送経路の
伝達特性等によっては、仮識別用の等化器と、最尤復号
用の等化器とを並列に配置して処理するようにしてもよ
い。
化器により順次再生信号を等化して処理する場合につい
て述べたが、本発明はこれに限らず、例えば伝送経路の
伝達特性等によっては、仮識別用の等化器と、最尤復号
用の等化器とを並列に配置して処理するようにしてもよ
い。
【０１４２】また上述の実施の形態においては、ｄの制
限が無い場合に、孤立波形を検出して識別結果を補正す
る場合について述べたが、本発明はこれに限らず、例え
ばｄ＝１の制限がある場合に、最小反転幅以下のビット
反転が仮識別結果で検出される場合が考えられることに
より、このような最小反転幅以下のビット反転を補正し
て仮識別結果より遷移する状態を制限するようにして
も、簡易な構成により最尤復号することができる。
限が無い場合に、孤立波形を検出して識別結果を補正す
る場合について述べたが、本発明はこれに限らず、例え
ばｄ＝１の制限がある場合に、最小反転幅以下のビット
反転が仮識別結果で検出される場合が考えられることに
より、このような最小反転幅以下のビット反転を補正し
て仮識別結果より遷移する状態を制限するようにして
も、簡易な構成により最尤復号することができる。
【０１４３】
【発明の効果】上述のように本発明によれば、入力信号
より１クロックの期間の間だけ論理レベルが反転するタ
イミングを検出し、この検出結果によりほぼ１クロック
の識別誤差により入力信号を識別した仮識別結果を補正
した後、この仮識別結果に基づいて入力信号の取り得る
状態遷移を制限して処理することにより、簡易な構成で
最尤復号することができる。
より１クロックの期間の間だけ論理レベルが反転するタ
イミングを検出し、この検出結果によりほぼ１クロック
の識別誤差により入力信号を識別した仮識別結果を補正
した後、この仮識別結果に基づいて入力信号の取り得る
状態遷移を制限して処理することにより、簡易な構成で
最尤復号することができる。
【０１４４】また仮識別結果において、入力信号におい
て許容される論理レベルが反転する期間より短い期間に
おける論理レベルの反転が発生した場合に、該論理レベ
ルが反転した期間を先の許容される論理レベルが反転す
る期間に補正した後、この仮識別結果に基づいて入力信
号の取り得る状態遷移を制限して処理することにより、
簡易な構成で最尤復号することができる。
て許容される論理レベルが反転する期間より短い期間に
おける論理レベルの反転が発生した場合に、該論理レベ
ルが反転した期間を先の許容される論理レベルが反転す
る期間に補正した後、この仮識別結果に基づいて入力信
号の取り得る状態遷移を制限して処理することにより、
簡易な構成で最尤復号することができる。
【図１】本発明の第１の実施の形態に係る再生装置を示
すブロック図である。
すブロック図である。
【図２】図１の再生装置における仮識別器を示すブロッ
ク図である。
ク図である。
【図３】図２の仮識別器の動作を説明に供する信号波形
図である。
図である。
【図４】図２の仮識別器における孤立波形検出回路の動
作を説明に供する信号波形図である。
作を説明に供する信号波形図である。
【図５】ディジタル再生信号の遷移を示す状態遷移図で
ある。
ある。
【図６】図１の再生装置における最尤復号器を示すブロ
ック図である。
ック図である。
【図７】図６の最尤復号器におけるブランチメトリック
計算回路を示すブロック図である。
計算回路を示すブロック図である。
【図８】図７のブランチメトリック計算回路におけるメ
トリック計算回路を示すブロック図である。
トリック計算回路を示すブロック図である。
【図９】図７のブランチメトリック計算回路における他
のメトリック計算回路を示すブロック図である。
のメトリック計算回路を示すブロック図である。
【図１０】図６の最尤復号器におけるパスメモリユニッ
トを示すブロック図である。
トを示すブロック図である。
【図１１】図１０のパスメモリユニットにおけるパスメ
モリを示すブロック図である。
モリを示すブロック図である。
【図１２】第２の実施の形態に係る最尤復号器を示すブ
ロック図である。
ロック図である。
【図１３】図１２の最尤復号器におけるブランチメトリ
ック計算回路を示すブロック図である。
ック計算回路を示すブロック図である。
【図１４】ＥＰＲ４における状態遷移を示す図表であ
る。
る。
【図１５】図１４の状態遷移図である。
【図１６】従来のビタビ復号器を用いた再生装置を示す
ブロック図である。
ブロック図である。
【図１７】図１６のビタビ復号器を示すブロック図であ
る。
る。
【図１８】図１７のビタビ復号器におけるブランチメト
リック処理回路を示すブロック図である。
リック処理回路を示すブロック図である。
【図１９】図１８のビタビ復号器におけるパスメモリユ
ニットを示すブロック図である。
ニットを示すブロック図である。
【図２０】図１９の続きを示すブロック図である。
１、２１……再生装置、２、６、２４、２５……再生等
化器、３……２値化回路、４……ＰＬＬ回路、７……ビ
タビ復号器、７Ａ、４１、８２……ブランチメトリック
計算回路、７Ｂ、４２、８３……ブランチメトリック処
理回路、７Ｃ、７０、８４……パスメモリユニット、２
２……仮識別器、２３、８０……最尤復号器、２７……
独立波形検出回路、４０、８１……ＬＰＳ、４２……４
３ＡＡ〜４３ＢＢ……メトリック計算回路
化器、３……２値化回路、４……ＰＬＬ回路、７……ビ
タビ復号器、７Ａ、４１、８２……ブランチメトリック
計算回路、７Ｂ、４２、８３……ブランチメトリック処
理回路、７Ｃ、７０、８４……パスメモリユニット、２
２……仮識別器、２３、８０……最尤復号器、２７……
独立波形検出回路、４０、８１……ＬＰＳ、４２……４
３ＡＡ〜４３ＢＢ……メトリック計算回路
Claims (18)
- 【請求項１】ほぼ１クロックの識別誤差により入力信号
を識別して仮識別結果を出力する仮識別手段と、 前記入力信号より１クロックの期間の間だけ論理レベル
が反転するタイミングを検出して前記仮識別結果を補正
する仮識別結果の補正手段と、 前記補正手段により補正された前記仮識別結果に基づい
て、前記入力信号の取り得る状態遷移を制限し、該制限
した状態遷移の中から最も確からしい状態遷移を検出し
て前記入力信号の識別結果を出力する判定手段と、 を備えることを特徴とする復号装置。 - 【請求項２】前記判定手段は、 前記仮識別結果における論理レベルの反転に対応する前
記入力信号の状態遷移と、 前記仮識別結果における論理レベルの反転を１クロック
周期だけ遅延させたタイミングにおける前記入力信号の
状態遷移とに、 前記入力信号の取り得る状態遷移を制限することを特徴
とする請求項１に記載の復号装置。 - 【請求項３】前記判定手段は、 前記仮識別結果に基づいて、前記制限した状態遷移に対
応する前記入力信号の基準振幅値を出力する基準振幅値
出力手段と、 前記入力信号の前記基準振幅値からの距離を累積して前
記各遷移の確からしさを計算すると共に、遷移が合流す
るタイミングで対応する前記確からしさを判定し、該遷
移を判定する確からしさの処理手段と、 前記確からしさの処理手段の判定結果に基づいて、前記
遷移の履歴を選択的に転送して前記入力信号の識別結果
を出力する履歴保持手段とを有することを特徴とする請
求項１に記載の復号装置。 - 【請求項４】前記確からしさの処理手段は、 前記入力信号の符号間干渉長ｎに対して、前記仮識別結
果の連続するｎ−１ビットに対応する基準振幅値からの
距離を累積して１系統の確からしさを計算して前記確か
らしさの判定結果を出力し、 前記仮識別結果の連続するｎビットが所定の論理レベル
の場合に、対応する基準振幅値からの距離に応じて、前
記１系統の確からしさの対応する確からしさを更新する
ことを特徴とする請求項３に記載の復号装置。 - 【請求項５】前記判定手段は、 前記仮識別結果を順次転送する第１のシフトレジスタ
と、 前記第１のシフトレジスタに対応して、前記仮識別結果
の遅延信号を順次転送する第２のシフトレジスタとを有
し、 前記検出した最も確からしい状態遷移に基づいて、前記
第１及び又は第２のシフトレジスタの内容を移し代え、
前記第１又は第２のシフトレジスタの出力信号を前記識
別結果として出力する。ことを特徴とする請求項１に記
載の復号装置。 - 【請求項６】ほぼ１クロックの識別誤差により入力信号
を識別して仮識別結果を出力する仮識別手段と、 前記仮識別結果において、前記入力信号において許容さ
れる論理レベルが反転する期間より短い期間における論
理レベルの反転が発生した場合に、該論理レベルが反転
した期間を前記許容される論理レベルが反転する期間に
補正する仮識別結果の補正手段と、 前記補正手段により補正された前記仮識別結果に基づい
て、前記入力信号の取り得る状態遷移を制限し、該制限
した状態遷移の中から最も確からしい状態遷移を検出し
て前記入力信号の識別結果を出力する判定手段と、 を備えることを特徴とする復号装置。 - 【請求項７】前記判定手段は、 前記仮識別結果における論理レベルの反転に対応する前
記入力信号の状態遷移と、 前記仮識別結果における論理レベルの反転を１クロック
周期だけ遅延させたタイミングにおける前記入力信号の
状態遷移とに、 前記入力信号の取り得る状態遷移を制限することを特徴
とする請求項６に記載の復号装置。 - 【請求項８】前記判定手段は、 前記仮識別結果に基づいて、前記制限した状態遷移に対
応する前記入力信号の基準振幅値を出力する基準振幅値
出力手段と、 前記入力信号の前記基準振幅値からの距離を累積して前
記各遷移の確からしさを計算すると共に、前記遷移が合
流するタイミングで対応する前記確からしさを判定し
て、該遷移を判定する確からしさの処理手段と、 前記確からしさの処理手段の判定結果に基づいて、前記
遷移の履歴を選択的に転送して前記入力信号の識別結果
を出力する履歴保持手段とを有することを特徴とする請
求項６に記載の復号装置。 - 【請求項９】前記確からしさの処理手段は、 前記入力信号の符号間干渉長ｎに対して、前記仮識別結
果の連続するｎ−１ビットに対応する基準振幅値からの
距離を累積して１系統の確からしさを計算して前記確か
らしさの判定結果を出力し、 前記仮識別結果の連続するｎビットが所定の論理レベル
の場合に、対応する基準振幅値からの距離に応じて、前
記１系統の確からしさの対応する確からしさを更新する
ことを特徴とする請求項８に記載の復号装置。 - 【請求項１０】前記判定手段は、 前記仮識別結果を順次転送する第１のシフトレジスタ
と、 前記第１のシフトレジスタに対応して、前記仮識別結果
の遅延信号を順次転送する第２のシフトレジスタとを有
し、 前記検出した最も確からしい状態遷移に基づいて、前記
第１及び又は第２のシフトレジスタの内容を移し代え、
前記第１又は第２のシフトレジスタの出力信号を前記識
別結果として出力する。ことを特徴とする請求項６に記
載の復号装置。 - 【請求項１１】ほぼ１クロックの識別誤差により入力信
号を識別して仮識別結果を得る仮識別のステップと、 前記入力信号より１クロックの期間の間だけ論理レベル
が反転するタイミングを検出して前記仮識別結果を補正
する補正のステップと、 前記補正された仮識別結果に基づいて、前記入力信号の
取り得る状態遷移を制限し、該制限した状態遷移の中か
ら最も確からしい状態遷移を検出して前記入力信号の識
別結果を出力する判定のステップとを備えることを特徴
とするデータの復号方法。 - 【請求項１２】前記判定のステップは、 前記仮識別結果における論理レベルの反転に対応する前
記入力信号の状態遷移と、 前記仮識別結果における論理レベルの反転を１クロック
周期だけ遅延させたタイミングにおける前記入力信号の
状態遷移とに、 前記入力信号の取り得る状態遷移を制限することを特徴
とする請求項１１に記載のデータの復号方法。 - 【請求項１３】前記判定のステップは、 前記仮識別結果に基づいて、前記制限した状態遷移に対
応する前記入力信号の基準振幅値を生成し、 前記入力信号の前記基準振幅値からの距離を累積して前
記各遷移の確からしさを計算すると共に、前記遷移が合
流するタイミングで対応する前記確からしさを判定し
て、該遷移を判定し、 前記遷移の判定結果に基づいて、前記遷移の履歴を選択
的に転送して前記入力信号の識別結果を出力することを
特徴とする請求項１１に記載のデータの復号方法。 - 【請求項１４】前記遷移の判定は、 前記入力信号の符号間干渉長ｎに対して、前記仮識別結
果の連続するｎ−１ビットに対応する基準振幅値からの
距離を累積して１系統の確からしさを計算して前記確か
らしさの判定結果を出力し、 前記仮識別結果の連続するｎビットが所定の論理レベル
の場合に、対応する基準振幅値からの距離に応じて、前
記１系統の確からしさの対応する確からしさを更新する
ことを特徴とする請求項１３に記載のデータの復号方
法。 - 【請求項１５】ほぼ１クロックの識別誤差により入力信
号を識別して仮識別結果を生成する仮識別のステップ
と、 前記仮識別結果において、前記入力信号において許容さ
れる論理レベルが反転する期間より短い期間における論
理レベルの反転が発生した場合に、該論理レベルが反転
した期間を前記許容される論理レベルが反転する期間に
補正する補正のステップと、 前記補正された仮識別結果に基づいて、前記入力信号の
取り得る状態遷移を制限し、該制限した状態遷移の中か
ら最も確からしい状態遷移を検出して前記入力信号の識
別結果を出力する判定のステップとを備えることを特徴
とするデータの復号方法。 - 【請求項１６】前記判定のステップは、 前記仮識別結果における論理レベルの反転に対応する前
記入力信号の状態遷移と、 前記仮識別結果における論理レベルの反転を１クロック
周期だけ遅延させたタイミングにおける前記入力信号の
状態遷移とに、 前記入力信号の取り得る状態遷移を制限することを特徴
とする請求項１５に記載のデータの復号方法。 - 【請求項１７】前記判定のステップは、 前記仮識別結果に基づいて、前記制限した状態遷移に対
応する前記入力信号の基準振幅値を生成し、 前記入力信号の前記基準振幅値からの距離を累積して前
記各遷移の確からしさを計算すると共に、前記遷移が合
流するタイミングで対応する前記確からしさを判定し
て、該遷移を判定し、 前記遷移の判定結果に基づいて、前記遷移の履歴を選択
的に転送して前記入力信号の識別結果を出力することを
特徴とする請求項１５に記載のデータの復号方法。 - 【請求項１８】前記遷移の判定は、 前記入力信号の符号間干渉長ｎに対して、前記仮識別結
果の連続するｎ−１ビットに対応する基準振幅値からの
距離を累積して１系統の確からしさを計算して前記確か
らしさの判定結果を出力し、 前記仮識別結果の連続するｎビットが所定の論理レベル
の場合に、対応する基準振幅値からの距離に応じて、前
記１系統の確からしさの対応する確からしさを更新する
ことを特徴とする請求項１７に記載のデータの復号方
法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11147694A JP2000341136A (ja) | 1999-05-27 | 1999-05-27 | 復号装置及びデータの復号方法 |
| DE2000607919 DE60007919T2 (de) | 1999-05-27 | 2000-05-24 | Datenkodiergerät und Datendekodierverfahren |
| EP00304380A EP1056084B1 (en) | 1999-05-27 | 2000-05-24 | Data decoding apparatus and data decoding method |
| KR1020000028585A KR100661761B1 (ko) | 1999-05-27 | 2000-05-26 | 데이터 디코딩 장치 및 데이터 디코딩 방법 |
| US09/579,732 US6373413B1 (en) | 1999-05-27 | 2000-05-26 | Data decoding apparatus and data decoding method |
| CN00122594A CN1133274C (zh) | 1999-05-27 | 2000-05-27 | 数据解码设备和数据解码方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11147694A JP2000341136A (ja) | 1999-05-27 | 1999-05-27 | 復号装置及びデータの復号方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000341136A true JP2000341136A (ja) | 2000-12-08 |
Family
ID=15436163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11147694A Pending JP2000341136A (ja) | 1999-05-27 | 1999-05-27 | 復号装置及びデータの復号方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6373413B1 (ja) |
| EP (1) | EP1056084B1 (ja) |
| JP (1) | JP2000341136A (ja) |
| KR (1) | KR100661761B1 (ja) |
| CN (1) | CN1133274C (ja) |
| DE (1) | DE60007919T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008287763A (ja) * | 2007-05-15 | 2008-11-27 | Nec Corp | ビタビ検出器、及び、情報再生装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG102605A1 (en) | 2000-12-07 | 2004-03-26 | Inst Data Storage | A data processing apparatus and method for d=2 optical channels |
| TW543301B (en) * | 2000-12-22 | 2003-07-21 | Mediatek Inc | Decoding circuit and method of Vieterbi decoder |
| JPWO2003088221A1 (ja) * | 2002-04-03 | 2005-08-25 | 松下電器産業株式会社 | 光情報装置及び光記憶媒体及び光記憶媒体検査装置及び光記憶媒体検査方法 |
| JP4091360B2 (ja) * | 2002-07-02 | 2008-05-28 | 松下電器産業株式会社 | データスライス装置、及びデータスライス方法 |
| US7290200B2 (en) * | 2002-07-12 | 2007-10-30 | Stmicroelectronics, Inc. | E2PR4 viterbi detector and method for adding a branch metric to the path metric of the surviving path after selecting the surviving path |
| US7324614B2 (en) * | 2002-12-18 | 2008-01-29 | Texas Instruments Incorporated | High speed decoder |
| KR100975056B1 (ko) * | 2003-09-16 | 2010-08-11 | 삼성전자주식회사 | 데이터 재생 장치 및 방법 |
| KR100553833B1 (ko) * | 2003-12-24 | 2006-02-24 | 삼성전자주식회사 | 지연동기회로의 인버젼 제어회로 및 방법과, 이를 이용한지연동기회로 및 반도체 메모리 장치 |
| ATE420495T1 (de) * | 2005-07-22 | 2009-01-15 | Nxp Bv | Vierstufiger logischer decoder |
| JP4571580B2 (ja) * | 2005-12-15 | 2010-10-27 | 富士通株式会社 | 復号器 |
| US8149907B2 (en) * | 2009-01-07 | 2012-04-03 | Mediatek Inc. | Adaptive equalization apparatus with equalization parameter setting adaptively adjusted according to edges of equalizer output monitored in real-time manner and related method thereof |
| US9318145B2 (en) * | 2009-03-30 | 2016-04-19 | General Electric Company | Method for decoding under optical and electronic noise |
| JP2011023055A (ja) * | 2009-07-14 | 2011-02-03 | Renesas Electronics Corp | 情報再生装置及び情報再生方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH065016A (ja) * | 1992-06-18 | 1994-01-14 | Canon Inc | データ検出装置 |
| US5881039A (en) * | 1993-03-09 | 1999-03-09 | Matsushita Electric Industrial Co., Ltd. | Signal processing device for an optical information reproducing apparatus |
| EP0644661B1 (en) * | 1993-09-20 | 2000-06-14 | Canon Kabushiki Kaisha | Signal processing apparatus |
| JPH08116275A (ja) * | 1994-10-18 | 1996-05-07 | Hitachi Ltd | ディジタル信号復号化処理装置 |
| JPH08180610A (ja) * | 1994-12-22 | 1996-07-12 | Hitachi Ltd | ディジタル磁気記録再生装置 |
| JP3403849B2 (ja) * | 1995-03-17 | 2003-05-06 | 富士通株式会社 | 多重無線装置の受信部に設けられるクロック位相検出回路及びクロック再生回路 |
| US6097769A (en) * | 1998-02-10 | 2000-08-01 | Lucent Technologies Inc. | Viterbi detector using path memory controlled by best state information |
-
1999
- 1999-05-27 JP JP11147694A patent/JP2000341136A/ja active Pending
-
2000
- 2000-05-24 DE DE2000607919 patent/DE60007919T2/de not_active Expired - Fee Related
- 2000-05-24 EP EP00304380A patent/EP1056084B1/en not_active Expired - Lifetime
- 2000-05-26 US US09/579,732 patent/US6373413B1/en not_active Expired - Fee Related
- 2000-05-26 KR KR1020000028585A patent/KR100661761B1/ko not_active IP Right Cessation
- 2000-05-27 CN CN00122594A patent/CN1133274C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008287763A (ja) * | 2007-05-15 | 2008-11-27 | Nec Corp | ビタビ検出器、及び、情報再生装置 |
| JP4501960B2 (ja) * | 2007-05-15 | 2010-07-14 | 日本電気株式会社 | ビタビ検出器、及び、情報再生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60007919D1 (de) | 2004-03-04 |
| EP1056084A3 (en) | 2001-09-12 |
| CN1133274C (zh) | 2003-12-31 |
| EP1056084A2 (en) | 2000-11-29 |
| DE60007919T2 (de) | 2004-11-18 |
| KR100661761B1 (ko) | 2006-12-28 |
| US6373413B1 (en) | 2002-04-16 |
| KR20010020906A (ko) | 2001-03-15 |
| EP1056084B1 (en) | 2004-01-28 |
| CN1277493A (zh) | 2000-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7581160B2 (en) | ACS circuit and Viterbi decoder with the circuit | |
| JP2000341136A (ja) | 復号装置及びデータの復号方法 | |
| JPH07183819A (ja) | 変更動的プログラミング・ヒューリスティックを使用するパーシャル・レスポンス波形検出方法及び手段 | |
| JPH10150370A (ja) | ビタビ復号器およびビタビ復号方法 | |
| US6678862B1 (en) | Detection apparatus | |
| US5774286A (en) | Magnetic disk drive in which read data is demodulated using maximum likelihood detection method | |
| JP3861409B2 (ja) | ディジタル信号再生装置 | |
| EP0802634A2 (en) | Viterbi decoding method and circuit therefor | |
| JP2004350299A (ja) | パイプライン方式のビタビデコーダ | |
| JP4099730B2 (ja) | ディジタル信号再生装置 | |
| US20060083337A1 (en) | Decoder, decoding method, and disk playback device | |
| JP2004214965A (ja) | デジタル信号復号装置及びデジタル信号復号方法 | |
| JP3567733B2 (ja) | 信号復号方法、信号復号回路及びこれを用いた情報伝送通信装置、情報記憶再生装置 | |
| JP2002298518A (ja) | フルレスポンスチャネルシステムに用いられるデータエラー訂正方法 | |
| JP3753822B2 (ja) | ビタビ復号方法および装置 | |
| EP0772303B1 (en) | Viterbi detector with path-memory of reduced size | |
| JP3634879B2 (ja) | 出力信号高速復号方法および装置 | |
| KR100238322B1 (ko) | 비터비 검출방법 및 장치 | |
| JP3903602B2 (ja) | 再生データ識別装置 | |
| KR100664006B1 (ko) | 디지털 신호 처리 장치 및 방법 | |
| JP3674142B2 (ja) | ディジタル情報再生装置および最尤復号装置 | |
| JP3778205B2 (ja) | 出力信号高速復号方法および装置 | |
| JP3856704B2 (ja) | 最尤パスのメトリックマージン抽出装置 | |
| KR19980070857A (ko) | 디지탈 자기기록재생장치 | |
| JP3306298B2 (ja) | ビタビ復号回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060301 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20060301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080619 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081016 |