JP2000340802A - Insulated gate field-defect semiconductor device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To obtain an insulated gate field-effect semiconductor device which is satisfactory in on-current characteristics. SOLUTION: This insulated gate field-effect semiconductor device consists of a channel formation region provided on a patterned non-single crystal semiconductor layer 2, containing hydrogen or halogen and containing 5×1018 cm-3 or lower of oxygen, and a semiconductor. The device also has a source region and a drain region which are joined to the channel formation region, a gate insulating film 3 contacting with the channel formation region and a gate electrode 4 contacting with the gate insulating film 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体集積回路、
絶縁ゲート型電界効果半導体装置の作製方法に関するも
のである。[0001] The present invention relates to a semiconductor integrated circuit,
The present invention relates to a method for manufacturing an insulated gate field effect semiconductor device.

【０００２】[0002]

【従来の技術】特開昭５８−２０７３号公報に記載され
た電界効果型トランジスタは、ソース領域およびドレイ
ン領域を選択的にアニールすることにより多結晶領域と
し、チャネル形成領域を非晶質領域としている。すなわ
ち、同公報に示されている電界効果型トランジスタは、
非晶質領域の一部を選択的にアニール処理を行なうこと
によって多結晶領域としている。2. Description of the Related Art In a field effect transistor described in Japanese Patent Application Laid-Open No. 58-2073, a source region and a drain region are selectively annealed to form a polycrystalline region and a channel forming region to an amorphous region. I have. That is, the field effect transistor disclosed in the publication is
A part of the amorphous region is selectively annealed to form a polycrystalline region.

【０００３】[0003]

【発明が解決しようとする課題】上記のように、従来の
絶縁ゲート型電界効果半導体装置の作製方法は、不純物
を選択的に添加することによってソース領域およびドレ
イン領域が形成されていた。また、上記ソース領域およ
びドレイン領域は、結晶化を助長するために、選択的に
光を照射してアニール処理を行なっていた。すなわち、
前記従来例においては、基板上に形成された絶縁ゲート
型電界効果半導体装置の一つ一つに対し選択的に不純物
を添加したり、あるいは結晶化を助長していた。As described above, in the conventional method of manufacturing an insulated gate field effect semiconductor device, the source region and the drain region are formed by selectively adding impurities. In addition, the source region and the drain region are selectively irradiated with light and annealed to promote crystallization. That is,
In the conventional example, an impurity is selectively added to each of the insulated gate field effect semiconductor devices formed on the substrate, or crystallization is promoted.

【０００４】また、従来の絶縁ゲート型電界効果半導体
装置は、ソース領域およびドレイン領域を選択的にアニ
ールしているため、非単結晶半導体層に結晶化されてい
ない部分が必ず残る。上記のように絶縁ゲート型電界効
果半導体装置に結晶化されていない領域が残っている場
合、絶縁ゲート型電界効果半導体装置として動作する際
に、この非晶質部分にも電流が一部流れる。In the conventional insulated gate field effect semiconductor device, since the source region and the drain region are selectively annealed, an uncrystallized portion always remains in the non-single-crystal semiconductor layer. When an uncrystallized region remains in the insulated gate field effect semiconductor device as described above, a part of the current also flows in the amorphous portion when the device operates as an insulated gate field effect semiconductor device.

【０００５】非晶質部分は、結晶化された部分と比較し
て高い抵抗を示すため、電流が流れ難く、一旦流入する
と蓄えられて流れ出るのが遅い。すなわち、従来例にお
ける絶縁ゲート型電界効果半導体装置は、電流の流れる
ライフタイムが長く、ヒステリシス特性がでる。[0005] Since the amorphous portion has a higher resistance than the crystallized portion, it is difficult for current to flow, and once it flows in, it is stored and flows out slowly. That is, the insulated gate field-effect semiconductor device in the conventional example has a long lifetime in which current flows, and exhibits hysteresis characteristics.

【０００６】以上のような問題を解決するために、本発
明は、多数の絶縁ゲート型電界効果半導体装置における
ソース領域およびドレイン領域の結晶化を助長せしめる
際に、絶縁基板の全域を同時に光アニールできると共
に、スイッチング特性が良く、高い周波数に使用できる
絶縁ゲート型電界効果半導体装置の作製方法を提供する
ことを目的とする。In order to solve the above-mentioned problems, the present invention provides a method for simultaneously annealing the entire area of an insulating substrate when promoting crystallization of source and drain regions in a large number of insulated gate field effect semiconductor devices. It is an object of the present invention to provide a method for manufacturing an insulated gate field effect semiconductor device which can be used at a high frequency while having good switching characteristics.

【０００７】[0007]

【課題を解決するための手段】前記目的を達成するため
に、本発明の絶縁ゲート型電界効果半導体装置の作製方
法は、基板(1) 上の絶縁表面に、非単結晶半導体層(2)
を形成した後に該非単結晶半導体層(2) を大気に触れさ
せずにゲート絶縁膜(3) を形成する工程と、前記ゲート
絶縁膜(3) 上にゲート電極(4) を形成する工程と、前記
非単結晶半導体層(2) に不純物を添加する工程とを有す
ることを特徴とする。In order to achieve the above object, a method of manufacturing an insulated gate field effect semiconductor device according to the present invention comprises the steps of: providing a non-single-crystal semiconductor layer (2) on an insulating surface on a substrate (1);
Forming a gate insulating film (3) without exposing the non-single-crystal semiconductor layer (2) to the atmosphere after the formation, and forming a gate electrode (4) on the gate insulating film (3). Adding an impurity to the non-single-crystal semiconductor layer (2).

【０００８】本発明の絶縁ゲート型電界効果半導体装置
の作製方法において、ゲート絶縁膜(3) は、窒化珪素膜
であることを特徴とする。In the method of manufacturing an insulated gate field effect semiconductor device according to the present invention, the gate insulating film (3) is a silicon nitride film.

【０００９】本発明の絶縁ゲート型電界効果半導体装置
の作製方法において、非単結晶半導体層(2) とゲート絶
縁膜(3) は、ＣＶＤ法で形成することを特徴とする。In the method of manufacturing an insulated gate field effect semiconductor device according to the present invention, the non-single-crystal semiconductor layer (2) and the gate insulating film (3) are formed by a CVD method.

【００１０】本発明は、不純物の添加のないまたはきわ
めて少ない非単結晶半導体（以下、水素またはハロゲン
元素が添加された非単結晶半導体を単に半導体または非
単結晶半導体と略記する）上にゲート絶縁物およびその
上にゲート電極を選択的に設けた。さらに、このゲート
電極をマスクとしてイオン注入法等によりソース領域お
よびドレイン領域用の不純物、たとえば、Ｎチャネル型
ではリンまたは砒素、Ｐチャネル型ではホウ素を非単結
晶半導体内部に添加した。According to the present invention, a gate insulating film is formed on a non-single-crystal semiconductor to which no or very few impurities are added (hereinafter, a non-single-crystal semiconductor to which hydrogen or a halogen element is added is simply referred to as a semiconductor or a non-single-crystal semiconductor). An object and a gate electrode were selectively provided thereon. Further, using the gate electrode as a mask, impurities for the source region and the drain region, for example, phosphorus or arsenic for the N-channel type and boron for the P-channel type are added to the inside of the non-single-crystal semiconductor by an ion implantation method or the like.

【００１１】この後、この不活性の不純物が添加された
領域に対し、４００°Ｃ以下の温度で強光照射をし、強
光アニール（以下、単に光アニールという）を行い、水
素またはハロゲン元素が添加残存し、かつ結晶化度がチ
ャネル形成領域よりも助長された半導体、特に、著しく
は多結晶または単結晶構造の半導体に変成せしめたこと
を特徴とするものである。Thereafter, the region to which the inactive impurities are added is irradiated with strong light at a temperature of 400 ° C. or less, and is subjected to strong light annealing (hereinafter simply referred to as light annealing) to obtain a hydrogen or halogen element. Is added and remains, and the semiconductor is transformed into a semiconductor whose crystallinity is promoted more than that of the channel formation region, in particular, a semiconductor having a remarkably polycrystalline or single crystal structure.

【００１２】すなわち、本発明は、従来より公知の水素
またはハロゲン元素が添加されていない単結晶半導体に
対し、イオン注入後、レーザアニールを行うのではな
く、水素またはハロゲン元素が１原子％以上、一般には
５原子％ないし２０原子％の濃度に添加されている非単
結晶半導体に対し、イオン注入をし、それに強光アニー
ルを行い、かつ、好ましくはこの光を基板表面を一端よ
り他端に走査することにより結晶成長をプロセス上含ま
せ、結晶化度を助長とし不純物領域としたものである。That is, the present invention does not perform laser annealing after ion implantation on a conventionally known single crystal semiconductor to which hydrogen or a halogen element has not been added. In general, a non-single-crystal semiconductor added to a concentration of 5 to 20 atomic% is ion-implanted and subjected to strong light annealing, and the light is preferably applied from the substrate surface to the other end. The crystal growth is included in the process by scanning, and the crystallinity is promoted to form an impurity region.

【００１３】[0013]

【発明の実施の形態】本発明の絶縁ゲート型電界効果半
導体装置の作製方法は、先ず、基板上の絶縁表面に、非
単結晶半導体層が形成される。その後、該非単結晶半導
体層は、大気に触れないようにして、たとえば、窒化珪
素膜からなるゲート絶縁膜が形成される。前記ゲート絶
縁膜上には、ゲート電極が形成される。そして、前記非
単結晶半導体層には、不純物が添加される。前記非単結
晶半導体層およびゲート絶縁膜の形成方法は、ＣＶＤ法
によって行われる。DESCRIPTION OF THE PREFERRED EMBODIMENTS In a method of manufacturing an insulated gate field effect semiconductor device according to the present invention, first, a non-single-crystal semiconductor layer is formed on an insulating surface on a substrate. Thereafter, a gate insulating film made of, for example, a silicon nitride film is formed on the non-single-crystal semiconductor layer so as not to be exposed to the air. A gate electrode is formed on the gate insulating film. Then, an impurity is added to the non-single-crystal semiconductor layer. The non-single-crystal semiconductor layer and the gate insulating film are formed by a CVD method.

【００１４】絶縁基板上に複数個のトランジスタを形成
する際に、密接してゲート絶縁膜が形成された非単結晶
半導体層を有する領域と、非単結晶半導体層の存在しな
い領域とからなる基板の全領域に対して、Ｐ型またはＮ
型用の不純物を添加する。その後、不純物の添加された
非単結晶半導体層は、線状に集光された強紫外光が基板
全体に対して照射されると共に、基板全体を４００°Ｃ
以下の温度になるように、一端から他端に向けて走査さ
れ、前記不純物の添加された領域が結晶化される。すな
わち、上記線状に集光された強紫外光は、基板全域に照
射されることにより、不純物の添加されたソース領域お
よびドレイン領域の結晶化度をチャネル形成領域より高
くすることができる。In forming a plurality of transistors on an insulating substrate, a substrate including a region having a non-single-crystal semiconductor layer in which a gate insulating film is formed in close contact and a region having no non-single-crystal semiconductor layer P-type or N-type
Add mold impurities. After that, the non-single-crystal semiconductor layer to which the impurities are added is irradiated with linearly focused intense ultraviolet light on the entire substrate, and the entire substrate is heated to 400 ° C.
Scanning is performed from one end to the other end so as to reach the following temperature, and the impurity-added region is crystallized. In other words, the linearly focused intense ultraviolet light is applied to the entire region of the substrate, so that the crystallinity of the source region and the drain region to which impurities are added can be made higher than that of the channel formation region.

【００１５】そして、ソース領域およびドレイン領域の
結晶化度は、チャネル形成領域より高くしたため、シー
ト抵抗が明らかに低くなり、一枚の基板上に大面積大規
模集積化を行うことが可能になった。また、ソース領域
およびドレイン領域は、チャネル形成領域より高くした
ため、従来、１ＫＨｚの周波数に追従できる程度のスイ
ッチング特性であったのに対して、本発明の絶縁ゲート
型電界効果半導体装置は、１ＭＨｚの周波数においても
良好なスイッチング特性を得た。Since the crystallinity of the source region and the drain region is higher than that of the channel forming region, the sheet resistance is clearly reduced, and large-area large-scale integration can be performed on one substrate. Was. The source region and the drain region are higher than the channel forming region, and thus have conventionally had switching characteristics that can follow the frequency of 1 KHz, whereas the insulated gate field effect semiconductor device of the present invention has a switching characteristic of 1 MHz. Good switching characteristics were obtained even at frequencies.

【００１６】本出願人は、アニール処理の温度を上記の
ようにすると、ゲート絶縁膜が非単結晶半導体層に形成
されているため、水素またはハロゲン元素のアニール処
理中および経年変化によっても脱気し難くなることを発
見した。また、前記基板上に非単結晶半導体層と非単結
晶半導体層の存在しない領域とを選択的に設けること
で、不純物の添加および光アニールが絶縁基板全面に非
選択的に行なうことができる。When the temperature of the annealing process is set as described above, since the gate insulating film is formed in the non-single-crystal semiconductor layer, the degassing is performed during the annealing process of hydrogen or a halogen element and also due to aging. I found it difficult to do. In addition, by selectively providing a non-single-crystal semiconductor layer and a region where the non-single-crystal semiconductor layer does not exist on the substrate, addition of impurities and optical annealing can be performed nonselectively over the entire insulating substrate.

【００１７】すなわち、本発明における絶縁ゲート型電
界効果半導体装置は、非単結晶半導体層におけるチャネ
ル形成領域以外の全ての領域がソース領域およびドレイ
ン領域となっているため、非晶質部分に抵抗の高い領域
が残されていない。That is, in the insulated gate field effect semiconductor device according to the present invention, since all the regions other than the channel formation region in the non-single-crystal semiconductor layer are the source region and the drain region, the resistance of the amorphous portion is reduced. No high areas are left.

【００１８】また、本発明は、非単結晶半導体層におけ
る酸素、炭素、または窒素を５×１０¹⁸ｃｍ^-3以下と、
極めて少なくし、チャネル形成領域を除く全ての非単結
晶半導体層が１０ｃｍ以上の長さの線状紫外光を照射
し、線状の長手方向に対して略直角方向で一端から他端
に向けて５ｃｍ／分ないし５０ｃｍ／分の走査速度で走
査することによって結晶化を助長したソース領域および
ドレイン領域から形成されているため、高い周波数にお
けるスイッチング特性を良好にした。Further, according to the present invention, oxygen, carbon, or nitrogen in the non-single-crystal semiconductor layer is reduced to 5 × 10 ¹⁸ cm ⁻³ or less,
Extremely small, all the non-single-crystal semiconductor layers except the channel formation region are irradiated with linear ultraviolet light having a length of 10 cm or more, and are directed from one end to the other in a direction substantially perpendicular to the linear longitudinal direction. Since the source region and the drain region, which promote crystallization by scanning at a scanning speed of 5 cm / min to 50 cm / min, are formed, switching characteristics at high frequencies are improved.

【００１９】本発明の絶縁ゲート型電界効果半導体装置
は、ゲート電極が基板上のチャネル形成領域を構成する
非単結晶半導体層の上方に設けられている。非単結晶半
導体層の光学的エネルギーギャップ（珪素半導体の場
合）は、１．７ｅＶないし１．８ｅＶであるのに対し
て、ソース領域およびドレイン領域の光学的エネルギー
ギャップが１．６ｅＶないし１．８ｅＶと殆ど同じ光学
的エネルギーギャップを有している。また、ソース領域
およびドレイン領域は、非単結晶半導体層のエネルギー
ギャップと同じであると共に、活性な不純物領域を得る
ことができた。In the insulated gate field effect semiconductor device of the present invention, a gate electrode is provided above a non-single-crystal semiconductor layer forming a channel formation region on a substrate. The optical energy gap (in the case of a silicon semiconductor) of the non-single-crystal semiconductor layer is 1.7 eV to 1.8 eV, whereas the optical energy gap of the source region and the drain region is 1.6 eV to 1.8 eV. Has almost the same optical energy gap as. The source region and the drain region have the same energy gap as that of the non-single-crystal semiconductor layer, and an active impurity region can be obtained.

【００２０】ソース領域およびドレイン領域は、チャネ
ル形成領域と同じまたは略同じエネルギーギャップであ
るため、絶縁ゲート型電界効果半導体装置の「ＯＮ」、
「ＯＦＦ」に対し、オン電流が立上り時に流れなかった
り、また他方、電流が立ち下がり時にダラダラ流れな
い。したがって、本発明の絶縁ゲート型電界効果半導体
装置は、ヒステリシス特性がなく、オフ電流が少なく、
かつ「ＯＮ」、「ＯＦＦ」を高速応答で行なうことがで
きた。ゲート絶縁膜は、非単結晶半導体層に接して窒化
珪素膜が形成されているため、非単結晶半導体中の水素
またはハロゲン元素が脱気し難いと共に、水分が非単結
晶半導体中に侵入し難い。Since the source region and the drain region have the same or substantially the same energy gap as the channel forming region, the "ON",
In response to "OFF", the ON current does not flow at the time of rising, and on the other hand, the current does not flow at the time of falling. Therefore, the insulated gate field effect semiconductor device of the present invention has no hysteresis characteristics, low off-current,
In addition, "ON" and "OFF" could be performed with a high-speed response. Since the gate insulating film is formed with a silicon nitride film in contact with the non-single-crystal semiconductor layer, hydrogen or a halogen element in the non-single-crystal semiconductor is not easily degassed, and moisture enters the non-single-crystal semiconductor. hard.

【００２１】[0021]

【実 施 例】図１（Ａ）ないし（Ｃ）は本発明の一実
施例である絶縁ゲート型電界効果半導体装置の縦断面図
を示す。図１において、基板(1) は、たとえば石英ガラ
スからなり、図１(A) に示すごとく、その厚さを1.1 ｍ
ｍとし、大きさを10ｃｍ×10ｃｍとした。この基板(1)
の上面には、ジシラン(Si₂H₆)の水銀励起法を用いない
光プラズマCVD(2537Åの波長を含む低圧水銀灯、基板温
度210 ℃) により、水素が１原子％以上の濃度に添加さ
れたアモルファス構造を含む非単結晶半導体(2)が、た
とえば0.2 μｍの厚さに形成された。1A to 1C are longitudinal sectional views of an insulated gate field effect semiconductor device according to an embodiment of the present invention. In FIG. 1, a substrate (1) is made of, for example, quartz glass and has a thickness of 1.1 m as shown in FIG.
m and the size was 10 cm × 10 cm. This board (1)
Hydrogen was added to a concentration of 1 atomic% or more by photoplasma CVD (a low-pressure mercury lamp containing a wavelength of 2537 °, a substrate temperature of 210 ° C.) without using the mercury excitation method of disilane (Si ₂ H ₆ ). A non-single-crystal semiconductor (2) having an amorphous structure was formed to a thickness of, for example, 0.2 μm.

【００２２】さらに、この非単結晶半導体(2) の上面に
は、光CVD 法により、たとえば窒化珪素膜からなるゲー
ト絶縁膜(3) が同一反応炉で半導体表面を大気に触れる
ことなく積層された。すなわち、ゲート絶縁膜(3) は、
ジシラン（Si₂H₆ ）とアンモニア（ＮＨ₃ ）、またはヒ
ドラジン（Ｎ₂ Ｈ₄ ）との反応( 2537Åの波長を含む低
圧水銀灯、基板温度250 ℃) により、Si₃N₄ を水銀増感
法を用いることなしに1000Åの厚さに作製された。Further, on the upper surface of the non-single-crystal semiconductor (2), a gate insulating film (3) made of, for example, a silicon nitride film is laminated on the upper surface of the non-single-crystal semiconductor in the same reactor without exposing the semiconductor surface to the atmosphere. Was. That is, the gate insulating film (3)
Mercury sensitization of Si ₃ N ₄ by reaction of disilane (Si ₂ H ₆ ) with ammonia (NH ₃ ) or hydrazine (N ₂ H ₄ ) (low-pressure mercury lamp including wavelength of 2537 °, substrate temperature 250 ° C) It was fabricated to a thickness of 1000 mm without using.

【００２３】この後、絶縁ゲート型電界効果半導体装置
を形成する領域(5) を除いた部分は、プラズマエッチン
グ法により除去された。ゲート絶縁膜(3) は、この基板
(1)全面にわたって形成することもできる。プラズマエ
ッチング反応は、CF₄ ＋O₂(5％) の反応性気体を導入す
ると共に、図示されていない平行平板電極に周波数13.5
6MHzを印加して、室温で行なわれた。ゲート絶縁膜(3)
上には、N ⁺ の導電型の微結晶または多結晶半導体が0.
3 μｍの厚さに積層された。このN ⁺ の半導体は、レジ
スト膜(6) を用いてフォトエッチング法で非所望な部分
を除去した後、ゲート電極(4) が形成された。Thereafter, the portion excluding the region (5) for forming the insulated gate field effect semiconductor device was removed by a plasma etching method. The gate insulating film (3) is
(1) It can be formed over the entire surface. In the plasma etching reaction, a reactive gas of CF ₄ + O ₂ (5%) was introduced, and a frequency of 13.5 was applied to a parallel plate electrode (not shown).
The test was performed at room temperature by applying 6 MHz. Gate insulating film (3)
At the top is a microcrystalline or polycrystalline semiconductor of N ⁺ conductivity type.
It was laminated to a thickness of 3 μm. After removing an undesired portion of the N ⁺ semiconductor by a photoetching method using a resist film (6), a gate electrode (4) was formed.

【００２４】その後、このレジスト膜(6) とN⁺半導体の
ゲート電極(4) とからなるゲート部をマスクとして、ソ
−ス、ドレインとなる領域には、イオン注入法により、
１×10²⁰ｃｍ^-3の濃度に図１(B) に示すごとく一導電型
の不純物、たとえばリンが添加され、一対の不純物領域
(7) 、(8) となった。さらに、基板(1) は、その全体に
対し、ゲート電極(4) のレジスト膜(6) が除去された
後、強紫外光(10)の光アニ−ル処理が行なわれた。Thereafter, using the gate portion composed of the resist film (6) and the gate electrode (4) of the N ⁺ semiconductor as a mask, the regions serving as the source and drain are formed by ion implantation.
1 × 10 ²⁰ cm Figure concentration of ^-3 1 (B) are shown as one conductivity type impurity, such as phosphorus is added, the pair of impurity regions
(7) and (8). Further, after the resist film (6) of the gate electrode (4) was removed from the entire substrate (1), the substrate (1) was subjected to a light annealing treatment with strong ultraviolet light (10).

【００２５】すなわち、超高圧水銀灯（出力5KW 、波長
250 ｎｍないし600 ｎｍ、光径15ｍｍ、長さ180 ｍｍ)
に対し裏面側は、放物面の反射鏡を用い前方に石英のシ
リンドリカルレンズ（焦点距離150 ｃｍ、集光部幅2 ｍ
ｍ、長さ180 ｍｍ) により、線状に照射部を構成した。
基板(1) は、この線状の照射部に対し直交する方向に走
査される。そして、基板(1) の照射面は、5 ｃｍ/ 分な
いし50ｃｍ/ 分の速度で走査( スキャン) され、基板10
ｃｍ×10ｃｍの全面に強紫外光(10)が照射されるように
した。That is, an ultra-high pressure mercury lamp (output 5KW, wavelength
(250 nm to 600 nm, light diameter 15 mm, length 180 mm)
On the other side, a quartz cylindrical lens (focal length 150 cm, condensing part width 2 m
m and a length of 180 mm) to form a linearly irradiated portion.
The substrate (1) is scanned in a direction orthogonal to the linear irradiation part. Then, the irradiation surface of the substrate (1) is scanned (scanned) at a speed of 5 cm / min to 50 cm / min.
The entire surface of cm × 10 cm was irradiated with strong ultraviolet light (10).

【００２６】かくすると、ゲート電極(4) は、ゲート電
極(4) 側にリンが多量に添加されているため、十分光を
吸収し多結晶化した。また、不純物領域(7) 、(8) は、
一度溶融し再結晶化することにより走査する方向、すな
わち、Ｘ方向に溶融、再結晶をシフト（移動）させた。
その結果、単に全面を均一に加熱または光照射するのみ
に比べ、成長機構が加わるため結晶粒径を大きくするこ
とができた。As a result, the gate electrode (4) absorbed light sufficiently and was polycrystallized because a large amount of phosphorus was added to the gate electrode (4) side. The impurity regions (7) and (8)
By melting and recrystallizing once, melting and recrystallization were shifted (moved) in the scanning direction, that is, the X direction.
As a result, the crystal grain size could be increased due to the addition of a growth mechanism, compared to simply heating or irradiating the entire surface uniformly.

【００２７】絶縁ゲート型電界効果半導体装置を作製す
るために、絶縁基板上には、選択的に形成された非単結
晶半導体層が形成されている。そして、各非単結晶半導
体層における前記ゲート部で覆われたチャネル形成領域
を除いた他部の非単結晶半導体層は、線状の強光照射に
よって、ソース領域およびドレイン領域の全ての結晶化
を助長せしめることができる。この強光アニ−ルにより
多結晶化した領域は、不純物領域(7) 、(8) の下側の全
領域にまで及ぶ必要がない。In order to manufacture an insulated gate type field effect semiconductor device, a selectively formed non-single-crystal semiconductor layer is formed on an insulating substrate. Then, in each non-single-crystal semiconductor layer, other than the channel formation region covered with the gate portion, the entire non-single-crystal semiconductor layer is crystallized in the source region and the drain region by linear strong light irradiation. Can be encouraged. The region crystallized by the intense light annealing does not need to reach the entire region under the impurity regions (7) and (8).

【００２８】図１において、破線(11)、(11') で示した
ごとく、その上層部のみが少なくとも結晶化し、不純物
領域(7) 、(8) を活性にすることが重要である。さら
に、そのソース領域およびドレイン領域の端部(15)、(1
5') は、ゲート電極の端部(16)、(16') に対し、チャネ
ル領域側に入り込むように設けられている。そして、Ｎ
型不純物領域 (7)、(8)、Ｉ型非単結晶半導体領域(2)
、接合界面(17)、(17')からなるチャネル形成領域は、
Ｉ型半導体領域における非単結晶半導体、および不純物
領域から入り込んだ結晶化半導体から構成されるハイブ
リッド構造となっている。このＩ型半導体領域内の結晶
化半導体の程度は、光アニ−ルの走査スピ−ド、強度
（照度）によって決められる。In FIG. 1, as shown by broken lines (11) and (11 '), it is important that only the upper layer is crystallized at least and the impurity regions (7) and (8) are activated. Furthermore, the end portions (15), (1
5 ') is provided so as to enter the channel region side with respect to the ends (16) and (16') of the gate electrode. And N
-Type impurity region (7), (8), I-type non-single-crystal semiconductor region (2)
, The junction interface (17), the channel forming region consisting of (17 '),
It has a hybrid structure including a non-single-crystal semiconductor in an I-type semiconductor region and a crystallized semiconductor entering from an impurity region. The degree of the crystallized semiconductor in the I-type semiconductor region is determined by the scanning speed and intensity (illuminance) of the optical annealing.

【００２９】図１（Ｂ）の工程の後、ポリイミド樹脂
は、全面に２μｍの厚さにコ−トされる。そして、ポリ
イミド樹脂には、電極穴(13)、(13') が形成された後、
アルミニュ−ムのオ−ムコンタクトおよびそのリ−ド(1
4)、(14') が形成される。この２層目のリード(14)、(1
4') は、形成する際に、ゲート電極(4) と連結してもよ
い。この光アニ−ルの結果は、シ−ト抵抗が光照射前の
４×10^-3( オームｃｍ) ^-1から１×10⁺²( オームｃｍ)
^-1になり、光アニール前と比べ電気伝導度特性が向上し
た。After the step of FIG. 1B, the polyimide resin
Is coated on the entire surface to a thickness of 2 μm. And poly
After the electrode holes (13) and (13 ') are formed in the imide resin,
Aluminum ohmic contacts and their leads (1)
4) and (14 ') are formed. This second layer leads (14), (1
4 ') may be connected to the gate electrode (4) when forming.
No. The result of this light annealing is that the sheet resistance is
4 × 10^-3(Ohm cm) ^-1From 1 × 10⁺²(Ohm cm)
^-1And improved electrical conductivity characteristics compared to before light annealing.
Was.

【００３０】図２は本発明の実施例によるドレイン電流
─ゲート電圧の特性を示す図である。チャネル形成領域
の長さが３μｍ、および10μｍの場合、チャネル幅が１
ｍｍの条件下において、それぞれ図２における符号(2
1)、(22)によって示されるごとく、Ｖ_th＝+2V 、V _DD＝
10V にて１×10^-5A 、２×10^-5A の電流を得た。なお、
オフ電流は、(V_GG＝0V) 10^-10 ないし10^-11 (A) であ
り、単結晶半導体の10^-6(A) に比べ10^-4分の１も小さか
った。FIG. 2 is a graph showing characteristics of drain current / gate voltage according to the embodiment of the present invention. When the length of the channel forming region is 3 μm and 10 μm, the channel width is 1 μm.
2 under the condition of mm.
As shown by 1) and (22), V _th = + 2V, V _DD =
A current of 1 × 10 ⁻⁵ A and 2 × 10 ⁻⁵ A was obtained at 10V. In addition,
The off-state current was (V _GG = 0 V) 10 ^-10 to 10 ^-11 (A), which was smaller by a factor of 10 ^-4 than 10 ^-6 (A) of a single crystal semiconductor.

【００３１】本実施例は、線状に集光された光を基板全
面にわたって走査するように照射したため、大面積大規
模集積化を行なうことが可能になった。そのため、大面
積例えば30ｃｍ×30ｃｍのパネル内に５００個×５００
個の絶縁ゲート型電界効果半導体装置の作製すらも可能
とすることができ、液晶表示素子の制御用絶縁ゲート型
電界効果半導体装置として応用することができた。In this embodiment, since the light condensed in a linear shape is irradiated so as to scan over the entire surface of the substrate, large-area large-scale integration can be performed. Therefore, 500 pieces × 500 in a large area panel, for example, 30 cm × 30 cm.
It was possible to manufacture even an insulated gate type field effect semiconductor device, and it could be applied as an insulated gate type field effect semiconductor device for controlling a liquid crystal display element.

【００３２】光アニ−ルプロセスによる400 ℃以下の低
温処理であるため、多結晶化または単結晶化した半導体
は、その内部に水素またはハロゲン元素を含んで形成さ
れる。また、光アニ−ルは、基板全面に対して同時に行
なうのではなく、一端より他端に走査させた。Since the low-temperature treatment is performed at a temperature of 400 ° C. or less by the photo-anneal process, a polycrystallized or single-crystallized semiconductor is formed containing hydrogen or a halogen element therein. The optical annealing was not performed simultaneously on the entire surface of the substrate, but was scanned from one end to the other end.

【００３３】このため、筒状の超高圧水銀灯から照射さ
れた光は、放物ミラ−および石英レンズにより線状に集
光された。そして、この線状に集光された光は、これと
直交した方向に基板を走査することにより非単結晶半導
体表面を光アニ−ルすることができた。この光アニ−ル
は、紫外線で行なうため、非単結晶半導体の表面より内
部方向への結晶化を助長させた。For this reason, the light emitted from the cylindrical ultra-high pressure mercury lamp was condensed linearly by a parabolic mirror and a quartz lens. Then, the light condensed in the form of a line could scan the substrate in a direction perpendicular to the linear direction, thereby optically annealing the surface of the non-single-crystal semiconductor. Since this light annealing is performed with ultraviolet light, crystallization from the surface of the non-single-crystal semiconductor to the inside is promoted.

【００３４】このため、十分に多結晶化または単結晶化
された表面近傍の不純物領域は、チャネル形成領域にお
けるゲート絶縁膜のごく近傍に流れる電流制御を支障な
く行なうことが可能となった。光照射アニ−ル工程に際
し、チャネル形成領域に添加された水素またはハロゲン
元素は、まったく影響を受けず、非単結晶半導体の状態
を保持できるため、オフ電流を単結晶半導体の1/10³ な
いし1/10⁵ にすることができる。Therefore, it becomes possible to control the current flowing in the vicinity of the gate insulating film in the channel formation region in the sufficiently polycrystalline or monocrystalline impurity region near the surface without any trouble. Light irradiation annealing - Upon le step, hydrogen or a halogen element added to the channel formation region is not affected at all, since it is possible to hold the non-single-crystal semiconductor state, the off-current to 1/10 ^{3 to} the single crystal semiconductor Can be 1/10 ⁵

【００３５】ソ−ス領域およびドレイン領域は、ゲート
電極を作った後、光アニ−ルで作製するため、ゲート絶
縁物界面に汚物が付着せずに、特性を安定させる。さら
に、従来より公知の方法に比べ、基板材料として石英ガ
ラスのみならず任意の基板であるソ−ダガラス、耐熱性
有機フィルムをも用いることができる。異種材料界面で
あるチャネル形成領域を構成する非単結晶半導体─ゲー
ト絶縁物─ゲート電極の形成は、同一反応炉内でのプロ
セスにより、大気に触れさせることなく作り得るため、
界面凖位の発生が少ないという特長を有する。Since the source region and the drain region are formed by photo annealing after forming the gate electrode, the characteristics are stabilized without contamination adhered to the gate insulator interface. Further, as compared with conventionally known methods, not only quartz glass but also soda glass and a heat-resistant organic film which are optional substrates can be used as the substrate material. Since the formation of the non-single-crystal semiconductor, the gate insulator, and the gate electrode that form the channel formation region, which is the interface between different materials, can be made without exposure to the atmosphere by a process in the same reactor,
It has the feature that the generation of interface levels is small.

【００３６】なお、本実施例において、チャネル形成領
域の非単結晶半導体の酸素、炭素および窒素のいずれも
が５×10¹⁸ｃｍ^-3以下の不純物濃度であることが重要で
ある。すなわち、これらが従来公知の絶縁ゲート型電界
効果半導体装置においては、チャネル層に１ないし3 ×
10²⁰ｃｍ^-3の濃度に混合している。この従来例における
非単結晶半導体を用いるＰチャネル型絶縁ゲート型電界
効果半導体装置は、本実施例における絶縁ゲート型電界
効果半導体装置の有する特性の１／３以下の電流しか流
れない。In this embodiment, it is important that all of oxygen, carbon and nitrogen of the non-single-crystal semiconductor in the channel formation region have an impurity concentration of 5 × 10 ¹⁸ cm ⁻³ or less. That is, in a conventionally known insulated gate field effect semiconductor device, 1 to 3 ×
It is mixed to a concentration of 10 ²⁰ cm ^-3 . The P-channel insulated gate field-effect semiconductor device using a non-single-crystal semiconductor according to this conventional example allows only a current of 1/3 or less of the characteristics of the insulated gate field-effect semiconductor device according to the present embodiment to flow.

【００３７】そして、上記従来例における非単結晶半導
体を用いた絶縁ゲート型電界効果半導体装置のヒステリ
シス特性は、Ｉ_DD─Ｖ_GG特性にドレイン電界を２×10⁶V
/ ｃｍ以上加える場合に観察されてしまった。また、本
実施例のように、非単結晶半導体中の酸素を５×10¹⁸ｃ
ｍ^-3以下とすると、３×10⁶V/ ｃｍの電圧においてもヒ
ステリシスの存在が観察されなかった。[0037] Then, the hysteresis characteristic of the insulated gate field effect semiconductor device using a non-single-crystal semiconductor in the conventional example, I _DD ─V _GG characteristics drain field 2 × 10 ⁶ V
/ cm was observed when added. Further, as in this embodiment, oxygen in the non-single-crystal semiconductor is reduced to 5 × 10 ¹⁸ c
At m ⁻³ or less, no hysteresis was observed even at a voltage of 3 × 10 ⁶ V / cm.

【００３８】[0038]

【発明の効果】本発明によれば、不純物の添加、および
結晶化を助長せしめるための光アニール処理が選択的に
行なわれないため、位置合わせの必要がなく、非単結晶
半導体層および非単結晶半導体層の存在しない領域を含
めた全体に対して処理を行うことができる。すなわち、
絶縁ゲート型電界効果半導体装置を１個１個選択しなが
ら作製せずに、多数のトランジスタを絶縁基板上に得る
ことができる。また、線状に集光された強紫外光は、基
板の全領域を４００°Ｃ以下の温度になるような速度で
走査され、前記全領域にわたって照射することにより、
不純物の添加された領域の結晶化が助長される。According to the present invention, since the addition of impurities and the optical annealing for promoting crystallization are not performed selectively, there is no need for alignment, and the non-single-crystal semiconductor layer and the non-single-crystal Processing can be performed on the entire region including a region where no crystalline semiconductor layer exists. That is,
A large number of transistors can be obtained over an insulating substrate without manufacturing an insulated gate field-effect semiconductor device one by one. Further, the intense ultraviolet light condensed in a linear shape is scanned at a speed such that the entire region of the substrate becomes a temperature of 400 ° C. or less, and is irradiated over the entire region,
Crystallization of the region to which impurities are added is promoted.

【００３９】本発明によれば、ゲート絶縁膜が密接する
ように形成された非単結晶半導体、および線状に集光さ
れた強紫外光が基板の全領域で、４００°Ｃ以下の温度
になるような速度で走査されると、非単結晶半導体領域
における水素またはハロゲン元素がアニール処理の際お
よび経年変化によっても、脱気し難くすることができ
た。According to the present invention, the non-single-crystal semiconductor formed so that the gate insulating film is in close contact with the substrate, and the intense ultraviolet light condensed in a linear shape are maintained at a temperature of 400 ° C. or less over the entire region of the substrate. When scanning was performed at such a speed, hydrogen or a halogen element in the non-single-crystal semiconductor region could be hardly degassed during annealing treatment and also due to aging.

【００４０】本発明によれば、ゲート部をマスクとし
て、非単結晶半導体領域全面の結晶化を促進するため、
抵抗の高い非単結晶半導体領域が存在せずに、絶縁ゲー
ト型電界効果半導体装置のゲート電圧−ドレイン電流特
性にヒステリシスがなく、高い周波数における良好なス
イッチング特性を得た。According to the present invention, crystallization of the entire non-single-crystal semiconductor region is promoted using the gate portion as a mask.
Since there was no non-single-crystal semiconductor region having high resistance, there was no hysteresis in the gate voltage-drain current characteristics of the insulated gate field effect semiconductor device, and good switching characteristics at high frequencies were obtained.

【００４１】本発明によれば、不純物の添加およびアニ
ールを非単結晶半導体層および非単結晶半導体層の存在
しない領域の全体を選択することなく処理することがで
きるため、生産性が優れている。According to the present invention, the addition of impurities and the annealing can be performed without selecting the non-single-crystal semiconductor layer and the entire region where the non-single-crystal semiconductor layer does not exist, so that the productivity is excellent. .

【００４２】本発明によれば、絶縁基板表面上に酸素、
炭素、または窒素が５×１０¹⁸ｃｍ ^-3以下という極めて
少ない不純物の非単結晶半導体層を設けていると共に、
１０ｃｍ以上の長さの線状紫外光を照射し、線状の長手
方向に対して略直角方向で一端から他端に向けて５ｃｍ
／分ないし５０ｃｍ／分の走査速度で走査するため、ゲ
ート電圧−ドレイン電流特性にヒステリシスがなく、高
い周波数における良好なスイッチング特性を得た。According to the present invention, oxygen,
5 × 10 carbon or nitrogen¹⁸cm ^-3Extremely
In addition to providing a non-single-crystal semiconductor layer with few impurities,
Irradiate linear ultraviolet light with a length of 10 cm or more,
5cm from one end to the other end in a direction substantially perpendicular to the direction
/ Min to 50 cm / min scanning speed
There is no hysteresis in the gate voltage-drain current characteristics,
Good switching characteristics were obtained at low frequencies.

【００４３】本発明によれば、ソース領域およびドレイ
ン領域の結晶化度は、チャネル形成領域より高くしたた
め、シート抵抗が明らかに低くなり、一枚の基板上に大
面積大規模集積化を行うことが可能になった。According to the present invention, the crystallinity of the source region and the drain region is made higher than that of the channel formation region, so that the sheet resistance is clearly lowered, and large-area large-scale integration can be performed on one substrate. Is now possible.

【００４４】本発明によれば、非単結晶半導体層に接し
て窒化珪素膜が形成されているゲート絶縁膜は、非単結
晶薄膜半導体中の水素またはハロゲン元素が脱気し難
く、且つ水分が侵入し難い。According to the present invention, in the gate insulating film in which the silicon nitride film is formed in contact with the non-single-crystal semiconductor layer, hydrogen or a halogen element in the non-single-crystal thin-film semiconductor is hardly degassed, and moisture is reduced. Hard to invade.

【図面の簡単な説明】[Brief description of the drawings]

【図１】（Ａ）ないし（Ｃ）は本発明の一実施例である
絶縁ゲート型電界効果半導体装置の縦断面図を示す。FIGS. 1A to 1C are longitudinal sectional views of an insulated gate field effect semiconductor device according to an embodiment of the present invention.

【図２】 本発明の実施例によるドレイン電流─ゲート
電圧の特性を示す図である。FIG. 2 is a graph showing characteristics of drain current─gate voltage according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

１・・・基板 ２・・・非単結晶半導体層 ３・・・ゲート絶縁膜 ４・・・ゲート電極 ５・・・絶縁ゲート型電界効果半導体装置を形成する領
域 ６・・・レジスト膜 ７、８・・・不純物領域 １０・・・強紫外光 １１、１１′・・・破線 １３、１３′・・・電極穴 １４、１４′・・・リード １５、１５′・・・ソース領域およびドレイン領域の端
部 １６、１６′・・・ゲート電極の端部 １７、１７′・・・接合界面DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ... Non-single-crystal semiconductor layer 3 ... Gate insulating film 4 ... Gate electrode 5 ... Region in which an insulated gate field effect semiconductor device is formed 6 ... Resist film 7, 8 ... impurity region 10 ... strong ultraviolet light 11, 11 '... broken line 13, 13' ... electrode hole 14, 14 '... lead 15, 15' ... source region and drain region Of the gate electrode 16, 16 '... end of the gate electrode 17, 17' ... junction interface

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１８Ｆ ６２７Ｇ ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. ⁷ Identification code FI Theme coat ゛ (Reference) H01L 21/336 H01L 29/78 618F 627G

Claims (24)

【特許請求の範囲】[Claims] 【請求項１】 基板上に設けられた絶縁ゲート型電界効
果半導体装置であって、 水素またはハロゲンを含有し、かつ酸素が５×１０¹⁸cm
^-3以下であるパターニングされた非単結晶半導体膜に設
けられたチャネル形成領域と、 半導体でなり、前記チャネル形成領域と接合するソース
領域およびドレイン領域と、 前記チャネル形成領域に接するゲート絶縁膜と、 前記ゲート絶縁膜に接するゲート電極と、を有すること
を特徴とする絶縁ゲート型電界効果半導体装置。1. An insulated gate field effect semiconductor device provided on a substrate, wherein the device contains hydrogen or halogen and has oxygen of 5 × 10 ¹⁸ cm.
A channel formation region provided in the patterned non-single-crystal semiconductor film having a thickness of ^-3 or less; a source region and a drain region made of a semiconductor and joined to the channel formation region; and a gate insulating film in contact with the channel formation region. A gate electrode in contact with the gate insulating film. 【請求項２】 基板上に設けられた絶縁ゲート型電界効
果半導体装置であって、 水素またはハロゲンを含有し、かつ酸素が５×１０¹⁸cm
^-3以下であるパターニングされた非単結晶半導体膜に設
けられたチャネル形成領域と、 半導体でなり、前記チャネル形成領域と接合するソース
領域およびドレイン領域と、 前記チャネル形成領域に接する窒化珪素膜を含むゲート
絶縁膜と、 前記ゲート絶縁膜に接するゲート電極と、を有すること
を特徴とする絶縁ゲート型電界効果半導体装置。2. An insulated gate field effect semiconductor device provided on a substrate, the device comprising hydrogen or halogen and containing 5 × 10 ¹⁸ cm of oxygen.
A channel forming region provided in the patterned non-single-crystal semiconductor film having a thickness of ^-3 or less, a source region and a drain region made of a semiconductor and joined to the channel forming region, and a silicon nitride film in contact with the channel forming region. And a gate electrode in contact with the gate insulating film. 【請求項３】 基板上に設けられた絶縁ゲート型電界効
果半導体装置であって、 パターニングされた非単結晶シリコン膜に設けられたチ
ャネル形成領域と、 シリコンでなり、前記チャネル形成領域と接合するソー
ス領域およびドレイン領域と、 前記チャネル形成領域に接するゲート絶縁膜と、 前記ゲート絶縁膜に接するゲート電極と、を有し、 前記チャネル形成領域は水素またはハロゲンを含有し、
かつ酸素が５×１０¹⁸cm^-3以下のアモルファスシリコン
でなる領域を含むことを特徴とする絶縁ゲート型電界効
果半導体装置。3. An insulated gate field effect semiconductor device provided on a substrate, comprising: a channel forming region provided in a patterned non-single-crystal silicon film; and silicon, and joined to the channel forming region. A source region and a drain region, a gate insulating film in contact with the channel forming region, and a gate electrode in contact with the gate insulating film, wherein the channel forming region contains hydrogen or halogen;
An insulated gate field effect semiconductor device including a region made of amorphous silicon having oxygen of 5 × 10 ¹⁸ cm ⁻³ or less. 【請求項４】 基板上に設けられた絶縁ゲート型電界効
果半導体装置であって、 パターニングされた非単結晶シリコン膜に設けられたチ
ャネル形成領域と、 シリコンでなり、前記チャネル形成領域と接合するソー
ス領域およびドレイン領域と、 前記チャネル形成領域に接する窒化珪素膜を含むゲート
絶縁膜と、 前記ゲート絶縁膜に接するゲート電極と、を有し、 前記チャネル形成領域は水素またはハロゲンを含有し、
かつ酸素が５×１０¹⁸cm^-3以下のアモルファスシリコン
でなる領域を含むことを特徴とする絶縁ゲート型電界効
果半導体装置。4. An insulated gate field effect semiconductor device provided on a substrate, comprising: a channel forming region provided in a patterned non-single-crystal silicon film; and silicon, and joined to the channel forming region. A source region and a drain region, a gate insulating film including a silicon nitride film in contact with the channel forming region, and a gate electrode in contact with the gate insulating film, wherein the channel forming region contains hydrogen or halogen;
An insulated gate field effect semiconductor device including a region made of amorphous silicon having oxygen of 5 × 10 ¹⁸ cm ⁻³ or less. 【請求項５】 請求項１において、チャネル形成領域は
炭素が５×１０¹⁸cm^-3以下であることを特徴とする絶縁
ゲート型電界効果半導体装置。5. The insulated gate field effect semiconductor device according to claim 1, wherein the channel forming region contains carbon of 5 × 10 ¹⁸ cm ⁻³ or less. 【請求項６】 請求項２において、チャネル形成領域は
炭素が５×１０¹⁸cm^-3以下であることを特徴とする絶縁
ゲート型電界効果半導体装置。6. The insulated gate field effect semiconductor device according to claim 2, wherein carbon in the channel formation region is 5 × 10 ¹⁸ cm ⁻³ or less. 【請求項７】 請求項３において、チャネル形成領域は
炭素が５×１０¹⁸cm^-3以下であることを特徴とする絶縁
ゲート型電界効果半導体装置。7. The insulated gate field effect semiconductor device according to claim 3, wherein the channel forming region contains carbon of 5 × 10 ¹⁸ cm ⁻³ or less. 【請求項８】 請求項４において、チャネル形成領域は
炭素が５×１０¹⁸cm^-3以下であることを特徴とする絶縁
ゲート型電界効果半導体装置。8. The insulated gate field effect semiconductor device according to claim 4, wherein the channel forming region contains carbon of 5 × 10 ¹⁸ cm ⁻³ or less. 【請求項９】 請求項１において、チャネル形成領域は
窒素が５×１０¹⁸cm^-3以下であることを特徴とする絶縁
ゲート型電界効果半導体装置。9. The insulated gate field effect semiconductor device according to claim 1, wherein nitrogen in the channel formation region is 5 × 10 ¹⁸ cm ⁻³ or less. 【請求項１０】 請求項２において、チャネル形成領域
は窒素が５×１０¹⁸cm^-3以下であることを特徴とする絶
縁ゲート型電界効果半導体装置。10. The insulated gate field effect semiconductor device according to claim 2, wherein nitrogen in the channel formation region is 5 × 10 ¹⁸ cm ⁻³ or less. 【請求項１１】 請求項３において、チャネル形成領域
は窒素が５×１０¹⁸cm^-3以下であることを特徴とする絶
縁ゲート型電界効果半導体装置。11. The insulated gate field effect semiconductor device according to claim 3, wherein nitrogen in the channel formation region is 5 × 10 ¹⁸ cm ⁻³ or less. 【請求項１２】 請求項４において、チャネル形成領域
は窒素が５×１０¹⁸cm^-3以下であることを特徴とする絶
縁ゲート型電界効果半導体装置。12. The insulated gate field effect semiconductor device according to claim 4, wherein nitrogen in the channel formation region is 5 × 10 ¹⁸ cm ⁻³ or less. 【請求項１３】 請求項１において、基板は、石英、ガ
ラス、または有機フィルムでなることを特徴とする絶縁
ゲート型電界効果半導体装置。13. The insulated gate field effect semiconductor device according to claim 1, wherein the substrate is made of quartz, glass, or an organic film. 【請求項１４】 請求項２において、基板は、石英、ガ
ラス、または有機フィルムでなることを特徴とする絶縁
ゲート型電界効果半導体装置。14. The insulated gate field effect semiconductor device according to claim 2, wherein the substrate is made of quartz, glass, or an organic film. 【請求項１５】 請求項３において、基板は、石英、ガ
ラス、または有機フィルムでなることを特徴とする絶縁
ゲート型電界効果半導体装置。15. The insulated gate field effect semiconductor device according to claim 3, wherein the substrate is made of quartz, glass, or an organic film. 【請求項１６】 請求項４において、基板は、石英、ガ
ラス、または有機フィルムでなることを特徴とする絶縁
ゲート型電界効果半導体装置。16. The insulated gate field effect semiconductor device according to claim 4, wherein the substrate is made of quartz, glass, or an organic film. 【請求項１７】 請求項1において、チャネル形成領域
は水素またはハロゲンを１原子％以上含有することを特
徴とする絶縁ゲート型電界効果半導体装置。17. The insulated gate field effect semiconductor device according to claim 1, wherein the channel formation region contains 1 atomic% or more of hydrogen or halogen. 【請求項１８】 請求項２において、チャネル形成領域
は水素またはハロゲンを１原子％以上含有することを特
徴とする絶縁ゲート型電界効果半導体装置。18. The insulated gate field effect semiconductor device according to claim 2, wherein the channel formation region contains 1 atomic% or more of hydrogen or halogen. 【請求項１９】 請求項３において、チャネル形成領域
は水素またはハロゲンを１原子％以上含有することを特
徴とする絶縁ゲート型電界効果半導体装置。19. The insulated gate field effect semiconductor device according to claim 3, wherein the channel formation region contains 1 atomic% or more of hydrogen or halogen. 【請求項２０】 請求項４において、チャネル形成領域
は水素またはハロゲンを１原子％以上含有することを特
徴とする絶縁ゲート型電界効果半導体装置。20. The insulated gate field effect semiconductor device according to claim 4, wherein the channel formation region contains 1 atomic% or more of hydrogen or halogen. 【請求項２１】 請求項1において、絶縁ゲート型電界
効果半導体装置は液晶表示パネルに用いられることを特
徴とする絶縁ゲート型電界効果半導体装置。21. The insulated gate field effect semiconductor device according to claim 1, wherein the insulated gate field effect semiconductor device is used for a liquid crystal display panel. 【請求項２２】 請求項２において、絶縁ゲート型電界
効果半導体装置は液晶表示パネルに用いられることを特
徴とする絶縁ゲート型電界効果半導体装置。22. The insulated gate field effect semiconductor device according to claim 2, wherein the insulated gate field effect semiconductor device is used for a liquid crystal display panel. 【請求項２３】 請求項３において、絶縁ゲート型電界
効果半導体装置は液晶表示パネルに用いられることを特
徴とする絶縁ゲート型電界効果半導体装置。23. The insulated gate field effect semiconductor device according to claim 3, wherein the insulated gate field effect semiconductor device is used for a liquid crystal display panel. 【請求項２４】 請求項４において、絶縁ゲート型電界
効果半導体装置は液晶表示パネルに用いられることを特
徴とする絶縁ゲート型電界効果半導体装置。24. The insulated gate field effect semiconductor device according to claim 4, wherein the insulated gate field effect semiconductor device is used for a liquid crystal display panel.