JP2000338903A - Manufacture of electric optical device, electric optical device and projective type display device - Google Patents
Manufacture of electric optical device, electric optical device and projective type display deviceInfo
- Publication number
- JP2000338903A JP2000338903A JP11149711A JP14971199A JP2000338903A JP 2000338903 A JP2000338903 A JP 2000338903A JP 11149711 A JP11149711 A JP 11149711A JP 14971199 A JP14971199 A JP 14971199A JP 2000338903 A JP2000338903 A JP 2000338903A
- Authority
- JP
- Japan
- Prior art keywords
- light
- film
- shielding film
- optical device
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Projection Apparatus (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体層に対応す
る位置に遮光層が形成された電気光学装置の製造方法、
当該電気光学装置及び当該電気光学装置を有する投射型
表示装置の技術分野に属し、特に遮光性の高い遮光膜を
形成することができる電気光学装置の製造方法、当該電
気光学装置及び当該電気光学装置を有する投射型表示装
置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an electro-optical device having a light-shielding layer formed at a position corresponding to a semiconductor layer.
The manufacturing method of the electro-optical device, which belongs to the technical field of the electro-optical device and the projection type display device having the electro-optical device, and in particular, can form a light-shielding film having high light-shielding properties, the electro-optical device, and the electro-optical device And a projection type display device having the same.
【０００２】[0002]
【従来の技術】従来、電気光学装置の一つである液晶装
置が液晶プロジェクタ等にライトバルブとして用いられ
る場合には一般に、液晶層を挟んでＴＦＴアレイ基板に
対向配置される対向基板の側から投射光が入射される。
ここで、投射光がＴＦＴのａ−Ｓｉ（アモルファスシリ
コン）膜やｐ−Ｓｉ（ポリシリコン）膜の半導体層から
構成されたチャネル形成用の領域に入射すると、この領
域において光電変換効果により光電流が発生してしま
い、ＴＦＴのトランジスタ特性が劣化する。このため、
対向基板には、各ＴＦＴに夫々対向する位置に、Ｃｒ
（クロム）などの金属材料や樹脂ブラックなどからブラ
ックマトリクス或いはブラックマスクと呼ばれる遮光膜
が形成されるのが一般的である。この遮光膜は、各画素
の開口領域（即ち、投射光が透過する領域）を規定する
ことにより、ＴＦＴのｐ−Ｓｉ層に対する遮光の他に、
コントラストの向上、色材の混色防止などの機能を果た
している。2. Description of the Related Art Conventionally, when a liquid crystal device, which is one type of electro-optical device, is used as a light valve in a liquid crystal projector or the like, generally, a liquid crystal device is placed on a TFT array substrate with a liquid crystal layer interposed therebetween. Projection light is incident.
Here, when the projected light is incident on a channel formation region composed of a semiconductor layer of an a-Si (amorphous silicon) film or a p-Si (polysilicon) film of a TFT, a photocurrent is generated in this region by a photoelectric conversion effect. And the transistor characteristics of the TFT deteriorate. For this reason,
On the opposing substrate, Cr is placed at a position facing each TFT.
In general, a light shielding film called a black matrix or a black mask is formed from a metal material such as (chromium) or resin black. This light-shielding film defines an opening area of each pixel (that is, an area through which projected light is transmitted), and thus, in addition to light-shielding the p-Si layer of the TFT,
It functions to improve contrast and prevent color mixing of color materials.
【０００３】この種の液晶装置においては、特にトップ
ゲート構造（即ち、ＴＦＴアレイ基板上においてゲート
電極がチャネルの上側に設けられた構造）を採る正スタ
ガ型又はコプラナー型のａ−Ｓｉ又はｐ−ＳｉＴＦＴを
用いる場合には、投射光の一部が液晶プロジェクタ内の
投射光学系により戻り光として、ＴＦＴアレイ基板の側
からＴＦＴのチャネルに入射するのを防ぐ必要がある。
同様に、投射光が通過する際のＴＦＴアレイ基板の表面
からの反射光や、更にカラー用に複数の液晶装置を組み
合わせて使用する場合の他の液晶装置から出射した後に
投射光学系を突き抜けてくる投射光の一部が、戻り光と
してＴＦＴアレイ基板の側からＴＦＴのチャネルに入射
するのを防ぐ必要もある。このために、特開平９−１２
７４９７号公報、特公平３−５２６１１a号公報、特開
平３−１２５１２３号公報、特開平８−１７１１a０１
号公報等では、石英基板等からなるＴＦＴアレイ基板上
においてＴＦＴに対向する位置（即ち、ＴＦＴの下側）
にも、例えば不透明な高融点金属から遮光膜を形成した
液晶装置を提案している。In this type of liquid crystal device, a regular stagger type or coplanar type a-Si or p-type transistor having a top gate structure (ie, a structure in which a gate electrode is provided above a channel on a TFT array substrate) is used. In the case of using a SiTFT, it is necessary to prevent a part of the projection light from being incident on the TFT channel from the TFT array substrate side as return light by the projection optical system in the liquid crystal projector.
Similarly, the reflected light from the surface of the TFT array substrate when the projected light passes therethrough, or when it is emitted from another liquid crystal device when a plurality of liquid crystal devices are used in combination for color, passes through the projection optical system after being emitted. It is also necessary to prevent some of the incoming projection light from entering the TFT channel from the TFT array substrate side as return light. For this purpose, Japanese Patent Application Laid-Open No. 9-12
No. 7497, JP-B-3-52611a, JP-A-3-125123, JP-A-8-1711a01
In Japanese Patent Application Laid-Open Publication No. H10-163, a position facing a TFT on a TFT array substrate made of a quartz substrate or the like (that is, a lower side of the TFT).
In addition, for example, a liquid crystal device in which a light shielding film is formed from an opaque high melting point metal is proposed.
【０００４】ＴＦＴアレイ基板上においてＴＦＴに対向
する位置に遮光膜を形成する場合、遮光膜の材料として
例えば不透明な高融点金属であるＴｉ（チタン）、Ｃｒ
（クロム）、Ｗ（タングステン）、Ｔa（タンタル）、
Ｍｏ（モリブデン）及びＰｂ（鉛）のうち少なくとも一
つを含む金属単体、合金、金属シリサイドなどが用いら
れている。そして、この遮光膜を覆うようにＮＳＧ（ノ
ンシリケートガラス）、ＰＳＧ（リンシリケートガラ
ス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ
（ボロンシリケートガラス）などのシリケートガラス
膜、窒化シリコン膜や酸化シリコン膜等からなる絶縁膜
を形成した後、熱処理を施し、その後絶縁膜上に半導体
層を形成している。この熱処理工程は、絶縁膜の平坦化
及び半導体膜への汚染の防止のため、例えば約１０００
℃の温度条件で行われている。When a light-shielding film is formed on a TFT array substrate at a position facing a TFT, for example, opaque refractory metals such as Ti (titanium) and Cr
(Chrome), W (tungsten), Ta (tantalum),
A simple metal, an alloy, a metal silicide, or the like containing at least one of Mo (molybdenum) and Pb (lead) is used. Then, NSG (non-silicate glass), PSG (phosphorus silicate glass), BSG (boron silicate glass), BPSG
After forming an insulating film such as a silicate glass film such as (boron silicate glass), a silicon nitride film or a silicon oxide film, a heat treatment is performed, and then a semiconductor layer is formed on the insulating film. This heat treatment step is performed, for example, by about 1000 to planarize the insulating film and prevent contamination of the semiconductor film.
It is performed under the temperature condition of ° C.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、例えば
ＷＳｉからなる遮光膜を上記のよう温度条件で加熱処理
を施した場合には透過率が例えば６００ｎｍの波長で
２．４％程度となり、このような遮光膜を有する液晶装
置を液晶プロジェクタの液晶バルブに用いた場合には遮
光性が不十分になる、という課題がある。特に、遮光性
が不十分であるときには６００ｎｍ付近の赤色光域にお
いてコントラストが著しく低下する、という課題があ
る。However, when a light-shielding film made of, for example, WSi is subjected to a heat treatment under the above temperature conditions, the transmittance becomes, for example, about 2.4% at a wavelength of 600 nm. When a liquid crystal device having a light shielding film is used for a liquid crystal bulb of a liquid crystal projector, there is a problem that light shielding properties become insufficient. In particular, when the light-shielding property is insufficient, there is a problem that the contrast is significantly reduced in a red light region around 600 nm.
【０００６】本発明は上述した問題点に鑑みなされたも
のであり、遮光性の高い遮光膜を有する電気光学装置を
提供することを課題とする。SUMMARY OF THE INVENTION The present invention has been made in consideration of the above-described problems, and has as its object to provide an electro-optical device having a light-shielding film having high light-shielding properties.
【０００７】[0007]
【課題を解決するための手段】本発明の電気光学装置及
び製造装置は、上記課題を解決するために、基板上に金
属を有する遮光膜を形成する工程と、少なくとも前記遮
光膜を覆うように無機絶縁膜を形成する工程と、前記遮
光膜及び無機絶縁膜が形成された基板を１０００℃より
高く１２００℃以下の温度範囲で熱処理する熱処理工程
と、前記基板上の前記遮光膜に対応する位置に半導体層
を形成する工程とを有することを特徴とする。In order to solve the above-mentioned problems, an electro-optical device and a manufacturing apparatus according to the present invention include a step of forming a light-shielding film having a metal on a substrate, and a step of covering at least the light-shielding film. Forming an inorganic insulating film, heat-treating the substrate on which the light-shielding film and the inorganic insulating film are formed in a temperature range higher than 1000 ° C. and 1200 ° C. or less, and a position corresponding to the light-shielding film on the substrate. And a step of forming a semiconductor layer.
【０００８】本発明のこのような構成によれば、遮光膜
として金属を有する材料を用い、これを覆うように無機
絶縁膜を形成して、特定の温度範囲で熱処理を行うこと
により、半導体層のチャネル領域に入射する光を遮光す
る遮光膜の遮光性を高めるという効果を有する。これに
より、半導体層のチャネル領域に入射される戻り光等の
光に対する遮光性を高くし、半導体層を有する薄膜トラ
ンジスタの特性劣化を防止できる。熱処理は１０００℃
より高く１２００℃以下という高温度の範囲で行うこと
を特徴としており、１０００℃以下で形成すると十分な
遮光性が得られず、１２００℃より高い温度で形成する
と基板の耐熱性に影響を及ぼし基板のそりが生じるなど
の不具合が生じる。ここで、遮光膜としては、Ｔｉ（チ
タン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔa
（タンタル）、Ｍｏ（モリブデン）及びＰｂ（鉛）など
のうち少なくとも一つを含む金属単体、合金、金属シリ
サイドなどを用いることができる。無機絶縁膜として
は、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシ
リケートガラス）、ＢＳＧ（ボロンシリケートガラ
ス）、ＢＰＳＧ（ボロンシリケートガラス）などのシリ
ケートガラス膜、窒化シリコン膜や酸化シリコン膜等か
らなる絶縁膜金属などを用いることができる。According to such a structure of the present invention, the semiconductor layer is formed by using a metal-containing material as a light-shielding film, forming an inorganic insulating film so as to cover the material, and performing a heat treatment in a specific temperature range. This has the effect of increasing the light-blocking properties of the light-blocking film that blocks light incident on the channel region. Accordingly, the light-shielding property against light such as return light incident on the channel region of the semiconductor layer is increased, and deterioration of characteristics of the thin film transistor including the semiconductor layer can be prevented. Heat treatment at 1000 ° C
It is characterized in that it is performed at a higher temperature range of higher than 1200 ° C., and when formed at 1000 ° C. or lower, sufficient light-shielding property cannot be obtained. When formed at a temperature higher than 1200 ° C., the heat resistance of the substrate is affected. Problems such as warpage occur. Here, Ti (titanium), Cr (chromium), W (tungsten), Ta
A simple metal, alloy, metal silicide, or the like containing at least one of (tantalum), Mo (molybdenum), Pb (lead), and the like can be used. Examples of the inorganic insulating film include a silicate glass film such as NSG (non-silicate glass), PSG (phosphorus silicate glass), BSG (boron silicate glass), and BPSG (boron silicate glass), a silicon nitride film, and a silicon oxide film. Film metal or the like can be used.
【０００９】また、前記遮光膜はタングステンシリサイ
ドを有することを特徴とする。また、前記無機絶縁膜は
ノンドープシリケートガラスであることを特徴とする。
このような構成によれば、透過率を０．８％程度に落と
すことができ、十分な遮光性をえることができる。更
に、遮光膜がタングステンシリサイドを有する場合に、
特に好ましい製造方法となる。すなわち、遮光膜として
ＷＳｉ（タングステンシリサイド）を用い、これを覆う
ようにＮＧＳ（ノンドープシリケートガラス）を形成し
た状態で、特定の温度範囲で熱処理を行うことにより、
遮光膜であるＷＳｉの遮光性を高くすることができる。
これにより、半導体層のチャネル領域に入射される戻り
光等の光に対する遮光性を高くし、半導体層を有する薄
膜トランジスタの特性劣化を防止できる。Further, the light shielding film has a tungsten silicide. Further, the inorganic insulating film is made of non-doped silicate glass.
According to such a configuration, the transmittance can be reduced to about 0.8%, and a sufficient light shielding property can be obtained. Furthermore, when the light shielding film has tungsten silicide,
This is a particularly preferable manufacturing method. That is, by performing heat treatment in a specific temperature range in a state where WSi (tungsten silicide) is used as a light shielding film and NGS (non-doped silicate glass) is formed so as to cover the film,
The light-shielding properties of the light-shielding film WSi can be enhanced.
Accordingly, the light-shielding property against light such as return light incident on the channel region of the semiconductor layer is increased, and deterioration of characteristics of the thin film transistor including the semiconductor layer can be prevented.
【００１０】また、本発明は、前記熱処理工程における
処理温度を約１１００以上１１５０℃以下で行うことが
望ましい。このような構成によれば、基板のそりを防止
しつつ、０．８％程度の高い遮光性を有する遮光膜を得
ることができる。[0010] In the present invention, it is desirable that the heat treatment step is performed at a processing temperature of about 1100 to 1150 ° C. According to such a configuration, a light-shielding film having a high light-shielding property of about 0.8% can be obtained while preventing warpage of the substrate.
【００１１】更に、本発明は、基板として石英基板を用
いることが望ましい。このような構成によれば、１２０
０℃という高温度の処理条件にも耐えうるという効果を
有する。また、本発明は、前記熱処理工程を３０分以上
１２０分以下、更に好ましくは５０分以上８０分以下の
範囲で行うことが望ましい。このような構成によれば、
より遮光性の高い遮光膜を得るという効果を有する。熱
処理時間が３０分より短いと十分な遮光性が得られず、
１２０分よりも長いと高温度でかつ長時間の加熱処理に
対する基板の耐熱性が不十分となり基板のそりが生じて
しまう。更に、５０分以上処理することにより、例えば
３０分の処理と比較して、透過率を０．８％上げること
ができる。また、約８０分以上の処理では透過率はほと
んど変化しないため、８０分以下で処理を行うことによ
り効率よく遮光性の高い遮光膜を得ることができる。Further, in the present invention, it is desirable to use a quartz substrate as the substrate. According to such a configuration, 120
This has the effect of being able to withstand processing conditions as high as 0 ° C. In the present invention, it is desirable that the heat treatment step is performed for 30 minutes to 120 minutes, more preferably for 50 minutes to 80 minutes. According to such a configuration,
This has the effect of obtaining a light-shielding film having higher light-shielding properties. If the heat treatment time is shorter than 30 minutes, sufficient light shielding properties cannot be obtained,
If the heating time is longer than 120 minutes, the heat resistance of the substrate against the heat treatment at a high temperature for a long time is insufficient, and the substrate warps. Further, by performing the treatment for 50 minutes or more, the transmittance can be increased by 0.8% as compared with, for example, the treatment for 30 minutes. Further, since the transmittance hardly changes in the processing for about 80 minutes or more, a light-shielding film having high light-shielding properties can be obtained efficiently by performing the processing in 80 minutes or less.
【００１２】更に、本発明は、ＮＳＧは、遮光膜と薄膜
トランジスタとの間に介在する層間絶縁膜であることを
有することが望ましい。このような構成によれば、ＮＳ
Ｇが遮光膜を覆うように絶縁膜を形成した後に熱処理を
する場合の絶縁膜の役割と、遮光膜と薄膜トランジスタ
とを絶縁するための絶縁膜の役割を兼ねることができ、
それぞれ別に絶縁膜を形成するという工程を削減すると
いう効果を有する。Further, in the present invention, it is desirable that the NSG is an interlayer insulating film interposed between the light shielding film and the thin film transistor. According to such a configuration, NS
G can serve as an insulating film in the case of performing heat treatment after forming an insulating film so as to cover the light shielding film, and also as an insulating film for insulating the light shielding film and the thin film transistor,
This has the effect of reducing the step of separately forming an insulating film.
【００１３】本発明の投射型表示装置は、光源と、入射
光を投射する光学系と、前記光源と前記光学系との間に
介挿され、前記光源からの光を変調して前記光学系に導
く、上述した電気光学装置を有するライトバルブとを具
備することを特徴とする。このような構成によれば、戻
り光による薄膜トランジスタへの影響を防ぐという効果
を有し、表示特性の良い投射型表示装置を得ることがで
きる。The projection type display device of the present invention comprises a light source, an optical system for projecting incident light, and an optical system interposed between the light source and the optical system for modulating light from the light source and for controlling the optical system. And a light valve having the above-described electro-optical device. According to such a configuration, it is possible to obtain a projection type display device having an effect of preventing the return light from affecting the thin film transistor and having good display characteristics.
【００１４】本発明の投射型表示装置は、光源と、該光
源からの光を赤、緑、青の色光に分離する色分離手段
と、前記色分離手段により分離された各色光をそれぞれ
変調する複数のライトバルブと、該複数のライトバルブ
により変調された光を合成する色合成手段と、該色合成
手段により合成された光を投射する投射手段とを具備
し、前記複数のライトバルブのうち、前記赤色に対応す
るライトバルブは、上述した電気光学装置を有すること
を特徴とする。このような構成によれば、上述した電気
光学装置の遮光膜は、特に赤色光域である波長約６００
ｎｍ付近における遮光性が高くなるため、赤光に対応す
る液晶ライトバルブに上述の電気光学装置を用いること
により、戻り光による薄膜トランジスタへの影響を防ぐ
ことができるという効果を有する。従って、赤光に対応
する液晶ライトバルブのみに上述の電気光学装置を用い
ても、十分に表示特性の良い投射型表示装置を得ること
ができる。According to the projection display device of the present invention, a light source, color separation means for separating light from the light source into red, green, and blue color lights, and each of the color lights separated by the color separation means are modulated. A plurality of light valves; a color combining unit that combines light modulated by the plurality of light valves; and a projection unit that projects light combined by the color combining unit. The light valve corresponding to the red color includes the above-described electro-optical device. According to such a configuration, the light-shielding film of the above-described electro-optical device has a wavelength of about 600 in the red light region.
Since the light-shielding property in the vicinity of nm is increased, the use of the above-described electro-optical device for a liquid crystal light valve corresponding to red light has an effect that the influence of return light on the thin film transistor can be prevented. Therefore, even if the above-described electro-optical device is used only for the liquid crystal light valve corresponding to red light, a projection display device with sufficiently good display characteristics can be obtained.
【００１５】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにする。The operation and other advantages of the present invention will become more apparent from the embodiments explained below.
【００１６】[0016]
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１７】（電気光学装置の実施形態の構成及び動
作）本発明による電気光学装置の１つである液晶装置の
第１実施形態の構成及び動作について、図１から図３を
参照して説明する。図１は、液晶装置の画像形成領域を
構成するマトリクス状に形成された複数の画素における
各種素子、配線等の等価回路である。図２は、データ
線、走査線、画素電極、遮光膜等が形成されたＴＦＴア
レイ基板の相隣接する複数の画素群の平面図であり、図
３は、図２のＡ−Ａ’断面図である。尚、図３において
は、各層や各部材を図面上で認識可能な程度の大きさと
するため、各層や各部材毎に縮尺を異ならしめてある。(Structure and Operation of Embodiment of Electro-Optical Device) The structure and operation of a liquid crystal device according to a first embodiment of the present invention will be described with reference to FIGS. . FIG. 1 is an equivalent circuit of various elements, wiring, and the like in a plurality of pixels formed in a matrix forming an image forming area of a liquid crystal device. FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which a data line, a scanning line, a pixel electrode, a light-shielding film, and the like are formed, and FIG. It is. In FIG. 3, the scale of each layer and each member is different so that each layer and each member have a size that can be recognized in the drawing.
【００１８】図１において、本実施の形態による液晶装
置の画像表示領域を構成するマトリクス状に形成された
複数の画素は、マトリクス状に複数形成された画素電極
９ａと画素電極９aを制御するためのＴＦＴ３０からな
り、画像信号が供給されるデータ線６ａが当該ＴＦＴ３
０のソースに電気的に接続されている。データ線６ａに
書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線
順次に供給される。また、ＴＦＴ３０のゲートに走査線
３ａが電気的に接続されており、所定のタイミングで、
走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍ
を、この順に線順次で印加するように構成されている。
画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続
されており、薄膜トランジスタであるＴＦＴ３０を一定
期間だけそのスイッチを閉じることにより、データ線６
ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定
のタイミングで書き込む。画素電極９ａを介して液晶に
書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓ
ｎは、対向基板（後述する）に形成された対向電極（後
述する）との間で一定期間保持される。ここで、保持さ
れた画像信号がリークするのを防ぐために、画素電極９
ａと対向電極との間に形成される液晶容量と並列に蓄積
容量７０を付加する。例えば、画素電極９ａの電圧は、
データ線に電圧が印加された時間よりも３桁も長い時間
だけ蓄積容量７０により保持される。これにより、保持
特性は更に改善され、コントラスト比の高い液晶装置が
実現できる。本実施の形態では特に、このような蓄積容
量７０を形成するために、後述の如く導電性の遮光膜を
利用して低抵抗化された容量線３ｂを設けている。In FIG. 1, a plurality of pixels formed in a matrix forming an image display area of the liquid crystal device according to the present embodiment are used to control a plurality of pixel electrodes 9a and a plurality of pixel electrodes 9a formed in a matrix. The data line 6a to which the image signal is supplied is connected to the TFT 3
0 is electrically connected to the source. The image signals S1, S2,..., Sn to be written to the data lines 6a are supplied line-sequentially in this order. Further, the scanning line 3a is electrically connected to the gate of the TFT 30, and at a predetermined timing,
Scanning signals G1, G2,...
Are applied in this order in a line-sequential manner.
The pixel electrode 9a is electrically connected to the drain of the TFT 30. When the switch of the TFT 30 as a thin film transistor is closed for a certain period, the data line 6a is turned off.
The image signals S1, S2,..., Sn supplied from a are written at a predetermined timing. The image signals S1, S2,..., S of a predetermined level written in the liquid crystal through the pixel electrode 9a
n is held for a certain period of time between a counter electrode (to be described later) formed on a counter substrate (to be described later). Here, in order to prevent the held image signal from leaking, the pixel electrode 9 is used.
A storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the capacitor a and the counter electrode. For example, the voltage of the pixel electrode 9a is
The data is held by the storage capacitor 70 for a time three digits longer than the time when the voltage is applied to the data line. Thereby, the holding characteristics are further improved, and a liquid crystal device having a high contrast ratio can be realized. In this embodiment, in particular, in order to form such a storage capacitor 70, a capacitance line 3b having a reduced resistance is provided by using a conductive light-shielding film as described later.
【００１９】図２において、液晶装置のＴＦＴアレイ基
板４０には、マトリクス状に複数の透明な画素電極９ａ
（点線部９ａ’により輪郭が示されている）が設けられ
ており、画素電極９ａの縦横の境界に各々沿ってデータ
線６ａ、走査線３ａ及び容量線３ｂが設けられている。
データ線６ａは、コンタクトホール５を介してポリシリ
コン膜等の半導体層１ａのうち後述のソース領域に電気
的接続されており、画素電極９ａは、コンタクトホール
８を介して半導体層１ａのうち後述のドレイン領域に電
気的接続されている。また、半導体層１ａのうちチャネ
ル領域（図中右下りの斜線の領域）に対向するように走
査線３ａが配置されている。In FIG. 2, a plurality of transparent pixel electrodes 9a are arranged in a matrix on a TFT array substrate 40 of a liquid crystal device.
(The outline is indicated by a dotted line portion 9a ′), and the data line 6a, the scanning line 3a, and the capacitor line 3b are provided along the vertical and horizontal boundaries of the pixel electrode 9a.
The data line 6a is electrically connected to a later-described source region of the semiconductor layer 1a such as a polysilicon film via the contact hole 5, and the pixel electrode 9a is connected to a later-described source region of the semiconductor layer 1a via the contact hole 8. Is electrically connected to the drain region. Further, the scanning line 3a is arranged so as to face a channel region (a hatched region on the lower right in the figure) of the semiconductor layer 1a.
【００２０】容量線３ｂは、走査線３ａに沿ってほぼ直
線状に伸びる本線部（即ち、平面的に見て、走査線３ａ
に沿って形成された第1領域）と、データ線６ａと交差
する箇所からデータ線６ａに沿って前段側（図中、上向
き）に突出した突出部（即ち、平面的に見て、データ線
６ａに沿って延設された第２領域）とを有する。The capacitance line 3b has a main line portion extending substantially linearly along the scanning line 3a (that is, the scanning line 3a in a plan view).
(A first region formed along the data line 6a) and a protruding portion (upward in the figure) protruding along the data line 6a from a point intersecting the data line 6a (ie, the data line 6a extending along the second region 6a).
【００２１】そして、図中右上がりの斜線で示した領域
には、複数の第１遮光膜１１aが設けられている。より
具体的には、第１遮光膜１１aは夫々、画素部において
半導体層１ａのチャネル領域を含むＴＦＴをＴＦＴアレ
イ基板４０の側から見て覆う位置に設けられており、更
に、容量線３ｂの本線部に対向して走査線３ａに沿って
直線状に伸びる本線部と、データ線６ａと交差する箇所
からデータ線６ａに沿って隣接する段側（即ち、図中下
向き）に突出した突出部とを有する。第１遮光膜１１a
の各段（画素行）における下向きの突出部の先端は、デ
ータ線６ａ下において次段における容量線３ｂの上向き
の突出部の先端と重ねられている。この重なった箇所に
は、第1遮光膜１１aと容量線３ｂとを相互に電気的接続
するコンタクトホール１３が設けられている。即ち、本
実施の形態では、第1遮光膜１１aは、コンタクトホール
１３により前段あるいは後段の容量線３ｂに電気的接続
されている。A plurality of first light-shielding films 11a are provided in a region indicated by oblique lines rising to the right in the drawing. More specifically, the first light-shielding film 11a is provided at a position covering the TFT including the channel region of the semiconductor layer 1a in the pixel portion as viewed from the TFT array substrate 40 side. A main line portion extending linearly along the scanning line 3a opposite to the main line portion, and a protruding portion protruding from an intersection with the data line 6a to an adjacent step side (ie, downward in the drawing) along the data line 6a. And First light shielding film 11a
The top end of the downward protruding portion in each stage (pixel row) overlaps the top end of the upward protruding portion of the capacitor line 3b in the next stage below the data line 6a. A contact hole 13 for electrically connecting the first light-shielding film 11a and the capacitance line 3b to each other is provided in the overlapping portion. That is, in the present embodiment, the first light-shielding film 11a is electrically connected to the preceding or subsequent capacitive line 3b through the contact hole 13.
【００２２】次に図３の断面図に示すように、液晶装置
は、透明な一方の基板の一例を構成するＴＦＴアレイ基
板４０と、これに対向配置される透明な他方の基板の一
例を構成する対向基板６０とを備えている。ＴＦＴアレ
イ基板４０には、例えば石英基板が用いられ、対向基板
６０には、例えばガラス基板や石英基板が用いられる。
ＴＦＴアレイ基板４０では、石英基板１０上に画素電極
９ａが設けられており、その上側には、ラビング処理等
の所定の配向処理が施された配向膜１６が設けられてい
る。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxid
e）膜などの透明導電性薄膜からなる。また配向膜１６
は例えば、ポリイミド薄膜などの有機薄膜からなる。Next, as shown in the cross-sectional view of FIG. 3, the liquid crystal device comprises a TFT array substrate 40 which constitutes an example of one transparent substrate, and an example of another transparent substrate which is arranged to face the TFT array substrate. And a counter substrate 60. For example, a quartz substrate is used for the TFT array substrate 40, and a glass substrate or a quartz substrate is used for the counter substrate 60, for example.
In the TFT array substrate 40, a pixel electrode 9a is provided on a quartz substrate 10, and an alignment film 16 on which a predetermined alignment process such as a rubbing process is performed is provided above the pixel electrode 9a. The pixel electrode 9a is made of, for example, ITO (Indium Tin Oxid).
e) It consists of a transparent conductive thin film such as a film. Also, the alignment film 16
Is composed of an organic thin film such as a polyimide thin film.
【００２３】他方、対向基板６０には、例えばガラス基
板２０の全面に渡って対向電極（共通電極）２１が設け
られており、その下側には、ラビング処理等の所定の配
向処理が施された配向膜２２が設けられている。対向電
極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からな
る。また配向膜２２は、ポリイミド薄膜などの有機薄膜
からなる。On the other hand, a counter electrode (common electrode) 21 is provided on the counter substrate 60, for example, over the entire surface of the glass substrate 20, and a predetermined alignment process such as a rubbing process is performed below the counter electrode. An oriented film 22 is provided. The counter electrode 21 is made of, for example, a transparent conductive thin film such as an ITO film. The alignment film 22 is made of an organic thin film such as a polyimide thin film.
【００２４】ＴＦＴアレイ基板４０には、図３に示すよ
うに、各画素電極９ａに隣接する位置に、各画素電極９
ａをスイッチング制御する画素スイッチング用ＴＦＴ３
０が設けられている。As shown in FIG. 3, each pixel electrode 9a is provided on the TFT array substrate 40 at a position adjacent to each pixel electrode 9a.
Pixel switching TFT3 for switching control of a
0 is provided.
【００２５】対向基板６０には、更に図３に示すよう
に、各画素部の開口領域以外の領域に第２遮光膜２３が
設けられている。このため、対向基板６０の側から入射
光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチ
ャネル領域１ａ’やＬＤＤ（Lightly Doped Drain）領
域１ｂ及び１ｃに侵入することはない。更に、第２遮光
膜２３は、コントラストの向上、色材の混色防止などの
機能を有する。As shown in FIG. 3, the opposing substrate 60 is provided with a second light-shielding film 23 in a region other than the opening region of each pixel portion. Therefore, the incident light does not enter the channel region 1a 'and the LDD (Lightly Doped Drain) regions 1b and 1c of the semiconductor layer 1a of the pixel switching TFT 30 from the side of the counter substrate 60. Further, the second light-shielding film 23 has functions such as improvement of contrast and prevention of color mixture of color materials.
【００２６】このように構成され、画素電極９ａと対向
電極２１とが対面するように配置されたＴＦＴアレイ基
板４０と対向基板６０との間には、シール材（図示せ
ず）により囲まれた空間に液晶が封入され、液晶層５０
が形成される。液晶層５０は、画素電極９ａからの電界
が印加されていない状態で配向膜１６及び２２により所
定の配向状態を採る。液晶層５０は、例えば一種又は数
種類のネマティック液晶を混合した液晶からなる。シー
ル材は、二つの基板４０及び６０をそれらの周辺で貼り
合わせるための、例えば光硬化性樹脂や熱硬化性樹脂か
らなる接着剤であり、両基板間の距離を所定値とするた
めのグラスファイバー或いはガラスビーズ等のスペーサ
が混入されている。The sealing member (not shown) surrounds the space between the TFT array substrate 40 and the opposing substrate 60, which are configured as described above and in which the pixel electrode 9a and the opposing electrode 21 face each other. Liquid crystal is sealed in the space, and a liquid crystal layer 50 is formed.
Is formed. The liquid crystal layer 50 adopts a predetermined alignment state by the alignment films 16 and 22 when no electric field is applied from the pixel electrode 9a. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several kinds of nematic liquid crystals are mixed. The sealing material is an adhesive made of, for example, a photo-curing resin or a thermosetting resin for bonding the two substrates 40 and 60 around them, and a glass for setting a distance between the two substrates to a predetermined value. Spacers such as fibers or glass beads are mixed.
【００２７】図３に示すように、画素スイッチング用Ｔ
ＦＴ３０に各々対向する位置においてＴＦＴアレイ基板
４０と各画素スイッチング用ＴＦＴ３０との間には、第
１遮光膜１１aが各々設けられている。第１遮光膜１１a
は、例えばＷＳｉ（タングステンシリサイド）から構成
される。このような材料から構成すれば、ＴＦＴアレイ
基板１０上の第１遮光膜１１aの形成工程の後に行われ
る画素スイッチング用ＴＦＴ３０の形成工程における高
温処理により、第１遮光膜１１aが破壊されたり溶融し
ないようにできる。第１遮光膜１１aが形成されている
ので、ＴＦＴアレイ基板４０の側からの戻り光等が画素
スイッチング用ＴＦＴ３０のチャネル領域１ａ’やＬＤ
Ｄ領域１ｂ、１ｃに入射する事態を未然に防ぐことがで
き、光電流の発生により画素スイッチング用ＴＦＴ３０
の特性が劣化することはない。As shown in FIG. 3, the pixel switching T
First light shielding films 11a are provided between the TFT array substrate 40 and the pixel switching TFTs 30 at positions facing the FTs 30, respectively. First light shielding film 11a
Is composed of, for example, WSi (tungsten silicide). With such a material, the first light-shielding film 11a is not broken or melted by the high-temperature treatment in the step of forming the pixel switching TFT 30 performed after the step of forming the first light-shielding film 11a on the TFT array substrate 10. I can do it. Since the first light-shielding film 11a is formed, return light from the side of the TFT array substrate 40 and the like are transmitted to the channel region 1a 'of the pixel switching TFT 30 or the LD.
It is possible to prevent the light from entering the D regions 1b and 1c beforehand, and the pixel switching TFT 30
Does not deteriorate.
【００２８】更に、第１遮光膜１１aと複数の画素スイ
ッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２
が設けられている。第１層間絶縁膜１２は、画素スイッ
チング用ＴＦＴ３０を構成する半導体層１ａを第１遮光
膜１１aから電気的絶縁するために設けられるものであ
る。更に、第１層間絶縁膜１２は、ＴＦＴアレイ基板４
０の全面に形成されることにより、画素スイッチング用
ＴＦＴ３０のための下地膜としての機能をも有する。即
ち、ＴＦＴアレイ基板４０の表面の研磨時における荒れ
や、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３
０の特性の劣化を防止する機能を有する。第１層間絶縁
膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガ
ラス）、ＳｉＯｘからなる。第１層間絶縁膜１２によ
り、第１遮光膜１１aが画素スイッチング用ＴＦＴ３０
等を汚染する事態を未然に防ぐこともできる。詳細な製
造方法などについては後述するが、本実施形態における
ＷＳｉからなる遮光膜の光波長６００ｎｍ付近における
透過率は０．８％であり、遮光膜であるＷＳｉを覆うよ
うにＮＳＧを形成した後、１１５０℃で６０分間の加熱
処理を施すことにより透過率０．８％の遮光膜を得てい
る。Further, a first interlayer insulating film 12 is provided between the first light shielding film 11a and the plurality of pixel switching TFTs 30.
Is provided. The first interlayer insulating film 12 is provided to electrically insulate the semiconductor layer 1a constituting the pixel switching TFT 30 from the first light-shielding film 11a. Further, the first interlayer insulating film 12 is formed on the TFT array substrate 4.
By being formed on the entire surface of 0, it also has a function as a base film for the pixel switching TFT 30. That is, the surface of the TFT array substrate 40 is roughened at the time of polishing, or stains remaining after cleaning, and the like.
0 has the function of preventing the deterioration of the characteristic. The first interlayer insulating film 12 is made of, for example, NSG (non-doped silicate glass) or SiOx. Due to the first interlayer insulating film 12, the first light-shielding film 11a is
Can be prevented from being contaminated. Although the detailed manufacturing method and the like will be described later, the transmittance of the light-shielding film made of WSi in the present embodiment near the light wavelength of 600 nm is 0.8%, and after the NSG is formed so as to cover the light-shielding film WSi. By performing a heat treatment at 1150 ° C. for 60 minutes, a light-shielding film having a transmittance of 0.8% was obtained.
【００２９】本実施の形態では、ゲート絶縁膜２を走査
線３ａに対向する位置から延設して誘電体膜として用
い、半導体膜１ａを延設して第１蓄積容量電極１ｆと
し、更にこれらに対向する容量線３ｂの一部を第２蓄積
容量電極とすることにより、蓄積容量７０が構成されて
いる。より詳細には、半導体層１ａの高濃度ドレイン領
域１ｅが、データ線６ａ及び走査線３ａの下に延設され
て、同じくデータ線６ａ及び走査線３ａに沿って伸びる
容量線３ｂ部分に絶縁膜２を介して対向配置されて、第
１蓄積容量電極（半導体層）１ｆとされている。特に蓄
積容量７０の誘電体としての絶縁膜２は、高温酸化によ
りポリシリコン膜上に形成されるＴＦＴ３０のゲート絶
縁膜２に他ならないので、薄く且つ高耐圧の絶縁膜とす
ることができ、蓄積容量７０は比較的小面積で大容量の
蓄積容量として構成できる。In the present embodiment, the gate insulating film 2 is used as a dielectric film extending from a position facing the scanning line 3a, and the semiconductor film 1a is used as a first storage capacitor electrode 1f. A storage capacitor 70 is formed by using a part of the capacitor line 3b opposed to the first storage capacitor electrode as a second storage capacitor electrode. More specifically, a high-concentration drain region 1e of the semiconductor layer 1a extends below the data line 6a and the scanning line 3a, and an insulating film is formed on a portion of the capacitance line 3b extending along the data line 6a and the scanning line 3a. The first storage capacitor electrode (semiconductor layer) 1f is opposed to the first storage capacitor electrode 2 via the second storage capacitor electrode 2. In particular, since the insulating film 2 as a dielectric of the storage capacitor 70 is nothing but the gate insulating film 2 of the TFT 30 formed on the polysilicon film by high-temperature oxidation, it can be a thin and high withstand voltage insulating film. The capacitor 70 can be configured as a large-capacity storage capacitor with a relatively small area.
【００３０】更に、蓄積容量７０においては、図２及び
図３から分かるように、第１遮光膜１１aは、第２蓄積
容量電極としての容量線３ｂの反対側において第１蓄積
容量電極１ｆに第１層間絶縁膜１２を介して第３蓄積容
量電極として対向配置されることにより（図３の右側の
蓄積容量７０参照）、蓄積容量が更に付与されるように
構成されている。即ち、本実施の形態では、第１蓄積容
量電極１ｆを挟んで両側に蓄積容量が付与されるダブル
蓄積容量構造が構築されており、蓄積容量がより増加す
る。よって、当該液晶装置が持つ、表示画像におけるフ
リッカや焼き付きを防止する機能が向上する。Further, in the storage capacitor 70, as can be seen from FIGS. 2 and 3, the first light-shielding film 11a is provided on the first storage capacitor electrode 1f on the opposite side of the capacitor line 3b as the second storage capacitor electrode. The storage capacitor is configured to be further provided by being opposed to the third storage capacitor electrode via one interlayer insulating film 12 (see the storage capacitor 70 on the right side of FIG. 3). That is, in the present embodiment, a double storage capacitor structure in which storage capacitors are provided on both sides of the first storage capacitor electrode 1f is constructed, and the storage capacitance further increases. Therefore, the function of the liquid crystal device for preventing flicker and burn-in in a display image is improved.
【００３１】これらの結果、データ線６ａ下の領域及び
走査線３ａに沿って液晶のディスクリネーションが発生
する領域（即ち、容量線３ｂが形成された領域）という
開口領域を外れたスペースを有効に利用して、画素電極
９ａの蓄積容量を増やすことが出来る。本実施の形態で
は特に、各容量線３ｂと、第１遮光膜１１aとが夫々、
コンタクトホール１３を介して電気的接続されている。
このため、容量線３ｂの抵抗を、第１遮光膜１１aの抵
抗により顕著に低められる。本実施の形態では、容量線
３ｂは、高抵抗なポリシリコン膜から形成されているの
で、対角１．３インチや０．９インチ程度の小型の液晶
装置の場合でも、数１００ＫΩ程度の抵抗を有するが、
第１遮光膜１１aは、導電性の高融点金属膜から形成さ
れているので、容量線３ｂにおける走査線３ａに沿った
方向の抵抗は、大幅に低抵抗化され、遮光膜１１aをＷ
Ｓｉで形成した場合、シート抵抗がポリシリコン膜の１
／３以下に低減できる。さらに、本実施例では、例えば
１０００℃以上の熱処理を行うことによりシート抵抗も
しくは抵抗率の更なる低下を行うことが可能になる。例
えば１０００℃で熱処理することによりシート抵抗を７
Ω、１１５０℃で熱処理することによりシート抵抗を６
Ωとすることができる。As a result, a space outside the opening area, that is, the area under the data line 6a and the area where the liquid crystal disclination occurs along the scanning line 3a (that is, the area where the capacitance line 3b is formed) is effective. To increase the storage capacitance of the pixel electrode 9a. In the present embodiment, in particular, each of the capacitance lines 3b and the first light-shielding film 11a
They are electrically connected via a contact hole 13.
Therefore, the resistance of the capacitance line 3b is significantly reduced by the resistance of the first light-shielding film 11a. In the present embodiment, since the capacitance line 3b is formed of a high-resistance polysilicon film, even in the case of a small liquid crystal device having a diagonal of about 1.3 inches or about 0.9 inches, a resistance of about several hundreds KΩ. Has
Since the first light-shielding film 11a is formed of a conductive high-melting point metal film, the resistance of the capacitance line 3b in the direction along the scanning line 3a is greatly reduced, and the light-shielding film 11a is formed by W.
When formed of Si, the sheet resistance is one of the polysilicon film.
/ 3 or less. Further, in the present embodiment, it is possible to further reduce the sheet resistance or the resistivity by performing a heat treatment at, for example, 1000 ° C. or more. For example, a sheet resistance of 7 by heat treatment at 1000 ° C.
Ω, heat treatment at 1150 ° C.
Ω.
【００３２】本実施の形態では特に、第１遮光膜１１a
（及びこれに電気的接続された容量線３ｂ）は定電位源
に電気的接続されており、第１遮光膜１１a及び容量線
３ｂは、定電位とされる。従って、第１遮光膜１１aに
対向配置される画素スイッチング用ＴＦＴ３０に対し第
１遮光膜１１aの電位変動が悪影響を及ぼすことはな
い。また、容量線３ｂは、蓄積容量７０の第２蓄積容量
電極として良好に機能し得る。この場合、定電位源とし
ては、当該液晶装置を駆動するための周辺回路（例え
ば、走査線駆動回路、データ線駆動回路等）に供給され
る負電源、正電源等の定電位源、接地電源、対向電極２
１に供給される定電位源等が挙げられる。このように周
辺回路等の電源を利用すれば、専用の電位配線や外部入
力端子を設ける必要なく、遮光膜１１a及び容量線３ｂ
を定電位にできる。In this embodiment, in particular, the first light shielding film 11a
(And the capacitance line 3b electrically connected thereto) is electrically connected to a constant potential source, and the first light-shielding film 11a and the capacitance line 3b are set to a constant potential. Therefore, the potential fluctuation of the first light-shielding film 11a does not adversely affect the pixel switching TFT 30 that is disposed to face the first light-shielding film 11a. Further, the capacitance line 3b can function well as a second storage capacitor electrode of the storage capacitor 70. In this case, as the constant potential source, a constant potential source such as a negative power supply or a positive power supply supplied to a peripheral circuit (for example, a scanning line driving circuit, a data line driving circuit, or the like) for driving the liquid crystal device, a ground power supply , Counter electrode 2
And a constant potential source to be supplied to the power supply 1. If a power source such as a peripheral circuit is used in this way, there is no need to provide a dedicated potential wiring or an external input terminal, and the light-shielding film 11a and the capacitor line 3b can be used.
Can be set to a constant potential.
【００３３】また、図２及び図３に示したように、本実
施の形態では、コンタクトホール１３を介して第１遮光
膜１１aは、前段あるいは後段の容量線３ｂに電気的接
続されている。第１遮光膜１１aは、前述のように直線
状に伸びる本線部から突出した突出部にコンタクトホー
ル１３が開孔されている。As shown in FIGS. 2 and 3, in the present embodiment, the first light-shielding film 11a is electrically connected to the preceding or subsequent capacitive line 3b via the contact hole 13. As described above, the first light-shielding film 11a has the contact hole 13 formed in a protruding portion protruding from the main line portion extending linearly as described above.
【００３４】更に本実施の形態では特に、第１遮光膜１
１aは、チャネル領域１ａ’を覆う位置を除き、走査線
３ａに対向する位置には形成されていない。従って、第
１遮光膜１１aと各走査線３ａとの間の容量カップリン
グが実践上殆ど又は全く生じないので、走査線３ａにお
ける電位変動により、第１遮光膜１１aにおける電位揺
れが発生することはなく、その結果、容量線３ｂにおけ
る電位揺れも発生しない。Further, in the present embodiment, in particular, the first light shielding film 1
Except for a position covering the channel region 1a ', 1a is not formed at a position facing the scanning line 3a. Therefore, the capacitance coupling between the first light-shielding film 11a and each of the scanning lines 3a is practically hardly or not at all generated, so that the potential fluctuation in the first light-shielding film 11a due to the potential fluctuation in the scanning line 3a does not occur. As a result, no potential fluctuation occurs in the capacitance line 3b.
【００３５】尚、本実施形態では、相隣接する前段ある
いは後段の画素に設けられた容量線３ｂと第１遮光膜１
１aとを接続しているため、最上段あるいは最下段の画
素に対して第１遮光膜１１aに定電位を供給するための
容量線３ｂが必要となる。そこで、容量線３ｂの数を垂
直画素数に対して１本余分に設けておくようにすると良
い。In the present embodiment, the capacitance line 3b and the first light-shielding film 1 provided in the adjacent preceding or succeeding pixel are provided.
1a, a capacitor line 3b for supplying a constant potential to the first light-shielding film 11a is required for the uppermost or lowermost pixel. Therefore, it is preferable to provide one extra capacitor line 3b with respect to the number of vertical pixels.
【００３６】これらに加えて本実施の形態によれば、異
物等により容量線３ｂが途中で断線しても、第１遮光膜
１１aが容量線３ｂの代わりになるという、冗長構造が
実現されている。即ち、容量線３ｂが途中で断線しても
断線部の両側がコンタクトホール１３を介して第１遮光
膜１１aにより相互に電気的接続されていれば、実用上
の問題は生じない。従って、本実施の形態によれば、不
良品率が低く、信頼性の高い高品位の画像表示が可能な
液晶装置を実現できる。In addition to the above, according to the present embodiment, even if the capacitor line 3b is broken in the middle due to a foreign substance or the like, a redundant structure is realized in which the first light-shielding film 11a replaces the capacitor line 3b. I have. In other words, even if the capacitor line 3b is disconnected in the middle, no practical problem occurs if both sides of the disconnected portion are electrically connected to each other by the first light-shielding film 11a via the contact hole 13. Therefore, according to the present embodiment, it is possible to realize a liquid crystal device having a low defective product rate and capable of displaying high-quality images with high reliability.
【００３７】また、容量線３ｂと走査線３ａとは、同一
のポリシリコン膜からなり、蓄積容量７０の誘電体膜と
ＴＦＴ３０のゲート絶縁膜２とは、同一の高温酸化膜か
らなり、第１蓄積容量電極１ｆと、ＴＦＴ３０のチャネ
ル形成領域１ａ’、低濃度ソース領域１ｂ、高濃度ソー
ス領域１ｄ、高濃度ドレイン領域１ｅ、低濃度ドレイン
領域１ｃ等とは、同一の半導体層１ａからなり、ＬＤＤ
（Lightly Doped Drain）構造を有している。このた
め、ＴＦＴアレイ基板１０上に形成される積層構造を単
純化でき、更に、後述の液晶装置の製造方法において、
同一の薄膜形成工程で容量線３ｂ及び走査線３ａを同時
に形成でき、蓄積容量７０の誘電体膜及びゲート絶縁膜
２を同時に形成できる。The capacitor line 3b and the scanning line 3a are made of the same polysilicon film. The dielectric film of the storage capacitor 70 and the gate insulating film 2 of the TFT 30 are made of the same high-temperature oxide film. The storage capacitor electrode 1f and the channel forming region 1a ', the low-concentration source region 1b, the high-concentration source region 1d, the high-concentration drain region 1e, the low-concentration drain region 1c, and the like of the TFT 30 are formed of the same semiconductor layer 1a.
(Lightly Doped Drain) structure. For this reason, the laminated structure formed on the TFT array substrate 10 can be simplified, and further, in a method of manufacturing a liquid crystal device described later,
In the same thin film forming step, the capacitor line 3b and the scanning line 3a can be formed simultaneously, and the dielectric film of the storage capacitor 70 and the gate insulating film 2 can be formed simultaneously.
【００３８】更に、本実施の形態では特に、第１遮光膜
１１aは、走査線３ａに沿って夫々伸延しており、しか
も、データ線６ａに沿った方向に対し複数の縞状に分断
されている。このため、例えば各画素部の開口領域の周
りに一体的に形成された格子状の遮光膜を配設した場合
と比較して、第１遮光膜１１a、走査線３ａ及び容量線
３ｂを形成するポリシリコン膜、データ線６ａを形成す
る金属膜、層間絶縁膜等からなる当該液晶装置の積層構
造において、各膜の物性の違いに起因した製造プロセス
中の加熱冷却に伴い発生するストレスが格段に緩和され
る。このため、第１遮光膜１１a等におけるクラックの
発生防止や歩留まりの向上が図られる。Further, in the present embodiment, in particular, the first light-shielding film 11a extends along the scanning line 3a, and is divided into a plurality of stripes in the direction along the data line 6a. I have. Therefore, for example, the first light-shielding film 11a, the scanning lines 3a, and the capacitor lines 3b are formed as compared with the case where a lattice-shaped light-shielding film integrally formed around the opening region of each pixel portion is provided. In a stacked structure of the liquid crystal device including a polysilicon film, a metal film forming the data line 6a, an interlayer insulating film, and the like, stress generated by heating and cooling during a manufacturing process due to a difference in physical properties of each film is remarkably increased. Be relaxed. For this reason, the occurrence of cracks in the first light shielding film 11a and the like can be prevented and the yield can be improved.
【００３９】尚、図２では、第１遮光膜１１aにおける
直線状の本線部分は、容量線３ｂの直線状の本線部分に
ほぼ重ねられるように形成されているが、第１遮光膜１
１aが、ＴＦＴ３０のチャネル領域を覆う位置に設けら
れており且つコンタクトホール１３を形成可能なように
容量線３ｂと何れかの箇所で重ねられていれば、ＴＦＴ
に対する遮光機能及び容量線に対する低抵抗化機能を発
揮可能である。従って、例えば相隣接した走査線３ａと
容量線３ｂとの間にある走査線に沿った長手状の間隙領
域や、走査線３ａと若干重なる位置にまでも、当該第１
遮光膜１１aを設けてもよい。In FIG. 2, the linear main line portion of the first light-shielding film 11a is formed so as to substantially overlap the linear main line portion of the capacitor line 3b.
1a is provided at a position covering the channel region of the TFT 30 and overlaps with the capacitor line 3b at any point so that the contact hole 13 can be formed.
, And a function of lowering the resistance of the capacitance line. Therefore, for example, even in the longitudinal gap region along the scanning line between the scanning line 3a and the capacitor line 3b adjacent to each other, and even in a position slightly overlapping with the scanning line 3a, the first
A light shielding film 11a may be provided.
【００４０】本実施の形態では、容量線３ｂと第１遮光
膜１１aとは、第１層間絶縁膜１２に開孔されたコンタ
クトホール１３を介して確実に且つ高い信頼性を持っ
て、両者は電気的接続されているが、このようなコンタ
クトホール１３は、画素毎に開孔されても良く、複数の
画素からなる画素グループ毎に開孔されても良い。In the present embodiment, the capacitance line 3b and the first light-shielding film 11a are reliably and highly reliable through the contact hole 13 formed in the first interlayer insulating film 12, and both are connected. Although electrically connected, such a contact hole 13 may be opened for each pixel, or may be opened for each pixel group including a plurality of pixels.
【００４１】コンタクトホール１３を画素毎に開孔した
場合には、第１遮光膜１１aによる容量線３ｂの低抵抗
化を促進でき、更に、両者間における冗長構造の度合い
を高められる。他方、コンタクトホール１３を複数の画
素からなる画素グループ毎に（例えば２画素毎に或いは
３画素毎に）開孔した場合には、容量線３ｂや第１遮光
膜１１aのシート抵抗、駆動周波数、要求される仕様等
を勘案しつつ、第１遮光膜１１aによる容量線３ｂの低
抵抗化及び冗長構造による利益と、多数のコンタクトホ
ール１３を開孔することによる製造工程の複雑化或いは
当該液晶装置の不良化等の弊害とを適度にバランスでき
るので、実践上大変有利である。When the contact hole 13 is opened for each pixel, the resistance of the capacitance line 3b can be reduced by the first light shielding film 11a, and the degree of the redundant structure between the two can be increased. On the other hand, when the contact hole 13 is opened for each pixel group including a plurality of pixels (for example, for every two pixels or for every three pixels), the sheet resistance of the capacitance line 3b and the first light shielding film 11a, the driving frequency, Taking into account the required specifications and the like, the benefits of lowering the resistance of the capacitance line 3b and the redundant structure by the first light-shielding film 11a, and complicating the manufacturing process by forming a large number of contact holes 13 or the liquid crystal device It is very advantageous in practice, because it can appropriately balance the adverse effects such as failure of the device.
【００４２】また、本実施の形態では特に、このような
画素毎或いは画素グループ毎に設けられるコンタクトホ
ール１３は、対向基板６０の側から見てデータ線６ａの
下に開孔されている。このため、コンタクトホール１３
は、画素部の開口領域から外れており、しかもＴＦＴ３
０や第１蓄積容量電極１ｆが形成されていない第１層間
絶縁膜１２の部分に設けられているので、画素領域の有
効利用を図りつつ、コンタクトホール１３の形成による
ＴＦＴ３０や他の配線等の不良化を防ぐことができる。In the present embodiment, especially, the contact hole 13 provided for each pixel or each pixel group is opened below the data line 6a when viewed from the counter substrate 60 side. Therefore, the contact hole 13
Is outside the opening area of the pixel portion, and the TFT 3
0 and the first storage capacitor electrode 1f are provided in the portion of the first interlayer insulating film 12 where the first storage capacitor electrode 1f is not formed. Therefore, while effectively utilizing the pixel area, the TFT 30 and other wiring and the like by forming the contact hole 13 are formed. Deterioration can be prevented.
【００４３】再び、図３について説明する。本実施の形
態では特にデータ線６ａは、Ａｌ等の金属膜や金属シリ
サイド等の合金膜などの遮光性の薄膜から構成されてい
る。また、走査線３ａ、ゲート絶縁膜２及び第１層間絶
縁膜１２の上には、第２層間絶縁膜４が形成されてい
る。ＴＦＴ３０の高濃度ソース領域１ｄは第２層間絶縁
膜４及びゲート絶縁膜２に形成されたコンタクトホール
５を介して、データ線６ａに電気的接続されている。更
に、データ線６ａ及び第２層間絶縁膜４の上には、第３
層間絶縁膜７と画素電極９ａが形成されている。画素電
極９ａは第３層間絶縁膜７、第２層間絶縁膜４及びゲー
ト絶縁膜２に形成されたコンタクトホール８を介して高
濃度ドレイン領域１ｅに電気的接続されている。FIG. 3 will be described again. In this embodiment, in particular, the data line 6a is formed of a light-shielding thin film such as a metal film of Al or the like or an alloy film of metal silicide or the like. A second interlayer insulating film 4 is formed on the scanning lines 3a, the gate insulating film 2, and the first interlayer insulating film 12. The high-concentration source region 1d of the TFT 30 is electrically connected to the data line 6a via a contact hole 5 formed in the second interlayer insulating film 4 and the gate insulating film 2. Further, a third line is formed on the data line 6a and the second interlayer insulating film 4.
An interlayer insulating film 7 and a pixel electrode 9a are formed. The pixel electrode 9a is electrically connected to the high-concentration drain region 1e via a contact hole 8 formed in the third interlayer insulating film 7, the second interlayer insulating film 4, and the gate insulating film 2.
【００４４】画素スイッチング用ＴＦＴ３０は、好まし
くは上述のようにＬＤＤ構造を持つが、低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打
ち込みを行わないオフセット構造を持ってよいし、ゲー
ト電極３ａをマスクとして高濃度で不純物イオンを打ち
込み、自己整合的に高濃度ソース及びドレイン領域を形
成するセルフアライン型のＴＦＴであってもよい。The pixel switching TFT 30 preferably has an LDD structure as described above, but may have an offset structure in which impurity ions are not implanted into the low-concentration source region 1b and the low-concentration drain region 1c. A self-aligned TFT in which impurity ions are implanted at a high concentration using 3a as a mask to form high-concentration source and drain regions in a self-aligned manner may be used.
【００４５】ここで、一般には、半導体層１ａのチャネ
ル領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイ
ン領域１ｃ等のポリシリコン層は、光が入射するとポリ
シリコンが有する光電変換効果により光電流が発生して
しまい画素スイッチング用ＴＦＴ３０のトランジスタ特
性が劣化するが、本実施の形態では、走査線３ａを上側
から覆うようにデータ線６ａがＡｌ等の遮光性の金属薄
膜から形成されているので、少なくとも半導体層１ａの
チャネル領域１ａ’及び低濃度ソース領域１ｂ、低濃度
ドレイン領域１ｃへの入射光の入射を効果的に防ぐこと
が出来る。また、前述のように、画素スイッチング用Ｔ
ＦＴ３０の下側には、第１遮光膜１１aが設けられてい
るので、少なくとも半導体層１ａのチャネル領域１ａ’
及び低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃへ
の戻り光の入射を効果的に防ぐことが出来る。Here, in general, the polysilicon layers such as the channel region 1a 'of the semiconductor layer 1a, the low-concentration source region 1b, and the low-concentration drain region 1c have a photocurrent due to the photoelectric conversion effect of the polysilicon when light enters. Occurs, and the transistor characteristics of the pixel switching TFT 30 deteriorate. However, in the present embodiment, the data line 6a is formed of a light-shielding metal thin film such as Al so as to cover the scanning line 3a from above. Thus, it is possible to effectively prevent incident light from entering at least the channel region 1a ', the low-concentration source region 1b, and the low-concentration drain region 1c of the semiconductor layer 1a. Also, as described above, the pixel switching T
Since the first light shielding film 11a is provided below the FT 30, at least the channel region 1a 'of the semiconductor layer 1a is provided.
Further, it is possible to effectively prevent return light from entering the low-concentration source region 1b and the low-concentration drain region 1c.
【００４６】（電気光学装置の製造プロセス）次に、以
上のような構成を持つ液晶装置の第１実施形態の製造プ
ロセスについて、図４から図６を参照して説明する。
尚、図４から図６は各工程におけるＴＦＴアレイ基板側
の各層を、図３と同様に図２のＡ−Ａ’断面に対応させ
て示す工程図である。(Manufacturing Process of Electro-Optical Device) Next, a manufacturing process of the first embodiment of the liquid crystal device having the above configuration will be described with reference to FIGS.
FIGS. 4 to 6 are process diagrams showing each layer on the TFT array substrate side in each process corresponding to the AA ′ section in FIG. 2 as in FIG.
【００４７】図６の工程（１）に示すように、石英基板
１０を用意する。ここで、好ましくはＮ２（窒素）等の
不活性ガス雰囲気且つ約９００〜１２００℃の高温でア
ニール処理し、後に実施される高温プロセスにおけるＴ
ＦＴアレイ基板４０に生じる歪みが少なくなるように前
処理しておく。即ち、製造プロセスにおける最高温で高
温処理される温度に合わせて、事前にＴＦＴアレイ基板
１０を同じ温度かそれ以上の温度で熱処理しておく。As shown in step (1) of FIG. 6, a quartz substrate 10 is prepared. Here, annealing is preferably performed in an inert gas atmosphere such as N 2 (nitrogen) and at a high temperature of about 900 to 1200 ° C., and T
Pre-processing is performed so that distortion generated in the FT array substrate 40 is reduced. That is, the TFT array substrate 10 is previously heat-treated at the same temperature or a higher temperature in accordance with the highest temperature at the highest temperature in the manufacturing process.
【００４８】このように処理されたＴＦＴアレイ基板１
０の全面に、ＷＳｉを、スパッタにより、１００〜４０
０ｎｍ程度の層厚、本実施形態においては２００ｎｍの
層厚の遮光膜１１を形成する。The TFT array substrate 1 thus processed
0 on the entire surface by sputtering,
The light-shielding film 11 having a layer thickness of about 0 nm, in this embodiment, a layer thickness of 200 nm is formed.
【００４９】続いて、工程（２）に示すように、該形成
された遮光膜１１a上にフォトリソグラフィにより第１
遮光膜１１aのパターン（図２参照）に対応するレジス
トマスクを形成し、該レジストマスクを介して遮光膜１
１aに対しエッチングを行うことにより、第１遮光膜１
１aを形成する。Subsequently, as shown in step (2), a first photolithography is performed on the formed light-shielding film 11a.
A resist mask corresponding to the pattern of the light shielding film 11a (see FIG. 2) is formed, and the light shielding film 1 is formed through the resist mask.
By etching the first light-shielding film 1a,
1a is formed.
【００５０】次に工程（３）に示すように、第１遮光膜
１１aの上に、例えば、常圧又は減圧ＣＶＤ法等により
ＴＥＯＳ（テトラエチルオルソシリケート）ガスを用い
て、ＮＳＧ（ノンドープシリケートガラス）としてＳｉ
Ｏ２からなる第１層間絶縁膜１２を形成する。この第１
層間絶縁膜１２の層厚は、例えば、約５００〜８００ｎ
ｍが好ましく、本実施形態においては、８００ｎｍとす
る。ＮＳＧ形成後、既に６００〜９００℃に加熱した炉
内に基板を投入し、５℃／分の割合で、高温時の処理温
度である１１５０℃まで炉内の温度を上昇させ、１１５
０℃の温度で６０分間、炉内の温度を保持した後、５℃
／分の割合で６００〜９００℃まで炉内の温度を下降さ
せ、基板を炉内から搬出する。この結果、透過率が０．
８％のＷＳｉからなる遮光膜を得ることができる。高温
時の処理温度としては１０００℃より高く１２００℃以
下であればよく、好ましくは１１００℃より高く、１１
５０℃以下であれば良い。更に高温時の処理時間として
は３０分以上１２０分、より好ましくは５０分以上８０
分以下であればよい。尚、本実施形態においては炉内の
温度上昇レート及び温度下降レートを５℃／分とした
が、例えば２〜３０℃／分としても良い。Next, as shown in step (3), NSG (non-doped silicate glass) is formed on the first light-shielding film 11a by using, for example, TEOS (tetraethylorthosilicate) gas by normal pressure or reduced pressure CVD. As Si
A first interlayer insulating film 12 made of O 2 is formed. This first
The layer thickness of the interlayer insulating film 12 is, for example, about 500 to 800 n.
m is preferable, and is 800 nm in the present embodiment. After forming the NSG, the substrate is put into a furnace already heated to 600 to 900 ° C., and the temperature in the furnace is increased at a rate of 5 ° C./min to 1150 ° C., which is a processing temperature at a high temperature, to 115 ° C.
After maintaining the temperature inside the furnace at a temperature of 0 ° C. for 60 minutes, 5 ° C.
The temperature in the furnace is lowered at a rate of 600/900 ° C./min, and the substrate is carried out of the furnace. As a result, the transmittance becomes 0.
A light-shielding film made of 8% WSi can be obtained. The processing temperature at a high temperature may be higher than 1000 ° C. and 1200 ° C. or lower, preferably higher than 1100 ° C. and 11
The temperature may be 50 ° C. or less. Further, the processing time at a high temperature is 30 minutes to 120 minutes, more preferably 50 minutes to 80 minutes.
Minutes or less. In this embodiment, the temperature rise rate and the temperature decrease rate in the furnace are set at 5 ° C./min, but may be set at 2 to 30 ° C./min.
【００５１】次に工程（４）に示すように、第１層間絶
縁膜１２の上に、約４５０〜５５０℃、好ましくは約５
００℃の比較的低温環境中で、流量約４００〜６００ｃ
ｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた
減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）
により、アモルファスシリコン膜を形成する。その後、
窒素雰囲気中で、約６００〜７００℃にて約１〜１０時
間、好ましくは、４〜６時間のアニール処理を施するこ
とにより、ポリシリコン膜１を約５０〜２００ｎｍの厚
さ、好ましくは約１００ｎｍの厚さとなるまで固相成長
させる。Next, as shown in step (4), a temperature of about 450 to 550 ° C., preferably about 5 ° C. is formed on the first interlayer insulating film 12.
In a relatively low temperature environment of 00 ° C, flow rate of about 400 to 600c
Low pressure CVD using c / min monosilane gas, disilane gas or the like (for example, CVD at a pressure of about 20 to 40 Pa)
As a result, an amorphous silicon film is formed. afterwards,
By performing an annealing treatment at about 600 to 700 ° C. for about 1 to 10 hours, preferably 4 to 6 hours in a nitrogen atmosphere, the polysilicon film 1 is formed to a thickness of about 50 to 200 nm, preferably about 50 to 200 nm. Solid phase growth is performed to a thickness of 100 nm.
【００５２】この際、図３に示した画素スイッチング用
ＴＦＴ３０として、ｐチャネル型の画素スイッチング用
ＴＦＴ３０を作成する場合には、当該チャネル領域にＳ
ｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ
族元素のドーパントを僅かにイオン注入等によりドープ
しても良い。また、画素スイッチング用ＴＦＴ３０をｎ
チャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリ
ウム）、Ｉｎ（インジウム）などのIII族元素のドーパ
ントを僅かにイオン注入等によりドープしても良い。
尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法
等によりポリシリコン膜１を直接形成しても良い。或い
は、減圧ＣＶＤ法等により堆積したポリシリコン膜にシ
リコンイオンを打ち込んで一旦非晶質化（アモルファス
化）し、その後アニール処理等により再結晶化させてポ
リシリコン膜１を形成しても良い。At this time, when a p-channel type pixel switching TFT 30 is formed as the pixel switching TFT 30 shown in FIG.
V such as b (antimony), As (arsenic), and P (phosphorus)
A group element dopant may be slightly doped by ion implantation or the like. Also, the pixel switching TFT 30 is set to n
In the case of a channel type, a dopant of a group III element such as B (boron), Ga (gallium), or In (indium) may be slightly doped by ion implantation or the like.
The polysilicon film 1 may be directly formed by a low pressure CVD method or the like without passing through the amorphous silicon film. Alternatively, the polysilicon film 1 may be formed by implanting silicon ions into a polysilicon film deposited by a low-pressure CVD method or the like to make the polysilicon film once amorphous (amorphized), and then recrystallize by annealing or the like.
【００５３】次に工程（５）に示すように、フォトリソ
グラフィ工程、エッチング工程等により、図２に示した
如き所定パターンの半導体層１ａを形成する。即ち、特
にデータ線６ａ下で容量線３ｂが形成される領域及び走
査線３ａに沿って容量線３ｂが形成される領域には、画
素スイッチング用ＴＦＴ３０を構成する半導体層１ａか
ら延設された第１蓄積容量電極１ｆを形成する。Next, as shown in step (5), a semiconductor layer 1a having a predetermined pattern as shown in FIG. 2 is formed by a photolithography step, an etching step and the like. That is, in particular, in the region where the capacitance line 3b is formed below the data line 6a and in the region where the capacitance line 3b is formed along the scanning line 3a, the third region extending from the semiconductor layer 1a constituting the pixel switching TFT 30 is formed. One storage capacitor electrode 1f is formed.
【００５４】次に工程（６）に示すように、画素スイッ
チング用ＴＦＴ３０を構成する半導体層１ａと共に第１
蓄積容量電極１ｆを約９００〜１２００℃の温度、好ま
しくは約１０００〜１１５０℃の温度により熱酸化する
ことにより、約３０ｎｍの比較的薄い厚さの熱酸化シリ
コン膜を形成し、更に減圧ＣＶＤ法等により高温酸化シ
リコン膜（ＨＴＯ膜）や窒化シリコン膜を約５０ｎｍの
比較的薄い厚さに堆積し、多層構造を持つ画素スイッチ
ング用ＴＦＴ３０のゲート絶縁膜２と共に容量形成用の
ゲート絶縁膜２を形成する（図３参照）。この結果、半
導体層１ａ及び第１蓄積容量電極１ｆの厚さは、約３０
〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚
さとなり、ゲート絶縁膜２の厚さは、約２０〜１５０ｎ
ｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとな
る。このように高温熱酸化時間を短くすることにより、
特に８インチ程度の大型ウエーハを使用する場合に熱に
よるそりを防止することができる。但し、ポリシリコン
層１を熱酸化することのみにより、単一層構造を持つゲ
ート絶縁膜２を形成してもよい。Next, as shown in a step (6), the first layer together with the semiconductor layer 1a constituting the pixel switching TFT 30 is formed.
By thermally oxidizing the storage capacitor electrode 1f at a temperature of about 900 to 1200 ° C., preferably about 1000 to 1150 ° C., a relatively thin thermally oxidized silicon film of about 30 nm is formed. A high-temperature silicon oxide film (HTO film) or a silicon nitride film is deposited to a relatively thin thickness of about 50 nm by the method described above, and a gate insulating film 2 for forming a capacitor is formed together with the gate insulating film 2 of the pixel switching TFT 30 having a multilayer structure. (See FIG. 3). As a result, the thickness of the semiconductor layer 1a and the first storage capacitor electrode 1f is about 30
To a thickness of about 150 to 150 nm, preferably about 35 to 50 nm, and a thickness of the gate insulating film 2 of about 20 to 150 nm.
m, preferably about 30-100 nm. By shortening the high temperature thermal oxidation time in this way,
Particularly when a large wafer of about 8 inches is used, warpage due to heat can be prevented. However, the gate insulating film 2 having a single-layer structure may be formed only by thermally oxidizing the polysilicon layer 1.
【００５５】尚、工程（６）において特に限定されない
が、第１蓄積容量電極１ｆとなる半導体層部分に、例え
ば、Ｐイオンをドーズ量約３×１０１２／ｃｍ２でドー
プして、低抵抗化させてもよい。Although not particularly limited in the step (6), the semiconductor layer portion to be the first storage capacitor electrode 1f is doped with, for example, P ions at a dose of about 3 × 10 12 / cm 2 to obtain a low resistance. You may make it.
【００５６】次に、工程（７）において、第１層間絶縁
膜１２に第１遮光膜１１aに至るコンタクトホール１３
を反応性イオンエッチング、反応性イオンビームエッチ
ング等のドライエッチングにより或いはウエットエッチ
ングにより形成する。この際、反応性イオンエッチン
グ、反応性イオンビームエッチングのような異方性エッ
チングにより、コンタクトホール１３等を開孔した方
が、開孔形状をマスク形状とほぼ同じにできるという利
点がある。但し、ドライエッチングとウエットエッチン
グとを組み合わせて開孔すれば、これらのコンタクトホ
ール１３等をテーパ状にできるので、配線接続時の断線
を防止できるという利点が得られる。Next, in step (7), a contact hole 13 reaching the first light-shielding film 11a is formed in the first interlayer insulating film 12.
Is formed by dry etching such as reactive ion etching or reactive ion beam etching or by wet etching. At this time, there is an advantage that opening the contact hole 13 or the like by anisotropic etching such as reactive ion etching or reactive ion beam etching can make the opening shape almost the same as the mask shape. However, if the dry etching and the wet etching are performed in combination, the contact holes 13 and the like can be tapered, so that there is an advantage that disconnection during wiring connection can be prevented.
【００５７】次に工程（８）に示すように、減圧ＣＶＤ
法等によりポリシリコン層３を堆積した後、リン（Ｐ）
を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐ
イオンをポリシリコン膜３の成膜と同時に導入したドー
プトシリコン膜を用いてもよい。Next, as shown in step (8), low pressure CVD
After depositing a polysilicon layer 3 by a method such as phosphorus (P)
Is thermally diffused to make the polysilicon film 3 conductive. Or P
A doped silicon film in which ions are introduced simultaneously with the formation of the polysilicon film 3 may be used.
【００５８】次に、図７の工程（９）に示すように、レ
ジストマスクを用いたフォトリソグラフィ工程、エッチ
ング工程等により、図２に示した如き所定パターンの走
査線３ａと共に容量線３ｂを形成する。これらの容量線
３ｂ及び走査線３ａの層厚は、例えば、約３５０ｎｍと
される。Next, as shown in a step (9) of FIG. 7, by a photolithography step using a resist mask, an etching step, etc., a capacitance line 3b is formed together with a scanning line 3a having a predetermined pattern as shown in FIG. I do. The layer thickness of the capacitance line 3b and the scanning line 3a is, for example, about 350 nm.
【００５９】次に工程（１０）に示すように、図３に示
した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つ
ｎチャネル型のＴＦＴとする場合、半導体層１ａに、先
ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを
形成するために、走査線３ａ（ゲート電極）を拡散マス
クとして、ＰなどのＶ族元素のドーパント６０を低濃度
で（例えば、Ｐイオンを１〜３×１０１３／ｃｍ２のド
ーズ量にて）ドープする。これにより走査線３ａ下の半
導体層１ａはチャネル領域１ａ’となる。この不純物の
ドープにより容量線３ｂ及び走査線３ａも低抵抗化され
る。Next, as shown in step (10), when the pixel switching TFT 30 shown in FIG. 3 is an n-channel type TFT having an LDD structure, the semiconductor layer 1a first includes the low-concentration source region 1b and the low-concentration source region 1b. In order to form the concentration drain region 1c, a dopant 60 of a group V element such as P is used at a low concentration (for example, P ions are formed in a concentration of 1 to 3 × 10 13 / cm 2 ) using the scanning line 3a (gate electrode) as a diffusion mask. Doping). Thereby, the semiconductor layer 1a below the scanning line 3a becomes the channel region 1a '. The resistance of the capacitance line 3b and the scanning line 3a is also reduced by the doping of the impurity.
【００６０】続いて、工程（１１a）に示すように、画
素スイッチング用ＴＦＴ３０を構成する高濃度ソース領
域１ｂ及び高濃度ドレイン領域１ｃを形成するために、
走査線３ａよりも幅の広いマスクでレジスト層６２を走
査線３ａ上に形成した後、同じくＰなどのＶ族元素のド
ーパント６１を高濃度で（例えば、Ｐイオンを１〜３×
１０１５／ｃｍ２のドーズ量にて）ドープする。また、
画素スイッチング用ＴＦＴ３０をｐチャネル型とする場
合、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度
ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃
度ドレイン領域１ｅを形成するために、ＢなどのIII族
元素のドーパントを用いてドープする。尚、例えば、低
濃度のドープを行わずに、オフセット構造のＴＦＴとし
てもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイ
オン等を用いたイオン注入技術によりセルフアライン型
のＴＦＴとしてもよい。Subsequently, as shown in a step (11a), in order to form a high-concentration source region 1b and a high-concentration drain region 1c constituting the pixel switching TFT 30,
After a resist layer 62 is formed on the scanning line 3a with a mask wider than the scanning line 3a, a dopant 61 of a group V element such as P is also added at a high concentration (for example, P ions are doped with 1 to 3 ×
Doping (at a dose of 10 15 / cm 2 ). Also,
When the pixel switching TFT 30 is of a p-channel type, a low concentration source region 1b and a low concentration drain region 1c, and a high concentration source region 1d and a high concentration drain region 1e are formed in the semiconductor layer 1a. Doping is performed using a group element dopant. Note that, for example, a TFT having an offset structure may be used without doping at a low concentration, or a self-aligned TFT may be formed by an ion implantation technique using P ions, B ions, or the like using the scanning line 3a as a mask.
【００６１】この不純物のドープにより容量線３ｂ及び
走査線３ａも更に低抵抗化される。The resistance of the capacitance line 3b and the scanning line 3a is further reduced by the impurity doping.
【００６２】また、工程（１０）及び工程（１１a）を
再度繰り返し、Ｂ（ボロン）イオンなどのIII族元素の
ドーパントを行うことにより、ｐチャネル型ＴＦＴを形
成することができる。これにより、ｎチャネル型ＴＦＴ
及びｐチャネル型ＴＦＴから構成される相補型構造を持
つデータ線駆動回路１０１及び走査線駆動回路１０４を
液晶装置用基板１０上の周辺部に形成することが可能と
なる。このように、本実施の形態において画素スイッチ
ング用ＴＦＴ３０は半導体層をポリシリコンで形成する
ので、画素スイッチング用ＴＦＴ３０の形成時にほぼ同
一工程で、データ線駆動回路１０１及び走査線駆動回路
１０４を形成することができ、製造上有利である。Further, by repeating the steps (10) and (11a) again and performing a dopant of a group III element such as B (boron) ion, a p-channel TFT can be formed. Thereby, the n-channel TFT
In addition, it is possible to form the data line driving circuit 101 and the scanning line driving circuit 104 having a complementary structure composed of a p-channel TFT and a peripheral portion on the liquid crystal device substrate 10. As described above, in the present embodiment, since the semiconductor layer of the pixel switching TFT 30 is formed of polysilicon, the data line driving circuit 101 and the scanning line driving circuit 104 are formed in substantially the same process when the pixel switching TFT 30 is formed. This is advantageous in manufacturing.
【００６３】次に工程（１２）に示すように、画素スイ
ッチング用ＴＦＴ３０における走査線３ａと共に容量線
３ｂ及び走査線３ａを覆うように、例えば、常圧又は減
圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳ
Ｇ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化
シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜
４を形成する。第２層間絶縁膜４の層厚は、約５００〜
１５００ｎｍが好ましい。Next, as shown in step (12), for example, using normal pressure or low pressure CVD, TEOS gas, or the like, so as to cover the capacitance line 3b and the scanning line 3a together with the scanning line 3a in the pixel switching TFT 30. , NSG, PS
A second interlayer insulating film 4 made of a silicate glass film such as G, BSG, or BPSG, a silicon nitride film, a silicon oxide film, or the like is formed. The layer thickness of the second interlayer insulating film 4 is about 500 to
1500 nm is preferred.
【００６４】次に工程（１３）の段階で、高濃度ソース
領域１ｄ及び高濃度ドレイン領域１ｅを活性化するため
に約１０００℃のアニール処理を２０分程度行った後、
データ線３１に対するコンタクトホール５を、反応性エ
ッチング、反応性イオンビームエッチング等のドライエ
ッチングにより或いはウエットエッチングにより形成す
る。また、走査線３ａや容量線３ｂを図示しない配線と
接続するためのコンタクトホールも、コンタクトホール
５と同一の工程により第２層間絶縁膜４に開孔する。Next, in the step (13), an annealing process at about 1000 ° C. is performed for about 20 minutes to activate the high-concentration source region 1d and the high-concentration drain region 1e.
The contact hole 5 for the data line 31 is formed by dry etching such as reactive etching or reactive ion beam etching or by wet etching. Further, a contact hole for connecting the scanning line 3a and the capacitance line 3b to a wiring (not shown) is also formed in the second interlayer insulating film 4 in the same process as the contact hole 5.
【００６５】次に図８の工程（１４）に示すように、第
２層間絶縁膜４の上に、スパッタ処理等により、遮光性
のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６と
して、約１００〜５００ｎｍの厚さ、好ましくは約３０
０ｎｍに堆積し、更に工程（１５）に示すように、フォ
トリソグラフィ工程、エッチング工程等により、データ
線６ａを形成する。Next, as shown in step (14) of FIG. 8, a low-resistance metal such as Al or a metal silicide having a light shielding property is formed on the second interlayer insulating film 4 by sputtering or the like to form a metal film 6. , About 100-500 nm thick, preferably about 30
Then, as shown in step (15), a data line 6a is formed by a photolithography step, an etching step, or the like.
【００６６】次に工程（１６）に示すように、データ線
６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法や
ＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、Ｂ
ＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸
化シリコン膜等からなる第３層間絶縁膜７を形成する。
第３層間絶縁膜７の層厚は、約５００〜１５００ｎｍが
好ましい。Next, as shown in the step (16), NSG, PSG, BSG, BSG are formed so as to cover the data lines 6a by using, for example, normal pressure or low pressure CVD, TEOS gas or the like.
A third interlayer insulating film 7 made of a silicate glass film such as PSG, a silicon nitride film, a silicon oxide film, or the like is formed.
The layer thickness of the third interlayer insulating film 7 is preferably about 500 to 1500 nm.
【００６７】次に図９の工程（１７）の段階において、
画素スイッチング用ＴＦＴ３０において、画素電極９ａ
と高濃度ドレイン領域１ｅとを電気的接続するためのコ
ンタクトホール８を、反応性イオンエッチング、反応性
イオンビームエッチング等のドライエッチングにより形
成する。Next, in the step (17) of FIG.
In the pixel switching TFT 30, the pixel electrode 9a
A contact hole 8 for electrically connecting to the high-concentration drain region 1e is formed by dry etching such as reactive ion etching or reactive ion beam etching.
【００６８】次に工程（１８）に示すように、第３層間
絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の
透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積
し、更に工程（１９）に示すように、フォトリソグラフ
ィ工程、エッチング工程等により、画素電極９ａを形成
する。尚、当該液晶装置を反射型の液晶装置に用いる場
合には、Ａｌ等の反射率の高い不透明な材料から画素電
極９ａを形成してもよい。Next, as shown in step (18), a transparent conductive thin film 9 such as an ITO film is deposited on the third interlayer insulating film 7 by sputtering or the like to a thickness of about 50 to 200 nm. Then, as shown in a step (19), the pixel electrode 9a is formed by a photolithography step, an etching step and the like. When the liquid crystal device is used for a reflection type liquid crystal device, the pixel electrode 9a may be formed from an opaque material having a high reflectance such as Al.
【００６９】続いて、画素電極９ａの上にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、配向膜１６（図３参照）が形成される。Subsequently, a coating liquid for a polyimide-based alignment film is applied on the pixel electrode 9a, and then a rubbing process is performed so as to have a predetermined pretilt angle and in a predetermined direction. 3) is formed.
【００７０】他方、図３に示した対向基板２０について
は、ガラス基板等が先ず用意され、第２遮光膜２３及び
後述の額縁としての第２遮光膜が、例えば金属クロムを
スパッタした後、フォトリソグラフィ工程、エッチング
工程を経て形成される。尚、これらの第２遮光膜は、Ｃ
ｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉを
フォトレジストに分散した樹脂ブラックなどの材料から
形成してもよい。On the other hand, as for the counter substrate 20 shown in FIG. 3, a glass substrate or the like is first prepared, and the second light-shielding film 23 and a second light-shielding film as a frame to be described later are formed by, for example, sputtering metal chromium. It is formed through a lithography process and an etching process. Incidentally, these second light-shielding films are made of C
In addition to a metal material such as r, Ni, and Al, it may be formed from a material such as resin black in which carbon or Ti is dispersed in a photoresist.
【００７１】その後、対向基板２０の全面にスパッタ処
理等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２
００ｎｍの厚さに堆積することにより、対向電極２１を
形成する。更に、対向電極２１の全面にポリイミド系の
配向膜の塗布液を塗布した後、所定のプレティルト角を
持つように且つ所定方向でラビング処理を施すこと等に
より、配向膜２２（図３参照）が形成される。Then, a transparent conductive thin film such as ITO is applied to the entire surface of the counter substrate 20 by sputtering or the like for about 50 to 2 minutes.
The counter electrode 21 is formed by depositing to a thickness of 00 nm. Furthermore, after applying a coating liquid for a polyimide-based alignment film to the entire surface of the counter electrode 21, a rubbing process is performed so as to have a predetermined pretilt angle and in a predetermined direction. It is formed.
【００７２】最後に、上述のように各層が形成されたＴ
ＦＴアレイ基板１０と対向基板２０とは、配向膜１６及
び２２が対面するようにシール材により貼り合わされ、
真空吸引等により、両基板間の空間に、例えば複数種類
のネマティック液晶を混合してなる液晶が吸引されて、
所定層厚の液晶層５０が形成される。Finally, the T on which each layer is formed as described above
The FT array substrate 10 and the counter substrate 20 are bonded together with a sealing material so that the alignment films 16 and 22 face each other.
By vacuum suction or the like, a liquid crystal obtained by mixing a plurality of types of nematic liquid crystals is sucked into a space between the two substrates, for example.
A liquid crystal layer 50 having a predetermined thickness is formed.
【００７３】本実施形態では、遮光膜であるＷＳｉを覆
うようにＮＳＧを形成した後の加熱処理工程で、高温時
の処理温度及び処理時間を１１５０℃、６０分間の条件
で行っているが、高温時の処理温度を１０００℃より高
く１２００℃以下の温度範囲で行っても良い。このよう
な温度範囲例えば１１５０℃で、処理時間を３０分間と
して加熱処理を施すことにより、特に赤色分光領域であ
る６００ｎｍ付近の光領域における遮光膜の透過率を
１．２％とすることができ、従来９００℃の加熱条件で
形成されてなるＷＳｉからなる遮光膜の透過率である
２．４％と比較して、大幅に遮光性を高めることができ
る。更に、熱処理時間を３０分以上１２０分以下、より
好ましくは５０分以上８０分以下とすることが望まし
く、例えば１１５０℃、６０分で行うことにより遮光膜
の透過率を０．８％とすることができ、更に０．４％透
過率が低下した遮光膜を得ることができる。以下に、加
熱処理工程の条件を変えて透過率を測定した結果を、図
８〜図１０を用いて説明する。In the present embodiment, the heat treatment step after forming the NSG so as to cover WSi as the light shielding film is performed under the conditions of a high processing temperature and processing time of 1150 ° C. for 60 minutes. The processing temperature at a high temperature may be higher than 1000 ° C. and lower than 1200 ° C. By performing the heat treatment in such a temperature range of, for example, 1150 ° C. for a processing time of 30 minutes, the transmittance of the light-shielding film in a light region around 600 nm, which is a red spectral region, can be made 1.2%. The light-shielding property can be greatly increased as compared with the transmittance of 2.4% of the light-shielding film made of WSi conventionally formed under the heating condition of 900 ° C. Further, it is desirable that the heat treatment time is 30 minutes or more and 120 minutes or less, more preferably 50 minutes or more and 80 minutes or less. For example, by performing the heat treatment at 1150 ° C. for 60 minutes, the transmittance of the light shielding film is set to 0.8%. Thus, a light-shielding film having a transmittance reduced by 0.4% can be obtained. Hereinafter, the results of measuring the transmittance while changing the conditions of the heat treatment step will be described with reference to FIGS.
【００７４】図８〜図１０に、高温時の処理温度、高温
時の処理時間、基板投入時の炉内の温度から炉内の高温
時の処理温度までの温度上昇速度及び炉内の高温時の処
理温度から基板搬出時の炉内の温度までの温度下降速度
（以下、炉内の温度上昇及び下降速度という）を変えた
場合の光波長による透過率の変化を表すグラフを示す。
ここでは、ＷＳｉ、ＮＳＧの膜厚はそれぞれ２００ｎ
ｍ、８００ｎｍとした。FIGS. 8 to 10 show the processing temperature at high temperature, the processing time at high temperature, the rate of temperature rise from the temperature in the furnace at the time of loading the substrate to the processing temperature at high temperature in the furnace, and the temperature at high temperature in the furnace. 7 is a graph showing a change in transmittance depending on the light wavelength when the temperature decreasing speed from the processing temperature of (1) to the temperature in the furnace at the time of carrying out the substrate (hereinafter referred to as the temperature increasing and decreasing speed in the furnace) is changed.
Here, the film thicknesses of WSi and NSG are each 200 n.
m and 800 nm.
【００７５】図８において、曲線aは比較例、曲線ｂ〜
ｄは本発明に関わる実施形態例である。高温時の処理温
度及び高温時の処理時間は、それぞれ、曲線ａは１００
０℃で６０分、曲線ｂは１１５０℃で３０分、曲線ｃは
１１５０℃で３０分、曲線ｄは１１５０℃で６０分であ
り、炉内の温度上昇及び下降速度は、曲線ａ、ｃ、ｄで
は４℃／分、曲線ｂでは６℃／分である。In FIG. 8, curve a is a comparative example, and curves b to
d is an example of an embodiment according to the present invention. The processing temperature at the high temperature and the processing time at the high temperature are respectively 100
Curve b is 1150 ° C. for 30 minutes, curve c is 1150 ° C. for 30 minutes, curve d is 1150 ° C. for 60 minutes at 0 ° C., and the temperature rise and fall rates in the furnace are curves a, c, In d, it is 4 ° C./min, and in curve b, it is 6 ° C./min.
【００７６】図８より、高温時の処理時間が１１５０℃
の場合と１０００℃の場合とを比較すると、高温時の処
理時間に関わらず処理温度を高くすることによって透過
率を低くすることができる。更に高温時の処理時間を長
くすることにより透過率を低くすることができる。ま
た、炉内の温度上昇及び下降速度の違いによる透過率の
違いは顕著ではなく、高温時の温度及び処理時間が最も
透過率の値に影響する。更に、グラフからもわかるよう
に、通常の液晶装置の赤色の分光領域である５８０〜６
２０ｎｍの範囲では、他の青色、緑色の各分光領域と比
べて、遮光膜の透過率が高い、すなわち遮光性が低くな
る傾向となり、本発明に示される製法を用いることによ
り透過率の低い遮光膜を得ることができ、特に赤色分光
領域に対する遮光性を高めることができる。FIG. 8 shows that the processing time at a high temperature is 1150 ° C.
Comparing the case with the temperature of 1000 ° C., the transmittance can be lowered by increasing the processing temperature regardless of the processing time at a high temperature. Further, the transmittance can be lowered by lengthening the processing time at high temperatures. Further, the difference in transmittance due to the difference in the temperature rise and fall speed in the furnace is not remarkable, and the temperature and the processing time at high temperature affect the value of the transmittance most. Further, as can be seen from the graph, 580 to 6 which are the red spectral regions of a normal liquid crystal device.
In the range of 20 nm, the transmittance of the light-shielding film tends to be high, that is, the light-shielding property tends to be low as compared with other blue and green spectral regions, and the light-shielding film having the low transmittance can be obtained by using the manufacturing method shown in the present invention. A film can be obtained, and in particular, the light-shielding property for the red spectral region can be enhanced.
【００７７】図９は、高温時の処理温度と遮光膜の透過
率の関係を示す。ここでは、高温処理時間を５０分、炉
内の温度上昇及び下降速度を５℃／分とし、高温処理温
度を７００〜１１５０℃の範囲で変化させて遮光膜を形
成しており、グラフに示される透過率は波長６００ｎｍ
とした場合のものである。図９に示すように、高温処理
温度が１０００℃である時を境に、処理温度を高くする
につれ透過率が低下していき、１０００℃より高い処理
温度とすることが好ましいことがわかる。FIG. 9 shows the relationship between the processing temperature at a high temperature and the transmittance of the light shielding film. Here, the light-shielding film is formed by changing the high-temperature processing time in the range of 700 to 1150 ° C. by setting the high-temperature processing time to 50 minutes, the temperature rising and falling speed in the furnace to 5 ° C./min, and changing the high-temperature processing temperature in the range of 700 to 1150 ° C. Transmittance is 600 nm
This is the case when As shown in FIG. 9, after the high temperature processing temperature is 1000 ° C., the transmittance decreases as the processing temperature increases, indicating that it is preferable to set the processing temperature higher than 1000 ° C.
【００７８】図１０は、高温時の処理時間と遮光膜の透
過率の関係を示す。ここでは、高温時の処理温度を１１
５０℃、炉内の温度上昇及び下降速度を５℃／分とし、
高温処理時間を３０〜９０分の範囲で変化させて遮光膜
を形成しており、グラフに示される透過率は波長６００
ｎｍとした場合のものである。図１０に示すように、高
温処理時間を長くするに従って透過率が低下していき、
約８０分を越えた時から透過率は横這い状態となり、少
なくとも約８０分の高温処理を行うことにより、透過率
の低い遮光膜を得ることができる。FIG. 10 shows the relationship between the processing time at high temperature and the transmittance of the light-shielding film. Here, the processing temperature at high temperature is set to 11
50 ° C, the temperature rise and fall rate in the furnace is 5 ° C / min,
The light-shielding film was formed by changing the high-temperature processing time in the range of 30 to 90 minutes, and the transmittance shown in the graph was 600 nm.
nm. As shown in FIG. 10, the transmittance decreases as the high-temperature processing time is increased,
After about 80 minutes, the transmittance is leveled off. By performing the high-temperature treatment for at least about 80 minutes, a light-shielding film with low transmittance can be obtained.
【００７９】図８〜図１０において、透過率の測定はは
いずれも、ＷＳｉ、ＮＳＧの膜厚をそれぞれ２００ｎ
ｍ、８００ｎｍの状態で測定したものである。また、透
過率は、光学顕微鏡で光量を測定することにより測定
し、石英基板上にＷＳｉ、ＮＳＧを配置した状態での測
定である。8 to 10, the transmittance was measured by setting the film thickness of WSi and NSG to 200 n each.
m, measured at 800 nm. The transmittance is measured by measuring the amount of light with an optical microscope, and is a measurement in a state where WSi and NSG are arranged on a quartz substrate.
【００８０】本実施形態においては、遮光膜の透過率を
従来２．４％であったものを１．２％と低くすることが
できるため、液晶装置としたときに、液晶装置の薄膜ト
ランジスタの劣化を防止し、表示特性の良い液晶装置を
得ることができる。In this embodiment, the transmittance of the light-shielding film can be reduced from 1.2% in the prior art to 1.2%. And a liquid crystal device having good display characteristics can be obtained.
【００８１】また、本実施形態では、遮光膜としてＷＳ
ｉの単層膜を例にあげたが、これに限られるものではな
く、少なくともＷＳｉを有していればよく、ＷＳｉと他
の膜の多層膜であっても、同様の効果を得ることができ
る。In this embodiment, the light-shielding film WS
Although a single layer film of i has been taken as an example, the present invention is not limited to this, and it is sufficient that the film has at least WSi, and a similar effect can be obtained even with a multilayer film of WSi and another film. it can.
【００８２】尚、本発明におけるノンドープシリケート
ガラスには、例えばＳｉＯｘがある。The non-doped silicate glass in the present invention includes, for example, SiOx.
【００８３】以上説明した実施の形態における液晶装置
では、従来と同様に入射光を対向基板６０の側から入射
することとしたが、第１遮光膜１１aを設けているの
で、ＴＦＴアレイ基板４０の側から入射光を入射し、対
向基板６０の側から出射するようにしても良い。即ち、
半導体層１ａのチャネル領域１ａ’及び低濃度ソース領
域１ｂ、低濃度ドレイン領域１ｃに光が入射することを
防ぐことが出来、高画質の画像を表示することが可能で
ある。ここで、従来は、ＴＦＴアレイ基板４０の裏面側
での反射を防止するために、反射防止用のＡＲ（Ａｎｔ
ｉ−ｒｅｆｌｅｃｔｉｏｎ）被膜された偏光手段を別途
配置したり、ＡＲフィルムを貼り付ける必要があった。
しかし、各実施の形態では、ＴＦＴアレイ基板４０の表
面と半導体層１ａの少なくともチャネル領域１ａ’及び
低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃとの間
に第１遮光膜１１aが形成されているため、このような
ＡＲ被膜された偏光手段やＡＲフィルムを用いたり、Ｔ
ＦＴアレイ基板４０そのものをＡＲ処理した基板を使用
する必要が無くなる。従って、上記実施の形態によれ
ば、材料コストを削減でき、また偏光手段の貼り付け時
に、ごみ、傷等により、歩留まりを落とすことがなく大
変有利である。また、耐光性が優れているため、明るい
光源を使用したり、偏光ビームスプリッタにより偏光変
換して、光利用効率を向上させても、光によるクロスト
ーク等の画質劣化を生じない。In the liquid crystal device according to the embodiment described above, incident light is made to enter from the side of the counter substrate 60 as in the related art. However, since the first light-shielding film 11a is provided, the TFT array substrate The incident light may be incident from the side and emitted from the counter substrate 60 side. That is,
Light can be prevented from entering the channel region 1a ', the low-concentration source region 1b, and the low-concentration drain region 1c of the semiconductor layer 1a, and a high-quality image can be displayed. Here, conventionally, in order to prevent reflection on the back surface side of the TFT array substrate 40, an anti-reflection AR (Ant) is used.
It was necessary to separately arrange a polarizing means coated with i-reflection or to attach an AR film.
However, in each embodiment, the first light-shielding film 11a is formed between the surface of the TFT array substrate 40 and at least the channel region 1a 'and the low-concentration source region 1b and the low-concentration drain region 1c of the semiconductor layer 1a. Therefore, using such an AR-coated polarizing means or AR film,
It is not necessary to use a substrate obtained by performing an AR process on the FT array substrate 40 itself. Therefore, according to the above-described embodiment, the material cost can be reduced, and the yield is not significantly reduced due to dust, scratches or the like at the time of attaching the polarizing means, which is very advantageous. In addition, since light resistance is excellent, even if a bright light source is used or polarization conversion is performed by a polarizing beam splitter to improve light use efficiency, image quality deterioration such as crosstalk due to light does not occur.
【００８４】（液晶装置の全体構成）以上のように構成
された液晶装置の各実施の形態の全体構成を図１１及び
図１２を参照して説明する。尚、図１１は、ＴＦＴアレ
イ基板１０をその上に形成された各構成要素と共に対向
基板２０の側から見た平面図であり、図１２は、対向基
板２０を含めて示す図１１のＨ−Ｈ’断面図である。(Overall Configuration of Liquid Crystal Device) The overall configuration of each embodiment of the liquid crystal device configured as described above will be described with reference to FIGS. 11 and 12. FIG. FIG. 11 is a plan view of the TFT array substrate 10 together with the components formed thereon viewed from the counter substrate 20 side. FIG. It is H 'sectional drawing.
【００８５】図１１において、ＴＦＴアレイ基板１０の
上には、シール材５２がその縁に沿って設けられてお
り、その内側に並行して、例えば第２遮光膜２３と同じ
或いは異なる材料から成る周辺見切りとしての第２遮光
膜５３が設けられている。シール材５２の外側の領域に
は、データ線駆動回路１０１及び実装端子１０２がＴＦ
Ｔアレイ基板１０の一辺に沿って設けられており、走査
線駆動回路１０４が、この一辺に隣接する２辺に沿って
設けられている。走査線３ａに供給される走査信号遅延
が問題にならないのならば、走査線駆動回路１０４は片
側だけでも良いことは言うまでもない。また、データ線
駆動回路１０１を画像表示領域の辺に沿って両側に配列
してもよい。更にＴＦＴアレイ基板１０の残る一辺に
は、画像表示領域の両側に設けられた走査線駆動回路１
０４間をつなぐための複数の配線１０５が設けられてお
り、更に、額縁としての第２遮光膜５３の下に隠れてプ
リチャージ回路（図示せず。）を設けてもよい。また、
対向基板２０のコーナー部の少なくとも１箇所において
は、ＴＦＴアレイ基板１０と対向基板２０との間で電気
的導通をとるための導通材１０６が設けられている。そ
して、図１２に示すように、図１１に示したシール材５
２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５
２によりＴＦＴアレイ基板１０に固着されている。In FIG. 11, a sealing material 52 is provided along the edge of the TFT array substrate 10 and is made of, for example, the same or different material as the second light shielding film 23 in parallel with the inside of the sealing material 52. A second light-shielding film 53 is provided as a peripheral parting. The data line drive circuit 101 and the mounting terminal 102
The scanning line drive circuit 104 is provided along one side of the T array substrate 10 and is provided along two sides adjacent to the one side. If the delay of the scanning signal supplied to the scanning line 3a does not matter, it goes without saying that the scanning line driving circuit 104 may be provided on only one side. Further, the data line driving circuits 101 may be arranged on both sides along the side of the image display area. Further, on one remaining side of the TFT array substrate 10, the scanning line driving circuits 1 provided on both sides of the image display area are provided.
A plurality of wirings 105 are provided to connect the areas 04, and a precharge circuit (not shown) may be provided hidden under the second light-shielding film 53 as a frame. Also,
At least one corner of the counter substrate 20 is provided with a conductive material 106 for establishing electrical connection between the TFT array substrate 10 and the counter substrate 20. Then, as shown in FIG. 12, the sealing material 5 shown in FIG.
2 has substantially the same contour as the sealing material 5.
2 is fixed to the TFT array substrate 10.
【００８６】以上の実施の形態における液晶装置のＴＦ
Ｔアレイ基板１０上には更に、製造途中や出荷時の当該
液晶装置の品質、欠陥等を検査するための検査回路等を
形成してもよい。また、データ線駆動回路１０１及び走
査線駆動回路１０４をＴＦＴアレイ基板１０の上に設け
る代わりに、例えばＴＡＢ（テープオートメイテッドボ
ンディング基板）上に実装された駆動用ＬＳＩに、ＴＦ
Ｔアレイ基板１０の周辺部に設けられた異方性導電フィ
ルムを介して電気的及び機械的に接続するようにしても
よい。本実施形態においては、ＴＦＴアレイ基板１０あ
るいは対向基板２０側にカラーフィルタを設けても良
い。The TF of the liquid crystal device in the above embodiment is
An inspection circuit or the like for inspecting the quality, defects, and the like of the liquid crystal device during manufacturing or shipping may be further formed on the T-array substrate 10. Instead of providing the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, a TF is mounted on a driving LSI mounted on a TAB (tape automated bonding substrate).
The connection may be made electrically and mechanically via an anisotropic conductive film provided on the periphery of the T array substrate 10. In this embodiment, a color filter may be provided on the TFT array substrate 10 or the counter substrate 20 side.
【００８７】更に、対向基板２０上に１画素1個対応す
るようにマイクロレンズを形成してもよい。このように
すれば、入射光の集光効率を向上することで、明るい液
晶装置が実現できる。更にまた、対向基板２０上に、何
層もの屈折率の相違する干渉層を堆積することで、光の
干渉を利用して、ＲＧＢ色を作り出すダイクロイックフ
ィルタを形成してもよい。このダイクロイックフィルタ
付き対向基板によれば、より明るいカラー液晶装置が実
現できる。Further, a micro lens may be formed on the counter substrate 20 so as to correspond to one pixel. In this case, a bright liquid crystal device can be realized by improving the efficiency of collecting incident light. Furthermore, a dichroic filter that produces RGB colors using light interference may be formed by depositing a number of interference layers having different refractive indexes on the counter substrate 20. According to the counter substrate with the dichroic filter, a brighter color liquid crystal device can be realized.
【００８８】また、各画素に設けられるスイッチング素
子としては、正スタガ型又はコプラナー型のポリシリコ
ンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴ
やアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに
対しても、上記の実施の形態は有効である。The switching element provided in each pixel is described as a normal stagger type or coplanar type polysilicon TFT.
The above embodiments are also effective for other types of TFTs such as TFTs and amorphous silicon TFTs.
【００８９】（投射型表示装置）上記の液晶装置を用い
た電子機器の一例として、投射型表示装置の構成につい
て、図１３を参照して説明する。図１３において、投射
型表示装置１１００は、上述した液晶装置を３個用意
し、夫々ＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇ及び９
６２Ｂとして用いた投射型液晶装置の光学系の概略構成
図を示す。本例の投射型表示装置の光学系には、前述し
た光源装置９２０と、均一照明光学系９２３が採用され
ている。そして、投射型表示装置は、この均一照明光学
系９２３から出射される光束Ｗを赤（Ｒ）、緑（Ｇ）、
青（Ｂ）に分離する色分離手段としての色分離光学系９
２４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手段として
の３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ
と、変調された後の色光束を再合成する色合成手段とし
ての色合成プリズム９１０と、合成された光束を投射面
１００の表面に拡大投射する投射手段としての投射レン
ズユニット９０６を備えている。また、青色光束Ｂを対
応するライトバルブ９２５Ｂに導く導光系９２７をも備
えている。(Projection Display Device) As an example of an electronic apparatus using the above-described liquid crystal device, a configuration of a projection display device will be described with reference to FIG. In FIG. 13, a projection display device 1100 has three liquid crystal devices described above, and each of the liquid crystal devices 962R, 962G, and 9 for RGB.
FIG. 3 shows a schematic configuration diagram of an optical system of a projection type liquid crystal device used as 62B. The light source device 920 and the uniform illumination optical system 923 described above are adopted as the optical system of the projection display device of this example. Then, the projection display device converts the light beam W emitted from the uniform illumination optical system 923 into red (R), green (G),
Color separation optical system 9 as color separation means for separating into blue (B)
24, and three light valves 925R, 925G, and 925B as modulation means for modulating the color light fluxes R, G, and B.
And a color synthesizing prism 910 as color synthesizing means for re-synthesizing the modulated color light flux, and a projection lens unit 906 as projection means for enlarging and projecting the synthesized light flux onto the surface of the projection surface 100. . Further, a light guide system 927 for guiding the blue light flux B to the corresponding light valve 925B is also provided.
【００９０】均一照明光学系９２３は、２つのレンズ板
９２１、９２２と反射ミラー９３１を備えており、反射
ミラー９３１を挟んで２つのレンズ板９２１、９２２が
直交する状態に配置されている。均一照明光学系９２３
の２つのレンズ板９２１、９２２は、それぞれマトリク
ス状に配置された複数の矩形レンズを備えている。光源
装置９２０から出射された光束は、第１のレンズ板９２
１の矩形レンズによって複数の部分光束に分割される。
そして、これらの部分光束は、第２のレンズ板９２２の
矩形レンズによって３つのライトバルブ９２５Ｒ、９２
５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光
学系９２３を用いることにより、光源装置９２０が出射
光束の断面内で不均一な照度分布を有している場合で
も、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ
を均一な照明光で照明することが可能となる。The uniform illumination optical system 923 includes two lens plates 921 and 922 and a reflection mirror 931. The two lens plates 921 and 922 are arranged so as to be orthogonal to each other with the reflection mirror 931 interposed therebetween. Uniform illumination optical system 923
The two lens plates 921 and 922 each include a plurality of rectangular lenses arranged in a matrix. The light beam emitted from the light source device 920 is transmitted to the first lens plate 92.
The light is split into a plurality of partial light beams by one rectangular lens.
Then, these partial light beams are divided into three light valves 925R and 925R by the rectangular lens of the second lens plate 922.
Superimposed around 5G and 925B. Therefore, by using the uniform illumination optical system 923, even when the light source device 920 has an uneven illuminance distribution in the cross section of the emitted light beam, the three light valves 925R, 925G, and 925B are used.
Can be illuminated with uniform illumination light.
【００９１】各色分離光学系９２４は、青緑反射ダイク
ロイックミラー９４１と、緑反射ダイクロイックミラー
９４２と、反射ミラー９４３から構成される。まず、青
緑反射ダイクロイックミラー９４１において、光束Ｗに
含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射
され、緑反射ダイクロイックミラー９４２の側に向か
う。赤色光束Ｒはこのミラー９４１を通過して、後方の
反射ミラー９４３で直角に反射されて、赤色光束Ｒの出
射部９４４からプリズムユニット９１０の側に出射され
る。Each color separation optical system 924 includes a blue-green reflecting dichroic mirror 941, a green reflecting dichroic mirror 942, and a reflecting mirror 943. First, in the blue-green reflecting dichroic mirror 941, the blue light beam B and the green light beam G included in the light beam W are reflected at right angles, and head toward the green reflecting dichroic mirror 942. The red light beam R passes through the mirror 941, is reflected at a right angle by the rear reflection mirror 943, and is emitted from the emission unit 944 of the red light beam R to the prism unit 910 side.
【００９２】次に、緑反射ダイクロイックミラー９４２
において、青緑反射ダイクロイックミラー９４１におい
て反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇ
のみが直角に反射されて、緑色光束Ｇの出射部９４５か
ら色合成光学系の側に出射される。緑反射ダイクロイッ
クミラー９４２を通過した青色光束Ｂは、青色光束Ｂの
出射部９４６から導光系９２７の側に出射される。本例
では、均一照明光学素子の光束Ｗの出射部から、色分離
光学系９２４における各色光束の出射部９４４、９４
５、９４６までの距離がほぼ等しくなるように設定され
ている。Next, the green reflection dichroic mirror 942
Of the blue and green light fluxes B and G reflected by the blue-green reflection dichroic mirror 941,
Only the green light beam G is reflected at a right angle, and is emitted from the emission unit 945 of the green light beam G to the color combining optical system side. The blue light flux B that has passed through the green reflection dichroic mirror 942 is emitted from the emission section 946 of the blue light flux B to the light guide system 927 side. In this example, the emission portions 944 and 94 of the color light beams in the color separation optical system 924 from the emission portion of the light beam W of the uniform illumination optical element.
The distances to 5,946 are set to be substantially equal.
【００９３】色分離光学系９２４の赤色、緑色光束Ｒ、
Ｇの出射部９４４、９４５の出射側には、それぞれ集光
レンズ９５１、９５２が配置されている。したがって、
各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これら
の集光レンズ９５１、９５２に入射して平行化される。The red and green luminous flux R of the color separation optical system 924
Condensing lenses 951 and 952 are arranged on the emission sides of the G emission sections 944 and 945, respectively. Therefore,
The red and green luminous fluxes R and G emitted from the respective emission sections are incident on these condenser lenses 951 and 952 and are parallelized.
【００９４】このように平行化された赤色、緑色光束
Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して
変調され、各色光に対応した画像情報が付加される。す
なわち、これらの液晶装置は、不図示の駆動手段によっ
て画像情報に応じてスイッチング制御されて、これによ
り、ここを通過する各色光の変調が行われる。一方、青
色光束Ｂは、導光系９２７を介して対応するライトバル
ブ９２５Ｂに導かれ、ここにおいて、同様に画像情報に
応じて変調が施される。尚、本例のライトバルブ９２５
Ｒ、９２５Ｇ、９２５Ｂは、それぞれさらに入射側偏光
手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出射側偏光手段
９６１Ｒ、９６１Ｇ、９６１Ｂと、これらの間に配置さ
れた液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとからなる
液晶ライトバルブである。The red and green luminous fluxes R and G thus collimated enter the light valves 925R and 925G and are modulated to add image information corresponding to each color light. That is, the switching of these liquid crystal devices is controlled by driving means (not shown) in accordance with the image information, whereby each color light passing therethrough is modulated. On the other hand, the blue light flux B is guided to the corresponding light valve 925B via the light guide system 927, where it is similarly modulated according to image information. In addition, the light valve 925 of this example
R, 925G, and 925B further include a liquid crystal light further including incident-side polarization units 960R, 960G, and 960B, emission-side polarization units 961R, 961G, and 961B, and liquid crystal devices 962R, 962G, and 962B disposed therebetween. It is a valve.
【００９５】導光系９２７は、青色光束Ｂの出射部９４
６の出射側に配置した集光レンズ９５４と、入射側反射
ミラー９７１と、出射側反射ミラー９７２と、これらの
反射ミラーの間に配置した中間レンズ９７３と、ライト
バルブ９２５Ｂの手前側に配置した集光レンズ９５３と
から構成されている。集光レンズ９４６から出射された
青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂ
に導かれて変調される。各色光束の光路長、すなわち、
光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９
６２Ｂまでの距離は青色光束Ｂが最も長くなり、したが
って、青色光束の光量損失が最も多くなる。しかし、導
光系９２７を介在させることにより、光量損失を抑制す
ることができる。The light guide system 927 is a light emitting section 94 for the blue light flux B.
No. 6, a condenser lens 954 disposed on the exit side, an incident-side reflection mirror 971, an exit-side reflection mirror 972, an intermediate lens 973 disposed between these reflection mirrors, and a front side of the light valve 925B. And a condenser lens 953. The blue light flux B emitted from the condenser lens 946 is transmitted through the light guide system 927 to the liquid crystal device 962B.
And modulated. The optical path length of each color beam, that is,
Each liquid crystal device 962R, 962G, 9
The distance to 62B is the longest for the blue luminous flux B, and therefore the loss of light quantity of the blue luminous flux is the largest. However, by interposing the light guide system 927, the loss of light amount can be suppressed.
【００９６】各ライトバルブ９２５Ｒ、９２５Ｇ、９２
５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成
プリズム９１０に入射され、ここで合成される。そし
て、この色合成プリズム９１０によって合成された光が
投射レンズユニット９０６を介して所定の位置にある投
射面１００の表面に拡大投射されるようになっている。Each light valve 925R, 925G, 92
The color light fluxes R, G, and B modulated through 5B are incident on a color combining prism 910, where they are combined. The light combined by the color combining prism 910 is enlarged and projected on the surface of the projection surface 100 at a predetermined position via the projection lens unit 906.
【００９７】本例では、液晶装置９６２Ｒ、９６２Ｇ、
９６２Ｂには、ＴＦＴの下側に遮光層が設けられている
ため、当該液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂから
の投射光に基づく液晶プロジェクタ内の投射光学系によ
る反射光、投射光が通過する際のＴＦＴアレイ基板の表
面からの反射光、他の液晶装置から出射した後に投射光
学系を突き抜けてくる投射光の一部等が、戻り光として
ＴＦＴアレイ基板の側から入射しても、画素電極のスイ
ッチング用のＴＦＴのチャネルに対する遮光を十分に行
うことができる。In this example, the liquid crystal devices 962R, 962G,
Since a light-blocking layer is provided on the lower side of the TFT in the 962B, the light reflected and projected by the projection optical system in the liquid crystal projector based on the light projected from the liquid crystal devices 962R, 962G, and 962B passes. Even if reflected light from the surface of the TFT array substrate, part of the projected light that passes through the projection optical system after being emitted from another liquid crystal device, etc., is incident on the TFT array substrate side as return light, the pixel electrode It is possible to sufficiently shield the channel of the switching TFT from light.
【００９８】このため、小型化に適したプリズムユニッ
トを投射光学系に用いても、各液晶装置９６２Ｒ、９６
２Ｇ、９６２Ｂとプリズムユニットとの間において、戻
り光防止用のフィルムを別途配置したり、偏光手段に戻
り光防止処理を施したりすることが不要となるので、構
成を小型且つ簡易化する上で大変有利である。Therefore, even if a prism unit suitable for miniaturization is used for the projection optical system, each of the liquid crystal devices 962R, 96
It is not necessary to separately arrange a film for preventing return light between the 2G, 962B and the prism unit, or to perform a return light prevention process on the polarizing means, so that the configuration can be reduced in size and simplified. It is very advantageous.
【００９９】また、本実施の形態では、戻り光によるＴ
ＦＴのチャネル領域への影響を抑えることができるた
め、液晶装置に直接戻り光防止処理を施した偏光手段９
６１Ｒ、９６１Ｇ、９６１Ｂを貼り付けなくてもよい。
そこで、偏光手段を液晶装置から離して形成、より具体
的には、一方の偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂ
はプリズムユニット９１０に貼り付け、他方の偏光手段
９６０Ｒ、９６０Ｇ、９６０Ｂは集光レンズ９５３、９
４５、９４４に貼り付けることが可能である。このよう
に、偏光手段をプリズムユニットあるいは集光レンズに
貼り付けることにより、偏光手段の熱は、プリズムユニ
ットあるいは集光レンズで吸収されるため、液晶装置の
温度上昇を防止することができる。Also, in the present embodiment, T
Since the influence of the FT on the channel region can be suppressed, the polarizing means 9 which has been directly subjected to the anti-backlight treatment to the liquid crystal device 9
It is not necessary to attach 61R, 961G, and 961B.
Therefore, the polarizing means is formed apart from the liquid crystal device, and more specifically, one of the polarizing means 961R, 961G, 961B.
Is attached to the prism unit 910, and the other polarizing means 960R, 960G, and 960B are condensing lenses 953, 9
45, 944. In this manner, by attaching the polarizing means to the prism unit or the condenser lens, the heat of the polarizing means is absorbed by the prism unit or the condenser lens, so that the temperature of the liquid crystal device can be prevented from rising.
【０１００】また、図示を省略するが、液晶装置と偏光
手段とを離間形成することにより、液晶装置と偏光手段
との間には空気層ができるため、冷却手段を設け、液晶
装置と偏光手段との間に冷風等の送風を送り込むことに
より、液晶装置の温度上昇をさらに防ぐことができ、液
晶装置の温度上昇による誤動作を防ぐことができる。Although not shown, an air layer is formed between the liquid crystal device and the polarizing means by forming the liquid crystal device and the polarizing means apart from each other. By sending air such as cold air to the liquid crystal device, the temperature rise of the liquid crystal device can be further prevented, and malfunction due to the temperature rise of the liquid crystal device can be prevented.
【０１０１】投射型表示装置に適用した本実施形態にお
いては、赤、青、緑それぞれに対応するライトバルブの
液晶装置に本発明の製造方法を用いた遮光膜を有する液
晶装置を用いたが、赤色に対応したライトバルブの液晶
装置にのみ用いても表示特性の良い投射型表示装置を得
ることができる。In the present embodiment applied to the projection type display device, a liquid crystal device having a light shielding film using the manufacturing method of the present invention is used for the liquid crystal device of the light valve corresponding to each of red, blue and green. A projection type display device having good display characteristics can be obtained even when used only for a liquid crystal device of a light valve corresponding to red.
【図１】電気光学装置の１つである液晶装置の実施形態
における画像形成領域を構成するマトリクス状の複数の
画素に設けられた各種素子、配線等の等価回路図であ
る。FIG. 1 is an equivalent circuit diagram of various elements, wirings, and the like provided in a plurality of pixels in a matrix forming an image forming area in an embodiment of a liquid crystal device which is one of electro-optical devices.
【図２】液晶装置の実施形態におけるデータ線、走査
線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板
の相隣接する複数の画素群の平面図である。FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which a data line, a scanning line, a pixel electrode, a light shielding film, and the like are formed in the embodiment of the liquid crystal device.
【図３】図２のＡ−Ａ’断面図である。FIG. 3 is a sectional view taken along line A-A 'of FIG.
【図４】液晶装置の実施形態の製造プロセスを順を追っ
て示す工程図（その１）である。FIG. 4 is a process diagram (part 1) for sequentially illustrating the manufacturing process of the embodiment of the liquid crystal device.
【図５】液晶装置の実施形態の製造プロセスを順を追っ
て示す工程図（その２）である。FIG. 5 is a process diagram (part 2) for sequentially illustrating the manufacturing process of the embodiment of the liquid crystal device.
【図６】液晶装置の実施形態の製造プロセスを順を追っ
て示す工程図（その３）である。FIG. 6 is a process diagram (part 3) for sequentially illustrating the manufacturing process of the embodiment of the liquid crystal device.
【図７】液晶装置の実施形態の製造プロセスを順を追っ
て示す工程図（その４）である。FIG. 7 is a process view (part 4) for sequentially illustrating the manufacturing process of the embodiment of the liquid crystal device.
【図８】熱処理工程の温度処理条件を種種変えて形成し
た遮光膜の各波長における透過率を示すグラフである。FIG. 8 is a graph showing the transmittance at each wavelength of a light-shielding film formed by changing the temperature processing conditions in the heat treatment step.
【図９】熱処理工程の高温度条件を種種変えて形成した
遮光膜の６００ｎｍにおける透過率を示すグラフであ
る。FIG. 9 is a graph showing the transmittance at 600 nm of a light-shielding film formed by changing the high temperature conditions in the heat treatment step.
【図１０】熱処理工程の高温時の処理時間条件を種種変
えて形成した６００ｎｍの各波長における透過率を示す
グラフである。FIG. 10 is a graph showing the transmittance at each wavelength of 600 nm formed by changing the processing time conditions at a high temperature in the heat treatment step.
【図１１】液晶装置の実施の形態におけるＴＦＴアレイ
基板をその上に形成された各構成要素と共に対向基板の
側から見た平面図である。FIG. 11 is a plan view of a TFT array substrate in an embodiment of a liquid crystal device together with components formed thereon as viewed from a counter substrate side.
【図１２】図１１のＨ−Ｈ’断面図である。FIG. 12 is a sectional view taken along line H-H ′ of FIG. 11;
【図１３】液晶装置を用いた電子機器の一例である投射
型表示装置の構成図である。FIG. 13 is a configuration diagram of a projection display device which is an example of an electronic device using a liquid crystal device.
１ａ…半導体層 １ａ’…チャネル領域 １ｂ…低濃度ソース領域（ソース側ＬＤＤ領域） １ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域） １ｄ…高濃度ソース領域 １ｅ…高濃度ドレイン領域 １ｆ…第１蓄積容量電極 ２…ゲート絶縁膜 ３ａ…走査線（ゲート電極） ３ｂ…容量線（第２蓄積容量電極） ４…第２層間絶縁膜 ５…コンタクトホール ６ａ…データ線（ソース電極） ７…第３層間絶縁膜 ８…コンタクトホール ９ａ…画素電極 １０…石英基板 １１a…第１遮光膜 １２…第１層間絶縁膜 １３、１３’…コンタクトホール １６…配向膜 ２０…ガラス基板 ２１…対向電極 ２２…配向膜 ２３…第２遮光膜 ３０…ＴＦＴ ４０…ＴＦＴアレイ基板 ５０…液晶層 ６０…対向基板 ７０…蓄積容量 1a semiconductor layer 1a 'channel region 1b low concentration source region (source side LDD region) 1c low concentration drain region (drain side LDD region) 1d high concentration source region 1e high concentration drain region 1f first accumulation Capacitance electrode 2 ... Gate insulating film 3a ... Scan line (gate electrode) 3b ... Capacitance line (second storage capacitor electrode) 4 ... Second interlayer insulating film 5 ... Contact hole 6a ... Data line (source electrode) 7 ... Third interlayer Insulating film 8 Contact hole 9a Pixel electrode 10 Quartz substrate 11a First light-shielding film 12 First interlayer insulating film 13, 13 'Contact hole 16 Alignment film 20 Glass substrate 21 Counter electrode 22 Alignment film 23: second light-shielding film 30: TFT 40: TFT array substrate 50: liquid crystal layer 60: counter substrate 70: storage capacitor
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０２Ｆ 1/1365 Ｇ０３Ｂ 33/12 ５Ｇ４３５ Ｇ０３Ｂ 21/00 Ｇ０９Ｆ 9/00 ３６０Ｎ 33/12 ３６０Ｄ Ｇ０９Ｆ 9/00 ３６０ Ｇ０２Ｆ 1/1335 ５３０ 1/136 ５００ Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１９Ｂ Ｆターム(参考） 2H088 EA12 HA04 HA10 HA13 HA14 HA20 HA23 HA24 HA28 MA02 2H091 FA05X FA05Z FA10X FA10Z FA14X FA14Z FA21X FA21Z FA26X FA26Z FA34Y FA35Y FA41Z FD06 GA06 GA07 GA08 GA13 LA03 LA12 LA15 LA17 MA07 2H092 GA06 GA48 GA51 JA24 JA25 JA26 JA46 JB22 JB31 JB51 JB69 KA04 KA10 KB25 MA05 MA06 MA07 MA15 MA17 MA27 MA29 NA01 NA15 NA22 NA25 NA29 PA01 PA02 PA03 PA07 PA09 RA05 5C094 AA06 BA03 BA12 BA16 BA43 CA19 CA24 DA13 DA15 EA04 EA05 EA07 EB02 ED15 FB12 5F110 BB01 DD03 DD13 DD25 EE07 EE09 EE45 EE48 FF02 FF03 FF09 GG02 GG13 GG15 GG32 GG47 GG52 HJ04 HJ13 HJ23 HL03 HL05 HM15 NN02 NN23 NN24 NN25 NN26 NN45 NN54 PP10 QQ04 QQ05 5G435 AA00 AA12 AA18 BB12 BB17 CC12 DD02 DD05 EE33 EE40 EE42 FF05 FF13 GG01 GG02 GG03 GG04 GG08 GG28 GG46 HH02 HH12 HH14 LL15 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G02F 1/1365 G03B 33/12 5G435 G03B 21/00 G09F 9/00 360N 33/12 360D G09F 9/00 360 G02F 1/1335 530 1/136 500 H01L 29/786 H01L 29/78 619B F term (reference) 2H088 EA12 HA04 HA10 HA13 HA14 HA20 HA23 HA24 HA28 MA02 2H091 FA05X FA05Z FA10X FA10Z FA14X FA14Z FA21X FA21Z FA26X FA26Z FA34 GA07 GA08 GA13 LA03 LA12 LA15 LA17 MA07 2H092 GA06 GA48 GA51 JA24 JA25 JA26 JA46 JB22 JB31 JB51 JB69 KA04 KA10 KB25 MA05 MA06 MA07 MA15 MA17 MA27 MA29 NA01 NA15 NA22 NA25 NA29 PA01 PA02 PA03 PA07 PA09 BA24 BA13 BA03 BA03 DA03 BA03 BA03 DA15 EA04 EA05 EA07 EB02 ED15 FB12 5F110 BB01 DD03 DD13 DD25 EE07 EE0 9 EE45 EE48 FF02 FF03 FF09 GG02 GG13 GG15 GG32. HH12 HH14 LL15
Claims (11)
工程と、 少なくとも前記遮光膜を覆うように無機絶縁膜を形成す
る工程と、 前記遮光膜及び無機絶縁膜が形成された基板を１０００
℃より高く１２００℃以下の温度範囲で熱処理する熱処
理工程と、 前記基板上の前記遮光膜に対応する位置に半導体層を形
成する工程とを有することを特徴とする電気光学装置の
製造方法。A step of forming a light-shielding film having a metal on a substrate; a step of forming an inorganic insulating film so as to cover at least the light-shielding film;
A method for manufacturing an electro-optical device, comprising: a heat treatment step of performing heat treatment in a temperature range higher than 1200C and not higher than 1200C; and a step of forming a semiconductor layer at a position corresponding to the light-shielding film on the substrate.
有することを特徴とする請求項１に記載の電気光学装置
の製造方法。2. The method according to claim 1, wherein the light shielding film includes tungsten silicide.
ガラスであることを特徴とする請求項１または請求項２
に記載の電気光学装置の製造方法。3. The method according to claim 1, wherein the inorganic insulating film is made of non-doped silicate glass.
3. The method for manufacturing an electro-optical device according to 1.
５０℃以下の温度範囲で熱処理することを特徴とする請
求項１から請求項３のいずれか１項に記載の電気光学装
置の製造方法。4. The method according to claim 1, wherein the heat treatment step is performed in a range of about 1100 to 11
The method according to claim 1, wherein the heat treatment is performed in a temperature range of 50 ° C. or less. 5.
する請求項１から請求項４のいずれか１項に記載の電気
光学装置の製造方法。5. The method of manufacturing an electro-optical device according to claim 1, wherein the substrate is a quartz substrate.
１２０分以下で行うことを特徴とする請求項１から請求
項５のうちいずれか１項に記載の電気光学装置の製造方
法。6. The method for manufacturing an electro-optical device according to claim 1, wherein the processing time of the heat treatment step is performed for 30 minutes or more and 120 minutes or less.
８０分以下で行うことを特徴とする請求項６記載の電気
光学装置の製造方法。7. The method for manufacturing an electro-optical device according to claim 6, wherein the heat treatment step is performed for a period of 50 minutes or more and 80 minutes or less.
記遮光膜と前記半導体層との間に介在する層間絶縁膜で
あることを特徴とする請求項１から請求項７のうちいず
れか１項に記載の電気光学装置の製造方法。8. The method according to claim 1, wherein the non-doped silicate glass is an interlayer insulating film interposed between the light shielding film and the semiconductor layer. A method for manufacturing an electro-optical device.
項に記載の電気光学装置の製造方法を用いて製造された
電気光学装置。9. One of claims 1 to 8
An electro-optical device manufactured using the method for manufacturing an electro-optical device according to any one of the above items.
の光を変調して前記光学系に導く、請求項９に記載の電
気光学装置を有するライトバルブとを具備することを特
徴とする投射型表示装置。10. A light source, an optical system for projecting incident light, and interposed between the light source and the optical system, for modulating light from the light source to guide the light to the optical system. And a light valve having the electro-optical device according to any one of the preceding claims.
の色光に分離する色分離手段と、前記色分離手段により
分離された各色光をそれぞれ変調する複数のライトバル
ブと、該複数のライトバルブにより変調された光を合成
する色合成手段と、該色合成手段により合成された光を
投射する投射手段とを具備する投射型表示装置におい
て、 前記複数のライトバルブのうち、前記赤色に対応するラ
イトバルブは、請求項９に記載の電気光学装置を有する
ことを特徴とする投射型表示装置。11. A light source, color separation means for separating light from the light source into red, green, and blue light, a plurality of light valves for modulating each of the color lights separated by the color separation means, A projection type display device comprising: a color synthesizing unit that synthesizes light modulated by the plurality of light valves; and a projection unit that projects the light synthesized by the color synthesizing unit. A projection display device, comprising: a light valve corresponding to red having the electro-optical device according to claim 9.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14971199A JP3687415B2 (en) | 1999-05-28 | 1999-05-28 | Electro-optical device manufacturing method, electro-optical device, and projection display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14971199A JP3687415B2 (en) | 1999-05-28 | 1999-05-28 | Electro-optical device manufacturing method, electro-optical device, and projection display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000338903A true JP2000338903A (en) | 2000-12-08 |
| JP3687415B2 JP3687415B2 (en) | 2005-08-24 |
Family
ID=15481161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14971199A Expired - Fee Related JP3687415B2 (en) | 1999-05-28 | 1999-05-28 | Electro-optical device manufacturing method, electro-optical device, and projection display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3687415B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002215064A (en) * | 2001-01-23 | 2002-07-31 | Seiko Epson Corp | Optoelectronic device |
| JP2002236460A (en) * | 2001-02-08 | 2002-08-23 | Seiko Epson Corp | Electro-optic device and its manufacturing method and projection type display device |
| KR100490496B1 (en) * | 2001-08-27 | 2005-05-19 | 세이코 엡슨 가부시키가이샤 | An electrooptic device and method for manufacturing electrooptic device, projection type display device, and electronic apparatus |
| JP2007004205A (en) * | 2006-09-19 | 2007-01-11 | Seiko Epson Corp | Method for manufacturing electrooptical device, and electrooptical device |
| JPWO2020213621A1 (en) * | 2019-04-17 | 2020-10-22 |
-
1999
- 1999-05-28 JP JP14971199A patent/JP3687415B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002215064A (en) * | 2001-01-23 | 2002-07-31 | Seiko Epson Corp | Optoelectronic device |
| JP2002236460A (en) * | 2001-02-08 | 2002-08-23 | Seiko Epson Corp | Electro-optic device and its manufacturing method and projection type display device |
| KR100490496B1 (en) * | 2001-08-27 | 2005-05-19 | 세이코 엡슨 가부시키가이샤 | An electrooptic device and method for manufacturing electrooptic device, projection type display device, and electronic apparatus |
| US6900861B2 (en) | 2001-08-27 | 2005-05-31 | Seiko Epson Corporation | Electric optical apparatus using a composite substrate formed by bonding a semiconductor substrate and manufacturing method of the same, projection display, and electronic instrument |
| JP2007004205A (en) * | 2006-09-19 | 2007-01-11 | Seiko Epson Corp | Method for manufacturing electrooptical device, and electrooptical device |
| JPWO2020213621A1 (en) * | 2019-04-17 | 2020-10-22 | ||
| JP7255818B2 (en) | 2019-04-17 | 2023-04-11 | 株式会社ジャパンディスプレイ | detector |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3687415B2 (en) | 2005-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3684578B2 (en) | Liquid crystal device and electronic device | |
| JP3460706B2 (en) | Electro-optical device, electronic device, substrate for electro-optical device, and method of manufacturing substrate for electro-optical device. | |
| KR100449772B1 (en) | Electrooptical device, manufacturing method for manufacturing electrooptical device, and electronic equipment | |
| JP2001092372A (en) | Production of electro-optic device, electro-optic device, and electronic appliance | |
| JP2001166337A (en) | Liquid crystal device, projection type display device and method of producing liquid crystal device | |
| JPH11218781A (en) | Liquid crystal device and its manufacture, and electronic equipment | |
| JP2000081636A (en) | Electrooptical device and its manufacture and electronic instrument | |
| JP2002131778A (en) | Substrate for electro-optic device as well as electro- optic device and electronic equipment having the same | |
| JP3791338B2 (en) | Electro-optical device, manufacturing method thereof, and projection display device | |
| JP4221827B2 (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
| JP3690119B2 (en) | Liquid crystal device and projection display device | |
| JP3687415B2 (en) | Electro-optical device manufacturing method, electro-optical device, and projection display device | |
| JP2002122857A (en) | Electro-optical device, electronic equipment substrate for electro-optical device, method of manufacturing substrate for electro-optical device, and light shielding film | |
| JP2001265253A (en) | Electro-optical device | |
| JP4206595B2 (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
| JP3769970B2 (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
| JP3757658B2 (en) | Electro-optical device manufacturing method, electro-optical device, and electronic apparatus | |
| JP2006053572A (en) | Electro-optic device and display apparatus using the same | |
| JP2001188253A (en) | Electrooptical device and projection type display device | |
| JP3846117B2 (en) | Liquid crystal device and projection display device | |
| JP4048714B2 (en) | Liquid crystal device and manufacturing method thereof, projection display device | |
| JPH11183934A (en) | Liquid crystal panel and manufacture thereof and electronic equipment | |
| JP4613430B2 (en) | Liquid crystal device and projection display device | |
| JP2000098407A (en) | Manufacture of electro-optical device and electro- optical device | |
| JP3680848B2 (en) | Substrate using thin film transistor, liquid crystal device, and electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050304 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050530 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |