JP2000333444A - Charge pump circuit, semiconductor device, liquid crystal display, and electronic apparatus comprising the same - Google Patents

Charge pump circuit, semiconductor device, liquid crystal display, and electronic apparatus comprising the same

Info

Publication number
JP2000333444A
JP2000333444A JP11141648A JP14164899A JP2000333444A JP 2000333444 A JP2000333444 A JP 2000333444A JP 11141648 A JP11141648 A JP 11141648A JP 14164899 A JP14164899 A JP 14164899A JP 2000333444 A JP2000333444 A JP 2000333444A
Authority
JP
Japan
Prior art keywords
switching element
period
charge pump
power supply
pump circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11141648A
Other languages
Japanese (ja)
Inventor
Yoshihiko Futamura
良彦 二村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP11141648A priority Critical patent/JP2000333444A/en
Publication of JP2000333444A publication Critical patent/JP2000333444A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Dc-Dc Converters (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce power consumed by a charge pump circuit based on effective utilization of a self-consuming current, which is generated when each switching element is operate by providing a short-circuiting means which short- circuits between the control terminals of a first switching element and a second switching element which perform on/off operation with the same timing. SOLUTION: A short-circuit means 20 which short circuits between the gate of a switching element Q1 and the gate of a switching element Q3, during a period in which the charge of a capacitor Cp is charged into a capacitor Cb by turning off the switching elements Q1, Q3, and turning on switching elements Q2, Q4, and an inverted voltage -VM is outputted, is provided. A control signal (enable signal) EN is supplied to drive devices DR1, DR3 by a control means respectively, and a driving device DR5 turns a switching element Q5 on by a control signal AB, if the control signal EN becomes L level. Consequently, effective use of a self-consuming current which is generated when the switching elements Q1, Q3 are operated, becomes feasible.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、チャージポンプ回
路、半導体装置、液晶表示装置及びそれを含む電子機器
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a charge pump circuit, a semiconductor device, a liquid crystal display, and an electronic device including the same.

【０００２】[0002]

【背景技術及び発明が解決しようとする課題】従来よ
り、チャージポンプ回路は、操作に種々の電圧を必要と
する多くの電子機器例えば電源回路、半導体記憶装置、
ＰＬＬ型周波数逓倍回路等で使用されている。特に、半
導体記憶装置等では、未調整逆バイアスを発生させる
等、チャージポンプ回路は、電源電圧から発生する電圧
の極性をその電源電圧の極性と逆となるような反転出力
で使用される場合が多い。2. Description of the Related Art Conventionally, charge pump circuits have been used in many electronic devices that require various voltages for operation, such as power supply circuits, semiconductor memory devices, and the like.
It is used in PLL type frequency multipliers and the like. In particular, in a semiconductor memory device or the like, the charge pump circuit may be used with an inverted output in which the polarity of the voltage generated from the power supply voltage is opposite to the polarity of the power supply voltage, such as generating an unadjusted reverse bias. Many.

【０００３】図１０には、反転出力型のチャージポンプ
回路の概略が示されている。同図において、チャージポ
ンプ回路３００は、ＶDD、ＶSSの各電圧により供給電圧
を形成し、第１の期間（タイミングＡ）でコンデンサＣ
ｐに電荷を充電し、第２の期間（タイミングＢ）でコン
デンサＣｐの電荷をコンデンサＣｂに充電することで、
出力線より電圧−ＶM を出力し、反転出力電圧を生成し
ている。FIG. 10 schematically shows an inverted output type charge pump circuit. In the figure, the charge pump circuit 300 forms a supply voltage by the respective voltages of V DD and V SS , and a capacitor C in a first period (timing A).
By charging the charge to p and charging the charge of the capacitor Cp to the capacitor Cb in the second period (timing B),
Outputs a voltage -V M from the output line, and generates an inverted output voltage.

【０００４】そして、タイミングＡでトランジスタＱ３
０１、Ｑ３０３をオン状態、トランジスタＱ３０２、Ｑ
３０４をオフ状態とし、タイミングＢでトランジスタＱ
３０２、Ｑ３０４をオン状態、トランジスタＱ３０１、
Ｑ３０３をオフ状態となるように、交互にトランジスタ
Ｑ３０１〜Ｑ３０４の各ゲート電極を、各々のトランジ
スタＱ３０１〜Ｑ３０４の前段に設けられたドライバＤ
Ｒ３０１〜ＤＲ３０４により駆動することで、上記のよ
うな電圧供給が行われる。このドライバＤＲ３０１〜Ｄ
Ｒ３０４には制御信号／Ａ、Ａ、／Ｂ、Ｂが供給され
て、上記のようなタイミングでの駆動を可能としてい
る。At timing A, the transistor Q3
01 and Q303 are turned on, and transistors Q302 and Q302 are turned on.
304 is turned off, and the transistor Q
302, Q304 are turned on, and transistors Q301,
The gate electrodes of the transistors Q301 to Q304 are alternately connected to the driver D provided before the transistors Q301 to Q304 so that Q303 is turned off.
The above-described voltage supply is performed by driving with R301 to DR304. This driver DR301-D
Control signals / A, A, / B and B are supplied to R304 to enable driving at the above timing.

【０００５】同様な構成のチャージポンプ回路の一例と
しては、例えば特開昭63-157667号（平成８年特許第253
5173号）等にも開示されている。この例では、図１１に
示すように、チャージポンプ回路４００における各トラ
ンジスタＱ４０１〜Ｑ４０４のオンオフ動作を位相制御
ユニット４０２により一括して制御する形式を採用して
いるが、原理的には図１０の回路とほぼ同様の動作を行
う。An example of a charge pump circuit having a similar configuration is disclosed in, for example, JP-A-63-157667 (1996 Patent No. 253).
No. 5173). In this example, as shown in FIG. 11, a mode is adopted in which the on / off operation of each of the transistors Q401 to Q404 in the charge pump circuit 400 is collectively controlled by the phase control unit 402. It performs almost the same operation as the circuit.

【０００６】上記のような構成のチャージポンプ回路
を、電源回路等に用いる場合には、大きい負荷に電圧を
供給する場合が多く、出力インピーダンス、即ち、チャ
ージポンプ回路におけるトランジスタのオン抵抗をでき
るだけ小さくすることが要求される。When the charge pump circuit having the above configuration is used for a power supply circuit or the like, a voltage is often supplied to a large load, and the output impedance, that is, the on-resistance of the transistor in the charge pump circuit is made as small as possible. Is required.

【０００７】ここで、ＭＯＳトランジスタのゲート幅を
Ｗ、ゲート長をＬとすると、（Ｗ／Ｌ）に比例してオン
抵抗は小さくなる。Here, assuming that the gate width of the MOS transistor is W and the gate length is L, the on-resistance decreases in proportion to (W / L).

【０００８】しかしながら、オン抵抗を小さくしようと
して、ゲート幅Ｗを大きくすると、ゲート電極のポリシ
リコン層と、下層のチャンネル層との間の容量が必然的
に非常に大きなものとなる。However, if the gate width W is increased in order to reduce the on-resistance, the capacitance between the polysilicon layer of the gate electrode and the underlying channel layer necessarily becomes very large.

【０００９】従って、オン抵抗を小さくし、ゲート幅を
大きくしたトランジスタを用いる場合には、例えば図１
０に示すＰｃｈトランジスタＱ３０１をオン、オフさせ
る動作を行うと、オン状態ではＶSSの電位まで引き下げ
られ、オフ状態ではＶDDの電位まで引き上げられるとい
う動作を繰り返し、上記トランジスタ自体の容量に起因
して、トランジスタＱ３０１のゲート電極では、充放電
が繰り返されることになる。このため、トランジスタ
は、上記オンオフ動作に伴い自己消費電力が生成される
こととなる。そして、４つのトランジスタＱ３０１〜Ｑ
３０４の全てに生じることとなる。Therefore, in the case of using a transistor having a low on-resistance and a large gate width, for example, FIG.
When the operation of turning on and off the Pch transistor Q301 shown in FIG. 0 is repeated, the operation is lowered to the potential of V SS in the on state, and raised to the potential of V DD in the off state. Thus, charge and discharge are repeated at the gate electrode of the transistor Q301. For this reason, the transistor generates self-power consumption in association with the on / off operation. And the four transistors Q301 to Q
304.

【００１０】なお、本発明者等が検討した結果では、こ
のようなオン抵抗の小さいトランジスタのゲート電極へ
の充放電は、図１０のチャージポンプ回路（単位チャー
ジポンプユニット）を複数段形成した電源回路全体の消
費電力の７０％〜８０％近くを占めることが判明し、チ
ャージポンプ回路の自己消費のうち殆どは、スイッチン
グトランジスタのゲート入力容量への充放電であり、チ
ャージポンプ回路を電源として使用する場合に、特に問
題となっていた。According to the results of studies by the present inventors, charging and discharging of a gate electrode of such a transistor having a small on-resistance is performed by a power supply having a plurality of stages of charge pump circuits (unit charge pump units) shown in FIG. It has been found that the power consumption of the entire circuit is about 70% to 80%. Most of the self-consumption of the charge pump circuit is charging / discharging of the gate input capacitance of the switching transistor, and the charge pump circuit is used as a power supply. This was a particular problem when doing so.

【００１１】本発明は、上記した技術を解決することを
課題としてなされたものであって、その目的とするとこ
ろは、スイッチングトランジスタの駆動時に生じる自己
消費電力を削減して、チャージポンプ回路全体での消費
電力を低減することのできるチャージポンプ回路、半導
体装置、液晶表示装置、及びそれを含む電子機器を提供
することにある。SUMMARY OF THE INVENTION The present invention has been made to solve the above-described technology, and an object of the present invention is to reduce the self-consumption power generated when a switching transistor is driven, thereby reducing the overall charge pump circuit. It is an object of the present invention to provide a charge pump circuit, a semiconductor device, a liquid crystal display device, and an electronic device including the same, which can reduce power consumption of the device.

【００１２】[0012]

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明に係るチャージポンプ回路
は、第１の期間に、第１電圧電源線と第２電圧電源線と
の間に接続されて電荷が充電される第１充放電手段と、
前記第１の期間後の第２の期間に、前記第２電圧電源線
と出力線との間に接続されて、前記第１充放電手段から
の電荷が充電される第２充放電手段と、を含み、前記第
２の充放電手段より前記出力線を介して出力電圧を生成
するチャージポンプ回路であって、前記第１電圧電源線
と前記第１充放電手段との間に接続され、第１の期間に
オン状態、前記第２の期間にオフ状態となる第１のスイ
ッチング素子と、前記第２電圧電源線と前記第１充放電
手段との間に接続され、前記第１のスイッチング素子と
同じようにオンオフ動作する第２のスイッチング素子
と、前記第２の期間中に、前記第１のスイッチング素子
の制御端子と前記第２のスイッチング素子の制御端子と
を短絡させる短絡手段と、を有することを特徴とする。According to a first aspect of the present invention, there is provided a charge pump circuit according to the first aspect, wherein a charge pump circuit is connected between a first voltage power supply line and a second voltage power supply line during a first period. First charging / discharging means connected to and charged with an electric charge;
A second charge / discharge unit that is connected between the second voltage power supply line and the output line and is charged with the charge from the first charge / discharge unit during a second period after the first period; A charge pump circuit that generates an output voltage from the second charge / discharge means via the output line, the charge pump circuit being connected between the first voltage power supply line and the first charge / discharge means, A first switching element that is turned on during the first period and is turned off during the second period, and is connected between the second voltage power supply line and the first charging / discharging means; A second switching element that performs an on / off operation in the same manner as described above, and a short-circuit unit that short-circuits a control terminal of the first switching element and a control terminal of the second switching element during the second period. It is characterized by having.

【００１３】請求項１に記載の発明によれば、第１のス
イッチング素子の制御端子（例えばゲート）と第２のス
イッチング素子の制御端子（例えばゲート）が短絡手段
により短絡されることで、第１、第２のスイッチング素
子の制御端子（例えばゲート）に生じる電荷を中和する
ことができる。即ち、第２のスイッチング手段の自己消
費電流を第１のスイッチング素子の駆動に兼用できる。
逆に、第１のスイッチング素子の自己消費電流を第２の
スイッチング素子の駆動に兼用できる。このようにし
て、自己消費電流を有効に利用することで、駆動に必要
な電流を抑えて回路全体の大幅な低消費電力化が可能と
なる。According to the first aspect of the present invention, the control terminal (for example, a gate) of the first switching element and the control terminal (for example, the gate) of the second switching element are short-circuited by the short-circuit means. First, the charge generated at the control terminal (eg, gate) of the second switching element can be neutralized. That is, the self-consumption current of the second switching means can be used for driving the first switching element.
Conversely, the self-consumption current of the first switching element can be used for driving the second switching element. In this way, by effectively utilizing the self-consumption current, the current required for driving can be suppressed, and the power consumption of the entire circuit can be significantly reduced.

【００１４】請求項２に記載の発明に係るチャージポン
プ回路は、第１の期間に、第１電圧電源線と第２電圧電
源線との間に接続されて電荷が充電される第１充放電手
段と、前記第１の期間後の第２の期間に、前記第２電圧
電源線と出力線との間に接続されて、前記第１充放電手
段からの電荷が充電される第２充放電手段と、を含み、
前記第２の充放電手段より前記出力線を介して出力電圧
を生成するチャージポンプ回路であって、前記第１電圧
電源線と前記第１充放電手段との間に接続され、第１の
期間にオン状態、前記第２の期間にオフ状態となる第１
のスイッチング素子と、前記第２電圧電源線と前記第１
充放電手段との間に接続され、前記第１のスイッチング
素子と同じようにオンオフ動作する第２のスイッチング
素子と、前記第１の期間に亘って、前記第１のスイッチ
ング素子の制御端子と前記第２のスイッチング素子の制
御端子とを短絡させる短絡手段と、を有することを特徴
とする。According to a second aspect of the present invention, the charge pump circuit is connected between the first voltage power supply line and the second voltage power supply line and charged in the first period. Means, and a second charge / discharge connected between the second voltage power supply line and the output line during a second period after the first time period to be charged with the charge from the first charge / discharge means Means, and
A charge pump circuit for generating an output voltage from said second charge / discharge means via said output line, said charge pump circuit being connected between said first voltage power supply line and said first charge / discharge means for a first period In the on state, and in the off state during the second period.
Switching element, the second voltage power supply line and the first
A second switching element that is connected between the charging and discharging means and that is turned on and off in the same manner as the first switching element; and a control terminal of the first switching element and the control terminal for the first period. And a short-circuit means for short-circuiting the control terminal of the second switching element.

【００１５】請求項２に記載の発明によれば、第１のス
イッチング素子の制御端子と第２のスイッチング素子の
制御端子が短絡手段により短絡されることで、第１、第
２のスイッチング素子の制御端子に生じる電荷を中和す
ることができる。特に、短絡は第１の期間中に亘って行
われるが、第２のスイッチング素子の自己消費電流を第
１のスイッチング素子の駆動に兼用でき、自己消費電流
を有効に利用することで、駆動に必要な電流を抑えて回
路全体の大幅な低消費電力化が可能となる。According to the second aspect of the present invention, the control terminal of the first switching element and the control terminal of the second switching element are short-circuited by the short-circuit means, so that the first and second switching elements are short-circuited. The charge generated at the control terminal can be neutralized. In particular, although the short circuit is performed during the first period, the self-consumption current of the second switching element can be used for driving the first switching element, and the self-consumption current can be effectively used for driving. The required current can be suppressed, and the power consumption of the entire circuit can be significantly reduced.

【００１６】請求項３に記載の発明に係るチャージポン
プ回路は、請求項１において、前記第２電圧電源線と前
記第１のスイッチング素子との間に接続され、少なくと
も前記第１の期間にオフ状態、前記第２の期間中にオン
状態となる第３のスイッチング素子と、前記出力線と前
記第２のスイッチング素子との間に接続され、少なくと
も前記第１の期間にオフ状態、前記第２の期間中にオン
状態となる第４のスイッチング素子と、前記第３、第４
の各スイッチング素子をオンオフ駆動する第１、第２の
各駆動素子と、を有し、前記短絡手段は、前記第１、第
２の各スイッチング素子を各々オンオフ駆動する第３、
第４の各駆動素子と、前記第１のスイッチング素子と前
記第２のスイッチング素子との間に接続され、前記第２
の期間中であって前記第３、第４のスイッチング素子が
オフする期間にオン状態とする第５のスイッチング素子
と、前記第５のスイッチング素子をオンオフ駆動する第
５の駆動素子と、を含むことを特徴とする。According to a third aspect of the present invention, in the charge pump circuit according to the first aspect, the charge pump circuit is connected between the second voltage power supply line and the first switching element, and is turned off at least during the first period. A third switching element that is turned on during the second period, and is connected between the output line and the second switching element, and is turned off at least during the first period; A fourth switching element that is turned on during the period of
A first and a second drive element for driving each of the switching elements on and off, and the short circuit means for driving each of the first and second switching elements on and off.
A fourth driving element connected between the first switching element and the second switching element;
A fifth switching element that is turned on during the period when the third and fourth switching elements are turned off, and a fifth driving element that turns on and off the fifth switching element. It is characterized by the following.

【００１７】請求項３に記載の発明によれば、第５のス
イッチング素子を第４の駆動素子により駆動すること
で、第１のスイッチング素子と第２のスイッチング素子
とを制御できる。このため、第１のスイッチング素子を
第３の駆動素子により駆動し、第２のスイッチング素子
を第４の駆動素子により駆動することになるが、これら
の駆動素子とは独立して第５の駆動素子を設けているの
で、第１、第２のスイッチング素子のオンオフの切り換
わるタイミング、即ち、第１の期間から第２の期間に切
り換わる場合や、第２の期間から第１の期間に切り換わ
る場合に、第５のスイッチング素子のオンオフタイミン
グを制御できる。According to the third aspect of the present invention, the first switching element and the second switching element can be controlled by driving the fifth switching element with the fourth drive element. For this reason, the first switching element is driven by the third driving element and the second switching element is driven by the fourth driving element. The fifth driving is performed independently of these driving elements. Since the element is provided, the timing at which the first and second switching elements are switched on and off, that is, when the first period is switched to the second period, or when the second period is switched to the first period. In this case, the on / off timing of the fifth switching element can be controlled.

【００１８】このようにすることで、第１の期間から第
２の期間に切り換わる場合には、第２のスイッチング素
子の自己消費電流を第１のスイッチング素子の駆動に兼
用できる。逆に、第２の期間から第１の期間に切り換わ
る場合には、第１のスイッチング素子の自己消費電流を
第２のスイッチング素子の駆動に兼用できる。このよう
にして、自己消費電流を有効に利用することで、駆動に
必要な電流を抑えて回路全体の大幅な低消費電力化が可
能となる。In this manner, when switching from the first period to the second period, the self-consumption current of the second switching element can be used for driving the first switching element. Conversely, when switching from the second period to the first period, the quiescent current of the first switching element can be used for driving the second switching element. In this way, by effectively utilizing the self-consumption current, the current required for driving can be suppressed, and the power consumption of the entire circuit can be significantly reduced.

【００１９】請求項４に記載の発明に係るチャージポン
プ回路は、請求項２において、前記短絡手段は、前記第
１のスイッチング素子と前記第２のスイッチング素子と
の間に接続され、前記第１の期間中にオン状態、前記第
２の期間中にオフ状態となる第３のスイッチング素子を
含むことを特徴とする。According to a fourth aspect of the present invention, in the charge pump circuit according to the second aspect, the short-circuiting means is connected between the first switching element and the second switching element, and And a third switching element which is turned on during the period and turned off during the second period.

【００２０】請求項４に記載の発明によれば、第３のス
イッチング素子により、第１、第２のスイッチング素子
のオンオフを制御して、短絡手段には駆動素子を形成す
る必要がないので、素子数の低減、回路規模の縮小化を
図りながらも、上述のような第１、第２のスイッチング
素子における自己消費電流を有効に利用してチャージン
グポンプ回路の低消費電力化に寄与できる。According to the fourth aspect of the present invention, the third switching element controls on / off of the first and second switching elements, and there is no need to form a driving element in the short circuit means. While reducing the number of elements and the circuit scale, the self-consumption current of the first and second switching elements as described above can be effectively used to contribute to lower power consumption of the charging pump circuit.

【００２１】請求項５に記載の発明に係るチャージポン
プ回路は、請求項４において、前記短絡手段は、前記第
１電圧電源線と前記第３のスイッチング素子との間に接
続され、少なくとも前記第２の期間でオン状態となる第
４のスイッチング素子と、前記第３のスイッチング素子
と前記出力線との間に接続され、少なくとも前記第２の
期間でオン状態となる第５のスイッチング素子と、を含
むことを特徴とする。According to a fifth aspect of the present invention, in the charge pump circuit according to the fourth aspect, the short-circuiting means is connected between the first voltage power supply line and the third switching element. A fourth switching element that is turned on in the second period, a fifth switching element that is connected between the third switching element and the output line, and that is turned on in at least the second period; It is characterized by including.

【００２２】請求項５に記載の発明によれば、第３のス
イッチング素子がオフ状態の場合には、第５のスイッチ
ング素子をオン状態することで出力線の電位にまでに引
き下げ、第６のスイッチング素子をオン状態すること
で、第１の電位にまで引き上げることができ、短絡によ
る各スイッチング素子の容量充填効果を奏しながらも、
さらに過剰になった電荷を出力線又は第１の電位に移動
させる経路が確保できる。According to the fifth aspect of the present invention, when the third switching element is in the off state, the potential of the output line is lowered by turning on the fifth switching element, and the sixth switching element is turned on. By turning on the switching elements, the potential can be raised to the first potential, and while the capacity filling effect of each switching element due to the short circuit is exhibited,
Further, a path for transferring the excess charge to the output line or the first potential can be secured.

【００２３】請求項６に記載の発明に係るチャージポン
プ回路は、請求項１〜請求項５のいずれかにおいて、前
記第１、第２のスイッチンング素子は、同一導電型のＭ
ＯＳトランジスタにて形成され、前記第１のスイッチン
グ素子のソース電極より前記第２のスイッチング素子の
ドレイン電極に向けて電荷の流出を防止する流出防止手
段を設けたことを特徴とする。According to a sixth aspect of the present invention, in the charge pump circuit according to any one of the first to fifth aspects, the first and second switching elements are of the same conductivity type.
An outflow preventing means formed of an OS transistor and preventing outflow of charges from a source electrode of the first switching element to a drain electrode of the second switching element is provided.

【００２４】請求項６に記載の発明によれば、短絡させ
るスイッチング素子が、互いに同じ導電性の素子の場合
には、短絡時に中間的な電位にすると、双方のスイッチ
ング素子がオン状態となってしまう恐れがある。そこ
で、本請求項では、流出防止手段を設けることで、第１
のスイッチング素子のソース電極より第２のスイッチン
グ素子のドレイン電極に向けて不要な放電をすることを
防止でき、誤動作を防止できる。According to the sixth aspect of the present invention, when the switching elements to be short-circuited are the same conductive elements, when the potential is set to an intermediate potential at the time of short-circuiting, both switching elements are turned on. There is a risk that it will. Accordingly, in the present invention, the first outflow prevention means is provided by providing the outflow prevention means.
Unnecessary discharge from the source electrode of the switching element to the drain electrode of the second switching element can be prevented, and malfunction can be prevented.

【００２５】特に、スイッチング素子として例えばＮｃ
ｈＭＯＳトランジスタ等を使用する場合には、チャージ
ポンプ回路内に多数用いられるので、ＮｃｈＭＯＳトラ
ンジスタ同士を短絡させる上で好ましい。In particular, as a switching element, for example, Nc
When an hMOS transistor or the like is used, it is preferable to short-circuit NchMOS transistors because it is used in a large number in a charge pump circuit.

【００２６】請求項７、請求項８、請求項９は、上述の
チャージポンプ回路を含む半導体装置、液晶表示装置、
電子機器を定義している。これにより、消費電力効率が
良く、低消費電力の半導体装置例えば半導体記憶装置
等、液晶表示装置、電子機器を提供できる。According to a seventh, eighth and ninth aspect of the present invention, there is provided a semiconductor device including the above-described charge pump circuit, a liquid crystal display device,
Electronic devices are defined. Accordingly, a liquid crystal display device and an electronic device such as a semiconductor device with high power consumption efficiency and low power consumption, such as a semiconductor memory device, can be provided.

【００２７】[0027]

【発明の実施の形態】以下、本発明の好適な実施の形態
について、図面を参照しながら具体的に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be specifically described below with reference to the drawings.

【００２８】＜第１の実施の形態＞ （全体構成）先ず、本発明の特徴的な構成である短絡手
段に先立って、チャージポンプ回路の全体構成につい
て、図１〜図４を参照して説明する。図１は、二重電荷
の反転出力型チャージポンプ回路の基本構成を示す回路
図である。<First Embodiment> (Overall Configuration) First, prior to the short-circuit means which is a characteristic configuration of the present invention, the overall configuration of the charge pump circuit will be described with reference to FIGS. I do. FIG. 1 is a circuit diagram showing a basic configuration of a double charge inverted output type charge pump circuit.

【００２９】チャージポンプ回路１０は、電源に接続さ
れて第１の電圧ＶDDが供給される第１の電圧電源線３０
と、第２の電圧ＶSSが供給される第２の電圧電源線３２
と、反転出力電圧−ＶM が出力される出力線３４と、第
１電圧電源線３０と第２電圧電源線３２との間に縦続接
続されてたスイッチング素子Ｑ１、Ｑ２と、第２電圧電
源線３２と出力線３４との間に縦続接続されたスイッチ
ング素子Ｑ３、Ｑ４と、スイッチング素子Ｑ２、Ｑ３と
並列に接続された第１充放電手段であるコンデンサＣｐ
と、スイッチング素子Ｑ３、Ｑ４と並列に接続された第
２充放電手段であるコンデンサＣｂと、を含み構成され
る。The charge pump circuit 10 includes a first voltage power supply line 30 connected to a power supply and supplied with a first voltage VDD.
And a second voltage power supply line 32 to which the second voltage V SS is supplied.
An output line 34 for outputting an inverted output voltage −V M , switching elements Q 1 and Q 2 cascaded between the first voltage power supply line 30 and the second voltage power supply line 32, and a second voltage power supply Switching elements Q3 and Q4 cascaded between the line 32 and the output line 34, and a capacitor Cp as first charge / discharge means connected in parallel with the switching elements Q2 and Q3.
And a capacitor Cb as a second charging / discharging means connected in parallel with the switching elements Q3 and Q4.

【００３０】これによって、スイッチング素子Ｑ１、Ｑ
３がオン状態・スイッチング素子Ｑ２、Ｑ４がオフ状態
となる第１の期間（図２に示す期間Ｔ１）では、第１電
圧電源線３０と第２電圧電源線３２との間にコンデンサ
Ｃｐが接続されるため、コンデンサＣｐに電荷が充電さ
れる。また、スイッチング素子Ｑ１、Ｑ３がオフ状態・
スイッチング素子Ｑ２、Ｑ４がオン状態となる第２の期
間（図２に示す期間Ｔ２）では、第２電圧電源線３２と
出力線３４との間にコンデンサＣｂが接続されるため、
コンデンサＣｐの電荷をコンデンサＣｂに充電すること
で、出力線３４より反転出力電圧−ＶM が出力される。As a result, the switching elements Q1, Q
In the first period (period T1 shown in FIG. 2) in which the switching element 3 is in the ON state and the switching elements Q2 and Q4 are in the OFF state, the capacitor Cp is connected between the first voltage power supply line 30 and the second voltage power supply line 32. Is charged in the capacitor Cp. Further, the switching elements Q1 and Q3 are in the off state.
In the second period (the period T2 shown in FIG. 2) in which the switching elements Q2 and Q4 are turned on, the capacitor Cb is connected between the second voltage power supply line 32 and the output line 34.
By charging the electric charge of the capacitor Cp to the capacitor Cb, the inverted output voltage -V M is outputted from the output line 34.

【００３１】コンデンサＣｐは、転送コンデンサとして
機能し、コンデンサＣｂは蓄積コンデンサとして機能す
る。また、スイッチ手段であるスイッチング素子Ｑ１〜
Ｑ４は、ＭＯＳトランジスタにて形成され、より詳細に
は、スイッチング素子Ｑ１は、第１導電型であるＰｃｈ
ＭＯＳトランジスタにて形成され、スイッチング素子Ｑ
２〜Ｑ４は、第２導電型であるＮｃｈＭＯＳトランジス
タにて形成することが好ましい。The capacitor Cp functions as a transfer capacitor, and the capacitor Cb functions as a storage capacitor. Further, switching elements Q1 to Q1 as switching means
Q4 is formed of a MOS transistor. More specifically, switching element Q1 is a P-channel transistor of the first conductivity type.
A switching element Q
2 to Q4 are preferably formed by NchMOS transistors of the second conductivity type.

【００３２】このため、スイッチング素子Ｑ１は、第１
電圧電源線３０とコンデンサＣｐの一方の電極との間に
接続され、第１の期間Ｔ１にオン状態、第２の期間Ｔ２
にオフ状態となる。スイッチング素子Ｑ３は、第２電圧
電源線３０とコンデンサＣｐの他方の電極との間に接続
され、第１の期間Ｔ１にオン状態、第２の期間Ｔ２にオ
フ状態となる。スイッチング素子Ｑ２は、第２電圧電源
線３０とスイッチング素子Ｑ１との間に接続され、第１
の期間Ｔ１にオフ状態、第２の期間Ｔ２中にオン状態と
なる。スイッチング素子Ｑ４は、出力線３４とスイッチ
ング素子Ｑ３との間に接続され、少なくとも第１の期間
Ｔ１にオフ状態、第２の期間Ｔ２中にオン状態となる。
なお、スイッチング素子Ｑ１〜Ｑ４の寄生容量は等しい
とは限らず、一番消費電流が少なく、容量が小さく、出
力のオン抵抗が小さくなるような組合せを選ぶことが好
ましい。For this reason, the switching element Q1 is
It is connected between the voltage power supply line 30 and one electrode of the capacitor Cp, is turned on during the first period T1, and is turned on during the second period T2.
To the off state. The switching element Q3 is connected between the second voltage power supply line 30 and the other electrode of the capacitor Cp, and is turned on in the first period T1 and turned off in the second period T2. The switching element Q2 is connected between the second voltage power supply line 30 and the switching element Q1,
During the period T1, and turned on during the second period T2. The switching element Q4 is connected between the output line 34 and the switching element Q3, and is turned off at least during the first period T1 and turned on during the second period T2.
The parasitic capacitances of the switching elements Q1 to Q4 are not necessarily equal, and it is preferable to select a combination that consumes the least current, has the smallest capacitance, and has a low output on-resistance.

【００３３】（短絡手段について）次に、本発明の特徴
的な構成である短絡手段について、図１を用いて説明す
る。即ち、チャージポンプ回路１０は、第２の期間（図
２に示す期間Ｔ２）中に、制御信号／Ａ、Ａ、ＡＢ、Ｅ
Ｎに基づいて、スイッチング素子Ｑ１のゲートとスイッ
チング素子Ｑ３のゲートとを短絡させる短絡手段２０を
有する。さらに、チャージポンプ回路１０には、スイッ
チング素子Ｑ２、Ｑ４を制御信号Ｂに基づいて各々駆動
する駆動素子であるドライバＤＲ２、ＤＲ４が構成され
ている。(Regarding Short-Circuit Means) Next, short-circuit means which is a characteristic configuration of the present invention will be described with reference to FIG. That is, the charge pump circuit 10 controls the control signals / A, A, AB, E during the second period (period T2 shown in FIG. 2).
There is short-circuit means 20 for short-circuiting the gate of the switching element Q1 and the gate of the switching element Q3 based on N. Further, in the charge pump circuit 10, drivers DR2 and DR4, which are driving elements for driving the switching elements Q2 and Q4 based on the control signal B, respectively, are configured.

【００３４】なお、上述の各制御信号／Ａ、Ａ、ＡＢ、
ＥＮ、Ｂを生成して各スイッチング素子のオンオフを制
御する制御手段（図１では図示しないが、後述の図８に
は符号１１２として示されてる）は、チャージポンプ回
路１０の外部に接続される外部回路に設けられる。この
制御手段は、ドライバＤＲ１〜ＤＲ５を介してスイッチ
ング素子Ｑ１〜Ｑ５のゲート電極を全て励振させる。従
って、短絡手段２０として構成する場合、この制御手段
のうち制御信号／Ａ、Ａ、ＡＢ、ＥＮを出力する部分を
含んだ構成としても良い。The control signals / A, A, AB,
Control means (not shown in FIG. 1 but shown as 112 in FIG. 8 to be described later) that generates EN and B to control on / off of each switching element is connected to the outside of the charge pump circuit 10. Provided in an external circuit. This control means excites all the gate electrodes of the switching elements Q1 to Q5 via the drivers DR1 to DR5. Therefore, when configured as the short-circuit means 20, the control means may include a portion for outputting the control signals / A, A, AB, and EN.

【００３５】短絡手段２０は、スイッチング素子Ｑ１の
ゲート電極とスイッチング素子Ｑ３のゲート電極との間
に接続されるスイッチング素子Ｑ５と、制御信号ＡＢに
基づいてスイッチング素子Ｑ５をオンオフ駆動する駆動
素子であるドライバＤＲ５と、制御信号／Ａ及びＥＮに
基づいてスイッチング素子Ｑ１をオンオフ駆動する駆動
素子であるドライバＤＲ１と、制御信号Ａ及びＥＮに基
づいてスイッチング素子Ｑ３をオンオフ駆動する駆動素
子であるドライバＤＲ３と、を含んで構成される。The short-circuit means 20 is a switching element Q5 connected between the gate electrode of the switching element Q1 and the gate electrode of the switching element Q3, and a drive element for driving the switching element Q5 on and off based on the control signal AB. A driver DR5, a driver DR1 for driving the switching element Q1 on and off based on the control signals / A and EN, and a driver DR3 for driving the switching element Q3 on and off based on the control signals A and EN. .

【００３６】スイッチング素子Ｑ５は、ＮｃｈＭＯＳト
ランジスタにて形成され、第２の期間Ｔ２中であってス
イッチング素子Ｑ２、Ｑ４がオフする期間にオン状態と
するものである。また、ドライバＤＲ１、ＤＲ３は同一
の構成であり、ドライバＤＲ５は、ドライバＤＲ２、Ｄ
Ｒ４と同一の構成を採用している。The switching element Q5 is formed of an Nch MOS transistor, and is turned on during the second period T2 and when the switching elements Q2 and Q4 are turned off. The drivers DR1 and DR3 have the same configuration, and the driver DR5 includes the drivers DR2 and D3.
The same configuration as R4 is adopted.

【００３７】即ち、ドライバＤＲ１は、図３に示すよう
に、インバータとフローティング制御専用のインバータ
となるように構成され、制御信号／Ａが入力される前段
のトランジスタＴｒ１１、Ｔｒ１２と、この後段に配設
され制御信号（イネーブル信号）ＥＮの入力を許容する
トランジスタＴｒ１３、Ｔｒ１４、Ｔｒ１５、Ｔｒ１６
と、トランジスタＴｒ１３とトランジスタＴｒ１６とに
対しゲートへの制御信号ＥＮの入力信号の論理を反転さ
せるための反転論理素子であるインバータＩＮＶ１７
と、を含んで構成されている。これによって、制御信号
ＥＮにより出力をフローティングにすることができる。That is, as shown in FIG. 3, the driver DR1 is configured to be an inverter and an inverter dedicated to floating control, and includes a transistor Tr11 and Tr12 in the preceding stage to which the control signal / A is input, and a driver DR1 in the subsequent stage. Transistors Tr13, Tr14, Tr15, Tr16 provided to allow input of a control signal (enable signal) EN
And an inverter INV17 which is an inversion logic element for inverting the logic of the input signal of the control signal EN to the gates of the transistors Tr13 and Tr16.
And is configured. Thus, the output can be made floating by the control signal EN.

【００３８】また、ドライバＤＲ２は、図４に示すよう
なインバータを構成しており、制御信号Ｂが入力される
前段のトランジスタＴｒ２１、Ｔｒ２２と、後段のトラ
ンジスタＴｒ２３、Ｔｒ２４と、により構成される。The driver DR2 constitutes an inverter as shown in FIG. 4, and is composed of transistors Tr21 and Tr22 at the preceding stage to which the control signal B is inputted, and transistors Tr23 and Tr24 at the subsequent stage.

【００３９】なお、上述の制御手段は、駆動素子ＤＲ
１、ＤＲ３に各々制御信号（イネーブル信号）ＥＮを供
給し、駆動素子からの制御信号を出力させる。Note that the above-mentioned control means operates the driving element DR.
1, a control signal (enable signal) EN is supplied to each of DR3 to output a control signal from the drive element.

【００４０】（チャージポンプ回路の動作）次に、上記
のような構成の短絡手段２０を含むチャージポンプ回路
１０の動作について、図２のタイミングチャートを参照
しながら説明する。(Operation of Charge Pump Circuit) Next, the operation of the charge pump circuit 10 including the short-circuit means 20 having the above configuration will be described with reference to the timing chart of FIG.

【００４１】第１の期間Ｔ１では、制御信号／Ａ及びＥ
ＮによりドライバＤＲ１は、スイッチング素子Ｑ１をＬ
レベルでオン状態とする。また、制御信号Ａ及びＥＮに
よりドライバＤＲ３は、スイッチング素子Ｑ３をＨレベ
ルでオン状態とする。なお、この期間中、スイッチング
素子Ｑ２、Ｑ４は、各々Ｌレベルでオフ状態となってい
る。従って、この期間中は、コンデンサＣｐに電荷が充
電されることとなる。In the first period T1, the control signals / A and E
N causes the driver DR1 to set the switching element Q1 to L
Turn on at the level. Further, the driver DR3 turns on the switching element Q3 at the H level by the control signals A and EN. Note that during this period, the switching elements Q2 and Q4 are in the off state at the L level, respectively. Therefore, during this period, the capacitor Cp is charged.

【００４２】次に、制御信号／ＡによりドライバＤＲ１
は、スイッチング素子Ｑ１をＨレベルでオフ状態とし、
第２の期間Ｔ２を形成する。Next, the driver DR1 is controlled by the control signal / A.
Turns off the switching element Q1 at the H level,
A second period T2 is formed.

【００４３】そして、制御信号ＥＮがディスイネーブル
状態（Ｌレベル）となると、制御信号ＡＢによりドライ
バＤＲ５は、スイッチング素子Ｑ５をＨレベルでオン状
態として期間Ｔ３を形成する。これによって、スイッチ
ング素子Ｑ１のゲート電極とスイッチング素子Ｑ３のゲ
ート電極とは、短絡される。When the control signal EN is in the disable state (L level), the driver DR5 turns on the switching element Q5 at the H level by the control signal AB to form a period T3. As a result, the gate electrode of switching element Q1 and the gate electrode of switching element Q3 are short-circuited.

【００４４】そして、スイッチング素子Ｑ１がオン状態
の時、ゲート電極にはＬレベルの電位がチャージされ、
スイッチング素子Ｑ３がオン状態の時、Ｈレベルの電位
がチャージされているので、制御信号ＥＮをディスイネ
ーブルにすることで、スイッチング素子Ｑ１とスイッチ
ング素子Ｑ３とで電荷の中和が起き、同じ電位になるよ
うに電荷が移動する。その後、放置しておいても状態は
変化しない。こうすることで、一旦、スイッチング素子
を充填するのに使った後に、スイッチング素子Ｑ３で消
費される電荷がスイッチング素子Ｑ１に流入し、スイッ
チング素子Ｑ１をＨレベルに維持するための電荷に利用
される。これによって、寄生容量に起因して、本来スイ
ッチング素子Ｑ３にて自己消費される充放電による電荷
を有効に利用して、消費電力の無駄をなくして、回路全
体としての低消費電力化に寄与できることとなる。When the switching element Q1 is in the ON state, the gate electrode is charged with the L level potential.
When the switching element Q3 is in the ON state, the H-level potential is charged. Therefore, by disabling the control signal EN, charge neutralization occurs in the switching element Q1 and the switching element Q3, and the switching element Q3 has the same potential. The charge moves so that After that, the state does not change even if left unattended. In this way, the charge consumed by the switching element Q3 flows into the switching element Q1 after being used to fill the switching element once, and is used as the charge for maintaining the switching element Q1 at the H level. . As a result, it is possible to effectively use the charge due to charge and discharge that is originally consumed by the switching element Q3 due to the parasitic capacitance, eliminate waste of power consumption, and contribute to lower power consumption of the entire circuit. Becomes

【００４５】次に、制御信号ＡＢがＬレベルになり、制
御信号ＥＮがイネーブル状態になるのに伴い、制御信号
Ｂにより、ドライバＤＲ２、ＤＲ４は、スイッチング素
子Ｑ２、Ｑ４を各々Ｈレベルでオン状態とし期間Ｔ４を
形成する。これにより、コンデンサＣｐの電荷をコンデ
ンサＣｂに充電して、反転出力電圧−ＶM を生成でき
る。Next, as the control signal AB goes low and the control signal EN goes into an enabled state, the control signal B causes the drivers DR2 and DR4 to turn on the switching elements Q2 and Q4 respectively at the high level. And a period T4 is formed. Thus, the electric charge of the capacitor Cp to charge the capacitor Cb, can generate an inverted output voltage -V M.

【００４６】さらに、制御信号Ｂにより、ドライバＤＲ
２、ＤＲ４は、スイッチング素子Ｑ２、Ｑ４を各々Ｌレ
ベルでオフ状態とする。そして、制御信号ＥＮがディス
イネーブル状態となると、制御信号ＡＢがＨレベルにな
るのに伴い、ドライバＤＲ５は、スイッチング素子Ｑ５
をＨレベルでオン状態として期間Ｔ５を形成する。これ
によって、スイッチング素子Ｑ１のゲート電極とスイッ
チング素子Ｑ３のゲート電極とは、短絡されるので、ス
イッチング素子Ｑ１で消費される電荷がスイッチング素
子Ｑ３に流入し、スイッチング素子Ｑ３を次にＨレベル
に駆動するための電荷に利用される。これによって、寄
生容量に起因して、本来スイッチング素子Ｑ１にて自己
消費される充放電による電荷を有効に利用して、消費電
力の無駄をなくし、回路全体としての低消費電力化に寄
与できることとなる。Further, the control signal B causes the driver DR
2, DR4 turns the switching elements Q2, Q4 off at the L level. When the control signal EN is disabled, the driver DR5 switches the switching element Q5
Are turned on at the H level to form a period T5. As a result, the gate electrode of the switching element Q1 and the gate electrode of the switching element Q3 are short-circuited, so that the electric charge consumed by the switching element Q1 flows into the switching element Q3, and drives the switching element Q3 to the next H level. It is used for electric charge to perform. As a result, it is possible to effectively use the charge due to charge and discharge that is originally consumed by the switching element Q1 due to the parasitic capacitance, thereby eliminating waste of power consumption and contributing to lower power consumption of the entire circuit. Become.

【００４７】このようにして、交互にスイッチング素子
Ｑ１〜Ｑ５の各ゲート電極を、各々のトランジスタＱ１
〜Ｑ４の前段に設けられたドライバＤＲ１〜ＤＲ５によ
り駆動することで、上記のような電圧供給が行われる。In this manner, the gate electrodes of the switching elements Q1 to Q5 are alternately connected to the respective transistors Q1 to Q5.
The above-described voltage supply is performed by being driven by the drivers DR1 to DR5 provided in the preceding stage of to Q4.

【００４８】以上のように第１の実施の形態によれば、
期間Ｔ１から期間Ｔ２への変換時（スイッチング素子Ｑ
１、Ｑ３のオンからオフへの変換時）、期間Ｔ２から期
間Ｔ１への変換時（スイッチング素子Ｑ１、Ｑ３のオフ
からオンへの変換時）の双方を各々利用して、寄生容量
に起因して、本来スイッチング素子Ｑ１、Ｑ３にて自己
消費される充放電による電荷を有効に利用できる。As described above, according to the first embodiment,
At the time of conversion from period T1 to period T2 (switching element Q
1, when converting Q3 from on to off), and when converting from period T2 to period T1 (when converting switching elements Q1 and Q3 from off to on), respectively, to cause parasitic capacitance. Thus, the charge by the charge and discharge originally consumed by the switching elements Q1 and Q3 can be effectively used.

【００４９】＜第２の実施の形態＞次に、本発明に係る
第２の実施の形態について、図５を用いて説明する。
尚、上記第１の実施の形態と同様な構成についてはその
詳細な説明を省略する。<Second Embodiment> Next, a second embodiment according to the present invention will be described with reference to FIG.
The detailed description of the same configuration as that of the first embodiment is omitted.

【００５０】上記第１の実施の形態では、ＰｃｈＭＯＳ
トランジスタとＮｃｈＭＯＳトランジスタによる異なる
導電型の素子同士による短絡の例を示したが、本例のチ
ャージポンプ回路４０は、図５に示すように、短絡させ
る互いのスイッチング素子が同一の導電型である例を示
している。In the first embodiment, the PchMOS
Although an example of short-circuiting caused by transistors and NchMOS transistors having different conductivity types has been described, the charge pump circuit 40 of the present embodiment has an example in which the switching elements to be short-circuited have the same conductivity type as shown in FIG. Is shown.

【００５１】即ち、ＰｃｈＭＯＳトランジスタであるス
イッチング素子Ｑ３のゲート電極と、同じＰｃｈＭＯＳ
トランジスタであるスイッチング素子Ｑ４のゲート電極
と、を短絡させる。このため、チャージポンプ回路４０
は、スイッチング素子Ｑ３のゲート電極とスイッチング
素子Ｑ４のゲート電極とを短絡させる短絡手段５０と、
スイッチング素子Ｑ３のソース電極とスイッチング素子
Ｑ４のドレイン電極との間に配設され、スイッチング素
子Ｑ３からの電荷の流出を防止する流出防止手段として
のダイオードＤ１と、を含んで構成されている。That is, the same PchMOS as the gate electrode of the switching element Q3 which is a PchMOS transistor
The gate electrode of the switching element Q4, which is a transistor, is short-circuited. Therefore, the charge pump circuit 40
Short-circuit means 50 for short-circuiting the gate electrode of the switching element Q3 and the gate electrode of the switching element Q4;
A diode D1 is provided between the source electrode of the switching element Q3 and the drain electrode of the switching element Q4, and serves as an outflow prevention means for preventing outflow of charges from the switching element Q3.

【００５２】ここで、スイッチング素子Ｑ１〜Ｑ４、コ
ンデンサＣｐ、Ｃｂ、ドライバＤＲ２、第１の電圧電源
線６０、第２の電圧電源線６２、出力線６４は、第１の
実施の形態と同様である。Here, the switching elements Q1 to Q4, capacitors Cp and Cb, driver DR2, first voltage power supply line 60, second voltage power supply line 62, and output line 64 are the same as in the first embodiment. is there.

【００５３】尚、短絡手段５０には、スイッチング素子
Ｑ３のゲート電極とスイッチング素子Ｑ４のゲート電極
とに接続され、第１の期間ではオフ状態、第２の期間で
オン状態となるスイッチング素子Ｑ６と、スイッチング
素子Ｑ３、Ｑ４を各々駆動する駆動素子であるフローテ
ィング専用のドライバＤＲ３′、ＤＲ４′と、スイッチ
ング素子Ｑ６のゲート電極に制御信号ＡＢを供給して、
スイッチング素子Ｑ６をオンオフ駆動する駆動素子であ
る通常のドライバＤＲ６と、を含んで構成されている。
なお、スイッチング素子Ｑ１を駆動する駆動素子である
ドライバＤＲ１′は、通常のドライバを使用している点
で、第１の実施の形態と異なる。このように、第２の実
施の形態のチャージポンプ回路４０の動作は、第１の実
施の形態のチャージポンプ回路とほぼ同様の動作を行な
う。The short-circuit means 50 includes a switching element Q6 connected to the gate electrode of the switching element Q3 and the gate electrode of the switching element Q4. The switching element Q6 is turned off during the first period and turned on during the second period. The control signal AB is supplied to the floating drivers DR3 'and DR4', which are the driving elements for driving the switching elements Q3 and Q4, respectively, and the gate electrode of the switching element Q6.
And a normal driver DR6 which is a drive element for driving the switching element Q6 on and off.
Note that the driver DR1 'which is a driving element for driving the switching element Q1 is different from the first embodiment in that a normal driver is used. As described above, the operation of the charge pump circuit 40 of the second embodiment performs substantially the same operation as that of the charge pump circuit of the first embodiment.

【００５４】ここで、短絡させるスイッチング素子が、
互いに同じ導電性の素子の場合には、短絡時に中間的な
電位にすると、双方のスイッチング素子がオン状態とな
ってしまう。そこで、第２の実施の形態では、ダイオー
ドを設けることで、スイッチング素子Ｑ３のソース電極
よりスイッチング素子Ｑ４のドレイン電極に向けて不要
な放電をすることを防止できる。Here, the switching element to be short-circuited is
In the case of elements having the same conductivity, when the potential is set to an intermediate potential during a short circuit, both switching elements are turned on. Therefore, in the second embodiment, by providing the diode, it is possible to prevent unnecessary discharge from the source electrode of the switching element Q3 toward the drain electrode of the switching element Q4.

【００５５】また、ＮｃｈＭＯＳトランジスタ同士の組
合せにも利用できることから、以下のような効果があ
る。即ち、この種のチャージポンプ回路では、オン抵抗
低下の観点から、ＮｃｈＭＯＳトランジスタの方がＰｃ
ｈＭＯＳトランジスタに比して素子数が多く形成されて
いる。従って、同じＮｃｈＭＯＳトランジスタ同士の組
合せの方が回路内に多く形成されるチャージポンプ回路
に適用できる。Further, since the present invention can be used for a combination of NchMOS transistors, the following effects can be obtained. In other words, in this type of charge pump circuit, the NchMOS transistor has a higher Pc
The number of elements is larger than that of the hMOS transistor. Therefore, the combination of the same NchMOS transistors can be applied to a charge pump circuit formed more frequently in the circuit.

【００５６】＜第３の実施の形態＞次に、本発明に係る
第３の実施の形態について、図６及び図７を用いて説明
すする。尚、上記第１の実施の形態、第２の実施の形態
と同様な構成についてはその詳細な説明を省略する。<Third Embodiment> Next, a third embodiment according to the present invention will be described with reference to FIGS. The detailed description of the same configuration as the first and second embodiments will be omitted.

【００５７】本例のチャージポンプ回路７０は、スイッ
チング素子Ｑ１のゲート電極とスイッチング素子Ｑ３の
ゲート電極とを短絡させる点で第１の実施の形態と共通
するが、短絡手段８０の構成がドライバを有していない
点で異なる。The charge pump circuit 70 of this embodiment is similar to the first embodiment in that the gate electrode of the switching element Q1 and the gate electrode of the switching element Q3 are short-circuited. It differs in not having it.

【００５８】この短絡手段８０は、第１電圧電源線９０
とスイッチング素子Ｑ１のゲート電極との間に接続さ
れ、第１の期間ではオフ状態、第２の期間でオン状態と
なるスイッチング素子Ｑ７と、スイッチング素子Ｑ１の
ゲート電極とスイッチング素子Ｑ３のゲート電極との間
に接続され、第１の期間中にオン状態、第２の期間中に
オフ状態となるスイッチング素子Ｑ８と、スイッチング
素子Ｑ３のゲート電極と出力線９４との間に接続され、
第１の期間ではオフ状態、第２の期間でオン状態となる
スイッチング素子Ｑ９と、を含んで構成される。The short-circuit means 80 is connected to the first voltage power supply line 90
And a switching element Q7 connected between the switching element Q1 and the gate electrode of the switching element Q1, and turned off during the first period and turned on during the second period. And a switching element Q8 that is turned on during the first period and turned off during the second period, and is connected between the gate electrode of the switching element Q3 and the output line 94;
A switching element Q9 that is turned off in the first period and turned on in the second period.

【００５９】なお、スイッチング素子Ｑ２を駆動するド
ライバＤＲ２、スイッチング素子Ｑ４を駆動するドライ
バＤＲ４、スイッチング素子Ｑ１〜Ｑ４、コンデンサＣ
ｐ、Ｃｂ、第１の電圧電源線９０、第２の電圧電源線９
２、出力線９４は、第１の実施の形態と同様である。A driver DR2 for driving the switching element Q2, a driver DR4 for driving the switching element Q4, switching elements Q1 to Q4, and a capacitor C
p, Cb, first voltage power supply line 90, second voltage power supply line 9
2. The output line 94 is the same as in the first embodiment.

【００６０】ここで、スイッチング素子Ｑ７は、Ｐｃｈ
ＭＯＳトランジスタ、スイッチング素子Ｑ８、Ｑ９は、
ＮｃｈＭＯＳトランジスタにて形成することが好まし
い。Here, the switching element Q7 is
The MOS transistor and the switching elements Q8 and Q9 are
It is preferable to form with an NchMOS transistor.

【００６１】そして、スイッチング素子Ｑ７には制御信
号／Ｃが入力され、スイッチング素子Ｑ８には制御信号
ＢＣが入力され、スイッチング素子Ｑ９には制御信号Ｃ
が入力され、スイッチング素子Ｑ２を駆動するドライバ
ＤＲ２には制御信号Ｂが入力され、スイッチング素子Ｑ
４を駆動するドライバＤＲ４には制御信号Ｂが入力され
る。尚、スイッチング素子Ｑ１には制御信号／Ａ、スイ
ッチング素子Ｑ３には制御信号Ａが入力されるよう構成
される。The control signal / C is input to the switching element Q7, the control signal BC is input to the switching element Q8, and the control signal C is input to the switching element Q9.
Is input, and a control signal B is input to a driver DR2 that drives the switching element Q2.
The control signal B is input to the driver DR4 for driving the driver DR4. The control signal / A is input to the switching element Q1, and the control signal A is input to the switching element Q3.

【００６２】上記のような構成のチャージポンプ回路７
０の動作について、図７のタイミングチャートを参照し
ながら説明する。The charge pump circuit 7 configured as described above
The operation of 0 will be described with reference to the timing chart of FIG.

【００６３】先ず、制御信号／Ｃによりスイッチング素
子Ｑ７をＨレベルでオフ状態とし、同様に、制御信号Ｃ
によりスイッチング素子Ｑ９をＬレベルでオフ状態と
し、期間Ｔ６を形成する。First, the switching element Q7 is turned off at the H level by the control signal / C.
As a result, the switching element Q9 is turned off at the L level to form a period T6.

【００６４】この期間Ｔ６中において、制御信号ＢＣに
よりスイッチング素子Ｑ８がＨレベルでオン状態となる
と、スイッチング素子Ｑ１のゲート電極には、制御信号
／Ａのタイミングが入力され、スイッチング素子Ｑ１を
Ｌレベルでオン状態として期間Ｔ１を形成する。また、
スイッチング素子Ｑ３のゲート電極には、制御信号Ａの
タイミングが入力され、スイッチング素子Ｑ３をＨレベ
ルでオン状態とする。なお、この期間中、スイッチング
素子Ｑ２、Ｑ４は、制御信号Ｂにより各々Ｌレベルでオ
フ状態となっている。従って、この期間中は、コンデン
サＣｐに電荷が充電されることとなる。During the period T6, when the switching element Q8 is turned on at the H level by the control signal BC, the timing of the control signal / A is input to the gate electrode of the switching element Q1 to switch the switching element Q1 to the L level. To form the period T1 in the ON state. Also,
The timing of the control signal A is input to the gate electrode of the switching element Q3, and the switching element Q3 is turned on at H level. Note that, during this period, the switching elements Q2 and Q4 are each in the off state at the L level by the control signal B. Therefore, during this period, the capacitor Cp is charged.

【００６５】さらに、スイッチング素子Ｑ８だけがオン
状態となるので、スイッチング素子Ｑ１、Ｑ２の両方が
オン状態になり、スイッチング素子Ｑ１のゲート電極と
スイッチング素子Ｑ３のゲート電極とは、短絡されるの
で、スイッチング素子Ｑ３で消費される電荷がスイッチ
ング素子Ｑ１に流入し、スイッチング素子Ｑ１をＨレベ
ルに維持するための電荷に利用される。これによって、
寄生容量に起因して、本来スイッチング素子Ｑ３にて自
己消費される充放電による電荷を有効に利用して、消費
電力の無駄をなくして、回路全体としての低消費電力化
に寄与できることとなる。Further, since only switching element Q8 is turned on, both switching elements Q1 and Q2 are turned on, and the gate electrode of switching element Q1 and the gate electrode of switching element Q3 are short-circuited. Charges consumed by the switching element Q3 flow into the switching element Q1, and are used as charges for maintaining the switching element Q1 at the H level. by this,
Due to the parasitic capacitance, the charge by the charge and discharge that is originally consumed by the switching element Q3 is effectively used, so that waste of power consumption can be eliminated and the power consumption of the entire circuit can be reduced.

【００６６】次に、制御信号／Ｃによりスイッチング素
子Ｑ７をＬレベルでオン状態とし、同様に、制御信号Ｃ
によりスイッチング素子Ｑ９をＨレベルでオン状態と
し、期間Ｔ７を形成する。Next, the switching element Q7 is turned on at the L level by the control signal / C.
As a result, the switching element Q9 is turned on at the H level to form a period T7.

【００６７】このように、スイッチング素子Ｑ８オフ状
態の場合には、スイッチング素子Ｑ９をオン状態するこ
とで制御信号／ＡをＶMに引き下げ、スイッチング素子
Ｑ７をオン状態することで、制御信号ＡをＶDDに引き上
げることができる。[0067] Thus, when the switching element Q8 OFF, pull the control signal / A by turning on the switching element Q9 in V M, the switching element Q7 By ON state, the control signal A Can be raised to V DD .

【００６８】この期間Ｔ７中において、制御信号ＢがＨ
レベルになるのに伴い、制御信号Ｂにより、ドライバＤ
Ｒ２、ＤＲ４は、スイッチング素子Ｑ２、Ｑ４を各々Ｈ
レベルでオン状態とし期間Ｔ４を形成する。これによ
り、コンデンサＣｐの電荷をコンデンサＣｂに充電し
て、反転出力電圧−ＶM を生成できる。During this period T7, the control signal B becomes H
Level, the control signal B causes the driver D
R2 and DR4 connect the switching elements Q2 and Q4 to H
The level is turned on to form a period T4. Thus, the electric charge of the capacitor Cp to charge the capacitor Cb, can generate an inverted output voltage -V M.

【００６９】さらに、制御信号Ｂにより、ドライバＤＲ
２、ＤＲ４は、スイッチング素子Ｑ２、Ｑ４を各々Ｌレ
ベルでオフ状態とする。Further, the control signal B causes the driver DR
2, DR4 turns the switching elements Q2, Q4 off at the L level.

【００７０】以上のように第３の実施の形態では、短絡
手段の構成としてドライバを形成せずに、少なくとも３
つのスイッチング素子のみの構成で済み、回路構成を簡
略化して素子数を大幅に低減できる。As described above, in the third embodiment, at least three short circuits are provided without forming a driver.
Only a single switching element is required, and the circuit configuration can be simplified to greatly reduce the number of elements.

【００７１】＜第４の実施の形態＞次に、上述のチャー
ジポンプ回路を用いた液晶表示装置を含む電子機器の実
施の形態について図８を用いて説明する。<Fourth Embodiment> Next, an embodiment of an electronic apparatus including a liquid crystal display device using the above-described charge pump circuit will be described with reference to FIG.

【００７２】上述の実施の形態１〜３のチャージポンプ
回路を含む液晶表示装置１００は、電源回路１０２と、
液晶表示パネル１３０、この液晶表示パネル１３０を表
示駆動するＸドライバ１３２及びＹドライバ１３４を含
む。この他、表示情報出力源、表示情報処理回路、クロ
ック発生回路などの様々な回路などを含んで構成され
る。The liquid crystal display device 100 including the charge pump circuits according to the first to third embodiments includes a power supply circuit 102,
The liquid crystal display panel 130 includes an X driver 132 and a Y driver 134 for driving the liquid crystal display panel 130 for display. In addition, it includes various circuits such as a display information output source, a display information processing circuit, and a clock generation circuit.

【００７３】表示情報出力源は、ＲＯＭ、ＲＡＭなどの
メモリ、テレビ信号を同調して出力する同調回路などを
含んで構成され、クロック発生回路からのクロックに基
づいて、ビデオ信号などの表示情報を出力する。表示情
報処理回路は、クロック発生回路からのクロックに基づ
いて表示情報を処理して出力する。この表示情報処理回
路は、例えば増幅・極性反転回路、相展開回路、ローテ
ーション回路、ガンマ補正回路あるいはクランプ回路等
を含むことができる。The display information output source includes a memory such as a ROM and a RAM, a tuning circuit for tuning and outputting a television signal, and the like, and outputs display information such as a video signal based on a clock from a clock generation circuit. Output. The display information processing circuit processes and outputs display information based on a clock from the clock generation circuit. The display information processing circuit can include, for example, an amplification / polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit, a clamp circuit, and the like.

【００７４】電源回路１０２には、上述の第１〜第３の
実施の形態のいずれか又はその組合せによる単位チャー
ジポンプ回路を複数段形成してなるチャージポンプ１１
０と、上述した各種の制御信号を生成しチャージポンプ
１１０を制御する制御手段１１２と、その他の回路１２
０と、を含んで構成される。本例では、このチャージポ
ンプ１１０を１チップのＩＣとして形成しているが、電
源回路１０２全体をＩＣとして形成しても良い。The power supply circuit 102 includes a charge pump 11 having a plurality of unit charge pump circuits according to any one of the first to third embodiments or a combination thereof.
0, control means 112 for generating the various control signals described above to control the charge pump 110, and other circuits 12
0. In this example, the charge pump 110 is formed as a one-chip IC, but the entire power supply circuit 102 may be formed as an IC.

【００７５】そして、制御手段１１２の構成としては、
カウンタ１１４及びデコーダ１１６等が挙げられる。The structure of the control means 112 is as follows.
The counter 114 and the decoder 116 are exemplified.

【００７６】さらに、上述の各Ｘドライバ１３２、Ｙド
ライバ１３４内に上述の第１〜第３の実施の形態のいず
れか又はその組合せによる単位チャージポンプ回路を複
数段形成してなるチャージポンプを埋め込んだドライブ
ＩＣを形成しても良い。Further, in each of the X driver 132 and the Y driver 134, a charge pump formed by forming a plurality of unit charge pump circuits according to any one of the first to third embodiments or a combination thereof is embedded. Alternatively, a drive IC may be formed.

【００７７】また、Ｙドライバ１３４側で高い電圧を要
求する場合が多く、システム用の供給源から３Ｖ、５Ｖ
等の電源を電源回路１０２に供給し、電源回路１０２か
らは、Ｙドライバには＋１５Ｖ、−１５Ｖ等の電源を供
給し、Ｘドライバ１３２には、例えば５Ｖ、２．５Ｖ、
０Ｖ、−２．５Ｖ、−５Ｖ等の電源を供給するよう形成
すればよい。In many cases, a high voltage is required on the Y driver 134 side.
And the like are supplied to the power supply circuit 102. From the power supply circuit 102, power supplies such as +15 V and −15 V are supplied to the Y driver, and 5 V, 2.5 V,
What is necessary is just to form so that power supply of 0V, -2.5V, -5V, etc. may be supplied.

【００７８】このような構成の液晶表示装置を含む電子
機器として、例えば、マルチメディア対応のパーソナル
コンピュータ（ＰＣ）、携帯電話、ワードプロセッサ、
テレビ、ビューファインダ型又はモニタ直視型のビデオ
テープレコーダ、電子手帳、電子卓上計算機、カーナビ
ゲーション装置、腕時計、時計、ＰＯＳ端末、タッチパ
ネルを備えた装置、ページャ、ミニディスクプレーヤ、
ＩＣカード、各種電子機器のリモコン、各種計測機器な
どを挙げることができる。As electronic equipment including the liquid crystal display device having such a configuration, for example, a personal computer (PC) compatible with multimedia, a mobile phone, a word processor,
TV, viewfinder type or monitor direct view type video tape recorder, electronic organizer, electronic desk calculator, car navigation device, wristwatch, clock, POS terminal, device with touch panel, pager, mini disk player,
Examples include an IC card, a remote controller for various electronic devices, and various measuring devices.

【００７９】また、液晶表示パネルは、駆動方式で言え
ば、パネル自体にスイッチング素子を用いない単純マト
リックス液晶表示パネルやスタティック駆動液晶表示パ
ネル、またＴＦＴで代表される三端子スイッチング素子
あるいはＭＩＭで代表される二端子スイッチング素子を
用いたアクティブマトリックス液晶表示パネル、電気光
学特性で言えば、ＴＮ型、ＳＴＮ型、ゲストホスト型、
相転移型、強誘電型など、種々のタイプの液晶パネルを
用いることができる。In terms of the driving method, a liquid crystal display panel is a simple matrix liquid crystal display panel or a static drive liquid crystal display panel that does not use a switching element in the panel itself, a three-terminal switching element represented by a TFT, or a MIM. Active-matrix liquid crystal display panel using two-terminal switching elements, TN type, STN type, guest-host type,
Various types of liquid crystal panels such as a phase transition type and a ferroelectric type can be used.

【００８０】液晶表示パネルとしてＬＣＤディスプレイ
を使用した場合について説明したが、本発明ではこれに
限定されず、例えばエレクトロルミネッセンス、プラズ
マディスプレイ、ＦＥＤ(Field Emission Display)パネ
ル等種々の表示装置を使用することができる。The case where an LCD display is used as the liquid crystal display panel has been described. However, the present invention is not limited to this. For example, various display devices such as an electroluminescence, a plasma display, and an FED (Field Emission Display) panel may be used. Can be.

【００８１】＜第５の実施の形態＞図９は、上記のチャ
ージポンプ回路を、半導体記憶装置例えばＥＥＰＲＯＭ
等の昇圧回路に接続される電源回路に適用した半導体装
置を含む電子機器の例を示している。<Fifth Embodiment> FIG. 9 shows that the above-described charge pump circuit is replaced by a semiconductor memory device such as an EEPROM.
1 illustrates an example of an electronic apparatus including a semiconductor device applied to a power supply circuit connected to a booster circuit.

【００８２】図９に示す半導体装置は、メモリとして機
能する半導体記憶装置２１２と、その制御を司るＣＰＵ
２１０と、を有し、このＣＰＵ２１０のバスラインに
は、半導体記憶装置２１２の他、下記の各種回路が接続
されている。ＲＡＭ２１４はデータを一時的に蓄えるも
のであり、発振器２１６は基準クロック等を出力する。
入出力回路（Ｉ／０）２１８はデータ、制御信号を入出
力するものであり、電源回路２２０は各部に必要な電力
を供給するものである。この場合には、電源回路には、
単位チャージポンプ回路を多段に配列したチャージポン
プ、レギュレータを形成することが好ましい。これによ
り、低電圧駆動が可能な半導体装置を提供できる。The semiconductor device shown in FIG. 9 has a semiconductor memory device 212 functioning as a memory, and a CPU
210, and the following various circuits are connected to the bus line of the CPU 210 in addition to the semiconductor memory device 212. The RAM 214 temporarily stores data, and the oscillator 216 outputs a reference clock and the like.
The input / output circuit (I / 0) 218 inputs and outputs data and control signals, and the power supply circuit 220 supplies necessary power to each unit. In this case, the power circuit
It is preferable to form a charge pump and a regulator in which unit charge pump circuits are arranged in multiple stages. Thus, a semiconductor device which can be driven at a low voltage can be provided.

【００８３】このような半導体装置を含む電子機器とし
ても、上記液晶表示装置の場合同様の例を挙げることが
できる。The same examples of electronic equipment including such a semiconductor device can be given in the case of the above-mentioned liquid crystal display device.

【００８４】尚、本発明に係る装置と方法は、そのいく
つかの特定の実施の形態に従って説明してきたが、当業
者は本発明の主旨及び範囲から逸脱することなく本発明
の本文に記述した実施の形態に対して種々の変形が可能
である。例えば、第１の実施の形態〜第３の実施の形態
のいずれか又は全てを組合せたチャージポンプ回路であ
っても良い。特に、第１の実施の形態〜第３の実施の形
態において開示された４個のスイッチング素子のうち、
短絡手段、流出防止手段等を形成する箇所は、それぞれ
において、いずれの素子間に形成してもよい。さらに、
第１の実施の形態〜第３の実施の形態の単位チャージポ
ンプ回路を複数段形成したチャージポンプは、第１の実
施の形態〜第３の実施の形態の各々の単位チャージポン
プ回路を各々複数用いて組合せた構成を形成する際に、
その数は問わない。Although the apparatus and method according to the present invention have been described in accordance with certain specific embodiments thereof, those skilled in the art will recognize that they have been described herein without departing from the spirit and scope of the invention. Various modifications can be made to the embodiment. For example, a charge pump circuit combining any or all of the first to third embodiments may be used. In particular, of the four switching elements disclosed in the first to third embodiments,
The locations where the short-circuit means, the outflow prevention means and the like are formed may be formed between any of the elements. further,
The charge pump in which the unit charge pump circuits of the first to third embodiments are formed in a plurality of stages includes a plurality of unit charge pump circuits of the first to third embodiments, respectively. When forming a combined configuration using
The number does not matter.

【００８５】また、チャージポンプ回路に使用されるス
イッチング素子としては、ＰｃｈＭＯＳトランジスタと
ＮｃｈＭＯＳトランススタの組合せによる例を示した
が、スイッチング素子として全てＰｃｈＭＯＳトランジ
スタ、又は全てＮｃｈＭＯＳトランススタで構成しても
よい。また、スイッチング素子としては、ＭＯＳトラン
ジスタに限らず、各種のトランジスタやスイッチ等を使
用しても良い。Although the switching element used in the charge pump circuit has been described as an example using a combination of a PchMOS transistor and an NchMOS transistor, the switching element may be composed entirely of PchMOS transistors or all NchMOS transistors. . Further, the switching element is not limited to a MOS transistor, and various transistors and switches may be used.

【００８６】さらに、チャージポンプ回路を電源回路に
適用した例に限らず、ＰＬＬ型周波数逓倍回路等に適用
しても良い。Further, the present invention is not limited to the example in which the charge pump circuit is applied to the power supply circuit, but may be applied to a PLL type frequency multiplier circuit or the like.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明に係るチャージポンプ回路の実施の形態
の一例を示す回路図である。FIG. 1 is a circuit diagram showing an example of an embodiment of a charge pump circuit according to the present invention.

【図２】図１のチャージポンプ回路の動作を示すタイミ
ングチャートである。FIG. 2 is a timing chart showing an operation of the charge pump circuit of FIG.

【図３】図１のチャージポンプ回路のスイッチング素子
Ｑ１を駆動する駆動素子の詳細を示す回路図である。FIG. 3 is a circuit diagram showing details of a driving element for driving a switching element Q1 of the charge pump circuit of FIG. 1;

【図４】図１のチャージポンプ回路のスイッチング素子
Ｑ２を駆動する駆動素子の詳細を示す回路図である。FIG. 4 is a circuit diagram showing details of a driving element for driving a switching element Q2 of the charge pump circuit of FIG. 1;

【図５】本発明に係るチャージポンプ回路の他の実施の
形態の一例を示す回路図である。FIG. 5 is a circuit diagram showing an example of another embodiment of the charge pump circuit according to the present invention.

【図６】本発明に係るチャージポンプ回路のさらに他の
実施の形態の一例を示す回路図である。FIG. 6 is a circuit diagram showing an example of still another embodiment of the charge pump circuit according to the present invention.

【図７】図６のチャージポンプ回路の動作を示すタイミ
ングチャートである。FIG. 7 is a timing chart showing the operation of the charge pump circuit of FIG.

【図８】本発明のチャージポンプ回路を用いた液晶表示
装置を示すブロック図である。FIG. 8 is a block diagram showing a liquid crystal display device using the charge pump circuit of the present invention.

【図９】本発明のチャージポンプ回路を含む半導体装置
が用いられる電子機器のブロック図である。FIG. 9 is a block diagram of an electronic device using a semiconductor device including the charge pump circuit of the present invention.

【図１０】従来のチャージポンプ回路の概略を示すブロ
ック図である。FIG. 10 is a block diagram schematically showing a conventional charge pump circuit.

【図１１】従来のチャージポンプ回路の構成を示すブロ
ック図である。FIG. 11 is a block diagram showing a configuration of a conventional charge pump circuit.

【符号の説明】[Explanation of symbols]

１０、４０、７０ チャージポンプ回路 ２０、５０、８０ 短絡手段 ３０、６０、９０ 第１の電圧電源線 ３２、６２、９２ 第２の電圧電源線 ３４、６４、９４ 出力線 １００ 液晶表示装置 １０２ 電源回路 １１０ チャージポンプ １３０ 液晶表示パネル ２００ 半導体装置 Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８、Ｑ
９ スイッチング素子 Ｃｐ、Ｃｂ コンデンサ ＤＲ１、ＤＲ１′、ＤＲ２、ＤＲ３、ＤＲ３′、ＤＲ
４、ＤＲ４′、ＤＲ５駆動素子（ドライバ） Ｄ１ 流出防止手段（ダイオード）10, 40, 70 Charge pump circuit 20, 50, 80 Short-circuit means 30, 60, 90 First voltage power supply line 32, 62, 92 Second voltage power supply line 34, 64, 94 Output line 100 Liquid crystal display device 102 Power supply Circuit 110 Charge pump 130 Liquid crystal display panel 200 Semiconductor device Q1, Q2, Q3, Q4, Q5, Q6, Q7, Q8, Q
9 Switching elements Cp, Cb Capacitors DR1, DR1 ', DR2, DR3, DR3', DR
4, DR4 ', DR5 drive element (driver) D1 outflow prevention means (diode)

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NC04 NC05 NC27 ND39 5C006 BB11 BF02 BF15 BF22 BF26 BF34 BF36 BF43 BF46 FA46 FA47 5C080 AA10 BB05 DD26 FF03 JJ02 JJ03 5H730 AA14 AS00 BB05 BB57 DD04 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2H093 NC04 NC05 NC27 ND39 5C006 BB11 BF02 BF15 BF22 BF26 BF34 BF36 BF43 BF46 FA46 FA47 5C080 AA10 BB05 DD26 FF03 JJ02 JJ03 5H730 AA14 AS00 BB05 BB57 DD04

Claims (9)

【特許請求の範囲】[Claims] 【請求項１】 第１の期間に、第１電圧電源線と第２電
圧電源線との間に接続されて電荷が充電される第１充放
電手段と、 前記第１の期間後の第２の期間に、前記第２電圧電源線
と出力線との間に接続されて、前記第１充放電手段から
の電荷が充電される第２充放電手段と、 を含み、前記第２充放電手段より前記出力線を介して出
力電圧を生成するチャージポンプ回路であって、 前記第１電圧電源線と前記第１充放電手段との間に接続
され、第１の期間にオン状態、前記第２の期間にオフ状
態となる第１のスイッチング素子と、 前記第２電圧電源線と前記第１充放電手段との間に接続
され、前記第１のスイッチング素子と同じようにオンオ
フ動作する第２のスイッチング素子と、 前記第２の期間中に、前記第１のスイッチング素子の制
御端子と前記第２のスイッチング素子の制御端子とを短
絡させる短絡手段と、 を有することを特徴とするチャージポンプ回路。A first charging / discharging means connected between a first voltage power supply line and a second voltage power supply line for charging during a first period; and a second charging / discharging means after the first period. A second charging / discharging unit connected between the second voltage power supply line and the output line to be charged with the electric charge from the first charging / discharging unit. A charge pump circuit for generating an output voltage through the output line, wherein the charge pump circuit is connected between the first voltage power supply line and the first charge / discharge unit, and is in an on state during a first period; A first switching element that is turned off during the period of, and a second switching element that is connected between the second voltage power supply line and the first charge / discharge unit and that performs an on / off operation in the same manner as the first switching element. A switching element; and a control terminal of the first switching element during the second period. A charge pump circuit, characterized in that it comprises a and a short-circuit means for short-circuiting the control terminal of the second switching element. 【請求項２】 第１の期間に、第１電圧電源線と第２電
圧電源線との間に接続されて電荷が充電される第１充放
電手段と、 前記第１の期間後の第２の期間に、前記第２電圧電源線
と出力線との間に接続されて、前記第１充放電手段から
の電荷が充電される第２充放電手段と、 を含み、前記第２の充放電手段より前記出力線を介して
出力電圧を生成するチャージポンプ回路であって、 前記第１電圧電源線と前記第１充放電手段との間に接続
され、第１の期間にオン状態、前記第２の期間にオフ状
態となる第１のスイッチング素子と、 前記第２電圧電源線と前記第１充放電手段との間に接続
され、前記第１のスイッチング素子と同じようにオンオ
フ動作する第２のスイッチング素子と、 前記第１の期間に亘って、前記第１のスイッチング素子
の制御端子と前記第２のスイッチング素子の制御端子と
を短絡させる短絡手段と、 を有することを特徴とするチャージポンプ回路。2. A first charging / discharging means connected between a first voltage power supply line and a second voltage power supply line and charged with electric charge during a first period, and a second charging / discharging means after the first period. A second charging / discharging unit connected between the second voltage power supply line and the output line to charge the electric charge from the first charging / discharging unit. A charge pump circuit for generating an output voltage from said means via said output line, wherein said charge pump circuit is connected between said first voltage power supply line and said first charge / discharge means, and is turned on during a first period; A first switching element that is turned off in a period of 2, and a second switching element that is connected between the second voltage power supply line and the first charging / discharging means and that performs an on / off operation in the same manner as the first switching element. And the switching element of the first switching element over the first period. A charge pump circuit, characterized in that it comprises a short-circuiting means for short-circuiting the control terminal of the the control terminal and the second switching element. 【請求項３】 請求項１において、 前記第２電圧電源線と前記第１のスイッチング素子との
間に接続され、少なくとも前記第１の期間にオフ状態、
前記第２の期間中にオン状態となる第３のスイッチング
素子と、 前記出力線と前記第２のスイッチング素子との間に接続
され、少なくとも前記第１の期間にオフ状態、前記第２
の期間中にオン状態となる第４のスイッチング素子と、 前記第３、第４の各スイッチング素子をオンオフ駆動す
る第１、第２の各駆動素子と、 を有し、 前記短絡手段は、 前記第１、第２の各スイッチング素子を各々オンオフ駆
動する第３、第４の各駆動素子と、 前記第１のスイッチング素子と前記第２のスイッチング
素子との間に接続され、前記第２の期間中であって前記
第３、第４のスイッチング素子がオフする期間にオン状
態とする第５のスイッチング素子と、 前記第５のスイッチング素子をオンオフ駆動する第５の
駆動素子と、 を含むことを特徴とするチャージポンプ回路。3. The power supply device according to claim 1, wherein the power supply device is connected between the second voltage power supply line and the first switching element, and is turned off at least during the first period.
A third switching element that is turned on during the second period; and a third switching element that is connected between the output line and the second switching element and that is off during at least the first period;
And a first and a second drive element for driving the third and fourth switching elements on and off, respectively. Third and fourth driving elements for driving the first and second switching elements on and off, respectively, and the second switching element connected between the first switching element and the second switching element. A fifth switching element that is turned on during a period in which the third and fourth switching elements are turned off, and a fifth driving element that drives the fifth switching element on and off. Characteristic charge pump circuit. 【請求項４】 請求項２において、 前記短絡手段は、前記第１のスイッチング素子と前記第
２のスイッチング素子との間に接続され、前記第１の期
間中にオン状態、前記第２の期間中にオフ状態となる第
３のスイッチング素子を含むことを特徴とするチャージ
ポンプ回路。4. The device according to claim 2, wherein the short-circuiting means is connected between the first switching element and the second switching element, and is in an on state during the first period, and during the second period. A charge pump circuit including a third switching element that is turned off. 【請求項５】 請求項４において、 前記短絡手段は、 前記第１電圧電源線と前記第３のスイッチング素子との
間に接続され、少なくとも前記第２の期間でオン状態と
なる第４のスイッチング素子と、 前記第３のスイッチング素子と前記出力線との間に接続
され、少なくとも前記第２の期間でオン状態となる第５
のスイッチング素子と、 を含むことを特徴とするチャージポンプ回路。5. The fourth switching device according to claim 4, wherein the short-circuiting means is connected between the first voltage power supply line and the third switching element, and is turned on at least during the second period. A fifth element that is connected between the third switching element and the output line, and that is turned on at least during the second period;
And a switching element. 【請求項６】 請求項１〜請求項５のいずれかにおい
て、 前記第１、第２のスイッチンング素子は、同一導電型の
ＭＯＳトランジスタにて形成され、 前記第１のスイッチング素子のソース電極より前記第２
のスイッチング素子のドレイン電極に向けて電荷の流出
を防止する流出防止手段を設けたことを特徴とするチャ
ージポンプ回路。6. The first switching element according to claim 1, wherein the first and second switching elements are formed of MOS transistors of the same conductivity type, and a source electrode of the first switching element. The second
A charge pump circuit provided with outflow prevention means for preventing outflow of charges toward a drain electrode of the switching element. 【請求項７】 請求項１〜請求項６のいずれかに記載の
チャージポンプ回路を含む半導体装置。7. A semiconductor device comprising the charge pump circuit according to claim 1. 【請求項８】 請求項７に記載の半導体装置と、液晶パ
ネルとが同一基板上に形成された液晶表示装置。8. A liquid crystal display device wherein the semiconductor device according to claim 7 and a liquid crystal panel are formed on the same substrate. 【請求項９】 請求項８に記載の液晶表示装置を含む電
子機器。9. An electronic apparatus comprising the liquid crystal display device according to claim 8.
JP11141648A 1999-05-21 1999-05-21 Charge pump circuit, semiconductor device, liquid crystal display, and electronic apparatus comprising the same Withdrawn JP2000333444A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11141648A JP2000333444A (en) 1999-05-21 1999-05-21 Charge pump circuit, semiconductor device, liquid crystal display, and electronic apparatus comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11141648A JP2000333444A (en) 1999-05-21 1999-05-21 Charge pump circuit, semiconductor device, liquid crystal display, and electronic apparatus comprising the same

Publications (1)

Publication Number Publication Date
JP2000333444A true JP2000333444A (en) 2000-11-30

Family

ID=15296944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11141648A Withdrawn JP2000333444A (en) 1999-05-21 1999-05-21 Charge pump circuit, semiconductor device, liquid crystal display, and electronic apparatus comprising the same

Country Status (1)

Country Link
JP (1) JP2000333444A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002047061A1 (en) * 2000-12-06 2002-06-13 Sony Corporation Timing generating circuit for display and display having the same
JP2002311909A (en) * 2001-04-13 2002-10-25 Sanyo Electric Co Ltd Active matrix type display device
JP2005136157A (en) * 2003-10-30 2005-05-26 Rohm Co Ltd Light emitting element driving device, display module having same driving device, and electronic device having same module

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002047061A1 (en) * 2000-12-06 2002-06-13 Sony Corporation Timing generating circuit for display and display having the same
US6894674B2 (en) 2000-12-06 2005-05-17 Sony Corporation Timing generation circuit for display apparatus and display apparatus incorporating the same
US7432906B2 (en) 2000-12-06 2008-10-07 Sony Corporation Timing generation circuit for display apparatus and display apparatus incorporating the same
JP2002311909A (en) * 2001-04-13 2002-10-25 Sanyo Electric Co Ltd Active matrix type display device
JP2005136157A (en) * 2003-10-30 2005-05-26 Rohm Co Ltd Light emitting element driving device, display module having same driving device, and electronic device having same module

Similar Documents

Publication Publication Date Title
JP3428380B2 (en) Semiconductor device for drive control of liquid crystal display device and liquid crystal display device
TWI401663B (en) Display device with bi-directional voltage stabilizers
US8675811B2 (en) Semiconductor device and display device
JP2822911B2 (en) Drive circuit
JP4421208B2 (en) Level shifter circuit and display device including the same
JP2006201760A (en) Driver circuit of display device and method of driving the same
CN110264971B (en) Anti-flash screen circuit and method, driving circuit and display device
US7084851B2 (en) Display device having SRAM built in pixel
US6300797B1 (en) Semiconductor device, and liquid crystal device and electronic equipment using the same
TWI386903B (en) Scan driver
JP2000330085A (en) Charge pump circuit, semiconductor device, liquid crystal display device, and electronic equipment including them
JPH0622010B2 (en) Computation display integrated circuit
JP4042627B2 (en) Power supply voltage conversion circuit, control method therefor, display device and portable terminal
US20070182689A1 (en) Liquid crystal display device
JP2000333444A (en) Charge pump circuit, semiconductor device, liquid crystal display, and electronic apparatus comprising the same
US11893919B2 (en) Gate driving circuit and display panel that alleviate trailing of a falling edge of a signal output terminal
JP3799869B2 (en) Semiconductor device equipped with power supply circuit, and liquid crystal device and electronic device using the same
CN111210787B (en) Pixel driving circuit, display device and pixel driving method
CN216487245U (en) Shift register, grid drive circuit and display panel
CN110444177B (en) Shift register, grid drive circuit and display device
CN108597463B (en) Pixel circuit
JP4278314B2 (en) Active matrix display device
JP4197852B2 (en) Active matrix display device
JP4297629B2 (en) Active matrix display device
CN117037666A (en) Shift register and driving method thereof, grid driving circuit and display device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060801