JP2000331865A - 積層セラミックコンデンサ及びその製造方法 - Google Patents

積層セラミックコンデンサ及びその製造方法

Info

Publication number
JP2000331865A
JP2000331865A JP11135273A JP13527399A JP2000331865A JP 2000331865 A JP2000331865 A JP 2000331865A JP 11135273 A JP11135273 A JP 11135273A JP 13527399 A JP13527399 A JP 13527399A JP 2000331865 A JP2000331865 A JP 2000331865A
Authority
JP
Japan
Prior art keywords
plating film
dielectric layer
internal electrode
ceramic dielectric
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11135273A
Other languages
English (en)
Other versions
JP3472193B2 (ja
Inventor
Masayuki Yoshida
政幸 吉田
Tomoyuki Sasaki
智之 佐々木
Shunji Aoki
俊二 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP13527399A priority Critical patent/JP3472193B2/ja
Publication of JP2000331865A publication Critical patent/JP2000331865A/ja
Application granted granted Critical
Publication of JP3472193B2 publication Critical patent/JP3472193B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】 従来の導電ペーストよりも薄くかつ寸法精度
(外形と厚み)の高い内部電極を形成可能で、ひいては
小型化、大容量化に適し、高周波特性の良好な積層セラ
ミックコンデンサを提供する。 【解決手段】 導電層2が表面に形成された導電処理支
持体としてのPETフィルム1にレジスト4を設けて前
記導電層2が露出する内部電極形成パターン3を残して
前記導電層2を覆い、電気メッキにより電析メッキ膜1
0を前記導電層2上に形成した後、前記電析メッキ膜1
0を内部電極として未焼成セラミック誘電体層と重なる
配置にするとともに前記電析メッキ膜10から前記PE
Tフィルム1を剥離して積層する構成である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電気メッキにより
内部電極を形成することで、多層化、小型大容量化を図
ることのできる積層セラミックコンデンサ及びその製造
方法に関する。
【0002】
【従来の技術】従来、積層コンデンサ等のような内部電
極を有するセラミック積層電子部品の製造に際しては、
金属−セラミック一体焼成技術が用いられている。すな
わち、セラミックグリーンシート(未焼成セラミック誘
電体シート)上に導電ペーストをパターン印刷し、内部
電極を形成する。次に、内部電極が形成されたセラミッ
クグリーンシートを複数枚積層し、上下に内部電極の印
刷されていないセラミックグリーンシートを適宜の枚数
積層し、セラミック積層体を得る。あるいは、セラミッ
クスペーストと導電ペーストとを順次所定の形状に印刷
し、セラミック積層体を得る。しかる後、上記のように
して得られたセラミック積層体を厚み方向に加圧し、セ
ラミック層同士を密着させる。その後、セラミック積層
体を焼成し、焼結体を得る。得られた焼結体の外表面
に、適宜の外部電極を形成し、セラミック積層電子部品
を得る。
【0003】
【発明が解決しようとする課題】近年、電子部品におい
ては一層の小型化が求められており、セラミック積層電
子部品においても小型化及び薄型化が強く求められてい
る。セラミック積層電子部品の小型化及び薄型化を進め
る場合、内部電極間に挟まれているセラミック層の厚み
を薄くすることが必要となり、従って、より薄いセラミ
ックグリーンシートを用いてセラミック積層体を作製し
なければならない。
【0004】しかしながら、セラミックグリーンシート
の厚みを薄くするにも限度があり、薄くなり過ぎた場合
にはセラミックグリーンシートを単体で扱うことができ
なくなる。加えて、セラミック積層体を得た段階で、内
部電極が重なり合っている部分では、内部電極が存在し
ない部分に比べて厚みが大きくなり(例えばグリーンシ
ート厚2〜3μmに対して内部電極厚1.5〜2μ
m)、両者の間で段差が生じがちであり、その段差に起
因してシート積層時の積層ずれが発生する。また、焼結
に先立ってシートと内部電極を接着させるために大きな
プレス圧(1ton/cm程度)が必要となり、厚み方向
にセラミック積層体を加圧した段階で、上記段差が生じ
ているため、内部電極の重なり合っている部分において
のみ上下の層が加圧され、他の領域では十分に加圧され
なくなったり、あるいは加圧後の変形が著しくなったり
する。その結果、焼結体においてデラミネーションと称
されている層間剥離現象が生じがちであった。また、加
圧後の変形に起因して焼成後の容量ばらつきが大きくな
る。さらに、セラミックグリーンシート中の溶剤によ
り、内部電極が膨潤し、所望の形状の内部電極を正確に
形成することができないこともあった。また、Ni粉末
をペースト化してスクリーン印刷法にて形成する内部電
極は、焼成後の粉末凝集による電極厚みばらつきが大き
い。また、ESL(等価直列インダクタンス)やESR
(等価直列抵抗)が大きくなるため、高周波に対する特
性が劣化する傾向にある。
【0005】さらに、セラミック積層電子部品の小型化
に伴って、内部電極の寸法精度を高めることが強く求め
られる。すなわち、内部電極の寸法精度を高めることに
より、内部電極が形成されている領域の周囲の絶縁領域
の幅を狭くし、それによってセラミック積層電子部品の
小型化を果たすことが試みられている。しかしながら、
導電ペーストを印刷して内部電極を形成する従来法で
は、内部電極の寸法精度を高めることは難しく、内部電
極寸法の設定値に対してばらつき(R)を20μm以下
とすることが困難であった。
【0006】上記のような問題は、セラミックペースト
と導電ペーストを交互に印刷しセラミック積層体を得る
方法でも同様であった。
【0007】なお、特開平6−302469号公報にお
いて内部電極を真空蒸着でパターニングした後、無電解
メッキで所要膜厚とする製法が提案されているが、工程
が複雑化する問題がある。
【0008】本発明は、上記の点に鑑み、従来の導電ペ
ーストよりも薄くかつ寸法精度(外形と厚み)の高い内
部電極を形成可能で、ひいては小型化、大容量化に適
し、高周波特性の良好な積層セラミックコンデンサ及び
その製造方法を提供することを目的とする。
【0009】本発明のその他の目的や新規な特徴は後述
の実施の形態において明らかにする。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、本願請求項1の発明に係る積層セラミックコンデン
サは、セラミック誘電体層と同時焼成可能な金属材質の
電析メッキ膜で内部電極が形成され、隣合う前記内部電
極間にセラミック誘電体層が介在して積層されてなるこ
とを特徴としている。
【0011】本願請求項2の発明に係る積層セラミック
コンデンサは、第1のセラミック誘電体層の欠落部に当
該第1のセラミック誘電体層と略同じ厚さの電析メッキ
膜が設けられて内部電極が構成され、隣り合う前記内部
電極間に第2のセラミック誘電体層が介在して積層され
てなり、前記電析メッキ膜は前記第1及び第2のセラミ
ック誘電体層と同時焼成可能な金属材質であることを特
徴としている。
【0012】本願請求項3の発明に係る積層セラミック
コンデンサの製造方法は、導電層が表面に形成された導
電処理支持体にレジストを設けて前記導電層が露出する
内部電極形成パターンを残して前記導電層を覆い、電気
メッキにより電析メッキ膜を前記導電層上に形成した
後、前記電析メッキ膜を内部電極として未焼成セラミッ
ク誘電体層と重なる配置にするとともに前記電析メッキ
膜から前記導電処理支持体を剥離して積層することを特
徴としている。
【0013】本願請求項4の発明に係る積層セラミック
コンデンサの製造方法は、前記請求項3において、前記
電析メッキ膜上に泳動電着法にて接着層を形成し、該接
着層により前記電析メッキ膜を前記未焼成セラミック誘
電体層に接着させることを特徴としている。
【0014】本願請求項5の発明に係る積層セラミック
コンデンサの製造方法は、導電層が表面に形成された導
電処理支持体にレジストを兼ねた第1の未焼成セラミッ
ク誘電体層を設けて前記導電層が露出する内部電極形成
パターンを残して前記導電層を覆い、電気メッキにより
電析メッキ膜を前記第1の未焼成セラミック誘電体層と
略同じ厚みで前記導電層上に形成した後、内部電極とな
る前記電析メッキ膜及び前記第1の未焼成セラミック誘
電体層と第2の未焼成セラミック誘電体層とが重なる配
置にするとともに前記電析メッキ膜及び前記第1の未焼
成セラミック誘電体層から前記導電処理支持体を剥離し
て積層することを特徴としている。
【0015】本願請求項6の発明に係る積層セラミック
コンデンサの製造方法は、前記請求項5において、前記
レジストを兼ねた未焼成セラミック誘電体層が感光性高
分子材料をバインダとして用いたものであり、露光及び
現像処理によって前記導電層が露出する内部電極形成パ
ターンを形成することを特徴としている。
【0016】本願請求項7の発明に係る積層セラミック
コンデンサの製造方法は、前記レジストを兼ねた未焼成
セラミック誘電体層を泳動電着により前記導電層上に形
成することを特徴としている。
【0017】
【発明の実施の形態】以下、本発明に係る積層セラミッ
クコンデンサ及びその製造方法の実施の形態を図面に従
って説明する。
【0018】図1は本発明の第1の実施の形態を示す。
この図において、導電処理工程#1では、フレキシブル
な支持体としてのPETフィルム1の表面にスパッタ、
蒸着、無電解メッキ技術等により後工程の電気メッキの
ための導電処理を施し、フィルム表面に後工程で形成す
る電析メッキ膜が剥がれ易いステンレス、Cr、Cr系
合金、Ti、Ti系合金、ITO等の導電層2を成膜す
る。
【0019】次いで、印刷パターン法により導電層2が
露出する内部電極形成パターン3を残して耐メッキレジ
スト4で導電層2が覆われるようにする。つまり、レジ
スト印刷・乾燥工程#2でフィルム1の導電層2上の必
要部分に耐メッキレジスト4をスクリーン印刷機5でス
クリーン印刷し、内部電極形成パターン3に対応させて
導電層2を露出させる(パターン3は同時に多数個形成
する)。
【0020】それから、電気メッキ工程#3で露出した
導電層2上に内部電極となる良導体金属の電析メッキ膜
10を電気メッキ装置11により成膜する。セラミック
グリーンシートと後工程で同時焼成可能な良導体金属と
しては金、銀、パラジウムの貴金属も使用可能である
が、コスト面にも配慮した場合Ni、Cu等が好まし
い。電析メッキ膜10の厚さは膜厚0.1〜1.5μm
であり、とくに小型、大容量化を目的としたとき0.7
μm以下が望ましい。電析メッキ膜10上には接着層電
着工程#4の電着装置12において接着層13が泳動電
着法により形成される。ここで、泳動電着法とは、付着
させたい粒子をコロイドにして電気を流して帯電した粒
子を通電している電極に吸着、凝集させる方法であり、
電極部分にのみ粒子を付着させることが可能である。接
着層13の形成のための電着装置12では接着性の高分
子材料をコロイドにして電着させている。接着層13の
厚みは0.1〜0.5μmである。
【0021】その後、レジスト剥離工程#5において、
溶剤系、アルカリ系剥離剤を用いた剥離装置15でレジ
スト4を剥離、除去する。そして、シート形成工程#6
のシート形成装置22で別のフレキシブルな支持体とし
てのPETフィルム20上にセラミックグリーンシート
(未焼成セラミック誘電体シート)21を形成したもの
に対して内部電極転写工程#7において転写装置23を
用いて内部電極となる電析メッキ膜10を接着層13を
利用してセラミックグリーンシート21上に接着、転写
する。
【0022】それ以後は、現状量産積層工程#8におい
て、内部電極の転写されたセラミックグリーンシート2
1を所要枚数積層し、加熱圧着する。つまり、加熱圧着
装置30の切断部31にて内部電極の転写されたセラミ
ックグリーンシート21から不要な支持体としてのPE
Tフィルム1,20を剥がす(PETフィルム1と共に
導電層2も剥がす)とともに多数個の内部電極が配列さ
れたカード形状に切断し、これを位置合わせ部32で位
置合わせして所要枚数積層し(積層精度±5μm以内が
好ましい)、加熱圧着部33で加熱圧着する。その後、
積層セラミックコンデンサのチップ個品に切断してから
焼成することによって、電析メッキ膜で内部電極が形成
され、隣合う前記内部電極間にセラミック誘電体層が介
在して積層されてなる焼結体を作製し、これに所要の外
部電極を形成して製品とする。
【0023】この第1の実施の形態によれば、次の通り
の効果を得ることができる。
【0024】(1) 電析法による電析メッキ膜にて内部
電極が形成されるために、従来の導電性ペーストを用い
た方法より内部電極を薄くし、かつ寸法精度(外形と厚
み)を高めることが可能である。このため、小型、大容
量化に適している。
【0025】(2) セラミックグリーンシートに内部電
極を転写した領域と内部電極が無い領域との厚みの差に
よる段差が少なくなり、積層ずれが小さくなり、かつ大
きなプレス圧が要らなくなる。プレス変形が少なくなる
ことによって、焼成後のコンデンサの静電容量ばらつき
が小さくなる。
【0026】(3) 前記内部電極の電析メッキ膜は、薄
く均一でかつ従来のNi粉末等をセラミックグリーンシ
ートと同時焼成して内部電極を形成する場合よりも緻密
であり、低抵抗の内部電極とすることが可能であり、高
周波に対する特性向上が可能である。
【0027】(4) 比較的簡単な工程によって、より小
型の積層セラミックコンデンサを安定的に製造可能であ
る。
【0028】なお、スクリーン印刷の代わりにフォトレ
ジストを用いた露光プロセスで耐メッキレジストを形成
してもよい。
【0029】図2は本発明の第2の実施の形態を示す。
この場合、導電処理工程#1乃至レジスト剥離工程#5
までは第1の実施の形態と同じであり、それ以後の工程
が異なっている。つまり、レジスト剥離工程#5で得ら
れた内部電極となる電析メッキ膜10を導電層2上に有
するPETフィルム1と、シート形成工程#6で得られ
たセラミックグリーンシート21を有するPETフィル
ム20とを、精密積層工程#10における積層機24に
より、それぞれカード形状に切断しかつ電析メッキ膜1
0がセラミックグリーンシート21に対面する向きで加
熱圧着し、その後PETフィルム1,20をそれぞれ引
き剥がして(PETフィルム1と共に導電層2も剥が
す)、内部電極としての電析メッキ膜10を設けたセラ
ミックグリーンシート21を必要枚数積層して積層体全
体を加熱圧着する。以後の処理は第1の実施の形態と同
じである。
【0030】この第2の実施の形態の場合、内部電極と
なる電析メッキ膜10とセラミックグリーンシート21
とを加熱圧着後に外側のPETフィルム1,20を引き
剥がすため、PETフィルムを剥離する際のセラミック
グリーンシートの変形が無く、とくにセラミックグリー
ンシート21が薄い場合に有効である。その他の作用効
果は前述の第1の実施の形態と同様である。
【0031】図3は本発明の第3の実施の形態を示す。
この場合、導電処理工程#1乃至電気メッキ工程#3ま
では第1の実施の形態と同じであり、それ以後の工程が
異なっている。つまり、電気メッキ工程#3で電析メッ
キ膜10を成膜後、レジスト剥離工程#5を実行してレ
ジスト4を剥離、除去する。そして、誘電体コート工程
#11において、シート形成装置25でPETフィルム
1側の電析メッキ膜10上にセラミックグリーンシート
26を重ねて形成する。その後は、第1の実施の形態と
同様に、現状量産積層工程#8において、不要な支持体
としてのPETフィルム1を剥がすとともに、内部電極
及びこれに重なる配置のセラミックグリーンシート26
を多数個の内部電極が配列されたカード形状に切断し、
これを所要枚数積層し、加熱圧着する。その後、積層セ
ラミックコンデンサのチップ個品に切断してから焼成す
ることによって、電析メッキ膜で内部電極が形成され、
隣合う前記内部電極間にセラミック誘電体層が介在して
積層されてなる焼結体を作製し、これに所要の外部電極
を形成して製品とする。
【0032】この第3の実施の形態によっても前述の第
1の実施の形態と同様な作用効果が得られる。
【0033】図4は本発明の第4の実施の形態を示す。
この図において、導電処理工程#1では、PETフィル
ム1の表面にスパッタ、蒸着、無電解メッキ技術等によ
り後工程の電気メッキのための導電処理を施し、フィル
ム表面に後工程で形成する電析メッキ膜が剥がれ易いス
テンレス、Cr、Cr系合金、Ti、Ti系合金、IT
O等の導電層2を成膜する。
【0034】次いで、感光シート・フォトパターン法に
より導電層2が露出する内部電極形成パターン3を残し
てバインダとしての感光性高分子材料と可塑剤を添加し
たセラミックグリーンシート40で覆われるようにす
る。つまり、シート形成工程#20ではシート形成装置
41にてフィルム1の導電層2全面に耐メッキレジスト
を兼ねたセラミックグリーンシート40を形成し、露光
工程#21の露光装置42でセラミックグリーンシート
の残す部分のみに紫外線(UV,DUV)をフォトマス
クを通して照射、露光し、現像・定着工程#22の現像
・定着装置43で溶剤等により不要部分を除去して内部
電極形成パターン3に対応させて導電層2を露出させる
(パターン3は同時に多数個形成する)。この場合、精
密感光技術によりパターン精度を±3μm程度にするこ
とができる。
【0035】このパターンニングされたセラミックグリ
ーンシート40をマスクとして、電気メッキ工程#23
で露出した導電層2上に内部電極となる良導体金属の電
析メッキ膜10を電気メッキ装置45により成膜する。
セラミックグリーンシートと後工程で同時焼成可能な良
導体金属としては金、銀、パラジウムの貴金属も使用可
能であるが、コスト面にも配慮した場合Ni、Cu等が
好ましい。電析メッキ膜10はセラミックグリーンシー
ト40とほぼ同じ高さとなるように電析させる。実際に
は、後で別のセラミックグリーンシートに熱圧着するこ
とを考慮して数%低くすることが望ましい(多層積層体
が得られた時点で内部構造を完全段差レスにすることに
配慮する。)。ここで、電析メッキ膜10及びセラミッ
クグリーンシート40の膜厚は略2μmである。前記電
析メッキ膜10及びセラミックグリーンシート40上に
は接着層形成工程#24の塗布装置(又は噴霧装置)4
6において接着層47が塗布又は噴霧等により形成され
る。接着層47の厚みは0.1〜0.5μmである。
【0036】その後、シート形成工程#6のシート形成
装置22で別のフレキシブルな支持体としてのPETフ
ィルム20上にセラミックグリーンシート21を形成し
たものに対して転写(2層化)工程#25において転写
装置50を用いてセラミックグリーンシート40及びそ
の欠落部(内部電極形成パターンとして除去した部分)
に埋設された内部電極となる電析メッキ膜10をセラミ
ックグリーンシート21上に接着層47を介し接着して
重ね合わせる。
【0037】それ以後は、現状量産積層工程#8におい
て、内部電極としての電析メッキ膜10及びセラミック
グリーンシート40と、セラミックグリーンシート21
とを重ね合わせたものを所要枚数積層し、加熱圧着す
る。つまり、加熱圧着装置30の切断部31にてセラミ
ックグリーンシート21,40から不要な支持体として
のPETフィルム1,20を剥がすとともに多数個の内
部電極が配列されたカード形状に切断し、これを位置合
わせ部32で位置合わせして所要枚数積層し、加熱圧着
部33で加熱圧着する。その後、積層セラミックコンデ
ンサのチップ個品に切断してから焼成することによっ
て、第1のセラミック誘電体層(セラミックグリーンシ
ート40の焼成されたもの)の欠落部に当該第1のセラ
ミック誘電体層と略同じ厚さの電析メッキ膜10が設け
られて内部電極が構成され、隣り合う前記内部電極間に
第2のセラミック誘電体層(セラミックグリーンシート
21の焼成されたもの)が介在して積層されてなる段差
レスの焼結体を作製し、これに所要の外部電極を形成し
て製品とする。
【0038】この第4の実施の形態によれば、次の通り
の効果を得ることができる。
【0039】(1) 電析法による電析メッキ膜10にて
内部電極が形成され、かつセラミックグリーンシート4
0の欠落部(内部電極形成パターンとして除去した部
分)に内部電極が位置することになるため、各層のセラ
ミックグリーンシートを完全段差レスで多層に積層可能
であり、積層ずれを著しく小さくし、かつ大きなプレス
圧を不要にできる。また、プレス変形が少なくなること
によって、焼成後のコンデンサの静電容量ばらつきを小
さくできる。
【0040】(2) 耐メッキレジストを兼ねたセラミッ
クグリーンシート40は感光性高分子材料をバインダと
して用いているため、紫外線による露光現像プロセスに
よって微細加工でき、誘電体層パターン精度を向上させ
ることができる。また、誘電体層パターン精度によって
電気メッキで形成される内部電極パターン精度が決まる
ため、内部電極パターン精度も向上する。例えば、従来
技術のスクリーン印刷法は100μライン幅程度でばら
つき20%程度、感光性グリーンシート法では、30μ
パターン幅可能で、ばらつき10%以下とすることがで
きる。
【0041】なお、その他の作用効果は前述の第1の実
施の形態と同様である。
【0042】図5は本発明の第5の実施の形態を示す。
この場合、導電処理工程#1、シート形成工程#20乃
至接着層形成工程#24までは第4の実施の形態と同じ
であり、それ以後の工程が異なっている。つまり、接着
層形成工程#24で得られた接着層47の付着した内部
電極となる電析メッキ膜10及びセラミックグリーンシ
ート40を導電層2上に有するPETフィルム1と、シ
ート形成工程#6で得られたセラミックグリーンシート
21を有するPETフィルム20とを、精密積層工程#
10においてそれぞれカード形状に切断しかつ電析メッ
キ膜10及びセラミックグリーンシート40がセラミッ
クグリーンシート21に対面する向きで加熱圧着し、そ
の後PETフィルム1,20をそれぞれ引き剥がして、
セラミックグリーンシート40及びその欠落部に形成さ
れた電析メッキ膜10をセラミックグリーンシート21
に重ね合わせたものを必要枚数積層して積層体全体を加
熱圧着する。以後の処理は第4の実施の形態と同じであ
る。
【0043】この第5の実施の形態の場合、セラミック
グリーンシート40及び内部電極となる電析メッキ膜1
0とセラミックグリーンシート21とを加熱圧着後に外
側のPETフィルム1,20を引き剥がすため、PET
フィルムを剥離する際のセラミックグリーンシートの変
形が無く、とくにセラミックグリーンシート21が薄い
場合に有効である。その他の作用効果は前述の第4の実
施の形態と同様である。
【0044】図6は本発明の第6の実施の形態を示す。
この場合、導電処理工程#1、シート形成工程#20乃
至電気メッキ工程#23までは第4の実施の形態と同じ
であり、それ以後の工程が異なっている。つまり、電気
メッキ工程#23でセラミックグリーンシート40の欠
落部に電析メッキ膜10を成膜後、誘電体コート工程#
11において、シート形成装置25でPETフィルム1
側の電析メッキ膜10上にセラミックグリーンシート2
6を重ねて形成する。その後は、第4の実施の形態と同
様に、現状量産積層工程#8において、セラミックグリ
ーンシート40及び内部電極とこれに重なる配置のセラ
ミックグリーンシート26とを所要枚数積層して加熱圧
着し、不要な支持体としてのPETフィルム1を剥がす
とともに多数個の内部電極が配列されたカード形状に切
断し、これを所要枚数積層し、加熱圧着する。
【0045】この第6の実施の形態によっても前述の第
4の実施の形態と同様な作用効果が得られる。
【0046】図7は本発明の第7の実施の形態を示す。
この図において、導電処理工程#1では、PETフィル
ム1の表面にスパッタ、蒸着、無電解メッキ技術等によ
り後工程の電気メッキのための導電処理を施し、フィル
ム表面に後工程で形成する電析メッキ膜が剥がれ易いス
テンレス、Cr、Cr系合金、Ti、Ti系合金、IT
O等の導電層2を成膜する。
【0047】次いで、フォトパターン・粉体電着法によ
り導電層2が露出する内部電極形成パターン3を残して
セラミックグリーンシート60で覆われるようにする。
つまり、レジストコート工程#30ではレジスト形成装
置61にてフィルム1の導電層2全面にレジスト62を
形成し、露光工程#31の露光装置63でレジストの残
す部分(内部電極形成パターン3に対応)のみに紫外線
(UV,DUV)をフォトマスクを通して照射、露光
し、現像・定着工程#32の現像・定着装置64により
溶剤等で不要部分を除去し、内部電極形成パターン3に
一致するレジスト62のパターンを形成し、その他の部
分の導電層2を露出させる。そして、泳動電着工程#3
3にて導電層2の露出部分にセラミックグリーンシート
60となるセラミック粉末を泳動電着させる。この泳動
電着は電着装置65によりセラミック粉末を分散、懸濁
された状態にして直流電流を流すことで帯電したセラミ
ック粉末を電極(導電層2)方向に移動させて吸着、凝
集させることによって実行可能である。その後レジスト
剥離工程#34で溶剤系、アルカリ系剥離剤を用いた剥
離装置66によりレジスト62を剥離、除去して内部電
極形成パターン3に対応させて導電層2を露出させる。
【0048】このようにパターンニングされたセラミッ
クグリーンシート60をマスクとして、電気メッキ工程
#23で露出した導電層2上に内部電極となる良導体金
属の電析メッキ膜10を電気メッキ装置45により成膜
する。電気メッキ工程#23以下の工程は第4、第5又
は第6の実施の形態と同様の工程とすればよい。
【0049】この第7の実施の形態においても、電析法
による電析メッキ膜10にて内部電極が形成され、かつ
セラミックグリーンシート60の欠落部に内部電極が位
置することになるため、各層のセラミックグリーンシー
トを完全段差レスで多層に積層可能であり、第4の実施
の形態と同様の作用効果を奏することができる。
【0050】図8は本発明の第8の実施の形態を示す。
この図において、導電処理工程#1では、PETフィル
ム1の表面にスパッタ、蒸着、無電解メッキ技術等によ
り後工程の電気メッキのための導電処理を施し、フィル
ム表面に後工程で形成する電析メッキ膜が剥がれ易いス
テンレス、Cr、Cr系合金、Ti、Ti系合金、IT
O等の導電層2を成膜する。
【0051】次いで、感光性粉体電着・フォトパターン
法により導電層2が露出する内部電極形成パターン3を
残してセラミックグリーンシート70で覆われるように
する。つまり、泳動電着工程#40で電着装置71を用
い、電着レジスト・感光性高分子材料・セラミック粉末
を一体粒子としてコロイドにして直流電流を流すことで
通電電極としての導電層2に吸着、凝集させる。露光工
程#41の露光装置72で内部電極形成パターン3以外
の領域に紫外線(UV,DUV)をフォトマスクを通し
て照射、露光し、現像・定着工程#42の現像・定着装
置73により溶剤等で不要部分を除去し、内部電極形成
パターン3に一致させて導電層2を露出させる。
【0052】このようにパターンニングされたセラミッ
クグリーンシート70をマスクとして、電気メッキ工程
#23で露出した導電層2上に内部電極となる良導体金
属の電析メッキ膜10を電気メッキ装置35により成膜
する。電気メッキ工程#23以下の工程は第4、第5又
は第6の実施の形態と同様の工程とすればよい。
【0053】この第8の実施の形態では、殆ど全工程が
湿式となり、工数が少なくなる。
【0054】なお、第1乃至第3の実施の形態では、電
気メッキ工程#3の前段での耐メッキレジストをスクリ
ーン印刷したが、フォトレジストの露光、現像による内
部電極形成のためのパターンニングを利用してもよい
し、SiO,Al等の絶縁膜のパターンニング
(再利用によるコストダウン目的の永久マスク)として
もよい。
【0055】また、第1又は第2の実施の形態におい
て、接着層電着工程#4で接着層を泳動電着法で形成し
たが、マスクを使用して電析メッキ膜上のみに接着層を
噴霧してもよい。
【0056】以上本発明の実施の形態について説明して
きたが、本発明はこれに限定されることなく請求項の記
載の範囲内において各種の変形、変更が可能なことは当
業者には自明であろう。
【0057】
【発明の効果】以上説明したように、本発明によれば、
電析法による電析メッキ膜にて内部電極が形成されるた
めに、従来の導電性ペーストを用いた方法より内部電極
を薄くし、かつ寸法精度(外形と厚み)を高めることが
可能である。また、セラミックグリーンシートに内部電
極が重なった領域と内部電極が無い領域との厚みの差に
よる段差を少なくし又は段差レスとして、積層ずれやプ
レス変形を少なくして焼成後のコンデンサの静電容量ば
らつきを小さくすることが可能である。さらに、前記内
部電極の電析メッキ膜は、薄く均一でかつ従来のNi粉
末等をセラミックグリーンシートと同時焼成して内部電
極を形成する場合よりも緻密であり、低抵抗の内部電極
とすることが可能であり、高周波に対する特性向上が可
能である。
【図面の簡単な説明】
【図1】本発明に係る積層セラミックコンデンサ及びそ
の製造方法の第1の実施の形態を示す工程図である。
【図2】本発明の第2の実施の形態を示す工程図であ
る。
【図3】本発明の第3の実施の形態を示す工程図であ
る。
【図4】本発明の第4の実施の形態を示す工程図であ
る。
【図5】本発明の第5の実施の形態を示す工程図であ
る。
【図6】本発明の第6の実施の形態を示す工程図であ
る。
【図7】本発明の第7の実施の形態を示す工程図であ
る。
【図8】本発明の第8の実施の形態を示す工程図であ
る。
【符号の説明】
1,20 PETフィルム 2 導電層 3 内部電極形成パターン 4 耐メッキレジスト 5 スクリーン印刷機 10 電析メッキ膜 11,45 電気メッキ装置 12,65,71 電着装置 13,47 接着層 15,66 剥離装置 21,26,40,60,70 セラミックグリーンシ
ート 22,25,41 シート形成装置 23,50 転写装置 24 積層機 30 加熱圧着装置 31 切断部 32 位置合わせ部 33 加熱圧着部 42,63,72 露光装置 43,64,73 現像・定着装置 46 塗布装置 61 レジスト形成装置 #1 導電処理工程 #2 レジスト印刷・乾燥工程 #3,#23 電気メッキ工程 #4 接着層電着工程 #5,#34 レジスト剥離工程 #6,#20 シート形成工程 #7 内部電極転写工程 #8 現状積層量産工程 #10 精密積層工程 #11 誘電体コート工程 #21,#31,#41 露光工程 #22,#32,#42 現像・定着工程 #24 接着層形成工程 #30 レジストコート工程 #33,#40 泳動電着工程
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01G 4/30 301 H01G 4/30 301E (72)発明者 青木 俊二 東京都中央区日本橋一丁目13番1号ティー ディーケイ株式会社内 Fターム(参考) 5E001 AC04 AC09 AC10 AD00 AD04 AH03 AH06 AH07 AJ01 5E082 AB03 BC39 EE05 EE18 EE23 EE26 EE37 EE39 EE45 FF14 FF15 FG06 FG26 FG34 FG54 LL01 LL02 LL03 MM22 MM24

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 セラミック誘電体層と同時焼成可能な金
    属材質の電析メッキ膜で内部電極が形成され、隣合う前
    記内部電極間に前記セラミック誘電体層が介在して積層
    されてなることを特徴とする積層セラミックコンデン
    サ。
  2. 【請求項2】 第1のセラミック誘電体層の欠落部に当
    該第1のセラミック誘電体層と略同じ厚さの電析メッキ
    膜が設けられて内部電極が構成され、隣り合う前記内部
    電極間に第2のセラミック誘電体層が介在して積層され
    てなり、前記電析メッキ膜は前記第1及び第2のセラミ
    ック誘電体層と同時焼成可能な金属材質であることを特
    徴とする積層セラミックコンデンサ。
  3. 【請求項3】 導電層が表面に形成された導電処理支持
    体にレジストを設けて前記導電層が露出する内部電極形
    成パターンを残して前記導電層を覆い、電気メッキによ
    り電析メッキ膜を前記導電層上に形成した後、前記電析
    メッキ膜を内部電極として未焼成セラミック誘電体層と
    重なる配置にするとともに前記電析メッキ膜から前記導
    電処理支持体を剥離して積層することを特徴とする積層
    セラミックコンデンサの製造方法。
  4. 【請求項4】 前記電析メッキ膜上に泳動電着法にて接
    着層を形成し、該接着層により前記電析メッキ膜を前記
    未焼成セラミック誘電体層に接着させる請求項3記載の
    積層セラミックコンデンサの製造方法。
  5. 【請求項5】 導電層が表面に形成された導電処理支持
    体にレジストを兼ねた第1の未焼成セラミック誘電体層
    を設けて前記導電層が露出する内部電極形成パターンを
    残して前記導電層を覆い、電気メッキにより電析メッキ
    膜を前記第1の未焼成セラミック誘電体層と略同じ厚み
    で前記導電層上に形成した後、内部電極となる前記電析
    メッキ膜及び前記第1の未焼成セラミック誘電体層と第
    2の未焼成セラミック誘電体層とが重なる配置にすると
    ともに前記電析メッキ膜及び前記第1の未焼成セラミッ
    ク誘電体層から前記導電処理支持体を剥離して積層する
    ことを特徴とする積層セラミックコンデンサの製造方
    法。
  6. 【請求項6】 前記レジストを兼ねた未焼成セラミック
    誘電体層が感光性高分子材料をバインダとして用いたも
    のであり、露光及び現像処理によって前記導電層が露出
    する内部電極形成パターンを形成する請求項5記載の積
    層セラミックコンデンサの製造方法。
  7. 【請求項7】 前記レジストを兼ねた未焼成セラミック
    誘電体層を泳動電着により前記導電層上に形成する請求
    項5記載の積層セラミックコンデンサの製造方法。
JP13527399A 1999-05-17 1999-05-17 積層セラミックコンデンサの製造方法 Expired - Fee Related JP3472193B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13527399A JP3472193B2 (ja) 1999-05-17 1999-05-17 積層セラミックコンデンサの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13527399A JP3472193B2 (ja) 1999-05-17 1999-05-17 積層セラミックコンデンサの製造方法

Publications (2)

Publication Number Publication Date
JP2000331865A true JP2000331865A (ja) 2000-11-30
JP3472193B2 JP3472193B2 (ja) 2003-12-02

Family

ID=15147859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13527399A Expired - Fee Related JP3472193B2 (ja) 1999-05-17 1999-05-17 積層セラミックコンデンサの製造方法

Country Status (1)

Country Link
JP (1) JP3472193B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002260953A (ja) * 2001-02-27 2002-09-13 Kyocera Corp 積層型電子部品
JP2002329638A (ja) * 2001-04-26 2002-11-15 Kyocera Corp 積層型電子部品およびその製法
WO2004095479A1 (ja) * 2003-04-18 2004-11-04 Tdk Corporation 積層電子部品用の積層体ユニットの製造方法
WO2004095478A1 (ja) * 2003-04-18 2004-11-04 Tdk Corporation 積層電子部品用の積層体ユニットの製造方法
US7360305B2 (en) 2003-03-31 2008-04-22 Tdk Corporation Method for manufacturing multi-layered ceramic electronic component
US7491282B2 (en) 2003-03-31 2009-02-17 Tdk Corporation Method for manufacturing multi-layered ceramic electronic component
US7560050B2 (en) 2004-02-27 2009-07-14 Tdk Corporation Conductive paste for a multi-layered ceramic electronic component and a method for manufacturing a multi-layered unit for a multi-layered ceramic electronic component
US7569247B2 (en) 2003-11-27 2009-08-04 Tdk Corporation Conductive paste for an electrode layer of a multi-layered ceramic electronic component and a method for manufacturing a multi-layered unit for a multi-layered ceramic electronic component
US7572477B2 (en) 2003-12-15 2009-08-11 Tdk Corporation Dielectric paste for spacer layer of a multi-layered ceramic electronic component
US7611982B2 (en) 2003-04-15 2009-11-03 Tdk Corporation Method of forming sheet having foreign material portions used for forming multi-layer wiring board and sheet having foreign portions

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002260953A (ja) * 2001-02-27 2002-09-13 Kyocera Corp 積層型電子部品
JP2002329638A (ja) * 2001-04-26 2002-11-15 Kyocera Corp 積層型電子部品およびその製法
US7360305B2 (en) 2003-03-31 2008-04-22 Tdk Corporation Method for manufacturing multi-layered ceramic electronic component
US7491282B2 (en) 2003-03-31 2009-02-17 Tdk Corporation Method for manufacturing multi-layered ceramic electronic component
US7611982B2 (en) 2003-04-15 2009-11-03 Tdk Corporation Method of forming sheet having foreign material portions used for forming multi-layer wiring board and sheet having foreign portions
WO2004095479A1 (ja) * 2003-04-18 2004-11-04 Tdk Corporation 積層電子部品用の積層体ユニットの製造方法
WO2004095478A1 (ja) * 2003-04-18 2004-11-04 Tdk Corporation 積層電子部品用の積層体ユニットの製造方法
US7402220B2 (en) 2003-04-18 2008-07-22 Tdk Corporation Method for manufacturing multi-layered unit for multi-layered ceramic electronic component
US7569247B2 (en) 2003-11-27 2009-08-04 Tdk Corporation Conductive paste for an electrode layer of a multi-layered ceramic electronic component and a method for manufacturing a multi-layered unit for a multi-layered ceramic electronic component
US7572477B2 (en) 2003-12-15 2009-08-11 Tdk Corporation Dielectric paste for spacer layer of a multi-layered ceramic electronic component
US7560050B2 (en) 2004-02-27 2009-07-14 Tdk Corporation Conductive paste for a multi-layered ceramic electronic component and a method for manufacturing a multi-layered unit for a multi-layered ceramic electronic component

Also Published As

Publication number Publication date
JP3472193B2 (ja) 2003-12-02

Similar Documents

Publication Publication Date Title
US6730183B2 (en) Laminated ceramic electronic components and manufacturing method therefor
JP7092053B2 (ja) 積層セラミックコンデンサ
JP3472193B2 (ja) 積層セラミックコンデンサの製造方法
JP4573956B2 (ja) 積層型電子部品およびその製法
JP2000331858A (ja) インダクタ内蔵積層部品及びその製造方法
JPS6159522B2 (ja)
WO2004068516A1 (ja) セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法
JP2001085264A (ja) 積層セラミックコンデンサの製造方法
JP2001085271A (ja) 積層セラミック電子部品の製造方法
JPH09129486A (ja) 積層セラミック電子部品の製造方法
JP2001110662A (ja) インダクタ内蔵積層部品及びその製造方法
JP4952893B2 (ja) セラミック電子部品及びその製造方法
JP3152098B2 (ja) セラミック積層電子部品の製造方法
JPH0982558A (ja) 積層型セラミック電子部品
JP3106153B2 (ja) Lcフィルターの製造方法
JPH09153429A (ja) 積層セラミック電子部品の製造方法
JPH08222474A (ja) セラミック電子部品の製造方法
JP4033401B2 (ja) 積層セラミック電子部品および当該部品の製造の供せられるセラミックグリーンシートの製造方法
JPH06302469A (ja) 積層セラミックコンデンサの内部電極形成方法
JPH0265194A (ja) 厚膜素子を有するプリント配線板の製造方法
JP3882607B2 (ja) 積層電子部品の製造方法
JPH06232000A (ja) 積層セラミックコンデンサの製造方法
JP4663706B2 (ja) 電子部品の製造方法
JPH06124848A (ja) 積層セラミックコンデンサの製造方法
JP3437019B2 (ja) 積層セラミックコンデンサの製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030805

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070912

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080912

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090912

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100912

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees