JP2000322162A - Signal interface device, data tansfer control system using the signal interface device and data terminal equipment - Google Patents
Signal interface device, data tansfer control system using the signal interface device and data terminal equipmentInfo
- Publication number
- JP2000322162A JP2000322162A JP11128354A JP12835499A JP2000322162A JP 2000322162 A JP2000322162 A JP 2000322162A JP 11128354 A JP11128354 A JP 11128354A JP 12835499 A JP12835499 A JP 12835499A JP 2000322162 A JP2000322162 A JP 2000322162A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- data terminal
- signal
- slave
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、２つの独立したデ
ータ端末装置間に接続され、データ信号の送受信や制御
信号の送受信を中継する信号インタフェース装置並びに
データ転送制御システム及びデータ端末装置に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal interface device connected between two independent data terminal devices for relaying transmission and reception of data signals and control signals, a data transfer control system and a data terminal device. is there.
【０００２】[0002]
【従来の技術】２つの独立したデータ端末装置（例えば
マスタ側機器としてパソコン、スレーブ側機器としてデ
ータ通信機能を持った携帯機器）間に接続され、データ
信号や制御信号の送受信を行うインタフェース装置とし
て、一般的にインタフェースケーブルやインタフェース
カードが知られているが、ここでは、従来のインタフェ
ース技術例として、マスタ機器側は汎用性のあるＰＣＭ
ＣＩＡ規格に準拠した仕様を有し、スレーブ機器側は特
定のカード（例えばコンパクトフラッシュやスマートメ
ディア等）に準拠した仕様を有するものについて説明す
る。2. Description of the Related Art An interface device connected between two independent data terminal devices (for example, a personal computer as a master device and a portable device having a data communication function as a slave device) for transmitting and receiving data signals and control signals. Although interface cables and interface cards are generally known, here, as a conventional interface technology example, a versatile PCM
A description will be given of a device having specifications conforming to the CIA standard, and having a specification conforming to a specific card (for example, compact flash or smart media) on the slave device side.
【０００３】図４は、従来のインタフェースカード等を
使用して、２つのデータ端末装置間を接続したインタフ
ェースシステムの構成を示す概略回路ブロック図であ
る。図４において、１はこのシステムのマスタ側制御機
器であり、２Ｂはインタフェースカードであり、３はス
レーブ側制御機器である。マスタ側制御機器１とインタ
フェースカード２Ｂ及びスレーブ側制御機器３とインタ
フェースカード２Ｂは各々の接続端子にて着脱可能とな
っている。インタフェースカード２Ｂの電源はマスタ側
電源ＶＣｍが接続される電源ライン２０１を経て供給さ
れ、マスタ側信号Ｉ／Ｏ回路２１とスレーブ側信号Ｉ／
Ｏ回路２２に電源供給される。マスタ側のカードイネー
ブル信号ＣＥｍはライン２０２を経て、マスタ側入出力
信号群ＭＳＩＧはライン２０３を経て、マスタ側信号Ｉ
／Ｏ回路２１に接続される。マスタ側カード検出信号Ｃ
Ｄｍはライン２０４で接続され、ライン２０４はインタ
フェースカード２Ｂのグランドへ接地され、論理”Ｌ”
レベルに固定されている。FIG. 4 is a schematic circuit block diagram showing a configuration of an interface system connecting two data terminal devices using a conventional interface card or the like. In FIG. 4, reference numeral 1 denotes a master control device of the system, 2B denotes an interface card, and 3 denotes a slave control device. The master-side control device 1 and the interface card 2B, and the slave-side control device 3 and the interface card 2B are detachable at respective connection terminals. The power of the interface card 2B is supplied via a power supply line 201 to which the master power supply VCm is connected, and the master signal I / O circuit 21 and the slave signal I / O
Power is supplied to the O circuit 22. The master-side card enable signal CEm passes through a line 202, and the master-side input / output signal group MSIG passes through a line 203.
/ O circuit 21. Master side card detection signal C
Dm is connected by a line 204, the line 204 is grounded to the ground of the interface card 2B, and the logic "L" is
Fixed to level.
【０００４】スレーブ側のカードイネーブル信号ＣＥｓ
はライン２０６を経て、スレーブ側入出力信号群ＳＳＩ
Ｇはライン２０７を経て、スレーブ側信号Ｉ／Ｏ回路２
２に接続される。インタフェースカード２Ｂ内部におい
て、マスタ側信号Ｉ／Ｏ回路２１と、スレーブ側信号Ｉ
／Ｏ回路２２からの信号群はライン２０５で接続されて
いる。スレーブ側カード検出信号ＣＤｓはライン２０８
で接続され、ライン２０８はインタフェースカード２Ｂ
のグランドへ接地され、論理”Ｌ”レベルに固定されて
いる。The card enable signal CEs on the slave side
Is the slave side input / output signal group SSI via the line 206
G is a signal I / O circuit 2 on the slave side via a line 207.
2 is connected. Inside the interface card 2B, the master signal I / O circuit 21 and the slave signal
Signals from the / O circuit 22 are connected by a line 205. The card detection signal CDs on the slave side is line 208
And the line 208 is connected to the interface card 2B
, And is fixed at the logic “L” level.
【０００５】このように構成された従来のインタフェー
スシステムの動作手順を以下に説明する。 マスタ側制御機器１の電源をＯＮする。 マスタ側制御機器１にインタフェースカード２Ｂを装
着する。一般的に、カード電源としてマスタ側電源ＶＣ
ｍが供給され、ライン２０１を経て、カード内部のマス
タ側及びスレーブ側信号Ｉ／Ｏ回路２１、２２がＯＮす
る。マスタ側カード検出信号ＣＤｍがライン２０４を経
て論理０になり、マスタ側制御機器１のＣＰＵ（図示し
ない）がインタフェースカード２Ｂが装着されたことを
判定する。 スレーブ側制御機器３の電源はＯＦＦにしておく。 スレーブ側制御機器３にインタフェースカード２Ｂを
装着して、スレーブ側制御機器３の電源をＯＮする。[0005] The operation procedure of the conventional interface system thus configured will be described below. The power of the master-side control device 1 is turned on. The interface card 2B is mounted on the master-side control device 1. Generally, a master power supply VC is used as a card power supply.
m is supplied, and the master side and slave side signal I / O circuits 21 and 22 inside the card are turned on via the line 201. The master-side card detection signal CDm becomes logic 0 via the line 204, and the CPU (not shown) of the master-side control device 1 determines that the interface card 2B is mounted. The power of the slave control device 3 is turned off. The interface card 2B is mounted on the slave control device 3, and the power of the slave control device 3 is turned on.
【０００６】スレーブ側カード検出信号ＣＤｓがライ
ン２０８を経て論理０になり、スレーブ側制御機器３の
ＣＰＵ（図示しない）がインタフェースカード２Ｂが装
着されたことを判定して、該ＣＰＵはマスタ側制御機器
１との通信モード等の設定状態になり、スレーブ側カー
ドイネーブル信号ＣＥｓをＯＮして、ライン２０６を経
て信号Ｉ／Ｏ回路２２がアクティブになる。スレーブ側
入出力信号群ＳＳＩＧがライン２０７を経て、信号Ｉ／
Ｏ回路２２と電気信号的に接続され、スレーブ側制御機
器３はマスタ側制御機器１からのデータ待ち、制御待ち
の状態になる。 マスタ側制御機器１のＣＰＵ（図示しない）が、スレ
ーブ側制御機器３との通信モードに設定された場合、該
ＣＰＵがマスタ側のカードイネーブル信号ＣＥｍをＯＮ
して、ライン２０２を経て信号Ｉ／Ｏ回路２１がアクテ
ィブになる。マスタ側入出力信号群ＭＳＩＧがライン２
０３を経て、信号Ｉ／Ｏ回路２１と電気信号的に接続さ
れる。 信号Ｉ／Ｏ回路２１と信号Ｉ／Ｏ回路２２がライン２
０５を経て接続され、インタフェースシステム全体が信
号的に接続されて、マスタ側制御機器１とスレーブ側制
御機器３とのデータ送受信を行うことができる。[0006] The slave-side card detection signal CDs becomes logic 0 via the line 208, and the CPU (not shown) of the slave-side control device 3 determines that the interface card 2B is mounted, and the CPU controls the master-side control. The communication mode with the device 1 is set, the slave card enable signal CEs is turned on, and the signal I / O circuit 22 becomes active via the line 206. The slave-side input / output signal group SSIG is transmitted via the line 207 to the signal I /
The slave-side control device 3 is electrically connected to the O-circuit 22 and waits for data from the master-side control device 1 and waits for control. When the CPU (not shown) of the master-side control device 1 is set to the communication mode with the slave-side control device 3, the CPU turns on the master-side card enable signal CEm.
Then, the signal I / O circuit 21 becomes active via the line 202. Master side input / output signal group MSIG is line 2
03, it is electrically connected to the signal I / O circuit 21. The signal I / O circuit 21 and the signal I / O circuit 22
05, and the entire interface system is connected in a signal manner, so that data transmission and reception between the master-side control device 1 and the slave-side control device 3 can be performed.
【０００７】[0007]
【発明が解決しようとする課題】上記従来のシステムで
は、カード装着の検出方法は、インタフェースカード内
のカード検出端子（ライン２０４とライン２０８）をカ
ード内部のグランドへ直接接地して論理”Ｌ”レベルに
固定することにより、制御機器にカードを装着すると、
制御機器側のカード検出信号ＣＤｍ、ＣＤｓが論理”
Ｌ”レベルになるようにして、インタフェースカード装
着の有無を制御機器のＣＰＵが判定するようにしてい
る。しかしながら、この方法ではカードに電源が供給さ
れなくても、つまり、インタフェースカードの回路が正
常な動作状態でなくても、制御機器側のＣＰＵはインタ
フェースカード有りと判定する。従って、例えば、マス
タ側制御機器１が電源ＯＦＦ状態で、インタフェースカ
ード２Ｂに電源が供給されていないときでもスレーブ側
制御機器３のＣＰＵはインタフェースカード２Ｂが装着
されたと判定して、該ＣＰＵはマスタ側制御機器１との
通信モード設定状態になる。そして、スレーブ側制御機
器３はマスタ側制御機器１からのデータ待ち、制御待ち
の状態になるが、これに対して、インタフェースカード
２Ｂ及びマスタ側制御機器１は、電源がＯＦＦしている
ので、正常な反応動作にはならないという不具合な現象
が発生してしまう。In the above-mentioned conventional system, the method of detecting the card installation is such that the card detection terminals (line 204 and line 208) in the interface card are directly grounded to the ground inside the card, and the logic "L" is set. By fixing to the level, when the card is mounted on the control device,
The card detection signals CDm and CDs on the control device are logical.
The level is set to L level so that the CPU of the control device determines whether or not the interface card is mounted. However, in this method, even if power is not supplied to the card, that is, the circuit of the interface card operates normally. Even if the operation is not in the proper operation state, the CPU of the control device determines that the interface card is present, so that, for example, even when the power supply is not supplied to the interface card 2B while the master control device 1 is in the power-off state. The CPU of the control device 3 determines that the interface card 2B is attached, and the CPU enters a communication mode setting state with the master control device 1. Then, the slave control device 3 transmits data from the master control device 1. Waits for control, but the interface card 2B and the master side control Device 1, because the power supply is OFF, the phenomenon of problem that should not be the normal reaction behavior occurs.
【０００８】また、制御機器とインタフェースカードと
の接続時におけるラッシュ電流等による回路素子の劣化
や破壊を防止するため、例えば、「カードを接続してか
ら、スレーブ側機器の電源をＯＮすること」等のある一
定の電源立ち上げシーケンスを守らなければならないと
いう煩わしさがあった。In order to prevent deterioration or destruction of circuit elements due to rush current or the like when the control device is connected to the interface card, for example, "turn on the power of the slave device after connecting the card". There is an annoyance that a certain power-on sequence must be followed.
【０００９】本発明は上記のような問題に鑑みなされた
ものであり、２つの独立したデータ端末装置間をインタ
フェースカード等で接続する場合のカード装着の接続検
出方法として、マスタ側制御機器の電源がＯＮされてい
なければ、スレーブ側制御機器との接続検出をＯＮしな
い、つまり、インタフェース装置で２つの制御機器を機
械的に接続しても、マスタ側制御機器の電源が立ち上が
っていなければ、スレーブ側制御機器とは電気信号的に
接続状態にならないようにした信号インタフェース装置
を提供する。また、２つの制御機器の電源のＯＮ／ＯＦ
Ｆ状態や電源の立ち上げ順序を監視して信号のインタフ
ェース制御を行うことにより、前述の電源立ち上げシー
ケンスに支配されないシステムを提供するとともに、２
つの制御機器の電源の立ち上げ順番の誤りによるラッチ
アップや誤動作を防止し更には、それらの不測の過電流
や逆電流等による回路素子の破壊を防止する信号インタ
フェース装置を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and a power supply of a master-side control device is used as a method for detecting connection of a card when two independent data terminal devices are connected by an interface card or the like. Is not turned on, the connection detection with the slave-side control device is not turned on. That is, even if two control devices are mechanically connected by the interface device and the power supply of the master-side control device is not turned on, the slave device is not turned on. Provided is a signal interface device that is not electrically connected to a side control device. ON / OF of the power of the two control devices
By monitoring the F state and the power supply sequence and performing signal interface control, it is possible to provide a system that is not governed by the power supply sequence described above.
The purpose of the present invention is to provide a signal interface device that prevents latch-up and malfunction due to an error in the power-up sequence of two control devices, and that prevents circuit elements from being damaged due to unexpected overcurrent or reverse current. I do.
【００１０】[0010]
【課題を解決するための手段】上記の目的を達成させる
ため、請求項１の信号インタフェース装置は、独立した
第１及び第２のデータ端末装置間に接続され、データ信
号の送受信や制御信号の送受信を中継して行う信号イン
タフェース装置において、第１のデータ端末装置からの
電源の供給を受ける電源供給手段と、第１のデータ端末
装置の電源電圧を検出する電源電圧検出手段と、第１の
データ端末装置との接続を検出する第１の接続検出手段
と、第１のデータ端末装置との信号の接／断を行う第１
のインタフェース手段と、上記電源電圧検出手段の出力
により動作制御される第２のデータ端末装置との接続を
検出する第２の接続検出手段と、第２のデータ端末装置
との信号の接／断を行う第２のインタフェース手段とを
備え、上記第２の接続検出手段は、上記電源電圧検出手
段の検出結果に基づいて電源電圧有りと判定されたとき
に動作アクティブになり、この場合に第２の接続検出手
段により第２のデータ端末装置との接続を検出すると、
第１及び第２の端末装置間の信号の中継インタフェース
機能をアクティブにする制御手段を設けたことを特徴と
する。To achieve the above object, a signal interface device according to claim 1 is connected between independent first and second data terminal devices to transmit and receive data signals and to transmit control signals. In a signal interface device that relays transmission and reception, power supply means for receiving power supply from a first data terminal device, power supply voltage detection means for detecting a power supply voltage of the first data terminal device, First connection detecting means for detecting a connection with the data terminal device, and first connection / disconnection of a signal with the first data terminal device
Interface means, a second connection detecting means for detecting connection with a second data terminal apparatus whose operation is controlled by an output of the power supply voltage detecting means, and connection / disconnection of a signal with the second data terminal apparatus. The second connection detecting means is activated when it is determined that there is a power supply voltage based on the detection result of the power supply voltage detecting means. In this case, the second connection detecting means Detecting the connection with the second data terminal device by the connection detecting means of
Control means for activating a signal relay interface function between the first and second terminal devices is provided.
【００１１】従って、第１のデータ端末装置と信号イン
タフェース装置を接続した後、マスタ側の第１のデータ
端末装置の電源をＯＮすると、信号インタフェース装置
への電源供給が行われ、インタフェース手段が立ち上が
る。同時に電源電圧検出手段により、第１のデータ端末
装置からの供給電源電圧を検出し、スレーブ側の第２の
データ端末装置との接続を検出する第２の接続検出回路
をＯＮに制御し、この第２の接続検出回路をアクティブ
にする。この状態でスレーブ側の第２のデータ端末装置
に上記信号インタフェース装置を装着すると、第２の接
続検出手段により第２のデータ端末装置と信号インタフ
ェース装置との接続が検出され、第２のデータ端末装置
に設けたＣＰＵが信号インタフェース装置の接続された
ことを判定して第２のデータ端末装置を第１のデータ端
末装置に対してデータ送受信モードにする。その後、第
１のデータ端末装置のＣＰＵがデータ送受信モードに設
定されると、第１と第２のデータ端末装置間でデータ送
受信システムがアクティブになる。Therefore, when the power of the first data terminal device on the master side is turned on after the first data terminal device and the signal interface device are connected, power is supplied to the signal interface device, and the interface means starts up. . At the same time, the power supply voltage detection means detects the power supply voltage supplied from the first data terminal device, and controls the second connection detection circuit for detecting connection with the second data terminal device on the slave side to ON, and Activate the second connection detection circuit. In this state, when the signal interface device is mounted on the second data terminal device on the slave side, the connection between the second data terminal device and the signal interface device is detected by the second connection detecting means, and the second data terminal device is connected. The CPU provided in the device determines that the signal interface device is connected, and sets the second data terminal device to the first data terminal device in the data transmission / reception mode. Thereafter, when the CPU of the first data terminal device is set to the data transmission / reception mode, the data transmission / reception system becomes active between the first and second data terminal devices.
【００１２】しかし、第１のデータ端末装置の電源がＯ
ＦＦのままであると、第１のデータ端末装置、信号イン
タフェース装置及び第２のデータ端末装置が接続された
状態にあっても信号インタフェース装置への電源の供給
は行われず、第２のデータ端末装置側の第２の接続検出
手段がＯＦＦ状態に制御されるので、第２のデータ端末
装置のＣＰＵは信号インタフェース装置が接続されてい
ないと判断して第１のデータ端末装置との間がデータ送
受信モードになるのを防ぐことができる。However, the power of the first data terminal device is
If the FF remains, even if the first data terminal device, the signal interface device, and the second data terminal device are connected, power is not supplied to the signal interface device, and the second data terminal device is not supplied. Since the second connection detecting means on the device side is controlled to be in the OFF state, the CPU of the second data terminal device determines that the signal interface device is not connected, and the data between the first data terminal device and the second data terminal device is not connected. The transmission / reception mode can be prevented.
【００１３】また、請求項２の信号インタフェース装置
は、請求項１記載の信号インタフェース装置において、
上記電源電圧検出手段の出力により動作制御される第２
の接続検出手段の動作制御信号を電源立ち上がり期間に
関連して遅延させる遅延手段を設けたことを特徴とす
る。The signal interface device according to claim 2 is the signal interface device according to claim 1,
A second operation controlled by an output of the power supply voltage detecting means;
A delay means for delaying the operation control signal of the connection detecting means in relation to the power supply rising period.
【００１４】このような構成にすると、第１のデータ端
末装置の電源がＯＦＦで第２のデータ端末装置の電源が
ＯＮであった場合に新たに第１のデータ端末装置の電源
をＯＮにすると、先ず信号インタフェース装置への電源
供給が行われ、信号インタフェース装置が立ち上がる。
同時に電源電圧検出手段が第１のデータ端末装置からの
供給電源電圧を検出して第２のデータ端末装置との接続
を検出する第２の接続検出手段を制御しにいくが、この
際、遅延手段により信号インタフェース装置の電源立ち
上がり期間分だけ上記第２の接続検出手段をＯＮ制御す
るタイミングを遅延させ信号インタフェース装置が正常
動作できる状態になってから、第２の接続検出手段をア
クティブにする。そして、その後で、第２のデータ端末
装置と信号インタフェース装置間の接続検出が行われ、
第２のデータ端末装置のＣＰＵは信号インタフェース装
置が装着されていると判定して第１のデータ端末装置と
の間をデータ送受信モードにする。その後、第１のデー
タ端末装置のＣＰＵがデータ送受信モードに設定される
と第１と第２のデータ端末装置間でデータ接続検出回路
をアクティブにする。With this configuration, if the power of the first data terminal is turned off and the power of the second data terminal is turned on, the power of the first data terminal is newly turned on. First, power is supplied to the signal interface device, and the signal interface device starts up.
At the same time, the power supply voltage detecting means detects the power supply voltage supplied from the first data terminal apparatus and controls the second connection detecting means for detecting the connection with the second data terminal apparatus. The means delays the timing of turning on the second connection detecting means by the power supply rising period of the signal interface device, and activates the second connection detecting device after the signal interface device can be operated normally. Then, after that, connection detection between the second data terminal device and the signal interface device is performed,
The CPU of the second data terminal device determines that the signal interface device is mounted, and sets a data transmission / reception mode with the first data terminal device. Thereafter, when the CPU of the first data terminal device is set to the data transmission / reception mode, the data connection detection circuit is activated between the first and second data terminal devices.
【００１５】また、請求項３の信号インタフェース装置
は、請求項１又は２記載の信号インタフェース装置にお
いて、上記第１のデータ端末装置の電源電圧を検出する
電源電圧検出手段と、補助電源としてのバッテリ手段
と、上記第１のデータ端末装置からの電源供給と上記バ
ッテリ手段からの電源供給を切り換える電源切換手段と
を備え、上記電源電圧検出手段により上記第１のデータ
端末装置からの電源供給が遮断されていることを検出し
たとき、電源ラインへの電源供給を上記第１のデータ端
末装置からの電源供給より上記バッテリ手段からの電源
供給に切り換えるように上記電源切換手段を制御する制
御手段を設けたことを特徴とする。According to a third aspect of the present invention, there is provided the signal interface device according to the first or second aspect, wherein a power supply voltage detecting means for detecting a power supply voltage of the first data terminal device, and a battery as an auxiliary power supply. Means, and power supply switching means for switching between power supply from the first data terminal device and power supply from the battery means, wherein power supply from the first data terminal device is cut off by the power supply voltage detecting means. Control means for controlling the power supply switching means so as to switch the power supply to the power supply line from the power supply from the first data terminal device to the power supply from the battery means when detecting that the power supply has been performed. It is characterized by having.
【００１６】従って、上記電源電圧検出手段により、マ
スタ側制御機器の電源がＯＦＦでスレーブ側制御機器の
電源がＯＮであることを検出すると、マスタ側制御機器
の電源がＯＦＦのままであったとき、マスタ側制御機器
からの供給電源電圧がないことを検出して、電源切換回
路を制御し、信号インタフェース装置への電源供給を信
号インタフェース装置に内蔵したバッテリ手段からの供
給に切り換えて、信号インタフェース装置に電源を供給
した状態に保つようにする。これにより、接続されてい
るスレーブ側制御機器から接続端子等を経て、信号イン
タフェース装置内のインタフェース用ＩＣ等の回路構成
素子（逆耐圧用ダイオード等）を経て、不適当な電流が
信号インタフェース装置の電源ラインからマスタ側制御
機器の電源ラインに流れるのを防止することができる。Therefore, when the power supply voltage detecting means detects that the power supply of the master-side control device is OFF and the power supply of the slave-side control device is ON, the power supply of the master-side control device remains OFF. Detecting that there is no power supply voltage from the master-side control device, controlling the power supply switching circuit, and switching the power supply to the signal interface device to supply from battery means built in the signal interface device, Maintain power supply to the device. As a result, an inappropriate current flows from the connected slave-side control device through connection terminals and the like, through circuit components such as an interface IC in the signal interface device (reverse breakdown voltage diode and the like), and an inappropriate current of the signal interface device. Flow from the power supply line to the power supply line of the master-side control device can be prevented.
【００１７】また、請求項４のデータ転送制御システム
は、請求項１、２又は３記載の信号インタフェース装置
により第１と第２のデータ端末装置間の信号の授受を行
うデータ転送制御システムにおいて、上記第１のデータ
端末装置をマスタ側制御機器とし、第２のデータ端末装
置をスレーブ側制御機器として、機械的に上記マスタ側
とスレーブ側の制御機器を上記信号インタフェース装置
を介して接続したとき、マスタ側制御機器の電源がＯＮ
していない状態では、上記スレーブ側制御機器と上記信
号インタフェース装置とは電気的に接続されていないと
判断する接続検出手段を設け、該接続検出手段でスレー
ブ側制御機器と信号インタフェース装置が電気的に接続
されていないと判断したとき、マスタ側とスレーブ側の
両制御機器間を電気的に接続しないように制御する制御
手段をスレーブ側制御機器に設けたことを特徴とする。According to a fourth aspect of the present invention, there is provided a data transfer control system for transmitting and receiving signals between first and second data terminal devices by using the signal interface device according to the first, second or third aspect. When the first data terminal device is a master control device and the second data terminal device is a slave control device, and the master and slave control devices are mechanically connected via the signal interface device. , The power of the master side control device is ON
In a state where the slave side control device and the signal interface device are not electrically connected to each other, connection detection means for judging that the slave side control device and the signal interface device are not electrically connected is provided. When it is determined that the master and slave control devices are not connected to each other, the slave control device is provided with control means for controlling not to electrically connect both the master and slave control devices.
【００１８】従って、このデータ転送制御システムによ
ると、信号インタフェース装置によりマスタ側制御機器
とスレーブ側制御機器を機械的に接続したとき、マスタ
側制御機器の電源がＯＮしていないことを検出すると、
接続検出手段でスレーブ側制御機器が信号インタフェー
ス装置に接続されていないと判断し、制御手段によりマ
スタ側とスレーブ側の両制御機器間を電気的に接続しな
いように制御する。これにより、スレーブ側制御機器か
ら信号インタフェース装置及びマスタ側制御機器に不測
の電源供給が行われるのを防止することができる。Therefore, according to this data transfer control system, when it is detected that the power of the master side control device is not turned on when the master side control device and the slave side control device are mechanically connected by the signal interface device,
The connection detecting means determines that the slave-side control device is not connected to the signal interface device, and controls the control device so that the master-side and slave-side control devices are not electrically connected. This prevents unexpected power supply from the slave-side control device to the signal interface device and the master-side control device.
【００１９】また、請求項５のデータ端末装置は請求項
１、２又は３記載の信号インタフェース装置を内蔵させ
たことを特徴とする。According to a fifth aspect of the present invention, there is provided a data terminal device including the signal interface device according to the first, second, or third aspect.
【００２０】従って、このデータ端末装置は内部に請求
項１、２又は３記載の信号インタフェース装置を内蔵す
るので、異なるデータ端末装置間の接続を簡単に行うこ
とができるようにするとともに、データ転送制御システ
ムを構成する場合にもコンパクトにすることができる。Therefore, this data terminal device has the signal interface device according to claim 1, 2 or 3 built therein, so that connection between different data terminal devices can be easily performed, and data transfer can be performed. It is also possible to make the control system compact when configuring the control system.
【００２１】[0021]
【発明の実施の形態】以下、本発明の実施の形態を図面
とともに説明する。この実施形態は、２つの独立したデ
ータ端末装置間に接続され、データ信号の送受信や制御
信号の送受信を中継して行う信号インタフェース装置と
して、インタフェースカードを用いたものである。図１
は上記インタフェースカードを用いて２つのデータ端末
装置間を接続したインタフェースシステムの構成を示す
ブロック図である。図において、１はこのシステムのマ
スタ側制御機器であり、２Ａは本発明の一実施形態のイ
ンタフェースカードであり、３はこのシステムのスレー
ブ側制御機器であり、マスタ側制御機器１とインタフェ
ースカード２Ａ及びスレーブ側制御機器３とインタフェ
ースカード２Ａは各々の接続端子にて着脱可能となって
いる。Embodiments of the present invention will be described below with reference to the drawings. In this embodiment, an interface card is used as a signal interface device that is connected between two independent data terminal devices and relays transmission and reception of data signals and control signals. FIG.
FIG. 3 is a block diagram showing a configuration of an interface system in which two data terminal devices are connected using the interface card. In the figure, 1 is a master-side control device of the system, 2A is an interface card of one embodiment of the present invention, 3 is a slave-side control device of this system, and the master-side control device 1 and the interface card 2A The slave-side control device 3 and the interface card 2A are detachable at respective connection terminals.
【００２２】インタフェースカード２Ａの電源は、電源
ライン２０９を介して供給されるマスタ側電源ＶＣｍと
内蔵バッテリ２７が切換回路２３にて切り換えられて用
いられており、電源ライン２０１を経て、マスタ側信号
Ｉ／Ｏ回路２１とスレーブ側信号Ｉ／Ｏ回路２２に供給
される。電源ライン２０９には電圧検出回路２４が接続
されており、マスタ側制御機器１からの電源電圧を監視
している。また、電圧検出回路２４はスレーブ側電源Ｖ
Ｃｓが接続されるライン２１３にも接続されており、ス
レーブ側制御機器３の電源電圧も監視できるようになっ
ている。ライン２１３は高抵抗Ｒ１でインタフェースカ
ード２Ａのグランドへ接地されている。上記電圧検出回
路２４から一方に出力される制御信号２１０で前記切換
回路２３の切り換えを制御する。The power supply of the interface card 2A is used by switching between a master power supply VCm supplied via a power supply line 209 and a built-in battery 27 by a switching circuit 23. It is supplied to the I / O circuit 21 and the slave-side signal I / O circuit 22. The power detection line 24 is connected to the power supply line 209 and monitors the power supply voltage from the master-side control device 1. The voltage detection circuit 24 is connected to the slave side power supply V.
It is also connected to a line 213 to which Cs is connected, so that the power supply voltage of the slave-side control device 3 can be monitored. Line 213 is grounded to the ground of interface card 2A by high resistance R1. The switching of the switching circuit 23 is controlled by a control signal 210 output to one side from the voltage detection circuit 24.
【００２３】マスタ側制御機器１からのマスタ側カード
イネーブル信号ＣＥｍは、抵抗Ｒ２により論理”Ｈ”レ
ベルにプルアップされているライン２０２を経て、ま
た、マスタ側制御機器１の入出力信号群ＭＳＩＧは、ラ
イン２０３を経て、マスタ側信号Ｉ／Ｏ回路２１に接続
されている。マスタ側制御機器１のカード検出信号ＣＤ
ｍは、ライン２０４で接続され、ライン２０４はインタ
フェースカード２Ａのグランドへ接地され、論理”Ｌ”
レベルに固定されている。通常、上記カード検出信号Ｃ
Ｄｍはマスタ側制御機器１内で抵抗Ｒ３により論理”
Ｈ”レベルにプルアップされているので、マスタ側制御
機器１にインタフェースカード２Ａが装着されると、こ
のカード検出信号ＣＤｍが論理”Ｌ”レベルに反転す
る。従って、この信号を読み取ることにより、カード有
り状態を判定することができる。The master-side card enable signal CEm from the master-side control device 1 passes through a line 202 which is pulled up to a logic "H" level by a resistor R2. Are connected to the master-side signal I / O circuit 21 via a line 203. Card detection signal CD of master-side control device 1
m are connected by a line 204, the line 204 is grounded to the ground of the interface card 2A, and the logic "L" is
Fixed to level. Normally, the card detection signal C
Dm is logically controlled by the resistor R3 in the master-side control device 1.
When the interface card 2A is mounted on the master-side control device 1, the card detection signal CDm is inverted to the logical "L" level because it is pulled up to the "H" level. The card presence state can be determined.
【００２４】上記電圧検出回路２４から他方に出力され
る制御信号２１１は、遅延回路２５を介し、制御信号２
１２となってスイッチングトランジスタ２６に入力され
る。この遅延回路２５は上記制御信号２１１を所望の遅
延時間、即ちマスタ側信号Ｉ／Ｏ回路２１とスレーブ側
信号Ｉ／Ｏ回路２２等の電源立ち上がり時間だけ遅延さ
せるもので、制御信号２１１のＯＮ制御信号（例えば論
理”Ｈ”レベル）の立ち上げタイミングから、制御信号
２１２の論理”Ｈ”レベルへの立ち上げタイミングを上
記遅延時間だけ遅らせる。制御信号２１２が論理”Ｈ”
レベルになると、スイッチングトランジスタ２６がライ
ン２０８とインタフェースカード２Ａのグランドを接続
して、ライン２０８は論理”Ｌ”レベルに固定される。
この状態で、スレーブ側制御機器３にインタフェースカ
ード２Ａを装着すると、スレーブ側制御機器３のカード
検出信号ＣＤｓはライン２０８で接続されて、論理”
Ｌ”レベルに固定される。スレーブ側制御機器３のカー
ド検出信号ＣＤｓはスレーブ側制御機器３内で抵抗Ｒ４
により論理”Ｈ”レベルにプルアップされているので、
インタフェースカード２Ａの装着動作により、上記カー
ド検出信号ＣＤｓが論理”Ｌ”レベルに反転し、これを
読み取ることにより、カード有り状態を判定することが
できる。The control signal 211 output from the voltage detection circuit 24 to the other side is supplied to the control signal 2
It becomes 12 and is input to the switching transistor 26. The delay circuit 25 delays the control signal 211 by a desired delay time, that is, a power-on rising time of the master-side signal I / O circuit 21 and the slave-side signal I / O circuit 22. The rise timing of the control signal 212 to the logical "H" level is delayed from the rise timing of the signal (for example, the logical "H" level) by the delay time. The control signal 212 is logic "H"
When the level reaches the level, the switching transistor 26 connects the line 208 to the ground of the interface card 2A, and the line 208 is fixed at the logic “L” level.
In this state, when the interface card 2A is attached to the slave-side control device 3, the card detection signal CDs of the slave-side control device 3 is connected by the line 208, and the logic "
The card detection signal CDs of the slave-side control device 3 is fixed at L level.
Is pulled up to the logic “H” level by
The card detection signal CDs is inverted to the logical "L" level by the mounting operation of the interface card 2A, and by reading this, the card presence state can be determined.
【００２５】スレーブ側制御機器３からのスレーブ側の
カードイネーブル信号ＣＥｓは、抵抗Ｒ５により論理”
Ｈ”レベルにプルアップされているライン２０６を経
て、また、スレーブ側制御機器３の入出力信号群ＳＳＩ
Ｇはライン２０７を経て、スレーブ側信号Ｉ／Ｏ回路２
２に接続されている。また、インタフェースカード２Ａ
の内部において、マスタ側信号Ｉ／Ｏ回路２１とスレー
ブ側信号Ｉ／Ｏ回路２２からの信号群はライン２０５で
接続されている。The card enable signal CEs on the slave side from the slave-side control device 3 is logically controlled by the resistor R5.
Through the line 206 pulled up to the “H” level, the input / output signal group SSI of the slave-side control device 3
G is a signal I / O circuit 2 on the slave side via a line 207.
2 are connected. Also, the interface card 2A
, Signals from the master-side signal I / O circuit 21 and the slave-side signal I / O circuit 22 are connected by a line 205.
【００２６】図２は、図１の回路の動作を示すフローチ
ャートである。先ず、ステップＳ１で本インタフェース
カード２Ａをマスタ側制御機器１に装着すると、ステッ
プＳ２で、電圧検出回路２４がマスタ側制御機器１から
の電源ＶＣｍが供給されるライン２０９の電圧を検出
し、設定電圧以上であれば、ステップＳ５で制御信号２
１０により、切換回路２３でライン２０９とインタフェ
ースカード２Ａの電源ライン２０１が接続される。同時
に、ライン２０４とのコネクタ接続を介して、マスタ側
制御機器１のカード検出信号ＣＤｍが、通常の論理”
Ｈ”レベルから論理”Ｌ”レベルに反転し、ステップＳ
３でマスタ側制御機器１のＣＰＵがインタフェースカー
ド２Ａ有りと判定する。そして、制御信号２１１にＯＮ
制御信号が出力され、遅延回路２５により必要な遅延時
間を有したタイミングでスイッチングトランジスタ２６
がＯＮされ、ステップＳ７でスレーブ側制御機器３の検
出用であるライン２０８がアクティブ（論理”Ｌ”レベ
ル）になる。FIG. 2 is a flowchart showing the operation of the circuit of FIG. First, when the interface card 2A is mounted on the master-side control device 1 in step S1, the voltage detection circuit 24 detects and sets the voltage of the line 209 to which the power supply VCm from the master-side control device 1 is supplied in step S2. If it is higher than the voltage, the control signal 2
10, the switching circuit 23 connects the line 209 to the power supply line 201 of the interface card 2A. At the same time, the card detection signal CDm of the master-side control device 1 changes to a normal logic “
Invert from H level to logic “L” level, and step S
At 3, the CPU of the master-side control device 1 determines that the interface card 2A is present. Then, the control signal 211 is turned on.
A control signal is output, and the switching transistor 26 is output at a timing having a necessary delay time by the delay circuit 25.
Is turned on, and in step S7, the line 208 for detection of the slave-side control device 3 becomes active (logic "L" level).
【００２７】上記ライン２０９の電圧が設定電圧以下で
あれば、例えばマスタ側制御機器１が電源ＯＦＦの場合
は、ステップＳ４で電圧検出回路２４がスレーブ側制御
機器３からの電源ＶＣｓが接続されるライン２１３の電
圧を検出し、この電圧が設定電圧以上であれば、ステッ
プＳ６において、制御信号２１０により、切換回路２３
で内蔵バッテリ２７とインタフェースカード２Ａの電源
ライン２０１が接続されるが、制御信号２１１にはＯＮ
制御信号が出力されないので、スイッチングトランジス
タ２６はＯＦＦされ、ステップＳ８でライン２０８は非
アクティブ（レベルフローティング状態）になる。ま
た、ライン２１３の電圧が設定電圧以下であれば、ステ
ップＳ１５において、制御信号２１０により、切換回路
２３でインタフェースカード２Ａの電源ライン２０１に
は供給電源が接続されないようになっている。つまりこ
のときは、マスタ側及びスレーブ側制御機器１、３とも
電源ＯＦＦ状態なので、内蔵バッテリ２７の不要な消費
を防ぐことができるようにしている。上記の切換制御動
作の状態遷移をまとめると以下のようになる。If the voltage of the line 209 is equal to or lower than the set voltage, for example, if the power of the master control device 1 is OFF, the voltage detection circuit 24 connects the power supply VCs from the slave control device 3 in step S4. The voltage of the line 213 is detected, and if the voltage is equal to or higher than the set voltage, in step S6, the switching circuit 23
To connect the built-in battery 27 to the power supply line 201 of the interface card 2A.
Since no control signal is output, the switching transistor 26 is turned off, and the line 208 becomes inactive (level floating state) in step S8. If the voltage of the line 213 is equal to or lower than the set voltage, in step S15, the control circuit 210 prevents the switching circuit 23 from connecting the power supply to the power supply line 201 of the interface card 2A. In other words, at this time, since both the master-side and slave-side control devices 1 and 3 are powered off, unnecessary consumption of the built-in battery 27 can be prevented. The state transition of the above switching control operation is summarized as follows.
【００２８】[0028]
【表１】 [Table 1]
【００２９】そして、ステップＳ７の状態で、ステップ
Ｓ９において、本インタフェースカード２Ａをスレーブ
側制御機器３に装着すると、スレーブ制御機器３のカー
ド検出信号ＣＤｓがアクティブになっているライン２０
８を介して、論理”Ｌ”レベルになり、ステップＳ１０
でスレーブ側制御機器３のＣＰＵがインタフェースカー
ド２Ａ有りと判定し、ステップＳ１２でマスタ側制御機
器１とのデータ送受信モードのスタンバイ状態（マスタ
側からのリモート制御の待ち状態）になる。その後、マ
スタ側制御機器１のＣＰＵがデータ送受信モードに設定
されると、ステップＳ１３でマスタ側制御機器１とスレ
ーブ側制御機器１３間でデータ送受信システムがアクテ
ィブになる。When the interface card 2A is attached to the slave control device 3 in step S9 in the state of step S7, the line 20 on which the card detection signal CDs of the slave control device 3 is active is set.
8 to a logic "L" level, and a step S10
Then, the CPU of the slave-side control device 3 determines that the interface card 2A is present, and enters a data transmission / reception mode standby state (waiting state for remote control from the master side) with the master-side control device 1 in step S12. Thereafter, when the CPU of the master-side control device 1 is set to the data transmission / reception mode, the data transmission / reception system becomes active between the master-side control device 1 and the slave-side control device 13 in step S13.
【００３０】また、ステップＳ８の状態で、ステップＳ
９において、本インタフェースカード２Ａをスレーブ側
制御機器３に装着すると、ライン２０８が非アクティブ
（レベルフローティング状態）になっているため、スレ
ーブ側のカード検出信号ＣＤｓは論理”Ｌ”レベルにな
らず、ステップＳ１１でスレーブ側制御機器３のＣＰＵ
はインタフェースカード２Ａ無しと判定する。このと
き、インタフェースカード２Ａの電源が内蔵バッテリ２
７から供給されることにより、スレーブ側制御機器３と
のハード接続によるラッチアップ電流や不測の過電流等
の不適当な電流が電源ラインに流れることを防止するこ
とができ、カードの内部回路を保護することができる
（ステップＳ１４）。In the state of step S8, step S8
9, when the interface card 2A is attached to the slave-side control device 3, the line 208 is inactive (level floating state), so that the slave-side card detection signal CDs does not go to the logic "L" level, In step S11, the CPU of the slave-side control device 3
Determines that there is no interface card 2A. At this time, the power supply of the interface card 2A is
7, it is possible to prevent an inappropriate current such as a latch-up current or an unexpected overcurrent due to a hard connection with the slave-side control device 3 from flowing to the power supply line. It can be protected (step S14).
【００３１】図３は、電圧検出回路２４と切換回路２３
の具体的な回路例である。図３において、電圧検出回路
２４は電圧検出器２４−１、２４−２、インバータ回路
２４−３及びＮＯＲ回路２４−４より成る。そして、上
記電圧検出器２４−１はスレーブ側制御機器３からの電
源ＶＣｓが接続されたライン２１３の電圧を検出し、こ
の検出した電圧が設定電圧以上で有れば”Ｈ”レベルを
出力し、設定電圧以下で有れば”Ｌ”レベルを出力す
る。また、上記電圧検出器２４−２はマスタ側制御機器
１からの電源ＶＣｍが接続されたライン２０９の電圧を
検出し、この検出した電圧が設定電圧以上であれば”
Ｈ”レベルを出力し、設定電圧以下であれば”Ｌ”レベ
ルを出力する。上記電圧検出器２４−１の出力はインバ
ータ回路２４−３を介し、また、上記電圧検出器２４−
２からの制御信号２１１は直接ＮＯＲ回路２４−４の入
力端子に接続する。そして、上記ＮＯＲ回路２４−４よ
り上記電圧検出回路２４の出力として上記制御信号２１
０を導出する。また、上記制御信号２１１は、遅延回路
２５を介してスイッチングトランジスタ２６のベースに
供給する。FIG. 3 shows a voltage detection circuit 24 and a switching circuit 23.
3 is a specific circuit example. 3, the voltage detection circuit 24 includes voltage detectors 24-1 and 24-2, an inverter circuit 24-3, and a NOR circuit 24-4. The voltage detector 24-1 detects the voltage of the line 213 to which the power supply VCs from the slave-side control device 3 is connected, and outputs an "H" level if the detected voltage is equal to or higher than a set voltage. If the voltage is equal to or lower than the set voltage, an "L" level is output. Further, the voltage detector 24-2 detects the voltage of the line 209 to which the power supply VCm from the master-side control device 1 is connected, and if the detected voltage is equal to or higher than a set voltage,
The output of the voltage detector 24-1 is output through an inverter circuit 24-3, and the output of the voltage detector 24-1 is output if the voltage is lower than the set voltage.
2 is directly connected to the input terminal of the NOR circuit 24-4. The control signal 21 is output from the NOR circuit 24-4 as an output of the voltage detection circuit 24.
0 is derived. The control signal 211 is supplied to the base of the switching transistor 26 via the delay circuit 25.
【００３２】上記切換回路２３はスイッチングトランジ
スタ２３−１、２３−２、ダイオード２３−３及び抵抗
２３−４、２３−５より成り、上記スイッチングトラン
ジスタ２３−１のエミッタは接地し、ベースには上記Ｎ
ＯＲ回路２４−４の出力端子を接続し、コレクタは抵抗
２３−４を介してスイッチングトランジスタ２３−２の
ベースに接続する。スイッチングトランジスタ２３−２
のエミッタには、内蔵バッテリ２７を接続し、コレクタ
はインタフェースカード２Ａの電源ライン２０１に接続
し、エミッタ、ベース間には抵抗２３−５を接続する。
上記ダイオード２３−３はマスタ側制御機器１からの電
源ＶＣｍが供給される電源ライン２０９とインタフェー
スカード２Ａの上記電源ライン２０１間に設ける。The switching circuit 23 comprises switching transistors 23-1 and 23-2, diodes 23-3 and resistors 23-4 and 23-5. The emitter of the switching transistor 23-1 is grounded, and the base is connected to the base. N
The output terminal of the OR circuit 24-4 is connected, and the collector is connected to the base of the switching transistor 23-2 via the resistor 23-4. Switching transistor 23-2
The internal battery 27 is connected to the emitter, the collector is connected to the power supply line 201 of the interface card 2A, and the resistor 23-5 is connected between the emitter and the base.
The diode 23-3 is provided between the power supply line 209 to which the power supply VCm from the master-side control device 1 is supplied and the power supply line 201 of the interface card 2A.
【００３３】従って、マスタ側制御機器１からの電源Ｖ
Ｃｍが接続されたライン２０９の電圧が”Ｌ”レベルに
なり、スレーブ側制御機器３からの電源ＶＣｓが接続さ
れるライン２１３の電圧が”Ｈ”レベルになったときの
みＮＯＲ回路２４−４の出力は”Ｈ”レベルになり、ス
イッチングトランジスタ２３−１及び２３−２がＯＮし
て内蔵バッテリ２７の電圧が電源ライン２０１に供給さ
れ、マスタ側信号Ｉ／Ｏ回路２１とスレーブ側信号Ｉ／
Ｏ回路２２に電圧を供給して動作状態にする。そのた
め、マスタ側制御機器１からの電源供給がないときに、
スレーブ側制御機器３と接続状態になった場合でもＩＣ
等の回路素子を通してラッチアップ電流等の不適当な電
流が電源ライン２０１に流れるのを防止することができ
る。Therefore, the power supply V from the master-side control device 1
Only when the voltage of the line 209 connected to Cm becomes “L” level and the voltage of the line 213 connected to the power supply VCs from the slave side control device 3 becomes “H” level, the NOR circuit 24-4 The output becomes “H” level, the switching transistors 23-1 and 23-2 are turned on, the voltage of the built-in battery 27 is supplied to the power supply line 201, and the master side signal I / O circuit 21 and the slave side signal I / O
A voltage is supplied to the O circuit 22 to bring it into an operation state. Therefore, when power is not supplied from the master-side control device 1,
IC even when connected to slave-side control device 3
It is possible to prevent an inappropriate current such as a latch-up current from flowing to the power supply line 201 through a circuit element such as.
【００３４】[0034]
【発明の効果】本発明は以上のような構成であるので、
請求項１によると、第１のデータ端末装置と第２のデー
タ端末装置が信号インタフェース装置で機械的に接続さ
れ、且つ第１のデータ端末装置の電源がＯＦＦで第２の
データ端末装置の電源がＯＮであった場合、第１のデー
タ端末装置の電源が立ち上がっていなければ第２のデー
タ端末装置の接続検出機能をＯＮしない。つまり信号イ
ンタフェース装置が第２のデータ端末装置とは電気的に
接続状態にはならないようにするので、このような場合
において、第２のデータ端末装置が第１のデータ端末装
置からのデータ待ちや制御待ち等の不必要なデータ送受
信モードへの状態遷移を防ぐシステムを構成するのに用
いることができる。Since the present invention has the above-described structure,
According to claim 1, the first data terminal device and the second data terminal device are mechanically connected by a signal interface device, and the first data terminal device is turned off and the second data terminal device is turned off. Is ON, the connection detection function of the second data terminal is not turned on unless the power of the first data terminal is turned on. That is, since the signal interface device is not electrically connected to the second data terminal device, in such a case, the second data terminal device waits for data from the first data terminal device. The present invention can be used to configure a system for preventing a state transition to an unnecessary data transmission / reception mode such as waiting for control.
【００３５】また、請求項２によると、上記のような装
置接続状態において、新たに第１のデータ端末装置の電
源をＯＮした場合、まず、信号インタフェース装置への
電源供給が行われ、インタフェース手段が立ち上がり、
同時に、第２のデータ端末装置との接続検出回路を制御
しにいくが、このときに上記インタフェース手段の電源
立ち上がり期間分だけタイミングを遅延させて、上記接
続検出回路をアクティブにするので、インタフェース手
段が正常動作のできる状態に立ち上がってから、第２の
データ端末装置と信号インタフェース装置の接続検出及
び信号インタフェース装置有りの判定がなされるので、
誤動作することなしに、第２のデータ端末装置を第１の
データ端末装置とのデータ送受信モードに状態遷移させ
ることができる。According to the present invention, when the power of the first data terminal device is newly turned on in the above-described device connection state, first, power is supplied to the signal interface device, and Rises,
At the same time, the connection detection circuit for controlling the connection with the second data terminal apparatus is controlled. At this time, the timing is delayed by the power supply rising period of the interface means to activate the connection detection circuit. Since the connection of the second data terminal device and the signal interface device is detected and the presence of the signal interface device is determined after the device has started up to a state where normal operation is possible,
The state transition of the second data terminal device to the data transmission / reception mode with the first data terminal device can be performed without malfunction.
【００３６】また、請求項３によると、前記のような装
置接続状態において、第１のデータ端末装置の電源がＯ
ＦＦのままであると、信号インタフェース装置に内蔵し
たバッテリからインタフェース手段に電源を供給するよ
うにしているので、接続されている第２のデータ端末装
置から接続端子等を経て、信号インタフェース装置内の
インタフェース用ＩＣ等の回路構成素子（逆耐圧用ダイ
オード等）を通って、不適当な電流が信号インタフェー
ス装置の電源ラインから第１のデータ端末装置の電源ラ
インに流れるのを防止することができる。このように、
本発明は２つの独立したデータ端末装置間の信号インタ
フェース装置において、各々のデータ端末装置の電源の
ＯＮ／ＯＦＦ状態や各々のデータ端末装置の電源の立ち
上げシーケンスに支配されることなく、正常なインタフ
ェース機能を実現することができる。According to the third aspect, in the above-described device connection state, the power of the first data terminal device is turned off.
If the FF is left as it is, power is supplied to the interface means from a battery built in the signal interface apparatus. It is possible to prevent an inappropriate current from flowing from the power supply line of the signal interface device to the power supply line of the first data terminal device through a circuit component (such as a diode for reverse breakdown voltage) such as an interface IC. in this way,
The present invention relates to a signal interface device between two independent data terminal devices, which is not subject to the ON / OFF state of the power of each data terminal device and the power-on sequence of the power of each data terminal device, and can be operated normally. An interface function can be realized.
【００３７】また、請求項４によると、信号インタフェ
ース装置を介してマスタ側制御機器とスレーブ側制御機
器を機械的に接続してもマスタ側制御機器の電源がＯＮ
していないと接続検出手段によりスレーブ側制御機器と
信号インタフェース装置が電気的に接続されていないと
判断し、制御手段がマスタ側とスレーブ側の制御機器間
を電気的に接続しないようにするので、スレーブ側制御
機器がマスタ側制御機器からのデータ待ちや制御待ち等
の不必要なデータ送受信モードへの状態遷移を防ぐこと
ができる。According to the present invention, the power supply of the master-side control device is turned on even if the master-side control device and the slave-side control device are mechanically connected via the signal interface device.
Otherwise, the connection detecting means determines that the slave-side control device and the signal interface device are not electrically connected, and the control means prevents the master-side and slave-side control devices from being electrically connected. In addition, it is possible to prevent the slave-side control device from transitioning to an unnecessary data transmission / reception mode such as waiting for data from the master-side control device or waiting for control.
【００３８】また、請求項５によると、データ端末装置
は、上記の信号インタフェース装置を内蔵するのでコン
パクトな構成になり、データ転送制御システムとして接
続する場合の接続が簡単になる。According to the fifth aspect of the present invention, the data terminal device has a compact structure since the above-mentioned signal interface device is built in, and the connection when connecting as a data transfer control system is simplified.
【図１】 本発明の一実施形態の回路構成を示すブロッ
ク図。FIG. 1 is a block diagram showing a circuit configuration according to an embodiment of the present invention.
【図２】 本発明の一実施形態の動作説明に用いるフロ
ーチャートである。FIG. 2 is a flowchart used to describe the operation of the embodiment of the present invention.
【図３】 本発明の要部の回路構成のブロック図であ
る。FIG. 3 is a block diagram of a circuit configuration of a main part of the present invention.
【図４】 従来例の回路構成のブロック図である。FIG. 4 is a block diagram of a circuit configuration of a conventional example.
１…マスタ側制御機器 ２Ａ…信号インタフェース装置 ３…スレーブ側制御機器 ２１…マスタ側信号Ｉ／Ｏ回路 ２２…スレーブ側信号Ｉ／Ｏ回路 ２３…切換回路 ２４…電圧検出回路 ２４−１、２４−２…電圧検出器 ２４−３…インバータ回路 ２４−４…ＮＯＲ回路 ２５…遅延回路 ２６、２３−１、２３−２…スイッチングトランジスタ ２７…内蔵バッテリ ２０１、２０９…電源ライン ２１０、２１１、２１２…制御信号 ＶＣｍ…マスタ側電源 ＶＣｓ…スレーブ側電源 ＣＥｍ…マスタ側のカードイネーブル信号 ＣＥｓ…スレーブ側のカードイネーブル信号 ＭＳＩＧ…マスタ側入出力信号群 ＳＳＩＧ…スレーブ側入出力信号群 ＣＤｍ…マスタ側カード検出信号 ＣＤｓ…スレーブ側カード検出信号 DESCRIPTION OF SYMBOLS 1 ... Master side control equipment 2A ... Signal interface device 3 ... Slave side control equipment 21 ... Master side signal I / O circuit 22 ... Slave side signal I / O circuit 23 ... Switching circuit 24 ... Voltage detection circuit 24-1-24 2. Voltage detector 24-3 Inverter circuit 24-4 NOR circuit 25 Delay circuit 26, 23-1, 23-2 Switching transistor 27 Built-in battery 201, 209 Power supply line 210, 211, 212 Control Signal VCm: Master side power supply VCs: Slave side power supply CEm: Master side card enable signal CEs: Slave side card enable signal MSIG: Master side input / output signal group SSIG: Slave side input / output signal group CDm: Master side card detection signal CDs: slave card detection signal
Claims (5)
間に接続され、データ信号の送受信や制御信号の送受信
を中継して行う信号インタフェース装置において、第１
のデータ端末装置からの電源の供給を受ける電源供給手
段と、第１のデータ端末装置の電源電圧を検出する電源
電圧検出手段と、第１のデータ端末装置との接続を検出
する第１の接続検出手段と、第１のデータ端末装置との
信号の接／断を行う第１のインタフェース手段と、上記
電源電圧検出手段の出力により動作制御される第２のデ
ータ端末装置との接続を検出する第２の接続検出手段
と、第２のデータ端末装置との信号の接／断を行う第２
のインタフェース手段とを備え、上記第２の接続検出手
段は、上記電源電圧検出手段の検出結果に基づいて電源
電圧有りと判定されたときに動作アクティブになり、こ
の場合に第２の接続検出手段により第２のデータ端末装
置との接続を検出すると、第１及び第２の端末装置間の
信号の中継インタフェース機能をアクティブにする制御
手段を設けたことを特徴とする信号インタフェース装
置。A signal interface device connected between independent first and second data terminal devices for relaying transmission / reception of a data signal and transmission / reception of a control signal.
Power supply means for receiving power supply from the first data terminal device, power supply voltage detecting means for detecting a power supply voltage of the first data terminal device, and first connection for detecting connection with the first data terminal device Detecting means for detecting a connection between the detecting means, the first interface means for connecting / disconnecting signals to / from the first data terminal apparatus, and the second data terminal apparatus whose operation is controlled by the output of the power supply voltage detecting means; A second connection detecting means for connecting / disconnecting a signal to / from a second data terminal device;
The second connection detecting means is activated when it is determined that there is a power supply voltage based on the detection result of the power supply voltage detecting means. In this case, the second connection detecting means A signal interface device provided with control means for activating a relay interface function of a signal between the first and second terminal devices when detecting connection with the second data terminal device.
制御される第２の接続検出手段の動作制御信号を電源立
ち上がり期間に関連して遅延させる遅延手段を設けたこ
とを特徴とする請求項１記載の信号インタフェース装
置。2. A delay means for delaying an operation control signal of a second connection detection means, the operation of which is controlled by an output of the power supply voltage detection means, in relation to a power supply rising period. A signal interface device as described.
検出する電源電圧検出手段と、補助電源としてのバッテ
リ手段と、上記第１のデータ端末装置からの電源供給と
上記バッテリ手段からの電源供給を切り換える電源切換
手段とを備え、上記電源電圧検出手段により上記第１の
データ端末装置からの電源供給が遮断されていることを
検出したとき、電源ラインへの電源供給を上記第１のデ
ータ端末装置からの電源供給より上記バッテリ手段から
の電源供給に切り換えるように上記電源切換手段を制御
する制御手段を設けたことを特徴とする請求項１又は２
記載の信号インタフェース装置。3. A power supply voltage detecting means for detecting a power supply voltage of the first data terminal device, a battery means as an auxiliary power supply, a power supply from the first data terminal device and a power supply from the battery means. Power supply switching means for switching the supply, and when the power supply voltage detection means detects that the power supply from the first data terminal device is cut off, the power supply to the power supply line is switched to the first data terminal. 3. A control means for controlling said power switching means so as to switch from power supply from a terminal device to power supply from said battery means.
A signal interface device as described.
ェース装置により第１と第２のデータ端末装置間の信号
の授受を行うデータ転送制御システムにおいて、上記第
１のデータ端末装置をマスタ側制御機器とし、第２のデ
ータ端末装置をスレーブ側制御機器として、機械的に上
記マスタ側とスレーブ側の制御機器を上記信号インタフ
ェース装置を介して接続したとき、マスタ側制御機器の
電源がＯＮしていない状態では、上記スレーブ側制御機
器と上記信号インタフェース装置とは電気的に接続され
ていないと判断する接続検出手段を設け、該接続検出手
段でスレーブ側制御機器と信号インタフェース装置が電
気的に接続されていないと判断したとき、マスタ側とス
レーブ側の両制御機器間を電気的に接続しないように制
御する制御手段をスレーブ側制御機器に設けたことを特
徴とするデータ転送制御システム。4. A data transfer control system for exchanging signals between a first data terminal and a second data terminal by the signal interface device according to claim 1, wherein the first data terminal is a master side. When the control device on the master side and the control device on the slave side are mechanically connected via the signal interface device as the control device and the second data terminal device as the slave side control device, the power supply of the master side control device is turned on. When the slave control device and the signal interface device are not electrically connected to each other, the connection detection device determines that the slave control device and the signal interface device are not electrically connected. When it is determined that the connection is not established, the control means for controlling not to electrically connect both the master and slave control devices is switched. A data transfer control system provided in a slave control device.
ェース装置を内蔵させたことを特徴とするデータ端末装
置。5. A data terminal device incorporating the signal interface device according to claim 1, 2 or 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11128354A JP2000322162A (en) | 1999-05-10 | 1999-05-10 | Signal interface device, data tansfer control system using the signal interface device and data terminal equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11128354A JP2000322162A (en) | 1999-05-10 | 1999-05-10 | Signal interface device, data tansfer control system using the signal interface device and data terminal equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000322162A true JP2000322162A (en) | 2000-11-24 |
Family
ID=14982756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11128354A Pending JP2000322162A (en) | 1999-05-10 | 1999-05-10 | Signal interface device, data tansfer control system using the signal interface device and data terminal equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000322162A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009123177A (en) * | 2007-11-11 | 2009-06-04 | E-Gensolution Co Ltd | Battery backup unit |
-
1999
- 1999-05-10 JP JP11128354A patent/JP2000322162A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009123177A (en) * | 2007-11-11 | 2009-06-04 | E-Gensolution Co Ltd | Battery backup unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5638289A (en) | Method and apparatus allowing hot replacement of circuit boards | |
| JP3698439B2 (en) | Circuit having a data communication bus | |
| KR100775992B1 (en) | Device operable as a host | |
| EP0620664B1 (en) | Local area network system | |
| KR970068366A (en) | Bus-network operation of electronic devices with microcontrollers | |
| EP1552372B1 (en) | Bus controlled power switch | |
| CN110785327B (en) | Vehicle control device | |
| WO2019184363A1 (en) | Power supply system for reducing power consumption and electronic device | |
| US20040243861A1 (en) | Communication device | |
| US20040015733A1 (en) | Power management apparatus, power management method, and power management system | |
| US9705323B2 (en) | Power supply system and power control circuit thereof | |
| JP2000322162A (en) | Signal interface device, data tansfer control system using the signal interface device and data terminal equipment | |
| JP2680944B2 (en) | Signal holding circuit | |
| US6833732B2 (en) | Output signal circuit capable of automatically detecting polarity | |
| JP3281009B2 (en) | Multiplex transmission equipment | |
| CN110943527B (en) | Power supply device | |
| US7107465B1 (en) | PCI bus interface circuit for supplying either a main supply voltage or an auxiliary voltage to a PCI plug-in-card | |
| JP2737435B2 (en) | Device with overcurrent detection circuit | |
| CN211790718U (en) | USB overcurrent protection circuit | |
| JP2731270B2 (en) | Network controller | |
| US20240051414A1 (en) | Power converter control in an isolated power domain | |
| WO2011026270A1 (en) | Power-down protection method and system, power controller for the communication device | |
| JPH06232349A (en) | Semiconductor integrated circuit | |
| JPS5836197Y2 (en) | Package power supply circuit | |
| JPH08205400A (en) | Power supply circuit for electronic apparatus |