JP2000322031A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP2000322031A
JP2000322031A JP11128063A JP12806399A JP2000322031A JP 2000322031 A JP2000322031 A JP 2000322031A JP 11128063 A JP11128063 A JP 11128063A JP 12806399 A JP12806399 A JP 12806399A JP 2000322031 A JP2000322031 A JP 2000322031A
Authority
JP
Japan
Prior art keywords
voltage
liquid crystal
display data
common
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11128063A
Other languages
English (en)
Inventor
Sumihisa Oishi
純久 大石
Tsutomu Furuhashi
勉 古橋
Kikuo Ono
記久雄 小野
Norio Manba
則夫 萬場
Masaaki Kitajima
雅明 北島
Hiroyuki Nitta
博幸 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11128063A priority Critical patent/JP2000322031A/ja
Publication of JP2000322031A publication Critical patent/JP2000322031A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】従来のTFT液晶表示装置においては、TFT
のゲートオフ時に依存したソース電極の降下電圧値ΔV
sが表示データに依存して変化するため、一水平ライン
分の階調電圧の平均値がコモン電圧から離れた場合、フ
レーム毎に液晶層に印加される電圧値の変化に従い、透
過光量が変わるため、これがフリッカとなって観測さ
れ、表示品質が著しく劣化する原因となっていた。 【解決手段】階調電圧の平均値が正負何れの極性に変動
するかを表示データに基づき判別する回路を有する。こ
の回路に基づき階調電圧の平均値が正極性側に変動する
場合にはコモン電圧を高くし、負極性側に変動する場合
にはコモン電圧を低くする。以上の動作によって液晶層
に印加される電圧値を略一定とすることができ、フリッ
カを抑えることが可能となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はアクティブマトリッ
クス型液晶表示装置に係わり、特にコモン電極に対して
隣接する画素部の極性を逆極性とするドット反転駆動方
法において表示パターンに依存して発生するフリッカを
減少させ、これによって良好な画質を得ることのできる
液晶表示装置を提供することを目的とする。
【0002】
【従来の技術】従来のアクティブマトリックス型液晶表
示装置のうち、各画素の液晶セルにTFT(Thin
Firm Trangistor)を配置し、これを用
いて液晶駆動電圧を保持するTFT液晶表示装置の駆動
方法として、液晶表示パネルのコモン電極に対しては一
定の電圧レベルを与え、ソース電極に対しては隣接する
画素毎に正極性の電圧と負極性の電圧を印加する方法が
提案されており、以下この駆動方法をドット反転駆動方
法と呼ぶ。ドット反転駆動方法の例としては特開昭61
―29894に開示されている方法があり、図16〜2
0を用いてこの従来例を説明する。
【0003】図16はドット反転駆動方法を用いた液晶
表示装置のブロック図である。1601はTFT液晶表
示パネルであり、TFT液晶表示パネル1601はR
(赤)G(緑)B(青)の三色の光を透過する画素部を
1ピクセルとしてなり、これをマトリックス状に配置す
ることで構成されている。
【0004】1602は外部から入力される表示データ
及び制御信号、1603はTFTコントローラであり、
表示データ及び制御信号1602の表示タイミングをT
FT液晶表示パネル1601に適したタイミングに変換
することで、ドレイン電極制御信号1604、ゲート電
極制御信号1605を生成する。1606は外部から入
力される基準電圧、1607は基準電圧1606に基づ
きドレイン電極駆動回路基準電圧1608、ゲート電極
駆動回路基準電圧1609、コモン電極基準電圧161
0を生成する電源回路である。
【0005】1611はドレイン電極駆動回路であり、
ドレイン電極制御信号1604とドレイン電極駆動回路
基準電圧1608に基づき、階調電圧Vdを生成し、T
FT液晶表示パネル1601のドレイン線1612に転
送する。1613はゲート電極駆動回路であり、ゲート
電極制御信号1605とゲート電極駆動回路基準電圧1
609に基づき、ゲート駆動電圧Vgを生成し、ゲート
線1614に転送する。1615はコモン電極基準電圧
1610を増幅するコモン電圧生成回路、1616は増
幅されたコモン電圧Vcomが転送されるTFT液晶パ
ネル1601のコモン電極である。
【0006】図17はTFT液晶表示パネル1601の
画素部のモデル図である。1701はTFTであり、ゲ
ート線1614にゲートオン電圧Vgonが印加される
と、TFTはオン状態となり、ドレイン線1612の電
圧Vdがソース電極に印加され、ゲートオフ電圧Vgo
ffが印加されるとTFTはオフ状態となり、ソース電
極の電荷を保持する。1702はTFTのソース電極と
コモン電極の間に液晶層が挟持された液晶容量Clc
d、1703はソース電極と1ライン上のゲート線の間
で構成された保持容量Caddであり、後述するように
ゲートオフ時の液晶容量間における電圧変動を減少させ
る役目を有する。1704はドレイン・ソース間寄生容
量Cds、1705はゲート・ソース間寄生容量Cgs
である。
【0007】図18はTFT液晶表示パネル1601に
印加されるドレイン電圧Vd、ゲート電圧Vg、コモン
電圧Vcom、及びソース電圧Vsのタイミングを示す
図であり、ドット反転駆動方法においては、コモン電圧
Vcomを一定とし、各ドットに対するドレイン電圧V
dは、出力タイミング信号によって決定されるドレイン
電圧の出力タイミングにおける極性信号がハイレベルで
あるときは、奇数番目のドレイン電極に対しては(図1
8に示すように)Vcomに対して正極性の電圧を印加
し、ロウレベルであるときは、負極性の電圧を印加す
る。さらに各ドットに与える電圧の極性は液晶材料の劣
化を防ぐためにフレーム毎に正極性と負極性を交互に印
加する。
【0008】図19は液晶パネルから見たフレーム毎の
極性を示す図であり、あるドットに着目すると、そのド
ットが正極性である場合、その周囲のドットは何れも負
極性となり、負極性である場合は、逆に何れのドットも
正極性となる。
【0009】図20はTFT液晶表示パネルにおける階
調電圧―輝度特性を示す図であり、図中―V63、―V
62、……、―V1、―V0は64レベルからなる負極
性の階調電圧Vdを示し、+V0、+V1、……、+V
62、+V63も同様に64レベルからなる正極性の階
調電圧Vdを示している。また、同じ添字である階調電
圧は同じ表示データに基づき電圧の極性のみが異なる電
圧であることを意味する。
【0010】以上の図面に従い、従来例のドット反転駆
動方法の動作について詳細に説明する。図16において
図説しない外部システムから入力される表示データ及び
制御信号1602は、TFTコントローラ1603によ
ってドレイン電極駆動回路1611に対してはドレイン
電極制御信号1604を生成し、ゲート電極駆動回路1
613に対してはゲート電極制御信号1605を生成す
る。ドレイン電極駆動回路1611はドレイン電極制御
信号1604に基づき、転送されてくる表示データ並び
にデータ転送信号を用いて、一水平走査期間分の表示デ
ータを順次取り込み、一水平ライン分の表示データの取
り込みが完了すると、取り込んだ一水平ライン分の表示
データに対応した階調電圧Vdを出力タイミング信号に
よってドレイン電極1612に出力する。ここで階調電
圧Vdの極性は極性信号によって決定され、極性信号が
ハイレベルであるときは、奇数番目のドレイン電極に対
して正極性の電圧を印加し、ロウレベルであるときは負
極性の電圧を印加する。この階調電圧Vdの出力期間は
図18に示すように一水平走査期間中出力を続ける。同
時にドレイン電極駆動回路1612は転送されてくる次
ラインの表示データの取り込みを順次行い、全ての表示
データの取り込みが完了すると出力タイミング信号によ
って再度取り込まれた表示データに応じた階調電圧をド
レイン電極1614に出力する。またゲート電極駆動回
路1613はゲート電極制御信号1613に基づき、出
力のなされている一水平ラインのTFTのゲート電圧を
Vgonとすることでオン状態とし、TFTのソース電
極の電圧値Vsをドレイン電圧Vdの電圧レベルに到達
させる。ソース電圧VsがVdの電位に到達するとゲー
ト電圧をVgoffとすることで、ソース電極の電位を
保持する。ここでTFTをオフするためにゲート電圧V
gがVgonからVgoffに変化すると、それに伴い
液晶容量1702のソース電極側の電荷がゲート・ソー
ス間寄生容量1704に移動する。これによって、図1
8に示すようにソース電極の電位がΔVsだけ低下し、
ソース電極の保持電圧Vs=Vd―ΔVsとなる。
【0011】これに対して間に液晶層を介して対向する
コモン電極の電圧は図18に示すように一定の電圧をと
る。そこでドット反転駆動方法では同じ表示データで極
性の異なるドレイン電圧の平均値からΔVsだけ低下し
た値をコモン電圧Vcomとすることで、液晶容量間に
Vs―Vcomの電位差が生じる。以上のような動作に
基づき液晶容量間に生じた電位差によって液晶層の透過
光量が変化することで図20に示すように輝度が変化
し、階調表示を行う。
【0012】ここでドレイン電極駆動回路1611から
出力されるドレイン電圧Vdの極性は極性信号によって
決定されるが、図19に示す様にドット反転駆動方法に
おいては一水平走査期間においては奇数番目と偶数番目
の出力電圧の極性は逆極性となり、各ドットの極性もま
たフレーム毎に逆極性となるように駆動する。
【0013】
【発明が解決しようとする課題】上記のドット反転駆動
方法においては特定のパターンを表示した場合、画面全
体がちらついて見えるフリッカと呼ばれる現象が発生す
るとの課題があった。以下図17、18及び図21、2
2を用いてこの課題の発生原因について説明する。
【0014】図21はドット反転駆動方法においてフリ
ッカの発生しやすい表示パターンを示すものであり、R
GB3色のうち、RとBに対しては表示オフとし、Gに
対しては縦横いずれも1ドット毎に表示オンとしたもの
であり、結果として表示パターンは緑(G)と黒の市松
表示となる。以下この表示パターンをキャンセルパター
ンと呼ぶ。
【0015】図22は図20で示した階調電圧―輝度特
性の変動を強調して記述したものであり、実線表示が実
際の階調―輝度特性、網線表示が図20で示した階調電
圧―輝度特性である。
【0016】初めに階調電圧―輝度特性が図22のよう
になる原因について説明する。従来の技術において説明
したように、TFTをオフするためにゲート電圧をVg
offとすることで、ソース電極の電荷が移動し、電圧
が低下するが、この降下電圧ΔVsは極性や階調電圧に
応じて変化する。すなわち、ΔVsは、1993年発行
のテレビジョン学会誌Vol.47,No.5,pp.
649〜655に記載されている鈴木他の論文”TFT
−LCDにおける分割露境界線の視認性に関する理論的
考察”によれば、ΔVsは、次式で近似できるとしてい
る。
【0017】ΔVs=(Vgon−Vgoff)×Cg
s/(Clcd+Cadd+Cgs) ここで、Clcdはソース電圧Vsに依存して変化し、
Vsが低いときは小さくなる。従ってVsが低いときほ
どΔVsは大きくなるため、階調電圧―輝度特性は図2
2に示すように正極性と負極性で非対称な特性となる。
【0018】従ってコモン電圧Vcomを何れかの階調
電圧に合わせた場合、他の階調電圧においては非対称と
なる。しかしながら、通常の表示パターンにおいてはこ
のような階調電圧―輝度特性においてもフリッカは発生
しにくい。この理由としては、慨して隣接するドットの
階調電圧は同程度の値となるために、1フレーム期間に
おける階調電圧の平均値はほぼコモン電圧と等しくなる
ため、全画素のΔVsの平均値をΔVs(rms)とお
くと、ある画素部におけるΔVsがΔVs(rms)よ
りも大きい場合、隣接する画素部におけるΔVsはΔV
s(rms)よりも小さくなり、全体としてはバランス
がとれることとなる。
【0019】しかしながら図21で示したキャンセルパ
ターンにおいては1フレーム期間の階調電圧の平均値
は、奇数フレームでは正極性側に片寄り、偶数フレーム
では負極性側に片寄る。この結果、ΔVs(rms)は
奇数フレームでは通常の表示よりも低くなり、偶数フレ
ームでは通常の表示よりも高くなる。従って画面全体の
ΔVs(rms)がフレーム毎に変化しているため、フ
レーム毎に輝度が変化し、人間の目には画面全体がちら
ついて見えることとなる。特に近年は液晶表示装置の低
消費電力化のため、階調電圧の低電圧化が進められてお
り、これによって階調電圧―輝度特性における傾きが急
峻となる傾向にあるため、フリッカが発生しやすくなっ
ている。
【0020】
【課題を解決するための手段】前記課題を解決するため
に、本発明における液晶パネルの駆動方法はコモン電圧
として複数の電圧を設定しておくと共に、一水平ライン
分のドレイン電圧の平均値に基づきコモン電圧を変動さ
せて駆動するものである。
【0021】一水平ライン分のドレイン電圧の正極性と
負極性の電圧の平均値が略コモン電圧と等しい場合に設
定するコモン電圧VcomをVcomaとする。これに
対して例えば図21で示したようにドレイン電圧の平均
値が一方に片寄ることによってフリッカの発生する表示
パターンでは、ドレイン電圧の平均値が正極性側にある
場合は、Vcomaよりも高電圧側にコモン電圧を設定
し、逆に平均値が負極性側にある場合は、Vcomaよ
りも低電圧側にコモン電圧を設定する。
【0022】このように設定することによってフレーム
毎のΔVsの片寄りを減らすことが可能となりフリッカ
を防止することが可能となる。
【0023】以上の方法を実現するために、本発明にお
いては、一水平ライン分の表示データに対して、出力端
子毎のドレイン電圧を決定する極性信号に基づき有効ビ
ットを計数する手段を有する。具体的には極性信号に基
づき、正極性の電圧を出力する表示データが基準値より
も大なるときは、カウントアップを行い、逆に負極性の
電圧を出力する表示データが基準値よりも小なるときは
カウントダウンを行う。
【0024】以上のようにしてカウントされた計数値が
一定の基準値よりも正側にあるときはカウントしたドレ
イン電圧が正側に片寄ることを意味するため、コモン電
圧を高く設定する。逆に計数値が一定の基準値よりも負
側にあるときはカウントしたドレイン電圧が負側に片寄
ることを意味するため、コモン電圧を低く設定する。
【0025】このときコモン電圧の設定値は極性の片寄
りの程度や液晶表示パネルの特性等に応じて必要ならば
3レベル以上有することも可能である。
【0026】また、本発明は以下の通りも表現できる。
各画素部にスイッチング素子と液晶をマトリックス状に
配列したアクティブマトリックス型液晶表示パネルと、
表示データを入力し、入力した表示データに応じた階調
電圧を生成し、これを該表示データの対応する水平方向
の前記画素部に印加するドレイン電極駆動回路と、上記
垂直方向に配列する画素部のうち何れかを順次選択し、
選択している画素部に対しては選択電圧を印加し、選択
していない画素部に対しては非選択電圧を印加するゲー
ト電極駆動回路とを具備し、前記液晶表示パネルの前記
各画素部で共通のコモン電極を有し、前記画素部の前記
スイッチング素子に、前記ゲート電極駆動回路から出力
する選択電圧が印加されると、前記ドレイン電極駆動回
路の生成する階調電圧を前記液晶に印加し、前記コモン
電極に対する前記階調電圧の実効電圧値で表示輝度を制
御する液晶表示装置において、前記ドレイン電極駆動回
路に入力する表示データのデータ量を極性毎に検出する
回路と、前記極性毎に検出した表示データ量に従い、前
記コモン電極に印加するコモン電圧を選択する選択回路
を有するものである。
【0027】また、上記の液晶表示装置において、上記
極性毎の表示データ量を検出する回路は、一水平走査期
間毎に表示データの有効上位ビットを計数して出力する
ものである。
【0028】また、上記コモン電圧を選択する選択回路
は、前記極性毎に検出した表示データ量から、正極性側
のデータ量が負極性側のデータ量よりも大なるときは、
高電位側のコモン電圧を選択し、負極性側のデータ量が
正極性側のデータ量よりも大なるときは、低電位側のコ
モン電圧を選択するものである。
【0029】また、互いに交差するn本のゲート線と、
m本のドレイン線とその交点にn行m列に配列されたア
クティブ素子と、コモン電極と、アクティブ素子のソー
ス電極とコモン電極の間に挟持された液晶層で構成さ
れ、m本のドレイン線に対しては表示データに応じたド
レイン電圧を印加し、ゲート線に対してはn本中1本を
選択することで、コモン電極とソース電極の間に差電圧
を生じ、この差電圧に応じて液晶層の透過率を変化させ
るアクティブマトリックス型液晶表示パネルにおいて、
コモン電極に対するソース電極の極性をフレーム毎に反
転させ、各ソース電極の極性は隣接するソース電極と逆
極性となる電圧を印加すると共に、コモン電極の電圧値
は選択したゲート線の表示データに応じて決定するもの
である。
【0030】また、各画素部にスイッチング素子と液晶
をマトリックス状に配列したアクティブマトリックス型
液晶表示パネルと、表示データを入力し、入力した表示
データに応じた階調電圧を生成し、これを該表示データ
の対応する水平方向の前記画素部に印加するドレイン電
極駆動回路と、上記垂直方向に配列する画素部のうち何
れかを順次選択し、選択している画素部に対しては選択
電圧を印加し、選択していない画素部に対しては非選択
電圧を印加するゲート電極駆動回路とを具備し、前記液
晶は一方に前記各画素部で共通のコモン電極を有し、前
記画素部の前記スイッチング素子に、前記ゲート電極駆
動回路から出力する選択電圧が印加されると、前記ドレ
イン電極駆動回路の生成する階調電圧を前記液晶に印加
し、前記コモン電極に対する前記階調電圧の実効電圧値
で表示輝度を制御する液晶表示装置において、前記入力
する表示データのデータ量を検出する回路と、前記検出
した表示データ量に応じて、前記コモン電極に印加する
電圧値に補正電圧を加算/減算する電源回路を有するも
のである。
【0031】また、上記検出した表示データに応じて、
前記コモン電極に印加するコモン電極電圧値に補正電圧
を加算/減算制御する電源回路は、デジタル/アナログ
変換回路と、アナログ加算回路若くはアナログ減算回路
とから構成してあるものである。
【0032】また、各画素部にスイッチング素子と液晶
をマトリックス状に配列したアクティブマトリックス型
液晶表示パネルと、表示データを入力し、入力した表示
データに応じた階調電圧を生成し、これを該表示データ
の対応する水平方向の前記画素部に印加するドレイン電
極駆動回路と、上記垂直方向に配列する画素部のうち何
れかを順次選択し、選択している画素部に対しては選択
電圧を印加し、選択していない画素部に対しては非選択
電圧を印加するゲート電極駆動回路とを具備し、前記液
晶は一方に前記各画素部で共通のコモン電極を有し、前
記画素部の前記スイッチング素子に、前記ゲート電極駆
動回路から出力する選択電圧が印加されると、前記ドレ
イン電極駆動回路の生成する階調電圧を前記液晶に印加
し、前記コモン電極に対する前記階調電圧の実効電圧値
で表示輝度を制御する液晶ディスプレイにおいて、前記
入力する表示データのデータ量を検出する回路と、前記
検出した表示データ量に応じて、前記階調電圧を生成す
る電源回路を有するものである。
【0033】また、上記階調電圧を生成する電源回路
は、表示データに基づき生成される階調電圧の平均値が
コモン電圧よりも高い場合においては低電位となる電圧
を選択し、低い場合においては高電位となる電圧を選択
するものである。
【0034】また、前記階調電圧を生成する電源回路と
前記ドレイン電極駆動回路を一つのチップ上に一体化し
て形成したものである。
【0035】
【発明の実施の形態】以下、本発明における第一の実施
例について図1〜図8を用いて説明する。図1は本発明
の液晶表示装置の構成を示すブロック図である。101
はTFT液晶表示パネルであり、本実施例においては1
024×3(RGB)×768の画素数で構成されてい
るものとする。
【0036】102は外部から入力される表示データ及
び制御信号であり、ここで表示データはRGB各6ビッ
ト合計18ビットで構成されるものとする。
【0037】103はTFTコントローラであり、表示
データ及び制御信号101の表示タイミングをTFT液
晶表示パネル101に適したタイミングに変換すること
で、ドレイン電極制御信号104、ゲート電極制御信号
105を生成する。106は外部から入力される基準電
圧、107は基準電圧106に基づきドレイン電極駆動
回路基準電圧108、ゲート電極駆動回路基準電圧10
9、コモン電極基準電圧110を生成する電源回路であ
る。111はドレイン電極駆動回路であり、ドレイン電
極制御信号104とドレイン電極駆動回路基準電圧10
8に基づき、液晶駆動電圧Vdを生成し、液晶表示パネ
ル101のドレイン線112に出力する。113はゲー
ト電極駆動回路であり、ゲート電極制御信号105とゲ
ート電極駆動回路基準電圧109に基づき、ゲート駆動
電圧Vgを生成し、TFT液晶表示パネル101のゲー
ト電極114に出力する。115は選択信号生成回路で
あり、ドレイン電極制御信号104に対して後述する演
算を行い、コモン電圧選択信号116を生成する。11
7はコモン電圧生成回路であり、コモン電圧選択信号1
16とコモン電極基準電圧110に基づき、コモン電極
電圧Vcomを生成し、TFT液晶表示パネル101の
コモン電極118に出力する。
【0038】ここで、TFT液晶表示パネル101は図
1において左側からR、G、Bの順で画素が構成され、
表示データはこのRGB3画素分の表示データが同時に
ドレイン電極駆動回路111に転送され、各表示データ
は10進表記で”00”のときは表示オフを、”63”
のときは表示オンを意味することとする。
【0039】図2は図1で示したドレイン電極制御信号
104を示す図である。ドレイン電極制御信号104は
出力タイミング信号(CL1)、データ転送信号(CL
2)、極性信号(M)、及び各々6ビットからなるR表
示データ(DR0〜DR5)、G表示データ(DG0〜
DG5)、B表示データ(DB0〜DB5)によって構
成されている。ドレイン電極駆動回路111はCL1の
立ち上がりに同期して出力電圧を決定するが、この立ち
上がりにおける極性信号Mがハイレベルであるとき、奇
数側出力端子から正極性のドレイン電圧を出力し、偶数
端子から負極性のドレイン電圧を出力し、逆に極性信号
Mがロウレベルであるときは、奇数側出力端子から負極
性のドレイン電圧を出力し、偶数端子から正極性のドレ
イン電圧を出力するものとする。
【0040】図3は選択信号生成回路115の構成の一
例を示すブロック図である。301はラッチ回路、30
2、304は反転回路、303は論理積回路、305〜
307はアップ/ダウンカウンタ、308は後述する演
算を行う演算回路である。アップ/ダウンカウンタ30
5〜307は各々クロック入力端子、イネーブル入力端
子、アップ/ダウン切り替え端子及びリセット端子を有
し、イネーブル入力端子がハイレベルの時のみ入力した
クロックの立ち上がりにおいて、アップ/ダウン切り替
え端子がハイレベルの時はカウントアップを、ロウレベ
ルの時はカウントダウンを行い、各々の計数結果をCo
untR、CountG、CountBとして演算回路
308に転送する。演算回路308はアップ/ダウンカ
ウンタ305〜307で計数した計数値に従い、図4に
示す演算を行い、コモン電圧選択信号116を出力す
る。
【0041】図4は演算回路308の入出力関係の一例
を示す表であり、アップ/ダウンカウンタ305〜30
7からの各出力の合計値CountR+CountG+
CountBに応じて7値からなるコモン電圧選択信号
116を生成する。
【0042】図5はコモン電圧生成回路の構成を示す図
であり、501、502は可変抵抗であり、これらの抵
抗分割によって電圧レベルVcom0、Vcom6を生
成する。503は6個の抵抗からなる抵抗群であり、こ
れらの抵抗によって電圧レベルVcom0、Vcom6
をさらに抵抗分割し、Vcom1〜Vcom5を生成す
る。504はマルチプレクサであり、マルチプレクサ5
04はコモン電圧選択信号116に応じてVcom0〜
Vcom6から図6に示すように1レベルの電圧を選択
し、出力する。505はボルテージフォロワ、506は
電流ブースト回路であり、何れもマルチプレクサ504
で選択された電圧レベルの駆動能力を高め、安定化を図
っている。
【0043】図6は前述したようにマルチプレクサ50
4の入出力関係を示す表であり、例えばコモン電圧選択
信号116が”3”であるときは、Vcom3を選択す
ることを意味する。
【0044】図7は図21で示したキャンセルパターン
に対する本実施例のタイミング関係を示す図である。こ
こでFLMは1フレームのスタートタイミングを意味す
る信号である。
【0045】図8は本実施例におけるキャンセルパター
ンの奇数端子出力におけるドレイン電圧Vd、ゲート電
圧Vg、コモン電圧Vcomのタイミングを示す図であ
る。
【0046】以上の図面に基づき、第一の実施例の詳細
な動作について説明する。
【0047】図1において図説しない外部システムから
入力される表示データ及び制御信号102は、TFTコ
ントローラ103によってドレイン電極駆動回路111
に対してはドレイン電極制御信号104を生成し、ゲー
ト電極駆動回路113に対してはゲート電極制御信号1
05を生成する。ドレイン電極駆動回路111はドレイ
ン電極制御信号104において転送されてくるRGB6
ビットからなる表示データDR0〜DR5、DG0〜D
G5、DB0〜DB5をデータ転送信号CL2によって
順次取り込む。一水平ライン分の表示データの取り込み
が完了すると、取り込んだ一水平ライン分の表示データ
に対応した階調電圧Vdを出力タイミング信号CL1に
よってドレイン線112に出力する。この階調電圧Vd
の出力期間は次のCL1が転送されてくるまで続ける。
同時にドレイン電極駆動回路111は転送されてくる次
ラインの表示データの取り込みをCL2によって順次行
い、全ての表示データの取り込みが完了するとCL1に
よって再度取り込まれた表示データに応じた階調電圧V
dをドレイン電極112に出力する。またゲート電極駆
動回路113はゲート電極制御信号105に基づき、出
力のなされている表示データに対応した一水平ラインの
TFTのゲート電圧をVgonとすることでオン状態と
し、TFTのソース電極の電圧値Vsをドレイン電圧V
dの電圧レベルに到達させる。ソース電圧VsがVdの
電位に到達するとゲート電圧をVgoffとすること
で、TFTをオフ状態とし、ソース電極の電位を保持す
る。
【0048】次にコモン電極電圧の動作について説明す
る。TFTコントローラ103で生成されたドレイン電
極制御信号104のうち、図2に示すように出力タイミ
ング信号CL1、データ転送信号CL2、極性信号M、
及びRGBを構成する表示データのうち最上位ビットで
あるDR5、DG5、DB5が選択信号生成回路115
に転送される。
【0049】ここで、ドレイン電極駆動回路111はC
L1の立ち上がりに同期して出力電圧を決定するが、こ
の立ち上がりにおける極性信号Mがハイレベルであると
き、奇数側出力端子から正極性のドレイン電圧を出力
し、偶数端子から負極性のドレイン電圧を出力し、逆に
極性信号Mがロウレベルであるときは、奇数側出力端子
から負極性のドレイン電圧を出力し、偶数端子から正極
性のドレイン電圧を出力するものとする。
【0050】従って、図3の構成において極性信号Mが
正極性であるときは画面において最も右側から数えて1
〜3番目のドレイン線に位置する表示データが転送され
てきた場合は、アップ/ダウンカウンタ305、307
は、アップ/ダウン切り替え端子がハイレベルとなるた
めカウントアップ動作を行い、各々R、Bの表示データ
の最上位ビットDR5、DB5がハイレベルであるとき
はカウントアップを行い、逆にアップ/ダウンカウンタ
306はGの表示データの最上位ビットDG5がハイレ
ベルであるときはカウントダウンを行う。次に4〜6番
目のドレイン線に位置する表示データが転送されてきた
場合は、アップ/ダウンカウンタ305、307におい
てはアップ/ダウン切り替え端子がロウレベルとなるた
めカウントダウン動作を行い、各々DR5、DB5がハ
イレベルであるときはカウントダウンを行い、逆にアッ
プ/ダウンカウンタ306においてはDG5がハイレベ
ルであるときはカウントアップを行う。以上の動作を行
うことにより、アップダウンカウンタ305はRの表示
データにおいて階調電圧が正極性と負極性の何れかに片
寄っているのかを意味しており、このカウント値が”
0”であれば何れにも片寄っておらず、正の値を取れば
正極性側に片寄っていることを、負の値を取れば負極性
側に片寄っていることを意味する。アップ/ダウンカウ
ンタ306、307もまた同様に各々G、Bの表示デー
タが何れかに片寄っていることを意味するカウント値と
なる。これらのアップ/ダウンカウンタ305〜307
は一水平ライン分の表示データに対するカウント動作が
完了するとCL1によってリセットされた後、再度次ラ
インのカウント動作を開始する。
【0051】例えば図21で示したキャンセルパターン
の場合、図7に示すように、RとBの表示データに対し
ては常に最上位ビットがロウレベルであるためにカウン
ト動作を行わなわずカウント値は”0”となる。これに
対してGの表示データにおいては極性信号Mがハイレベ
ルであるときは奇数番目に入力される表示データ(偶数
列目のドレイン線に対応する)が正極性の電圧となり、
このときの最上位ビットDG5がハイレベルであるた
め、アップダウンカウンタ306はカウントアップを順
次行う。本実施例のTFT液晶表示パネルのドレイン線
の本数は前述したように1024×3本としているた
め、そのうち奇数番目に位置するGのドレイン線の本数
は512本であり、Gの担当するアップダウンカウンタ
306は+512までカウントアップを行う。
【0052】このようなカウント動作において各カウン
タは―512〜+512の値を取る。ここで―512の
値を取るときは対応する表示データの一水平ライン期間
におけるドレイン電圧が負極性側に全て片寄る場合であ
り、+512の値を取るときは対応する表示データの一
水平ライン期間におけるドレイン電圧が正極性側に全て
片寄る場合であることはいうまでもない。
【0053】以上動作によって生成された各表示データ
毎のカウント値CountR、CountG、Coun
tBは演算回路308に転送される。演算回路308は
CL1の立ち上がりタイミングにおいて転送されてきた
カウント値を合計し、この合計値に従い、図4に示すよ
うな場合分けを行う。すなわち、カウント値の合計は―
1536〜+1536の間の値を取るが、これを0とな
る値を中心として7通りに分類し、コモン電圧選択信号
116として出力する。例として図21で示したキャン
セルパターンの場合においては各カウンタの合計値は+
512であるため、コモン電圧選択信号116は”5”
となる。
【0054】次にコモン電圧生成回路の動作について説
明する。電源回路107で生成されたコモン電極基準電
圧110は、図5に示す可変抵抗501、502及び抵
抗群503によって分圧され、7レベルからなる電圧値
Vcom6〜Vcom0(Vcom6>Vcom5>…
>Vcom0)を生成する。この7レベルの電圧値と前
述したコモン電圧選択信号116は図6に示すように一
対一に対応しており、例えば、図21で示したキャンセ
ルパターンの場合においてはコモン電圧選択信号は”
5”であるため、マルチプレクサ504はVcom5を
生成する。このようにして選択された電圧はボルテージ
フォロワ505、及びブースト回路506によって電流
増幅される。コモン電圧選択信号116はCL1によっ
て規定されているため、コモン電圧Vcomは一水平走
査期間毎に更新されることとなる。尚、TFT液晶表示
パネル101におけるコモン電極118の負荷が軽く、
ボルテージフォロワ505、及びブースト回路506が
なくとも、電圧値が十分追随することができれば、これ
らの回路は必ずとも必要としない。
【0055】以上本実施例の動作について説明したが、
この結果、例えば図21に示したキャンセルパターンに
おいてはドレイン電圧の平均値が正極性に片寄る奇数フ
レーム期間においては、図8に示すように、ΔVsの平
均値が小さいなり、表示オンのドットにおいて液晶層に
印加される電圧は高くなるが、その分コモン電極の電圧
値を一ライン分の表示データの片寄りがない場合に選択
されるVcom3よりも高電位となるVcom5を選択
し、偶数フレーム期間においては負極性に片寄るためΔ
Vsの平均値が大きくなるが、図3で示したアップ/ダ
ウンカウンタ305〜307の合計値は―511となる
ため、図6に示した表からコモン電極電圧としてはVc
om1を選択することによって、フレーム毎に液晶容量
間に印加される電圧の変動を抑え、フリッカを防止する
ことが可能となる。
【0056】ここで、表示データのカウントアップ/カ
ウントダウン動作は、最上位ビットによって判断した
が、特に最上位ビットのみで判断する必要はなく、TF
T液晶表示パネルの特性に合わせて、例えば64階調中
階調レベルが50以上ならばカウント動作を行う、と自
由に設定して良い。尚、本実施例においてはTFT液晶
表示パネルの解像度を1024×RGB×768、階調
数を64階調として説明したが、他の解像度や階調数の
場合においても本実施例を容易に適用可能であることは
いうまでもない。
【0057】次に第二の実施例について、図1、図9〜
図11を用いて説明する。
【0058】図9は第二の実施例におけるコモン電圧生
成回路の構成を示す図であり、901は可変抵抗、90
2は可変抵抗901によって基準電圧との間で分圧され
た電圧Vcomlである。903、904は抵抗であ
り、905は抵抗903、904によってVcomlを
さらに分圧して生成された電圧Vcomdである。90
6はD/A(デジタル/アナログ)変換回路であり、D
/A変換回路906は、7値からなるコモン電圧生成信
号116に基づきD/A変換を行い、電圧ΔVcom
(Vcomd>ΔVcom>0)を生成し、907とし
て出力する。908はアナログ演算回路であり、アナロ
グ演算回路908は2入力に印加された電圧レベルを合
計し、Vcoml+ΔVcomを出力する。
【0059】図10はD/A変換回路805の入出力関
係を示す表である。図11は図21で示したキャンセル
パターンにおけるドレイン電圧Vd、ゲート電圧Vg、
コモン電圧Vcomのタイミングを示す図である。
【0060】以上の構成に基づく第三の実施例の動作に
ついて説明する。図9に示したコモン電圧生成回路に入
力されるコモン電極基準電圧110は可変抵抗901に
よって抵抗分割され、電圧レベルVcomlを生成す
る。さらに電圧Vcomlとグランドレベル間の抵抗9
03、904によってさらに抵抗分割され、電圧レベル
ΔVcomを生成する。
【0061】次にD/A変換回路906について説明す
る。D/A変換回路906は選択信号生成回路115に
て生成されたコモン電圧選択信号116をアナログデー
タに変換する。具体的には図10に示すようにコモンコ
モン電圧選択信号が”n”(6≧n≧0)であると
き、”ΔVcomn”となる電圧レベルを出力する。こ
こで、Vcomd>ΔVcom6>ΔVcom5>…>
ΔVcom0>0である。生成された電圧レベルVco
mlとΔVcomはアナログ演算回路908において2
レベルの電圧値の和を算出し、この値を電流増幅するこ
とによってコモン電圧Vcomを生成する。
【0062】以上本実施例の動作について説明したが、
この結果、例えば一水平走査期間における極性の片寄り
がない場合は、コモン電圧選択信号として、Vcoml
+ΔVcom3の値を取り、図21に示したキャンセル
パターンにおいてはドレイン電圧が正極性に片寄る奇数
フレーム期間においては、図11に示すように、Vco
ml+ΔVcom3よりも電位の高いVcoml+ΔV
com5の値を取り、偶数フレーム期間においては、V
coml+ΔVcom3よりも電位の低いVcoml+
ΔVcom1の値を取る。このことによって一水平走査
期間毎に液晶容量間に印加される電圧の変動を抑えるこ
とができ、フリッカを防止することが可能となる。
【0063】尚、本発明においてアナログ演算回路90
8は加算回路として説明したが、これを減算回路として
構成しても同様の効果を得ることができる。
【0064】次に第三の実施例について、図12〜15
を用いて説明する。図12は第三の実施例の液晶表示装
置の構成を示すブロック図であり、TFT液晶表示パネ
ル1201、表示データ及び制御信号1202、TFT
コントローラ1203、ドレイン電極制御信号120
4、ゲート電極制御信号1205、基準電圧1206、
ゲート電極駆動回路基準電圧1211、ドレイン電極駆
動回路1213、ドレイン線1214、ゲート電極駆動
回路1215、ゲート線1216の構成は第一の実施例
で説明したものと同じものである。1208は電源回路
1207で生成されたドレイン電極駆動回路基準電圧で
あり、後述する30レベルの電圧値からなるものとす
る。1209はドレイン電圧選択回路、1210はドレ
イン選択回路1209によって選択されたドレイン電極
駆動回路基準電圧である。
【0065】図13はドレイン電圧選択回路の構成を示
す図であり、1301は選択回路、1302は選択回路
で生成された選択信号、1303―0〜1303―9は
各々3入力1出力のセレクタであり、セレクタ1303
―0〜1303―9は電源回路1207で生成された電
圧から1レベルの電圧値を選択信号1302によって選
択し、電圧値1304―0〜1304―9を生成する。
1305―0〜1305―9はボルテージフォロワであ
り、1306―0〜1306―9は各々に接続したボル
テージフォロワによって電流増幅された選択電圧であ
る。1307はドレイン電極駆動回路1213における
階調電圧の生成方法をイメージしたブロック図であり、
+V63〜+V0は正極性の階調電圧を意味し、−V0
〜−V63は負極性の階調電圧を意味する。
【0066】図14は演算回路1301の構成を示す図
であり、1401はラッチ回路、1402、1404は
反転回路、1403は論理積回路、1405〜1407
はアップ/ダウンカウンタであり、以上の構成は第一の
実施例で示した選択信号生成回路の構成と同じである。
1408は演算回路であり、アップ/ダウンカウンタ1
405〜1407によってカウントされた値の合計値に
基づき、3値からなる選択信号1302を生成する。
【0067】図15は図13にて示したドレイン電圧選
択回路における選択結果を示す図である。以上の図面に
基づき、第三の実施例の動作について説明するが、第一
の実施例で説明したものと重複する部分に関しては本実
施例では説明しない。そこで、初めに本実施例における
ドレイン電極駆動回路における階調電圧の生成方法につ
いて説明する。
【0068】電源回路1207はドレイン電極駆動回路
1213に対する基準電圧としてV9H、V8H、…、
V0H、V9、V8、…、V0、V9L、V8L、…、
V0Lの30レベルから電圧値を生成する。これらの電
圧値はV9H>V9>V9L、V8H>V8>V8L、
…、V0H>V0>V0Lの関係を有する。また、さら
に各レベルの電圧間の電位差は使用すべきTFT液晶表
示パネルの特性に合わせて設定すればよい。
【0069】次に選択信号生成回路1301は第一の実
施例で示した選択信号生成回路115と同じく、アップ
/ダウンカウンタ1205〜1207を用いてカウント
していくことで、一水平ライン毎の表示データに対して
RGB毎の表示データが何れの極性に片寄っているかど
うかを識別する。このようにして生成された各色毎のカ
ウント値は演算回路1216によって、カウント値の合
計に応じて選択信号1302を生成する。このときカウ
ント値の合計と選択信号1302の関係は図15に示す
ように、カウント値の合計が−512以下であるときは
選択信号を”2”とし、−511〜+511の範囲であ
るときは選択信号を”1”とし、+511以上であると
きは選択信号を”0”とする。以上のように生成された
選択信号1302に基づき、セレクタ1303―0〜1
303―9は各々、選択信号1302が”2”のときは
電圧レベル”V*H””V*””V*L”のうち(*は
0〜9の実数)高電位となる”V*H”を選択し、選択
信号1302が”1”のときは”V*”を選択し、”
0”のときは”V*L”を選択する。
【0070】以上の動作によって選択されたドレイン電
極駆動回路基準電圧はドレイン電極駆動回路に印加され
るが、例えば一水平ライン分の表示データの階調電圧の
平均値に極性毎の隔たりがない場合、選択信号は”1”
となるため、各階調電圧は”V*H””V*””V*
L”の3レベルのうち中電位である”V*”に基づき階
調電圧を生成し、階調電圧の平均値が正極性側に片寄る
場合は3レベルのうち高電位である”V*H”を選択
し、さらに階調電圧の平均値が負極性側に片寄る場合は
3レベルのうち低電位である”V*L”を選択する。こ
の結果、一水平ライン分のドレイン電圧の平均値をコモ
ン電圧と同等にすることが可能となり、これによってフ
リッカを防止することが可能となり、良好な表示品質の
液晶表示装置を提供することが可能となる。
【0071】ここで、ドレイン電圧選択回路1209は
ドレイン電極駆動回路1211と分離して記述したが、
これらの回路を一体化し、一つのICとすることも可能
である。
【0072】尚、本実施例においてドレイン電極駆動回
路基準電圧は3レベルの電圧から1レベルを選択した
が、3レベル以上の電圧値から選択しても何ら問題がな
い。
【0073】
【発明の効果】以上説明したように、本発明によれば以
下の効果を奏することが可能となる。第一の実施例に説
明した構成をとることで、極性信号Mに基づき一水平ラ
イン分の表示データのデータ量を計数することによっ
て、階調電圧の平均値が何れの極性に片寄っているかを
判別することができる。この判別結果に基づきコモン電
極の電位を選択することが可能となり、これによって各
フレームにおける水平ライン毎の液晶容量間の電位差の
変動を抑えることができ、フリッカを防止することが可
能となる。
【0074】また第二の実施例に説明した構成をとるこ
とで、極性信号Mに基づき一水平ライン分の表示データ
のデータ量を計数することによって、階調電圧の平均値
が何れの極性に片寄っているかを判別することができ
る。この判別結果に基づきコモン電極の電位を生成する
ことが可能となり、これによって各フレームにおける水
平ライン毎の液晶容量間の電位差の変動を抑えることが
でき、フリッカを防止することが可能となる。
【0075】また第三の実施例に説明した構成をとるこ
とで、極性信号Mに基づき一水平ライン分の表示データ
のデータ量を計数することによって、階調電圧の平均値
が何れの極性に片寄っているかを判別することができ
る。この判別結果に基づきドレイン電圧の電位を選択す
ることが可能となり、これによって各フレームにおける
水平ライン毎の液晶容量間の電位差の変動を抑えること
ができ、フリッカを防止することが可能となる。
【図面の簡単な説明】
【図1】本発明の構成を示すブロック図。
【図2】ドレイン電極制御信号の構成を示す図。
【図3】選択信号生成回路の構成を示す図。
【図4】演算回路の入出力関係の一例を示す表。
【図5】コモン電圧生成回路の構成を示す図。
【図6】マルチプレクサの入出力関係を示す表。
【図7】キャンセルパターンに対するタイミング関係を
示す図。
【図8】第一の実施例における出力電圧の関係を示す
図。
【図9】コモン電圧生成回路の構成を示す図。
【図10】コモン電圧選択信号とVcomの関係を示す
表。
【図11】第二の実施例における出力電圧の関係を示す
図。
【図12】第三の実施例における液晶表示装置の構成を
示す図。
【図13】ドレイン電圧選択回路の構成を示す図。
【図14】選択回路の構成を示す図。
【図15】ドレイン電圧選択回路における選択方法を示
す表。
【図16】従来の液晶表示装置の構成を示す図。
【図17】TFT液晶表示パネルの画素部のブロック
図。
【図18】ドット反転駆動方法の出力電圧を示す図。
【図19】液晶パネルから見たフレーム毎の極性を示す
図。
【図20】階調電圧―輝度特性を示す図。
【図21】キャンセルパターンの一例を示す図。
【図22】階調電圧―輝度特性の変動を示す図。
【符号の説明】
101…TFT液晶表示パネル、102…表示データ及
び制御信号、103…TFTコントローラ、 104…
ドレイン電極制御信号、105…ゲート電極制御信号、
106…基準電圧、107…電源回路、108…ドレ
イン電極駆動回路基準電圧、109…ゲート電極駆動回
路基準電圧、110…コモン電極基準電圧、111…ド
レイン電極駆動回路、112…ドレイン電極、113…
ゲート電極駆動回路、 114…ゲート電極、115…
選択信号生成回路、 116…コモン電圧選択信号、
117…コモン電圧生成回路、 118…コモン電極、
301…ラッチ回路、302…反転回路、 303…
論理積回路、304…反転回路、305〜307…アッ
プ/ダウンカウンタ、 308…演算回路、501、5
02…可変抵抗、503…抵抗群、504…マルチプレ
クサ、505…ボルテージフォロワ、
506…ブースト回路、901…可変抵抗、 90
2…Vcoml、903、904…抵抗、905…Vc
omd、906…D/A変換回路、 907…ΔVc
om、908…アナログ演算回路、 909…ブー
スト回路、1201…TFT液晶表示パネル、1202
…表示データ及び制御信号、1203…TFTコントロ
ーラ、 1204…ドレイン電極制御信号、1205…
ゲート電極制御信号、 1206…基準電圧、1207
…電源回路、1208…ドレイン電極駆動回路基準電
圧、1211…ゲート電極駆動回路基準電圧、1210
…コモン電極基準電圧、1211…ドレイン電極駆動回
路、 1212…ドレイン線、1213…ゲート電
極駆動回路、 1214…ゲート線、1215…
選択信号生成回路、 1216…コモン電圧選
択信号、1217…コモン電圧生成回路、 12
18…コモン電極、1301…選択回路、1302…選
択信号、1303―0〜1303―9…セレクタ、13
04―0〜1304―9…選択電圧、1305―0〜1
305―9…ボルテージフォロワ、1306―0〜13
06―9…電流増幅された選択電圧、1307…階調電
圧の生成方法をイメージしたブロック図、1401…ラ
ッチ回路、1402…反転回路、1403…論理積回
路、1404…反転回路、 1405〜1407
…アップ/ダウンカウンタ、1408…演算回路、
1601…TFT液晶表示パネル、16
02…表示データ及び制御信号、 1603…TFT
コントローラ、1604…ドレイン電極制御信号、
1605…ゲート電極制御信号、1606…基準電
圧、 1607…電源回路、1608
…ドレイン電極駆動回路基準電圧、1609…ゲート電
極駆動回路基準電圧、1610…コモン電極基準電圧、
1611…ドレイン電極駆動回路、 1612…ド
レイン線、1613…ゲート電極駆動回路、 1
614…ゲート線、1615…コモン電圧生成回路、
1616…コモン電極、1701…TFT、17
02…Clcd、1703…Cadd、1704…Cg
s、1705…Cds。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小野 記久雄 千葉県茂原早野3300番地 株式会社日立製 作所電子デバイス事業部内 (72)発明者 萬場 則夫 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 北島 雅明 千葉県茂原早野3300番地 株式会社日立製 作所電子デバイス事業部内 (72)発明者 新田 博幸 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 Fターム(参考) 2H093 NA06 NA45 NB16 NC18 NC59 ND10 5C006 AA21 AC25 AF46 AF54 BB16 BF24 FA23 FA37 5C080 AA10 BB05 DD06 EE29 FF11 JJ02 JJ03 JJ04 JJ05

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】各画素部にスイッチング素子と液晶をマト
    リックス状に配列したアクティブマトリックス型液晶表
    示パネルと、 表示データを入力し、入力した表示データに応じた階調
    電圧を生成し、これを該表示データの対応する水平方向
    の前記画素部に印加するドレイン電極駆動回路と、 上記垂直方向に配列する画素部のうち何れかを順次選択
    し、選択している画素部に対しては選択電圧を印加し、
    選択していない画素部に対しては非選択電圧を印加する
    ゲート電極駆動回路とを具備し、 前記液晶表示パネルの前記各画素部で共通のコモン電極
    を有し、前記画素部の前記スイッチング素子に、前記ゲ
    ート電極駆動回路から出力する選択電圧が印加される
    と、前記ドレイン電極駆動回路の生成する階調電圧を前
    記液晶に印加し、前記コモン電極に対する前記階調電圧
    の実効電圧値で表示輝度を制御する液晶表示装置におい
    て、 前記ドレイン電極駆動回路に入力する表示データのデー
    タ量を極性毎に検出する回路と、前記極性毎に検出した
    表示データ量に従い、前記コモン電極に印加するコモン
    電圧を選択する選択回路を有することを特徴とする液晶
    表示装置
  2. 【請求項2】上記極性毎の表示データ量を検出する回路
    は、一水平走査期間毎に表示データの有効上位ビットを
    計数し、出力することを特徴とする請求項1記載の液晶
    表示装置。
  3. 【請求項3】上記コモン電圧を選択する選択回路は、前
    記極性毎に検出した表示データ量から、正極性側のデー
    タ量が負極性側のデータ量よりも大なるときは、高電位
    側のコモン電圧を選択し、負極性側のデータ量が正極性
    側のデータ量よりも大なるときは、低電位側のコモン電
    圧を選択することを特徴とする請求項1記載の液晶表示
    装置。
  4. 【請求項4】互いに交差するn本のゲート線と、m本の
    ドレイン線とその交点にn行m列に配列されたアクティ
    ブ素子と、コモン電極と、アクティブ素子のソース電極
    とコモン電極の間に挟持された液晶層で構成され、 m本のドレイン線に対しては表示データに応じたドレイ
    ン電圧を印加し、ゲート線に対してはn本中1本を選択
    することで、コモン電極とソース電極の間に差電圧を生
    じ、この差電圧に応じて液晶層の透過率を変化させるア
    クティブマトリックス型液晶表示パネルにおいて、 コモン電極に対するソース電極の極性をフレーム毎に反
    転させ、各ソース電極の極性は隣接するソース電極と逆
    極性となる電圧を印加すると共に、コモン電極の電圧値
    は選択したゲート線の表示データに応じて決定すること
    を特徴とする液晶表示パネル。
  5. 【請求項5】各画素部にスイッチング素子と液晶をマト
    リックス状に配列したアクティブマトリックス型液晶表
    示パネルと、 表示データを入力し、入力した表示データに応じた階調
    電圧を生成し、これを該表示データの対応する水平方向
    の前記画素部に印加するドレイン電極駆動回路と、 上記垂直方向に配列する画素部のうち何れかを順次選択
    し、選択している画素部に対しては選択電圧を印加し、
    選択していない画素部に対しては非選択電圧を印加する
    ゲート電極駆動回路とを具備し、 前記液晶は一方に前記各画素部で共通のコモン電極を有
    し、前記画素部の前記スイッチング素子に、前記ゲート
    電極駆動回路から出力する選択電圧が印加されると、前
    記ドレイン電極駆動回路の生成する階調電圧を前記液晶
    に印加し、前記コモン電極に対する前記階調電圧の実効
    電圧値で表示輝度を制御する液晶表示装置において、 前記入力する表示データのデータ量を検出する回路と、 前記検出した表示データ量に応じて、前記コモン電極に
    印加する電圧値に補正電圧を加算/減算する電源回路を
    有することを特徴とする液晶表示装置。
JP11128063A 1999-05-10 1999-05-10 液晶表示装置 Pending JP2000322031A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11128063A JP2000322031A (ja) 1999-05-10 1999-05-10 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11128063A JP2000322031A (ja) 1999-05-10 1999-05-10 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2000322031A true JP2000322031A (ja) 2000-11-24

Family

ID=14975562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11128063A Pending JP2000322031A (ja) 1999-05-10 1999-05-10 液晶表示装置

Country Status (1)

Country Link
JP (1) JP2000322031A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004199065A (ja) * 2002-12-17 2004-07-15 Samsung Electronics Co Ltd 異なる大きさの共通電圧を生成する液晶表示装置
JP2005292493A (ja) * 2004-03-31 2005-10-20 Sharp Corp 表示装置および電子情報機器
KR100739555B1 (ko) 2005-08-30 2007-07-16 엘지전자 주식회사 잔상 제거 기능을 구비한 투사형 디스플레이 장치 및 그제어방법
KR100820840B1 (ko) 2007-02-12 2008-04-11 엘지전자 주식회사 프로젝터 및 프로젝터의 플리커 제거 방법
KR100840331B1 (ko) * 2002-08-07 2008-06-20 삼성전자주식회사 공통 전압 발생 장치 및 이를 이용한 액정 표시 장치
US7602359B2 (en) 2004-02-02 2009-10-13 Seiko Epson Corporation Image signal correcting method, correcting circuit, electro-optical device, and electronic apparatus
JP2009282489A (ja) * 2008-05-19 2009-12-03 Lg Display Co Ltd 表示品位を高めることができる液晶表示装置とその駆動方法
JP2010152261A (ja) * 2008-12-26 2010-07-08 Seiko Epson Corp 電気光学装置の駆動方法、電気光学装置および電子機器
US8982166B2 (en) 2010-12-29 2015-03-17 Samsung Display Co., Ltd. Display device and driving method thereof
EP2539881B1 (en) * 2010-03-22 2018-05-09 Apple Inc. Shared voltage divider generating reference voltages for the gamma and common electrode voltages

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840331B1 (ko) * 2002-08-07 2008-06-20 삼성전자주식회사 공통 전압 발생 장치 및 이를 이용한 액정 표시 장치
JP2004199065A (ja) * 2002-12-17 2004-07-15 Samsung Electronics Co Ltd 異なる大きさの共通電圧を生成する液晶表示装置
US7602359B2 (en) 2004-02-02 2009-10-13 Seiko Epson Corporation Image signal correcting method, correcting circuit, electro-optical device, and electronic apparatus
JP2005292493A (ja) * 2004-03-31 2005-10-20 Sharp Corp 表示装置および電子情報機器
JP4674790B2 (ja) * 2004-03-31 2011-04-20 シャープ株式会社 表示装置および電子情報機器
KR100739555B1 (ko) 2005-08-30 2007-07-16 엘지전자 주식회사 잔상 제거 기능을 구비한 투사형 디스플레이 장치 및 그제어방법
KR100820840B1 (ko) 2007-02-12 2008-04-11 엘지전자 주식회사 프로젝터 및 프로젝터의 플리커 제거 방법
JP2009282489A (ja) * 2008-05-19 2009-12-03 Lg Display Co Ltd 表示品位を高めることができる液晶表示装置とその駆動方法
JP2010152261A (ja) * 2008-12-26 2010-07-08 Seiko Epson Corp 電気光学装置の駆動方法、電気光学装置および電子機器
EP2539881B1 (en) * 2010-03-22 2018-05-09 Apple Inc. Shared voltage divider generating reference voltages for the gamma and common electrode voltages
US8982166B2 (en) 2010-12-29 2015-03-17 Samsung Display Co., Ltd. Display device and driving method thereof

Similar Documents

Publication Publication Date Title
KR101245944B1 (ko) 액정패널, 이를 구비한 액정표시장치 및 그 구동 방법
US9548031B2 (en) Display device capable of driving at low speed
US7808472B2 (en) Liquid crystal display and driving method thereof
JP4188603B2 (ja) 液晶表示装置およびその駆動方法
US8319717B2 (en) Liquid crystal display and driving method thereof
EP3040978B1 (en) Display device
JP5576014B2 (ja) 液晶表示装置及びその駆動方法
US20050264508A1 (en) Liquid crystal display device and driving method thereof
JP4583044B2 (ja) 液晶表示装置
KR101585687B1 (ko) 액정표시장치
KR100495934B1 (ko) 표시구동장치 및 그 구동제어방법
JPH11249623A (ja) 液晶表示装置の駆動方法
KR101308188B1 (ko) 액정표시장치 및 그 구동방법
JP2001166741A (ja) 半導体集積回路装置および液晶表示装置
JP2000322031A (ja) 液晶表示装置
KR101225221B1 (ko) 액정표시장치와 그 구동방법
KR101651290B1 (ko) 액정표시장치와 그 데이터 극성 제어방법
JPH1062741A (ja) 表示装置
JP2008233283A (ja) 液晶表示装置およびその駆動方法
JPH0973065A (ja) 液晶駆動方法
KR100931488B1 (ko) 액정표시패널
KR101528922B1 (ko) 액정표시장치와 그 구동방법
JP2009216813A (ja) 表示装置
KR100389023B1 (ko) 액정표시장치의 감마전압 보정 방법 및 장치
KR20150078567A (ko) 액정표시장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060523