JP2000312151A - 電子制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 制御回路から駆動回路に制御データをシリア
ル送信し、駆動回路側で制御データをパラレルデータに
変換することにより制御対象の駆動信号を生成する電子
制御装置において、通信異常時に制御対象が誤制御され
るのを防止する。 【解決手段】 ＣＰＵから駆動回路にステップモータ駆
動用の制御データをシリアル送信し（１２０，１３
０）、駆動回路側で制御データをパラレルデータに変換
し、駆動信号を出力する装置において、駆動回路を、受
信した制御データをエコーバックするように構成し、Ｃ
ＰＵ側では、このエコーバックデータが、送信した制御
データ（出力データ）と一致するか否かによって、通信
の正常・異常を判定し（１５０）、通信異常時には制御
データを再送信する。また、通信の正常を判定するまで
は、信号ＣＳをLow レベルにして（１１０）、駆動回路
が受信データに対応した駆動信号を出力するのを禁止
し、通信の正常を判定すると、信号ＣＳをHighレベルに
して（１６０）、駆動回路からの駆動信号出力を許可す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、制御回路から駆動
回路に対して制御対象を駆動制御するための情報をシリ
アル送信し、駆動回路側では、受信したシリアルデータ
をパラレルデータに変換することにより駆動信号を発生
する電子制御装置に関する。

【０００２】

【従来の技術】従来より、例えば、汎用ＩＣである東芝
社製「ＴＤ６３３６」等を利用することにより、シリア
ル通信によって得られた制御対象の制御データをパラレ
ルデータに変換し、これを制御対象各部の駆動信号とし
て出力するようにした駆動回路が知られている。

【０００３】この種の駆動回路では、通常、制御対象の
制御量を設定するマイクロコンピュータ等からなる制御
回路との間で、制御回路側から送信されてくるクロック
信号と同期してシリアルデータの各ビットデータを順に
取り込む、所謂クロック同期のシリアル通信を行うが、
こうしたシリアル通信では誤り検出ができないことか
ら、ノイズの影響等によって、送受信されるシリアルデ
ータにビットずれが起こると、制御対象を誤ったデータ
にて駆動してしまうことがあった。

【０００４】しかし、こうしたビットずれの問題は、制
御回路−駆動回路間の通信を周期的（例えば４ｍsec.
毎）に繰り返し行うことにより、速やかに解消できるの
で、従来では、特に対策がなされず、黙認されていた。
つまり、シリアル通信を繰り返し行えば、駆動回路側で
の受信データが一時的に異常になっても、次の通電タイ
ミングでは正常に戻すことができることから、従来で
は、ビットずれ等が発生することのないように各種ノイ
ズ対策を施すことはあっても、受信データがビットずれ
を起こした際の対策等については、特に考えられていな
かった。

【０００５】

【発明が解決しようとする課題】ところが、上記のよう
に駆動回路側で受信データにビットずれが起こった場
合、制御対象が電球，発光体等のランプ負荷であった
り、ソレノイド等のＬ負荷である場合には、制御対象を
一時的に誤制御してしまうだけで、その後、制御を速や
かに正常復帰させることができるものの、例えば、制御
対象がステップモータである場合には、一度ビットずれ
が起こると、制御回路側で認識しているステップモータ
の駆動ステップ数と実際の駆動ステップ数とが異なる値
となってしまい、ステップモータを所望の回転位置に制
御できなくなる、といった問題があった。

【０００６】つまり、ステップモータを駆動制御する電
子制御装置では、ステップモータ各相の相巻線への通電
・非通電を切り替えながらステップモータを所望の回転
位置に制御する。このため、制御回路から駆動回路に
は、ステップモータを１ステップ分駆動する毎に、ステ
ップモータ各相の相巻線への通電・非通電を表す情報が
シリアル送信されることになる。例えば、４相ステップ
モータを、第１相φ１を通電している初期状態（ステッ
プ数：α）から、３ステップ分正方向に回転させる際に
は、制御回路からは、図５（ａ）に例示するように、通
電する相巻線をφ２→φ３→φ４へと順に切り換えるた
めのシリアルデータが、所定の通信時間間隔で順に送信
されることになる。

【０００７】そして、この場合、制御回路−駆動回路間
でシリアル通信が正常になされれば、図５（ａ）に示す
ように、１回の通信毎に、ステップモータの励磁相が、
φ１からφ２→φ３→φ４と順に切り換えられて、ステ
ップモータを、初期状態（ステップ数：α）から、３ス
テップ分正方向に回転させた回転位置（ステップ数：α
＋３）に制御することができる。

【０００８】しかし、例えば図５（ｂ）に示すように、
第２相φ２の巻線に通電させるためのデータ送信時に、
駆動回路側で受信データのビットずれが起き、受信デー
タが第４相φ４の巻線に通電させるものに変化してしま
うと、ステップモータの励磁相が、φ１からφ４→φ３
→φ４と切り換えられてしまい、ステップモータが２ス
テップ分逆転した後、１ステップ分正転することにな
る。そして、この場合には、ステップモータの実際の回
転位置が、初期状態（ステップ数：α）から１ステップ
分逆転した回転位置（ステップ数：α−１）となり、制
御回路が認識している正常時の回転位置（ステップ数：
α＋３）と異なるものになってしまう。

【０００９】このため、上記従来の電子制御装置では、
通信中に生じた一回のビットずれにて制御結果が変化し
てしまうステップモータ等の制御対象を制御することは
できなかった。一方、従来より、データ通信の誤りを検
出する方法として、データを受信した回路側からデータ
を送信した回路側へと、受信データを転送（エコーバッ
ク）し、データを送信した回路側で、エコーバックされ
たデータと送信したデータとが一致しているかどうかを
判断して、データが一致していない場合には、データ送
信を再度行うことにより、正常なデータを確実に送信で
きるようにした制御装置が知られている（例えば、特公
平６−７４０１５号公報参照）。

【００１０】このため、上記のように制御回路と駆動回
路との間でシリアル通信を行い、駆動回路側でシリアル
データをパラレルデータに変換して、駆動信号を出力す
るようにした電子制御装置においても、こうした従来技
術を適用することにより、制御回路−駆動回路間でのデ
ータ通信の精度を向上することが考えられる。

【００１１】しかしながら、受信データをエコーバック
することにより通信精度を向上する従来装置では、デー
タを送信する回路側で、前回行った通信が正常であった
か否かを判断して、通信異常時にデータを再送信するだ
けであり、データを受信した回路側では、受信データを
使用して制御対象を制御してしまうことから、従来技術
を、上述したステップモータ駆動用の電子制御装置に適
用しても、ステップモータを良好に制御することは困難
である。

【００１２】つまり、上記従来技術をステップモータ駆
動用の電子制御装置に適用した場合、駆動回路側では、
シリアルデータを一旦受信すると、そのシリアルデータ
をパラレルデータに変換して、ステップモータを駆動し
てしまうことになるため、ステップモータは、一時的に
せよ、誤ったデータにて駆動されてしまうことになる。
また、制御回路が、エコーバックデータから通信異常
を検出して、シリアルデータを再送信し、駆動回路が、
これを正常に受信したとしても、ステップモータの回転
位置（ステップ数）が正常に戻るかどうかは解らないた
め、ビットずれ等によってステップモータを誤制御して
しまった場合に、ステップモータの回転位置を確実に正
常に復帰させるには、制御回路側で、エコーバックされ
たデータから、誤制御されたステップモータの現在の回
転位置を認識して、その回転位置に基づき、ステップモ
ータを所望の回転位置まで回転させる必要がある。しか
し、こうした制御を行うには時間がかかり、また、エコ
ーバックもシリアル通信で行われるので、エコーバック
データ自体がノイズ等でビットずれを起こすことも考え
られ、このような場合には、ステップモータを制御回路
が認識している回転位置に制御することは不可能であ
る。

【００１３】本発明は、こうした問題に鑑みなされたも
のであり、制御回路から送信されたシリアルデータを駆
動回路側で受信し、これをパラレルデータに変換するこ
とにより、制御対象の駆動信号を出力するようにした電
子制御装置において、制御回路−駆動回路間でのシリア
ル通信に異常が生じた際に、制御対象が誤って駆動され
るのを確実に防止できるようにすることを目的とする。

【００１４】

【課題を解決するための手段】かかる目的を達成するた
めになされた請求項１に記載の電子制御装置において、
制御対象を駆動する際には、まず制御手段側の送信手段
が、駆動手段に対して、制御対象駆動制御のためのシリ
アルデータを送信する。すると、駆動手段側では、受信
手段が、このシリアルデータを受信し、転送手段が、そ
の受信したシリアルデータを制御手段側に転送（エコー
バック）する。すると、制御手段側では、判定手段が、
この転送されてきたシリアルデータ（エコーバックデー
タ）が、送信手段が送信したシリアルデータと一致する
か否か（換言すれば、駆動手段へのシリアルデータの送
信を正常に実行できたか否か）を判定する。

【００１５】そして、両シリアルデータが一致してお
り、判定手段が、シリアル通信を正常に実行できたと判
断すると、許可手段が、駆動手段に、指令信号を出力す
る。すると、駆動手段側では、出力手段が、その指令信
号に従い、受信手段が受信し保持しているシリアルデー
タを、パラレルデータに変換し、制御対象駆動のための
駆動信号として出力する。また逆に、制御手段におい
て、判定手段が、両シリアルデータが一致していない
（換言すればシリアル通信に異常が生じた）と判断する
と、データ再送信手段が、送信手段からシリアルデータ
を再送信させる。

【００１６】このように、本発明の電子制御装置によれ
ば、駆動手段において、出力手段が、受信手段にて受信
されたシリアルデータをパラレルデータに変換して駆動
信号として出力するのは、制御手段にて制御手段−駆動
手段間のシリアル通信が正常に実行されたと判断された
ときであり、制御手段側でシリアル通信の正常動作を確
認できなければ、受信したシリアルデータがパラレルデ
ータに変換されて駆動信号として出力されることはな
い。

【００１７】このため、本発明の電子制御装置によれ
ば、制御手段−駆動手段間でのシリアル通信に異常が生
じた際に、制御対象が誤ったデータで制御されるのを確
実に防止することができ、制御対象の制御精度を向上で
きる。また、制御手段側では、シリアル通信に異常が生
じたと判断した際には、シリアルデータを再送信し、そ
の再送信により駆動手段から転送（エコーバック）され
てくるシリアルデータ（エコーバックデータ）が再送信
したシリアルデータと一致していれば、許可手段が、駆
動信号の出力を許可する指令信号を送信するので、シリ
アル通信に一時的に異常が生じたとしても、制御対象
を、所望の状態に確実に制御することができる。

【００１８】次に、請求項２に記載の電子制御装置で
は、駆動手段において、受信手段がｎ＋ｍビットのシフ
トレジスタ、転送手段がｎビットのシフトレジスタ、出
力手段がｎビットのラッチ用シフトレジスタから夫々構
成される。そして、制御手段からのシリアルデータの送
信によって駆動手段を請求項１に記載のように動作させ
るために、送信手段が、制御対象駆動制御のためのｎビ
ットの制御データの後ろにｍビット（但し、ｍ≧ｎ）の
ダミーデータを付与したｎ＋ｍビットのシリアルデータ
を、同期信号と共に送信する。

【００１９】このため、請求項２に記載の電子制御装置
においては、駆動手段側の各シフトレジスタが、制御手
段の送信手段から送信されてくる同期信号に同期して、
シリアルデータの各ビットデータを順に受信し、転送手
段を構成するシフトレジスタは、送信手段から送信され
てくるシリアルデータの内、制御対象の駆動制御に必要
なｎビット分の制御データを受信した後、ダミーデータ
を受信する度に、先に受信した制御データを１ビット単
位で順に制御手段に戻す（エコーバックする）ことにな
り、制御手段側では、ｎ＋ｍビットのシリアルデータの
送信を完了した時点で、駆動手段からエコーバックされ
てきた制御データと実際に送信した制御データとの一致
・不一致を速やかに判定できる。

【００２０】そして、これら各データの一致を判定した
ときに指令信号を出力することにより、駆動手段側の出
力手段を構成するラッチ用レジスタに、受信手段を構成
するシフトレジスタに蓄積されたｎ＋ｍビットのシリア
ルデータの内、シフトレジスタが受信した最初のｎビッ
ト分（つまり制御対象の駆動制御に必要な制御データ）
をラッチさせ、このｎビットのデータをパラレルデータ
として出力させることができる。

【００２１】即ち、請求項２記載の電子制御装置は、制
御手段と駆動手段との間のシリアル通信をクロック同期
で行うことにより、駆動手段を、３つのレジスタからな
る半導体集積回路（ＩＣ）にて簡単に実現できるように
したものであり、上記のように、駆動手段を構成する３
つのレジスタが、請求項１記載の受信手段，転送手段，
出力手段として動作するので、本発明を極めて簡単な構
成にて実現できることになる。

【００２２】尚、本発明は、制御手段（制御回路）から
駆動手段（駆動回路）に対して制御対象を駆動制御する
ための情報をシリアル送信し、駆動回路側では、受信し
たシリアルデータをパラレルデータに変換することによ
り制御対象駆動のための駆動信号を出力する電子制御装
置であれば適用できるが、特に、請求項３に記載のよう
に、制御手段が、駆動手段に対して、ステップモータ各
相の相巻線への通電・非通電を表す情報をシリアル送信
する、ステップモータ制御用の電子制御装置に本発明を
適用すれば、その効果をより有効に発揮することができ
る。

【００２３】つまり、既述したように、ステップモータ
を制御手段と駆動手段との間のシリアル通信にて駆動制
御する場合、駆動手段を、単に、シリアルデータを受信
した際にその受信データに従ってステップモータを駆動
するように構成すると、シリアル通信の異常によって駆
動手段側での受信データに一度ビットずれが起こると、
制御手段側で認識しているステップモータの駆動ステッ
プ数と実際の駆動ステップ数とが異なる値となってしま
い、ステップモータの回転位置（ステップ数）を制御す
ることができなくなるが、本発明によれば、制御手段側
でシリアル通信の良・否を確認し、シリアル通信を正常
に実行できた際にだけ、駆動手段に対して、受信データ
のシリアル−パラレル変換を許可するようにしているた
め、請求項３に記載のように、本発明（請求項１又は請
求項２）をステップモータ制御用の電子制御装置に適用
すれば、制御手段側で認識しているステップモータの駆
動ステップ数と実際の駆動ステップ数とを常に一致させ
て、ステップモータを高精度に制御することが可能にな
る。

【００２４】

【発明の実施の形態】以下に、本発明の一実施例を図面
と共に説明する。図１は、本発明が適用された実施例の
自動車用内燃機関の制御装置（エンジン制御装置）全体
の構成を表すブロック図である。

【００２５】図１に示す如く、エンジン制御装置は、エ
ンジンの所定回転角度毎に検出信号を発生する回転角セ
ンサ１０，車速に応じた検出信号を発生する車速センサ
１２，スロットルバルブの開度を検出するスロットルセ
ンサ１４，排気中の酸素濃度（延いてはエンジンに供給
された燃料混合気の空燃比）を検出するＯ₂ センサ１
６，冷却水温を検出する水温センサ１８等からなる、運
転状態検出用の各種センサと、これら各センサからの検
出信号に基づきエンジン制御を行う電子制御回路（ＥＣ
Ｕ）３０とから構成されている。

【００２６】ＥＣＵ３０は、上記各センサからの検出信
号を取り込み、エンジンの吸気系に設けられた燃料噴射
弁（インジェクタ）２０からの燃料噴射量、イグナイタ
２２による点火コイル一次巻線への通電・非通電のタイ
ミング（換言すれば点火時期）、４相ステップモータ２
４の回転位置等を制御するためのものであり、ＣＰＵ，
ＲＯＭ，ＲＡＭ等からなるマイクロコンピュータ（以下
単にＣＰＵという）５０を中心に構成されている。

【００２７】尚、４相ステップモータ２４は、エンジン
の吸気系に設けられたアイドルスピードコントロールバ
ルブ（ＩＳＣＶ）、或いは、エンジンの給排気系を連通
する排気再循環通路に設けられたＥＧＲバルブ等を開閉
するためのアクチュエータであり、ＥＣＵ３０は、４相
ステップモータ２４の回転位置（ステップ数）を制御す
ることにより、ＩＳＣＶ或いはＥＧＲバルブ等のバルブ
開度を制御する。

【００２８】また、ＥＣＵ３０には、回転角センサ１
０，車速センサ１２等から入力されるパルス状の検出信
号を波形整形してＣＰＵ５０に入力する入力回路３２、
スロットルセンサ１４，Ｏ₂ センサ１６，水温センサ１
８等から入力されるアナログ電圧信号をデジタルデータ
に変換してＣＰＵ５０に入力するＡ／Ｄ変換回路（ＡＤ
Ｃ）３４、ＣＰＵ５０からの制御信号を受けてインジェ
クタ２０，イグナイタ２２，４相ステップモータ２４を
夫々駆動するための駆動信号を出力する駆動回路（Ｉ
Ｃ）３６，３８，４０、及び、イグニッションスイッチ
ＩＧのオン時にバッテリＢＴから電源供給（バッテリ電
圧＋Ｂ）を受けて、上記各内部回路を動作させるための
電源電圧（定電圧）Ｖｃｃを生成する電源回路（ＩＣ）
３１等が備えられている。

【００２９】このように構成されたＥＣＵ３０において
は、ＣＰＵ５０が、入力回路３２及びＡＤＣ３４を介し
て入力される各種検出信号に基づき、燃料噴射量，点火
時期，バルブ開度（ＩＳＣＶ或いはＥＧＲバルブ等の開
度）を演算し、その演算結果に従い、駆動回路３６，３
８，４０に制御信号を出力することにより、各駆動回路
３６，３８，４０を介して、インジェクタ２０，イグナ
イタ２２，４相ステップモータ２４を制御するのである
が、こうしたエンジン制御全体については、本発明に特
に関係なく、また従来より周知であるため、説明は省略
し、次に、ＣＰＵ５０が実行する本発明にかかわる主要
な処理である４相ステップモータ２４駆動のための処理
（ステップモータ駆動処理）、及び、この処理を実現す
るための駆動回路４０の構成について説明する。

【００３０】図２に示す如く、本実施例では、ＣＰＵ５
０は、４相ステップモータ２４駆動用の制御データとし
て、４相ステップモータ２４各相の相巻線毎に通電・非
通電を表す２値データからなる４ビットの制御データ
（データ１〜４）を生成し、これに予め設定された４ビ
ットのダミーデータを付与した、計８ビットのシリアル
データを、制御信号ＳＯＵＴとして、駆動回路４０にシ
リアル送信する。また、この制御信号ＳＯＵＴ送信時に
は、この制御信号ＳＯＵＴに同期したクロック信号（同
期信号）ＣＬＫも同時に駆動回路４０に出力する。

【００３１】一方、４相ステップモータ２４駆動のため
の駆動回路４０は、図３に示す如く、ＣＰＵ５０が出力
する制御信号ＳＯＵＴの全ビットを、クロック信号ＣＬ
Ｋに同期して順時受信し、保持するための８ビットの受
信用シフトレジスタ４２と、ＣＰＵ５０が出力する制御
信号ＳＯＵＴをクロック信号ＣＬＫに同期して順時受信
すると共に、制御信号ＳＯＵＴの内、４相ステップモー
タ２４の駆動に必要な制御データ４ビット分を受信した
後のダミーデータの受信時には、シフト動作によって制
御データを順に吐き出し、エコーバックデータＳＩＮ
（図２のデータ１′〜４′参照）としてＣＰＵ５０側に
転送する、４ビットのエコーバック用シフトレジスタ４
４とを備える。

【００３２】また、駆動回路４０には、図２に示すよう
に、後述のステップモータ駆動処理によってＣＰＵ５０
が出力してくるコントロール信号ＣＳの立ち上がりタイ
ミングで、受信用シフトレジスタ４２に保持された制御
データ（データ１〜４）をラッチし、そのラッチしたデ
ータ（４ビット）を、４相ステップモータ２４駆動のた
めの（詳しくは、各相巻線を通電・非通電するための）
の駆動信号ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，ＯＵＴ４と
してパラレル出力するデータ出力用ラッチレジスタ４６
が設けられている。

【００３３】尚、本実施例では、駆動回路４０が、本発
明の駆動手段に相当するものであり、駆動回路４０にお
いて、８ビットの受信用シフトレジスタ４２は、本発明
の受信手段に相当し、４ビットのエコーバック用シフト
レジスタ４４は、本発明の転送手段に相当し、データ出
力用ラッチレジスタ４６は、本発明の出力手段に相当す
る。

【００３４】次に、図４は、ＣＰＵ５０において４相ス
テップモータ２４駆動のために実行されるステップモー
タ駆動処理を表す。尚、この処理は、本発明の制御手段
としての機能をＣＰＵ５０に実現させるためのものであ
り、ＩＳＣＶ或いはＥＧＲバルブの開度を制御するため
に４相ステップモータ２４を回転させるに当たって、４
相ステップモータ２４を１ステップ分回転駆動するため
に実行され、例えば、４相ステップモータ２４を３ステ
ップ分回転駆動する際には、この処理が３回繰り返し実
行されることになる。

【００３５】図４に示す如く、ステップモータ駆動処理
では、まずＳ１１０（Ｓは処理のステップを表す）に
て、駆動回路４０に出力する指令信号としてのコントロ
ール信号ＣＳを値０（Low レベル）にリセットする（図
２の時点ｔ１参照）。そして、続くＳ１２０では、４相
ステップモータ２４を現在の回転位置から１ステップ分
正又は逆方向に回転させるのに必要な制御データ（デー
タ１〜４）を求め、この制御データの後ろに４ビットの
ダミーデータを付与することによりシリアル出力データ
をセットし、続くＳ１３０にて、このシリアル出力デー
タを前述の制御信号ＳＯＵＴとして、送信用のクロック
信号ＣＬＫと共に駆動回路４０に出力するシリアル送信
を起動する、本発明の送信手段としての処理を実行す
る。

【００３６】このように、Ｓ１３０にて、シリアル送信
を起動すると、図２に示したように、ＣＰＵ５０から駆
動回路４０には、制御信号ＳＯＵＴとして、４相ステッ
プモータ２４の各相巻線への通電・非通電を表す４ビッ
トの制御データ（データ１〜４）と４ビットのダミーデ
ータとが順に送信されることになるが、このシリアル出
力データの送信中に、制御データ４ビット分の送信が完
了し、ダミーデータの送信に入ると、駆動回路４０側で
は、クロック信号ＣＬＫに同期して（具体的には図２に
示すクロック信号ＣＬＫの立ち上がりタイミングで）ダ
ミーデータを受信する度に、エコーバック用シフトレジ
スタ４４から制御データがデータ１から順に１ビットず
つ吐き出され、これがエコーバックデータ（データ１′
〜４′）として、ＣＰＵ５０に転送されてくる（図２に
示す時点ｔ２以降参照）。

【００３７】このため、続くＳ１４０では、駆動回路４
０から転送されてくるエコーバックデータを取り込む入
力処理を実行し、この入力処理にて、エコーバックデー
タを４ビット分取り込むと（換言すればシリアル出力デ
ータの送信が完了すると）、続くＳ１５０にて、取り込
んだエコーバックデータ（データ１′〜４′）と、制御
信号ＳＯＵＴとして今回送信した制御データである出力
データ（データ１〜４）とが一致しているか否かを判断
する、本発明の判定手段としての処理を実行する。

【００３８】そして、Ｓ１５０にて、エコーバックデー
タと出力データとが一致していないと判断すると、再度
Ｓ１２０に移行して、送信用のシリアル出力データとし
て前回送信したものと同じデータをセットし、Ｓ１３０
にてシリアル送信を起動することにより、シリアル出力
データを再送信させる、本発明のデータ再送信手段とし
ての処理を実行する。

【００３９】一方、Ｓ１５０にて、エコーバックデータ
と出力データとが一致していると判断すると、駆動回路
４０への制御信号ＳＯＵＴの送信は正常に実行できたも
のとして、続くＳ１６０に移行し、指令信号としてのコ
ントロール信号ＣＳを値１（Highレベル）にセットする
（図２に示す時点ｔ３参照）ことにより、駆動回路４０
に対して、今回受信した制御データ（データ１〜４）の
パラレル出力を許可する、本発明の許可手段としての処
理を実行し、当該処理を一旦終了する。

【００４０】尚、コントロール信号ＣＳを値１（Highレ
ベル）にセットすると、前述したように、駆動回路４０
側では、データ出力用ラッチレジスタ４６が受信用シフ
トレジスタ４２に保持された制御データ（データ１〜
４）をラッチし、そのラッチしたデータ（４ビット）
を、駆動信号ＯＵＴ１〜４として、４相ステップモータ
２４側にパラレル出力する。すると４相ステップモータ
２４の各相巻線は、この駆動信号ＯＵＴ１〜４に対応し
て通電・非通電され、４相ステップモータ２４の回転位
置が、１ステップ分だけ正又は逆方向に変化する。

【００４１】以上説明したように、本実施例では、４相
ステップモータ２４を駆動する際には、ＣＰＵ５０から
駆動回路４０に対して、４相ステップモータ２４の各相
の相巻線への通電・非通電を表す４ビットの制御データ
に４ビットのダミーデータを付与した合計８ビットのデ
ータをクロック信号ＣＬＫと共にシリアル送信し、駆動
回路４０側では、そのシリアルデータをクロック同期で
受信すると共に、受信データの内、ダミーデータを除く
制御データをエコーバックデータとしてＣＰＵ５０に送
信する。そして、ＣＰＵ５０側では、このエコーバック
データと、送信した制御データ（出力データ）とが一致
している場合に、駆動回路４０に対して、コントロール
信号ＣＳ（Highレベル）を出力することにより、駆動回
路４０が受信した制御データ（４ビット）を、４相ステ
ップモータ２４の駆動信号として、パラレル出力させ
る。

【００４２】このため、本実施例によれば、駆動回路４
０が、シリアル通信により受信した制御データを、４相
ステップモータ２４駆動のための駆動信号（４ビットの
パラレルデータ）として出力するのは、ＣＰＵ５０側
で、エコーバックデータに基づき、ＣＰＵ５０−駆動回
路４０間のシリアル通信が正常に実行されたと判断され
たときだけであり、ＣＰＵ５０側でシリアル通信の正常
動作が確認されなければ、駆動回路４０が受信した制御
データを駆動信号としてパラレル出力することはない。
よって、本実施例によれば、ＣＰＵ５０−駆動回路４０
間でのシリアル通信に異常が生じた際に、４相ステップ
モータ２４が、誤ったデータで駆動されるのを確実に防
止することができる。

【００４３】また、ＣＰＵ５０は、エコーバックデータ
と、送信した制御データとが一致していないと判断する
と、制御データを再送信するが、この再送信動作は、再
送信した制御データと、それに対応したエコーバックデ
ータとが一致するまで繰り返し実行され、これら各デー
タが一致したときにだけ、駆動回路４０に対してコント
ロール信号ＣＳ（Highレベル）を出力して、受信した制
御データのパラレル出力を許可することから、ＣＰＵ５
０が認識している４相ステップモータ２４の駆動ステッ
プ数と実際の駆動ステップ数とが常に一致することにな
り、４相ステップモータ２４の制御精度を高め、延いて
は、４相ステップモータ２４により開閉されるＩＳＣＶ
或いはＥＧＲバルブの開度を高精度に制御することが可
能になる。

【００４４】以上、本発明の一実施例について説明した
が、本発明は、上記実施例に限定されるものではなく、
種々の態様を採ることができる。例えば、上記実施例で
は、駆動回路４０は、単に、ＣＰＵ５０からのコントロ
ール信号ＣＳの立ち上がりで駆動信号を出力するものと
して説明したが、この場合、コントロール信号ＣＳの信
号線にノイズが重畳されると、駆動回路４０がそのノイ
ズによって、不適当なタイミングで駆動信号を出力して
しまうことも考えられる。

【００４５】そこで、コントロール信号ＣＳの信号線の
ノイズ対策が十分でない場合や、ノイズの影響を受け易
い環境下等では、例えば、駆動回路４０側で、制御信号
ＳＯＵＴの全ビットの受信が完了する最終クロック後
に、コントロール信号ＣＳの入力を受け付ける、という
ように、駆動回路４０側でのコントロール信号ＣＳの入
力区間を制限するとよい。また、例えば、駆動回路４０
側で、ＣＰＵ５０からのコントロール信号ＣＳの立ち上
がりを検出すると、所定時間経過後に、コントロール信
号ＣＳの信号レベルを検出し、コントロール信号ＣＳの
信号レベルが適正（上記実施例ではHighレベル）であれ
ば、コントロール信号ＣＳが実際に入力されたものとし
て、データ出力用ラッチレジスタ４６から駆動信号を出
力させる、というように、コントロール信号ＣＳの２度
読み処理を行うようにしてもよい。

【００４６】つまり、このようにすれば、駆動回路４０
がコントロール信号ＣＳの信号線に重畳されたノイズに
よって駆動信号を誤出力するのを防止し、制御対象であ
る４相ステップモータ２４の駆動制御をより高精度に行
うことができるようになる。一方、上記実施例では、エ
ンジン制御用の電子制御装置（ＥＣＵ）３０において、
ＩＳＣＶ或いはＥＧＲバルブの開度を制御するための４
相ステップモータ２４を駆動する駆動回路４０とＣＰＵ
５０との間でシリアル通信を行う制御系に本発明を適用
した場合について説明したが、本発明は、こうした制御
系に限らず、ステップモータ等の所望の制御対象の制御
量を演算するマイクロコンピュータ等の制御回路と、こ
の制御回路からシリアル送信された制御信号（制御デー
タ）を受信し、これをパラレルデータに変換することに
より、制御対象の駆動信号を発生する駆動回路とからな
る制御装置であれば、適用することができる。

【００４７】また例えば、上記実施例では、駆動回路４
０は、特定の４相ステップモータ２４に対する駆動信号
を出力するものとして説明したが、例えば、ＣＰＵ５０
からシリアル送信されてくるシリアルデータをパラレル
データに変換することにより、複数のステップモータに
対する駆動信号を同時に生成するものであっても、本発
明を適用して、上記実施例と同様の効果を得ることがで
きる。

【図面の簡単な説明】

【図１】 実施例のエンジン制御装置全体の構成を表す
ブロック図である。

【図２】 ＣＰＵとステップモータ用の駆動回路との間
で送受信される信号及び駆動回路からの出力を説明する
タイムチャートである。

【図３】 ステップモータ用の駆動回路（ＩＣ）の構成
を表す説明図である。

【図４】 ＣＰＵにて実行されるステップモータ駆動処
理を表すフローチャートである。

【図５】 シリアル通信を利用してステップモータを駆
動制御する従来装置の問題を説明する説明図である。

【符号の説明】

２４…４相ステップモータ、４０…駆動回路、４２…受
信用シフトレジスタ、４４…エコーバック用シフトレジ
スタ、４６…データ出力用ラッチレジスタ、５０…ＣＰ
Ｕ（マイクロコンピュータ）。

フロントページの続き Ｆターム(参考） 3G084 BA06 BA13 BA17 BA20 DA04 EA02 EB01 EC07 FA05 FA10 FA20 FA29 FA38 5H580 AA08 BB05 CA12 DD03 FA03 FA04 FA13 FA14 GG04 HH01 HH37 JJ01 JJ13

Claims (3)

【特許請求の範囲】
1. 【請求項１】 制御対象を駆動制御するための情報をシ
   リアル送信する制御手段と、 該制御手段からのシリアルデータを受信し、パラレルデ
   ータに変換して、前記制御対象の駆動信号として出力す
   る駆動手段と、 を備えた電子制御装置において、 前記駆動手段が、 前記シリアルデータを受信して保持する受信手段と、 該受信手段が受信したシリアルデータを前記制御手段に
   転送する転送手段と、 前記制御手段からの指令信号に従い前記受信手段が保持
   したシリアルデータをパラレルデータに変換して前記駆
   動信号として出力する出力手段と、 を備え、 前記制御手段が、 前記シリアルデータを前記駆動手段の受信手段に向けて
   送信する送信手段と、 前記駆動手段の前記転送手段から転送されてきたシリア
   ルデータが、前記送信手段が送信したシリアルデータと
   一致するか否かを判定する判定手段と、 該判定手段にて前記両シリアルデータが一致していると
   判断されると、前記駆動手段の前記出力手段に対して、
   前記指令信号を出力することにより、前記駆動信号の出
   力を許可する許可手段と、 前記判定手段にて前記両シリアルデータが一致していな
   いと判断されると、前記送信手段から前記シリアルデー
   タを再送信させるデータ再送信手段と、 を備えたことを特徴とする電子制御装置。
2. 【請求項２】 前記制御手段において、 前記送信手段は、前記制御対象を駆動制御するためのｎ
   ビットの制御データの後ろにｍビット（但し、ｍ≧ｎ）
   のダミーデータを付与したｎ＋ｍビットのシリアルデー
   タを、該シリアルデータの各ビットに同期した同期信号
   と共に送信するよう構成され、 前記駆動手段において、 前記受信手段は、前記送信手段からの同期信号に同期し
   て前記シリアルデータを１ビットずつ順に受信するｎ＋
   ｍビットのシフトレジスタからなり、 前記転送手段は、前記送信手段からの同期信号に同期し
   て前記シリアルデータを１ビットずつ順に受信し、シフ
   ト動作によって吐き出だしたビットデータを、前記制御
   手段の前記判定手段に送信するｎビットのシフトレジス
   タからなり、 前記出力手段は、前記許可手段から指令信号を受ける
   と、前記受信手段を構成するシフトレジスタに蓄積され
   たｎ＋ｍビットのシリアルデータの内、該シフトレジス
   タが受信した最初のｎビット分をラッチし、該ラッチし
   たｎビットのデータをパラレルデータとして出力するラ
   ッチ用レジスタからなることを特徴とする請求項１記載
   の電子制御装置。
3. 【請求項３】 前記制御対象は、ステップモータであ
   り、前記制御手段が前記駆動手段にシリアル送信する情
   報は、前記ステップモータ各相の相巻線への通電・非通
   電を表す情報であることを特徴とする請求項１又は請求
   項２記載の電子制御装置。