JP2000307643A - データ解析装置及びデータ解析方法 - Google Patents
データ解析装置及びデータ解析方法Info
- Publication number
- JP2000307643A JP2000307643A JP11014499A JP11014499A JP2000307643A JP 2000307643 A JP2000307643 A JP 2000307643A JP 11014499 A JP11014499 A JP 11014499A JP 11014499 A JP11014499 A JP 11014499A JP 2000307643 A JP2000307643 A JP 2000307643A
- Authority
- JP
- Japan
- Prior art keywords
- data
- packet
- memory
- stored
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Management Or Editing Of Information On Record Carriers (AREA)
Abstract
(57)【要約】
【課題】簡易な構成による、リアルタイムでのパケット
解析を行い得るデータ解析装置を得る。 【解決手段】第2の記憶手段32に記憶されたパケット
のデータと所定のパラメータのビットパターンとを照合
し、パケットのデータとビットパターンが一致した場
合、当該一致したデータの位置情報を、当該パケットに
記入するパターン照合手段60を設けた。
解析を行い得るデータ解析装置を得る。 【解決手段】第2の記憶手段32に記憶されたパケット
のデータと所定のパラメータのビットパターンとを照合
し、パケットのデータとビットパターンが一致した場
合、当該一致したデータの位置情報を、当該パケットに
記入するパターン照合手段60を設けた。
Description
【0001】
【発明の属する技術分野】本発明はデータ解析装置及び
データ解析方法に関し、例えばパケット化されたデータ
を解析して当該パケットに記入されたデータを得るデー
タ解析装置に適用して好適なものである。
データ解析方法に関し、例えばパケット化されたデータ
を解析して当該パケットに記入されたデータを得るデー
タ解析装置に適用して好適なものである。
【0002】
【従来の技術】従来、映像やそれに伴う音声の情報量を
減らす方法として、MPEG(MovingPicture Experts
Group)2方式が用いられている。かかるMPEG2方
式では、映像データを圧縮符号化してなるエレメンタリ
ーストリーム(Elementary Stream )をパケット化して
PESパケットを生成する。PESパケットの先頭に
は、符号化処理における各種の情報を記入したPESヘ
ッダが付加される。
減らす方法として、MPEG(MovingPicture Experts
Group)2方式が用いられている。かかるMPEG2方
式では、映像データを圧縮符号化してなるエレメンタリ
ーストリーム(Elementary Stream )をパケット化して
PESパケットを生成する。PESパケットの先頭に
は、符号化処理における各種の情報を記入したPESヘ
ッダが付加される。
【0003】このPESパケットはペイロードとして1
84[byte]毎に分割され、さらにその先頭に4[byte]の
TSヘッダを付加することにより、全体として188[b
yte]の、伝送用パケットであるTS(Transport Strea
m)パケットを生成する。
84[byte]毎に分割され、さらにその先頭に4[byte]の
TSヘッダを付加することにより、全体として188[b
yte]の、伝送用パケットであるTS(Transport Strea
m)パケットを生成する。
【0004】MPEG2方式では複数の番組(エレメン
タリーストリーム)のTSパケットを時分割多重してト
ランスポートストリームを生成し、これを放送すること
により一つの回線で複数の番組を放送し得るようになさ
れている。TSヘッダには番組別にPID(Packet Ide
ntification )と呼ばれるパケット識別子が記入されて
おり、これにより多重化されたトランスポートストリー
ムから所望の番組を分離できるようになされている。
タリーストリーム)のTSパケットを時分割多重してト
ランスポートストリームを生成し、これを放送すること
により一つの回線で複数の番組を放送し得るようになさ
れている。TSヘッダには番組別にPID(Packet Ide
ntification )と呼ばれるパケット識別子が記入されて
おり、これにより多重化されたトランスポートストリー
ムから所望の番組を分離できるようになされている。
【0005】
【発明が解決しようとする課題】ところで、多重化され
たトランスポートストリームを中継局で受信し、当該ト
ランスポートストリームの中の所定の番組の映像データ
に対して例えば広告映像データ(いわゆるCM)を挿入
したり、ニュース番組の中の天気予報の部分にその地方
の天気予報を挿入するようなことが考えられる。
たトランスポートストリームを中継局で受信し、当該ト
ランスポートストリームの中の所定の番組の映像データ
に対して例えば広告映像データ(いわゆるCM)を挿入
したり、ニュース番組の中の天気予報の部分にその地方
の天気予報を挿入するようなことが考えられる。
【0006】このような処理を行うには、第1の映像デ
ータと第2の映像データとを切替え接続して最終的な映
像データを生成する。このような映像編集作業をスプラ
イシング処理と呼ぶ。
ータと第2の映像データとを切替え接続して最終的な映
像データを生成する。このような映像編集作業をスプラ
イシング処理と呼ぶ。
【0007】第1及び第2の映像データが圧縮符号化し
ていないベースバンドの映像データであれば、第1及び
第2の映像データの間でフレームタイミングを同期させ
て切り換えることで容易にスプライシング処理を行うこ
とができる。
ていないベースバンドの映像データであれば、第1及び
第2の映像データの間でフレームタイミングを同期させ
て切り換えることで容易にスプライシング処理を行うこ
とができる。
【0008】ところが第1及び第2の映像データが圧縮
符号化されている場合、ピクチャ毎に発生符号量が異な
るため、単純にデータを切り替えるだけではスプライシ
ング処理を行うことができない。このためスプライシン
グ対象のTSパケットを解析し、PESパケットに記入
されている発生符号量等のパラメータを読み出し、当該
パラメータに基づいてスプライシング処理を行う必要が
ある。
符号化されている場合、ピクチャ毎に発生符号量が異な
るため、単純にデータを切り替えるだけではスプライシ
ング処理を行うことができない。このためスプライシン
グ対象のTSパケットを解析し、PESパケットに記入
されている発生符号量等のパラメータを読み出し、当該
パラメータに基づいてスプライシング処理を行う必要が
ある。
【0009】かかるパラメータの読み出し方法として、
TSパケットからペイロードを抽出してPESパケット
を再生し、これを用いてパラメータを得るという方法が
考えられるが、この場合PESパケットの再生に時間が
かかり、リアルタイムでの解析が困難であるという問題
を有している。
TSパケットからペイロードを抽出してPESパケット
を再生し、これを用いてパラメータを得るという方法が
考えられるが、この場合PESパケットの再生に時間が
かかり、リアルタイムでの解析が困難であるという問題
を有している。
【0010】本発明は以上の点を考慮してなされたもの
で、簡易な構成による、リアルタイムでのパケット解析
を行い得るデータ解析装置及びデータ解析方法を提案し
ようとするものである。
で、簡易な構成による、リアルタイムでのパケット解析
を行い得るデータ解析装置及びデータ解析方法を提案し
ようとするものである。
【0011】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、所定のパケットが連続してなるト
ランスポートストリームを解析して、当該各パケットの
ペイロードにそれぞれ分割して割り当てられた符号化デ
ータに記入されているパラメータを得るデータ解析装置
において、トランスポートストリームを記憶する第1の
記憶手段と、パケットを1パケット記憶する第2の記憶
手段と、所定の読み出し対象データを含むパケットを第
1の記憶手段から読み出して第2の記憶手段に記憶し、
読み出し対象データを当該第2の記憶手段から読み出し
て出力する記憶手段の制御手段と、読み出し対象データ
を演算してパラメータを得る演算手段と、第2の記憶手
段に記憶されたパケットのデータと所定のパラメータの
ビットパターンとを照合し、パケットのデータとビット
パターンが一致した場合、当該一致したデータの位置情
報を、当該パケットに記入するパターン照合手段とを設
けた。
め本発明においては、所定のパケットが連続してなるト
ランスポートストリームを解析して、当該各パケットの
ペイロードにそれぞれ分割して割り当てられた符号化デ
ータに記入されているパラメータを得るデータ解析装置
において、トランスポートストリームを記憶する第1の
記憶手段と、パケットを1パケット記憶する第2の記憶
手段と、所定の読み出し対象データを含むパケットを第
1の記憶手段から読み出して第2の記憶手段に記憶し、
読み出し対象データを当該第2の記憶手段から読み出し
て出力する記憶手段の制御手段と、読み出し対象データ
を演算してパラメータを得る演算手段と、第2の記憶手
段に記憶されたパケットのデータと所定のパラメータの
ビットパターンとを照合し、パケットのデータとビット
パターンが一致した場合、当該一致したデータの位置情
報を、当該パケットに記入するパターン照合手段とを設
けた。
【0012】ビットパターンを照合する手段を演算手段
とは別個に設けたことにより、パラメータの取り出しを
高速に実行することができる。
とは別個に設けたことにより、パラメータの取り出しを
高速に実行することができる。
【0013】また、第2の記憶手段に記憶されているパ
ケットの末尾のデータをパターン照合手段に保存してお
き、当該第2の記憶手段に記憶されたパケットの次のパ
ケットのビットパターンの照合時に、末尾のデータを次
のパケットの先頭に付加してビットパターンを照合する
ようにした。
ケットの末尾のデータをパターン照合手段に保存してお
き、当該第2の記憶手段に記憶されたパケットの次のパ
ケットのビットパターンの照合時に、末尾のデータを次
のパケットの先頭に付加してビットパターンを照合する
ようにした。
【0014】末尾のデータを保存しておき、次のパケッ
トの先頭に付加してビットパターンを照合することによ
り、2つのパケットにまたがったビットパターンを検出
することができる。
トの先頭に付加してビットパターンを照合することによ
り、2つのパケットにまたがったビットパターンを検出
することができる。
【0015】
【発明の実施の形態】以下図面について、本発明の一実
施の形態を詳述する。
施の形態を詳述する。
【0016】(1)スプライシング装置の全体構成 図1において、1は全体としてスプライシング装置を示
し、位置情報付加手段としての入力処理部3、データ処
理部4、出力処理部5、CPU(Central Processing U
nit )6、データバス7、コマンドバス8、SDRAM
(Syncronous Dynamic Randam Access Memory )でなる
第1の記憶手段としての外部メモリ9、インターフェー
ス部10及びデータ解析部20で構成される。
し、位置情報付加手段としての入力処理部3、データ処
理部4、出力処理部5、CPU(Central Processing U
nit )6、データバス7、コマンドバス8、SDRAM
(Syncronous Dynamic Randam Access Memory )でなる
第1の記憶手段としての外部メモリ9、インターフェー
ス部10及びデータ解析部20で構成される。
【0017】このスプライシング装置1は、ホストコン
ピュータ2から供給される制御情報に基づいて、複数の
映像データを多重化してなるトランスポートストリーム
S1及びS2に対してスプライシング処理を施し、出力
トランスポートストリームSoutを生成し外部に出力
するようになされている。
ピュータ2から供給される制御情報に基づいて、複数の
映像データを多重化してなるトランスポートストリーム
S1及びS2に対してスプライシング処理を施し、出力
トランスポートストリームSoutを生成し外部に出力
するようになされている。
【0018】CPU6はRISC(Reduced Instructio
n Set Computer:縮小命令セットコンピュータ)構成で
なるマイクロプロセッサであり、スプライシング装置の
各回路ブロック(入力処理部3、データ処理部4、出力
処理部5、外部メモリ9及びデータ解析部20)を制御
するものである。すなわちCPU7は上位のホストコン
ピュータ2から供給されるスプライシング命令をインタ
ーフェース部10及びコマンドバス8を介して受け、当
該スプライシング命令に基づいてスプライシング装置1
の各回路ブロックに対する動作命令を生成し、これを当
該各回路ブロックに供給することにより、ホストコンピ
ュータ2が指示するスプライシング処理を実行するよう
になされている。なお、このCPU6は外部メモリ9に
格納されている動作プログラムに基づいて動作すること
により、これら各回路ブロックの動作を制御するように
なされている。ちなみにこの動作プログラムは、外部か
らホストコンピュータを介して外部メモリ9にダウンロ
ードされる。
n Set Computer:縮小命令セットコンピュータ)構成で
なるマイクロプロセッサであり、スプライシング装置の
各回路ブロック(入力処理部3、データ処理部4、出力
処理部5、外部メモリ9及びデータ解析部20)を制御
するものである。すなわちCPU7は上位のホストコン
ピュータ2から供給されるスプライシング命令をインタ
ーフェース部10及びコマンドバス8を介して受け、当
該スプライシング命令に基づいてスプライシング装置1
の各回路ブロックに対する動作命令を生成し、これを当
該各回路ブロックに供給することにより、ホストコンピ
ュータ2が指示するスプライシング処理を実行するよう
になされている。なお、このCPU6は外部メモリ9に
格納されている動作プログラムに基づいて動作すること
により、これら各回路ブロックの動作を制御するように
なされている。ちなみにこの動作プログラムは、外部か
らホストコンピュータを介して外部メモリ9にダウンロ
ードされる。
【0019】またこのスプライシング装置1において
は、各回路ブロック(入力処理部3、データ処理部4、
出力処理部5、CPU6及びデータ解析部20)はデー
タバス7を介して外部メモリ9に接続されており、当該
各回路ブロックは外部メモリ9に対して所望のデータを
書き込めるとともに、当該外部メモリ9から所望のデー
タを読み出し得るようになされている。なお、データバ
ス7にはアービトレーション機能が設けられており、こ
のアービトレーション機能によってデータバス7の使用
権を調停することにより外部メモリ9に対するアクセス
が衝突しないようになされている。
は、各回路ブロック(入力処理部3、データ処理部4、
出力処理部5、CPU6及びデータ解析部20)はデー
タバス7を介して外部メモリ9に接続されており、当該
各回路ブロックは外部メモリ9に対して所望のデータを
書き込めるとともに、当該外部メモリ9から所望のデー
タを読み出し得るようになされている。なお、データバ
ス7にはアービトレーション機能が設けられており、こ
のアービトレーション機能によってデータバス7の使用
権を調停することにより外部メモリ9に対するアクセス
が衝突しないようになされている。
【0020】入力処理部3はトランスポートストリーム
S1及びS2を入力し、当該トランスポートストリーム
S1及びS2を構成するTSパケットを、図2に示すよ
うに同一のPID(Packet Identification :パケット
識別情報)を有するTSパケット毎に整理する。そして
入力処理部3は、図3に示すように各TSパケット(18
8[byte] 長)の先頭に当該TSパケットについての情報
の記入領域としてのローカルヘッダ(64[byte]長)を付
加するとともに、当該TSパケットの末尾に予約領域と
してのリザーブ(4[byte] 長)を付加することにより全
体として256[byte] 長のTSブロックを生成し、これを
順次外部メモリ9に書き込んでいく。
S1及びS2を入力し、当該トランスポートストリーム
S1及びS2を構成するTSパケットを、図2に示すよ
うに同一のPID(Packet Identification :パケット
識別情報)を有するTSパケット毎に整理する。そして
入力処理部3は、図3に示すように各TSパケット(18
8[byte] 長)の先頭に当該TSパケットについての情報
の記入領域としてのローカルヘッダ(64[byte]長)を付
加するとともに、当該TSパケットの末尾に予約領域と
してのリザーブ(4[byte] 長)を付加することにより全
体として256[byte] 長のTSブロックを生成し、これを
順次外部メモリ9に書き込んでいく。
【0021】ここでTSパケットは、図4に示すように
MPEG(Moving Picture ExpertsGroup)2方式の映
像符号化の基本単位であるPES(Packetized Element
al Stream )パケットを分割したペイロードにTSヘッ
ダを付加して生成される。入力処理部3は、同一のPI
Dで整理したTSブロックのペイロードデータの先頭
(すなわちPESパケットの先頭)から計数した、当該
TSブロックが有するペイロードの先頭アドレスを「ab
s sum bgn 」に記入し、当該TSブロックが有するペイ
ロードの末尾アドレスを「abs sum end 」に記入し、当
該TSブロックが有するペイロードの先頭を示すポイン
タ情報を「payload ptr 」に記入する。また入力処理部
3は、当該TSブロックのアダプテーションフィールド
の情報を「Else header 」に記入する。
MPEG(Moving Picture ExpertsGroup)2方式の映
像符号化の基本単位であるPES(Packetized Element
al Stream )パケットを分割したペイロードにTSヘッ
ダを付加して生成される。入力処理部3は、同一のPI
Dで整理したTSブロックのペイロードデータの先頭
(すなわちPESパケットの先頭)から計数した、当該
TSブロックが有するペイロードの先頭アドレスを「ab
s sum bgn 」に記入し、当該TSブロックが有するペイ
ロードの末尾アドレスを「abs sum end 」に記入し、当
該TSブロックが有するペイロードの先頭を示すポイン
タ情報を「payload ptr 」に記入する。また入力処理部
3は、当該TSブロックのアダプテーションフィールド
の情報を「Else header 」に記入する。
【0022】データ解析部20は、スプライシング処理
の対象となる映像データのTSブロックを外部メモリ9
から読み出してローカルヘッダに基づいて解析し、当該
解析結果のデータをTSブロックのローカルヘッダに記
入して当該TSブロックを外部メモリ9に書き戻すとも
に、圧縮符号化時及びパケット化時に付加された各種パ
ラメータを取り出して外部メモリ9に格納する。
の対象となる映像データのTSブロックを外部メモリ9
から読み出してローカルヘッダに基づいて解析し、当該
解析結果のデータをTSブロックのローカルヘッダに記
入して当該TSブロックを外部メモリ9に書き戻すとも
に、圧縮符号化時及びパケット化時に付加された各種パ
ラメータを取り出して外部メモリ9に格納する。
【0023】ローカルヘッダに記入されるデータとして
は、「PES pyld ptr」、「PES pcktlngt ptr 」、「PES
hdr lngt ptr」、「PTS ptr 」、「DTS ptr 」及び「A
U ptr」がある。「PES pyld ptr」はPESパケットの
ペイロードの先頭を示すポインタ情報であり、PESパ
ケットのペイロードの先頭が当該TSブロックに無い場
合は「0xff」が記入される。「PES pckt lngt ptr 」は
PESパケットのパケット長情報の先頭を示すポインタ
であり、パケット長情報が当該TSブロックに無い場合
は「0xff」が記入される。「PES hdr lngt ptr」はPE
Sパケットのヘッダ長情報の先頭を示すポインタであ
り、ヘッダ長情報が当該TSブロックに無い場合は「0x
ff」が記入される。
は、「PES pyld ptr」、「PES pcktlngt ptr 」、「PES
hdr lngt ptr」、「PTS ptr 」、「DTS ptr 」及び「A
U ptr」がある。「PES pyld ptr」はPESパケットの
ペイロードの先頭を示すポインタ情報であり、PESパ
ケットのペイロードの先頭が当該TSブロックに無い場
合は「0xff」が記入される。「PES pckt lngt ptr 」は
PESパケットのパケット長情報の先頭を示すポインタ
であり、パケット長情報が当該TSブロックに無い場合
は「0xff」が記入される。「PES hdr lngt ptr」はPE
Sパケットのヘッダ長情報の先頭を示すポインタであ
り、ヘッダ長情報が当該TSブロックに無い場合は「0x
ff」が記入される。
【0024】「PTS ptr 」は映像データの表示時間情報
PTSの先頭を示すポインタ情報であり、PTSの先頭
が当該TSブロックに無い場合は「0xff」が記入され
る。「DTS ptr 」は映像データの表示時間情報DTSの
先頭を示すポインタ情報であり、DTSの先頭が当該T
Sブロックに無い場合は「0xff」が記入される。「AU p
tr」はアクセスユニットの先頭を示すポインタ情報であ
り、アクセスユニットの先頭が当該TSブロックに無い
場合は「0xff」が記入される。
PTSの先頭を示すポインタ情報であり、PTSの先頭
が当該TSブロックに無い場合は「0xff」が記入され
る。「DTS ptr 」は映像データの表示時間情報DTSの
先頭を示すポインタ情報であり、DTSの先頭が当該T
Sブロックに無い場合は「0xff」が記入される。「AU p
tr」はアクセスユニットの先頭を示すポインタ情報であ
り、アクセスユニットの先頭が当該TSブロックに無い
場合は「0xff」が記入される。
【0025】またTSブロックから取り出されるパラメ
ータとしては、符号化データの表示時間情報であるPT
S(Presentation Time Stamp )、符号化データの復号
時間情報であるDTS(Decoding Time Stamp )、PE
Sパケット長、PESヘッダ長、ビットレート、VBV
(Video Buffer Verifier :発生符号量制御のための仮
想バッファ)サイズ、ビットレート・エクステンショ
ン、VBVサイズ・エクステンション、クローズドGO
P、テンポラリ・リファレンス・コーディング・タイ
プ、VBVディレイ、等といった圧縮符号化時及びパケ
ット化時のパラメータである。
ータとしては、符号化データの表示時間情報であるPT
S(Presentation Time Stamp )、符号化データの復号
時間情報であるDTS(Decoding Time Stamp )、PE
Sパケット長、PESヘッダ長、ビットレート、VBV
(Video Buffer Verifier :発生符号量制御のための仮
想バッファ)サイズ、ビットレート・エクステンショ
ン、VBVサイズ・エクステンション、クローズドGO
P、テンポラリ・リファレンス・コーディング・タイ
プ、VBVディレイ、等といった圧縮符号化時及びパケ
ット化時のパラメータである。
【0026】ここで、入力されるトランスポートストリ
ームがマルチプログラムの場合、当該トランスポートス
トリームには異なるプログラムのTSパケットが混合さ
れており、このためこれらのパラメータを取り出すには
複雑な作業が伴う。しかしながらこのスプライシング装
置1では、入力処理部3によってトランスポートストリ
ームを同一のPIDを有するTSパケット毎に整理して
外部メモリ9に格納しているため、これらのパラメータ
を容易に取り出すことができる。スプライシング処理は
少なくとも2つ以上の映像データを対象として処理を行
うため、データ解析部20は複数の映像データのストリ
ームを時分割処理によって平行して解析するようになさ
れている。
ームがマルチプログラムの場合、当該トランスポートス
トリームには異なるプログラムのTSパケットが混合さ
れており、このためこれらのパラメータを取り出すには
複雑な作業が伴う。しかしながらこのスプライシング装
置1では、入力処理部3によってトランスポートストリ
ームを同一のPIDを有するTSパケット毎に整理して
外部メモリ9に格納しているため、これらのパラメータ
を容易に取り出すことができる。スプライシング処理は
少なくとも2つ以上の映像データを対象として処理を行
うため、データ解析部20は複数の映像データのストリ
ームを時分割処理によって平行して解析するようになさ
れている。
【0027】CPU6は、データ解析部20の解析によ
って得られたパラメータに基づいてスプライシング処理
を決める連結点を決めると共に、その連結点においてブ
ランキングデータやスタフィングデータを挿入した方が
良いか否かを判断し、当該判断内容をデータ結合指令と
してデータ処理部4に送出する。
って得られたパラメータに基づいてスプライシング処理
を決める連結点を決めると共に、その連結点においてブ
ランキングデータやスタフィングデータを挿入した方が
良いか否かを判断し、当該判断内容をデータ結合指令と
してデータ処理部4に送出する。
【0028】データ処理部4はこのデータ結合指令を受
けて、スプライシング処理の対象の映像データに対して
スプライシング処理を実行する。すなわちデータ処理部
4は、データ結合指令に応じて外部メモリ9からスプラ
イシング対象の複数の映像データを読み出し、必要があ
ればブランキングデータやスタフィングデータを挿入
し、これら複数の映像データを連結することによって連
結映像データを生成し、これを再び外部メモリ9に格納
する。
けて、スプライシング処理の対象の映像データに対して
スプライシング処理を実行する。すなわちデータ処理部
4は、データ結合指令に応じて外部メモリ9からスプラ
イシング対象の複数の映像データを読み出し、必要があ
ればブランキングデータやスタフィングデータを挿入
し、これら複数の映像データを連結することによって連
結映像データを生成し、これを再び外部メモリ9に格納
する。
【0029】出力処理部5は、外部メモリ9に格納され
ている映像データのうち、スプライシング処理によって
得られた連結映像データ及びその他の映像データを多重
化し、出力トランスポートストリームSoutを生成し
て出力する。
ている映像データのうち、スプライシング処理によって
得られた連結映像データ及びその他の映像データを多重
化し、出力トランスポートストリームSoutを生成し
て出力する。
【0030】(2)データ解析部の構成 図5は全体として本発明の一実施の形態によるデータ解
析部20を示し、CPU6(図1)は当該データ解析部
20の動作プログラムを外部メモリ9からプログラムメ
モリ25にダウンロードして実行することにより、デー
タ解析部20全体を制御する。プログラムメモリ25の
容量は24[bit] ×1024[word]であり、当該プログ
ラムメモリ25のアドレスはプログラムカウンタ24に
よって指定される。プログラムデコーダ26はプログラ
ムカウンタ24によって指定された動作プログラムのコ
マンドコードをデコードし、デコード結果をデータ解析
部20の各モジュールに対して出力する。
析部20を示し、CPU6(図1)は当該データ解析部
20の動作プログラムを外部メモリ9からプログラムメ
モリ25にダウンロードして実行することにより、デー
タ解析部20全体を制御する。プログラムメモリ25の
容量は24[bit] ×1024[word]であり、当該プログ
ラムメモリ25のアドレスはプログラムカウンタ24に
よって指定される。プログラムデコーダ26はプログラ
ムカウンタ24によって指定された動作プログラムのコ
マンドコードをデコードし、デコード結果をデータ解析
部20の各モジュールに対して出力する。
【0031】ジャンプ先判定部23は動作プログラムに
応じて、プログラムカウンタ24のカウンタ値をインク
リメントするか、又は当該カウンタ値に相対ジャンプ値
を加算することにより当該カウンタ値を更新する。かか
るカウンタ値の更新は、1つのコマンドコードの終了時
に行われる。
応じて、プログラムカウンタ24のカウンタ値をインク
リメントするか、又は当該カウンタ値に相対ジャンプ値
を加算することにより当該カウンタ値を更新する。かか
るカウンタ値の更新は、1つのコマンドコードの終了時
に行われる。
【0032】データ解析部20はTS[]メモリ32、G
M[]メモリ42及びRM[]メモリ52の3つの内部メモ
リを有しており、各内部メモリはそれぞれTSメモリ制
御部31、GMメモリ制御部41及びRMメモリ制御部
51によって書き込み及び読み出しが制御される。これ
ら3つの内部メモリの容量はそれぞれ8[bit] ×256
[word]であり、TSブロックのデータ長(256[byt
e])と同一である。
M[]メモリ42及びRM[]メモリ52の3つの内部メモ
リを有しており、各内部メモリはそれぞれTSメモリ制
御部31、GMメモリ制御部41及びRMメモリ制御部
51によって書き込み及び読み出しが制御される。これ
ら3つの内部メモリの容量はそれぞれ8[bit] ×256
[word]であり、TSブロックのデータ長(256[byt
e])と同一である。
【0033】TS[]メモリ32は、外部メモリ9から読
み出されたTSブロックを格納するメモリであり、演算
器22は当該TS[]メモリ32にアクセスしてTSブロ
ックのペイロード(すなわちPESパケット)内の所望
のデータを読み出す。GM[]メモリ42は汎用メモリ
として用いられ、動作プログラム内のレジスタ値の退避
等に用いられる。
み出されたTSブロックを格納するメモリであり、演算
器22は当該TS[]メモリ32にアクセスしてTSブロ
ックのペイロード(すなわちPESパケット)内の所望
のデータを読み出す。GM[]メモリ42は汎用メモリ
として用いられ、動作プログラム内のレジスタ値の退避
等に用いられる。
【0034】TS[]メモリ32及びGM[]メモリ42
はそれぞれTSメモリレジスタ33及びGMメモリレジ
スタ43によって間接アドレッシングされる。例えば、
TS[RegA0] はTS[]メモリ32におけるRegA0 番地の
値を示す。
はそれぞれTSメモリレジスタ33及びGMメモリレジ
スタ43によって間接アドレッシングされる。例えば、
TS[RegA0] はTS[]メモリ32におけるRegA0 番地の
値を示す。
【0035】TSメモリレジスタ33のレジスタRegA+
はインクリメント機能付きレジスタであり、分割前のP
ESパケットにおける先頭からの番地を示し、当該レジ
スタRegA+ を用いることによりPESパケット(すなわ
ちTSブロックのペイロード)を連続的にアクセスし得
るようになされている。
はインクリメント機能付きレジスタであり、分割前のP
ESパケットにおける先頭からの番地を示し、当該レジ
スタRegA+ を用いることによりPESパケット(すなわ
ちTSブロックのペイロード)を連続的にアクセスし得
るようになされている。
【0036】SEGレジスタ34はインクリメント機能
付きレジスタであり、同一のPIDで整理したTSブロ
ック列の先頭から計数した、当該TSブロック列におけ
るTSブロックの位置(順位)を指定するレジスタであ
る。TSメモリ制御部31は、当該SEGレジスタ34
が示すTSブロックを外部メモリ9から読み出す。また
TSメモリ制御部31は「abs sum bgn 」及び「abs su
m end 」とレジスタRegA+ との比較結果に基づいて、当
該SEGレジスタ34をインクリメント(+1または−
1)する。
付きレジスタであり、同一のPIDで整理したTSブロ
ック列の先頭から計数した、当該TSブロック列におけ
るTSブロックの位置(順位)を指定するレジスタであ
る。TSメモリ制御部31は、当該SEGレジスタ34
が示すTSブロックを外部メモリ9から読み出す。また
TSメモリ制御部31は「abs sum bgn 」及び「abs su
m end 」とレジスタRegA+ との比較結果に基づいて、当
該SEGレジスタ34をインクリメント(+1または−
1)する。
【0037】RM[]メモリ52は演算器22による解析
結果を保存するメモリであり、当該RM[]メモリ52が
満量になった場合に解析結果を外部メモリ9に書き出す
ようになされている。
結果を保存するメモリであり、当該RM[]メモリ52が
満量になった場合に解析結果を外部メモリ9に書き出す
ようになされている。
【0038】第1の演算器入力セレクタ27Aは、動作
プログラムに応じてその入力をTSメモリ制御部31、
GMメモリ制御部41、RMメモリ制御部51、TSメ
モリレジスタ33、GMメモリレジスタ43及びSEG
レジスタ34から選択し、その出力を演算器22の第1
の入力端に供給する。同様に第2の演算器入力セレクタ
27Bはその入力をTSメモリ制御部31、GMメモリ
制御部41又、RMメモリ制御部51、TSメモリレジ
スタ33、GMメモリレジスタ43及びSEGレジスタ
34から選択し、その出力を演算器22の第2の入力端
に供給する。
プログラムに応じてその入力をTSメモリ制御部31、
GMメモリ制御部41、RMメモリ制御部51、TSメ
モリレジスタ33、GMメモリレジスタ43及びSEG
レジスタ34から選択し、その出力を演算器22の第1
の入力端に供給する。同様に第2の演算器入力セレクタ
27Bはその入力をTSメモリ制御部31、GMメモリ
制御部41又、RMメモリ制御部51、TSメモリレジ
スタ33、GMメモリレジスタ43及びSEGレジスタ
34から選択し、その出力を演算器22の第2の入力端
に供給する。
【0039】演算手段としての演算器22は、動作プロ
グラムに応じて第1の演算器入力セレクタ27A及び第
2の演算器入力セレクタ27Bから供給されるデータに
対して加算、シフト、論理演算(AND、OR)、反
転、定数ロード等の演算を行い、当該演算結果を、動作
プログラムに応じたモジュール(TSメモリレジスタ3
3、SEGレジスタ34、GMメモリレジスタ43、R
Mメモリレジスタ53、TSメモリ制御部31、GMメ
モリ制御部41及びRMメモリ制御部51)に出力す
る。
グラムに応じて第1の演算器入力セレクタ27A及び第
2の演算器入力セレクタ27Bから供給されるデータに
対して加算、シフト、論理演算(AND、OR)、反
転、定数ロード等の演算を行い、当該演算結果を、動作
プログラムに応じたモジュール(TSメモリレジスタ3
3、SEGレジスタ34、GMメモリレジスタ43、R
Mメモリレジスタ53、TSメモリ制御部31、GMメ
モリ制御部41及びRMメモリ制御部51)に出力す
る。
【0040】書込パルス発生部28は、データ解析部2
0の各モジュール(TSメモリレジスタ33、GMメモ
リレジスタ43、RMメモリレジスタ53、SEGレジ
スタ34、TSメモリ制御部31、GMメモリ制御部4
1及びRMメモリ制御部51)に対して書込パルスをセ
レクトして供給する。
0の各モジュール(TSメモリレジスタ33、GMメモ
リレジスタ43、RMメモリレジスタ53、SEGレジ
スタ34、TSメモリ制御部31、GMメモリ制御部4
1及びRMメモリ制御部51)に対して書込パルスをセ
レクトして供給する。
【0041】データ解析部20が有するレジスタ及びメ
モリは全てアドレスマッピングされており、CPU6
(図1)及び状態退避部56から、入力セレクタ58及
び出力セレクタ59を介してアクセスし得るようになさ
れている。そしてデータ解析部20は、状態退避部56
を介して当該データ解析部20の内部状態(レジスタ及
びメモリ)を外部メモリ9に退避及び読み込むことによ
り、複数の映像データのストリームを時分割処理し得る
ようになされている。
モリは全てアドレスマッピングされており、CPU6
(図1)及び状態退避部56から、入力セレクタ58及
び出力セレクタ59を介してアクセスし得るようになさ
れている。そしてデータ解析部20は、状態退避部56
を介して当該データ解析部20の内部状態(レジスタ及
びメモリ)を外部メモリ9に退避及び読み込むことによ
り、複数の映像データのストリームを時分割処理し得る
ようになされている。
【0042】図6は4つのストリームを時分割処理する
場合の外部メモリ9におけるデータ解析部20の使用領
域を示し、データ解析部のプログラムエリア、RM[]メ
モリ52からのデータを格納するRMリングエリア、及
びデータ解析部20の内部状態を退避するレジスタ退避
エリアを有しており、RMリングエリア及びレジスタ退
避エリアは4分割されている。RMリングエリアは、メ
モリエリアの折り返し位置に到達した場合にメモリエリ
アの先頭に戻るリング構成で使用される。
場合の外部メモリ9におけるデータ解析部20の使用領
域を示し、データ解析部のプログラムエリア、RM[]メ
モリ52からのデータを格納するRMリングエリア、及
びデータ解析部20の内部状態を退避するレジスタ退避
エリアを有しており、RMリングエリア及びレジスタ退
避エリアは4分割されている。RMリングエリアは、メ
モリエリアの折り返し位置に到達した場合にメモリエリ
アの先頭に戻るリング構成で使用される。
【0043】次に、TSメモリ制御部31によるTSブ
ロックの読み出しについて説明する。外部メモリ9上に
おいて、PESパケットはTSブロックのペイロードと
して不連続に存在する。記憶手段の制御手段としてのT
Sメモリ制御部31は、動作プログラムに応じて外部メ
モリ9からTSブロックを読み出してTS[]メモリ32
に格納し、当該TSブロックからペイロード(すなわち
PESパケット)のみを読み出すことにより、ペイロー
ドを連続的にアクセスし得るようになされている。
ロックの読み出しについて説明する。外部メモリ9上に
おいて、PESパケットはTSブロックのペイロードと
して不連続に存在する。記憶手段の制御手段としてのT
Sメモリ制御部31は、動作プログラムに応じて外部メ
モリ9からTSブロックを読み出してTS[]メモリ32
に格納し、当該TSブロックからペイロード(すなわち
PESパケット)のみを読み出すことにより、ペイロー
ドを連続的にアクセスし得るようになされている。
【0044】すなわち、動作プログラムによるペイロー
ドの読み出し命令が発生した場合、TSメモリ制御部3
1はこれに応じてSEGレジスタ34で指定されたTS
ブロックを外部メモリ9から読み出し、これをTS[]メ
モリ32に格納する。かかる読み出し命令における読み
出し対象のデータは、レジスタRegA+ を用いて「TS[R
egA+] 」の形式で指定される。
ドの読み出し命令が発生した場合、TSメモリ制御部3
1はこれに応じてSEGレジスタ34で指定されたTS
ブロックを外部メモリ9から読み出し、これをTS[]メ
モリ32に格納する。かかる読み出し命令における読み
出し対象のデータは、レジスタRegA+ を用いて「TS[R
egA+] 」の形式で指定される。
【0045】このときTSメモリ制御部31は、TSブ
ロックのローカルヘッダに記入されている「abs sum bg
n 」、「abs sum end 」及びレジスタRegA+ に基づい
て、読み出し対象のデータ(TS[RegA+] )が現在TS
[]メモリ32に格納されているTSブロックにあるか否
かを判断し、当該読み出し対象のデータが当該TSブロ
ックに無い場合、SEGレジスタ34をインクリメント
することにより、当該読み出し対象のデータを含むTS
ブロックを外部メモリ9から読みだしてTS[]メモリ3
2に格納する。
ロックのローカルヘッダに記入されている「abs sum bg
n 」、「abs sum end 」及びレジスタRegA+ に基づい
て、読み出し対象のデータ(TS[RegA+] )が現在TS
[]メモリ32に格納されているTSブロックにあるか否
かを判断し、当該読み出し対象のデータが当該TSブロ
ックに無い場合、SEGレジスタ34をインクリメント
することにより、当該読み出し対象のデータを含むTS
ブロックを外部メモリ9から読みだしてTS[]メモリ3
2に格納する。
【0046】図7は全体としてTSメモリ制御部31を
示し、第1の加算器62Aはレジスタ値RegA+ から「ab
s sum end 」を減算し、その結果を第1の判定部63A
に出力する。第1の判定部63Aは、当該減算結果が負
の場合は”0”を、それ以外の場合は”1”を第3の加
算器62Cに出力する。同様に第2の加算器62Bはレ
ジスタ値RegA+ から「abs sum bgn 」を減算し、その結
果を第2の判定部63Bに出力する。第2の判定部63
Bは、当該減算結果が負の場合は”−1”を、それ以外
の場合は”0”を第3の加算器62Cに出力する。第3
の加算器62Cは第1の判定部63A及び第2の判定部
63Bの出力を加算し、これを演算結果S62Cとして
第4の加算器62Dに出力する。
示し、第1の加算器62Aはレジスタ値RegA+ から「ab
s sum end 」を減算し、その結果を第1の判定部63A
に出力する。第1の判定部63Aは、当該減算結果が負
の場合は”0”を、それ以外の場合は”1”を第3の加
算器62Cに出力する。同様に第2の加算器62Bはレ
ジスタ値RegA+ から「abs sum bgn 」を減算し、その結
果を第2の判定部63Bに出力する。第2の判定部63
Bは、当該減算結果が負の場合は”−1”を、それ以外
の場合は”0”を第3の加算器62Cに出力する。第3
の加算器62Cは第1の判定部63A及び第2の判定部
63Bの出力を加算し、これを演算結果S62Cとして
第4の加算器62Dに出力する。
【0047】演算結果S62Cは、TS[RegA+] が現在
TS[]メモリ32に格納されているTSブロック内を示
している場合(すなわちabs sum bgn ≦RegA+ ≦abs su
m end の場合)に”0”となり、TS[RegA+] が現在T
S[]メモリ32に格納されているTSブロックよりも前
のTSブロックを示している場合(すなわちRegA+ <ab
s sum bgn の場合)に”−1”となり、TS[RegA+] が
現在TS[]メモリ32に格納されているTSブロックよ
りも後のTSブロックを示している場合(すなわちabs
sum end <RegA+ の場合)に”1”となる。
TS[]メモリ32に格納されているTSブロック内を示
している場合(すなわちabs sum bgn ≦RegA+ ≦abs su
m end の場合)に”0”となり、TS[RegA+] が現在T
S[]メモリ32に格納されているTSブロックよりも前
のTSブロックを示している場合(すなわちRegA+ <ab
s sum bgn の場合)に”−1”となり、TS[RegA+] が
現在TS[]メモリ32に格納されているTSブロックよ
りも後のTSブロックを示している場合(すなわちabs
sum end <RegA+ の場合)に”1”となる。
【0048】第4の加算器62Dは、SEGレジスタ3
4のレジスタ値に演算結果S62Cを加算し、これを演
算結果S62Dとして第1の比較器64Aに供給する。
第1の比較器64Aは演算器22からの書き込み命令に
応じて、演算結果S62DをSEGレジスタ34に供給
してSEGレジスタ34を書き換える。
4のレジスタ値に演算結果S62Cを加算し、これを演
算結果S62Dとして第1の比較器64Aに供給する。
第1の比較器64Aは演算器22からの書き込み命令に
応じて、演算結果S62DをSEGレジスタ34に供給
してSEGレジスタ34を書き換える。
【0049】これによりSEGレジスタ34は、TS[R
egA+] が現在TS[]メモリ32に格納されているTSブ
ロック内を示している場合は変化せず、TS[RegA+] が
現在TS[]メモリ32に格納されているTSブロックよ
りも前のTSブロックを示している場合は1だけ減算さ
れ、TS[RegA+] が現在TS[]メモリ32に格納されて
いるTSブロックよりも後のTSブロックを示している
場合は1だけ加算される。
egA+] が現在TS[]メモリ32に格納されているTSブ
ロック内を示している場合は変化せず、TS[RegA+] が
現在TS[]メモリ32に格納されているTSブロックよ
りも前のTSブロックを示している場合は1だけ減算さ
れ、TS[RegA+] が現在TS[]メモリ32に格納されて
いるTSブロックよりも後のTSブロックを示している
場合は1だけ加算される。
【0050】またSEGレジスタ34は、演算器22か
らの直接その値を書き換えることができるようになされ
ている。
らの直接その値を書き換えることができるようになされ
ている。
【0051】読出制御部65は、SEGレジスタ34で
指定されたTSブロック(すなわち読み出し対象のデー
タ(TS[RegA+] )を含むTSブロック)を外部メモリ
9から読み出し、これをTS[]メモリ32に格納する。
かかるSEGレジスタ34の書き換え(インクリメン
ト)及びTSブロックの読出は、加算器62A〜62
D、判定部62A、62B及び比較器64Aによるハー
ドウェア処理であるため、高速に処理が実行される。
指定されたTSブロック(すなわち読み出し対象のデー
タ(TS[RegA+] )を含むTSブロック)を外部メモリ
9から読み出し、これをTS[]メモリ32に格納する。
かかるSEGレジスタ34の書き換え(インクリメン
ト)及びTSブロックの読出は、加算器62A〜62
D、判定部62A、62B及び比較器64Aによるハー
ドウェア処理であるため、高速に処理が実行される。
【0052】TS[]メモリ32内におけるTS[RegA+]
の位置は、RegA+ −abs sum bgn +paylode ptr で求め
られる。第5の加算器62Eは、第2の加算器62Bの
出力(RegA+ −abs sum bgn )にpaylode ptr を加算
し、これを演算結果S62Eとして比較器64Bを介し
てTS[]メモリ32に供給する。TS[]メモリ32は、
演算結果S62Eを読出アドレスとしてTSブロックの
データを読み出すことによりTS[RegA+] を読み出し、
これを演算器22(図5)に供給する。
の位置は、RegA+ −abs sum bgn +paylode ptr で求め
られる。第5の加算器62Eは、第2の加算器62Bの
出力(RegA+ −abs sum bgn )にpaylode ptr を加算
し、これを演算結果S62Eとして比較器64Bを介し
てTS[]メモリ32に供給する。TS[]メモリ32は、
演算結果S62Eを読出アドレスとしてTSブロックの
データを読み出すことによりTS[RegA+] を読み出し、
これを演算器22(図5)に供給する。
【0053】かくしてTSメモリ制御部31は、ペイロ
ードの読み出し命令が発生した場合、TS[RegA+] を含
むTSブロックを外部メモリ9から読み出してTS[]メ
モリ32に格納し、TS[RegA+] をTS[]メモリ32か
ら読み出して演算器22に出力する。TSメモリ制御部
31の外部からは、TS[RegA+] がどのTSブロックに
含まれているかを意識することなくTS[RegA+] を読み
出すことができ、これによりPESパケットがペイロー
ドとして分割されていることを意識することなく、当該
PESパケットを連続的にアクセスし得るようになされ
ている。
ードの読み出し命令が発生した場合、TS[RegA+] を含
むTSブロックを外部メモリ9から読み出してTS[]メ
モリ32に格納し、TS[RegA+] をTS[]メモリ32か
ら読み出して演算器22に出力する。TSメモリ制御部
31の外部からは、TS[RegA+] がどのTSブロックに
含まれているかを意識することなくTS[RegA+] を読み
出すことができ、これによりPESパケットがペイロー
ドとして分割されていることを意識することなく、当該
PESパケットを連続的にアクセスし得るようになされ
ている。
【0054】演算器22(図5)は、このようにして読
みだされたペイロードを動作プログラムに基づいて演算
して解析することにより、PESパケットに記入されて
いるPTS、DTS、PESパケット長、PESヘッダ
長、ビットレート、VBVサイズ、ビットレート・エク
ステンション、VBVサイズ・エクステンション、クロ
ーズドGOP、テンポラリ・リファレンス・コーディン
グ・タイプ、VBVディレイ等のパラメータを取り出
し、これらをRMメモリ制御部51を介してRM[]メモ
リ52に書き込む。
みだされたペイロードを動作プログラムに基づいて演算
して解析することにより、PESパケットに記入されて
いるPTS、DTS、PESパケット長、PESヘッダ
長、ビットレート、VBVサイズ、ビットレート・エク
ステンション、VBVサイズ・エクステンション、クロ
ーズドGOP、テンポラリ・リファレンス・コーディン
グ・タイプ、VBVディレイ等のパラメータを取り出
し、これらをRMメモリ制御部51を介してRM[]メモ
リ52に書き込む。
【0055】RMメモリレジスタ53はインクリメント
機能付きレジスタであり、RM[]メモリ52にデータが
1[byte]書き込まれる毎にインクリメントするようにな
されている。RMメモリ制御部51は、RMメモリレジ
スタ53のレジスタRegC+ を監視しており、当該レジス
タRegC+ の値が256の整数倍になった場合(すなわち
RM[]メモリ52(容量256[byte])がいっぱいにな
った場合)に、RM[]メモリ52を読み出して外部メモ
リ9(図1)に書き込む。
機能付きレジスタであり、RM[]メモリ52にデータが
1[byte]書き込まれる毎にインクリメントするようにな
されている。RMメモリ制御部51は、RMメモリレジ
スタ53のレジスタRegC+ を監視しており、当該レジス
タRegC+ の値が256の整数倍になった場合(すなわち
RM[]メモリ52(容量256[byte])がいっぱいにな
った場合)に、RM[]メモリ52を読み出して外部メモ
リ9(図1)に書き込む。
【0056】また演算器22は読みだされたペイロード
を解析してPESパケットに記入されている「PES pyld
ptr」、「PES pckt lngt ptr 」、「PES hdr lngt pt
r」、「PTS ptr 」、「DTS ptr 」及び「AU ptr」の各
パラメータを取り出し、これらを図3に示すローカルヘ
ッダに記入する。
を解析してPESパケットに記入されている「PES pyld
ptr」、「PES pckt lngt ptr 」、「PES hdr lngt pt
r」、「PTS ptr 」、「DTS ptr 」及び「AU ptr」の各
パラメータを取り出し、これらを図3に示すローカルヘ
ッダに記入する。
【0057】ここで、解析の対象となるデータ(PES
ペイロード)はPESパケットの先頭から始まるとは限
らず、TSブロックをTSブロック列の先頭から一つず
つ読み出して解析していくのは意味がない。このため動
作プログラムは、PESペイロードの先頭を示す「payl
oad unit start indicator」を検出するまでSEGレジ
スタ34をインクリメントすることにより、TSブロッ
クの読み飛ばしを行う。
ペイロード)はPESパケットの先頭から始まるとは限
らず、TSブロックをTSブロック列の先頭から一つず
つ読み出して解析していくのは意味がない。このため動
作プログラムは、PESペイロードの先頭を示す「payl
oad unit start indicator」を検出するまでSEGレジ
スタ34をインクリメントすることにより、TSブロッ
クの読み飛ばしを行う。
【0058】一方パターン照合手段としてのサーチ部6
0は、動作プログラムによるサーチコマンドに応じて、
予め指定されたサーチパターンを用いてTS[]メモリ3
2に格納されているTSブロックのペイロードをサーチ
してパターンマッチングを行い、当該サーチパターンと
一致したビット列を検出した場合、当該ビット列の末尾
アドレスを当該TSブロックのローカルヘッダの「Matc
h ptr 0 〜Match ptr7 」に記入する。
0は、動作プログラムによるサーチコマンドに応じて、
予め指定されたサーチパターンを用いてTS[]メモリ3
2に格納されているTSブロックのペイロードをサーチ
してパターンマッチングを行い、当該サーチパターンと
一致したビット列を検出した場合、当該ビット列の末尾
アドレスを当該TSブロックのローカルヘッダの「Matc
h ptr 0 〜Match ptr7 」に記入する。
【0059】ここで指定されるサーチパターンとして
は、PESパケットのPESペイロードに記入されてい
るシーケンス・スタート・コード、グループ・スタート
・コード、ピクチャ・スタート・コード、スライス・ス
タート・コード等がある。これらの情報は、後段の処理
で用いられる。
は、PESパケットのPESペイロードに記入されてい
るシーケンス・スタート・コード、グループ・スタート
・コード、ピクチャ・スタート・コード、スライス・ス
タート・コード等がある。これらの情報は、後段の処理
で用いられる。
【0060】このときサーチ部60は、サーチパターン
の対象となるビット列がTSブロックにまたがって存在
する場合を考慮して、サーチが行われたペイロードの末
尾3[byte]を記憶しておき、次のサーチ時には当該保存
されている3[byte]を含めてサーチを行う。
の対象となるビット列がTSブロックにまたがって存在
する場合を考慮して、サーチが行われたペイロードの末
尾3[byte]を記憶しておき、次のサーチ時には当該保存
されている3[byte]を含めてサーチを行う。
【0061】またサーチ部60は、TSメモリ制御部3
1によるTSブロックの読み出しと同時に、payload pt
r が示す位置(すなわちPESペイロードの先頭)から
あらかじめパターンマッチングを行い、この時の結果
(サーチパターンと一致したビット列の末尾アドレス)
を保存しておく。かかる処理をプリサーチと呼ぶ。そし
てTS[]メモリ32内のTSブロックに対するサーチに
よって当該TSブロックがPESペイロードのみで構成
されていると判明した場合、プリサーチの結果をローカ
ルヘッダに記入してサーチを終了する。
1によるTSブロックの読み出しと同時に、payload pt
r が示す位置(すなわちPESペイロードの先頭)から
あらかじめパターンマッチングを行い、この時の結果
(サーチパターンと一致したビット列の末尾アドレス)
を保存しておく。かかる処理をプリサーチと呼ぶ。そし
てTS[]メモリ32内のTSブロックに対するサーチに
よって当該TSブロックがPESペイロードのみで構成
されていると判明した場合、プリサーチの結果をローカ
ルヘッダに記入してサーチを終了する。
【0062】図8はサーチ部60の状態遷移を示し、3d
0 で表せられる「休止」は、サーチ部60の動作してい
ない状態である。
0 で表せられる「休止」は、サーチ部60の動作してい
ない状態である。
【0063】3d1 で表せられる「プリサーチ」は、TS
ブロックを外部メモリ9からTS[]メモリ32に読み込
む時に遷移し、「payload ptr 」をサーチの先頭とし
て、TS[]メモリ32内のペイロードについてパターン
サーチを行う状態である。
ブロックを外部メモリ9からTS[]メモリ32に読み込
む時に遷移し、「payload ptr 」をサーチの先頭とし
て、TS[]メモリ32内のペイロードについてパターン
サーチを行う状態である。
【0064】3d2 で表せられる「PESヘッダの有無を
判定」は、PESヘッダの有無を「PES pyld ptr 」に
基づいて判定する。
判定」は、PESヘッダの有無を「PES pyld ptr 」に
基づいて判定する。
【0065】3d3 で表せられる「PES pyld ptrを用いて
サーチ」は、「PES pyld ptr」をサーチの先頭として、
TS[]メモリ32内のペイロードについてパターンサー
チを行う状態である。
サーチ」は、「PES pyld ptr」をサーチの先頭として、
TS[]メモリ32内のペイロードについてパターンサー
チを行う状態である。
【0066】3d4 、3d5 で表せられる「パターンマッチ
有無判定」は、CPU9が指定したパターンがサーチ範
囲内にあるかどうか判定する状態である。
有無判定」は、CPU9が指定したパターンがサーチ範
囲内にあるかどうか判定する状態である。
【0067】3d6 で表せられる「マッチしたアドレス転
送」は、パターンマッチしたデータのTSブロックの先
頭からの位置を、ローカルヘッダの Match ptr 0 〜Ma
tchptr 7 へ転送する状態である。
送」は、パターンマッチしたデータのTSブロックの先
頭からの位置を、ローカルヘッダの Match ptr 0 〜Ma
tchptr 7 へ転送する状態である。
【0068】3d7 で表せられる「末尾のpayload 3byte
の保存」は、次のサーチ時にTSブロックに跨がるデー
タを処理するため、ペイロードの末尾3[byte]を保存す
る状態である。
の保存」は、次のサーチ時にTSブロックに跨がるデー
タを処理するため、ペイロードの末尾3[byte]を保存す
る状態である。
【0069】以上の状態の中で最も処理に時間を要する
状態は、3d3 で表せられる「PES pyld ptrを用いてサー
チ」であり、最大60クロック程度を要する。また、3d
1 で表せられる「プリサーチ」は、TSブロックの読み
込みに平行して行われるため、処理時間に加算されな
い。その他の状態は条件判定やバイトのコピーにより実
行されるため、1〜2クロック程度である。
状態は、3d3 で表せられる「PES pyld ptrを用いてサー
チ」であり、最大60クロック程度を要する。また、3d
1 で表せられる「プリサーチ」は、TSブロックの読み
込みに平行して行われるため、処理時間に加算されな
い。その他の状態は条件判定やバイトのコピーにより実
行されるため、1〜2クロック程度である。
【0070】これらの状態は、発生確率が高い順に次の
3パターンで遷移が発生する。まずTSパケットのペイ
ロードが、全てPESペイロードの場合、遷移パターン
1として、3d0 →3d1 →3d0 →3d2 →3d4 → (3d6 →)
3d7 →3d0 の順で遷移する。ここで (3d6 →) はサーチ
パターンと一致した場合に発生し、プリサーチによる結
果を用いる。この場合、処理時間は8クロック程度とな
る。
3パターンで遷移が発生する。まずTSパケットのペイ
ロードが、全てPESペイロードの場合、遷移パターン
1として、3d0 →3d1 →3d0 →3d2 →3d4 → (3d6 →)
3d7 →3d0 の順で遷移する。ここで (3d6 →) はサーチ
パターンと一致した場合に発生し、プリサーチによる結
果を用いる。この場合、処理時間は8クロック程度とな
る。
【0071】TSパケットのペイロードがTSアダプテ
ーションフィールドやPESヘッダのみの場合、遷移パ
ターン2として、3d0 →3d1 →3d0 →3d2 →3d0 の順で
遷移する。この場合サーチは行われず、処理時間は2ク
ロック程度となる。
ーションフィールドやPESヘッダのみの場合、遷移パ
ターン2として、3d0 →3d1 →3d0 →3d2 →3d0 の順で
遷移する。この場合サーチは行われず、処理時間は2ク
ロック程度となる。
【0072】TSパケットのペイロードがPESヘッダ
とPESペイロードのみの場合、遷移パターン3とし
て、3d0 →3d1 →3d0 →3d2 →3d3 → (3d6 →) 3d7 →
3d0 の順で遷移する。ここで (3d6 →) は、サーチパタ
ーンと一致した場合に発生する。この場合、処理時間は
最大68クロックとなる。
とPESペイロードのみの場合、遷移パターン3とし
て、3d0 →3d1 →3d0 →3d2 →3d3 → (3d6 →) 3d7 →
3d0 の順で遷移する。ここで (3d6 →) は、サーチパタ
ーンと一致した場合に発生する。この場合、処理時間は
最大68クロックとなる。
【0073】ほとんどのTSパケットは遷移パターン1
(TSパケットのペイロードが、全てPESペイロード
の場合)で処理される。遷移パターン1ではプリサーチ
による結果を用いることができ、最も時間がかかる「PE
S pyld ptrを用いてサーチ」(3d3 )を実行しなくて良
いため、サーチに要する時間を大幅に短縮することがで
きる。
(TSパケットのペイロードが、全てPESペイロード
の場合)で処理される。遷移パターン1ではプリサーチ
による結果を用いることができ、最も時間がかかる「PE
S pyld ptrを用いてサーチ」(3d3 )を実行しなくて良
いため、サーチに要する時間を大幅に短縮することがで
きる。
【0074】かかる解析及びサーチによってTSブロッ
クのローカルヘッダが書き換えられた場合、TSメモリ
制御部31は当該TSブロックをTS[]メモリ32から
外部メモリ9に書き戻す。この書き戻しは外部メモリ9
からのTSブロックの読み込みの直前に行われる。
クのローカルヘッダが書き換えられた場合、TSメモリ
制御部31は当該TSブロックをTS[]メモリ32から
外部メモリ9に書き戻す。この書き戻しは外部メモリ9
からのTSブロックの読み込みの直前に行われる。
【0075】図9は動作プログラムのソフトコード処理
の状態遷移を示し、処理の単位を機能別に分けて表して
いる。
の状態遷移を示し、処理の単位を機能別に分けて表して
いる。
【0076】h00 で表わされる「レジスタの初期化」
は、ソフトコード内で使用する汎用レジスタの初期化処
理である。
は、ソフトコード内で使用する汎用レジスタの初期化処
理である。
【0077】h01 で表せられる「PESの開始確認」
は、TSヘッダの payload unit start indicator を検
出することにより、PESの先頭を確認する。
は、TSヘッダの payload unit start indicator を検
出することにより、PESの先頭を確認する。
【0078】h02 で表せられる「SEGのインクリメン
ト」は、SEGレジスタ34に1を加算する。SEGレ
ジスタ34はTSパケットを指し示すため、1を加算す
ることで次のTSパケットに移動することを意味する。
ト」は、SEGレジスタ34に1を加算する。SEGレ
ジスタ34はTSパケットを指し示すため、1を加算す
ることで次のTSパケットに移動することを意味する。
【0079】h03 で表せられる「RegA+ の初期化」は、
「abs sum bgn 」をレジスタRegA+にロードする。これ
によりRegA+ はTSパケットの先頭を指し示す。
「abs sum bgn 」をレジスタRegA+にロードする。これ
によりRegA+ はTSパケットの先頭を指し示す。
【0080】h04 で表せられる「PESヘッダ開始」
は、再度「 payload unit start indicator 」を検出し
て、PESの先頭であるかどうかを確認する。
は、再度「 payload unit start indicator 」を検出し
て、PESの先頭であるかどうかを確認する。
【0081】h05 で表せられる「PESヘッダ長解析」
は、「PES packet length 」や「PTS DTS flag」等を読
み取る。
は、「PES packet length 」や「PTS DTS flag」等を読
み取る。
【0082】h06 で表せられる「PTS解析」は、PT
Sを読み取り保存する。
Sを読み取り保存する。
【0083】h07 で表せられる「DTS解析」は、DT
Sを読み取り保存する。
Sを読み取り保存する。
【0084】h08 で表せられる「 PES pyld ptr 計算」
は、ペイロードの先頭を示すポインタ「 PES pyld ptr
」をPESヘッダ長から計算する。
は、ペイロードの先頭を示すポインタ「 PES pyld ptr
」をPESヘッダ長から計算する。
【0085】h10 で表せられる「サーチ実行」は、後述
するサーチを実行する。
するサーチを実行する。
【0086】h11 で表せられる「SEGレジスタチェッ
ク」は、RegA+ によってSEGレジスタ34のインクリ
メントが発生したかどうか確認する。
ク」は、RegA+ によってSEGレジスタ34のインクリ
メントが発生したかどうか確認する。
【0087】h12 で表せられる「Match ptr チェック」
は、「Match ptr 」を確認して、サーチコマンドにより
パターンの一致があったかどうか確認する。
は、「Match ptr 」を確認して、サーチコマンドにより
パターンの一致があったかどうか確認する。
【0088】h13 で表せられる「シーケンス層解析」
は、SHC(Sequence Header Code)が見つかった場合
のシーケンスヘッダ部の解析(Bit Rate Value、VBV Bu
ffer Size Value 等の読み取り) を行う。
は、SHC(Sequence Header Code)が見つかった場合
のシーケンスヘッダ部の解析(Bit Rate Value、VBV Bu
ffer Size Value 等の読み取り) を行う。
【0089】h14 で表せられる「シーケンス・エクステ
ンション層解析」は、ESC(Extension Start Code)
が見つかった場合のシーケンスヘッダ部の解析(Bit Rat
e Extension 、VBV Buffer Size Extension 等の読み取
り) を行う。
ンション層解析」は、ESC(Extension Start Code)
が見つかった場合のシーケンスヘッダ部の解析(Bit Rat
e Extension 、VBV Buffer Size Extension 等の読み取
り) を行う。
【0090】h15 で表せられる「GOP層解析」は、G
SC(Group Start Code)が見つかった場合のGOP層
の解析を行う。
SC(Group Start Code)が見つかった場合のGOP層
の解析を行う。
【0091】h16 で表せられる「ピクチャ層解析」は、
PSC(Picture Start Code)が見つかった場合のピク
チャ層の解析を行う。
PSC(Picture Start Code)が見つかった場合のピク
チャ層の解析を行う。
【0092】h17 で表せられる「シーケンス・エンド・
ピクチャサイズ計算」は、SEC(Sequence end Code
)が見つかった場合の、RegA+ からPESヘッダ長を
差し引いて発生符号量を計算する処理である。
ピクチャサイズ計算」は、SEC(Sequence end Code
)が見つかった場合の、RegA+ からPESヘッダ長を
差し引いて発生符号量を計算する処理である。
【0093】かくしてデータ解析部20はTSブロック
のペイロード(すなわちPESパケット)を解析し、そ
の結果をTSブロックのローカルヘッダに記入するとと
もに外部メモリ9に出力する。
のペイロード(すなわちPESパケット)を解析し、そ
の結果をTSブロックのローカルヘッダに記入するとと
もに外部メモリ9に出力する。
【0094】図10はデータ解析部20全体の状態遷移
を示し、5h00で表される「休止」は、モジュール内のあ
らゆる動作が停止した状態であり、電源投入後及びハー
ドリセット時はこの状態から始まる。CPU6はこの状
態のとき、各種レジスタの設定及びコマンドの発行を行
う。このレジスタ設定には、TSパケットのエリア、開
始位置、終了位置、外部メモリの作業領域(プログラム
位置、状態退避位置、解析結果の格納位置)、サーチ命
令でサーチするパターンの設定等がある。
を示し、5h00で表される「休止」は、モジュール内のあ
らゆる動作が停止した状態であり、電源投入後及びハー
ドリセット時はこの状態から始まる。CPU6はこの状
態のとき、各種レジスタの設定及びコマンドの発行を行
う。このレジスタ設定には、TSパケットのエリア、開
始位置、終了位置、外部メモリの作業領域(プログラム
位置、状態退避位置、解析結果の格納位置)、サーチ命
令でサーチするパターンの設定等がある。
【0095】5h01で表せられる「プログラム読み込み」
は、CPU6からのコマンドによってプログラムを外部
メモリ9からロードする。
は、CPU6からのコマンドによってプログラムを外部
メモリ9からロードする。
【0096】5h02で表せられる「TS[]読み込み」は、
CPU6からのコマンドによってSEGレジスタの示す
TSパケットを外部メモリ9からロードする。
CPU6からのコマンドによってSEGレジスタの示す
TSパケットを外部メモリ9からロードする。
【0097】5h10で表せられる「プログラム実行」は、
CPU6からのスタートコマンドによってプログラムカ
ウンタの指し示す位置よりプログラムを実行する。プロ
グラムの実行は「5h00」であらかじめ設定されたTSパ
ケットの終了位置まで、「5h13」「5h12」「5h14」「5h
17」の遷移を繰り返しながら行われる。TSパケットの
終了位置に到達したとき、あるいはCPU6からのスト
ップコマンドにより「5h00」に遷移する。
CPU6からのスタートコマンドによってプログラムカ
ウンタの指し示す位置よりプログラムを実行する。プロ
グラムの実行は「5h00」であらかじめ設定されたTSパ
ケットの終了位置まで、「5h13」「5h12」「5h14」「5h
17」の遷移を繰り返しながら行われる。TSパケットの
終了位置に到達したとき、あるいはCPU6からのスト
ップコマンドにより「5h00」に遷移する。
【0098】5h13で表せられる「自動TS[]書き出し」
は、プログラムコードでTS[]メモリ32にヘッダ等の
書込があった場合に、TS[]メモリ32の内容を外部メ
モリ9に書き戻す。この状態は自動TS[]読み込みの直
前に発生する。
は、プログラムコードでTS[]メモリ32にヘッダ等の
書込があった場合に、TS[]メモリ32の内容を外部メ
モリ9に書き戻す。この状態は自動TS[]読み込みの直
前に発生する。
【0099】5h12で表せられる「自動TS[]読み込み」
は、プログラムコードでTS[]メモリ32へのアクセス
がある場合で、次の2つの場合がある。
は、プログラムコードでTS[]メモリ32へのアクセス
がある場合で、次の2つの場合がある。
【0100】すなわち第1の場合として、SEGレジス
タが書き換えられた後にTS[RegA0〜RegA5]のアクセス
があった場合と、第2の場合として、TS[Reg+0] が次
のTSパケットを示す場合(ローカルヘッダの、abs su
m bgn 、abs sum end とRegA+ を比較して判定する)が
ある。TS[]メモリ32への読み込み終了後に、「5h1
0」に遷移する。
タが書き換えられた後にTS[RegA0〜RegA5]のアクセス
があった場合と、第2の場合として、TS[Reg+0] が次
のTSパケットを示す場合(ローカルヘッダの、abs su
m bgn 、abs sum end とRegA+ を比較して判定する)が
ある。TS[]メモリ32への読み込み終了後に、「5h1
0」に遷移する。
【0101】5h14で表せられる「自動RM[]書き出し」
は、RM[]メモリ52が満量になった場合、すなわちレ
ジスタRegC+ が256の整数倍(RM[]メモリ52のサ
イズと等しい)になった場合に、RM[]メモリ52内の
データを外部メモリ9に書き出す。
は、RM[]メモリ52が満量になった場合、すなわちレ
ジスタRegC+ が256の整数倍(RM[]メモリ52のサ
イズと等しい)になった場合に、RM[]メモリ52内の
データを外部メモリ9に書き出す。
【0102】5h17で表せられる「パターンサーチ」は、
プログラムコードでサーチコマンドが発生した場合に遷
移し、CPU6であらかじめセットされたサーチパター
ンと一致するものを検出した場合、TSブロックのロー
カルヘッダの所定位置(match ptr0〜match ptr7)に検
出したパターンの末尾アドレスを書き込んだ後、「5h1
0」に遷移する。
プログラムコードでサーチコマンドが発生した場合に遷
移し、CPU6であらかじめセットされたサーチパター
ンと一致するものを検出した場合、TSブロックのロー
カルヘッダの所定位置(match ptr0〜match ptr7)に検
出したパターンの末尾アドレスを書き込んだ後、「5h1
0」に遷移する。
【0103】5h04で表せられる「RM[]書き出し」は、
CPU6からのコマンドによって、RM[]メモリ52内
のデータを外部メモリ9に書き出す。
CPU6からのコマンドによって、RM[]メモリ52内
のデータを外部メモリ9に書き出す。
【0104】5h08で表せられる「状態退避」は、CPU
6からのコマンドによって、データ解析部20の各モジ
ュールの全内部状態を、外部メモリ9に退避する。この
状態は、複数のPIDストリームを時分割処理する場合
に用いる。
6からのコマンドによって、データ解析部20の各モジ
ュールの全内部状態を、外部メモリ9に退避する。この
状態は、複数のPIDストリームを時分割処理する場合
に用いる。
【0105】5h07で表せられる「退避読み込み」は、C
PU6からのコマンドによって、「5h08」(状態退避)
で退避した状態を外部メモリ9からデータ解析部20の
各モジュールに再び読み戻す。これにより「5h08」で退
避した状態から処理を再開することができる。
PU6からのコマンドによって、「5h08」(状態退避)
で退避した状態を外部メモリ9からデータ解析部20の
各モジュールに再び読み戻す。これにより「5h08」で退
避した状態から処理を再開することができる。
【0106】上述の各状態は、以下に示す条件で遷移す
る。
る。
【0107】5h00→5h01、5h00→5h02、5h00→5h03、5h
00→5h04、5h00→5h07、5h00→5h08:いずれもCPU6
からのコマンドにより遷移、状態終了後に5h00に自動遷
移する。
00→5h04、5h00→5h07、5h00→5h08:いずれもCPU6
からのコマンドにより遷移、状態終了後に5h00に自動遷
移する。
【0108】5h00→5h10:CPU6からのスタートコマ
ンドにより遷移する。
ンドにより遷移する。
【0109】5h00→5h12:TSブロックに書き込みが無
く、プログラムコードがSEGレジスタ34を書き換え
た後、TS[C] 、TS[RegA0〜RegA5]を「input 」(後
述の機械語コード参照)に指定した場合、又はTS[Reg
A+] を「input 」に指定して、TS[RegA+ ]を含むTS
パケットが外部メモリ9にある場合に遷移する。
く、プログラムコードがSEGレジスタ34を書き換え
た後、TS[C] 、TS[RegA0〜RegA5]を「input 」(後
述の機械語コード参照)に指定した場合、又はTS[Reg
A+] を「input 」に指定して、TS[RegA+ ]を含むTS
パケットが外部メモリ9にある場合に遷移する。
【0110】5h10→5h13→5h12:5h10→5h12の条件でT
Sブロックに書き込みがある場合、5h13状態は終了後、
必ず5h12状態に遷移する。
Sブロックに書き込みがある場合、5h13状態は終了後、
必ず5h12状態に遷移する。
【0111】5h10→5h14:RM[RegC+] を「output」に
指定し、RM[]メモリ52が満量の場合に遷移する。
指定し、RM[]メモリ52が満量の場合に遷移する。
【0112】5h10→5h17:プログラムコードでサーチコ
マンドを用いたとき、サーチ処理終了後、5h10状態に自
動遷移してプログラム処理を再開する。
マンドを用いたとき、サーチ処理終了後、5h10状態に自
動遷移してプログラム処理を再開する。
【0113】これらの遷移は、(5h00 →5h01→) (5h00
→5h08→) 5h00→5h07→5h00→5h02→5h00→5h10→(5h1
7 →5h10、5h13→5h12→5h10、5h12→5h10、5h14→5h1
0) →5h00→5h14→5h00→5h08→5h00の順で発生する。
→5h08→) 5h00→5h07→5h00→5h02→5h00→5h10→(5h1
7 →5h10、5h13→5h12→5h10、5h12→5h10、5h14→5h1
0) →5h00→5h14→5h00→5h08→5h00の順で発生する。
【0114】ここで、(5h00 →5h01→) はシステムの起
動時にのみ発生する。また(5h00 →5h08→) は、時分割
処理するPIDストリームの数だけ繰り返し、初期状態
を保存しておく。(5h17 →5h10、5h13→5h12→5h10、5h
12→5h10、5h14→5h10) は順不同で繰り返し発生する。
動時にのみ発生する。また(5h00 →5h08→) は、時分割
処理するPIDストリームの数だけ繰り返し、初期状態
を保存しておく。(5h17 →5h10、5h13→5h12→5h10、5h
12→5h10、5h14→5h10) は順不同で繰り返し発生する。
【0115】図11〜図18に、動作プログラムの機械
語コードの例を示す。
語コードの例を示す。
【0116】以上の構成において、データ解析部20の
サーチ部60は動作プログラムによるサーチコマンドに
応じて、予め指定されたサーチパターンを用いてTS[]
メモリ32に格納されているTSブロックのペイロード
をサーチしてパターンマッチングを行い、当該サーチパ
ターンと一致したビット列を検出した場合、当該ビット
列の末尾アドレスを当該TSブロックのローカルヘッダ
の「Match ptr 0 〜Match ptr 7 」に記入する。このと
きサーチ部60は、サーチパターンの対象となるビット
列がTSブロックにまたがって存在する場合を考慮して
サーチが行われたペイロードの末尾3[byte]を記憶して
おき、次のサーチ時には当該保存されている3[byte]を
含めてサーチを行う。
サーチ部60は動作プログラムによるサーチコマンドに
応じて、予め指定されたサーチパターンを用いてTS[]
メモリ32に格納されているTSブロックのペイロード
をサーチしてパターンマッチングを行い、当該サーチパ
ターンと一致したビット列を検出した場合、当該ビット
列の末尾アドレスを当該TSブロックのローカルヘッダ
の「Match ptr 0 〜Match ptr 7 」に記入する。このと
きサーチ部60は、サーチパターンの対象となるビット
列がTSブロックにまたがって存在する場合を考慮して
サーチが行われたペイロードの末尾3[byte]を記憶して
おき、次のサーチ時には当該保存されている3[byte]を
含めてサーチを行う。
【0117】またサーチ部60は、TS[]メモリ32へ
のTSブロックの読み出しと同時にプリサーチを行い、
PESペイロードの先頭を示すpayload ptr から、あら
かじめパターンマッチングを行ってこの時の結果を保存
しておく。そしてTS[]メモリ32内のTSブロックに
対するサーチによって当該TSブロックがPESペイロ
ードのみで構成されていると判明した場合、プリサーチ
の結果をローカルヘッダに記入してサーチを終了する。
のTSブロックの読み出しと同時にプリサーチを行い、
PESペイロードの先頭を示すpayload ptr から、あら
かじめパターンマッチングを行ってこの時の結果を保存
しておく。そしてTS[]メモリ32内のTSブロックに
対するサーチによって当該TSブロックがPESペイロ
ードのみで構成されていると判明した場合、プリサーチ
の結果をローカルヘッダに記入してサーチを終了する。
【0118】以上の構成によれば、TS[]メモリ32に
格納されているTSブロックのペイロードをサーチして
その結果をローカルヘッダに記入するとともに、TSブ
ロックの読み出しと同時にプリサーチを行ってその結果
を保存しておき、TSブロックがPESペイロードのみ
で構成されていると判明した場合、当該プリサーチの結
果をローカルヘッダに記入することにより、高速にサー
チを行うことができる。
格納されているTSブロックのペイロードをサーチして
その結果をローカルヘッダに記入するとともに、TSブ
ロックの読み出しと同時にプリサーチを行ってその結果
を保存しておき、TSブロックがPESペイロードのみ
で構成されていると判明した場合、当該プリサーチの結
果をローカルヘッダに記入することにより、高速にサー
チを行うことができる。
【0119】
【発明の効果】上述のように本発明によれば、第2の記
憶手段に記憶されているパケットのデータと所定のビッ
トパターンをパターン照合手段で照合し、その結果を当
該パケットに記入するとともに、当該パケットが第2の
記憶手段に書き込まれる際に符号化データの先頭から予
めビットパターンの照合を行ってその照合結果を記憶し
ておき、当該パケットのペイロードが符号化データのみ
の場合は当該照合結果を当該パケットに記入することに
より、高速に解析を行うことができる。
憶手段に記憶されているパケットのデータと所定のビッ
トパターンをパターン照合手段で照合し、その結果を当
該パケットに記入するとともに、当該パケットが第2の
記憶手段に書き込まれる際に符号化データの先頭から予
めビットパターンの照合を行ってその照合結果を記憶し
ておき、当該パケットのペイロードが符号化データのみ
の場合は当該照合結果を当該パケットに記入することに
より、高速に解析を行うことができる。
【図1】スプライシング装置の構成を示すブロック図で
ある。
ある。
【図2】TSパケットのPID別整理の状態を示す略線
図である。
図である。
【図3】TSブロックのデータフォーマットを示す略線
図である。
図である。
【図4】PESパケットの分割状態を示す略線図であ
る。
る。
【図5】本発明の一実施の形態によるデータ解析部の構
成を示すブロック図である。
成を示すブロック図である。
【図6】外部メモリの使用領域を示す略線図である。
【図7】TSメモリ制御部の構成を示すブロック図であ
る。
る。
【図8】サーチ部の状態遷移を示す略線図である。
【図9】プログラムコードの状態遷移を示す略線図であ
る。
る。
【図10】データ解析部の状態遷移を示す略線図であ
る。
る。
【図11】ジャンプ命令の機械語コードを示す表であ
る。
る。
【図12】定数ロードの機械語コードを示す表である。
【図13】定数ロードの機械語コードを示す表である。
【図14】演算 register − register の機械語コード
を示す表である。
を示す表である。
【図15】演算 register − register の機械語コード
を示す表である。
を示す表である。
【図16】演算 register − register の機械語コード
を示す表である。
を示す表である。
【図17】演算 register − immediateの機械語コード
を示す表である。
を示す表である。
【図18】演算 register − immediateの機械語コード
を示す表である。
を示す表である。
1……スプライシング装置、2……ホストコンピュー
タ、3……入力処理部、4……データ処理部、5……出
力処理部、6……CPU、7……データバス、8……ホ
ストバス、9……外部メモリ、10……インターフェー
ス部、20……データ解析部、22……演算器、23…
…ジャンプ先判定部、24……プログラムカウンタ、2
5……プログラムメモリ、26……プログラムデコー
ダ、27A、27B……演算器入力セレクタ、28……
書込パルス発生部、31……TSメモリ制御部、32…
…TS[]メモリ、33……レジスタA、34……SEG
レジスタ、41……GMメモリ制御部、42……GM[]
メモリ、43……レジスタB、41……RMメモリ制御
部、42……RM[]メモリ、53……レジスタC、56
……状態退避部、57……外部メモリ制御部、58……
入力セレクタ、59……出力セレクタ、60……サーチ
部。
タ、3……入力処理部、4……データ処理部、5……出
力処理部、6……CPU、7……データバス、8……ホ
ストバス、9……外部メモリ、10……インターフェー
ス部、20……データ解析部、22……演算器、23…
…ジャンプ先判定部、24……プログラムカウンタ、2
5……プログラムメモリ、26……プログラムデコー
ダ、27A、27B……演算器入力セレクタ、28……
書込パルス発生部、31……TSメモリ制御部、32…
…TS[]メモリ、33……レジスタA、34……SEG
レジスタ、41……GMメモリ制御部、42……GM[]
メモリ、43……レジスタB、41……RMメモリ制御
部、42……RM[]メモリ、53……レジスタC、56
……状態退避部、57……外部メモリ制御部、58……
入力セレクタ、59……出力セレクタ、60……サーチ
部。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H04N 7/24 (72)発明者 北村 卓也 東京都品川区北品川6丁目7番35号ソニー 株式会社内 Fターム(参考) 5C059 KK39 MA00 RB02 RB10 RB16 RC01 RE01 SS02 UA38 5C063 AB03 AB07 AC01 AC10 CA23 CA34 5D110 BB20 CA05 CA14 CA17 CA50 CB06 CD16 CF11 CJ14 CK02 CM12 CM16 5K028 AA06 EE03 KK01 5K030 GA05 HA08 HB02 JA01 JT06 LA07
Claims (4)
- 【請求項1】所定のパケットが連続してなるトランスポ
ートストリームを解析して、当該各パケットのペイロー
ドにそれぞれ分割して割り当てられた符号化データに記
入されているパラメータを得るデータ解析装置におい
て、 上記トランスポートストリームを記憶する第1の記憶手
段と、 上記パケットを1パケット記憶する第2の記憶手段と、 所定の読み出し対象データを含む上記パケットを上記第
1の記憶手段から読み出して上記第2の記憶手段に記憶
し、上記読み出し対象データを当該第2の記憶手段から
読み出して出力する記憶手段の制御手段と、 上記読み出し対象データを演算して上記パラメータを得
る演算手段と、 上記第2の記憶手段に記憶されたパケットのデータと所
定のパラメータのビットパターンとを照合し、上記パケ
ットのデータと上記ビットパターンが一致した場合、当
該一致したデータの位置情報を、当該パケットに記入す
るパターン照合手段とを具えることを特徴とするデータ
解析装置。 - 【請求項2】上記パターン照合手段は、上記第2の記憶
手段に記憶されている上記パケットの末尾のデータを保
存しておき、当該第2の記憶手段に記憶された上記パケ
ットの次のパケットのビットパターンの照合時に、上記
末尾のデータを上記次のパケットの先頭に付加してビッ
トパターンを照合することにより、2つのパケットにま
たがったビットパターンを検出することを特徴とする請
求項1に記載のデータ解析装置。 - 【請求項3】上記パターン照合手段は、上記パケットが
上記第1の記憶手段から上記第2の記憶手段に読み込ま
れる際に、上記符号化データの先頭位置を検出し、当該
先頭位置から予め上記ビットパターンを照合してその結
果を記憶しておき、上記第2の記憶手段に読み込まれた
上記パケットのペイロードが上記符号化データのみでな
る場合、当該記憶していた照合結果を当該パケットに記
入することを特徴とする請求項1に記載のデータ解析装
置。 - 【請求項4】所定のパケットが連続してなるトランスポ
ートストリームを解析して、当該各パケットのペイロー
ドにそれぞれ分割して割り当てられた符号化データに記
入されているパラメータを得るデータ解析方法におい
て、 上記トランスポートストリームを第1の記憶手段に記憶
し、 所定の読み出し対象データを含む上記パケットを上記第
1の記憶手段から読み出して第2の記憶手段に記憶し、 上記第2の記憶手段に記憶されたパケットのデータと所
定のパラメータのビットパターンとを照合し、上記パケ
ットのデータと上記ビットパターンが一致した場合、当
該一致したデータの位置情報を、当該パケットに記入す
ることを特徴とするデータ解析方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11014499A JP2000307643A (ja) | 1999-04-16 | 1999-04-16 | データ解析装置及びデータ解析方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11014499A JP2000307643A (ja) | 1999-04-16 | 1999-04-16 | データ解析装置及びデータ解析方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000307643A true JP2000307643A (ja) | 2000-11-02 |
Family
ID=14528168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11014499A Pending JP2000307643A (ja) | 1999-04-16 | 1999-04-16 | データ解析装置及びデータ解析方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000307643A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009253507A (ja) * | 2008-04-03 | 2009-10-29 | Sony Corp | 情報処理装置および方法、並びにプログラム |
JP2009273065A (ja) * | 2008-05-11 | 2009-11-19 | Nikon Systems Inc | デジタル放送データのデータ解析方法、プログラム、及び、デジタル放送データ解析装置 |
JP2011109365A (ja) * | 2009-11-17 | 2011-06-02 | Renesas Electronics Corp | ビットストリーム処理装置 |
JP2014511073A (ja) * | 2011-03-25 | 2014-05-01 | コスモス | Ipネットワーク上を移動するデータストリームからデータを抽出する方法および装置 |
-
1999
- 1999-04-16 JP JP11014499A patent/JP2000307643A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009253507A (ja) * | 2008-04-03 | 2009-10-29 | Sony Corp | 情報処理装置および方法、並びにプログラム |
JP2009273065A (ja) * | 2008-05-11 | 2009-11-19 | Nikon Systems Inc | デジタル放送データのデータ解析方法、プログラム、及び、デジタル放送データ解析装置 |
JP2011109365A (ja) * | 2009-11-17 | 2011-06-02 | Renesas Electronics Corp | ビットストリーム処理装置 |
JP2014511073A (ja) * | 2011-03-25 | 2014-05-01 | コスモス | Ipネットワーク上を移動するデータストリームからデータを抽出する方法および装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0152916B1 (ko) | 데이타 동기화장치 및 방법 | |
JPH11261958A (ja) | 映像編集装置及び映像編集方法 | |
JP4049863B2 (ja) | Mpeg2トランスポート・ストリーム・パケット・パーザ・システム | |
JP4201975B2 (ja) | デジタルトランスポートストリーム処理 | |
US6453424B1 (en) | System and method for temporally controlling instruction execution | |
US20150363161A1 (en) | Method and apparatus for audio synchronization | |
US7366961B1 (en) | Method and system for handling errors | |
EP1749266B1 (en) | System and method to conditionally shrink an executable module | |
KR100831186B1 (ko) | 스트림 데이터 프로세서 | |
JPH1198098A (ja) | データ分離装置 | |
US6278838B1 (en) | Peak-ahead FIFO for DVD system stream parsing | |
US7940799B2 (en) | Code conversion method and device thereof | |
US6687305B1 (en) | Receiver, CPU and decoder for digital broadcast | |
JP2000307643A (ja) | データ解析装置及びデータ解析方法 | |
US5969763A (en) | Decoding system for motion picture data | |
JP2000307642A (ja) | データ解析装置及びデータ解析方法 | |
JP2000307644A (ja) | データ解析装置及びデータ解析方法 | |
JP3874225B2 (ja) | データ処理装置及びデータ処理方法 | |
US6625218B1 (en) | Audio/video separator including a user data start address register | |
JP4136151B2 (ja) | 符号化装置、方法及びコンピュータ読み取り可能な記憶媒体 | |
JP2001308921A (ja) | デマルチプレクサ | |
US6847687B2 (en) | Audio and video processing apparatus | |
JP2000307533A (ja) | データ処理装置及びデータ処理方法 | |
Cai et al. | A RISC implementation of MPEG-2 TS packetization | |
US20040258159A1 (en) | MPEG smart video transport processor with different transport packet handling |