JP2000307423A - Oscillator, phase adjusting circuit, and reception system and transmission system - Google Patents
Oscillator, phase adjusting circuit, and reception system and transmission systemInfo
- Publication number
- JP2000307423A JP2000307423A JP11108660A JP10866099A JP2000307423A JP 2000307423 A JP2000307423 A JP 2000307423A JP 11108660 A JP11108660 A JP 11108660A JP 10866099 A JP10866099 A JP 10866099A JP 2000307423 A JP2000307423 A JP 2000307423A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- oscillator
- resonator
- signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
- Transmitters (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ローコスト、低位
相ノイズ、かつ、低消費電力の発振器、その発振器を含
む位相調整回路、その位相調整回路を含む受信システム
または送信システムに関する。The present invention relates to a low-cost, low-phase-noise, low-power-consumption oscillator, a phase adjustment circuit including the oscillator, and a reception system or a transmission system including the phase adjustment circuit.
【０００２】[0002]
【従来の技術】図１３は、ＭＯＳトランジスタを用いる
従来の発振器１２０１の構成を示す。発振器１２０１
は、共振器１２００とＭＯＳトランジスタ１３０１、１
３０３とを含む。2. Description of the Related Art FIG. 13 shows a configuration of a conventional oscillator 1201 using MOS transistors. Oscillator 1201
Are the resonator 1200 and the MOS transistors 1301, 1
303.
【０００３】共振器１２００は、インダクタ１４００、
１４０１と、容量Ｃ１とを含む。インダクタ１４００
は、直列に接続された寄生抵抗Ｒｐ１とインダクタンス
Ｌ１とを含む。インダクタ１４０１は、直列に接続され
た寄生抵抗Ｒｐ２とインダクタンスＬ２とを含む。[0003] The resonator 1200 includes an inductor 1400,
1401 and a capacitor C1. Inductor 1400
Includes a parasitic resistance Rp1 and an inductance L1 connected in series. Inductor 1401 includes a parasitic resistance Rp2 and an inductance L2 connected in series.
【０００４】ＭＯＳトランジスタ１３０１、１３０３が
増幅器として機能する。ＭＯＳトランジスタ１３０１の
ゲートは、ＭＯＳトランジスタ１３０３のドレインに接
続されている。ＭＯＳトランジスタ１３０３のゲート
は、ＭＯＳトランジスタ１３０１のドレインに接続され
ている。[0004] MOS transistors 1301 and 1303 function as amplifiers. The gate of the MOS transistor 1301 is connected to the drain of the MOS transistor 1303. The gate of the MOS transistor 1303 is connected to the drain of the MOS transistor 1301.
【０００５】図１４は、図１３に示される発振器１２０
１の等価回路を示す。ここで、ｇｍはＭＯＳトランジス
タ１３０１、１３０３のトランスコンダクタンス、ＹLC
は共振器１２００のアドミタンス、ＹoutはＭＯＳトラ
ンジスタ１３０１、１３０３の出力アドミタンスを示
す。FIG. 14 shows an oscillator 120 shown in FIG.
1 shows an equivalent circuit. Here, gm is the transconductance of MOS transistors 1301 and 1303, and Y LC
The admittance of the resonator 1200, Y out represents an output admittance of the MOS transistors 1301,1303.
【０００６】発振器１２０１の発振条件は（数１）によ
って表される。発振器１２０１の発振中心周波数は（数
２）によって表される。[0006] The oscillation condition of the oscillator 1201 is represented by (Equation 1). The oscillation center frequency of the oscillator 1201 is represented by (Equation 2).
【０００７】[0007]
【数１】Ｒｅ（ＹLC＋Ｙout）＜ｇｍ## EQU1 ## Re (Y LC + Y out ) <gm
【０００８】[0008]
【数２】Ｉｍ（ＹLC＋Ｙout）＝ｇｍ ここで、Ｒｅ（Ａ）、Ｉｍ（Ａ）は、それぞれ、Ａの実
数成分、Ａの虚数成分を表す。Im (Y LC + Y out ) = gm Here, Re (A) and Im (A) represent a real component of A and an imaginary component of A, respectively.
【０００９】Ｌ１＝Ｌ２＝Ｌ、Ｃ１＝２Ｃという条件下
では、（数２）から、発振周波数ｆ 0は、１／（２π
（ＬＣ）0.5）によって表される。すなわち、ｆ0＝１／
（２π（ＬＣ）0.5）である。The condition that L1 = L2 = L and C1 = 2C
Then, from (Equation 2), the oscillation frequency f 0Is 1 / (2π
(LC)0.5). That is, f0= 1 /
(2π (LC)0.5).
【００１０】発振周波数ｆ0からのオフセット周波数を
Δｆとする。Δｆ＞ｆcの場合には、発振器１２０１の
位相ノイズｎ（Δｆ）は（数３）に示されるように近似
される。ここで、周波数ｆcは、トランジスタの１／ｆ
ノイズとチャネル熱雑音とが等しくなる周波数として定
義される。周波数ｆcはコーナー周波数と呼ばれる。The offset frequency from the oscillation frequency f 0 is Δf. In the case of Delta] f> f c, the phase noise n (Delta] f) of the oscillator 1201 is approximated as shown in equation (3). Here, the frequency f c is, 1 / f of the transistor
It is defined as the frequency at which the noise equals the channel thermal noise. Frequency f c is referred to as the corner frequency.
【００１１】[0011]
【数３】ｎ（Δｆ）〜１／Ｑ2Δｆ2 Δｆ＜ｆcの場合には、発振器１２０１の位相ノイズｎ
（Δｆ）は（数４）に示されるように近似される。Equation 3] n (Δf) ~1 / Q 2 Δf 2 Δf < in the case of f c, the phase noise n of the oscillator 1201
(Δf) is approximated as shown in (Equation 4).
【００１２】[0012]
【数４】ｎ（Δｆ）〜１／Ｑ2Δｆ3 図１５は、発振器１２０１の位相ノイズ特性を示す。図
１５において、横軸はオフセット周波数Δｆを示し、縦
軸は発振器１２０１の位相ノイズｎ（Δｆ）を示す。## EQU4 ## n (Δf) ノ イ ズ 1 / Q 2 Δf 3 FIG. In FIG. 15, the horizontal axis represents the offset frequency Δf, and the vertical axis represents the phase noise n (Δf) of the oscillator 1201.
【００１３】図１５に示されるように、発振器１２０１
の位相ノイズ特性の傾きは、Δｆ＝ｆcとΔｆ＝２Ｑ／
ｆ0とにおいて変化する。[0015] As shown in FIG.
The slope of the phase noise characteristics, Δf = f c and Delta] f = 2Q /
f 0 .
【００１４】ここで、Ｑは、共振器１２００のＱファク
タを示す。Ｑは（数５）によって表される。Here, Q indicates the Q factor of the resonator 1200. Q is represented by (Equation 5).
【００１５】[0015]
【数５】Ｑ＝Ｉｍ（ＹLC）／Ｒｅ（ＹLC） （数１）に示される発振器１２０１の発振条件を満たす
ためには、ｇｍを大きくする必要がある。ｇｍは、（数
６）によって表される。Q = Im (Y LC ) / Re (Y LC ) In order to satisfy the oscillation condition of the oscillator 1201 shown in (Equation 1), it is necessary to increase gm. gm is represented by (Equation 6).
【００１６】[0016]
【数６】ｇｍ＝（Ｗ／Ｌ・Ｃｏｘ・μｎ・Ｉ）0.5 ここで、ＷはＭＯＳトランジスタのゲート幅、ＬはＭＯ
Ｓトランジスタのゲート長、Ｃｏｘはゲート酸化膜の厚
さ、μｎは移動度、Ｉはドレイン電流を示す。Gm = (W / L · Cox · μn · I) 0.5 where W is the gate width of the MOS transistor and L is MO
The gate length of the S transistor, Cox is the thickness of the gate oxide film, μn is the mobility, and I is the drain current.
【００１７】（数６）から、ｇｍを大きくするには、Ｍ
ＯＳトランジスタのゲート長Ｌを小さくすればよいこと
が分かる。しかし、ＭＯＳトランジスタのゲート長Ｌを
小さくすると（例えばＬ＝０．５マイクロメータ程度に
すると）、１／ｆノイズが増加するため、発振器１２０
１の位相ノイズ特性は劣化してしまう。逆に、発振器１
２０１の位相ノイズ特性を改善するために、ＭＯＳトラ
ンジスタのゲート長Ｌを大きくすると、ｇｍは低減する
ため、発振しにくくなる。From equation (6), to increase gm, M
It is understood that the gate length L of the OS transistor may be reduced. However, when the gate length L of the MOS transistor is reduced (for example, when L = approximately 0.5 micrometers), the 1 / f noise increases.
1 degrades the phase noise characteristic. Conversely, oscillator 1
When the gate length L of the MOS transistor is increased in order to improve the phase noise characteristic of 201, gm is reduced, and oscillation is difficult.
【００１８】このような位相ノイズは、携帯電話のよう
なチャネル間隔の狭い（数１０ｋＨｚ以下）アプリケー
ションにおいて、隣接チャネルノイズとなって信号の品
質を劣化させてしまう。Such phase noise becomes adjacent channel noise in an application having a narrow channel interval (several tens of kHz or less) such as a cellular phone, and deteriorates signal quality.
【００１９】従来、発振器の低位相ノイズ化のために、
インダクタや容量を含む共振器を半導体チップの外部に
設けるとともに、高いＱファクタを有する共振器が使用
されてきた。この場合、５０以上のＱファクタを実現す
ることは容易である。しかし、機器の更なる小型化、ロ
ーコスト化のためには、共振器を半導体チップ上に形成
する必要がある。Conventionally, in order to reduce the phase noise of an oscillator,
A resonator including an inductor and a capacitor is provided outside the semiconductor chip, and a resonator having a high Q factor has been used. In this case, it is easy to realize a Q factor of 50 or more. However, in order to further reduce the size and cost of the device, it is necessary to form the resonator on a semiconductor chip.
【００２０】しかし、高いＱファクタを有する素子を半
導体チップ上に形成することは、現在の半導体プロセス
では非常に困難である。例えば、スパイラルインダクタ
をシリコンＩＣ上に形成する場合には、１０ｎＨ程度の
インダクタと、１０オーム程度の寄生抵抗とが生じる。
この場合のインダクタのＱファクタは、周波数ｆ＝１．
１ＧＨｚという条件下では７程度になる。このインダク
タと、２ｐＦの容量とを用いて共振器１２００を構成す
ると、共振周波数ｆ0は１．１ＧＨｚ、Ｑファクタは
７．８となる。However, it is very difficult to form an element having a high Q factor on a semiconductor chip by a current semiconductor process. For example, when a spiral inductor is formed on a silicon IC, an inductor of about 10 nH and a parasitic resistance of about 10 ohms occur.
The Q factor of the inductor in this case is such that the frequency f = 1.
It is about 7 under the condition of 1 GHz. When resonator 1200 is configured using this inductor and a capacitance of 2 pF, resonance frequency f 0 is 1.1 GHz and Q factor is 7.8.
【００２１】このような低いＱファクタでは、発振器１
２０１の近接位相ノイズｎ（Δｆ）は、Ｑファクタ＝５
０の場合と比べて、２０ｄＢ程度高くなる。ここで、近
接とは発振周波数ｆ0からのオフセット周波数Δｆが１
００ｋＨｚ以下を指す。With such a low Q factor, the oscillator 1
The close phase noise n (Δf) of 201 is Q factor = 5
It is about 20 dB higher than the case of 0. Here, the proximity means that the offset frequency Δf from the oscillation frequency f 0 is 1
Refers to 00 kHz or less.
【００２２】[0022]
【発明が解決しようとする課題】従来、これらの問題を
解決するために、１／ｆノイズの低いバイポーラトラン
ジスタや負性抵抗デバイスが用いられてきた。しかし、
これらの手法は、ＣＭＯＳによるシステムのワンチップ
化を見据えた場合、ＭＯＳトランジスタを用いることや
トランジスタ自体が負性出力抵抗特性を有しないので実
現不可能となる。Hitherto, in order to solve these problems, bipolar transistors and negative resistance devices having low 1 / f noise have been used. But,
These methods are not feasible when using a CMOS system as a one-chip system because MOS transistors are used and the transistors themselves do not have negative output resistance characteristics.
【００２３】また、負性抵抗回路を帰還回路内に設ける
ことにより、共振器のＱファクタの改善を図ることがで
きるが、回路規模が複雑化し、また、不要なノイズの発
生も招く。By providing a negative resistance circuit in the feedback circuit, the Q factor of the resonator can be improved, but the circuit scale becomes complicated and unnecessary noise is generated.
【００２４】さらに、プロセスの最適化によって、絶縁
膜を厚くすることにより基板とスパイラルインダクタと
の距離を離したり、インダクタに用いる導電層を厚くす
ることにより寄生抵抗の低減を図ることができるが、コ
ストの増大や他の信号処理ブロックとの整合性を悪くす
る。Further, by optimizing the process, the distance between the substrate and the spiral inductor can be increased by increasing the thickness of the insulating film, and the parasitic resistance can be reduced by increasing the thickness of the conductive layer used for the inductor. This increases the cost and deteriorates the consistency with other signal processing blocks.
【００２５】本発明は、上記課題を解決するためになさ
れたものであり、増幅器の出力コンダクタンスに高周波
帯域で負性特性を持たせることにより、共振器のＱファ
クタを改善し、ローコスト、低位相ノイズ、低消費電力
を実現する発振器を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem, and has an output conductance of an amplifier having a negative characteristic in a high frequency band, thereby improving a Q factor of a resonator, achieving low cost and low phase. It is an object to provide an oscillator that realizes noise and low power consumption.
【００２６】[0026]
【課題を解決するための手段】本発明の発振器は、共振
器と、第１の増幅器と、第２の増幅器とを備え、前記第
１の増幅器の出力は、前記第２の増幅器の入力に接続さ
れており、前記第２の増幅器の出力は、前記第１の増幅
器の入力に接続されており、前記第１の増幅器および第
２の増幅器の少なくとも１つは、高周波帯域で負性出力
抵抗特性を有し、前記負性出力抵抗特性を有する増幅器
は、縦属接続された第１、第２のトランジスタと、前記
第２のトランジスタのドレインソース間に接続された第
１の容量とを備え、前記第１のトランジスタのゲートを
入力とし、前記第２のトランジスタのドレインを出力と
し、これにより、上記目的が達成される。An oscillator according to the present invention includes a resonator, a first amplifier, and a second amplifier, and an output of the first amplifier is connected to an input of the second amplifier. And the output of the second amplifier is connected to the input of the first amplifier, and at least one of the first and second amplifiers has a negative output resistance in a high frequency band. The amplifier having the characteristic and the negative output resistance characteristic includes first and second transistors connected in cascade, and a first capacitor connected between a drain and a source of the second transistor. The input of the gate of the first transistor and the output of the drain of the second transistor achieve the above object.
【００２７】本発明の他の発振器は、増幅器と、前記増
幅器の出力を前記増幅器の入力に帰還する共振器とを備
え、前記増幅器は、高周波帯域で負性出力抵抗特性を有
し、前記増幅器は、縦属接続された第１、第２のトラン
ジスタと、前記第２のトランジスタのドレインソース間
に接続された第１の容量とを備え、前記第１のトランジ
スタのゲートを入力とし、前記第２のトランジスタのド
レインを出力とし、これにより、上記目的が達成され
る。Another oscillator according to the present invention includes an amplifier, and a resonator that feeds back the output of the amplifier to the input of the amplifier, wherein the amplifier has a negative output resistance characteristic in a high frequency band, and Comprises first and second transistors connected in cascade, and a first capacitor connected between the drain and source of the second transistor, wherein the gate of the first transistor is an input, and The drain of the second transistor is used as an output, thereby achieving the above object.
【００２８】前記共振器の共振周波数は、コントロール
電圧によって可変に制御されてもよい。[0028] The resonance frequency of the resonator may be variably controlled by a control voltage.
【００２９】前記共振器は、インダクタと容量とを備
え、前記容量の値は、コントロール電圧によって可変に
制御されてもよい。The resonator may include an inductor and a capacitor, and a value of the capacitor may be variably controlled by a control voltage.
【００３０】前記インダクタは、スパイラルインダクタ
であってもよい。[0030] The inductor may be a spiral inductor.
【００３１】前記トランジスタは、ＭＯＳトランジスタ
であってもよい。[0031] The transistor may be a MOS transistor.
【００３２】本発明の位相調整回路は、コントロール電
圧に応じて発振周波数を変化させる電圧制御発振器と、
前記電圧制御発振器からの出力信号を分周する分周器
と、前記分周器からの出力信号の位相と基準信号の位相
とを比較する位相比較器と、前記位相比較器からの出力
信号をフィルタリングするフィルタとを備え、前記フィ
ルタからの出力信号は、前記コントロール電圧として前
記電圧制御発振器に供給され、前記電圧制御発振器は、
共振器と、前記共振器に接続された増幅器とを備え、前
記増幅器は、高周波帯域で負性出力抵抗特性を有してお
り、これにより、上記目的が達成される。A phase control circuit according to the present invention includes a voltage controlled oscillator for changing an oscillation frequency according to a control voltage;
A frequency divider for dividing the output signal from the voltage controlled oscillator, a phase comparator for comparing the phase of the output signal from the frequency divider with the phase of the reference signal, and the output signal from the phase comparator. A filter for filtering, the output signal from the filter is supplied to the voltage-controlled oscillator as the control voltage, the voltage-controlled oscillator,
The resonator includes a resonator and an amplifier connected to the resonator. The amplifier has a negative output resistance characteristic in a high frequency band, thereby achieving the above object.
【００３３】前記電圧制御発振器と前記分周器と前記位
相比較器と前記フィルタとは、単一の半導体チップ上に
形成されていてもよい。The voltage controlled oscillator, the frequency divider, the phase comparator, and the filter may be formed on a single semiconductor chip.
【００３４】前記分周器の分周数は、外部信号によって
可変に制御されてもよい。The frequency division number of the frequency divider may be variably controlled by an external signal.
【００３５】本発明の受信システムは、局発信号を出力
する周波数シンセサイザと、受信した信号と前記周波数
シンセサイザから出力される前記局発信号とを混合する
ミキサとを含む受信部と、前記受信部からの出力信号を
処理する信号処理部とを備え、前記周波数シンセサイザ
は、コントロール電圧に応じて発振周波数を変化させる
電圧制御発振器と前記電圧制御発振器からの出力信号を
分周する分周器とを備え、前記電圧制御発振器は、共振
器と、前記共振器に接続された増幅器とを備え、前記増
幅器は、高周波帯域で負性出力抵抗特性を有し、前記分
周器の分周数は、外部信号によって可変に制御され、前
記共振器の共振周波数は、前記コントロール電圧によっ
て可変に制御され、これにより、上記目的が達成され
る。A receiving system according to the present invention comprises: a receiving section including a frequency synthesizer for outputting a local oscillation signal; a mixer for mixing a received signal with the local oscillation signal output from the frequency synthesizer; A signal processing unit that processes an output signal from the voltage synthesizer, the frequency synthesizer includes a voltage-controlled oscillator that changes an oscillation frequency according to a control voltage, and a frequency divider that divides an output signal from the voltage-controlled oscillator. The voltage controlled oscillator includes a resonator, and an amplifier connected to the resonator, the amplifier has a negative output resistance characteristic in a high frequency band, and a frequency division number of the frequency divider is: The resonance frequency of the resonator is variably controlled by an external signal, and the resonance frequency of the resonator is variably controlled by the control voltage, thereby achieving the above object.
【００３６】前記受信部と前記信号処理部とは、単一の
半導体チップ上に形成されていてもよい。[0036] The receiving section and the signal processing section may be formed on a single semiconductor chip.
【００３７】本発明の送信システムは、信号処理部と、
局発信号を出力する周波数シンセサイザと、前記信号処
理部からの出力信号と前記周波数シンセサイザから出力
される局発信号とを混合するミキサとを含む送信部とを
備え、前記周波数シンセサイザは、コントロール電圧に
応じて発振周波数を変化させる電圧制御発振器と前記電
圧制御発振器からの出力信号を分周する分周器とを備
え、前記電圧制御発振器は、共振器と、前記共振器に接
続された増幅器とを備え、前記増幅器は、高周波帯域で
負性出力抵抗特性を有し、前記分周器の分周数は、外部
信号によって可変に制御され、前記共振器の共振周波数
は、前記コントロール電圧によって可変に制御され、こ
れにより、上記目的が達成される。The transmission system according to the present invention comprises: a signal processing unit;
A frequency synthesizer that outputs a local oscillation signal, and a transmission unit that includes a mixer that mixes an output signal from the signal processing unit and a local oscillation signal output from the frequency synthesizer, wherein the frequency synthesizer includes a control voltage. A voltage-controlled oscillator that changes the oscillation frequency according to a frequency divider that divides an output signal from the voltage-controlled oscillator, the voltage-controlled oscillator includes a resonator, and an amplifier connected to the resonator. Wherein the amplifier has a negative output resistance characteristic in a high frequency band, the frequency division number of the frequency divider is variably controlled by an external signal, and the resonance frequency of the resonator is variable by the control voltage. , Whereby the above object is achieved.
【００３８】前記信号処理部と前記送信部とは、単一の
半導体チップ上に形成されていてもよい。[0038] The signal processing section and the transmission section may be formed on a single semiconductor chip.
【００３９】以下、作用を説明する。The operation will be described below.
【００４０】請求項１および請求項２に係る発明によれ
ば、発振器は共振器と増幅器とを含み、増幅器は高周波
帯域で負性出力抵抗特性を有している。これにより、共
振器の抵抗成分を低減させ、共振器のＱファクタを改善
することができる。その結果、ローコスト、低位相ノイ
ズ、かつ、低消費電力の発振器を実現することが可能に
なる。According to the first and second aspects of the present invention, the oscillator includes the resonator and the amplifier, and the amplifier has a negative output resistance characteristic in a high frequency band. Thereby, the resistance component of the resonator can be reduced, and the Q factor of the resonator can be improved. As a result, an oscillator with low cost, low phase noise, and low power consumption can be realized.
【００４１】請求項７に係る発明によれば、位相調整回
路は電圧制御発振器を含み、電圧制御発振器は共振器と
増幅器とを含み、増幅器は高周波帯域で負性出力抵抗特
性を有している。これにより、共振器の抵抗成分を低減
させ、共振器のＱファクタを改善することができる。そ
の結果、ローコスト、低位相ノイズ、かつ、低消費電力
の位相調整回路を実現することが可能になる。According to the seventh aspect of the present invention, the phase adjusting circuit includes the voltage controlled oscillator, the voltage controlled oscillator includes the resonator and the amplifier, and the amplifier has a negative output resistance characteristic in a high frequency band. . Thereby, the resistance component of the resonator can be reduced, and the Q factor of the resonator can be improved. As a result, a low cost, low phase noise, and low power consumption phase adjustment circuit can be realized.
【００４２】請求項１０に係る発明によれば、受信シス
テムは周波数シンセサイザを含み、周波数シンセサイザ
は共振器と増幅器とを含み、増幅器は高周波帯域で負性
出力抵抗特性を有している。これにより、共振器の抵抗
成分を低減させ、共振器のＱファクタを改善することが
できる。その結果、小型、かつ、高性能の受信システム
を実現することが可能になる。According to the tenth aspect, the receiving system includes the frequency synthesizer, the frequency synthesizer includes the resonator and the amplifier, and the amplifier has a negative output resistance characteristic in a high frequency band. Thereby, the resistance component of the resonator can be reduced, and the Q factor of the resonator can be improved. As a result, a small-sized and high-performance receiving system can be realized.
【００４３】請求項１２に係る発明によれば、送信シス
テムは周波数シンセサイザを含み、周波数シンセサイザ
は共振器と増幅器とを含み、増幅器は高周波帯域で負性
出力抵抗特性を有している。これにより、共振器の抵抗
成分を低減させ、共振器のＱファクタを改善することが
できる。その結果、小型、かつ、高性能の送信システム
を実現することが可能になる。According to the twelfth aspect, the transmission system includes the frequency synthesizer, the frequency synthesizer includes the resonator and the amplifier, and the amplifier has a negative output resistance characteristic in a high frequency band. Thereby, the resistance component of the resonator can be reduced, and the Q factor of the resonator can be improved. As a result, a small-sized and high-performance transmission system can be realized.
【００４４】[0044]
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００４５】（実施の形態１）図１は、本発明の実施の
形態１の発振器１の構成を示す。(Embodiment 1) FIG. 1 shows a configuration of an oscillator 1 according to Embodiment 1 of the present invention.
【００４６】発振器１は、増幅器１００、１０１と、共
振器２００とを含む。The oscillator 1 includes amplifiers 100 and 101 and a resonator 200.
【００４７】増幅器１００の出力は、増幅器１０１の入
力に接続されており、増幅器１０１の出力は、増幅器１
００の入力に接続されている。The output of the amplifier 100 is connected to the input of the amplifier 101, and the output of the amplifier 101 is
00 is connected to the input.
【００４８】増幅器１００は、ｎＭＯＳトランジスタ３
０１、３０２を縦属接続したカスコードアンプである。
トランジスタ３０２のドレイン−ソース間には容量Ｃ２
が接続されている。トランジスタ３０２のゲートは一定
電位Ｖｂでバイアスされている。増幅器１００の入力端
子は、トランジスタ３０１のゲートに接続されている。
増幅器１００の出力端子は、トランジスタ３０２のドレ
インに接続されている。The amplifier 100 includes the nMOS transistor 3
This is a cascode amplifier in which 01 and 302 are connected in cascade.
A capacitor C2 is provided between the drain and the source of the transistor 302.
Is connected. The gate of the transistor 302 is biased at a constant potential Vb. The input terminal of the amplifier 100 is connected to the gate of the transistor 301.
The output terminal of the amplifier 100 is connected to the drain of the transistor 302.
【００４９】増幅器１０１は、ｎＭＯＳトランジスタ３
０３、３０４を縦属接続したカスコードアンプである。
トランジスタ３０４のドレイン−ソース間には容量Ｃ３
が接続されている。トランジスタ３０４のゲートは一定
電位Ｖｂでバイアスされている。増幅器１０１の入力端
子は、トランジスタ３０３のゲートに接続されており、
増幅器１０１の出力端子は、トランジスタ３０４のドレ
インに接続されている。The amplifier 101 includes an nMOS transistor 3
This is a cascode amplifier in which 03 and 304 are connected in cascade.
A capacitor C3 is provided between the drain and the source of the transistor 304.
Is connected. The gate of the transistor 304 is biased at a constant potential Vb. The input terminal of the amplifier 101 is connected to the gate of the transistor 303,
The output terminal of the amplifier 101 is connected to the drain of the transistor 304.
【００５０】共振器２００は、インダクタ４００、４０
１と、容量Ｃ１とを含む。インダクタ４００、４０１
は、スパイラルインダクタとしてシリコンＩＣ上に形成
される。この場合、インダクタ４００の等価回路は、イ
ンダクタンスＬ１と寄生抵抗Ｒｐ１との直列接続によっ
て表される。インダクタ４０１の等価回路は、インダク
タンスＬ２と寄生抵抗Ｒｐ２との直列接続によって表さ
れる。The resonator 200 includes inductors 400 and 40
1 and a capacitance C1. Inductors 400, 401
Are formed on a silicon IC as a spiral inductor. In this case, an equivalent circuit of the inductor 400 is represented by a series connection of the inductance L1 and the parasitic resistance Rp1. The equivalent circuit of the inductor 401 is represented by a series connection of the inductance L2 and the parasitic resistance Rp2.
【００５１】図２は、増幅器１００の等価回路を示す。
ここで、Ｃｇｓ１はトランジスタ３０１のゲート−ソー
ス間容量を示し、Ｃｇｄ１はトランジスタ３０１のゲー
ト−ドレイン間容量を示し、Ｃｄｓｕｂ１はトランジス
タ３０１のドレイン基板間の接合容量を示し、Ｃｄｓｕ
ｂ２はトランジスタ３０２のドレイン基板間の接合容量
を示し、Ｒｓｕｂはシリコン基板の基板抵抗を示す。ｇ
ｍ１はトランジスタ３０１のトランスコンダクタンスを
示し、ｇｍ２はトランジスタ３０２のトランスコンダク
タンスを示し、ｇｄｓ１はトランジスタ３０１の出力コ
ンダクタンスを示し、ｇｄｓ２はトランジスタ３０２の
出力コンダクタンスを示す。FIG. 2 shows an equivalent circuit of the amplifier 100.
Here, Cgs1 indicates the gate-source capacitance of the transistor 301, Cgd1 indicates the gate-drain capacitance of the transistor 301, Cdsub1 indicates the junction capacitance between the drain substrate of the transistor 301, and Cdsu
b2 indicates the junction capacitance between the drain substrates of the transistor 302, and Rsub indicates the substrate resistance of the silicon substrate. g
m1 indicates the transconductance of the transistor 301, gm2 indicates the transconductance of the transistor 302, gds1 indicates the output conductance of the transistor 301, and gds2 indicates the output conductance of the transistor 302.
【００５２】ドレイン−ソース間容量Ｃｄｓ１＝０、ω
＝２πｆと仮定すると、増幅器１００の出力コンダクタ
ンスｇｏｕｔは（数７）によって表される。Drain-source capacitance Cds1 = 0, ω
Assuming = 2πf, the output conductance gout of the amplifier 100 is represented by (Equation 7).
【００５３】[0053]
【数７】ｇｏｕｔ＝Ｒｅ（Ｙ１・Ｙ２／（Ｙ１＋Ｙ２＋
ｇｍ２）＋Ｙ３） 同様に、増幅器１０１の出力コンダクタンスも（数７）
によって表される。Gout = Re (Y1 · Y2 / (Y1 + Y2 +
gm2) + Y3) Similarly, the output conductance of the amplifier 101 is given by (Equation 7)
Represented by
【００５４】ここで、Ｙ１、Ｙ２、Ｙ３は、それぞれ、
（数８）、（数９）、（数１０）によって定義される。Here, Y1, Y2 and Y3 are respectively
It is defined by (Equation 8), (Equation 9), and (Equation 10).
【００５５】[0055]
【数８】Ｙ１＝Ｙ２＋Ｙ３＝ｇｄｓ１＋ｊωＣｄｓｕｂ
１／（１＋ｊωＣｄｓｕｂ１・Ｒｓｕｂ）Y1 = Y2 + Y3 = gds1 + jωCdsub
1 / (1 + jωCdsub1 · Rsub)
【００５６】[0056]
【数９】Ｙ２＝ｇｄｓ２＋ｊωＣ２## EQU9 ## Y2 = gds2 + jωC2
【００５７】[0057]
【数１０】Ｙ３＝ｊωＣｄｓｕｂ２／（１＋ｊωＣｄｓ
ｕｂ２・Ｒｓｕｂ） ここで、ｊは虚数成分を表す。Y3 = jωCdsub2 / (1 + jωCds)
ub2 · Rsub) Here, j represents an imaginary component.
【００５８】図３は、増幅器１００の出力コンダクタン
スｇｏｕｔをシミュレーションした結果を示す。ここ
で、Ｒｓｕｂ＝１０Ω、ｇｄｓ１＝ｇｄｓ２＝１．０ｍ
Ｓ、Ｃ２＝０．５ｐＦ、ｇｍ２＝２０ｍＳ、Ｃｄｓｕｂ
１＝Ｃｄｓｕｂ２＝０．５ｐＦという条件を仮定してい
る。この条件下では、図３に示されるように、３００Ｍ
Ｈｚから３ＧＨｚという高周波帯域において出力コンダ
クタンスｇｏｕｔが負性特性を有する。なお、増幅器１
０１の出力コンダクタンスも同様の負性特性を示す。FIG. 3 shows the result of simulating the output conductance gout of the amplifier 100. Here, Rsub = 10Ω, gds1 = gds2 = 1.0 m
S, C2 = 0.5 pF, gm2 = 20 mS, Cdsub
It is assumed that 1 = Cdsub2 = 0.5 pF. Under these conditions, as shown in FIG.
The output conductance gout has a negative characteristic in a high frequency band from Hz to 3 GHz. The amplifier 1
The output conductance of 01 shows the same negative characteristic.
【００５９】このように、増幅器１００、１０１は、特
定の周波数帯域（例えば、３００ＭＨｚ〜３ＧＨｚ）に
おいて負性出力抵抗特性を有している。増幅器１００、
１０１の負性出力抵抗特性は、共振器２００の抵抗成分
を低減させる。その結果、共振器２００のＱファクタが
改善する。例えば、ｆ＝１ＧＨｚの時、Ｒｅ（ＹLC）＝
１．０×１０-3、Ｉｍ（ＹLC）＝６．０×１０-3とし、
ｇｏｕｔ＝−０．９×１０-3とすると、共振器２００の
Ｑファクタは、６から６０に改善される。As described above, the amplifiers 100 and 101 have a negative output resistance characteristic in a specific frequency band (for example, 300 MHz to 3 GHz). Amplifier 100,
The negative output resistance characteristic of 101 reduces the resistance component of resonator 200. As a result, the Q factor of the resonator 200 improves. For example, when f = 1 GHz, Re (Y LC ) =
1.0 × 10 −3 , Im (Y LC ) = 6.0 × 10 −3 ,
Assuming that gout = −0.9 × 10 −3 , the Q factor of the resonator 200 is improved from 6 to 60.
【００６０】このことは、１／ｆノイズの高いＭＯＳト
ランジスタを用いた場合でも、位相ノイズの低い発振器
を実現できることを意味する。また、出力コンダクタン
スの負性特性により（数１）の左辺の項が小さくなり、
より小さなｇｍでも発振条件を満たすことが分かる。こ
のことは、より小さな電流でも発振条件を満たすことを
意味し、発振器の低消費電力化に有効となる。さらにｇ
ｍの低減により、トランジスタのゲート長Ｌを大きくす
ることができる。その結果、１／ｆノイズが低減され
る。This means that an oscillator having low phase noise can be realized even when a MOS transistor having high 1 / f noise is used. Also, due to the negative characteristic of the output conductance, the term on the left side of (Equation 1) becomes smaller,
It can be seen that the oscillation condition is satisfied even with a smaller gm. This means that the oscillation condition is satisfied even with a smaller current, which is effective for reducing the power consumption of the oscillator. And g
By reducing m, the gate length L of the transistor can be increased. As a result, 1 / f noise is reduced.
【００６１】１／ｆノイズＮｆは（数１１）によって表
される。１／ｆノイズＮｆを低減することにより、発振
器１の位相ノイズを低減することができる。The 1 / f noise Nf is represented by (Equation 11). By reducing the 1 / f noise Nf, the phase noise of the oscillator 1 can be reduced.
【００６２】[0062]
【数１１】Ｎｆ＝Ｋａ／（ＬＷｆ） ここで、Ｋａは定数である。Nf = Ka / (LWf) where Ka is a constant.
【００６３】以上のことは、新たなプロセスや半導体チ
ップの外部に共振器を設けることを必要としない。従っ
て、ローコスト、低位相ノイズ、かつ、低消費電力の発
振器を得ることができる。The above does not require a new process or the provision of a resonator outside the semiconductor chip. Therefore, an oscillator with low cost, low phase noise, and low power consumption can be obtained.
【００６４】なお、上述した実施の形態１では、増幅器
１００、１０１を含む発振器１を説明した。しかし、発
振器に含まれる増幅器の数は１でもよい。In the first embodiment, the oscillator 1 including the amplifiers 100 and 101 has been described. However, the number of amplifiers included in the oscillator may be one.
【００６５】図４は、本発明の実施の形態１の発振器１
ａの構成を示す。発振器１ａは、図１に示される発振器
１の変形例である。FIG. 4 shows an oscillator 1 according to the first embodiment of the present invention.
The configuration of a is shown. The oscillator 1a is a modified example of the oscillator 1 shown in FIG.
【００６６】発振器１ａは、増幅器１０１と、増幅器１
０１の出力を増幅器１０１の入力に帰還する帰還回路と
して共振器２００とを含む。増幅器１０１および共振器
２００の構成は、図１に示されるそれらの構成と同一で
ある。The oscillator 1a includes an amplifier 101 and an amplifier 1
A resonator 200 is included as a feedback circuit that feeds back the output of 01 to the input of the amplifier 101. The configurations of the amplifier 101 and the resonator 200 are the same as those shown in FIG.
【００６７】すなわち、増幅器１０１は、２つのトラン
ジスタを縦属接続したカスコード増幅器である。カスコ
ード増幅器の上段のトランジスタのドレインとソースと
の間に容量を接続することにより、高周波帯域で負性出
力抵抗特性を有する増幅器１０１を得ることができる。
これにより、発振器１ａは、発振器１と同様の効果を得
ることができる。That is, the amplifier 101 is a cascode amplifier in which two transistors are connected in cascade. By connecting a capacitor between the drain and the source of the transistor in the upper stage of the cascode amplifier, the amplifier 101 having a negative output resistance characteristic in a high frequency band can be obtained.
Thereby, the oscillator 1a can obtain the same effect as the oscillator 1.
【００６８】なお、本発明は、実施の形態１で用いた発
振器の種類や、周波数、容量、インダクタの具体例には
限定されない。The present invention is not limited to the type of oscillator used in the first embodiment, nor to specific examples of the frequency, capacitance, and inductor.
【００６９】また、実施の形態１では、増幅器１００、
１０１の両方に負性出力抵抗特性を持たせたが、増幅器
１００、１０１のいずれか一方だけに負性出力抵抗特性
を持たせるようにしてもよい。増幅器と共振器とを含む
発振器であって、特定の周波数において負性出力抵抗特
性を有する増幅器を用いて、共振器のＱファクタを改善
する発振器はすべて本発明の範囲に含まれる。In the first embodiment, the amplifier 100,
Although both of the amplifiers 101 have a negative output resistance characteristic, only one of the amplifiers 100 and 101 may have a negative output resistance characteristic. An oscillator that includes an amplifier and a resonator and that improves the Q factor of the resonator by using an amplifier having a negative output resistance characteristic at a specific frequency is included in the scope of the present invention.
【００７０】さらに、容量Ｃ２、Ｃ３を新たに設けるこ
となく、容量Ｃ２、Ｃ３の代わりにトランジスタ３０
２、３０４のドレイン−ソース間に存在する寄生容量を
活用してもよい。Further, without newly providing the capacitors C2 and C3, the transistor 30 is used instead of the capacitors C2 and C3.
The parasitic capacitance existing between the drain and the source of the second and the 304 may be utilized.
【００７１】実施の形態１では、増幅器１００、１０１
は、ｎＭＯＳトランジスタのみを有していた。しかし、
増幅器１００、１０１は、図５に示すようにｎＭＯＳト
ランジスタ３０１〜３０４とｐＭＯＳトランジスタ３１
１〜３１４とを含むコンプリメンタリーな構成を有して
いてもよい。図５に示される構成において、ｐＭＯＳト
ランジスタのカスコードアンプの出力コンダクタンス
も、特定の周波数で負性特性を有するため、増幅器１０
０、１０１の出力コンダクタンスの負性特性は増大す
る。In the first embodiment, the amplifiers 100 and 101
Had only nMOS transistors. But,
Amplifiers 100 and 101 include nMOS transistors 301 to 304 and pMOS transistor 31 as shown in FIG.
And a complementary configuration including 1 to 314. In the configuration shown in FIG. 5, the output conductance of the cascode amplifier of the pMOS transistor also has a negative characteristic at a specific frequency.
The negative characteristics of the output conductance of 0, 101 increase.
【００７２】このように、本発明は、高性能な発振器を
得ることに大いに寄与し、極めて有用なものである。As described above, the present invention greatly contributes to obtaining a high-performance oscillator and is extremely useful.
【００７３】（実施の形態２）図６は、本発明の実施の
形態２の発振器５００の構成を示す。図６において、図
１に示される発振器１の構成要素と同一の構成要素には
同一の参照番号を付し、その説明を省略する。発振器５
００においては、発振器１における容量Ｃ１に代えて、
バラクタＣ１０、Ｃ１１が使用される。バラクタＣ１
０、Ｃ１１は、逆バイアス電圧によって、容量が変わる
電圧制御容量である。バラクタＣ１０、Ｃ１１の容量値
は、（数１２）に示されるようにコントロール電圧Ｖｃ
によって制御される。(Embodiment 2) FIG. 6 shows a configuration of an oscillator 500 according to Embodiment 2 of the present invention. 6, the same components as those of the oscillator 1 shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. Oscillator 5
At 00, instead of the capacitance C1 in the oscillator 1,
Varactors C10 and C11 are used. Varactor C1
0 and C11 are voltage control capacitors whose capacity changes depending on the reverse bias voltage. The capacitance value of the varactors C10 and C11 is equal to the control voltage Vc as shown in (Expression 12).
Is controlled by
【００７４】[0074]
【数１２】Ｃ１０＝Ｃ１１＝ｆ（Ｖｃ） 共振周波数ｆ0は、（数１３）に示されるようにコント
ロール電圧Ｖｃの関数を用いて近似される。このように
して、発振器５００は、コントロール電圧Ｖｃに応じて
発振周波数を変化させる電圧制御発振器として機能す
る。Equation 12] C10 = C11 = f (Vc) resonance frequency f 0 is approximated using a function of the control voltage Vc, as shown in equation (13). Thus, the oscillator 500 functions as a voltage controlled oscillator that changes the oscillation frequency according to the control voltage Vc.
【００７５】[0075]
【数１３】ｆ0＝１／（２π（Ｌｘｆ（Ｖｃ））0.5） 共振器２００の実抵抗成分を増幅器１００、１０１の負
性抵抗によって低減することにより、高いＱファクタを
有する共振器２００を実現することができる。これによ
り、実施の形態１と同様に、低い位相ノイズを有する電
圧制御発振器（ＶＣＯ）を得ることができる。F 0 = 1 / (2π (Lxf (Vc)) 0.5 ) By reducing the real resistance component of the resonator 200 by the negative resistances of the amplifiers 100 and 101, the resonator 200 having a high Q factor can be obtained. Can be realized. Thus, similarly to the first embodiment, a voltage controlled oscillator (VCO) having low phase noise can be obtained.
【００７６】（実施の形態３）図７は、本発明の実施の
形態３の位相調整回路（ＰＬＬ；Ｐｈａｓｅ Ｌｏｃｋ
ｅｄ Ｌｏｏｐ）５５０の構成を示す。(Embodiment 3) FIG. 7 shows a phase adjustment circuit (PLL; Phase Lock) according to Embodiment 3 of the present invention.
ed Loop) 550 is shown.
【００７７】ＰＬＬ５５０は、コントロール電圧Ｖｃに
応じて発振周波数を変化させる電圧制御発振器（ＶＣ
Ｏ）５００と、ＶＣＯ５００からの出力信号をｎ分周す
る分周器５１０と、分周器５１０からの出力信号の位相
と基準信号ｆｒｅｆの位相とを比較する位相比較器（Ｐ
Ｄ）５２０と、位相比較器５２０からの出力信号の高周
波成分を除去するローパスフィルタ（ＬＰＦ）５４０と
を含む。ＬＰＦ５４０からの出力信号は、コントロール
電圧ＶｃとしてＶＣＯ５００に供給される。ＶＣＯ５０
０と分周器５１０と位相比較器５２０とＬＰＦ５４０と
は、単一の半導体チップ上に形成され得る。The PLL 550 includes a voltage controlled oscillator (VC) that changes the oscillation frequency according to the control voltage Vc.
O) 500, a frequency divider 510 that divides the output signal from the VCO 500 by n, and a phase comparator (P) that compares the phase of the output signal from the frequency divider 510 with the phase of the reference signal fref.
D) 520, and a low-pass filter (LPF) 540 for removing high-frequency components of the output signal from the phase comparator 520. The output signal from LPF 540 is supplied to VCO 500 as control voltage Vc. VCO50
The zero, the frequency divider 510, the phase comparator 520, and the LPF 540 can be formed on a single semiconductor chip.
【００７８】ＶＣＯ５００からの出力信号が、ＰＬＬ５
５０の出力信号ｆｏｕｔとして出力される。このように
して、ｎ×ｆｒｅｆの周波数を有する出力信号ｆｏｕｔ
を得ることができる。The output signal from the VCO 500 is
It is output as 50 output signals fout. In this way, the output signal fout having a frequency of n × fref
Can be obtained.
【００７９】ここで、ＶＣＯ５００として、実施の形態
２において説明した電圧制御発振器５００（図６）を使
用することができる。この場合、ＰＬＬ５５０の伝達関
数とＶＣＯ５００の位相ノイズとは、例えば、図８に示
すような特性を有し得る。Here, as VCO 500, voltage-controlled oscillator 500 (FIG. 6) described in the second embodiment can be used. In this case, the transfer function of the PLL 550 and the phase noise of the VCO 500 may have, for example, characteristics as shown in FIG.
【００８０】図８に示されるように、共振器のＱファク
タが５０である場合（すなわち、Ｑ＝５０の場合）にお
けるＶＣＯ５００の位相ノイズは、Ｑファクタが５であ
る場合（すなわち、Ｑ＝５の場合）に比較して２０ｄＢ
低い。As shown in FIG. 8, when the Q factor of the resonator is 50 (ie, when Q = 50), the phase noise of VCO 500 is when the Q factor is 5 (ie, Q = 5). 20 dB compared to
Low.
【００８１】図９は、ＰＬＬ５５０の位相ノイズの特性
を示す。ＰＬＬ５５０の位相ノイズは、ＰＬＬ５５０の
伝達関数とＶＣＯ５００の位相ノイズとの積によって表
される。図９から、本発明によるＰＬＬ５５０（Ｑ＝５
０）によれば、従来方式（Ｑ＝５）に比べて２０ｄＢ低
い位相ノイズを実現することができる。FIG. 9 shows the phase noise characteristics of PLL 550. The phase noise of PLL 550 is represented by the product of the transfer function of PLL 550 and the phase noise of VCO 500. From FIG. 9, it can be seen that the PLL 550 according to the present invention (Q = 5
According to (0), phase noise 20 dB lower than that of the conventional method (Q = 5) can be realized.
【００８２】また、本発明によるＰＬＬ５５０を従来方
式ではＶＣＯの内蔵が困難であった通信機器用のＰＬＬ
に適用することにより、通信機器用のＰＬＬを単一の半
導体チップ上に形成することが可能になる。これによ
り、通信機器用のＰＬＬの部品数を大幅に削減すること
が可能になる。Further, the PLL 550 according to the present invention is used as a PLL for communication equipment in which it is difficult to incorporate a VCO in the conventional system.
, It is possible to form a PLL for communication equipment on a single semiconductor chip. This makes it possible to greatly reduce the number of components of the PLL for communication equipment.
【００８３】なお、本発明は、図７に示されるＰＬＬ５
５０の構成には限定されない。高周波帯域で負性出力抵
抗特性を有する増幅器を用いて共振器のＱファクタを改
善した電圧制御発振器（ＶＣＯ）を用いたＰＬＬはすべ
て本発明の範囲に含まれる。The present invention relates to a PLL 5 shown in FIG.
The configuration is not limited to 50. All PLLs using a voltage controlled oscillator (VCO) in which the Q factor of the resonator is improved using an amplifier having a negative output resistance characteristic in a high frequency band are included in the scope of the present invention.
【００８４】また、実施の形態３では、分周器５１０の
分周数ｎは固定値であるとしたが、分周器５１０の分周
数ｎを外部信号に応じて制御するようにしてもよい。こ
の場合、ＰＬＬ５５０は、周波数シンセサイザとして動
作する。In the third embodiment, the frequency division number n of the frequency divider 510 is assumed to be a fixed value. However, the frequency division number n of the frequency divider 510 may be controlled according to an external signal. Good. In this case, the PLL 550 operates as a frequency synthesizer.
【００８５】このように、本発明は、ＰＬＬの小型化、
高性能化に寄与し、極めて有用なものである。As described above, the present invention reduces the size of the PLL,
It contributes to high performance and is extremely useful.
【００８６】（実施の形態４）図１０は、本発明の実施
の形態４の受信システム６６０の構成を示す。(Embodiment 4) FIG. 10 shows a configuration of a receiving system 660 according to Embodiment 4 of the present invention.
【００８７】受信システム６６０は、受信部６６０ａと
信号処理部６６０ｂとを含む。受信部６６０ａと信号処
理部６６０ｂとは、単一の半導体チップ上に形成され得
る。[0087] Receiving system 660 includes a receiving section 660a and a signal processing section 660b. The receiving unit 660a and the signal processing unit 660b can be formed on a single semiconductor chip.
【００８８】受信部６６０ａは、アンテナ６００を介し
て受信した信号を増幅する低雑音増幅器６１０と、局発
信号Ｌｏを出力する周波数シンセサイザ５５０と、低雑
音増幅器６１０によって増幅された信号と周波数シンセ
サイザ５５０から出力される局発信号Ｌｏとを混合する
ミキサ６２０とを含む。The receiving section 660a includes a low noise amplifier 610 for amplifying a signal received via the antenna 600, a frequency synthesizer 550 for outputting a local oscillation signal Lo, and a signal amplified by the low noise amplifier 610 and the frequency synthesizer 550. And a mixer 620 that mixes with the local oscillation signal Lo output from
【００８９】信号処理部６６０ｂは、ミキサ６２０の出
力信号を中間処理する中間信号処理ブロック６３０と、
中間信号処理ブロック６３０から出力されるアナログ信
号をデジタル信号に変換するアナログデジタル変換器
（ＡＤ）６４０と、アナログデジタル変換器６４０から
出力されるデジタル信号を処理するデジタル信号処理プ
ロセッサ（ＤＳＰ）６５０とを含む。The signal processing unit 660 b includes an intermediate signal processing block 630 for intermediately processing the output signal of the mixer 620,
An analog-to-digital converter (AD) 640 that converts an analog signal output from the intermediate signal processing block 630 into a digital signal; a digital signal processor (DSP) 650 that processes the digital signal output from the analog-to-digital converter 640; including.
【００９０】ここで、周波数シンセサイザ５５０とし
て、実施の形態３において説明した周波数シンセサイザ
５５０（図７）を使用することができる。Here, the frequency synthesizer 550 (FIG. 7) described in the third embodiment can be used as the frequency synthesizer 550.
【００９１】図１１（ａ）および（ｂ）は、入力信号ｆ
１、ｆ２、ｆ３、局発信号Ｌｏおよびミキサ６２０の出
力信号のスペクトラムを簡略化して示している。図１１
（ａ）は、周波数シンセサイザ５５０のＱファクタが５
０である場合（すなわち、Ｑ＝５０の場合）におけるス
ペクトラムを示し、図１１（ｂ）は、周波数シンセサイ
ザ５５０のＱファクタが５である場合（すなわち、Ｑ＝
５の場合）におけるスペクトラムを示す。FIGS. 11A and 11B show the case where the input signal f
1, f2, f3, the local oscillation signal Lo, and the spectrum of the output signal of the mixer 620 are shown in a simplified manner. FIG.
(A) shows that the Q factor of the frequency synthesizer 550 is 5
FIG. 11B shows a spectrum when the Q factor is 0 (that is, when Q = 50), and FIG. 11B shows a case where the Q factor of the frequency synthesizer 550 is 5 (that is, when Q = 50).
5) is shown.
【００９２】入力信号ｆ１、ｆ２、ｆ３の間隔は、受信
システム６６０において決定されるチャネル間隔ｆｃｈ
に等しい。通常の携帯通信機器では、チャネル間隔ｆｃ
ｈは、２０ｋＨｚ程度である。The intervals between the input signals f1, f2 and f3 are determined by the channel interval fch determined in the receiving system 660.
be equivalent to. In a normal portable communication device, the channel interval fc
h is about 20 kHz.
【００９３】ミキサ６２０の出力信号は、局発信号Ｌｏ
と入力信号ｆ１、ｆ２、ｆ３との積によって表される。The output signal of mixer 620 is local signal Lo.
And the input signals f1, f2, f3.
【００９４】Ｑ＝５の場合における局発信号Ｌｏの近接
位相ノイズは、Ｑ＝５０の場合に比べて２０ｄＢ高い。
Ｑ＝５の場合には、入力信号ｆ１、ｆ２、ｆ３と局発信
号Ｌｏとが混合されると、図１１（ｂ）に示されるよう
に、ｆ２−ｆＬｏの信号はｆ１−ｆＬｏによるノイズに
埋もれてしまう。しかしながら、Ｑ＝５０の場合には、
近接位相ノイズを２０ｄＢ低減することができるため、
ｆ２−ｆＬｏの信号を失うことなく、ミキサ６２０の出
力信号を中間信号処理ブロック６３０に伝送することが
できる。The close phase noise of the local oscillation signal Lo when Q = 5 is higher by 20 dB than when Q = 50.
In the case of Q = 5, when the input signals f1, f2, f3 and the local oscillation signal Lo are mixed, as shown in FIG. 11B, the signal of f2-fLo becomes noise due to f1-fLo. I will be buried. However, when Q = 50,
Since the close phase noise can be reduced by 20 dB,
The output signal of the mixer 620 can be transmitted to the intermediate signal processing block 630 without losing the signal of f2-fLo.
【００９５】このように、周波数シンセサイザ５５０の
Ｑファクタを増大させることにより、他チャンネルによ
るノイズを低減することができる。このことは、高感度
な受信システムを実現することができることを意味す
る。As described above, by increasing the Q factor of the frequency synthesizer 550, noise due to other channels can be reduced. This means that a highly sensitive receiving system can be realized.
【００９６】なお、実施の形態４では、周波数シンセサ
イザ５５０を含む受信システム６６０を例にとり説明し
たが、図１２に示される送信システム７６０においても
同様の効果を得ることができる。Although the fourth embodiment has been described with reference to receiving system 660 including frequency synthesizer 550 as an example, a similar effect can be obtained in transmitting system 760 shown in FIG.
【００９７】図１２に示されるように、送信システム７
４０は、信号処理部７４０ｂと送信部７４０ａとを含
む。信号処理部７４０ｂと送信部７４０とは、単一の半
導体チップ上に形成され得る。As shown in FIG. 12, the transmission system 7
40 includes a signal processing unit 740b and a transmission unit 740a. The signal processing unit 740b and the transmission unit 740 can be formed on a single semiconductor chip.
【００９８】信号処理部７４０ｂは、デジタル信号を処
理するデジタル信号処理プロセッサ（ＤＳＰ）７５０
と、ＤＳＰ７５０によって処理されたデジタル信号をア
ナログ信号に変換するデジタルアナログ変換器（ＤＡ）
７００と、デジタルアナログ変換器７００から出力され
るアナログ信号を中間処理する中間信号処理ブロック７
１０とを含む。送信部７４０ａは、局発信号Ｌｏを出力
する周波数シンセサイザ５５０と、周波数シンセサイザ
５５０から出力される局発信号Ｌｏと中間処理ブロック
から出力される信号とを混合するミキサ７２０と、ミキ
サ７２０の出力信号をアンプするパワーアンプ（ＰＡ）
７３０とを含む。パワーアンプ７３０の出力信号は、送
信システム７６０の出力信号としてアンテナ６００から
送信される。The signal processing section 740b is a digital signal processor (DSP) 750 for processing digital signals.
And a digital-to-analog converter (DA) for converting a digital signal processed by the DSP 750 into an analog signal
700, an intermediate signal processing block 7 for intermediately processing an analog signal output from the digital-to-analog converter 700
10 is included. The transmitting section 740a includes a frequency synthesizer 550 that outputs a local signal Lo, a mixer 720 that mixes the local signal Lo output from the frequency synthesizer 550 with a signal output from the intermediate processing block, and an output signal of the mixer 720. Power amplifier (PA)
730. An output signal of the power amplifier 730 is transmitted from the antenna 600 as an output signal of the transmission system 760.
【００９９】ここで、周波数シンセサイザ５５０とし
て、実施の形態３において説明した周波数シンセサイザ
５５０（図７）を使用することができる。これにより、
低位相ノイズの送信信号を得ることができる。Here, the frequency synthesizer 550 (FIG. 7) described in the third embodiment can be used as the frequency synthesizer 550. This allows
A transmission signal with low phase noise can be obtained.
【０１００】また、周波数シンセサイザ５５０を用いる
ことによって、受信システム６６０を単一の半導体チッ
プ上に形成することが可能となり、送信システム７６０
を単一の半導体チップ上に形成することが可能となる。
さらに、受信システム６６０の機能と送信システム７６
０の機能とを有する通信システムを単一の半導体チップ
上に形成することが可能になる。Further, by using frequency synthesizer 550, receiving system 660 can be formed on a single semiconductor chip, and transmitting system 760 can be formed.
Can be formed on a single semiconductor chip.
Further, the functions of the receiving system 660 and the transmitting system 76
A communication system having the function of “0” can be formed on a single semiconductor chip.
【０１０１】このように、本発明は、通信機器の小型
化、高性能化に寄与し、極めて有用となる。As described above, the present invention contributes to miniaturization and high performance of communication equipment, and is extremely useful.
【０１０２】[0102]
【発明の効果】以上説明したように、共振器と増幅器と
を含む発振器において、増幅器に高周波帯域で負性出力
抵抗特性を持たせることにより、共振器の抵抗成分を低
減させることができる。これにより、共振器のＱファク
タを改善することができる。その結果、ローコスト、低
位相ノイズ、かつ、低消費電力の発振器を実現すること
が可能になる。As described above, in an oscillator including a resonator and an amplifier, the resistance component of the resonator can be reduced by giving the amplifier a negative output resistance characteristic in a high frequency band. Thereby, the Q factor of the resonator can be improved. As a result, an oscillator with low cost, low phase noise, and low power consumption can be realized.
【０１０３】さらに、共振器における容量をコントロー
ル電圧によって制御することにより、その発振器を電圧
制御発振器（ＶＣＯ）として動作させることが可能にな
る。Further, by controlling the capacitance in the resonator by the control voltage, it becomes possible to operate the oscillator as a voltage controlled oscillator (VCO).
【０１０４】また、位相調整回路をその電圧制御発振器
（ＶＣＯ）を含むように構成することにより、ローコス
ト、低位相ノイズ、かつ、低消費電力の位相調整回路を
実現することが可能になる。Further, by configuring the phase adjusting circuit to include the voltage controlled oscillator (VCO), it is possible to realize a low cost, low phase noise, and low power consumption phase adjusting circuit.
【０１０５】さらに、位相調整回路における分周器の分
周数を外部信号によって可変に制御することにより、そ
の位相調整回路を周波数シンセサイザとして動作させる
ことが可能になる。Further, by variably controlling the frequency of the frequency divider in the phase adjusting circuit by an external signal, the phase adjusting circuit can be operated as a frequency synthesizer.
【０１０６】また、受信システムまたが送信システムを
その周波数シンセサイザを含むように構成することによ
り、小型、かつ、高性能の受信システムまたは送信シス
テムを実現することが可能になる。Further, by configuring the receiving system or the transmitting system to include the frequency synthesizer, it is possible to realize a small-sized and high-performance receiving system or transmitting system.
【図１】本発明の実施の形態１の発振器１の構成を示す
図である。FIG. 1 is a diagram illustrating a configuration of an oscillator 1 according to a first embodiment of the present invention.
【図２】増幅器１００の等価回路を示す図である。FIG. 2 is a diagram showing an equivalent circuit of the amplifier 100.
【図３】増幅器１００の出力コンダクタンスｇｏｕｔを
シミュレーションした結果を示す図である。FIG. 3 is a diagram showing a result of simulating the output conductance gout of the amplifier 100.
【図４】本発明の実施の形態１の発振器１ａの構成を示
す図である。FIG. 4 is a diagram illustrating a configuration of an oscillator 1a according to the first embodiment of the present invention.
【図５】本発明の実施の形態１の発振器１ｂの構成を示
す図である。FIG. 5 is a diagram showing a configuration of an oscillator 1b according to the first embodiment of the present invention.
【図６】本発明の実施の形態２の発振器５００の構成を
示す図である。FIG. 6 is a diagram showing a configuration of an oscillator 500 according to a second embodiment of the present invention.
【図７】本発明の実施の形態３の位相調整回路５５０の
構成を示す図である。FIG. 7 is a diagram illustrating a configuration of a phase adjustment circuit 550 according to Embodiment 3 of the present invention.
【図８】ＰＬＬの伝達関数および発振器の位相ノイズの
特性を示す図である。FIG. 8 is a diagram showing characteristics of a transfer function of a PLL and phase noise of an oscillator.
【図９】ＰＬＬ５５０の位相ノイズの特性を示す図であ
る。FIG. 9 is a diagram illustrating characteristics of phase noise of the PLL 550.
【図１０】本発明の実施の形態４の受信システム６６０
の構成を示す図である。FIG. 10 shows a receiving system 660 according to a fourth embodiment of the present invention.
FIG. 3 is a diagram showing the configuration of FIG.
【図１１】（ａ）および（ｂ）は、入力信号ｆ１、ｆ
２、ｆ３、局発信号Ｌｏおよびミキサ６２０の出力信号
のスペクトラムを示す図である。11 (a) and (b) show input signals f1, f
FIG. 2 is a diagram illustrating a spectrum of 2, f3, a local oscillation signal Lo, and an output signal of a mixer 620.
【図１２】本発明の実施の形態４の送信システム７６０
の構成を示す図である。FIG. 12 shows a transmission system 760 according to the fourth embodiment of the present invention.
FIG. 3 is a diagram showing the configuration of FIG.
【図１３】従来の発振器１２０１の構成を示す図であ
る。FIG. 13 is a diagram showing a configuration of a conventional oscillator 1201.
【図１４】発振器１２０１の等価回路を示す図である。FIG. 14 is a diagram showing an equivalent circuit of the oscillator 1201.
【図１５】発振器１２０１の位相ノイズ特性を示す図で
ある。FIG. 15 is a diagram showing a phase noise characteristic of the oscillator 1201.
１、１ａ、１ｂ 発振器 １００、１０１ 増幅器 ２００ 共振器 ３０１〜３０４ ｎＭＯＳトランジスタ ３１１〜３１４ ｐＭＯＳトランジスタ ４００、４０１ インダクタ ５００ 電圧制御発振器（ＶＣＯ） ５１０ 分周器 ５２０ 位相比較器（ＰＤ） ５４０ ローパスフィルタ（ＬＰＦ） ５５０ 位相調整回路 ６００ アンテナ ６１０ 低雑音増幅器 ６２０、７２０ ミキサ ６３０、７１０ 中間処理ブロック ６４０ アナログデジタル変換器（ＡＤ） ６５０、７５０ デジタル信号処理プロセッサ（ＤＳ
Ｐ） ６６０ 受信システム ７００ デジタルアナログ変換器（ＤＡ） ７３０ パワーアンプ ７６０ 送信システム1, 1a, 1b Oscillator 100, 101 Amplifier 200 Resonator 301 to 304 NMOS transistor 311 to 314 PMOS transistor 400, 401 Inductor 500 Voltage controlled oscillator (VCO) 510 Divider 520 Phase comparator (PD) 540 Low-pass filter (LPF) ) 550 Phase adjustment circuit 600 Antenna 610 Low noise amplifier 620, 720 Mixer 630, 710 Intermediate processing block 640 Analog-to-digital converter (AD) 650, 750 Digital signal processor (DS)
P) 660 receiving system 700 digital-to-analog converter (DA) 730 power amplifier 760 transmitting system
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J081 AA02 CC03 CC30 CC44 DD04 EE02 EE03 FF18 FF21 LL05 MM01 MM03 MM04 5J106 AA01 AA04 BB01 CC01 CC21 CC38 CC41 CC52 CC53 JJ01 KK25 KK36 KK40 LL01 PP03 QQ07 QQ12 RR05 SS03 5K020 DD13 DD22 GG04 GG09 GG10 GG12 GG25 LL09 MM01 MM12 MM13 5K060 BB08 HH26 HH27 HH28 HH29 JJ03 JJ04 JJ08 KK08 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5J081 AA02 CC03 CC30 CC44 DD04 EE02 EE03 FF18 FF21 LL05 MM01 MM03 MM04 5J106 AA01 AA04 BB01 CC01 CC21 CC38 CC41 CC52 CC53 JJ01 KK25 KK36 KK40 LL01 PP03 QQ03 DD5 GG09 GG10 GG12 GG25 LL09 MM01 MM12 MM13 5K060 BB08 HH26 HH27 HH28 HH29 JJ03 JJ04 JJ08 KK08
Claims (13)
器とを備え、 前記第１の増幅器の出力は、前記第２の増幅器の入力に
接続されており、前記第２の増幅器の出力は、前記第１
の増幅器の入力に接続されており、 前記第１の増幅器および第２の増幅器の少なくとも１つ
は、高周波帯域で負性出力抵抗特性を有し、 前記負性出力抵抗特性を有する増幅器は、 縦属接続された第１、第２のトランジスタと、 前記第２のトランジスタのドレインソース間に接続され
た第１の容量とを備え、 前記第１のトランジスタのゲートを入力とし、前記第２
のトランジスタのドレインを出力とする、発振器。1. An amplifier comprising: a resonator; a first amplifier; and a second amplifier, wherein an output of the first amplifier is connected to an input of the second amplifier, and wherein the second amplifier is connected to an input of the second amplifier. The output of the first
The at least one of the first amplifier and the second amplifier has a negative output resistance characteristic in a high frequency band, and the amplifier having the negative output resistance characteristic is First and second transistors connected in series, and a first capacitor connected between the drain and the source of the second transistor.
Oscillator that uses the drain of the transistor as an output.
器の入力に帰還する共振器とを備え、 前記増幅器は、高周波帯域で負性出力抵抗特性を有し、 前記増幅器は、 縦属接続された第１、第２のトランジスタと、 前記第２のトランジスタのドレインソース間に接続され
た第１の容量とを備え、 前記第１のトランジスタのゲートを入力とし、前記第２
のトランジスタのドレインを出力とする、発振器。2. An amplifier comprising: an amplifier; and a resonator that feeds back an output of the amplifier to an input of the amplifier, wherein the amplifier has a negative output resistance characteristic in a high frequency band, and the amplifier is connected in cascade. First and second transistors, and a first capacitor connected between the drain and source of the second transistor.
Oscillator that uses the drain of the transistor as an output.
ル電圧によって可変に制御される、請求項１または請求
項２に記載の発振器。3. The oscillator according to claim 1, wherein a resonance frequency of the resonator is variably controlled by a control voltage.
え、 前記容量の値は、コントロール電圧によって可変に制御
される、請求項１または請求項２に記載の発振器。4. The oscillator according to claim 1, wherein the resonator includes an inductor and a capacitor, and a value of the capacitor is variably controlled by a control voltage.
タである、請求項４に記載の発振器。5. The oscillator according to claim 4, wherein said inductor is a spiral inductor.
タである、請求項１または請求項２に記載の発振器。6. The oscillator according to claim 1, wherein the transistor is a MOS transistor.
変化させる電圧制御発振器と、 前記電圧制御発振器からの出力信号を分周する分周器
と、 前記分周器からの出力信号の位相と基準信号の位相とを
比較する位相比較器と、 前記位相比較器からの出力信号をフィルタリングするフ
ィルタとを備え、 前記フィルタからの出力信号は、前記コントロール電圧
として前記電圧制御発振器に供給され、 前記電圧制御発振器は、共振器と、前記共振器に接続さ
れた増幅器とを備え、 前記増幅器は、高周波帯域で負性出力抵抗特性を有す
る、位相調整回路。7. A voltage controlled oscillator for changing an oscillation frequency according to a control voltage, a frequency divider for dividing an output signal from the voltage controlled oscillator, a phase of an output signal from the frequency divider and a reference signal And a filter for filtering an output signal from the phase comparator. An output signal from the filter is supplied to the voltage controlled oscillator as the control voltage, and the voltage control An oscillator includes a resonator, and an amplifier connected to the resonator, wherein the amplifier has a negative output resistance characteristic in a high frequency band.
位相比較器と前記フィルタとは、単一の半導体チップ上
に形成されている、請求項７に記載の位相調整回路。8. The phase adjustment circuit according to claim 7, wherein said voltage controlled oscillator, said frequency divider, said phase comparator and said filter are formed on a single semiconductor chip.
て可変に制御される、請求項７記載の位相調整回路。9. The phase adjustment circuit according to claim 7, wherein a frequency division number of said frequency divider is variably controlled by an external signal.
ザと、受信した信号と前記周波数シンセサイザから出力
される前記局発信号とを混合するミキサとを含む受信部
と、 前記受信部からの出力信号を処理する信号処理部とを備
え、 前記周波数シンセサイザは、コントロール電圧に応じて
発振周波数を変化させる電圧制御発振器と前記電圧制御
発振器からの出力信号を分周する分周器とを備え、 前記電圧制御発振器は、共振器と、前記共振器に接続さ
れた増幅器とを備え、 前記増幅器は、高周波帯域で負性出力抵抗特性を有し、 前記分周器の分周数は、外部信号によって可変に制御さ
れ、 前記共振器の共振周波数は、前記コントロール電圧によ
って可変に制御される、受信システム。10. A receiving unit including a frequency synthesizer that outputs a local signal, a mixer that mixes a received signal and the local signal output from the frequency synthesizer, and an output signal from the receiving unit. A signal processing unit that performs processing, the frequency synthesizer includes a voltage-controlled oscillator that changes an oscillation frequency according to a control voltage, and a frequency divider that divides an output signal from the voltage-controlled oscillator. The oscillator includes a resonator and an amplifier connected to the resonator. The amplifier has a negative output resistance characteristic in a high frequency band, and a frequency division number of the frequency divider is variably changed by an external signal. The receiving system, wherein a resonance frequency of the resonator is variably controlled by the control voltage.
一の半導体チップ上に形成されている、請求項１０に記
載の受信システム。11. The receiving system according to claim 10, wherein said receiving section and said signal processing section are formed on a single semiconductor chip.
理部からの出力信号と前記周波数シンセサイザから出力
される局発信号とを混合するミキサとを含む送信部とを
備え、 前記周波数シンセサイザは、コントロール電圧に応じて
発振周波数を変化させる電圧制御発振器と前記電圧制御
発振器からの出力信号を分周する分周器とを備え、 前記電圧制御発振器は、共振器と、前記共振器に接続さ
れた増幅器とを備え、 前記増幅器は、高周波帯域で負性出力抵抗特性を有し、 前記分周器の分周数は、外部信号によって可変に制御さ
れ、 前記共振器の共振周波数は、前記コントロール電圧によ
って可変に制御される、送信システム。12. A transmitting unit including a signal processing unit, a frequency synthesizer that outputs a local oscillation signal, and a mixer that mixes an output signal from the signal processing unit and a local oscillation signal output from the frequency synthesizer. The frequency synthesizer comprises: a voltage-controlled oscillator that changes an oscillation frequency according to a control voltage; and a frequency divider that divides an output signal from the voltage-controlled oscillator.The voltage-controlled oscillator includes a resonator and An amplifier connected to the resonator, the amplifier has a negative output resistance characteristic in a high frequency band, a frequency division number of the frequency divider is variably controlled by an external signal, and the resonator The resonance frequency of the transmission system is variably controlled by the control voltage.
一の半導体チップ上に形成されている、請求項１２に記
載の送信システム。13. The transmission system according to claim 12, wherein said signal processing unit and said transmission unit are formed on a single semiconductor chip.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11108660A JP2000307423A (en) | 1999-04-15 | 1999-04-15 | Oscillator, phase adjusting circuit, and reception system and transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11108660A JP2000307423A (en) | 1999-04-15 | 1999-04-15 | Oscillator, phase adjusting circuit, and reception system and transmission system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000307423A true JP2000307423A (en) | 2000-11-02 |
Family
ID=14490455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11108660A Withdrawn JP2000307423A (en) | 1999-04-15 | 1999-04-15 | Oscillator, phase adjusting circuit, and reception system and transmission system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000307423A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7323947B2 (en) | 2004-08-13 | 2008-01-29 | Fujitsu Limited | Oscillator circuit |
| KR100903154B1 (en) * | 2007-09-21 | 2009-06-17 | 한국전자통신연구원 | Cascode Amplifier and Differential Cascode Voltage Control Oscillator using the same |
| EP2034609A3 (en) * | 2007-09-10 | 2010-08-04 | Hitachi Ltd. | Oscillator and communication system using the same |
-
1999
- 1999-04-15 JP JP11108660A patent/JP2000307423A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7323947B2 (en) | 2004-08-13 | 2008-01-29 | Fujitsu Limited | Oscillator circuit |
| EP2034609A3 (en) * | 2007-09-10 | 2010-08-04 | Hitachi Ltd. | Oscillator and communication system using the same |
| US8018292B2 (en) | 2007-09-10 | 2011-09-13 | Hitachi, Ltd. | Oscillator and communication system using the same |
| KR100903154B1 (en) * | 2007-09-21 | 2009-06-17 | 한국전자통신연구원 | Cascode Amplifier and Differential Cascode Voltage Control Oscillator using the same |
| US7821349B2 (en) | 2007-09-21 | 2010-10-26 | Electronics And Telecommunications Research Institute | Cascode amplifier and differential cascode voltage-controlled oscillator using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7589596B2 (en) | Voltage controlled oscillator and wireless transceiver using the same | |
| JP6092286B2 (en) | Coarse tuning bank switch and temperature compensation circuit in low phase noise VCO | |
| US7239209B2 (en) | Serially RC coupled quadrature oscillator | |
| US7518458B2 (en) | Oscillator and data processing equipment using the same and voltage control oscillator and data processing equipment using voltage control oscillator | |
| US6778022B1 (en) | VCO with high-Q switching capacitor bank | |
| US6731182B2 (en) | Voltage-controlled oscillator and communication apparatus employing the same | |
| US20090302958A1 (en) | Digitally controlled oscillator and phase locked loop circuit using the digitally controlled oscillator | |
| US20110215848A1 (en) | Frequency synthesizer | |
| US7365612B2 (en) | Low noise, hybrid tuned wideband voltage controlled oscillator | |
| US7652544B2 (en) | Voltage controlled oscillator and frequency control method of the voltage controlled oscillator | |
| US7126435B2 (en) | Voltage controlled oscillator amplitude control circuit | |
| US7852165B2 (en) | Capacitive-degeneration double cross-coupled voltage-controlled oscillator | |
| CN112242841A (en) | Phase-locked loop circuit with high power supply noise rejection ratio | |
| US6292064B1 (en) | Voltage controlled oscillator and semiconductor IC device including a voltage controlled capacitor | |
| JP2000307423A (en) | Oscillator, phase adjusting circuit, and reception system and transmission system | |
| US6724273B1 (en) | Filter circuitry for voltage controlled oscillator | |
| JP4620982B2 (en) | Oscillator circuit | |
| JP5553855B2 (en) | Voltage controlled oscillator and information device using the same | |
| US6987423B2 (en) | Two port voltage controlled oscillator for use in wireless personal area network synthesizers | |
| US7394329B2 (en) | Analog varactor | |
| US20050242898A1 (en) | Precision tunable voltage controlled oscillation and applications thereof | |
| JPH11330851A (en) | Oscillator | |
| EP1800397A1 (en) | Rf input stage for low noise amplifier or mixer | |
| JP4015856B2 (en) | Voltage controlled oscillator | |
| KR100340692B1 (en) | A low phase noise current controlled oscillator with the wide tuning range characteristics |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060704 |