JP2000307314A - 電力分配器 - Google Patents
電力分配器Info
- Publication number
- JP2000307314A JP2000307314A JP11109745A JP10974599A JP2000307314A JP 2000307314 A JP2000307314 A JP 2000307314A JP 11109745 A JP11109745 A JP 11109745A JP 10974599 A JP10974599 A JP 10974599A JP 2000307314 A JP2000307314 A JP 2000307314A
- Authority
- JP
- Japan
- Prior art keywords
- port
- capacitor
- input port
- inductor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 浮遊容量またはインダクタンスの付加による
特性劣化を抑える。 【解決手段】 高周波信号が入力される入力ポートと、
この入力ポートにその一端が共通に接続される二つの１
／４波長変成器と、この二つの１／４波長変成器の他端
の間に介挿される抵抗器と、この二つの１／４波長変成
器の他端にそれぞれ設けられる二つの出力ポートとを備
えた電力分配器において、前記抵抗器は、直列に接続さ
れる等しい抵抗値の二つの抵抗素子により構成され、二
つの抵抗素子の接続点と接地点との間に補償用のコンデ
ンサまたはインダクタを介挿する。
特性劣化を抑える。 【解決手段】 高周波信号が入力される入力ポートと、
この入力ポートにその一端が共通に接続される二つの１
／４波長変成器と、この二つの１／４波長変成器の他端
の間に介挿される抵抗器と、この二つの１／４波長変成
器の他端にそれぞれ設けられる二つの出力ポートとを備
えた電力分配器において、前記抵抗器は、直列に接続さ
れる等しい抵抗値の二つの抵抗素子により構成され、二
つの抵抗素子の接続点と接地点との間に補償用のコンデ
ンサまたはインダクタを介挿する。
Description
【０００１】
【発明の属する技術分野】本発明は高周波電力を分配す
る装置に利用する。本発明は連続的に送信信号を送信
し、かつ連続的にこの送信信号の反射波を受信するレー
ダ装置に利用するに適する。本発明はウィルキンソン形
電力分配器の改良技術に関する。
る装置に利用する。本発明は連続的に送信信号を送信
し、かつ連続的にこの送信信号の反射波を受信するレー
ダ装置に利用するに適する。本発明はウィルキンソン形
電力分配器の改良技術に関する。
【０００２】
【従来の技術】ドップラレーダなどのように、連続的に
送信信号を送信し、かつ連続的にこの送信信号の反射波
を受信するレーダ装置がある。このようなレーダ装置
で、送受信を一つのアンテナを用いて行う場合には、高
周波発振器の出力をアンテナに接続し、アンテナの出力
を受信器に接続する電力分配器が必要である。この従来
例を図９および図１０を参照して説明する。図９は従来
の高周波発振器を二つ備えたレーダ装置の要部ブロック
構成図である。図１０は従来の高周波発振器を一つ備え
たレーダ装置の要部ブロック構成図である。
送信信号を送信し、かつ連続的にこの送信信号の反射波
を受信するレーダ装置がある。このようなレーダ装置
で、送受信を一つのアンテナを用いて行う場合には、高
周波発振器の出力をアンテナに接続し、アンテナの出力
を受信器に接続する電力分配器が必要である。この従来
例を図９および図１０を参照して説明する。図９は従来
の高周波発振器を二つ備えたレーダ装置の要部ブロック
構成図である。図１０は従来の高周波発振器を一つ備え
たレーダ装置の要部ブロック構成図である。
【０００３】図９に示すレーダ装置では、電力分配器と
してウィルキンソン形電力分配器を用いており、アンテ
ナはポート１に接続され、高周波発振器ＯＳＣ１は電力
増幅器ＡＭＰを介してポート２に接続され、高周波信号
（ＲＦ）を中間周波信号（ＩＦ）に変換する混合器ＭＩ
Ｘはポート３に接続される。混合器ＭＩＸには、高周波
発振器ＯＳＣ２の出力信号が入力される。高周波発振器
ＯＳＣ１の出力信号は電力増幅器ＡＭＰにより増幅され
てポート２に入力され、ポート１からアンテナに出力さ
れて送信される。アンテナに到来する反射波はポート１
に入力され、ポート３から混合器ＭＩＸに入力される。
このように電力分配器は、レーダ装置の送受信される高
周波信号の分配を行う。また、図９に示す高周波発振器
ＯＳＣ１およびＯＳＣ２は、図１０に示すように、カプ
ラを介して高周波発振器ＯＳＣを共用するように構成す
ることもできる。
してウィルキンソン形電力分配器を用いており、アンテ
ナはポート１に接続され、高周波発振器ＯＳＣ１は電力
増幅器ＡＭＰを介してポート２に接続され、高周波信号
（ＲＦ）を中間周波信号（ＩＦ）に変換する混合器ＭＩ
Ｘはポート３に接続される。混合器ＭＩＸには、高周波
発振器ＯＳＣ２の出力信号が入力される。高周波発振器
ＯＳＣ１の出力信号は電力増幅器ＡＭＰにより増幅され
てポート２に入力され、ポート１からアンテナに出力さ
れて送信される。アンテナに到来する反射波はポート１
に入力され、ポート３から混合器ＭＩＸに入力される。
このように電力分配器は、レーダ装置の送受信される高
周波信号の分配を行う。また、図９に示す高周波発振器
ＯＳＣ１およびＯＳＣ２は、図１０に示すように、カプ
ラを介して高周波発振器ＯＳＣを共用するように構成す
ることもできる。
【０００４】図１１はウィルキンソン形電力分配器の構
成図である。図１１に示すように、ポート１、２、３に
接続される各回路のインピーダンスをそれぞれＺｇ（ポ
ート１）、ＺＬ（ポート２、３）とするとき、各ポート
のマッチングをとり、ポート２、３の分配量を１：１、
ポート２、３間のアイソレーションを最大にするには、 Ｗ＝√（２ＺｇＺＬ） Ｒ＝２ＺＬ となるように１／４波長変成器の特性インピーダンスＷ
および抵抗Ｒを選ぶ。図１２は全てのポートが５０Ω系
の場合の回路図である。図１２では、 Ｗ＝７０．７Ω Ｒ＝１００Ω である。
成図である。図１１に示すように、ポート１、２、３に
接続される各回路のインピーダンスをそれぞれＺｇ（ポ
ート１）、ＺＬ（ポート２、３）とするとき、各ポート
のマッチングをとり、ポート２、３の分配量を１：１、
ポート２、３間のアイソレーションを最大にするには、 Ｗ＝√（２ＺｇＺＬ） Ｒ＝２ＺＬ となるように１／４波長変成器の特性インピーダンスＷ
および抵抗Ｒを選ぶ。図１２は全てのポートが５０Ω系
の場合の回路図である。図１２では、 Ｗ＝７０．７Ω Ｒ＝１００Ω である。
【０００５】また、ウィルキンソン形電力分配器の他
に、レーダ装置に用いる電力分配器としてはサーキュレ
ータが知られているが、サーキュレータにはフェライト
などの集積回路化に適さない部品が含まれており、レー
ダ装置の集積回路化を図る上ではウィルキンソン形電力
分配器はサーキュレータと比較して有利である。
に、レーダ装置に用いる電力分配器としてはサーキュレ
ータが知られているが、サーキュレータにはフェライト
などの集積回路化に適さない部品が含まれており、レー
ダ装置の集積回路化を図る上ではウィルキンソン形電力
分配器はサーキュレータと比較して有利である。
【０００６】
【発明が解決しようとする課題】上記従来例の問題点を
図１３ないし図１６を参照して説明する。図１３はポー
ト１に浮遊容量Ｃｓが付いた場合の回路図である。図１
４は浮遊容量Ｃｓが無い場合のアイソレーションを示す
図である。図１５は浮遊容量Ｃｓが付いた場合のアイソ
レーションを示す図である。図１６はインダクタが付い
た場合のアイソレーションを示す図である。図１４ない
し図１６は横軸に周波数をとり、縦軸に減衰量をとる。
図１３に示すように、ウィルキンソン形電力分配器のポ
ート１に浮遊容量Ｃｓが付くと、アイソレーションの劣
化や周波数ズレが生じる。図１４は１０ＧＨｚで設計し
たウィルキンソン形電力分配器に浮遊容量Ｃｓが無い場
合のシミュレーション結果であり、図１５は同じウィル
キンソン形電力分配器のポート１に浮遊容量Ｃｓとして
３０ｆＦが付いた場合のシミュレーション結果である。
図１４および図１５より、浮遊容量Ｃｓが３０ｆＦ付い
たことにより、中心周波数が下がり、アイソレーション
が劣化していることがわかる。
図１３ないし図１６を参照して説明する。図１３はポー
ト１に浮遊容量Ｃｓが付いた場合の回路図である。図１
４は浮遊容量Ｃｓが無い場合のアイソレーションを示す
図である。図１５は浮遊容量Ｃｓが付いた場合のアイソ
レーションを示す図である。図１６はインダクタが付い
た場合のアイソレーションを示す図である。図１４ない
し図１６は横軸に周波数をとり、縦軸に減衰量をとる。
図１３に示すように、ウィルキンソン形電力分配器のポ
ート１に浮遊容量Ｃｓが付くと、アイソレーションの劣
化や周波数ズレが生じる。図１４は１０ＧＨｚで設計し
たウィルキンソン形電力分配器に浮遊容量Ｃｓが無い場
合のシミュレーション結果であり、図１５は同じウィル
キンソン形電力分配器のポート１に浮遊容量Ｃｓとして
３０ｆＦが付いた場合のシミュレーション結果である。
図１４および図１５より、浮遊容量Ｃｓが３０ｆＦ付い
たことにより、中心周波数が下がり、アイソレーション
が劣化していることがわかる。
【０００７】また、浮遊容量Ｃｓの代わりにインダクタ
が付いた場合には、図１６に示すように中心周波数が上
がり、アイソレーションが劣化する。
が付いた場合には、図１６に示すように中心周波数が上
がり、アイソレーションが劣化する。
【０００８】本発明は、このような背景に行われたもの
であって、浮遊容量またはインダクタの付加による特性
劣化を抑えることができる電力分配器を提供することを
目的とする。本発明は、回路設計の自由度を向上させる
ことができる電力分配器を提供することを目的とする。
本発明は、浮遊容量またはインダクタの付加による特性
劣化を抑えることができる電力分配器を用いたレーダ装
置を提供することを目的とする。本発明は、集積回路化
に適した電力分配器およびレーダ装置を提供することを
目的とする。
であって、浮遊容量またはインダクタの付加による特性
劣化を抑えることができる電力分配器を提供することを
目的とする。本発明は、回路設計の自由度を向上させる
ことができる電力分配器を提供することを目的とする。
本発明は、浮遊容量またはインダクタの付加による特性
劣化を抑えることができる電力分配器を用いたレーダ装
置を提供することを目的とする。本発明は、集積回路化
に適した電力分配器およびレーダ装置を提供することを
目的とする。
【０００９】
【課題を解決するための手段】本発明の第一の観点は電
力分配器であって、高周波信号が入力される入力ポート
と、この入力ポートにその一端が共通に接続される二つ
の１／４波長変成器と、この二つの１／４波長変成器の
他端の間に介挿される抵抗器と、この二つの１／４波長
変成器の他端にそれぞれ設けられる二つの出力ポートと
を備えた電力分配器である。
力分配器であって、高周波信号が入力される入力ポート
と、この入力ポートにその一端が共通に接続される二つ
の１／４波長変成器と、この二つの１／４波長変成器の
他端の間に介挿される抵抗器と、この二つの１／４波長
変成器の他端にそれぞれ設けられる二つの出力ポートと
を備えた電力分配器である。
【００１０】ここで、本発明の特徴とするところは、前
記抵抗器は、直列に接続される等しい抵抗値の二つの抵
抗素子により構成され、前記抵抗素子の接続点と接地点
との間にコンデンサ（Ｃｃ）が介挿されたところにあ
る。
記抵抗器は、直列に接続される等しい抵抗値の二つの抵
抗素子により構成され、前記抵抗素子の接続点と接地点
との間にコンデンサ（Ｃｃ）が介挿されたところにあ
る。
【００１１】前記入力ポートの浮遊容量をＣｓ、前記入
力ポートのインピーダンスをＺｇ、前記二つの出力ポー
トおよび前記二つの抵抗素子のインピーダンスをそれぞ
れＺＬとするとき、前記コンデンサの容量Ｃｃは、 Ｃｃ＝Ｃｓ（２Ｚｇ／ＺＬ） であることが望ましい。
力ポートのインピーダンスをＺｇ、前記二つの出力ポー
トおよび前記二つの抵抗素子のインピーダンスをそれぞ
れＺＬとするとき、前記コンデンサの容量Ｃｃは、 Ｃｃ＝Ｃｓ（２Ｚｇ／ＺＬ） であることが望ましい。
【００１２】あるいは、前記抵抗素子の接続点と接地点
との間に前記コンデンサに代えてインダクタＬｃを介挿
する構成とすることも本発明の特徴である。
との間に前記コンデンサに代えてインダクタＬｃを介挿
する構成とすることも本発明の特徴である。
【００１３】前記入力ポートのインダクタＬｓ、前記入
力ポートのインピーダンスをＺｇ、前記二つの出力ポー
トおよび前記二つの抵抗素子のインピーダンスをそれぞ
れＺＬとするとき、前記インダクタＬｃは、 Ｌｃ＝Ｌｓ（ＺＬ／２Ｚｇ） であることが望ましい。
力ポートのインピーダンスをＺｇ、前記二つの出力ポー
トおよび前記二つの抵抗素子のインピーダンスをそれぞ
れＺＬとするとき、前記インダクタＬｃは、 Ｌｃ＝Ｌｓ（ＺＬ／２Ｚｇ） であることが望ましい。
【００１４】これにより、入力ポートに浮遊容量または
インダクタが付いた場合でも特性劣化を抑えることがで
きる。したがって、回路設計上で浮遊容量およびインダ
クタが入力ポートに付くことを許容できるため、回路設
計の自由度が向上する。
インダクタが付いた場合でも特性劣化を抑えることがで
きる。したがって、回路設計上で浮遊容量およびインダ
クタが入力ポートに付くことを許容できるため、回路設
計の自由度が向上する。
【００１５】本発明の第二の観点は、前記電力分配器が
設けられ、前記入力ポートにはアンテナが接続され、前
記出力ポートの一方には高周波発振器が接続され、前記
出力ポートの他方には受信器が接続されることを特徴と
するレーダ装置である。
設けられ、前記入力ポートにはアンテナが接続され、前
記出力ポートの一方には高周波発振器が接続され、前記
出力ポートの他方には受信器が接続されることを特徴と
するレーダ装置である。
【００１６】これにより、レーダ装置の回路設計の自由
度を向上させることができる。特に、本発明の電力分配
器は集積回路化に適しているので、レーダ装置を集積回
路化する上で有利である。
度を向上させることができる。特に、本発明の電力分配
器は集積回路化に適しているので、レーダ装置を集積回
路化する上で有利である。
【００１７】
【発明の実施の形態】発明の実施の形態を図１および図
４を参照して説明する。図１は本発明第一実施例の電力
分配器の構成図である。図４は本発明第二実施例の電力
分配器の構成図である。
４を参照して説明する。図１は本発明第一実施例の電力
分配器の構成図である。図４は本発明第二実施例の電力
分配器の構成図である。
【００１８】本発明は、図１に示すように、高周波信号
が入力されるポート１と、このポート１にその一端が共
通に接続される二つの１／４波長変成器４および５と、
この二つの１／４波長変成器４および５の他端の間に介
挿される抵抗器Ｒと、この二つの１／４波長変成器４お
よび５の他端にそれぞれ設けられる二つのポート２およ
び３とを備えた電力分配器である。
が入力されるポート１と、このポート１にその一端が共
通に接続される二つの１／４波長変成器４および５と、
この二つの１／４波長変成器４および５の他端の間に介
挿される抵抗器Ｒと、この二つの１／４波長変成器４お
よび５の他端にそれぞれ設けられる二つのポート２およ
び３とを備えた電力分配器である。
【００１９】ここで、本発明の特徴とするところは、抵
抗器Ｒは、直列に接続される等しい抵抗値の二つの抵抗
素子Ｒ１およびＲ２により構成され、抵抗素子Ｒ１およ
びＲ２の接続点と接地点との間にコンデンサ６が介挿さ
れたところにある。
抗器Ｒは、直列に接続される等しい抵抗値の二つの抵抗
素子Ｒ１およびＲ２により構成され、抵抗素子Ｒ１およ
びＲ２の接続点と接地点との間にコンデンサ６が介挿さ
れたところにある。
【００２０】本発明第二実施例では、図４に示すよう
に、抵抗素子Ｒ１およびＲ２の接続点と接地点との間に
コンデンサ６に代えてインダクタ７が介挿される。
に、抵抗素子Ｒ１およびＲ２の接続点と接地点との間に
コンデンサ６に代えてインダクタ７が介挿される。
【００２１】本発明実施例で示す電力分配器は、図９ま
たは図１０に示したレーダ装置の電力分配器として用い
る。この際、ポート１にはアンテナが接続され、ポート
２には電力増幅器ＡＭＰを介して高周波発振器ＯＳＣ１
が接続され、ポート３には混合器ＭＩＸが接続される。
たは図１０に示したレーダ装置の電力分配器として用い
る。この際、ポート１にはアンテナが接続され、ポート
２には電力増幅器ＡＭＰを介して高周波発振器ＯＳＣ１
が接続され、ポート３には混合器ＭＩＸが接続される。
【００２２】
【実施例】（第一実施例）本発明第一実施例を図１ない
し図３を参照して説明する。図２はウィルキンソン形電
力分配器のｅｖｅｎモードの構成図である。図３はウィ
ルキンソン形電力分配器のｏｄｄモードの構成図であ
る。
し図３を参照して説明する。図２はウィルキンソン形電
力分配器のｅｖｅｎモードの構成図である。図３はウィ
ルキンソン形電力分配器のｏｄｄモードの構成図であ
る。
【００２３】図１に示す浮遊容量Ｃｓを補償したウィル
キンソン形電力分配器のアイソレーション特性について
計算する。図２および図３に示すように、図１のウィル
キンソン形電力分配器をｅｖｅｎモードとｏｄｄモード
とに分ける。ｅｖｅｎモードとｏｄｄモードとを足し合
わせた際、ｅｖｅｎモードの電流ｉｅとｏｄｄモードの
電流ｉｏが等しければ、ポート２からの入力に対しポー
ト３には出力されない。よって、ポート２とポート３と
のアイソレーションが実現される。ｉｅ＝ｉｏとなるた
めにはＺ１／／Ｚ２＝ＺＬとなればよい。すなわち、 Ｚ１＝２ＺｇＺＬ／〔２Ｚｇ／／（２／ｊωＣｓ）〕 ＝〔２ＺｇＺＬ（Ｚｇ−ｊ（１／ωＣｓ）〕／〔Ｚｇ
（−ｊ（２／ωＣｓ）〕 ＝ｊωＣｓＺｇＺＬ＋ＺＬ Ｚ２＝ＺＬ−ｊ（２／ωＣｃ） Ｚ１／／Ｚ２＝ＺＬ より （Ｚ１・Ｚ２）／（Ｚ１＋Ｚ２）＝ＺＬ 〔（ｊωＣｓＺｇＺＬ＋ＺＬ）（ＺＬ−ｊ（２／ωＣ
ｃ）〕／〔（ｊωＣｓＺｇＺＬ＋ＺＬ）＋（ＺＬ−ｊ
（２／ωＣｃ））〕＝ＺＬ 上式を展開すると ｊ（ωＣｓＺｇＺＬ−（２／ωＣｃ））＋（ＺＬ＋２Ｚ
ｇ（Ｃｓ／Ｃｃ）） ＝２ＺＬ＋ｊ（ωＣｓＺｇＺＬ−（２／ωＣｃ）） となり、虚数項は消去される。よって、 ＺＬ＝２Ｚｇ（Ｃｓ／Ｃｃ） ∴Ｃｃ＝Ｃｓ（２Ｚｇ／ＺＬ） となり、容量Ｃｃのコンデンサ６を挿入することによ
り、浮遊容量Ｃｓがある場合でもポート２とポート３と
の間のアイソレーションが実現できる。これにより、図
１４に示した浮遊容量Ｃｓが付かない場合のアイソレー
ション特性と同じになることがシミュレーションにより
確認できた。
キンソン形電力分配器のアイソレーション特性について
計算する。図２および図３に示すように、図１のウィル
キンソン形電力分配器をｅｖｅｎモードとｏｄｄモード
とに分ける。ｅｖｅｎモードとｏｄｄモードとを足し合
わせた際、ｅｖｅｎモードの電流ｉｅとｏｄｄモードの
電流ｉｏが等しければ、ポート２からの入力に対しポー
ト３には出力されない。よって、ポート２とポート３と
のアイソレーションが実現される。ｉｅ＝ｉｏとなるた
めにはＺ１／／Ｚ２＝ＺＬとなればよい。すなわち、 Ｚ１＝２ＺｇＺＬ／〔２Ｚｇ／／（２／ｊωＣｓ）〕 ＝〔２ＺｇＺＬ（Ｚｇ−ｊ（１／ωＣｓ）〕／〔Ｚｇ
（−ｊ（２／ωＣｓ）〕 ＝ｊωＣｓＺｇＺＬ＋ＺＬ Ｚ２＝ＺＬ−ｊ（２／ωＣｃ） Ｚ１／／Ｚ２＝ＺＬ より （Ｚ１・Ｚ２）／（Ｚ１＋Ｚ２）＝ＺＬ 〔（ｊωＣｓＺｇＺＬ＋ＺＬ）（ＺＬ−ｊ（２／ωＣ
ｃ）〕／〔（ｊωＣｓＺｇＺＬ＋ＺＬ）＋（ＺＬ−ｊ
（２／ωＣｃ））〕＝ＺＬ 上式を展開すると ｊ（ωＣｓＺｇＺＬ−（２／ωＣｃ））＋（ＺＬ＋２Ｚ
ｇ（Ｃｓ／Ｃｃ）） ＝２ＺＬ＋ｊ（ωＣｓＺｇＺＬ−（２／ωＣｃ）） となり、虚数項は消去される。よって、 ＺＬ＝２Ｚｇ（Ｃｓ／Ｃｃ） ∴Ｃｃ＝Ｃｓ（２Ｚｇ／ＺＬ） となり、容量Ｃｃのコンデンサ６を挿入することによ
り、浮遊容量Ｃｓがある場合でもポート２とポート３と
の間のアイソレーションが実現できる。これにより、図
１４に示した浮遊容量Ｃｓが付かない場合のアイソレー
ション特性と同じになることがシミュレーションにより
確認できた。
【００２４】（第二実施例）本発明第二実施例を図４を
参照して説明する。本発明第二実施例と本発明第一実施
例との違いは、本発明第一実施例では、ポート１に浮遊
容量Ｃｓが付いた場合のアイソレーション劣化回避を示
したが、本発明第二実施例では、ポート１にインダクタ
Ｌｓが付いた場合のアイソレーション劣化回避を示す。
参照して説明する。本発明第二実施例と本発明第一実施
例との違いは、本発明第一実施例では、ポート１に浮遊
容量Ｃｓが付いた場合のアイソレーション劣化回避を示
したが、本発明第二実施例では、ポート１にインダクタ
Ｌｓが付いた場合のアイソレーション劣化回避を示す。
【００２５】図１６は、ウィルキンソン形電力分配器に
インダクタＬｓ＝１０ｎＨを付けた場合のアイソレーシ
ョン特性を示しているが、アイソレーションのピーク周
波数はインダクタＬｓが無い場合と比較すると０．３４
ＧＨｚ高い１０．３４ＧＨｚとなった。この場合には、
図４に示すように、補償用インダクタＬｃとして５ｎＨ
を入れることにより、図１４に示したインダクタが付か
ない場合のアイソレーション特性と同じになることがシ
ミュレーションにより確認できた。すなわち、 Ｚ１＝２ＺｇＺＬ／〔２Ｚｇ／／ｊ２ωＬｓ）〕 ＝〔２ＺｇＺＬ（Ｚｇ＋ｊ２ωＬｓ）〕／〔２Ｚｇ（ｊ
２ωＬｓ）〕 ＝（ＺｇＺＬ／ｊωＬｓ）＋ＺＬ Ｚ２＝ＺＬ＋ｊ２ωＬｃ Ｚ１／／Ｚ２＝ＺＬ より （Ｚ１・Ｚ２）／（Ｚ１＋Ｚ２）＝ＺＬ 〔（ＺＬ＋ｊ２ωＬｃ）（（ＺｇＺＬ／ｊωＬｓ）＋Ｚ
Ｌ）〕／〔（（ＺｇＺＬ／ｊωＬｓ）＋ＺＬ）＋（ＺＬ
＋ｊ２ωＬｃ）〕＝ＺＬ 上式を展開すると （ＺＬＺｇ−２ω2 ＬｃＬｓ）＋ｊω（２ＬｃＺｇ＋Ｌ
ｓＺＬ） ＝（ＺＬＺｇ−２ω2 ＬｃＬｓ）＋ｊω（ＬｓＺＬ） となり、実数項は消去される。よって、 ∴Ｌｃ＝Ｌｓ（ＺＬ／２Ｚｇ） となる。
インダクタＬｓ＝１０ｎＨを付けた場合のアイソレーシ
ョン特性を示しているが、アイソレーションのピーク周
波数はインダクタＬｓが無い場合と比較すると０．３４
ＧＨｚ高い１０．３４ＧＨｚとなった。この場合には、
図４に示すように、補償用インダクタＬｃとして５ｎＨ
を入れることにより、図１４に示したインダクタが付か
ない場合のアイソレーション特性と同じになることがシ
ミュレーションにより確認できた。すなわち、 Ｚ１＝２ＺｇＺＬ／〔２Ｚｇ／／ｊ２ωＬｓ）〕 ＝〔２ＺｇＺＬ（Ｚｇ＋ｊ２ωＬｓ）〕／〔２Ｚｇ（ｊ
２ωＬｓ）〕 ＝（ＺｇＺＬ／ｊωＬｓ）＋ＺＬ Ｚ２＝ＺＬ＋ｊ２ωＬｃ Ｚ１／／Ｚ２＝ＺＬ より （Ｚ１・Ｚ２）／（Ｚ１＋Ｚ２）＝ＺＬ 〔（ＺＬ＋ｊ２ωＬｃ）（（ＺｇＺＬ／ｊωＬｓ）＋Ｚ
Ｌ）〕／〔（（ＺｇＺＬ／ｊωＬｓ）＋ＺＬ）＋（ＺＬ
＋ｊ２ωＬｃ）〕＝ＺＬ 上式を展開すると （ＺＬＺｇ−２ω2 ＬｃＬｓ）＋ｊω（２ＬｃＺｇ＋Ｌ
ｓＺＬ） ＝（ＺＬＺｇ−２ω2 ＬｃＬｓ）＋ｊω（ＬｓＺＬ） となり、実数項は消去される。よって、 ∴Ｌｃ＝Ｌｓ（ＺＬ／２Ｚｇ） となる。
【００２６】（応用例）応用例を図５ないし図８を参照
して説明する。図５ないし図７は本発明第一実施例の応
用例を示す図である。図８は本発明第二実施例の応用例
を示す図である。図５に示すように、抵抗器Ｒを跨ぎ、
抵抗器Ｒと接触しないようにボンディングワイヤを敷設
したり、ポリイミド等の誘電体でできた絶縁層を挟んだ
第二の接地層を形成したり、あるいは、抵抗器Ｒと接触
しないようにエアーブリッジを形成することにより静電
容量を持たせ、補償用のコンデンサを形成することがで
きる。また、図６に示すように、抵抗器Ｒの周辺に接地
点（ＧＮＤ）を接近させることにより静電容量を持た
せ、補償用のコンデンサを形成することができる。ま
た、図７に示すように、抵抗器Ｒに接続されたチップコ
ンデンサあるいは薄膜コンデンサを設置することにより
補償用のコンデンサを形成することができる。また、図
８に示すように、抵抗器Ｒに接続されたコイルを設置す
ることにより補償用のインダクタを形成することができ
る。
して説明する。図５ないし図７は本発明第一実施例の応
用例を示す図である。図８は本発明第二実施例の応用例
を示す図である。図５に示すように、抵抗器Ｒを跨ぎ、
抵抗器Ｒと接触しないようにボンディングワイヤを敷設
したり、ポリイミド等の誘電体でできた絶縁層を挟んだ
第二の接地層を形成したり、あるいは、抵抗器Ｒと接触
しないようにエアーブリッジを形成することにより静電
容量を持たせ、補償用のコンデンサを形成することがで
きる。また、図６に示すように、抵抗器Ｒの周辺に接地
点（ＧＮＤ）を接近させることにより静電容量を持た
せ、補償用のコンデンサを形成することができる。ま
た、図７に示すように、抵抗器Ｒに接続されたチップコ
ンデンサあるいは薄膜コンデンサを設置することにより
補償用のコンデンサを形成することができる。また、図
８に示すように、抵抗器Ｒに接続されたコイルを設置す
ることにより補償用のインダクタを形成することができ
る。
【００２７】
【発明の効果】以上説明したように、本発明によれば、
浮遊容量またはインダクタの付加による特性劣化を抑え
ることができる。したがって、回路設計の自由度を向上
させることができる。これにより、浮遊容量またはイン
ダクタの付加による特性劣化を抑えることができる電力
分配器を用いたレーダ装置を実現することができる。ま
た、集積回路化に適した電力分配器およびレーダ装置を
実現することができる。
浮遊容量またはインダクタの付加による特性劣化を抑え
ることができる。したがって、回路設計の自由度を向上
させることができる。これにより、浮遊容量またはイン
ダクタの付加による特性劣化を抑えることができる電力
分配器を用いたレーダ装置を実現することができる。ま
た、集積回路化に適した電力分配器およびレーダ装置を
実現することができる。
【図１】本発明第一実施例の電力分配器の構成図。
【図２】ウィルキンソン形電力分配器のｅｖｅｎモード
の構成図。
の構成図。
【図３】ウィルキンソン形電力分配器のｏｄｄモードの
構成図。
構成図。
【図４】本発明第二実施例の電力分配器の構成図。
【図５】本発明第一実施例の応用例を示す図。
【図６】本発明第一実施例の応用例を示す図。
【図７】本発明第一実施例の応用例を示す図。
【図８】本発明第二実施例の応用例を示す図。
【図９】従来の高周波発振器を二つ備えたレーダ装置の
要部ブロック構成図。
要部ブロック構成図。
【図１０】従来の高周波発振器を一つ備えたレーダ装置
の要部ブロック構成図。
の要部ブロック構成図。
【図１１】ウィルキンソン形電力分配器の構成図。
【図１２】ポート２、３が５０Ω系の場合の回路図。
【図１３】ポート１に浮遊容量Ｃｓが付いた場合の回路
図。
図。
【図１４】浮遊容量Ｃｓが無い場合のアイソレーション
を示す図。
を示す図。
【図１５】浮遊容量Ｃｓが付いた場合のアイソレーショ
ンを示す図。
ンを示す図。
【図１６】ポート１にインダクタが付いた場合のアイソ
レーション特性を示す図。
レーション特性を示す図。
１、２、３ ポート ４、５ １／４波長変成器 ６ コンデンサ ７ インダクタ Ｒ 抵抗器
フロントページの続き (72)発明者 松浦 裕之 東京都武蔵野市中町二丁目11番13号 株式 会社テラテック内 (72)発明者 内田 賢治 東京都武蔵野市中町二丁目11番13号 株式 会社テラテック内
Claims (5)
- 【請求項１】 高周波信号が入力される入力ポートと、
この入力ポートにその一端が共通に接続される二つの１
／４波長変成器と、この二つの１／４波長変成器の他端
の間に介挿される抵抗器と、この二つの１／４波長変成
器の他端にそれぞれ設けられる二つの出力ポートとを備
えた電力分配器において、 前記抵抗器は、直列に接続される等しい抵抗値の二つの
抵抗素子により構成され、 前記抵抗素子の接続点と接地点との間にコンデンサ（Ｃ
ｃ）が介挿されたことを特徴とする電力分配器。 - 【請求項２】 前記入力ポートの浮遊容量をＣｓ、前記
入力ポートのインピーダンスをＺｇ、前記二つの出力ポ
ートおよび前記二つの抵抗素子のインピーダンスをそれ
ぞれＺＬとするとき、前記コンデンサの容量Ｃｃは、 Ｃｃ＝Ｃｓ（２Ｚｇ／ＺＬ） である請求項１記載の電力分配器。 - 【請求項３】 前記抵抗素子の接続点と接地点との間に
前記コンデンサに代えてインダクタＬｃが介挿された請
求項１記載の電力分配器。 - 【請求項４】 前記入力ポートのインダクタＬｓ、前記
入力ポートのインピーダンスをＺｇ、前記二つの出力ポ
ートおよび前記二つの抵抗素子のインピーダンスをそれ
ぞれＺＬとするとき、前記インダクタＬｃは、 Ｌｃ＝Ｌｓ（ＺＬ／２Ｚｇ） である請求項３記載の電力分配器。 - 【請求項５】 請求項１または３記載の電力分配器が設
けられ、 前記入力ポートにはアンテナが接続され、前記出力ポー
トの一方には高周波発振器が接続され、前記出力ポート
の他方には受信器が接続されることを特徴とするレーダ
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10974599A JP3430416B2 (ja) | 1999-04-16 | 1999-04-16 | 電力分配器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10974599A JP3430416B2 (ja) | 1999-04-16 | 1999-04-16 | 電力分配器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000307314A true JP2000307314A (ja) | 2000-11-02 |
| JP3430416B2 JP3430416B2 (ja) | 2003-07-28 |
Family
ID=14518183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10974599A Expired - Fee Related JP3430416B2 (ja) | 1999-04-16 | 1999-04-16 | 電力分配器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3430416B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010098603A2 (ko) * | 2009-02-25 | 2010-09-02 | 주식회사 이엠따블유 | 다중 대역 발룬 |
| CN104078736A (zh) * | 2013-03-26 | 2014-10-01 | 中国科学院微电子研究所 | 一种小型化宽带功分器电路 |
| CN104798249A (zh) * | 2012-11-15 | 2015-07-22 | 高通股份有限公司 | 具有灵活输出间距的紧凑功率分配器/合成器 |
| CN110994108A (zh) * | 2019-12-30 | 2020-04-10 | 华南理工大学 | 一种四路任意功分比Gysel型功分器/合路器 |
| CN112864561A (zh) * | 2020-12-28 | 2021-05-28 | 西安电子科技大学 | 一种n路单片集总式功分器的拓扑结构及其设计方法 |
-
1999
- 1999-04-16 JP JP10974599A patent/JP3430416B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010098603A2 (ko) * | 2009-02-25 | 2010-09-02 | 주식회사 이엠따블유 | 다중 대역 발룬 |
| WO2010098603A3 (ko) * | 2009-02-25 | 2010-11-11 | 주식회사 이엠따블유 | 다중 대역 발룬 |
| KR101018627B1 (ko) | 2009-02-25 | 2011-03-03 | 주식회사 이엠따블유 | 다중 대역 발룬 |
| CN104798249A (zh) * | 2012-11-15 | 2015-07-22 | 高通股份有限公司 | 具有灵活输出间距的紧凑功率分配器/合成器 |
| JP2015535162A (ja) * | 2012-11-15 | 2015-12-07 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | フレキシブルに出力間隔をあけるコンパクトなパワー分配器／結合器 |
| CN104798249B (zh) * | 2012-11-15 | 2019-04-09 | 高通股份有限公司 | 具有灵活输出间距的紧凑功率分配器/合成器 |
| EP2920841B1 (en) * | 2012-11-15 | 2019-10-30 | Qualcomm Incorporated | Compact power divider/combiner with flexible output spacing |
| CN104078736A (zh) * | 2013-03-26 | 2014-10-01 | 中国科学院微电子研究所 | 一种小型化宽带功分器电路 |
| CN110994108A (zh) * | 2019-12-30 | 2020-04-10 | 华南理工大学 | 一种四路任意功分比Gysel型功分器/合路器 |
| CN112864561A (zh) * | 2020-12-28 | 2021-05-28 | 西安电子科技大学 | 一种n路单片集总式功分器的拓扑结构及其设计方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3430416B2 (ja) | 2003-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5697088A (en) | Balun transformer | |
| US7339445B2 (en) | BAW duplexer without phase shifter | |
| JP5812184B2 (ja) | 方向性結合器 | |
| US9106204B2 (en) | Four LC element balun | |
| US7528676B2 (en) | Balun circuit suitable for integration with chip antenna | |
| US6054906A (en) | RF power divider | |
| JP2004312741A (ja) | 一体型の二帯域インダクタンス及びその応用 | |
| US6952142B2 (en) | Frequency-selective balun transformer | |
| US20120194293A1 (en) | Improvement of the selectivity of a dual coupler | |
| US6639490B2 (en) | Ninety degree coupler for radio frequency degraded circuits | |
| CN113632224A (zh) | 威尔金森分配器 | |
| US20230170870A1 (en) | Filter device and radio-frequency front-end circuit including the same | |
| US6448866B1 (en) | Microwave semiconductor variable attenuation circuit | |
| US5977843A (en) | High frequency power divider and high frequency power combiner | |
| US6748207B1 (en) | Power distributing and synthesizing device and mobile communication equipment using same | |
| US6549086B2 (en) | Nonreciprocal circuit device with a balanced port and communication device incorporating the same | |
| CN114765452A (zh) | 用于功率放大器变压器的方法和装置 | |
| JP3430416B2 (ja) | 電力分配器 | |
| CN113475002B (zh) | 差分组合电路 | |
| JP3660973B2 (ja) | 電力分配合成器 | |
| JP2005101946A (ja) | 電力分配合成器 | |
| US9406989B2 (en) | Two-port non-reciprocal circuit element | |
| JPH03117906A (ja) | 平衡不平衡変成器回路付平衡高周波数ミクサー | |
| JPH1197962A (ja) | 高周波部品 | |
| US20240113732A1 (en) | Communication circuit and communication device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |