JP2000306692A - Dimmer - Google Patents
DimmerInfo
- Publication number
- JP2000306692A JP2000306692A JP11050199A JP11050199A JP2000306692A JP 2000306692 A JP2000306692 A JP 2000306692A JP 11050199 A JP11050199 A JP 11050199A JP 11050199 A JP11050199 A JP 11050199A JP 2000306692 A JP2000306692 A JP 2000306692A
- Authority
- JP
- Japan
- Prior art keywords
- duty ratio
- frequency
- circuit
- output means
- dimming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、透過型液晶ディス
プレイなどのバックライト用の蛍光ランプの調光装置に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dimming device for a fluorescent lamp for a backlight such as a transmission type liquid crystal display.
【０００２】[0002]
【従来の技術】透過型液晶ディスプレイは、非発光表示
素子であるため、液晶表示パネルを使用している冷陰極
管等の蛍光ランプを液晶パネルの背面に設け、この蛍光
ランプを点灯させることで液晶パネルに光を透過させて
画面を表示している。この場合、視認性の面から、周囲
が明るいところではこれに応じて画面の輝度を明るく、
周囲が暗いところでは画面の輝度を暗くするなど、蛍光
ランプの調光が必要となる。2. Description of the Related Art Since a transmissive liquid crystal display is a non-light emitting display element, a fluorescent lamp such as a cold cathode tube using a liquid crystal display panel is provided on the back of the liquid crystal panel, and the fluorescent lamp is turned on. The screen is displayed by transmitting light through the liquid crystal panel. In this case, from the viewpoint of visibility, the brightness of the screen is correspondingly increased where the surroundings are bright,
In a dark place, it is necessary to dimming the fluorescent lamp, for example, by reducing the brightness of the screen.
【０００３】このため、蛍光ランプの調光装置には、従
来より、蛍光ランプの輝度を可変させるための調光回路
と、この調光回路を制御する調光制御回路とを具備した
構成のものが提供されている。For this reason, a dimming device for a fluorescent lamp has conventionally been provided with a dimming circuit for varying the luminance of the fluorescent lamp and a dimming control circuit for controlling the dimming circuit. Is provided.
【０００４】このような従来の調光装置の構成を図４に
示す。FIG. 4 shows the configuration of such a conventional light control device.
【０００５】同図において、４は直流電源１からの直流
電力を交流電力に変換して蛍光ランプ(ここでは冷陰極
管)５に供給するインバータ回路である。In FIG. 1, reference numeral 4 denotes an inverter circuit which converts DC power from the DC power supply 1 into AC power and supplies the AC power to a fluorescent lamp (here, a cold cathode tube) 5.
【０００６】３はインバータ回路４に対してスイッチン
グ用の駆動パルスを出力する調光回路である。Reference numeral 3 denotes a dimming circuit that outputs a driving pulse for switching to the inverter circuit 4.
【０００７】２0は調光回路３からインバータ回路４に
与えられる駆動パルスを制御する制御信号を出力する調
光制御回路である。[0007] 2 0 is a dimmer control circuit for outputting a control signal for controlling a driving pulse applied from the light control circuit 3 to the inverter circuit 4.
【０００８】この調光制御回路２0は、図５に示すよう
に、オペアンプ５２、抵抗Ｒ５１〜Ｒ５７、およびコン
デンサＣ５１，Ｃ５２からなる発振回路５０と、オペア
ンプ５３、抵抗Ｒ５８，Ｒ５９、およびコンデンサＣ５
３からなる電圧比較回路５１とからなる。[0008] The light control circuit 2 0, as shown in FIG. 5, an operational amplifier 52, resistors R51～R57, and an oscillation circuit 50 composed of a capacitor C51, C52, op-amp 53, resistor R58, R59, and capacitor C5
And a voltage comparison circuit 51 consisting of three.
【０００９】上記構成において、調光制御回路２0の発
振回路５０は、図６(a)に示すように、抵抗Ｒ５１〜Ｒ
５７とコンデンサＣ５１，Ｃ５２の時定数により設定さ
れた所定の調光周期の三角波の信号aを出力する。[0009] In the above configuration, the oscillation circuit 50 of the light control circuit 2 0, as shown in FIG. 6 (a), the resistance R51~R
A triangular wave signal a having a predetermined dimming cycle set by the time constant of the capacitors 57 and C52 is output.
【００１０】また、電圧比較回路５１は、オペアンプ５
３の反転入力端子に三角波の信号aを、非反転入力端子
にデューティ比制御電圧bをそれぞれ入力し、この２つ
の電圧比較を行なった結果を、図６(b)に示すような制
御信号cとして出力する。The voltage comparison circuit 51 includes an operational amplifier 5
3 and a duty ratio control voltage b are input to the non-inverting input terminal and the non-inverting input terminal, respectively. The result of comparing the two voltages is represented by a control signal c as shown in FIG. Output as
【００１１】したがって、デューティ比制御電圧bの電
圧レベルを調整することで、制御信号cのデューティ比
が可変され、この制御信号cが調光回路３に与えられ
る。Therefore, by adjusting the voltage level of the duty ratio control voltage b, the duty ratio of the control signal c is varied, and the control signal c is supplied to the dimming circuit 3.
【００１２】調光回路３は、調光制御回路２0から出力
される制御信号cに基づいてデューティ比制御(ＰＷＭ制
御)された駆動パルスを生成し、この駆動パルスをイン
バータ回路４の図示しないスイッチング素子に与える。[0012] dimmer circuit 3 generates a drive pulse duty ratio control (PWM control) based on the control signal c output from the dimming control circuit 2 0, not the driving pulse shown in the inverter circuit 4 Give to switching element.
【００１３】インバータ回路４のスイッチング素子は、
この駆動パルスによってオン・オフされることで、直流
電源１からの直流電力が交流電力に変換され、この交流
電力が冷陰極管５に供給される。これにより、冷陰極管
５がデューティ比制御された輝度で点灯する。The switching elements of the inverter circuit 4 are as follows:
By being turned on / off by the drive pulse, the DC power from the DC power supply 1 is converted into AC power, and the AC power is supplied to the cold cathode tubes 5. As a result, the cold-cathode tube 5 is turned on with the luminance controlled by the duty ratio.
【００１４】[0014]
【発明が解決しようとする課題】しかしながら、上記の
ような従来の構成のものでは、調光制御回路２0は、発
振回路５０における抵抗Ｒ５１〜Ｒ５７とコンデンサＣ
５１，Ｃ５２の時定数を利用して三角波の信号aの調光
周波数を設定しているために、調光周波数を任意に可変
できず、このため、温度ドリフト等に起因してインバー
タ回路４の交流周波数が冷陰極管５の最適な調光周波数
からずれてチラツキが多くなったり、妨害電波が発生す
るなどの不都合が生じる。また、部品のバラツキに起因
しても調光周波数のバラツキが生じるために同様な問題
が生じていた。However [0007], than that of the conventional configuration described above, the dimming control circuit 2 0 is resistance in the oscillator circuit 50 R51～R57 and capacitor C
Since the dimming frequency of the triangular wave signal a is set using the time constants of 51 and C52, the dimming frequency cannot be arbitrarily varied. The AC frequency deviates from the optimum dimming frequency of the cold-cathode tube 5, causing inconveniences such as an increase in flicker and generation of jamming radio waves. In addition, the same problem arises because the dimming frequency varies due to the variation of the components.
【００１５】本発明は、デューティ比制御(ＰＷＭ制御)
のみならず、調光周波数も任意に可変でき、かつ、部品
のバラツキに起因した調光周波数のバラツキの影響も除
けるようにすることを課題とする。The present invention provides a duty ratio control (PWM control)
In addition, it is an object of the present invention to make it possible to arbitrarily change the dimming frequency and to eliminate the influence of the variation of the dimming frequency due to the variation of the components.
【００１６】[0016]
【課題を解決するための手段】本発明は、上記の課題を
解決するために、直流電源からの直流電力を交流電力に
変換して蛍光ランプに供給するインバーター回路と、こ
のインバータ回路に対してスイッチング用の駆動パルス
を出力する調光回路と、この調光回路の前記駆動パルス
を制御する制御信号を出力する調光制御回路とを備え、
この制御信号に基づく前記駆動パルスのデューティ比制
御によって蛍光ランプの輝度を任意に設定するように構
成された調光装置において、次のようにしている。SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention provides an inverter circuit that converts DC power from a DC power supply into AC power and supplies the AC power to a fluorescent lamp. A dimming circuit that outputs a driving pulse for switching, and a dimming control circuit that outputs a control signal that controls the driving pulse of the dimming circuit,
A dimming device configured to arbitrarily set the luminance of the fluorescent lamp by controlling the duty ratio of the driving pulse based on the control signal is as follows.
【００１７】すなわち、請求項１記載に係る発明では、
前記調光制御回路は、前記駆動パルスの周期よりも短周
期の基準クロックをカウントするカウント手段と、前記
駆動パルスの周波数を制御するための周波数データを出
力する周波数データ出力手段と、前記駆動パルスのデュ
ーティ比を制御するためのデューティ比データを出力す
るデューティ比データ出力手段と、前記カウント手段の
カウント値と、周波数データ出力手段で設定された周波
数データと、デューティ比データ出力手段で設定された
デューティ比データとに基づいて、前記周波数データに
対応した周波数を有しかつデューティ比データに対応し
たデューティ比を有する制御信号を出力する制御信号出
力手段とを備えるとともに、前記周波数データ出力手段
の周波数データおよびデューティ比データ出力手段のデ
ューティ比データは、それぞれ外部から任意に設定でき
るように構成されている。That is, in the invention according to claim 1,
The dimming control circuit includes a counting unit that counts a reference clock having a shorter cycle than the cycle of the driving pulse, a frequency data output unit that outputs frequency data for controlling a frequency of the driving pulse, and the driving pulse Duty ratio data output means for outputting duty ratio data for controlling the duty ratio of the counter, the count value of the counting means, the frequency data set by the frequency data output means, and the duty ratio data set by the duty ratio data output means. Control signal output means for outputting a control signal having a frequency corresponding to the frequency data and having a duty ratio corresponding to the duty ratio data, based on the duty ratio data, and a frequency of the frequency data output means Duty ratio data of data and duty ratio data output means , It is configured to be arbitrarily set from the outside, respectively.
【００１８】これにより、部品のバラツキによる調光周
波数やデューティ比のバラツキを抑えることができる。
また、制御信号の周波数とデューティ比を外部から任意
に設定して調整することができる。As a result, it is possible to suppress variations in dimming frequency and duty ratio due to variations in components.
Further, the frequency and duty ratio of the control signal can be arbitrarily set and adjusted externally.
【００１９】また、請求項２記載に係る発明では、請求
項１記載の調光装置において、前記周波数データ出力手
段とデューティ比データ出力手段とは、前記カウント手
段のカウント値がリセットされるタイミングで前記周波
数データとデューティ比データとを外部から取り込むよ
うに構成されている。According to a second aspect of the present invention, in the dimming apparatus according to the first aspect, the frequency data output means and the duty ratio data output means are connected to each other at a timing when the count value of the count means is reset. The frequency data and the duty ratio data are fetched from outside.
【００２０】これにより、周波数やデューティ比の設定
変更を如何なるタイミングで変更させても、安定した調
光を実現させることができる。Thus, even if the setting of the frequency or the duty ratio is changed at any timing, stable dimming can be realized.
【００２１】[0021]
【発明の実施の形態】図１は本発明の実施の形態におけ
る調光装置の回路構成を示すブロック図であり、図４に
示した従来技術と対応する部分には同一の符号を付す。FIG. 1 is a block diagram showing a circuit configuration of a light control device according to an embodiment of the present invention, and portions corresponding to those of the prior art shown in FIG. 4 are denoted by the same reference numerals.
【００２２】同図において、１は直流電源、２は調光制
御回路、３は調光回路、４はインバータ回路、５は蛍光
ランプである。In FIG. 1, 1 is a DC power supply, 2 is a dimming control circuit, 3 is a dimming circuit, 4 is an inverter circuit, and 5 is a fluorescent lamp.
【００２３】調光回路３は、調光制御回路２から出力さ
れる制御信号cに基づいてデューティ比制御(ＰＷＭ制
御)された駆動パルスを生成し、この駆動パルスをイン
バータ回路４に対して出力する。The dimming circuit 3 generates a driving pulse subjected to duty ratio control (PWM control) based on the control signal c output from the dimming control circuit 2, and outputs this driving pulse to the inverter circuit 4. I do.
【００２４】インバータ回路４は、スイッチング素子と
しての一対のトランジスタＴr１，Ｔr２、発振トランス
Ｔ１、およびコンデンサＣ１〜Ｃ４から構成されてお
り、両トランジスタＴr１，Ｔr２が調光回路３からの駆
動パルスによって交互にオン・オフされることで、直流
電源１からの直流電力が交流電力に変換され、この交流
電力が蛍光ランプ５に供給される。なお、蛍光ランプ５
は、冷陰極管の外に熱陰極管であってもよい。The inverter circuit 4 includes a pair of transistors Tr1 and Tr2 as switching elements, an oscillation transformer T1, and capacitors C1 to C4. Both transistors Tr1 and Tr2 are alternately driven by a driving pulse from the dimming circuit 3. Is turned on and off, the DC power from the DC power supply 1 is converted into AC power, and the AC power is supplied to the fluorescent lamp 5. The fluorescent lamp 5
May be a hot cathode tube other than a cold cathode tube.
【００２５】これにより、蛍光ランプ５は、この交流電
力により所定の輝度で点灯する。As a result, the fluorescent lamp 5 is lit at a predetermined luminance by the AC power.
【００２６】このように、この実施の形態においても、
直流電源１、調光回路３、インバータ回路４、および蛍
光ランプ５の構成は、図４に示した従来のものと基本的
に同じであるが、調光制御回路２の構成が従来のものと
相違している。したがって、以下、この実施の形態にお
ける調光制御回路２の構成について、さらに詳述する。Thus, also in this embodiment,
The configuration of the DC power supply 1, the dimming circuit 3, the inverter circuit 4, and the fluorescent lamp 5 is basically the same as the conventional one shown in FIG. 4, but the configuration of the dimming control circuit 2 is different from the conventional one. Are different. Therefore, hereinafter, the configuration of the dimming control circuit 2 in this embodiment will be described in more detail.
【００２７】図２は調光制御回路２の具体的な構成を示
すブロック図である。FIG. 2 is a block diagram showing a specific configuration of the dimming control circuit 2.
【００２８】この調光制御回路２は、カウント手段１
８、制御信号出力手段１９、周波数データ出力手段とし
ての周波数データ取得回路２１、デューティ比データ出
力手段としてのデューティ比データ取得回路２２、およ
び出力補正回路２７を備える。カウント手段１８は、周
波数設定カウンタ２３とデューティ設定カウンタ２４と
からなる。The dimming control circuit 2 includes a counting means 1
8, a control signal output unit 19, a frequency data acquisition circuit 21 as a frequency data output unit, a duty ratio data acquisition circuit 22 as a duty ratio data output unit, and an output correction circuit 27. The counting means 18 includes a frequency setting counter 23 and a duty setting counter 24.
【００２９】また、制御信号出力手段１９は、第１カウ
ント零値検出回路２０、第２カウント零値検出回路２
６、およびパルス作成回路２５からなる。The control signal output means 19 comprises a first zero count detection circuit 20 and a second zero count detection circuit 2.
6, and a pulse generation circuit 25.
【００３０】ここで、周波数設定カウンタ２３は、図外
の発振回路から与えられる周波数の十分高い基準クロッ
クＣＬＫで動作するアップカウンタであり、そのカウン
ト値が周波数データ取得回路２１から与えられる周波数
データＤ１に達するとリセットして“０”から再びアッ
プカウント動作を開始するものである。そして、この周
波数設定カウンタ２３のカウント値が第１カウント零値
検出回路２０に与えられる。Here, the frequency setting counter 23 is an up counter that operates with a reference clock CLK having a sufficiently high frequency given from an oscillation circuit (not shown), and the count value of which is counted by the frequency data D 1 given from the frequency data acquisition circuit 21. , The counter is reset and the up-counting operation is started again from "0". Then, the count value of the frequency setting counter 23 is given to the first count zero value detection circuit 20.
【００３１】第１カウント零値検出回路２０は、周波数
設定カウンタ２３のカウント値が“０”になるたびにこ
れを検出し、これに応じて図３(a)に示すように、１ク
ロック幅の零値検出パルスを発生する。そして、この零
値検出パルスが周波数データ取得回路２１とデューティ
設定カウンタ２４とにそれぞれ送出される。The first count zero value detection circuit 20 detects the count value of the frequency setting counter 23 every time the count value becomes "0", and responds to this, as shown in FIG. Generates a zero value detection pulse. Then, the zero value detection pulse is sent to the frequency data acquisition circuit 21 and the duty setting counter 24, respectively.
【００３２】周波数データ取得回路２１は、第１カウン
ト零値検出回路２０からの零値検出パルスが入力される
たびに、インバータ回路４のトランジスタＴr１，Ｔr２
を駆動する駆動パルスの周波数を設定するためのレジス
タ値Ａを取得して、このレジスタ値Ａを周波数設定カウ
ンタ２３のビット数に合わせてビット変換し、これを周
波数データＤ１として周波数設定カウンタ２３に出力す
る。Each time a zero value detection pulse is input from the first count zero value detection circuit 20, the frequency data acquisition circuit 21 supplies the transistors Tr1 and Tr2
A register value A for setting the frequency of a drive pulse for driving the register is obtained, and the register value A is converted into bits according to the number of bits of the frequency setting counter 23, and is converted as frequency data D1 into the frequency setting counter 23. Output.
【００３３】したがって、周波数設定カウンタ２３のカ
ウント値が“０”にリセットされるまでに周波数データ
取得回路２１に与えられるレジスタ値Ａが途中で変更さ
れても、周波数設定カウンタ２３のカウント値が“０”
にリセットされるタイミングで確実にこのレジスタ値Ａ
に基づく周波数データＤ１が周波数設定カウンタ２３に
対してプリセット値として与えられることになり、誤作
動を確実に防止することができる。Therefore, even if the register value A given to the frequency data acquisition circuit 21 is changed before the count value of the frequency setting counter 23 is reset to "0", the count value of the frequency setting counter 23 becomes "0". 0 "
This register value A
Is provided as a preset value to the frequency setting counter 23, and malfunction can be reliably prevented.
【００３４】デューティ設定カウンタ２４は、第１カウ
ント零値検出回路２０から出力される零値検出パルスを
クロックとしてカウントするアップカウンタであって、
たとえば、７bitカウンタで構成されている。そして、
図３(b)に示すように、そのカウント値Ｑが予め設定さ
れている上限値Ｄ３(ここでは、一例としてＤ３＝“６
３”とする)に達するたびにカウント値Ｑをリセットし
て“０”から再びアップカウント動作を開始するように
なっている。このデューティ設定カウンタ２４のカウン
ト値Ｑは、第２カウント零値検出回路２６とパルス作成
回路２５とにそれぞれ入力される。The duty setting counter 24 is an up counter that counts a zero value detection pulse output from the first count zero value detection circuit 20 as a clock.
For example, it is composed of a 7-bit counter. And
As shown in FIG. 3B, the count value Q is set to a preset upper limit value D3 (here, as an example, D3 = “6
3), the count value Q is reset and the up-counting operation is started again from "0." The count value Q of the duty setting counter 24 is determined by the second count zero value detection. The signals are input to the circuit 26 and the pulse generation circuit 25, respectively.
【００３５】第２カウント零値検出回路２６は、デュー
ティ設定カウンタ２４のカウント値Ｑが“０”になるた
びにこれを検出し、これに応じて１クロック幅の零値検
出パルスを発生する。そして、この零値検出パルスがデ
ューティ比データ取得回路２２に送出される。The second count zero value detection circuit 26 detects the count value Q of the duty setting counter 24 every time the count value becomes "0", and generates a zero value detection pulse of one clock width in response thereto. Then, the zero value detection pulse is sent to the duty ratio data acquisition circuit 22.
【００３６】デューティ比データ取得回路２２は、第２
カウント零値検出回路２６からの零値検出パルスが入力
されるたびに、インバータ回路４のトランジスタＴr
１，Ｔr２を駆動する駆動パルスのデューティ比を設定
するためのレジスタ値Ｂを取得して、このレジスタ値Ｂ
をデューティ設定カウンタ２４のビット数に合わせてビ
ット変換し、これをデューティ比データＤ２(ここで
は、一例としてＤ２＝“５２”とする)としてパルス作
成回路２５と出力補正回路２７にそれぞれ出力する。The duty ratio data acquisition circuit 22 is provided with a second
Each time a zero value detection pulse is input from the count zero value detection circuit 26, the transistor Tr of the inverter circuit 4
1, a register value B for setting the duty ratio of the drive pulse for driving Tr2 is obtained, and the register value B
Is converted in accordance with the number of bits of the duty setting counter 24, and this is output to the pulse generation circuit 25 and the output correction circuit 27 as duty ratio data D2 (here, for example, D2 = “52”).
【００３７】したがって、デューティ設定カウンタ２４
のカウント値Ｑが“０”にリセットされるまでにデュー
ティ比データ取得回路２２に与えられるレジスタ値Ｂが
途中で変更されても、デューティ設定カウンタ２４のカ
ウント値Ｑが“０”にリセットされるタイミングで確実
にこのレジスタ値Ｂに基づくデューティ比データＤ２が
パルス作成回路２５と出力補正回路２７に対して与えら
れることになり、誤作動を確実に防止することができ
る。Therefore, the duty setting counter 24
The count value Q of the duty setting counter 24 is reset to "0" even if the register value B applied to the duty ratio data acquisition circuit 22 is changed before the count value Q is reset to "0". The duty ratio data D2 based on the register value B is surely given to the pulse generation circuit 25 and the output correction circuit 27 at the timing, so that malfunction can be reliably prevented.
【００３８】パルス作成回路２５は、デューティ設定カ
ウンタ２４のカウント値Ｑとデューティ比データ取得回
路２２から与えられるデューティ比データＤ２とを比較
し、図３(c)に示すように、カウント値Ｑがデューティ
比データＤ２未満(Ｑ＜Ｄ２)ではハイレベル、カウント
値Ｑがデューティ比データＤ２以上(Ｑ≧Ｄ２)ではロー
レベルとなる制御パルスを作成し、この制御パルスを出
力補正回路２７に出力する。The pulse generation circuit 25 compares the count value Q of the duty setting counter 24 with the duty ratio data D2 given from the duty ratio data acquisition circuit 22, and as shown in FIG. When the duty ratio data is less than D2 (Q <D2), a control pulse is generated which has a high level, and when the count value Q is greater than or equal to the duty ratio data D2 (Q ≧ D2), a control pulse is generated which is low. .
【００３９】出力補正回路２７は、パルス作成回路２５
から出力される制御パルスと、デューティ比データＤ２
とを共に入力し、デューティ比データＤ２の値が“０”
の時は常にローレベルを、デューティ比データＤ２がデ
ューティ設定カウンタ２４に対して予め設定されている
上限値Ｄ３(ここでは、Ｄ３＝“６３”)のときには常に
ハイレベルを、それ以外では制御パルスをそのまま、そ
れぞれ選択して制御信号cとして出力する。つまり、出
力補正回路２７は、Ｄ２＝“０”とＤ２＝“６３”以外
の場合だけパルス作成回路２５で作成された制御パルス
をそのまま出力する。The output correction circuit 27 includes a pulse generation circuit 25
From the control pulse and the duty ratio data D2
And the value of the duty ratio data D2 is "0"
Is always at a low level, the duty ratio data D2 is always at a high level when the duty ratio counter 24 is an upper limit value D3 (here, D3 = “63”) preset to the duty setting counter 24, and otherwise the control pulse Are selected as they are and output as the control signal c. That is, the output correction circuit 27 outputs the control pulse created by the pulse creation circuit 25 as it is only when D2 = "0" and D2 = "63".
【００４０】ここで、出力補正回路２７を設けているの
は次の理由による。Here, the output correction circuit 27 is provided for the following reason.
【００４１】Ｄ２＝“０”の場合、“０”データの取得
後、実際に制御パルスがＬowレベルになるまでには遅延
があるので、“０”のデータを取得してもこの遅延時間
の間は制御パルスはＨighレベルとなっている。この遅
延時間によるＨighレベル出力を無くすために、出力補
正回路２７で強制的にＬowレベルになるようにしてい
る。When D2 = "0", there is a delay after the acquisition of the "0" data until the control pulse actually goes to the low level. During this time, the control pulse is at the High level. In order to eliminate the High level output due to the delay time, the output correction circuit 27 is forcibly set to the Low level.
【００４２】また、Ｄ２＝“６３”の場合の処理につい
ても同様で、たとえば、Ｄ２＝“０”からＤ２＝“６
３”にダイレクトにデータ値が変更される場合がある
と、“６３”のデータを取得してから実際に制御パルス
がＨighレベルになるまでの遅延を無くして、出力補正
回路２７で強制的にＨighレベルになるようにしてい
る。The same applies to the processing when D2 = “63”, for example, from D2 = “0” to D2 = “6”.
If the data value is directly changed to "3", the output correction circuit 27 forcibly removes the delay from when the data of "63" is obtained to when the control pulse actually reaches the High level. High level is set.
【００４３】[0043]
【発明の効果】本発明によれば、次の効果を奏する。According to the present invention, the following effects can be obtained.
【００４４】(１) 請求項１の発明では、インバータ回
路をスイッチングするための駆動パルスについて、部品
のバラツキに起因した調光周波数やデューティ比のバラ
ツキを抑えることができる。また、駆動パルスのデュー
ティ比のみならず、周波数も任意に設定できるため、光
源のチラツキ等の発生を防止することができる。(1) According to the first aspect of the present invention, it is possible to suppress the variation of the dimming frequency and the duty ratio due to the variation of the parts in the drive pulse for switching the inverter circuit. In addition, since not only the duty ratio of the drive pulse but also the frequency can be set arbitrarily, it is possible to prevent the light source from flickering.
【００４５】(２) 請求項２の発明では、周波数やデュ
ーティ比の設定変更を如何なるタイミングで変更させて
も、安定した調光を実現させることができる。(2) According to the second aspect of the present invention, stable dimming can be realized even if the setting of the frequency or the duty ratio is changed at any timing.
【図１】本発明の実施の形態における調光装置の全体を
示すブロック図FIG. 1 is a block diagram showing an entire dimming device according to an embodiment of the present invention.
【図２】図１の調光装置における調光制御回路の詳細を
示すブロック図FIG. 2 is a block diagram showing details of a dimming control circuit in the dimming device of FIG. 1;
【図３】図２の調光制御回路における動作説明に供する
タイミングチャートFIG. 3 is a timing chart for explaining the operation of the dimming control circuit of FIG. 2;
【図４】従来の調光装置を示すブロック図FIG. 4 is a block diagram showing a conventional light control device.
【図５】図４の調光装置における調光制御回路の詳細を
示すブロック図FIG. 5 is a block diagram showing details of a dimming control circuit in the dimming device of FIG. 4;
【図６】図５の調光制御回路における動作説明に供する
タイミングチャート6 is a timing chart for explaining the operation of the dimming control circuit of FIG. 5;
１…直流電源、２…調光制御回路、３…調光回路、４…
インバータ回路、５…蛍光ランプ(冷陰極管)、１８…カ
ウント手段、１９…制御信号出力手段、２１…周波数デ
ータ取得回路(周波数データ出力手段)、２２…デューテ
ィ比データ取得回路(デューティ比データ出力手段)、２
３…周波数設定カウンタ、２４…デューティ設定カウン
タ。1: DC power supply, 2: dimming control circuit, 3: dimming circuit, 4:
Inverter circuit, 5: fluorescent lamp (cold cathode tube), 18: counting means, 19: control signal output means, 21: frequency data obtaining circuit (frequency data output means), 22: duty ratio data obtaining circuit (duty ratio data output) Means), 2
3 ... frequency setting counter, 24 ... duty setting counter.
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 3K072 AA02 AA19 BA03 BC02 BC03 GA01 GB14 GC04 HA10 HB03 3K098 CC24 CC44 DD01 DD22 DD37 DD45 EE14 EE31 EE32 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 3K072 AA02 AA19 BA03 BC02 BC03 GA01 GB14 GC04 HA10 HB03 3K098 CC24 CC44 DD01 DD22 DD37 DD45 EE14 EE31 EE32
Claims (2)
換して蛍光ランプに供給するインバーター回路と、この
インバータ回路に対してスイッチング用の駆動パルスを
出力する調光回路と、この調光回路の前記駆動パルスを
制御する制御信号を出力する調光制御回路とを備え、こ
の制御信号に基づく前記駆動パルスのデューティ比制御
によって蛍光ランプの輝度を任意に設定するように構成
された調光装置において、 前記調光制御回路は、 前記駆動パルスの周期よりも短周期の基準クロックをカ
ウントするカウント手段と、 前記駆動パルスの周波数を制御するための周波数データ
を出力する周波数データ出力手段と、 前記駆動パルスのデューティ比を制御するためのデュー
ティ比データを出力するデューティ比データ出力手段
と、 前記カウント手段のカウント値と、周波数データ出力手
段で設定された周波数データと、デューティ比データ出
力手段で設定されたデューティ比データとに基づいて、
前記周波数データに対応した周波数を有しかつデューテ
ィ比データに対応したデューティ比を有する制御信号を
出力する制御信号出力手段と、 を備えるとともに、前記周波数データ出力手段の周波数
データおよびデューティ比データ出力手段のデューティ
比データは、それぞれ外部から任意に設定できるように
構成されていることを特徴とする調光装置。1. An inverter circuit for converting DC power from a DC power supply into AC power and supplying the AC power to a fluorescent lamp, a dimming circuit for outputting a driving pulse for switching to the inverter circuit, and the dimming circuit A dimming control circuit that outputs a control signal for controlling the driving pulse, and a dimming device configured to arbitrarily set the luminance of the fluorescent lamp by controlling the duty ratio of the driving pulse based on the control signal. In the dimming control circuit, counting means for counting a reference clock having a shorter cycle than the cycle of the drive pulse, frequency data output means for outputting frequency data for controlling the frequency of the drive pulse, A duty ratio data output means for outputting duty ratio data for controlling a duty ratio of a drive pulse; The count value of the bets means, the frequency data set in the frequency data output means, based on the duty ratio data set in duty ratio data output means,
Control signal output means for outputting a control signal having a frequency corresponding to the frequency data and having a duty ratio corresponding to the duty ratio data, and frequency data and duty ratio data output means of the frequency data output means Wherein the duty ratio data can be arbitrarily set from outside.
段とは、前記カウント手段のカウント値がリセットされ
るタイミングで前記周波数データとデューティ比データ
とを外部から取り込むように構成されていることを特徴
とする調光装置。2. The dimmer according to claim 1, wherein the frequency data output means and the duty ratio data output means output the frequency data and the duty ratio data at a timing when a count value of the counting means is reset. A light control device, which is configured to be taken in from outside.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11050199A JP4326067B2 (en) | 1999-04-19 | 1999-04-19 | Light control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11050199A JP4326067B2 (en) | 1999-04-19 | 1999-04-19 | Light control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000306692A true JP2000306692A (en) | 2000-11-02 |
| JP4326067B2 JP4326067B2 (en) | 2009-09-02 |
Family
ID=14537375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11050199A Expired - Fee Related JP4326067B2 (en) | 1999-04-19 | 1999-04-19 | Light control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4326067B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004059826A1 (en) * | 2002-12-25 | 2004-07-15 | Rohm Co., Ltd. | Dc-ac converter parallel operation system and controller ic thereof |
| JP2009104965A (en) * | 2007-10-24 | 2009-05-14 | Toshiba Lighting & Technology Corp | Discharge lamp lighting device, and illumination apparatus |
| CN113096578A (en) * | 2021-04-06 | 2021-07-09 | 京东方科技集团股份有限公司 | Dimming method and device of display panel |
-
1999
- 1999-04-19 JP JP11050199A patent/JP4326067B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004059826A1 (en) * | 2002-12-25 | 2004-07-15 | Rohm Co., Ltd. | Dc-ac converter parallel operation system and controller ic thereof |
| US6982886B2 (en) | 2002-12-25 | 2006-01-03 | Rohm Co., Ltd | Dc-ac converter parallel operation system and controller ic therefor |
| US7233509B2 (en) | 2002-12-25 | 2007-06-19 | Rohm Co., Ltd. | Parallel operating system of DC-AC converters and controller IC therefor |
| US7471528B2 (en) | 2002-12-25 | 2008-12-30 | Rohm Co., Ltd. | Parallel operating system of DC-AC converters and controller IC therefor |
| JP2009104965A (en) * | 2007-10-24 | 2009-05-14 | Toshiba Lighting & Technology Corp | Discharge lamp lighting device, and illumination apparatus |
| CN113096578A (en) * | 2021-04-06 | 2021-07-09 | 京东方科技集团股份有限公司 | Dimming method and device of display panel |
| CN113096578B (en) * | 2021-04-06 | 2022-10-04 | 京东方科技集团股份有限公司 | Dimming method and device of display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4326067B2 (en) | 2009-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030038770A1 (en) | Liquid crystal display and method for driving the same | |
| US6150772A (en) | Gas discharge lamp controller | |
| JP3313830B2 (en) | Display device drive circuit | |
| US20090073110A1 (en) | Backlight driving circuit | |
| JP2000241796A (en) | Liquid crystal display device and electronic equipment outputting control signal of liquid crystal display device | |
| EP1791109B1 (en) | Liquid crystal display device | |
| US7081717B2 (en) | Discharge lamp lighting apparatus for lighting multiple discharge lamps | |
| KR20160017816A (en) | Light source device, driving method thereof and display device having the same | |
| JP3398734B2 (en) | Inverter circuit for driving LCD backlight | |
| TWI302421B (en) | Driving unit of fluorescent lamp and method for driving the same | |
| JPH11283759A (en) | Liquid crystal display device | |
| US6215680B1 (en) | Circuit for obtaining a wide dimming ratio from a royer inverter | |
| CN111223457B (en) | Backlight driving circuit and display device | |
| US8248360B2 (en) | Backlight control device and display apparatus including the same | |
| JP2000306692A (en) | Dimmer | |
| US20090243506A1 (en) | Method and device for driving a lamp | |
| US8093832B2 (en) | Backlight unit with reduced inverter noise and liquid crystal display apparatus having the same | |
| US7760175B2 (en) | Multi-light driving device, LCD with multi-light driving device and method for driving LCD | |
| JP2007220666A (en) | Multiple lamp current matching circuit of cold-cathode fluorescent lamp | |
| CN213277411U (en) | Timing adjustment device and display apparatus | |
| JP3590773B2 (en) | Light source drive for liquid crystal display | |
| US7317444B2 (en) | Method and circuit for improving a quality of display on an LCD screen | |
| JP4252420B2 (en) | Backlight lamp lighting control device and programmable display provided with the same | |
| JP2872958B2 (en) | Fluorescent light dimmer and liquid crystal display device having the same | |
| KR20080062385A (en) | Device of driving backlight unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20060313 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20081121 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20081202 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090123 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090609 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20120619 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |