JP2000305104A - Liquid crystal display device and manufacture thereof - Google Patents
Liquid crystal display device and manufacture thereofInfo
- Publication number
- JP2000305104A JP2000305104A JP11045399A JP11045399A JP2000305104A JP 2000305104 A JP2000305104 A JP 2000305104A JP 11045399 A JP11045399 A JP 11045399A JP 11045399 A JP11045399 A JP 11045399A JP 2000305104 A JP2000305104 A JP 2000305104A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- wiring
- gate
- mainly composed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、薄膜トランジスタ
（ＴＦＴ）によって駆動するアクティブマトリクス型液
晶表示装置（ＴＦＴ−ＬＣＤ）およびその製造方法に関
する。The present invention relates to an active matrix type liquid crystal display (TFT-LCD) driven by a thin film transistor (TFT) and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】薄型化・軽量化・高精細化が図れる画像
表示装置として、従来のブラウン管に比べ、薄膜トラン
ジスタ駆動液晶表示装置（ＴＦＴ−ＬＣＤ）の市場が拡
大している。ＴＦＴ−ＬＣＤとは、ガラス基板上に形成
された、ゲート配線，データ配線，ゲート配線とデータ
配線の交点付近に作製された薄膜トランジスタ，薄膜ト
ランジスタに接続された画素電極，ゲート絶縁膜，絶縁
性保護膜と，対向基板と、前記ガラス基板と前記対向基
板との間に挟持された液晶層などから構成される。近年
のＴＦＴ−ＬＣＤ画面の大型化・高精細化が進行するに
つれ、配線のシート低抵（膜比抵抗と膜厚の積）の低減
要求が厳しくなりつつある。ゲート配線やデータ配線に
は、一般に金属膜が用いられる。ゲート絶縁膜に無機絶
縁層／耐熱性有機高分子層の二層構造を、特に酸化シリ
コン膜／窒化シリコン膜／耐熱性有機高分子膜の三層膜
を用いたボトムゲート型薄膜トランジスタ（ＴＦＴ）の
例として、特開平1−229229 号公報が知られている。保
護膜に、有機保護膜を用いた例として、特開平6−35003
号公報が知られている。保護膜に感光性絶縁膜を用い、
ゲート絶縁膜にＳｉＮ膜，ゲート配線にＭｏ／Ａｌ／Ｍ
ｏを用いたトップゲート型ＴＦＴの例として、特開平10
−163463号公報が知られている。2. Description of the Related Art The market for a thin film transistor driven liquid crystal display (TFT-LCD) has been expanding as an image display device which can be made thinner, lighter and more precise than a conventional cathode ray tube. TFT-LCD refers to a gate wiring, a data wiring, a thin film transistor formed near an intersection of the gate wiring and the data wiring, a pixel electrode connected to the thin film transistor, a gate insulating film, and an insulating protective film formed on a glass substrate. , A counter substrate, and a liquid crystal layer sandwiched between the glass substrate and the counter substrate. As TFT-LCD screens become larger and have higher definition in recent years, there is an increasing demand for a reduction in wiring sheet resistance (product of film resistivity and film thickness). Generally, a metal film is used for the gate wiring and the data wiring. A bottom-gate thin film transistor (TFT) using a two-layer structure of an inorganic insulating layer / a heat-resistant organic polymer layer as a gate insulating film, and particularly a three-layer film of a silicon oxide film / a silicon nitride film / a heat-resistant organic polymer film. As an example, JP-A-1-229229 is known. As an example using an organic protective film as the protective film, see JP-A-6-35003.
A gazette is known. Using a photosensitive insulating film for the protective film,
SiN film for gate insulating film, Mo / Al / M for gate wiring
Japanese Patent Application Laid-Open No.
No. 163463 is known.
【０００３】[0003]
【発明が解決しようとする課題】ＴＦＴ−ＬＣＤはブラ
ウン管型表示装置に比べ薄型，軽量である特長を持ちノ
ートパソコン用の表示装置，省スペースのデスクトップ
型表示装置として市場が拡大している。このような状況
にあって、液晶表示装置の大型化・高精細化が進み、配
線の抵抗が高い場合にはＴＦＴ−ＬＣＤに表示ムラが発
生するため、配線材料に対する抵抗低減要求、特にドレ
イン配線に比べて、ゲート配線に対する抵抗低減要求は
厳しい。このような理由から、ドレイン配線は膜厚が薄
いのに比べて、ゲート配線の膜厚は厚くなる。上述の公
知例トップゲートＴＦＴの例（特開平10−163463号公
報）では、薄いドレイン配線が下層に配置されるため、
ゲート絶縁膜としては、通常の真空プロセス（プラズマ
ＣＶＤ法）で作製されるＴＦＴ特性に悪影響を及ぼさな
いＳｉＮ絶縁膜等で絶縁性が確保されていた。しかし、
厚いゲート配線が最下層に配置されるボトムゲート型の
ＴＦＴの場合、プラズマＣＶＤ法で作製したＳｉＮ絶縁
膜は段差被覆性が悪いため、絶縁性を確保する場合Ｓｉ
Ｎ絶縁膜の膜厚を厚くする必要があった。ゲート絶縁膜
に無機絶縁層／耐熱性有機高分子層の二層構造を用い、
ゲート配線の段差を耐熱性有機高分子層で小さくしたボ
トムゲート型薄膜トランジスタ（ＴＦＴ）の例（特開平
1−229229号公報）があるが、有機膜を保護膜ではなく
ＴＦＴ部であるゲート絶縁膜に用いた場合、ここに求め
られる耐熱性・電気的安定性は十分とは言えない。また
上記の例（特開平1−229229 号公報）では、特に酸化シ
リコン膜／窒化シリコン膜／耐熱性有機高分子膜の三層
膜を用いた構成をとっているが、アモルファスＳｉ膜と
ＳｉＯ2 膜が接した場合、欠陥順位を生成するためＴＦ
Ｔ動作に不良が発生し易く、十分とは言えない。The TFT-LCD is thinner and lighter than a cathode ray tube display, and its market is expanding as a display for a notebook computer and a desktop display with a small space. In such a situation, the liquid crystal display device is becoming larger and more finely defined, and if the resistance of the wiring is high, display unevenness occurs in the TFT-LCD. As compared with the above, the demand for reducing the resistance of the gate wiring is more severe. For this reason, the gate wiring is thicker than the drain wiring is thinner. In the above-mentioned known example of the top gate TFT (JP-A-10-163463), since a thin drain wiring is arranged in a lower layer,
As the gate insulating film, an insulating property is secured by a SiN insulating film or the like which does not adversely affect the TFT characteristics manufactured by a normal vacuum process (plasma CVD method). But,
In the case of a bottom gate type TFT in which a thick gate wiring is disposed in the lowermost layer, the SiN insulating film formed by the plasma CVD method has poor step coverage, and therefore, when securing the insulating property, Si
It was necessary to increase the thickness of the N insulating film. Using a two-layer structure of an inorganic insulating layer and a heat-resistant organic polymer layer for the gate insulating film,
An example of a bottom gate type thin film transistor (TFT) in which a step of a gate wiring is reduced by a heat-resistant organic polymer layer
However, when an organic film is used for a gate insulating film which is a TFT portion instead of a protective film, the heat resistance and electrical stability required here are not sufficient. Also in the example above (JP-A-1-229229), in particular taking a configuration using a three-layered film of a silicon oxide film / silicon nitride film / heat-resistant organic polymer film, an amorphous Si film and SiO 2 If the film touches, TF
A failure is likely to occur in the T operation, which is not sufficient.
【０００４】本発明の目的は、配線短絡不良を防止し、
液晶表示装置の歩留まりを向上する液晶表示装置並び
に、その製造方法を提供することである。[0004] It is an object of the present invention to prevent a short circuit of a wiring,
An object of the present invention is to provide a liquid crystal display device that improves the yield of the liquid crystal display device and a method for manufacturing the same.
【０００５】[0005]
【課題を解決するための手段】上述した目的を達成する
ための、本発明の特徴を以下に述べる。The features of the present invention for achieving the above-mentioned objects will be described below.
【０００６】（１）複数のゲート配線と、前記複数のゲ
ート配線に交差するように形成された複数のデータ配線
と、前記ゲート配線と前記データ配線の交点付近に形成
された薄膜トランジスタと、前記ゲート配線を被覆する
ゲート絶縁層と、保護層とを有する基板と、前記基板に
対向する対向基板と、前記基板と前記対向基板との間に
挟持された液晶層とを有する液晶表示装置において、前
記ゲート配線には三層膜であって、上層と下層の少なく
とも何れか一方の最大配線幅と最小配線幅の平均値であ
る配線幅が、中間層の最大配線幅と最小配線幅の平均値
である配線幅と異なっていること、前記ゲート絶縁層は
二層膜であって、下層がＳｉＯ2 膜、上層がＳｉＮ膜で
あること、及び、前記ゲート絶縁層の下層のＳｉＯ2 膜
の前記ゲート配線の最大幅を起点とした端部から前記ゲ
ート配線の膜厚分の距離はなれた基板直上の膜厚が、前
記ゲート配線の直上の膜厚より厚いＳｉＯ2 膜を用い
る。(1) A plurality of gate wirings, a plurality of data wirings formed so as to cross the plurality of gate wirings, a thin film transistor formed near an intersection of the gate wirings and the data wirings, and the gate In a liquid crystal display device including a substrate having a gate insulating layer covering wiring, a protective layer, a counter substrate facing the substrate, and a liquid crystal layer sandwiched between the substrate and the counter substrate, The gate wiring is a three-layer film, and the wiring width that is the average value of the maximum wiring width and the minimum wiring width of at least one of the upper layer and the lower layer is the average value of the maximum wiring width and the minimum wiring width of the intermediate layer. The gate insulating layer is a two-layer film, the lower layer is a SiO 2 film, the upper layer is a SiN film, and the gate insulating layer has a lower SiO 2 film. Wiring An SiO 2 film is used in which the film thickness directly above the substrate and separated from the end portion starting from the maximum width by the thickness of the gate wiring is greater than the film thickness immediately above the gate wiring.
【０００７】（２）１において、前記ゲート配線に、二
層膜であって、上層と下層の配線幅が異なっている二層
膜を用いる。(2) In 1, the gate wiring is a two-layer film in which the upper layer and the lower layer have different wiring widths.
【０００８】（３）１において、三層膜からなる前記ゲ
ート配線の中間層に、ＡｌまたはＡｌを主体とする合金
膜を用いる。(3) In item 1, Al or an alloy film mainly composed of Al is used as an intermediate layer of the gate wiring composed of a three-layer film.
【０００９】（４）２において、二層膜からなる前記ゲ
ート配線の少なくとも一方に、ＡｌまたはＡｌを主体と
する合金膜を用いる。(4) In (2), Al or an alloy film mainly composed of Al is used for at least one of the gate wirings formed of a two-layer film.
【００１０】（５）１，２において、前記ＳｉＯ2 膜は
有機溶媒に可溶な無機ポリマーの焼成によって作製す
る。(5) In (1) and (2), the SiO 2 film is formed by firing an inorganic polymer soluble in an organic solvent.
【００１１】（６）５において、有機溶媒に可溶な無機
ポリマーに、ペルヒドロポリシラザンを用いる。(6) In 5, the perhydropolysilazane is used as an inorganic polymer soluble in an organic solvent.
【００１２】（７）１，２，５において、前記ＳｉＯ2
膜を、感光性を有する有機混合材料によって形成する。(7) In 1, 2, and 5, the SiO 2
The film is formed of a photosensitive organic mixed material.
【００１３】（８）１，２，５において、前記ＳｉＯ2
膜を、有機混合材料の回転塗布法こよって形成する。(8) In 1, 2, and 5, the SiO 2
The film is formed by spin coating an organic mixed material.
【００１４】このような手段を採用することで上記の目
的が達成できる。理由は次の通りである。配線のシート
抵抗を下げるためには、膜厚を厚くせねばならず、配線
による段差も大きくなる。基板上の配線膜はライン上に
加工されるが、その断面は長方形か、順テーパ形状（基
板側断面長が長く膜表面側断面長が狭い形状）または、
逆テーパ形状(基板側断面長が狭く膜表面側断面長が長
い形状)をしている。The above object can be achieved by employing such means. The reason is as follows. In order to reduce the sheet resistance of the wiring, the film thickness must be increased, and the step due to the wiring increases. The wiring film on the substrate is processed on the line, and its cross section is rectangular, forward tapered (the cross section length on the substrate side is long and the cross section length on the film surface side is narrow), or
It has an inverted tapered shape (a shape with a narrow cross section on the substrate side and a long cross section on the film surface side).
【００１５】ＴＦＴ−ＬＣＤ製造工程では、従来、この
ような加工配線段差を持つ加工基板上に、上層ゲート絶
縁膜として、例えばＳｉＮ絶縁膜をプラズマＣＶＤ法で
作製するが、この場合、加工配線段差部はＳｉＮ膜成長
の特異点になり、ボイド（膜の穴）等が形成され、これ
により絶縁膜としての特性が損なわれやすい。ＳｉＮ膜
はプラズマＣＶＤ法で作製されるが、真空プロセスで
は、堆積原子または分子が気相から固相へ状態遷移する
ことで膜が作られる。膜堆積表面では固相への遷移が急
激であるため、膜堆積時に動きが鈍くなり、加工配線段
差のような特異点では絶縁性の良好な成膜ができない。
このように、ＳｉＮが加工配線段差の特異点を良好に覆
えないのは、ＳｉＮが動きの鈍い固体として膜生成され
るからと言える。同様の理由で、ＳｉＮ膜の表面には、
下層の加工配線段差がそのまま段差として残される。特
に、三配線，二層配線で各層の配線幅にズレが生じる場
合にはボイド（膜の穴）等の形成が避けられない。基板
の表面を、密着して覆う物質の状態としては、このよう
な固体状態と、もう一つ液体状態があるが、液体状態は
原子・分子の移動が可能なため、配線膜パターン段差部
の特異点を良好に覆える。物質の原子・分子の移動のし
易さの指標として、粘性があるが、上記固体のＳｉＮは
動けないという意味で粘性無限大である。In the TFT-LCD manufacturing process, conventionally, for example, a SiN insulating film is formed as an upper gate insulating film on a processed substrate having such a processed wiring step by a plasma CVD method. The portion becomes a singular point of the growth of the SiN film, and voids (holes in the film) and the like are formed, thereby easily deteriorating the characteristics as an insulating film. The SiN film is formed by a plasma CVD method, but in a vacuum process, a film is formed by a state transition of deposited atoms or molecules from a gas phase to a solid phase. Since the transition to the solid phase is abrupt on the film deposition surface, the movement becomes slow at the time of film deposition, and a film having good insulation cannot be formed at a singular point such as a processed wiring step.
As described above, the reason that SiN cannot satisfactorily cover the singular point of the processed wiring step can be said to be that SiN is formed as a film whose movement is slow. For the same reason, the surface of the SiN film is
The lower processed wiring step is left as a step. In particular, when the wiring width of each layer is displaced in the three wirings or the two-layer wiring, formation of voids (holes in the film) and the like is inevitable. The state of the substance that closely covers the surface of the substrate includes such a solid state and another liquid state. In the liquid state, atoms and molecules can move, and thus the wiring film pattern step portion is formed. Singularity can be covered well. As an index of the easiness of movement of atoms and molecules of a substance, there is viscosity, but the above-mentioned solid SiN has infinite viscosity in the sense that it cannot move.
【００１６】ここで、絶縁性があり、粘性率が、０.９
−０.８ｍＰas（パスカル秒：Ｐas＝Ｎ・sec／ｍ／ｍ）
と蒸留水並（１.００２ｍＰas）に低い、有機溶剤に混
合させたポリイミド材，シクロヘキサンなどの溶液で希
釈したペルヒドロポリシラザン材を配線段差上に形成す
れば、分子の移動により加工配線段差の特異点付近も絶
縁材で埋められ、ボイド（膜の穴）等の形成は生じな
い。また、液体には表面張力により、丸まろうとする性
質がある。つまり、角をなくそうとする凝集力が働く。
このため、加工配線段差部に上記の液状材料を形成した
場合には、液状材料表面の段差は、下層の加工配線段差
より小さくなる。Here, it has insulating properties and has a viscosity of 0.9.
-0.8 mPas (Pascal second: Pas = Nsec / m / m)
When a perhydropolysilazane material diluted with a solution of a solvent such as polyimide or cyclohexane, which is as low as distilled water (1.002 mPas), is formed on a wiring step, the processed wiring step is peculiar to the movement of molecules. The vicinity of the point is also filled with the insulating material, and the formation of voids (holes in the film) does not occur. Further, the liquid has a property that it tends to roll due to surface tension. That is, cohesive force acts to eliminate the corners.
For this reason, when the above-mentioned liquid material is formed in the processed wiring step portion, the step on the surface of the liquid material is smaller than the lower processed wiring step.
【００１７】実際には、有機溶剤に混合させたポリイミ
ド材、及びシクロヘキサンなどの溶液で希釈したペルヒ
ドロポリシラザン材は、ホトリソグラフイ法で用いられ
るレジスト材と同様の加工法で形成される。液体状の上
記材料を、回転塗布法で配線膜段差等を有する基板上に
塗布し、その後焼成することで、ポリイミド材，アクリ
ル系ポリマー材，エポキシ系ポリマー材，ベンジシクロ
ブテン系ポリマー材は有機高分子絶縁膜として、ペルヒ
ドロポリシラザン材は無機ＳｉＯ2 膜として、しかも、
下部段差部を良好に覆いボイド（膜の穴）等を形成せ
ず、さらに段差自体を低減して形成されるため下部段差
の被覆性に優れるため、ゲート配線とドレーン配線間の
絶縁性が向上する。しかし、有機膜を保護膜ではなくＴ
ＦＴ部であるゲート絶縁膜に用いた場合、ここに求めら
れる耐熱性・電気的安定性は十分とは言えず、ゲート絶
縁膜には無機ＳｉＯ2 膜が適する。また、アモルファス
Ｓｉ膜とＳｉＯ2 膜が接した場合、欠陥順位を生成する
ためＴＦＴ動作に不良が発生し易く、ＳｉＯ2 膜の上層
にはＳｉＮ膜が必要である。In practice, a polyimide material mixed with an organic solvent and a perhydropolysilazane material diluted with a solution such as cyclohexane are formed by the same processing method as a resist material used in photolithography. The above-mentioned liquid material is applied on a substrate having a wiring film step or the like by a spin coating method and then baked, so that a polyimide material, an acrylic polymer material, an epoxy polymer material, and a benzylcyclobutene polymer material become organic. As a polymer insulating film, a perhydropolysilazane material is used as an inorganic SiO 2 film, and
The lower step is covered well without forming voids (holes in the film), etc., and the step itself is reduced so that the lower step is excellent in coverage and the insulation between the gate wiring and drain wiring is improved. I do. However, the organic film is not a protective film but T.
When used for a gate insulating film that is an FT portion, the heat resistance and electrical stability required here cannot be said to be sufficient, and an inorganic SiO 2 film is suitable for the gate insulating film. Further, when the amorphous Si film and the SiO 2 film are in contact with each other, a defect is easily generated in the TFT operation to generate a defect order, and a SiN film is required as an upper layer of the SiO 2 film.
【００１８】[0018]
【発明の実施の形態】（実施例１）種々の多層、または
単層の金属膜を下部ゲート配線に用い、ゲート絶縁層に
少なくともＳｉＯ2 膜を用い、下部ゲート配線と交差す
るように配された金属膜からなる上部データ配線からな
る構成の素子で、絶縁耐圧特性を調べた実施例である。
ただし、絶縁層が厚すぎるとＴＦＴを劣化させる。特に
従来のＳｉＮ膜（比誘電率約７）に比べ、比誘電率が低
いＳｉＯ2 膜（比誘電率約４）では膜厚をあまり厚くで
きない。ＴＦＴ特性を劣化させないＳｉＮ膜の膜厚は４
００ｎｍ以下であり、ＳｉＯ2 膜の膜厚は２３０ｎｍ以
下が必要である。以下、上部データ配線はＡｌ−２at％
Ｎｄ膜で統一した。膜厚は２００ｎｍであって、ホトリ
ソ加工プロセス後、ＰＡＮ混酸（リン酸，酢酸，硝酸，
純水からなる）でエッチング加工している。以下で、ラ
イン加工された配線の断面形状において、基板側の配線
幅に対し、膜表面側の配線幅が狭い場合を順テーパ形状
と呼び、一方、基板側の配線幅に対し、膜表面側の配線
幅が広い場合を逆テーパ形状と呼ぶことにする。下部ゲ
ート配線に、三層金属配線を用いた場合の検討結果を示
す。作製した三層膜は、上層／中間層／下層として、Ｍ
ｏを主体とする金属配線／Ａｌを主体とする金属配線／
Ｍｏを主体とする金属配線、Ｃｒを主体とする金属配線
／Ａｌを主体とする金属配線／Ｃｒを主体とする金属配
線、である。Ｍｏを主体とする金属配線／Ａｌを主体と
する金属配線／Ｍｏを主体とする金属配線、はＰＡＮ混
酸で一括エッチング可能であり、Ｃｒを主体とする金属
配線／Ａｌを主体とする金属配線／Ｃｒを主体とする金
属配線はＡｌを主体とする金属配線をＰＡＮ混酸で、Ｃ
ｒを主体とする金属配線を硝セリ混酸（硝酸第２セリウ
ムアンモニウム１５ｗｔ％水溶液と硝酸からなる）で、
３回エッチングすることで加工できる。この場合、三層
膜の上下層は断面形状に特徴があり、中間層の配線幅に
比べ、上層と下層の配線幅が狭くなる。また、各層は、
混酸中の硝酸添加量により特徴的な断面形状になり、硝
酸が多い場合順テーパ形状，硝酸が少ない場合逆テーパ
形状，その中間の形状として配線の断面が四角形（テー
パがない）ものがある。中間層の断面の端部の上下に
は、膜がないため等方エッチングが進行し、順テーパ形
状となる。以下、硝酸濃度の大のＰＡＮ混酸（リン酸：
酢酸：硝酸：純水＝８５：５：５：５vol％)をＰＡＮ混
酸Ａ，硝酸濃度の中のＰＡＮ混酸（リン酸：酢酸：硝
酸：純水＝８０：５：１０：５vol％)をＰＡＮ混酸Ｂ，
硝酸濃度の小のＰＡＮ混酸（リン酸：酢酸：硝酸：純水
＝７５：５：１５：５vol％)をＰＡＮ混酸Ｃと呼び、硝
酸濃度の大の硝セリ混酸（硝酸第２セリウムアンモニウ
ム１５ｗｔ％水溶液：硝酸＝８５：９vol％)を硝セリ混
酸Ａ，硝酸濃度の中の硝セリ混酸（硝酸第２セリウムア
ンモニウム１５ｗｔ％水溶液：硝酸＝８５：６vol％)を
硝セリ混酸Ｂ，硝酸濃度の小の硝セリ混酸（硝酸第２セ
リウムアンモニウム１５ｗｔ％水溶液：硝酸＝８５：３
vol％）を硝セリ混酸Ｃと呼ぶ。(Embodiment 1) Various multilayer or single-layer metal films are used for a lower gate wiring, at least a SiO 2 film is used for a gate insulating layer, and they are arranged so as to intersect the lower gate wiring. This is an example of examining the withstand voltage characteristics of an element having a configuration including an upper data line made of a metal film.
However, if the insulating layer is too thick, the TFT deteriorates. In particular, a SiO 2 film (relative permittivity of about 4) having a lower relative permittivity than a conventional SiN film (relative permittivity of about 7) cannot be made too thick. The thickness of the SiN film that does not degrade the TFT characteristics is 4
00 nm or less, and the thickness of the SiO 2 film needs to be 230 nm or less. Below, upper data wiring is Al-2at%
It was unified with Nd film. The film thickness is 200 nm. After the photolithography process, PAN mixed acid (phosphoric acid, acetic acid, nitric acid,
(Made of pure water). Hereinafter, in the cross-sectional shape of the line-processed wiring, the case where the wiring width on the film surface side is narrower than the wiring width on the substrate side is referred to as a forward tapered shape. The case where the wiring width is wide is referred to as an inverted tapered shape. The examination results when a three-layer metal wiring is used for the lower gate wiring are shown. The prepared three-layer film was formed as M / M as an upper layer / intermediate layer / lower layer.
metal wiring mainly composed of o / metal wiring mainly composed of Al /
Metal wiring mainly composed of Mo; metal wiring mainly composed of Cr / metal wiring mainly composed of Al / metal wiring mainly composed of Cr. Metal wiring mainly composed of Mo / metal wiring mainly composed of Al / metal wiring mainly composed of Mo can be collectively etched with PAN mixed acid, and metal wiring mainly composed of Cr / metal wiring mainly composed of Al / For the metal wiring mainly composed of Cr, the metal wiring mainly composed of Al is mixed with PAN mixed acid,
The metal wiring mainly composed of r is mixed with a nitric acid mixed acid (comprising a 15 wt% aqueous solution of ceric ammonium nitrate and nitric acid)
It can be processed by etching three times. In this case, the upper and lower layers of the three-layer film are characterized by the cross-sectional shape, and the wiring width of the upper layer and the lower layer is smaller than the wiring width of the intermediate layer. Also, each layer is
A characteristic cross-sectional shape is obtained depending on the amount of nitric acid added in the mixed acid, and there are a forward tapered shape when the amount of nitric acid is large, a reverse tapered shape when the amount of nitric acid is small, and a square shape (no taper) as the intermediate shape. Since there is no film above and below the end of the cross section of the intermediate layer, isotropic etching proceeds, and the intermediate layer becomes forward tapered. Hereinafter, a PAN mixed acid having a large nitric acid concentration (phosphoric acid:
Acetic acid: nitric acid: pure water = 85: 5: 5: 5 vol%) was converted to PAN mixed acid A, and PAN mixed acid in the nitric acid concentration (phosphoric acid: acetic acid: nitric acid: pure water = 80: 5: 10: 5 vol%) was panned. Mixed acid B,
A PAN mixed acid having a low nitric acid concentration (phosphoric acid: acetic acid: nitric acid: pure water = 75: 5: 15: 5 vol%) is called a PAN mixed acid C, and a nitric acid mixed acid having a high nitric acid concentration (ceric ammonium nitrate 15 wt%) Aqueous solution: nitric acid = 85: 9 vol%) was mixed with nitric acid mixed acid A, and nitric acid mixed acid in nitric acid concentration (ceric ammonium nitrate 15 wt% aqueous solution: nitric acid = 85: 6 vol%) was mixed with nitric acid mixed acid B, and nitric acid concentration was small. Mixed nitric acid mixed acid (15% by weight aqueous solution of ceric ammonium nitrate: nitric acid = 85: 3)
vol%) is referred to as nitric acid mixed acid C.
【００１９】図１は、作製した素子の例で、ゲート配線
方向と垂直な面で切断した断面図を示す。ただし、ゲー
ト配線を加工し、その上部にＳｉＯ2 膜を形成した場合
である。図１（ａ）は、ＰＡＮ混酸Ｂでエッチング加工
したＭｏを主体とする金属配線／Ａｌを主体とする金属
配線／Ｍｏを主体とする金属配線又は、上中下層をそれ
ぞれ硝セリ混酸Ｂ，ＰＡＮ混酸Ｂ，硝セリ混酸Ｂでエッ
チング加工したＣｒを主体とする金属配線／Ａｌを主体
とする金属配線／Ｃｒを主体とする金属配線の断面図で
ある。図１（ｂ）は、ＰＡＮ混酸Ａでエッチング加工し
たＭｏを主体とする金属配線／Ａｌを主体とする金属配
線／Ｍｏを主体とする金属配線又は、上中下層をそれぞ
れ硝セリ混酸Ａ，ＰＡＮ混酸Ａ，硝セリ混酸Ａでエッチ
ング加工したＣｒを主体とする金属配線／Ａｌを主体と
する金属配線／Ｃｒを主体とする金属配線の断面図であ
る。図１（ｃ）は、上中下層をそれぞれ硝セリ混酸Ｃ，
ＰＡＮ混酸Ｂ，硝セリ混酸Ａでエッチング加工したＣｒ
を主体とする金属配線／Ａｌを主体とする金属配線／Ｃ
ｒを主体とする金属配線の断面図である。図１（ｄ）
は、上中下層をそれぞれ硝セリ混酸Ａ，ＰＡＮ混酸Ｂ，
硝セリ混酸Ｃでエッチング加工したＣｒを主体とする金
属配線／Ａｌを主体とする金属配線／Ｃｒを主体とする
金属配線の断面図である。図１（ｅ）は、上中下層をそ
れぞれ硝セリ混酸Ｃ，ＰＡＮ混酸Ｂ，硝セリ混酸Ａでエ
ッチング加工したＣｒを主体とする金属配線／Ａｌを主
体とする金属配線／Ｃｒを主体とする金属配線の断面図
である。それぞれ、三層膜上層配線１，三層膜中間層配
線２，三層膜下層配線３，ガラス基板４，ＳｉＯ2 膜５
を示す。切断線Ａ−Ａ′の矢印で挟まれた長さ（Ａ−
Ａ′膜厚、と呼ぶ）は基板直上のＳｉＯ2 膜５の膜厚で
あり、切断線Ｂ−Ｂ′の矢印で挟まれた長さ（Ｂ−Ｂ′
膜厚と呼ぶ）はゲート配線の端部からゲート配線の膜厚
分の距離はなれた基板直上のＳｉＯ2 膜５の膜厚であ
る。図１に示したように、Ｂ−Ｂ′膜厚は、Ａ−Ａ′膜
厚より厚い。なお、Ａ−Ａ′膜厚，Ｂ−Ｂ′膜厚は、最
上部の図にのみ示した。図２は、このようにして作製し
た三層膜の他のもので、上層／中間層／下層を、Ｔｉ配
線／Ａｌを主体とする金属配線／Ｔｉ配線とした三層膜
で、ゲート配線方向と垂直な面で切断した断面図を示
す。ただし、ゲート配線をフッ酸で加工し、その上部に
ＳｉＯ2 膜を形成した場合である。図２に示したよう
に、Ｂ−Ｂ′膜厚は、Ａ−Ａ′膜厚より厚い。図３は、
また、このようにして作製した他のもので、Ｍｏ−Ｔｉ
合金配線／Ａｌを主体とする金属配線／Ｍｏ−Ｔｉ合金
配線とした三層膜で、ゲート配線方向と垂直な面で切断
した断面図を示す。ただし、ゲート配線を加工し、その
上部にＳｉＯ2 膜を形成した場合である。図３（ａ）
は、ＰＡＮ混酸Ｂでエッチング加工したＭｏ−Ｔｉ合金
配線／Ａｌを主体とする金属配線／Ｍｏ−Ｔｉ合金配線
の断面図である。図３（ｂ）は、ＰＡＮ混酸Ｃでエッチ
ング加工したＭｏ−Ｔｉ合金配線／Ａｌを主体とする金
属配線／Ｍｏ−Ｔｉ合金配線の断面図である。図３に示
したように、Ｂ−Ｂ′膜厚は、Ａ−Ａ′膜厚より厚い。
なお、Ａ−Ａ′膜厚，Ｂ−Ｂ′膜厚は、最上部の図にの
み示した。図４は、また、このようにして作製した他の
もので、上層／中間層／下層を、Ｍｏを主体とする金属
配線／Ａｌを主体とする金属配線／Ｔｉ配線、または、
Ｃｒを主体とする金属配線／Ａｌを主体とする金属配線
／Ｔｉ配線とした三層膜で、作製した素子のゲート配線
方向と垂直な面で切断した断面図を示す。ただし、ゲー
ト配線を加工し、その上部にＳｉＯ2 膜を形成した場合
である。図４（ａ）は、上中層をＰＡＮ混酸Ｂで、下層
をふっ酸でエッチング加工したＭｏを主体とする金属配
線／Ａｌを主体とする金属配線／Ｔｉ配線、または、上
層を硝セリ混酸Ｂで、中層をＰＡＮ混酸Ｂで、下層をふ
っ酸でエッチング加工したＣｒを主体とする金属配線／
Ａｌを主体とする金属配線／Ｔｉ配線の断面図である。
図４（ｂ）は、上中層をＰＡＮ混酸Ａで、下層をふっ酸
でエッチング加工したＭｏを主体とする金属配線／Ａｌ
を主体とする金属配線／Ｔｉ配線、または、上層を硝セ
リ混酸Ａで、中層をＰＡＮ混酸Ｂで、下層をふっ酸でエ
ッチング加工したＣｒを主体とする金属配線／Ａｌを主
体とする金属配線／Ｔｉ配線の断面図である。図４
（ｃ）は、上中層をＰＡＮ混酸Ｃで、下層をふっ酸でエ
ッチング加工したＭｏを主体とする金属配線／Ａｌを主
体とする金属配線／Ｔｉ配線、または、上層を硝セリ混
酸Ｃで、中層をＰＡＮ混酸Ｂで、下層をふっ酸でエッチ
ング加工したＣｒを主体とする金属配線／Ａｌを主体と
する金属配線／Ｔｉ配線の断面図である。図４に示した
ように、Ｂ−Ｂ′膜厚は、Ａ−Ａ′膜厚より厚い。な
お、Ａ−Ａ′膜厚，Ｂ−Ｂ′膜厚は、最上部の図にのみ
示した。図５は、また、このようにして作製した他のも
ので、上層／中間層／下層を、Ｔｉ配線／Ａｌを主体と
する金属配線／Ｍｏを主体とする金属配線、または、Ｔ
ｉ配線／Ａｌを主体とする金属配線／Ｃｒを主体とする
金属配線とした三層膜で、作製した素子のゲート配線方
向と垂直な面で切断した断面図を示す。ただし、ゲート
配線を加工し、その上部にＳｉＯ2 膜を形成した場合で
ある。図４（ａ）は、上層をふっ酸で、中下層をＰＡＮ
混酸Ｂでエッチング加工したＴｉ配線／Ａｌを主体とす
る金属配線／Ｍｏを主体とする金属配線、または、上層
をふっ酸で、中層をＰＡＮ混酸Ｂで、下層を硝セリ混酸
Ｂでエッチング加工したＴｉ配線／Ａｌを主体とする金
属配線／Ｃｒを主体とする金属配線の断面図である。図
４（ｂ）は、上層をふっ酸で、中下層をＰＡＮ混酸Ａで
エッチング加工したＴｉ配線／Ａｌを主体とする金属配
線／Ｍｏを主体とする金属配線、または、上層をふっ酸
で、中層をＰＡＮ混酸Ｂで、下層を硝セリ混酸Ａでエッ
チング加工したＴｉ配線／Ａｌを主体とする金属配線／
Ｃｒを主体とする金属配線の断面図である。図４（ｃ）
は、上層をふっ酸で、中下層をＰＡＮ混酸Ｃでエッチン
グ加工したＴｉ配線／Ａｌを主体とする金属配線／Ｍｏ
を主体とする金属配線、または、上層をふっ酸で、中層
をＰＡＮ混酸Ｂで、下層を硝セリ混酸Ｃでエッチング加
工したＴｉ配線／Ａｌを主体とする金属配線／Ｃｒを主
体とする金属配線の断面図である。図５に示したよう
に、Ｂ−Ｂ′膜厚は、Ａ−Ａ′膜厚より厚い。なお、Ａ
−Ａ′膜厚，Ｂ−Ｂ′膜厚は、最上部の図にのみ示し
た。ゲート絶縁層としての、ＳｉＯ膜は、回転塗布法で
塗布形成した。膜厚は、回転数，回転時間を設定するこ
とで制御した。ＳｉＯ膜はシクロヘキサンで希釈したペ
ルヒドロポリシラザンを回転塗布法で塗布形成し、その
後、窒素中で２００℃で１時間焼成してＳｉＯ2 膜を作
製している。表１に、作製した素子の絶縁耐圧特性を調
べた結果を示す。ＳｉＯ2 膜のＡ−Ａ′膜厚及びＢ−
Ｂ′膜厚は、図１〜図５に示した量である。FIG. 1 is a cross-sectional view of an example of a manufactured device, taken along a plane perpendicular to the gate wiring direction. However, this is a case where the gate wiring is processed and an SiO 2 film is formed thereon. FIG. 1A shows a metal wiring mainly composed of Mo etched with PAN mixed acid B / a metal wiring mainly composed of Al / a metal wiring mainly composed of Mo, or an upper middle lower layer and a lower middle layer each made of nitric acid mixed acid B and PAN. FIG. 3 is a cross-sectional view of a metal wiring mainly composed of Cr, a metal wiring mainly composed of Al, and a metal wiring mainly composed of Cr, which have been etched with a mixed acid B and a mixed acid B mixed with nitric acid. FIG. 1 (b) shows a metal wiring mainly composed of Mo etched by PAN mixed acid A / a metal wiring mainly composed of Al / a metal wiring mainly composed of Mo, or upper and lower layers formed of nitric acid mixed acid A and PAN, respectively. FIG. 2 is a cross-sectional view of a metal wiring mainly composed of Cr, a metal wiring mainly composed of Al, and a metal wiring mainly composed of Cr, which have been etched with mixed acid A and mixed acid A. FIG. 1 (c) shows that the upper, middle and lower layers are composed of nitric acid mixed acid C,
Cr etched with PAN mixed acid B and nitric acid mixed acid A
Metal wiring mainly composed of Al / metal wiring mainly composed of Al / C
It is sectional drawing of the metal wiring which mainly consists of r. Fig. 1 (d)
Means that the upper, middle and lower layers are composed of nitric acid mixed acid A, PAN mixed acid B,
FIG. 4 is a cross-sectional view of a metal wiring mainly composed of Cr, a metal wiring mainly composed of Al, and a metal wiring mainly composed of Cr, which have been etched with a nitric acid mixed acid C; FIG. 1 (e) shows a metal wiring mainly composed of Cr and a metal wiring mainly composed of Al and a metal wiring mainly composed of Cr, in which the upper, middle and lower layers are respectively etched by using a mixed acid of nitric acid C, a mixed acid of PAN B and a mixed acid of nitric acid A. It is sectional drawing of a metal wiring. Three-layer film upper-layer wiring 1, three-layer film intermediate-layer wiring 2, three-layer film lower-layer wiring 3, glass substrate 4, SiO 2 film 5,
Is shown. The length between the arrows of the cutting line AA '(A-
A ′ film thickness) is the thickness of the SiO 2 film 5 immediately above the substrate, and the length (BB ′) sandwiched by arrows along the cutting line BB ′
Is referred to as a film thickness) is the film thickness of the SiO 2 film 5 immediately above the substrate and separated from the end of the gate wiring by the thickness of the gate wiring. As shown in FIG. 1, the BB ′ film thickness is larger than the AA ′ film thickness. The AA 'film thickness and BB' film thickness are shown only in the uppermost figure. FIG. 2 shows another example of the three-layer film fabricated in this manner. The three-layer film has an upper layer / intermediate layer / lower layer in which a metal wiring mainly composed of Ti wiring / Al / Ti wiring is formed. 2 shows a cross-sectional view taken along a plane perpendicular to FIG. However, this is a case where the gate wiring is processed with hydrofluoric acid and an SiO 2 film is formed thereon. As shown in FIG. 2, the BB ′ film thickness is larger than the AA ′ film thickness. FIG.
In addition, Mo-Ti
A cross-sectional view of a three-layer film of alloy wiring / metal wiring mainly composed of Al / Mo-Ti alloy wiring, cut along a plane perpendicular to the gate wiring direction is shown. However, this is a case where the gate wiring is processed and an SiO 2 film is formed thereon. FIG. 3 (a)
FIG. 3 is a cross-sectional view of a Mo—Ti alloy wiring / Al-based metal wiring / Mo—Ti alloy wiring etched with PAN mixed acid B. FIG. 3B is a cross-sectional view of the Mo—Ti alloy wiring / metal wiring mainly composed of Al / Mo—Ti alloy wiring etched with PAN mixed acid C. As shown in FIG. 3, the BB ′ film thickness is larger than the AA ′ film thickness.
The AA 'film thickness and BB' film thickness are shown only in the uppermost figure. FIG. 4 is a view showing another example of the above-described structure, in which the upper layer / intermediate layer / lower layer is formed of a metal wiring mainly composed of Mo / a metal wiring mainly composed of Al / Ti wiring, or
FIG. 2 is a cross-sectional view of a three-layer film of a metal wiring mainly composed of Cr / a metal wiring mainly composed of Al and a metal wiring composed of Ti, which is cut along a plane perpendicular to the gate wiring direction of the manufactured device. However, this is a case where the gate wiring is processed and an SiO 2 film is formed thereon. FIG. 4 (a) shows a metal wiring mainly composed of Mo, a metal wiring mainly composed of Al, a metal wiring mainly composed of Al and a titanium wiring which is formed by etching an upper middle layer with PAN mixed acid B and a lower layer with hydrofluoric acid, or a nitric acid mixed acid B mixed with upper layer. Then, a metal wiring mainly composed of Cr, in which the middle layer is etched with PAN mixed acid B and the lower layer is etched with hydrofluoric acid,
It is sectional drawing of the metal wiring / Ti wiring which mainly uses Al.
FIG. 4 (b) shows a metal wiring / Al mainly composed of Mo in which the upper middle layer is etched with PAN mixed acid A and the lower layer is etched with hydrofluoric acid.
Metal wiring mainly composed of Cr, or metal wiring mainly composed of Cr obtained by etching an upper layer with mixed acid A of nitric acid A, middle layer with mixed acid B of PAN, and lower layer with hydrofluoric acid / metal wiring mainly composed of Al FIG. 14 is a cross-sectional view of the / Ti wiring. FIG.
(C) is a metal wiring mainly composed of Mo, a metal wiring mainly composed of Al and a metal wiring mainly composed of Al, which is etched by hydrofluoric acid in the upper middle layer, and a metal wiring mainly composed of Al etched with hydrofluoric acid, or an upper layer made of nitric acid mixed acid C. FIG. 4 is a cross-sectional view of a metal wiring mainly composed of Cr, a metal wiring mainly composed of Al, and a metal wiring mainly composed of Al, which are obtained by etching a middle layer with PAN mixed acid B and a lower layer with hydrofluoric acid. As shown in FIG. 4, the BB ′ film thickness is larger than the AA ′ film thickness. The AA 'film thickness and BB' film thickness are shown only in the uppermost figure. FIG. 5 is a view showing another example of the structure thus manufactured. The upper layer / intermediate layer / lower layer is composed of Ti wiring / metal wiring mainly composed of Al / metal wiring mainly composed of Mo, or T wiring.
FIG. 2 is a cross-sectional view of a three-layer film made of i-wiring / metal wiring mainly composed of Al / metal wiring mainly composed of Cr, taken along a plane perpendicular to the gate wiring direction of the manufactured device. However, this is a case where the gate wiring is processed and an SiO 2 film is formed thereon. FIG. 4A shows that the upper layer is made of hydrofluoric acid and the middle and lower layers are made of PAN.
Ti wiring / metal wiring mainly composed of Al / metal wiring mainly composed of Mo etched with mixed acid B, or the upper layer was etched with hydrofluoric acid, the middle layer was etched with PAN mixed acid B, and the lower layer was etched with nitric acid mixed acid B. FIG. 3 is a cross-sectional view of a metal wiring mainly composed of Ti wiring / Al / metal wiring mainly composed of Cr. FIG. 4 (b) shows a Ti wiring / a metal wiring mainly composed of Al / a metal wiring mainly composed of Mo, or a metal wiring mainly composed of Mo, in which the upper layer is etched with hydrofluoric acid and the middle and lower layers are etched with PAN mixed acid A. Ti wiring etched in the middle layer with PAN mixed acid B and lower layer etched with nitric acid mixed acid A / Al-based metal wiring /
It is sectional drawing of the metal wiring which mainly consists of Cr. FIG. 4 (c)
Is a metal wiring mainly composed of Ti / Al wiring mainly processed by etching the upper layer with hydrofluoric acid and the middle and lower layer with PAN mixed acid C / Mo
Or a metal wiring mainly composed of Ti / a metal wiring mainly composed of Al / a metal wiring mainly composed of Cr, a metal wiring mainly composed of chromium, or an upper layer made of hydrofluoric acid, an intermediate layer etched with PAN mixed acid B, and a lower layer etched with nitric acid mixed acid C. FIG. As shown in FIG. 5, the BB ′ film thickness is larger than the AA ′ film thickness. Note that A
The -A 'film thickness and BB' film thickness are shown only in the uppermost figure. The SiO film as a gate insulating layer was formed by spin coating. The film thickness was controlled by setting the number of rotations and the rotation time. The SiO film is formed by applying perhydropolysilazane diluted with cyclohexane by a spin coating method, and then sintering at 200 ° C. for 1 hour in nitrogen to form an SiO 2 film. Table 1 shows the results of examining the withstand voltage characteristics of the manufactured devices. A-A 'film thickness of SiO 2 film and B-
The B 'film thickness is the amount shown in FIGS.
【００２０】[0020]
【表１】 [Table 1]
【００２１】以上のように、ＳｉＯ2 膜のＡ−Ａ′膜厚
が１５０，２３０ｎｍのとき、Ｂ−Ｂ′膜厚は１.４か
ら１.５倍厚く、また絶縁特性が大きく向上することが
分かる。また、上下金属層の膜厚が５０ｎｍの場合、金
属配線部の総膜厚が厚くても、ＳｉＯ2 膜のＢ−Ｂ′膜
厚がＡ−Ａ′膜厚より厚い場合、絶縁特性が大きく向上
することが分かる。なお、三層膜は、上層／中間層／下
層として、Ｍｏを主体とする金属配線／Ｃｕを主体とす
る金属配線／Ｍｏを主体とする金属配線，Ｃｒを主体と
する金属配線／Ｃｕを主体とする金属配線／Ｃｒを主体
とする金属配線，Ｍｏを主体とする金属配線／Ｃｕを主
体とする金属配線／Ｃｒを主体とする金属配線，Ｃｒを
主体とする金属配線／Ｃｕを主体とする金属配線／Ｍｏ
を主体とする金属配線、の構成も可能である。Ｃｕを主
体とする金属配線，Ｍｏを主体とする金属配線，Ｃｒを
主体とする金属配線は、硝酸第２セリウムアンモニウム
水溶液でエッチング加工可能である。As described above, when the AA 'film thickness of the SiO 2 film is 150 or 230 nm, the BB' film thickness is 1.4 to 1.5 times as thick and the insulation characteristics are greatly improved. I understand. Further, when the thickness of the upper and lower metal layers is 50 nm, even if the total thickness of the metal wiring portion is large, if the BB ′ thickness of the SiO 2 film is larger than the AA ′ thickness, the insulation characteristics are large. It can be seen that it improves. The three-layer film is composed of an upper layer / intermediate layer / lower layer as a metal wiring mainly composed of Mo / a metal wiring mainly composed of Cu / a metal wiring mainly composed of Mo, and a metal wiring mainly composed of Cr / mainly composed of Cu. Metal wiring / Cr-based metal wiring, Mo-based metal wiring / Cu-based metal wiring / Cr-based metal wiring, Cr-based metal wiring / Cu-based Metal wiring / Mo
The configuration of a metal wiring mainly composed of is also possible. Metal wiring mainly composed of Cu, metal wiring mainly composed of Mo, and metal wiring mainly composed of Cr can be etched by a ceric ammonium nitrate aqueous solution.
【００２２】下部ゲート配線に、二層金属配線を用いた
場合の検討結果を示す。作製した二層膜は、上層／下層
として、Ａｌを主体とする金属配線／Ｍｏを主体とする
金属配線，Ａｌを主体とする金属配線／Ｃｒを主体とす
る金属配線，Ｍｏを主体とする金属配線／Ａｌを主体と
する金属配線，Ｃｒを主体とする金属配線／Ａｌを主体
とする金属配線、である。Ａｌを主体とする金属配線／
Ｍｏを主体とする金属配線，Ｍｏを主体とする金属配線
／Ａｌを主体とする金属配線はＰＡＮ混酸で一括エッチ
ング可能であり、Ａｌを主体とする金属配線／Ｃｒを主
体とする金属配線，Ｃｒを主体とする金属配線／Ａｌを
主体とする金属配線は、Ａｌを主体とする金属配線をＰ
ＡＮ混酸で、Ｃｒを主体とする金属配線を硝セリ混酸
で、２回エッチングすることで加工できる。二層膜の各
層は、断面形状に特徴があり、Ａｌを主体とする金属配
線の配線幅に比べ、Ｃｒを主体とする金属配線とＭｏを
主体とする金属配線の配線幅が狭くなる。さらに、各層
は、混酸中の硝酸添加量により断面形状が変化し、硝酸
が多い場合順テーパ形状，硝酸が少ない場合逆テーパ形
状、その中間の形状として配線の断面が四角形（テーパ
がない）ものがある。また、他の二層配線は、上層／下
層として、Ｔｉ配線／Ａｌを主体とする金属配線，Ａｌ
を主体とする金属配線／Ｔｉ配線である。図６に、作製
した素子のゲート配線方向と垂直な面で切断した断面図
を示す。ただし、ゲート配線を加工し、その上部にＳｉ
Ｏ2 膜を形成した場合である。図６(ａ)は、ＰＡＮ混酸
Ｂでエッチング加工したＡｌを主体とする金属配線／Ｍ
ｏを主体とする金属配線、または上層をＰＡＮ混酸Ｂで
下層を硝セリ混酸Ｂでエッチング加工したＡｌを主体と
する金属配線／Ｃｒを主体とする金属配線、または上層
をふっ混酸で下層をＰＡＮ混酸でＢエッチング加工した
Ｔｉ配線／Ａｌを主体とする金属配線の断面図である。
図６（ｂ）は、ＰＡＮ混酸Ａでエッチング加工したＡｌ
を主体とする金属配線／Ｍｏを主体とする金属配線、ま
たは上層をＰＡＮ混酸Ａで下層を硝セリ混酸Ａでエッチ
ング加工したＡｌを主体とする金属配線／Ｃｒを主体と
する金属配線の断面図である。図６（ｃ）は、上層をＰ
ＡＮ混酸Ａで下層を硝セリ混酸Ｂでエッチング加工した
Ａｌを主体とする金属配線／Ｃｒを主体とする金属配線
の断面図である。図６（ｄ）は、上層をＰＡＮ混酸Ａで
下層を硝セリ混酸Ｃでエッチング加工したＡｌを主体と
する金属配線／Ｃｒを主体とする金属配線の断面図であ
る。図７に、作製した素子のゲート配線方向と垂直な面
で切断した断面図を示す。ただし、ゲート配線を加工
し、その上部にＳｉＯ2 膜を形成した場合である。図７
（ａ）は、ＰＡＮ混酸Ｂでエッチング加工したＭｏを主
体とする金属配線／Ａｌを主体とする金属配線、または
上層を硝セリ混酸Ｂで下層をＰＡＮ混酸Ｂでエッチング
加工したＣｒを主体とする金属配線／Ａｌを主体とする
金属配線、または上層をＰＡＮ混酸Ｂで下層をふっ混酸
でエッチング加工したＡｌを主体とする金属配線／Ｔｉ
配線の断面図である。図７（ｂ）は、ＰＡＮ混酸Ａでエ
ッチング加工したＭｏを主体とする金属配線／Ａｌを主
体とする金属配線、または上層を硝セリ混酸Ａで下層を
ＰＡＮ混酸Ａでエッチング加工したＣｒを主体とする金
属配線／Ａｌを主体とする金属配線の断面図である。図
７（ｃ）は、下層を硝セリ混酸Ｃで上層をＰＡＮ混酸Ｂ
でエッチング加工したＣｒを主体とする金属配線／Ａｌ
を主体とする金属配線の断面図である。それぞれ、二層
膜上層配線５，二層膜下層層配線６，ガラス基板４，Ｓ
ｉＯ2 膜５を示す。図６，図７に示したように、Ｂ−
Ｂ′膜厚は、Ａ−Ａ′膜厚より厚い。なお、Ａ−Ａ′膜
厚，Ｂ−Ｂ′膜厚は、最上部の図にのみ示した。表２
に、作製した素子の絶縁耐圧特性を調べた結果を示す。
ＳｉＯ2 膜のＡ−Ａ′膜厚及びＢ−Ｂ′膜厚は、図６，
図７に示した量である。The results of a study using a two-layer metal wiring as the lower gate wiring are shown. The prepared two-layer film is composed of an upper layer / lower layer as a metal wiring mainly composed of Al / a metal wiring mainly composed of Mo, a metal wiring mainly composed of Al / a metal wiring mainly composed of Cr, and a metal mainly composed of Mo. Wiring / metal wiring mainly composed of Al; metal wiring mainly composed of Cr / metal wiring mainly composed of Al. Al-based metal wiring /
Metal wiring mainly composed of Mo, metal wiring mainly composed of Mo / metal wiring mainly composed of Al can be collectively etched with PAN mixed acid, metal wiring mainly composed of Al / metal wiring mainly composed of Cr, Cr Metal wiring mainly composed of Al / metal wiring mainly composed of Al is a metal wiring mainly composed of Al
It can be processed by etching a metal wiring mainly composed of Cr with an AN mixed acid twice with a nitric acid mixed acid. Each layer of the two-layer film is characterized by a cross-sectional shape, and the wiring width of the metal wiring mainly composed of Cr and the metal wiring mainly composed of Mo is smaller than the wiring width of the metal wiring mainly composed of Al. Furthermore, the cross-sectional shape of each layer changes depending on the amount of nitric acid added in the mixed acid. The forward tapered shape when the amount of nitric acid is large, the reverse tapered shape when the amount of nitric acid is small, and the cross section of the wiring is square (no taper) as an intermediate shape. There is. Further, other two-layer wirings include a metal wiring mainly composed of Ti wiring / Al,
Metal wiring / Ti wiring mainly composed of FIG. 6 is a cross-sectional view of the manufactured device cut along a plane perpendicular to the gate wiring direction. However, the gate wiring is processed, and Si
This is the case where an O 2 film is formed. FIG. 6A shows a metal wiring / M mainly composed of Al etched with PAN mixed acid B.
Metal wiring mainly composed of o, metal wiring mainly composed of Al / metal wiring mainly composed of Cr, whose upper layer is etched with PAN-mixed acid B and lower layer etched with nitric acid mixed acid B, or lower layer of PAN mixed with mixed acid It is sectional drawing of the metal wiring which mainly consists of Ti wiring / Al which carried out B etching processing with the mixed acid.
FIG. 6B shows Al etched by PAN mixed acid A.
Sectional view of metal wiring mainly composed of Al / metal wiring mainly composed of Mo, or metal wiring mainly composed of Al / metal wiring mainly composed of Cr and having an upper layer etched with PAN mixed acid A and a lower layer etched with nitric acid mixed acid A. It is. FIG. 6C shows that the upper layer is P
FIG. 4 is a cross-sectional view of a metal wiring mainly composed of Al and a metal wiring mainly composed of Cr, in which a lower layer is etched with an AN mixed acid A and etched with a nitric acid mixed acid B. FIG. 6D is a cross-sectional view of a metal wiring mainly composed of Al and a metal wiring mainly composed of Cr, in which the upper layer is etched with PAN mixed acid A and the lower layer is etched with nitric acid mixed acid C. FIG. 7 is a cross-sectional view of the manufactured device cut along a plane perpendicular to the gate wiring direction. However, this is a case where the gate wiring is processed and an SiO 2 film is formed thereon. FIG.
(A) is a metal wiring mainly composed of Mo etched by PAN mixed acid B / a metal wiring mainly composed of Al, or a metal wiring mainly composed of an upper layer made of nitric acid mixed acid B and a lower layer etched by PAN mixed acid B. Metal wiring / Al-based metal wiring or Al-based metal wiring / Ti whose upper layer is etched with PAN mixed acid B and lower layer is etched with mixed acid
It is sectional drawing of a wiring. FIG. 7 (b) shows a metal wiring mainly composed of Mo / metal wiring mainly composed of Al etched with PAN mixed acid A, or a main metal composed of Cr etched with nitric acid mixed acid A in the upper layer and etched with PAN mixed acid A in the lower layer. FIG. 2 is a cross-sectional view of a metal wiring mainly composed of Al / metal wiring. FIG. 7C shows that the lower layer is composed of nitric acid mixed acid C and the upper layer is composed of PAN mixed acid B.
Metal wiring mainly composed of Cr etched by Al / Al
FIG. 4 is a cross-sectional view of a metal wiring mainly including FIG. The two-layer film upper layer wiring 5, the two-layer film lower layer wiring 6, the glass substrate 4,
The iO 2 film 5 is shown. As shown in FIGS. 6 and 7, B-
The B 'film thickness is larger than the AA' film thickness. The AA 'film thickness and BB' film thickness are shown only in the uppermost figure. Table 2
The results of examining the withstand voltage characteristics of the fabricated device are shown in FIG.
AA ′ film thickness and BB ′ film thickness of the SiO 2 film are shown in FIG.
This is the quantity shown in FIG.
【００２３】[0023]
【表２】 [Table 2]
【００２４】以上のように、ＳｉＯ2 膜のＡ−Ａ′膜厚
が１５０，２３０ｎｍのとき、Ｂ−Ｂ′膜厚は１.４か
ら１.５倍厚く、また絶縁特性が大きく向上することが
分かる。また、上下金属層の膜厚が５０ｎｍの場合、金
属配線部の総膜厚が厚くても、ＳｉＯ2 膜のＢ−Ｂ′膜
厚がＡ−Ａ′膜厚より厚い場合、絶縁特性が大きく向上
することが分かる。なお、二層膜は、上層／下層とし
て、Ｃｕを主体とする金属配線／Ｍｏを主体とする金属
配線，Ｃｕを主体とする金属配線／Ｃｒを主体とする金
属配線，Ｍｏを主体とする金属配線／Ｃｕを主体とする
金属配線，Ｃｒを主体とする金属配線／Ｃｕを主体とす
る金属配線の構成も可能である。Ｃｕを主体とする金属
配線，Ｍｏを主体とする金属配線，Ｃｒを主体とする金
属配線は、硝酸第２セリウムアンモニウム水溶液でエッ
チング加工可能である。As described above, when the AA 'film thickness of the SiO 2 film is 150 and 230 nm, the BB' film thickness is 1.4 to 1.5 times as thick and the insulation characteristics are greatly improved. I understand. Further, when the thickness of the upper and lower metal layers is 50 nm, even if the total thickness of the metal wiring portion is large, if the BB ′ thickness of the SiO 2 film is larger than the AA ′ thickness, the insulation characteristics are large. It can be seen that it improves. The two-layer film is composed of an upper layer / lower layer as a metal wiring mainly composed of Cu / a metal wiring mainly composed of Mo, a metal wiring mainly composed of Cu / a metal wiring mainly composed of Cr, and a metal wiring mainly composed of Mo. Wiring / metal wiring mainly composed of Cu and metal wiring mainly composed of Cr / metal wiring mainly composed of Cu are also possible. Metal wiring mainly composed of Cu, metal wiring mainly composed of Mo, and metal wiring mainly composed of Cr can be etched by a ceric ammonium nitrate aqueous solution.
【００２５】下層のゲート配線に、単層金属配線を用い
た場合の検討結果を示す。用いた金属材料は、Ｃｒを主
体とする金属配線，Ｍｏを主体とする金属配線，Ａｌを
主体とする金属配線，Ｃｕである。ホトリソ加工プロセ
ス後、Ｃｒを主体とする金属配線，Ｍｏを主体とする金
属配線，Ａｌを主体とする金属配線，Ｃｕを、それぞ
れ、硝セリ混酸，ＰＡＮ混酸，ＰＡＮ混酸，硝セリ混酸
で、エッチング加工しゲート配線パターンを作製してい
る。それぞれの金属膜の断面形状は、混酸中の硝酸添加
量により特徴的な断面形状になり、硝酸が多い場合順テ
ーパ形状，硝酸が少ない場合逆テーパ形状，その中間の
形状として配線の断面が四角形（テーパがない）ものが
ある。このような配線の中で、テーパのないＣｒ膜の配
線パターンでは、上層に絶縁膜を作製した場合、絶縁膜
の絶縁性を劣化させる恐れが一番大きい。図８に、作製
した素子のゲート配線方向と垂直な面で切断した断面図
を示す。ただし、ゲート配線を加工し、その上部にＳｉ
Ｏ2 膜を形成した場合である。図８（ａ）は、ＰＡＮ混
酸Ｂでエッチング加工したＭｏを主体とする金属配線あ
るいはＡｌを主体とする金属配線、または硝セリ混酸Ｂ
でエッチング加工したＣｒを主体とする金属配線あるい
はＣｕ配線の断面図である。図８（ｂ）は、ＰＡＮ混酸
Ｃでエッチング加工したＭｏを主体とする金属配線ある
いはＡｌを主体とする金属配線、または硝セリ混酸Ｃで
エッチング加工したＣｒを主体とする金属配線あるいは
Ｃｕ配線の断面図である。図８（ｃ）は、ＰＡＮ混酸Ａ
でエッチング加工したＭｏを主体とする金属配線あるい
はＡｌを主体とする金属配線、または硝セリ混酸Ａでエ
ッチング加工したＣｒを主体とする金属配線あるいはＣ
ｕ配線の断面図である。それぞれ、単層からなるゲート
配線８，ガラス基板４，ＳｉＯ2 膜５を示す。図８に示
したように、Ｂ−Ｂ′膜厚は、Ａ−Ａ′膜厚より厚い。
なお、Ａ−Ａ′膜厚，Ｂ−Ｂ′膜厚は、最上部の図にの
み示した。表３に、作製した素子の絶縁耐圧特性を調べ
た結果を示す。ＳｉＯ2 膜のＡ−Ａ′膜厚及びＢ−Ｂ′
膜厚は、図８に示した量である。The results of a study in the case where a single-layer metal wiring is used for the lower gate wiring are shown. The metal materials used are metal wiring mainly composed of Cr, metal wiring mainly composed of Mo, metal wiring mainly composed of Al, and Cu. After the photolithography process, the metal wiring mainly composed of Cr, the metal wiring mainly composed of Mo, the metal wiring mainly composed of Al, and the Cu are respectively etched with a mixed acid of nitric acid nitric acid, a mixed acid of PAN, a mixed acid of PAN and a mixed acid of nitric acid nitrate. It is processed to produce a gate wiring pattern. The cross-sectional shape of each metal film becomes a characteristic cross-sectional shape depending on the amount of nitric acid added to the mixed acid. The forward tapered shape when the amount of nitric acid is large, the reverse tapered shape when the amount of nitric acid is small, and the cross-sectional shape of the wiring is square in the middle. Some have (no taper). Among such wirings, in the case of a wiring pattern of a Cr film having no taper, when an insulating film is formed as an upper layer, the insulating film is most likely to deteriorate the insulating property. FIG. 8 is a cross-sectional view of the manufactured device cut along a plane perpendicular to the gate wiring direction. However, the gate wiring is processed, and Si
This is the case where an O 2 film is formed. FIG. 8 (a) shows a metal wiring mainly composed of Mo or a metal wiring mainly composed of Al, which is etched with PAN mixed acid B,
FIG. 6 is a cross-sectional view of a metal wiring or a Cu wiring mainly composed of Cr etched by the method shown in FIG. FIG. 8B shows a metal wiring mainly composed of Mo or a metal wiring mainly composed of Al, which is etched with PAN mixed acid C, or a metal wiring mainly composed of Cr or Cu wiring which is etched with cerium mixed acid C. It is sectional drawing. FIG. 8C shows PAN mixed acid A.
Metal wiring mainly composed of Mo or metal wiring mainly composed of Al, or metal wiring mainly composed of Cr etched with nitric acid mixed acid A or C
It is sectional drawing of u wiring. A single-layer gate wiring 8, a glass substrate 4, and a SiO 2 film 5 are shown, respectively. As shown in FIG. 8, the BB ′ film thickness is larger than the AA ′ film thickness.
The AA 'film thickness and BB' film thickness are shown only in the uppermost figure. Table 3 shows the results of examining the withstand voltage characteristics of the manufactured devices. AA ′ film thickness and BB ′ of SiO 2 film
The film thickness is the amount shown in FIG.
【００２６】[0026]
【表３】 [Table 3]
【００２７】以上のように、ＳｉＯ2 膜のＡ−Ａ′膜厚
が１５０，２３０ｎｍのとき、Ｂ−Ｂ′膜厚は１.４か
ら１.５倍厚く、また絶縁特性が大きく向上することが
分かる。また、上下金属層の膜厚が５０ｎｍの場合、金
属配線部の総膜厚が厚くても、ＳｉＯ2 膜のＢ−Ｂ′膜
厚がＡ−Ａ′膜厚より厚い場合、絶縁特性が大きく向上
することが分かる。As described above, when the AA 'film thickness of the SiO 2 film is 150 and 230 nm, the BB' film thickness is 1.4 to 1.5 times as thick and the insulation characteristics are greatly improved. I understand. Further, when the thickness of the upper and lower metal layers is 50 nm, even if the total thickness of the metal wiring portion is large, if the BB ′ thickness of the SiO 2 film is larger than the AA ′ thickness, the insulation characteristics are large. It can be seen that it improves.
【００２８】上記のゲート金属膜に三層膜，二層膜，単
層膜を用いた検討において、ゲート金属膜の材料は、上
記の単層膜，二層膜，三層膜の各層において、Ｃｒを主
体とした金属膜は、Ｔｉ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ｚ
ｒ，Ｈｆ，Ｖ，Ｙ，Ｎｉ，Ｃｕ，Ｌａ，Ｐｒ，Ｎｄ，Ｇ
ｄ，Ｄｙ，Ｈｏ，Ｅｒ，Ｙｂのいずれか一つを含有する
金属膜でも良く、Ｍｏを主体とした金属膜は、Ｔｉ，Ｎ
ｂ，Ｔａ，Ｃｒ，Ｗ，Ｚｒ，Ｈｆ，Ｖ，Ｙ，Ｎｉ，Ｃ
ｕ，Ｌａ，Ｐｒ，Ｎｄ，Ｇｄ，Ｄｙ，Ｈｏ，Ｅｒ，Ｙｂ
のいずれか一つを含有する金属膜層でも良く、Ａｌを主
体とした金属膜は、Ｌａ，Ｐｒ，Ｎｄ，Ｇｄ，Ｄｙ，Ｈ
ｏ，Ｅｒ，Ｙｂ，Ｃｅ，Ｓｍ，Ｅｕ，Ｔｂ，Ｔｍ，Ｌｕ
のいずれか一つを含有する金属膜でも良い。In the examination using a three-layered film, a two-layered film, and a single-layered film as the gate metal film, the material of the gate metal film is as follows in each of the single-layered film, the two-layered film, and the three-layered film. The metal film mainly composed of Cr is made of Ti, Nb, Ta, Mo, W, Z
r, Hf, V, Y, Ni, Cu, La, Pr, Nd, G
A metal film containing any one of d, Dy, Ho, Er, and Yb may be used.
b, Ta, Cr, W, Zr, Hf, V, Y, Ni, C
u, La, Pr, Nd, Gd, Dy, Ho, Er, Yb
May be used, and the metal film mainly composed of Al may be made of La, Pr, Nd, Gd, Dy, H
o, Er, Yb, Ce, Sm, Eu, Tb, Tm, Lu
Or a metal film containing any one of the above.
【００２９】（実施例２）続いて、横電界液晶駆動方式
の液晶表示装置のゲート絶縁層として、シクロヘキサン
で希釈したペルヒドロポリシラザンを原材料とした、Ｓ
ｉＯ2膜とＳiＮ膜の二層ゲート絶縁層を、ゲート配線
に、Ｍｏ−２at％Ｃｒ膜／Ａｌ−２at％Ｎｄ膜／Ｍｏ−
６at％Ｃｒ膜三層膜を適用した例である。ここで、横電
界液晶駆動方式とは液晶を挟持するガラス基板面に対
し、水平方向に電界を加えて液晶分子を駆動する方法
で、視野角を広くできる特徴がある。図９は、作製した
液晶表示装置の画素とその周辺部分の平面パターンであ
る、画素の構成要素の中のゲート配線８，対向電極９，
データ配線１０，ドレーン電極１１，薄膜トランジスタ
（ＴＦＴ）１２を示してある。ただし、対向電極９はゲ
ート配線８と同一薄膜から、ホトリソグラフィ法にて加
工されたものであり、ドレーン電極１１はデータ配線１
０と同一薄膜から、ホトリソグラフィ法にて加工された
ものである。Example 2 Subsequently, as a gate insulating layer of a liquid crystal display device of a horizontal electric field liquid crystal driving system, S was prepared by using perhydropolysilazane diluted with cyclohexane as a raw material.
A two-layer gate insulating layer of an SiO 2 film and a SiN film is used for a gate wiring, and a Mo-2at% Cr film / Al-2at% Nd film / Mo-
This is an example in which a three-layer 6 at% Cr film is applied. Here, the lateral electric field liquid crystal driving method is a method of driving a liquid crystal molecule by applying an electric field in a horizontal direction to a glass substrate surface holding the liquid crystal, and has a feature that a viewing angle can be widened. FIG. 9 is a plan view of a pixel of a manufactured liquid crystal display device and a peripheral portion thereof.
A data wiring 10, a drain electrode 11, and a thin film transistor (TFT) 12 are shown. However, the counter electrode 9 is formed by photolithography from the same thin film as the gate wiring 8, and the drain electrode 11 is
0 is a thin film processed by the photolithography method from the same thin film.
【００３０】図１０は切断線Ａ−Ａ′の断面図である。
表示パネルはＴＦＴガラス基板１３の一方の表面に、ゲ
ート配線下層１４，ゲート配線中間層１５，ゲート配線
上層１６，対向電極下層１７，対向電極中間層１８，対
向電極上層１９，ゲート絶縁膜下層のＳｉＯ2 膜３３，
ゲート絶縁膜上層のＳｉＮ膜２０，真性半導体２１，Ｎ
型半導体２２，データ配線１０，ドレーン電極１１，保
護膜２３，配向膜２４を形成したものと、対向ガラス基
板２５の一方の表面に、カラーフィルタ２６，ブラック
マトリクス２７，対向基板保護膜２８，対向基板配向膜
２９を形成したものと、ＴＦＴガラス基板１３と対向ガ
ラス基板２５に挟持された液晶層３０と、偏向板３１
と、対向偏向板３２で構成される。FIG. 10 is a sectional view taken along the line AA '.
The display panel has a gate wiring lower layer 14, a gate wiring intermediate layer 15, a gate wiring upper layer 16, a counter electrode lower layer 17, a counter electrode intermediate layer 18, a counter electrode upper layer 19, and a gate insulating film lower layer on one surface of a TFT glass substrate 13. SiO 2 film 33,
SiN film 20 above gate insulating film, intrinsic semiconductor 21, N
A color filter 26, a black matrix 27, a counter substrate protection film 28, a counter electrode, a semiconductor substrate, a data line 10, a drain electrode 11, a protection film 23, and an alignment film 24. A liquid crystal layer 30 sandwiched between a TFT glass substrate 13 and a counter glass substrate 25;
And the opposing deflecting plate 32.
【００３１】図１１は、製造工程のフローチャートであ
る。先ず、ＴＦＴガラス基板１３の片側全面上に、ＤＣ
スパッタ法にて、順次、厚さ５０ｎｍのＭｏ−２at％Ｃ
ｒ膜１４，厚さ３００ｎｍのＡｌ−２at％Ｎｄ膜１５，
厚さ５０ｎｍのＭｏ−６at％Ｃｒ膜１６を「スパッタ成
膜」する。基板温度は１２０℃、Ａｒ圧力は０.３Ｐaで
ある。「ホト工程」（ホトレジストを塗付して、マスク
を用いた選択パターン露光を行い、パターン現像まで：
この作業を以後ホト工程と呼ぶ）を、合金膜上に行い、
その後ＰＡＮ混酸（りん酸：硝酸：酢酸：純水＝６５：
９.６：３.４：２５.３vol％，４０℃）によって金属三
層膜の「エッチング」を行いゲート配線下層１４，ゲー
ト配線中間層１５，ゲート配線上層１６及び対向電極１
９のパターンを作製する。次に、ＴＦＴガラス基板１３
上のゲート配線及び対向電極９パターンの上に、シクロ
ヘキサンで希釈したペルヒドロポリシラザンを回転塗布
法で「回転塗布」し形成した。膜厚は、回転数５０００
rpm，回転時間６０secで１５０ｎｍである。これを、ホ
ト工程で所定のパターンに加工し、その後、窒素中で２
００℃で１時間「焼成」してＳｉＯ2膜３３を作製して
いる。次に、ＳiＮ膜２０（厚さ１５０ｎｍ），真性半
導体２１（非晶質Ｓｉ，厚さ２００ｎｍ），Ｎ型半導体
３２（非晶質Ｓｉ，厚３５ｎｍ）をプラズマＣＶＤ装置
にて、基板温度を３００℃として連続で「ＣＶＤ成膜」
する。ここで、「ホト工程」を行い、真性半導体体２
１，Ｎ型半導体２２を「エッチング」(ＣＣｌ3 とＯ2
混合ガス使用）でパターン加工する。続いて、厚さ２０
０ｎｍのＣｒ膜を、ＤＣスパッタ法（基板温度１３０
℃，Ａｒ圧力０.３Ｐ)で「スパッタ成膜」する。ここ
で、「ホト工程」を行い、その後硝酸第２セリウムアン
モニウム水溶液（１５ｗｔ％，３０℃）によってＣｒ合
金膜の「エッチング」を行いデータ配線１０，ドレーン
電極１１を形成する。さらに、プラズマＣＶＤ装置を用
いてＳｉＮ保護膜２３（厚さ５００ｎｍ）を「ＣＶＤ成
膜」する。ゲート配線の端子出し部のＳｉＮ膜／ＳｉＯ
2 膜（上層／下層）ゲート絶縁膜の加工においては、下
側のＳｉＯ2 膜開口部を狭く、上側のＳｉＮ膜開口部を
広くＳｉＯ2 膜上に開口部が配置するようにすること
で、３００ｎｍある段差を、１５０ｎｍの２段とし、上
層の被覆特性を向上できる。また、ゲート配線としてＡ
ｒガススパッタ法で作製したＮｂ膜を用い、その上層に
（Ａｒ・酸素）混合ガスを用いた反応性スパッタ法で作
製したＮｂＮ膜を形成した場合、ゲート配線の端子出し
部の形成は、上部絶縁膜であるＳｉＯ2 膜をＣＨＦ3 ガ
スでドライエッチ加工した場合、ＮｂＮ膜はエッチング
ストッパーとして用いることができる。FIG. 11 is a flowchart of the manufacturing process. First, on the entire surface of one side of the TFT glass substrate 13, DC
Mo-2at% C having a thickness of 50 nm sequentially by sputtering.
r film 14, 300 nm thick Al-2 at% Nd film 15,
A Mo-6 at% Cr film 16 having a thickness of 50 nm is "sputtered". The substrate temperature is 120 ° C. and the Ar pressure is 0.3 Pa. "Photo process" (Apply photoresist and perform selective pattern exposure using a mask until pattern development:
This operation is hereinafter referred to as a photo process) on the alloy film,
Then PAN mixed acid (phosphoric acid: nitric acid: acetic acid: pure water = 65:
(9.6: 3.4: 25.3 vol%, 40 ° C.), the “etching” of the metal three-layer film is performed, and the gate wiring lower layer 14, the gate wiring intermediate layer 15, the gate wiring upper layer 16, and the counter electrode 1 are formed.
Nine patterns are prepared. Next, the TFT glass substrate 13
Perhydropolysilazane diluted with cyclohexane was "rotated and applied" on the upper gate wiring and the counter electrode 9 pattern by a spin coating method. The film thickness is 5000 revolutions.
At 150 rpm with a rotation time of 60 sec. This is processed into a predetermined pattern in a photo process, and then
By “firing” at 00 ° C. for one hour, the SiO 2 film 33 is manufactured. Next, the SiN film 20 (thickness: 150 nm), the intrinsic semiconductor 21 (amorphous Si, thickness: 200 nm), and the N-type semiconductor 32 (amorphous Si, thickness: 35 nm) were heated to a substrate temperature of 300 using a plasma CVD apparatus. Continuously “CVD film formation” at ℃
I do. Here, a “photo process” is performed, and the intrinsic semiconductor 2
1, Etching the N-type semiconductor 22 (CCl 3 and O 2
Pattern processing using mixed gas). Subsequently, the thickness 20
A 0 nm Cr film is formed by DC sputtering (substrate temperature 130
“Sputter deposition” at a temperature of 0.3 ° C. and an Ar pressure of 0.3 P). Here, a “photo process” is performed, and thereafter, the “Cr” alloy film is “etched” with an aqueous ceric ammonium nitrate solution (15 wt%, 30 ° C.) to form the data wiring 10 and the drain electrode 11. Further, the SiN protective film 23 (thickness: 500 nm) is “CVD-formed” using a plasma CVD apparatus. SiN film / SiO at terminal of gate wiring
In the processing of the two- film (upper / lower) gate insulating film, the lower SiO 2 film opening is narrowed and the upper SiN film opening is widened so that the opening is arranged on the SiO 2 film. By making the step having a thickness of 300 nm two steps of 150 nm, the coating characteristics of the upper layer can be improved. In addition, A
In the case where an Nb film formed by an r gas sputtering method is used and an NbN film formed by a reactive sputtering method using an (Ar / oxygen) mixed gas is formed as an upper layer, a terminal portion of the gate wiring is formed on the upper side. When the SiO 2 film as an insulating film is dry-etched with CHF 3 gas, the NbN film can be used as an etching stopper.
【００３２】図１２は、表示パネル周辺部の概略を示す
平面図である。表示パネルを作製する場合は、ＴＦＴガ
ラス基板１３と対向ガラス基板２５を貼り合わせたシー
ルパターン３４の開口部３５から液晶を封入する。画面
部３６に対し、ゲート端子群３７とデータ端子群３８が
図に示したように配置される。ＴＦＴガラス基板１３に
は互いに平行な複数のゲート配線８（走査信号線または
水平信号線）と、ゲート配線８と交差して形成された互
いに平行なデータ配線１０（映像信号線または垂直信号
線）が形成されている。隣接する２本のゲート配線８と
隣接する２本のデータ配線１０で囲まれた領域が画素領
域である。FIG. 12 is a plan view schematically showing a peripheral portion of the display panel. When a display panel is manufactured, liquid crystal is sealed through an opening 35 of a seal pattern 34 in which the TFT glass substrate 13 and the opposing glass substrate 25 are bonded. A gate terminal group 37 and a data terminal group 38 are arranged on the screen section 36 as shown in the figure. A plurality of gate lines 8 (scanning signal lines or horizontal signal lines) parallel to each other and data lines 10 (video signal lines or vertical signal lines) parallel to each other are formed on the TFT glass substrate 13. Are formed. A region surrounded by two adjacent gate lines 8 and two adjacent data lines 10 is a pixel region.
【００３３】（実施例３）続いて、シクロヘキサンで希
釈したペルヒドロポリシラザンを原材料とした、ＳｉＯ
2 膜とＳｉＮ膜の二層ゲート絶縁層をゲート絶縁層に、
Ｍｏ−２at％Ｃｒ膜／Ａｌ−２at％Ｎｄ膜／Ｍｏ−６at
％Ｃｒ膜の三層膜をゲート配線に適用した例である。縦
電界駆動方式の液晶表示装置のゲート配線に適用した例
である。図１３は、作製した液晶表示装置の一つ画素と
その周辺部分の平面パターンである。画素の構成要素の
中のゲート配線８，データ配線１０，遮光膜３９，透明
画素電極４０，ＴＦＴ１２を示してある。図１４は切断
線Ａ−Ａ′の断面図である。表示パネルはＴＦＴガラス
基板１３の一方の表面にゲート配線下層１４，ゲート配
線中間層１５，ゲート配線上層１６，ゲート絶縁膜下層
のＳｉＯ2 膜３３，ゲート絶縁膜上層のＳｉＮ膜２０，
真性半導体２１，Ｎ型半導体２２，データ配線１０，保
護膜２３，透明画素電極４０，配向膜２４を形成したも
のと、対向ガラス基板２５の一方の表面にカラーフィル
タ２６，対向基板保護膜２８，透明画素電極４０，対向
基板配向膜２９を形成したものと、ＴＦＴガラス基板１
３と対向ガラス基板２５に挟持された液晶層３０と、偏
向板３１と、対向偏向板３２で構成される。(Example 3) Subsequently, a perhydropolysilazane diluted with cyclohexane was used as a raw material,
A two-layer gate insulating layer of 2 film and the SiN film as the gate insulating layer,
Mo-2at% Cr film / Al-2at% Nd film / Mo-6at
This is an example in which a three-layer film of a% Cr film is applied to a gate wiring. This is an example in which the present invention is applied to a gate wiring of a vertical electric field driving type liquid crystal display device. FIG. 13 shows a planar pattern of one pixel of the liquid crystal display device and a peripheral portion thereof. The gate wiring 8, the data wiring 10, the light shielding film 39, the transparent pixel electrode 40, and the TFT 12 among the components of the pixel are shown. FIG. 14 is a sectional view taken along the line AA '. The display panel has a gate wiring lower layer 14, a gate wiring intermediate layer 15, a gate wiring upper layer 16, a gate insulating film lower layer SiO 2 film 33, a gate insulating film upper layer SiN film 20,
An intrinsic semiconductor 21, an N-type semiconductor 22, a data wiring 10, a protective film 23, a transparent pixel electrode 40 and an alignment film 24 are formed, and a color filter 26, an opposite substrate protective film 28, A transparent pixel electrode 40, a counter substrate alignment film 29, and a TFT glass substrate 1
3 and a liquid crystal layer 30 sandwiched between opposed glass substrates 25, a deflecting plate 31, and an opposed deflecting plate 32.
【００３４】図１５は、製造工程のフローチャートであ
る。先ず、ＴＦＴガラス基板１３の片側全面上に、ＤＣ
スパッタ法で、順次、厚さ５０ｎｍのＭｏ−２at％Ｃｒ
膜１４，厚さ３００ｎｍのＡｌ−２at％Ｎｄ膜１５，厚
さ５０ｎｍのＭｏ−６at％Ｃｒ膜１６を、「スパッタ成
膜」する。基板温度は１３０℃、Ａｒ圧力は０.３Ｐａ
である。「ホト工程」（ホトレジストを塗付して、マス
クを用いた選択パターン露光を行い、パターン現像ま
で：この作業を以後ホト工程と呼ぶ）を、合金膜上に行
い、その後混酸（りん酸：硝酸：酢酸：純水＝６５：
９.６：３.４：２５.３vol％，４０℃）によって金属三
層膜の「エッチング」を行いゲート配線８及び遮光膜３
９のパターンを作製する。次に、ＴＦＴガラス基板１３
上のゲート配線８及び遮光膜３９パターンの上に、シク
ロヘキサンで希釈したペルヒドロポリシラザンを回転塗
布法で「回転塗布」した。膜厚は、回転数５０００rp
m，回転時間６０sec で１５０ｎｍである。これを、
「ホト工程」で所定のパターンに加工し、その後、窒素
中で２００℃で１時間「焼成」してＳｉＯ2 膜３３を作
製している。ＳｉＮ膜２０（厚さ１５０ｎｍ），真性半
導体２１（非晶質Ｓｉ，厚さ２００ｎｍ），Ｎ型半導体
２２（非晶質Ｓｉ，厚さ３５ｎｍ）をプラズマＣＶＤ装
置にて、基板温度を３００℃として「ＣＶＤ成膜」す
る。ここで、ホト工程を行い、真性半導体２１，Ｎ型半
導体２２を「エッチング」（ＣＣｌ3とＯ２混合ガス使
用）でパターン加工する。続いて、厚さ２００ｎｍのＣ
ｒ膜を、ＤＣスパッタ法にて基板温度を１３０℃とし
「スパッタ成膜」する。「ホト工程」を行い、その後硝
酸第２セリウムアンモニウム水溶液（１５ｗｔ％，４０
℃）によってＣｒ膜の「エッチング」を行いデータ配線
１０を形成し、データ配線パターンをマスクとして、Ｎ
型半導体２２を「エッチング」（ＣＣｌ３ とＯ2 混合
ガス使用）でパターン加工する。さらに、プラズマＣＶ
Ｄ装置を用いてＳｉＮ保護膜２３（厚さ５００ｎｍ）を
「ＣＶＤ成膜」する。「ホト工程」により保護膜２４を
「エッチング」し、スポット上にデータ配線１０を露出
させるスルーホールを形成する。ここで、スパッタター
ゲットに［Ｉｎ2Ｏ3−ＳｎＯ2（１０ｗｔ％)］を用いて
ＤＣスパッタ装置で、スズ添加酸化インジウム（ＩＴ
Ｏ）透明画素電極４０を「スパッタ成膜」する。基板温
度は２１５℃とし、スパッタガスには、ＡｒとＯ2 の混
合ガスを用いた。「ホト工程」をし、透明画素電極３３
をＨＢｒを用い３０℃で「エッチング」し所定パターン
を作製する。こうして、液晶表示装置のＴＦＴ基板が作
製される。FIG. 15 is a flowchart of the manufacturing process. First, on the entire surface of one side of the TFT glass substrate 13, DC
Mo-2at% Cr having a thickness of 50 nm sequentially by sputtering.
The film 14, the Al-2 at% Nd film 15 having a thickness of 300 nm, and the Mo-6 at% Cr film 16 having a thickness of 50 nm are "sputtered". The substrate temperature is 130 ° C. and the Ar pressure is 0.3 Pa
It is. A "photo step" (selective pattern exposure using a mask after applying a photoresist, and until pattern development: this operation is hereinafter referred to as a photo step) is performed on the alloy film, and then mixed acid (phosphoric acid: nitric acid) : Acetic acid: pure water = 65:
(9.6: 3.4: 25.3 vol%, 40 ° C.), the “etching” of the metal three-layer film is performed, and the gate wiring 8 and the light shielding film 3 are formed.
Nine patterns are prepared. Next, the TFT glass substrate 13
Perhydropolysilazane diluted with cyclohexane was spin-coated on the upper gate wiring 8 and the light-shielding film 39 pattern by a spin-coating method. The film thickness is 5000 rpm
m, 150 nm with a rotation time of 60 sec. this,
A predetermined pattern is processed in a “photo process” and then “baked” in nitrogen at 200 ° C. for 1 hour to produce a SiO 2 film 33. The substrate temperature of the SiN film 20 (150 nm thick), the intrinsic semiconductor 21 (amorphous Si, 200 nm thick), and the N-type semiconductor 22 (amorphous Si, 35 nm thick) are set to 300 ° C. by a plasma CVD apparatus. “CVD film formation” is performed. Here, a photo process is performed, and the intrinsic semiconductor 21 and the N-type semiconductor 22 are patterned by “etching” (using a mixed gas of CCl 3 and O 2 ). Subsequently, a 200 nm thick C
The r film is formed by “sputter deposition” by setting the substrate temperature to 130 ° C. by DC sputtering. A “photo process” is performed, and then an aqueous ceric ammonium nitrate solution (15 wt%, 40 wt.
° C) to "etch" the Cr film to form the data wiring 10 and use the data wiring pattern as a mask to form N
The pattern semiconductor 22 is patterned by “etching” (using a mixed gas of CCl 3 and O 2 ). Furthermore, plasma CV
The SiN protective film 23 (thickness: 500 nm) is “CVD-formed” using the D apparatus. The protection film 24 is "etched" by a "photo process" to form a through hole exposing the data wiring 10 on the spot. Here, tin-added indium oxide (IT) was used with a DC sputtering apparatus using [In 2 O 3 —SnO 2 (10 wt%)] as a sputtering target.
O) The transparent pixel electrode 40 is “sputtered”. The substrate temperature was 215 ° C., and a mixed gas of Ar and O 2 was used as a sputtering gas. The “photo process” is performed, and the transparent pixel electrode 33
Is etched at 30 ° C. using HBr to form a predetermined pattern. Thus, a TFT substrate of the liquid crystal display device is manufactured.
【００３５】図６は、表示パネル周辺部の概略を示す平
面図である。表示パネルを作製する場合は、ＴＦＴガラ
ス基板１３と対向ガラス基板２５を貼り合わせたシール
パターン３４の開口部３５から液晶を封入する。画面部
３６に対し、ゲート端子群３７とデータ端子群３８が図
に示したように配置される。ＴＦＴガラス基板１３には
互いに平行な複数のゲート配線８（走査信号線または水
平信号線）と、ゲート配線８と交差して形成された互い
に平行なデータ配線１０（映像信号線または垂直信号
線）が形成されている。隣接する２本のゲート配線８と
隣接する２本のデータ配線１０で囲まれた領域が画素領
域で、ほぼ全面に透明画素電極４０が形成されている。
ゲート配線の端子出し部、またはＴＦＴ作製工程のスル
ーホール部のＳｉＮ膜／ＳｉＯ2 膜（上層／下層）ゲー
ト絶縁膜の加工においては、下側のＳｉＯ2 膜開口部を
狭く、上側のＳｉＮ膜開口部を広くＳｉＯ2 膜上に開口
部が配置するようにすることで、３００ｎｍある段差
を、１５０ｎｍの２段とし、上層の被覆特性を向上でき
る。また、ゲート配線としてＡｒガススパッタ法で作製
したＮｂ膜を用い、その上層に（Ａｒ・酸素）混合ガス
を用いた反応性スパッタ法で作製したＮｂＮ膜を形成し
た場合、ゲート配線の端子出し部の形成は、上部絶縁膜
であるＳｉＯ2 膜をＣＨＦ3 ガスでドライエッチ加工し
た場合、ＮｂＮ膜はエッチングストッパーとして用いる
ことができる。FIG. 6 is a plan view schematically showing a peripheral portion of the display panel. When a display panel is manufactured, liquid crystal is sealed through an opening 35 of a seal pattern 34 in which the TFT glass substrate 13 and the opposing glass substrate 25 are bonded. A gate terminal group 37 and a data terminal group 38 are arranged on the screen section 36 as shown in the figure. A plurality of gate lines 8 (scanning signal lines or horizontal signal lines) parallel to each other and data lines 10 (video signal lines or vertical signal lines) parallel to each other are formed on the TFT glass substrate 13. Are formed. A region surrounded by two adjacent gate lines 8 and two adjacent data lines 10 is a pixel region, and a transparent pixel electrode 40 is formed on almost the entire surface.
In the processing of the SiN film / SiO 2 film (upper layer / lower layer) gate insulating film at the terminal portion of the gate wiring or the through hole in the TFT manufacturing process, the opening of the lower SiO 2 film is narrowed, and the upper SiN film is formed. By arranging the openings over the SiO 2 film so that the openings are wide, the step having a thickness of 300 nm can be changed to two steps of 150 nm, and the coating characteristics of the upper layer can be improved. In the case where an Nb film formed by an Ar gas sputtering method is used as a gate wiring and an NbN film formed by a reactive sputtering method using an (Ar / oxygen) mixed gas is formed thereon, a terminal portion of the gate wiring is formed. The NbN film can be used as an etching stopper when the SiO 2 film as the upper insulating film is dry-etched with CHF 3 gas.
【００３６】以上によれば、上層と下層の少なくとも何
れか一方の配線幅が中間層の配線幅と異なる三層膜、ま
たは、上層と下層の配線幅が異なる二層膜を用いる。ゲ
ート絶縁層に、下層がＳｉＯ2 膜で、上層がＳｉＮ膜の
二層膜を用いる。こうすることで、ゲート配線の段差よ
り、小さな段差を持つ無機ゲート絶縁膜を形成でき、配
線間短絡不良を低減したＴＦＴ−ＬＣＤを実現できる効
果がある。すなわち、ＦＴ特性を持ち、配線間短絡・断
線不良のない、製造歩留まりの高い低抵抗配線を用いた
液晶表示装置並びに、その製造方法を提供することであ
る。According to the above, a three-layer film in which the wiring width of at least one of the upper layer and the lower layer is different from the wiring width of the intermediate layer, or a two-layer film in which the wiring width of the upper layer and the lower layer are different. As the gate insulating layer, a two-layer film in which the lower layer is an SiO 2 film and the upper layer is a SiN film is used. By doing so, an inorganic gate insulating film having a step smaller than the step of the gate wiring can be formed, and there is an effect that a TFT-LCD with reduced short circuit between wirings can be realized. That is, it is an object of the present invention to provide a liquid crystal display device using low-resistance wiring having high FT characteristics, no short-circuiting between wires and no disconnection failure, and a high production yield, and a method of manufacturing the same.
【００３７】[0037]
【発明の効果】本発明によれば、配線短絡不良を防止
し、液晶表示装置の歩留まりを向上する液晶表示装置及
びその製造方法を提供できる。According to the present invention, it is possible to provide a liquid crystal display device which prevents a short circuit of a wiring and improves the yield of the liquid crystal display device, and a method of manufacturing the same.
【図１】三層ゲート配線上にＳｉＯ2 膜を形成した場合
の断面図。FIG. 1 is a cross-sectional view when an SiO 2 film is formed on a three-layer gate wiring.
【図２】三層ゲート配線上にＳｉＯ2 膜を形成した場合
の断面図。FIG. 2 is a cross-sectional view when an SiO 2 film is formed on a three-layer gate wiring.
【図３】三層ゲート配線上にＳｉＯ2 膜を形成した場合
の断面図。FIG. 3 is a cross-sectional view when a SiO 2 film is formed on a three-layer gate wiring.
【図４】三層ゲート配線上にＳｉＯ2 膜を形成した場合
の断面図。FIG. 4 is a cross-sectional view when an SiO 2 film is formed on a three-layer gate wiring.
【図５】三層ゲート配線上にＳｉＯ2 膜を形成した場合
の断面図。FIG. 5 is a cross-sectional view when a SiO 2 film is formed on a three-layer gate wiring.
【図６】二層ゲート配線上にＳｉＯ2 膜を形成した場合
の断面図。FIG. 6 is a cross-sectional view when a SiO 2 film is formed on a two-layer gate wiring.
【図７】二層ゲート配線上にＳｉＯ2 膜を形成した場合
の断面図。FIG. 7 is a cross-sectional view when a SiO 2 film is formed on a two-layer gate wiring.
【図８】単層ゲート配線上にＳｉＯ2 膜を形成した場合
の断面図。FIG. 8 is a cross-sectional view when a SiO 2 film is formed on a single-layer gate wiring.
【図９】横電界駆動液晶表示装置の画素とその周辺部分
の平面図。FIG. 9 is a plan view of a pixel of a lateral electric field driving liquid crystal display device and a peripheral portion thereof.
【図１０】図２の切断線Ａ−Ａ′の断面図。FIG. 10 is a sectional view taken along line AA ′ of FIG. 2;
【図１１】横電界駆動液晶表示装置の製造フローチャー
ト。FIG. 11 is a manufacturing flowchart of a liquid crystal display device driven by a horizontal electric field.
【図１２】液晶表示装置の概略平面図。FIG. 12 is a schematic plan view of a liquid crystal display device.
【図１３】縦電界駆動液晶表示装置の画素とその周辺部
分の平面図。FIG. 13 is a plan view of a pixel of a vertical electric field driving liquid crystal display device and its peripheral portion.
【図１４】図６の切断線Ａ−Ａ′の断面図。FIG. 14 is a sectional view taken along the line AA ′ of FIG. 6;
【図１５】縦電界駆動液晶表示装置の製造フローチャー
ト。FIG. 15 is a manufacturing flowchart of a vertical electric field drive liquid crystal display device.
１…三層膜上層配線、２…三層膜中間層配線、３…三層
膜下層配線、４…ガラス基板、５，３３…ＳｉＯ2 膜、
６…二層膜上層配線、７…二層膜下層配線、８…ゲート
配線、９…対向電極、１０…データ配線、１１…ドレー
ン電極、１２…薄膜ランジスタ（ＴＦＴ）、１３…ＴＦ
Ｔガラス基板、１４…ゲート配線下層、１５…ゲート配
線中間層、１６…ゲート配線上層、１７…対向電極下
層、１８…対向電極中間層、１９…対向電極上層、２０
…ＳｉＮ膜、２１…真性半導体、２２…Ｎ型半導体、２
３…保護膜、２４…配向膜、２５…対向ガラス基板、２
６…カラーフィルタ、２７…ブラックマトリクス、２８
…対向基板保護膜、２９…対向基板配向膜、３０…液晶
層、３１…偏向板、３２…対向偏向板、３４…シールパ
ターン、３５…開口部、３６…画面部、３７…ゲート端
子群、３８…データ端子群、３９…遮光膜、４０…透明
画素電極、４１…共通透明電極。1 ... three-layered film upper layer wiring, 2 ... three-layer film intermediate layer wiring, 3 ... three-layered film lower layer wiring, 4 ... glass substrate, 5 and 33 ... SiO 2 film,
Reference numeral 6: upper layer wiring of a two-layer film, 7: lower layer wiring of a two-layer film, 8: gate wiring, 9: counter electrode, 10: data wiring, 11: drain electrode, 12: thin film transistor (TFT), 13: TF
T glass substrate, 14 gate lower layer, 15 gate wiring intermediate layer, 16 gate wiring upper layer, 17 counter electrode lower layer, 18 counter electrode intermediate layer, 19 counter electrode upper layer, 20
... SiN film, 21 ... Intrinsic semiconductor, 22 ... N-type semiconductor, 2
3: protective film, 24: alignment film, 25: counter glass substrate, 2
6 ... color filter, 27 ... black matrix, 28
.., Counter substrate protective film, 29, counter substrate alignment film, 30, liquid crystal layer, 31, deflecting plate, 32, counter deflecting plate, 34, seal pattern, 35, opening, 36, screen, 37, gate terminal group, 38: data terminal group, 39: light shielding film, 40: transparent pixel electrode, 41: common transparent electrode.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鬼沢 賢一 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 西村 悦子 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 原野 雄一 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 田村 克 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 金子 寿輝 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 Ｆターム(参考） 2H092 GA17 GA25 GA34 JA24 JA34 JB22 JB31 MA05 MA08 MA13 MA15 MA19 NA16 NA29 PA01 5F110 AA26 CC07 DD02 EE01 EE02 EE03 EE04 EE06 EE15 EE22 EE23 EE36 EE44 FF01 FF02 FF03 FF09 FF21 FF36 GG02 GG13 GG24 GG25 GG35 GG45 HK04 HK09 HK16 HK33 HK35 NN04 NN24 NN27 NN35 QQ03 QQ05 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Kenichi Onizawa 7-1-1, Omikacho, Hitachi City, Ibaraki Prefecture Inside Hitachi Research Laboratory, Hitachi, Ltd. (72) Etsuko Nishimura 7-1 Omikamachi, Hitachi City, Ibaraki Prefecture No. 1 Inside Hitachi, Ltd.Hitachi Research Laboratories (72) Inventor Yuichi Harano 7-1-1, Omika-cho, Hitachi City, Ibaraki Prefecture Inside Hitachi, Ltd. Hitachi Research Laboratory Co., Ltd. (72) Inventor Katsu Tamura Omika, Hitachi City Ibaraki Prefecture 7-1-1, Cho, Hitachi, Ltd. Hitachi Research Laboratory, Ltd. (72) Inventor, Toshiki Kaneko 3300 Hayano, Mobara-shi, Chiba F-term (reference) 2H092 GA17 GA25 GA34 JA24 JA34 JB22 JB31 MA05 MA08 MA13 MA15 MA19 NA16 NA29 PA01 5F110 AA26 CC07 DD02 EE01 EE02 EE03 EE04 EE06 EE15 EE22 EE23 EE36 EE44 FF01 F F02 FF03 FF09 FF21 FF36 GG02 GG13 GG24 GG25 GG35 GG45 HK04 HK09 HK16 HK33 HK35 NN04 NN24 NN27 NN35 QQ03 QQ05
Claims (9)
線に交差するように形成された複数のデータ配線と、前
記ゲート配線と前記データ配線の交点付近に形成された
薄膜トランジスタと、前記ゲート配線を被覆するゲート
絶縁層と、保護層とを有する基板と、前記基板に対向す
る対向基板と、前記基板と前記対向基板との間に挟持さ
れた液晶層とを有する液晶表示装置において、前記ゲー
ト配線は三層膜であって、上層と下層の少なくとも何れ
か一方の最大配線幅と最小配線幅の平均値である配線幅
が、中間層の最大配線幅と最小配線幅の平均値である配
線幅と異なっていること、前記ゲート絶縁層は二層膜で
あって、下層がＳｉＯ2膜，上層がＳiＮ膜であること、
及び、前記ゲート絶縁層の下層のＳｉＯ2 膜の前記ゲー
ト配線の最大幅を起点とした端部から前記ゲート配線の
膜厚分の距離はなれた基板直上の膜厚が、前記ゲート配
線の直上の膜厚より厚いことを特徴とする液晶表示装
置。A plurality of gate lines, a plurality of data lines formed so as to intersect the plurality of gate lines, a thin film transistor formed near an intersection of the gate lines and the data lines, and the gate line. A substrate having a gate insulating layer covering the substrate, a protective layer, a counter substrate facing the substrate, and a liquid crystal layer sandwiched between the substrate and the counter substrate; The wiring is a three-layer film, and the wiring width that is the average value of the maximum wiring width and the minimum wiring width of at least one of the upper layer and the lower layer is the average value of the maximum wiring width and the minimum wiring width of the intermediate layer. The gate insulating layer is a two-layer film, the lower layer is a SiO 2 film, and the upper layer is a SiN film;
And a film thickness just above the substrate, which is separated by a distance corresponding to the film thickness of the gate wiring from an end of the SiO 2 film under the gate insulating layer starting from the maximum width of the gate wiring, A liquid crystal display device characterized by being thicker than a film thickness.
層膜であって、上層と下層の最大配線幅と最小配線幅の
平均値である配線幅が異なっていることを特徴とする液
晶表示装置。2. The liquid crystal according to claim 1, wherein the gate wiring is a two-layer film, and the wiring width, which is the average value of the maximum wiring width and the minimum wiring width of the upper layer and the lower layer, is different. Display device.
ート配線の中間層は、ＡｌまたはＡｌを主体とする合金
膜であることを特徴とする液晶表示装置。3. The liquid crystal display device according to claim 1, wherein the intermediate layer of the gate wiring comprising a three-layer film is Al or an alloy film mainly composed of Al.
ート配線の少なくとも一方は、ＡｌまたはＡｌを主体と
する合金膜であることを特徴とする液晶表示装置。4. A liquid crystal display device according to claim 2, wherein at least one of said gate wirings formed of a two-layer film is Al or an alloy film mainly composed of Al.
線に交差するように形成された複数のデータ配線と、前
記ゲート配線と前記データ配線の交点付近に形成された
薄膜トランジスタと、前記ゲート配線を被覆するゲート
絶縁層と、保護層とを有する基板と、前記基板に対向す
る対向基板と、前記基板と前記対向基板との間に挟持さ
れた液晶層とを有する液晶表示装置において、前記ゲー
ト配線は三層膜であって、上層と下層の少なくとも何れ
か一方の最大配線幅と最小配線幅の平均値である配線幅
が、中間層の最大配線幅と最小配線幅の平均値である配
線幅と異なっていること、前記ゲート絶縁層は二層膜で
あって、下層がＳｉＯ2 膜,上層がＳiＮ膜であること、
及び、前記ゲート絶縁層の下層のＳｉＯ2 膜の前記ゲー
ト配線の最大幅を起点とした端部から前記ゲート配線の
膜厚分の距離はなれた基板直上の膜厚が、前記ゲート配
線の直上の膜厚より厚いことを特徴とする液晶表示装置
の製造方法であって、前記ＳｉＯ2 膜は有機溶媒に可溶
な無機ポリマーの焼成によって作製することを特徴とす
る液晶表示装置の製造方法。5. A plurality of gate wirings, a plurality of data wirings formed so as to cross the plurality of gate wirings, a thin film transistor formed near an intersection between the gate wirings and the data wirings, and the gate wirings A substrate having a gate insulating layer covering the substrate, a protective layer, a counter substrate facing the substrate, and a liquid crystal layer sandwiched between the substrate and the counter substrate; The wiring is a three-layer film, and the wiring width that is the average value of the maximum wiring width and the minimum wiring width of at least one of the upper layer and the lower layer is the average value of the maximum wiring width and the minimum wiring width of the intermediate layer. The gate insulating layer is a two-layer film, the lower layer is a SiO 2 film, and the upper layer is a SiN film;
And a film thickness just above the substrate, which is separated by a distance corresponding to the film thickness of the gate wiring from an end of the SiO 2 film under the gate insulating layer starting from the maximum width of the gate wiring, A method for manufacturing a liquid crystal display device, characterized in that the thickness is larger than the film thickness, wherein the SiO 2 film is formed by firing an inorganic polymer soluble in an organic solvent.
て、有機溶媒に可溶な無機ポリマーが、ペルヒドロポリ
シラザンであることを特徴とする液晶表示装置の製造方
法。6. The method for manufacturing a liquid crystal display device according to claim 5, wherein the inorganic polymer soluble in the organic solvent is perhydropolysilazane.
て、前記ＳｉＯ2 膜は、感光性を有する有機混合材料に
よって形成することを特徴とする液晶表示装置の製造方
法。7. The method for manufacturing a liquid crystal display device according to claim 5, wherein said SiO 2 film is formed of an organic mixed material having photosensitivity.
て、前記ＳｉＯ2 膜は、回転塗布法によって形成するこ
とを特徴とする液晶表示装置の製造方法。8. The method according to claim 6, wherein said SiO 2 film is formed by a spin coating method.
と、薄膜トランジスタと、前記ゲート配線を被覆するゲ
ート絶縁層と、保護層とを有する基板と、前記基板に対
向する対向基板と、前記基板と前記対向基板との間に挟
持された液晶層とを有する液晶表示装置において、前記
ゲート配線が、上層と下層の少なくとも何れか一方の配
線幅が中間層の配線幅と異なる三層膜、または、上層と
下層の配線幅が異なる二層膜であり、前記ゲート絶縁層
が、下層がＳｉＯ2 膜で上層がＳｉＮ膜の二層膜であ
り、前記ゲート絶縁層の下層のＳｉＯ2 膜の前記ゲート
配線の最大幅を起点とした端部から前記ゲート配線の膜
厚分の距離はなれた基板直上の膜厚が、前記ゲート配線
の直上の膜厚より厚いことを特徴とする液晶表示装置。9. A substrate having a plurality of gate wirings, a plurality of data wirings, a thin film transistor, a gate insulating layer covering the gate wirings, and a protective layer; a counter substrate facing the substrate; And a liquid crystal layer sandwiched between the counter substrate and the liquid crystal display device, wherein the gate wiring is a three-layer film in which the wiring width of at least one of the upper layer and the lower layer is different from the wiring width of the intermediate layer, or An upper layer and a lower layer having different wiring widths, wherein the gate insulating layer is a lower layer SiO 2 film and an upper layer is a SiN film, and the gate insulating layer is a lower layer SiO 2 film. A liquid crystal display device characterized in that a film thickness immediately above a substrate, which is separated from an end portion starting from a maximum width of the gate wiring by a thickness of the gate wiring, is larger than a film thickness immediately above the gate wiring.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11045399A JP2000305104A (en) | 1999-04-19 | 1999-04-19 | Liquid crystal display device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11045399A JP2000305104A (en) | 1999-04-19 | 1999-04-19 | Liquid crystal display device and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000305104A true JP2000305104A (en) | 2000-11-02 |
Family
ID=14536107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11045399A Pending JP2000305104A (en) | 1999-04-19 | 1999-04-19 | Liquid crystal display device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000305104A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006295037A (en) * | 2005-04-14 | 2006-10-26 | Shin Etsu Chem Co Ltd | Silicon on insulator wafer and manufacturing method thereof |
| JP2009016756A (en) * | 2007-07-09 | 2009-01-22 | Nec Lcd Technologies Ltd | Active matrix drive display unit |
| WO2009031342A1 (en) * | 2007-09-05 | 2009-03-12 | Sharp Kabushiki Kaisha | Active matrix substrate, display device and method for manufacturing active matrix substrate |
| US7633580B2 (en) | 2001-03-29 | 2009-12-15 | Nec Lcd Technologies, Ltd. | Liquid crystal display panel having reflection electrodes improved in smooth surface morphology and process for fabrication thereof |
| JP2012031521A (en) * | 2011-09-12 | 2012-02-16 | Idemitsu Kosan Co Ltd | Sputtering target and transparent conductive film |
| US8920683B2 (en) | 2005-09-01 | 2014-12-30 | Idemitsu Kosan Co., Ltd. | Sputtering target, transparent conductive film and transparent electrode |
| JP2018011072A (en) * | 2011-01-28 | 2018-01-18 | 株式会社半導体エネルギー研究所 | Display device |
| WO2018120571A1 (en) * | 2016-12-30 | 2018-07-05 | 惠科股份有限公司 | Display panel and manufacture procedure therefor |
| US20220087034A1 (en) * | 2020-09-17 | 2022-03-17 | Azotek Co., Ltd. | Method of manufacturing circuit board structure |
-
1999
- 1999-04-19 JP JP11045399A patent/JP2000305104A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7633580B2 (en) | 2001-03-29 | 2009-12-15 | Nec Lcd Technologies, Ltd. | Liquid crystal display panel having reflection electrodes improved in smooth surface morphology and process for fabrication thereof |
| JP2006295037A (en) * | 2005-04-14 | 2006-10-26 | Shin Etsu Chem Co Ltd | Silicon on insulator wafer and manufacturing method thereof |
| JP4728030B2 (en) * | 2005-04-14 | 2011-07-20 | 信越化学工業株式会社 | Manufacturing method of SOI wafer |
| US8920683B2 (en) | 2005-09-01 | 2014-12-30 | Idemitsu Kosan Co., Ltd. | Sputtering target, transparent conductive film and transparent electrode |
| JP2009016756A (en) * | 2007-07-09 | 2009-01-22 | Nec Lcd Technologies Ltd | Active matrix drive display unit |
| WO2009031342A1 (en) * | 2007-09-05 | 2009-03-12 | Sharp Kabushiki Kaisha | Active matrix substrate, display device and method for manufacturing active matrix substrate |
| US8293590B2 (en) | 2007-09-05 | 2012-10-23 | Sharp Kabushiki Kaisha | Active matrix substrate in a display device and method for manufacturing active matrix substrate |
| JP2018011072A (en) * | 2011-01-28 | 2018-01-18 | 株式会社半導体エネルギー研究所 | Display device |
| JP2012031521A (en) * | 2011-09-12 | 2012-02-16 | Idemitsu Kosan Co Ltd | Sputtering target and transparent conductive film |
| WO2018120571A1 (en) * | 2016-12-30 | 2018-07-05 | 惠科股份有限公司 | Display panel and manufacture procedure therefor |
| US10818701B2 (en) | 2016-12-30 | 2020-10-27 | HKC Corporation Limited | Display panel and method of manufacturing the same |
| US20220087034A1 (en) * | 2020-09-17 | 2022-03-17 | Azotek Co., Ltd. | Method of manufacturing circuit board structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9312285B2 (en) | Thin film transistor array panel and a method for manufacturing the same | |
| US6624864B1 (en) | Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate | |
| JP2001125134A (en) | Active matrix substrate and method of producing the same | |
| JPH07321328A (en) | Thin film transistor drive liquid display unit and its manufacturing method | |
| JP2001013520A (en) | Active matrix type liquid crystal display device | |
| JP2006086502A (en) | Organic thin film transistor, substrates for liquid crystal display device, and method for manufacturing the same | |
| JP2006338008A (en) | Array substrate having enhanced numerical aperture, method of manufacturing the same, and display apparatus having the same | |
| JP2002076366A (en) | Thin film transistor, method of manufacturing the same multilayer film structure, method of manufacturing the same | |
| JP2003107523A (en) | Liquid crystal display device | |
| US8279388B2 (en) | Thin film transistor array panel and a method for manufacturing the same | |
| JP2001188252A (en) | Tft array substrate, its production method, and liquid crystal display device using same | |
| JP2827570B2 (en) | Liquid crystal display | |
| JP2000305104A (en) | Liquid crystal display device and manufacture thereof | |
| JPH04372934A (en) | Manufacture of array substrate for liquid crystal display device | |
| JPH08248442A (en) | Liquid crystal display device | |
| JP2944336B2 (en) | Wiring structure | |
| JPH10209463A (en) | Method for wiring formation of display device, manufacture of display device, and display device | |
| JP2005227538A (en) | Array substrate corresponding to display of larger screen and higher fineness and method for manufacturing the same | |
| JP2823178B2 (en) | Metal wiring board and manufacturing method thereof | |
| JPH028821A (en) | Active matrix substrate | |
| JPH10173191A (en) | Thin film transistor and manufacture thereof and liquid crystal display provided with the same | |
| JP3169322B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JP2000047240A (en) | Liquid crystal display device | |
| CN113126357B (en) | Display panel, display device and manufacturing method thereof | |
| JP2618034B2 (en) | Matrix substrate and manufacturing method thereof |