JP2000296235A5

JP2000296235A5 -

Info

Publication number: JP2000296235A5
Application number: JP2000097480A
Authority: JP
Filing date: 2000-03-31
Publication date: 2004-08-26
Anticipated expiration: 2018-06-26

Description

【０００４】
【課題を解決するための手段】
上記課題に鑑み、請求項１記載の発明はなされたものであり、遊技を司る第１の制御部と、該第１の制御部と通信可能に接続された第２の制御部とを具備し、前記第１の制御部及び前記第２の制御部はそれぞれポート部を備え、前記第１の制御部のポート部と前記第２の制御部のポート部とがハーネスにより接続されており、前記第１の制御部のポート部には、前記第１の制御部と前記第２の制御部との間の信号について前記第２の制御部への信号の出力のみを可能とする第１の通信方向規制手段が設けられ、前記第２の制御部のポート部には、前記第１の制御部と前記第２の制御部との間の信号について前記第１の制御部からの信号の入力のみを可能とする第２の通信方向規制手段が設けられており、前記第２の制御部のポート部は、前記ハーネスを介して入力された信号を前記第２の通信方向規制手段に伝送するラインと、該ラインに並列に接続されたキャパシタとを備えていることを特徴とする弾球遊技機である。
これにより、複数の制御部間の信号伝送経路を簡略化でき、第三者にとって送受信の関係の把握が容易になる。さらに、信号の送受信の関係が明確になるため、例えば不正改造等の予期せぬ変更の発見が容易になる。
また、ここでいう第１の制御部には、遊技を司る主制御部が挙げられ、代表的には、各種スイッチなどと中継基板を介して接続され、また、第２の制御部とも一方向に通信を行うものである。又、第２の制御部の代表例としては図柄制御部が挙げられる。この図柄制御部は、図柄表示装置（ＣＲＴ、液晶表示装置、７セグメントＬＥＤ表示器、ドットマトリクス表示器など）を制御するものである。これら制御部とは、代表的にはＩＣから構成され、それらのデータは一方向通信であることが特徴である。
なお、制御の処理容量、具体的にはデータ語長（データバスの本数）は、８ビット、１６ビット、３２ビット、６４ビットなど、適宜設定可能である。主制御部の処理容量は、好適には、図柄制御部の処理容量より小さい場合が挙げられる。一例として、主制御部の処理容量が８ビット、図柄制御部の表示制御器の処理容量が３２ビットの場合が挙げられる。[0004]
[Means for Solving the Problems]
In view of the above problem, the invention according to claim 1 has been made, and comprises a first control unit that controls a game , and a second control unit that is communicably connected to the first control unit. The first control unit and the second control unit each include a port unit, and the port unit of the first control unit and the port unit of the second control unit are connected by a harness; The port of the first control unit has a first communication that enables only a signal output to the second control unit for a signal between the first control unit and the second control unit. Direction regulating means is provided, and only a signal input from the first control unit with respect to a signal between the first control unit and the second control unit is provided at a port of the second control unit. A second communication direction restricting means is provided, and the port of the second control unit is A ball game machine comprising: a line for transmitting a signal input via a harness to the second communication direction regulating means; and a capacitor connected in parallel to the line .
Thereby, the signal transmission path between the plurality of control units can be simplified, and it becomes easy for a third party to grasp the relationship between transmission and reception. Further, since the relationship between signal transmission and reception becomes clear, it is easy to find unexpected changes such as unauthorized modification .
In addition, the first control unit referred to here includes a main control unit that controls a game, and is typically connected to various switches via a relay board, and is also unidirectional with the second control unit. The communication is performed. Further, as the representative example of the second control unit include symbol control unit. The symbol control section controls a symbol display device (CRT, liquid crystal display device, 7-segment LED display, dot matrix display, etc.). These control units are typically constituted by ICs, and their data is characterized by one-way communication.
Contact name processing capacity of the control, specifically data word length (number of data buses), 8-bit, 16-bit, 32-bit, such as 64-bit, can be set as appropriate. The processing capacity of the main control unit is preferably smaller than the processing capacity of the symbol control unit. As an example, there is a case where the processing capacity of the main control unit is 8 bits and the processing capacity of the display controller of the symbol control unit is 32 bits.

【００１４】
（ポート部１７４の構成）
図１０に示す主制御部１４０のポート部１７４は、８ビット×５ポートのパラレルインタフェースＩＣ１７４ａ、これと接続しコマンドデータを緩衝する通信方向規制手段としてのデータバッファＩＣ１７４ｂ、コネクタ１７４ｃを有している。パラレルインタフェースＩＣ１７４ａは、８ビットのデータバス端子Ｄ０〜Ｄ７、アドレス端子Ａ０〜Ａ３、ＲＥＳＥＴ端子、ＣＳ（チップセレクト）端子、ＣＰＵ１４１の動作クロック信号が入力されるＥ端子、ＳＣＬＫ（音声制御用クロック）端子、補助端子ＡＵＸ０〜３、ＶＣＣ端子、ＧＮＤ端子を備えている。データバス端子Ｄ０〜Ｄ７には、コマンドデータが入力される。また、パラレルインタフェースＩＣ１７４ａは、ＳＯＵＮＤ出力端子、ＭＵＴＥ端子、８ビットの出力ポートＯＡ０〜ＯＡ７、８ビットの出力ポートＯＢ０〜ＯＢ７、ＯＣ０〜ＯＣ７、ＯＤ０〜ＯＤ７、８ビットの入力ポートＩＮ０〜ＩＮ７などを備えている。ＣＰＵ１４１の指令により発生したコマンドデータは、入力ポートＤ０〜Ｄ７、出力ポートＯＡ０〜ＯＡ７、データバッファＩＣ１７４ｂ、コネクタ１７４ｃを介して、主制御部１４０から出力され、ハーネス１７１を介して特別図柄制御部１６０に送られるようになっている。出力ポートＯＢ０〜ＯＢ７、ＯＣ０〜ＯＣ７、ＯＤ０〜ＯＤ７からは、枠制御部１５０（図７、図９（ｂ）参照）を介して普通図柄表示装置２７などに制御信号が送られ、また、入力ポートＩＮ０〜ＩＮ７には中継基板１２３（図７参照）を介して各種スイッチからの信号が受け入れられる。また、これらの複数の入出力ポートはプログラムで予め設定されているが、適宜プログラムを変更することができる。なお、パラレルインタフェースＩＣ１７４ａはその他、各種のパラレルプログラマブルインタフェース、例えば、インテル社ＩＣ８２５５も採用することができる。データバッファＩＣ１７４ｂは８ビットの入力端子、８ビットの出力端子、ＧＮＤ端子、ＣＯＭＭＯＮ端子を備えている。コネクタ１７４ｃは、コマンドデータ／ＭＺＤ０〜／ＭＺＤ７を通過させる８個の端子、／ＳＴＢ信号を送るストローブ端子、３個のＧＮＤ端子を備えている。データバッファＩＣ１７４ｂとしては一般的な種々のもの（例えばＨＣ２４４型など）を採用できる。なお、図１０に示す実施の形態では、パラレルインタフェースＩＣ１７４ａは、ＣＰＵ１４１から出力されたコマンドデータの論理を変更せずにデータバッファＩＣ１７４ｂに出力し、データバッファＩＣ１７４ｂは、その出力端子側に丸印が付されていることから明らかな如く、ＣＰＵ１４１から出力されたコマンドデータの論理を反転させて出力する（後述する図２０の実施の形態におけるデータバッファＩＣ２７４ｂについても同様）。 [0014]
(Configuration of Port Portion 174)
The port section 174 of the main control section 140 shown in FIG. 10 has an 8-bit × 5 port parallel interface IC 174a, a data buffer IC 174b as a communication direction restricting means connected thereto and buffering command data, and a connector 174c. . The parallel interface IC 174a includes 8-bit data bus terminals D0 to D7, address terminals A0 to A3, a RESET terminal, a CS (chip select) terminal, an E terminal to which an operation clock signal of the CPU 141 is input, and SCLK (clock for audio control). Terminals, auxiliary terminals AUX0 to AUX3, a VCC terminal, and a GND terminal. Command data is input to the data bus terminals D0 to D7. The parallel interface IC 174a includes a SOUND output terminal, a MUTE terminal, an 8-bit output port OA0 to OA7, an 8-bit output port OB0 to OB7, OC0 to OC7, an OD0 to OD7, and an 8-bit input port IN0 to IN7. Have. Command data generated by a command from the CPU 141 is output from the main control unit 140 via the input ports D0 to D7, output ports OA0 to OA7, the data buffer IC 174b, and the connector 174c, and is transmitted via the harness 171 to the special symbol control unit 160. To be sent to From the output ports OB0 to OB7, OC0 to OC7, and OD0 to OD7, control signals are sent to the ordinary symbol display device 27 and the like via the frame control unit 150 (see FIGS. 7 and 9B). Ports IN0 to IN7 receive signals from various switches via the relay board 123 (see FIG. 7). Although the plurality of input / output ports are set in advance by a program, the program can be appropriately changed. The parallel interface IC 174a may also employ various parallel programmable interfaces, for example, an Intel IC8255. The data buffer IC 174b has an 8-bit input terminal, an 8-bit output terminal, a GND terminal, and a COMMON terminal. The connector 174c includes eight terminals for passing command data / MZD0 to / MZD7, a strobe terminal for transmitting a / STB signal, and three GND terminals. Various general data buffer ICs 174b (for example, HC244 type) can be employed. In the embodiment shown in FIG. 10, the parallel interface IC 174a outputs the command data output from the CPU 141 to the data buffer IC 174b without changing the logic, and the data buffer IC 174b has a circle on its output terminal side. As is clear from the attached, the logic of the command data output from the CPU 141 is inverted and output (the same applies to the data buffer IC 274b in the embodiment of FIG. 20 described later).

Claims

遊技を司る第１の制御部と、該第１の制御部と通信可能に接続された第２の制御部とを具備し、
前記第１の制御部及び前記第２の制御部はそれぞれポート部を備え、前記第１の制御部のポート部と前記第２の制御部のポート部とがハーネスにより接続されており、
前記第１の制御部のポート部には、前記第１の制御部と前記第２の制御部との間の信号について前記第２の制御部への信号の出力のみを可能とする第１の通信方向規制手段が設けられ、
前記第２の制御部のポート部には、前記第１の制御部と前記第２の制御部との間の信号について前記第１の制御部からの信号の入力のみを可能とする第２の通信方向規制手段が設けられており、
前記第２の制御部のポート部は、前記ハーネスを介して入力された信号を前記第２の通信方向規制手段に伝送するラインと、該ラインに並列に接続されたキャパシタとを備えていることを特徴とする弾球遊技機。 Comprising a first control unit that controls the Yu technique, and a second control unit communicatively coupled with the first control unit,
Comprising a first control unit and the second control unit each port portion, the port portion of the first controller and the second controller port portion are connected by a harness,
The port of the first control unit includes a first control unit that enables only a signal output to the second control unit with respect to a signal between the first control unit and the second control unit. Communication direction regulating means is provided,
The port section of the second control section has a second section that enables only the input of a signal from the first control section for a signal between the first control section and the second control section. Communication direction regulating means is provided,
The port unit of the second control unit includes a line for transmitting a signal input through the harness to the second communication direction restriction unit, and a capacitor connected in parallel to the line. A ball game machine characterized by the following.

前記第１の制御部は、前記第２の制御部に対する信号の出力を行うＣＰＵを備え、前記第１の通信方向規制手段は、前記ＣＰＵから出力された信号の論理を反転させて出力するものであって、その出力が前記ハーネスを介して前記第２の制御部のポート部に伝送されるようになっていることを特徴とする請求項１に記載の弾球遊技機。 The first control unit includes a CPU that outputs a signal to the second control unit, and the first communication direction restriction unit inverts the logic of the signal output from the CPU and outputs the inverted signal. The ball game machine according to claim 1 , wherein the output is transmitted to a port of the second control unit via the harness .

遊技を司る第１の制御部と、該第１の制御部と通信可能に接続された第２の制御部とを具備し、A first control unit that controls a game, and a second control unit communicably connected to the first control unit,
前記第１の制御部及び前記第２の制御部はそれぞれポート部を備え、前記第１の制御部のポート部と前記第２の制御部のポート部とがハーネスにより接続されており、The first control unit and the second control unit each include a port unit, and the port unit of the first control unit and the port unit of the second control unit are connected by a harness,
前記第１の制御部は、前記第２の制御部に対する信号の出力を行うＣＰＵを備え、前記第１の制御部のポート部には、前記第１の制御部と前記第２の制御部との間の信号について前記第２の制御部への信号の出力のみを可能とする第１の通信方向規制手段が設けられており、前記第１の通信方向規制手段は、前記ＣＰＵから出力された信号の論理を反転させて出力するものであって、その出力が前記ハーネスを介して前記第２の制御部のポート部に伝送されるようになっており、The first control unit includes a CPU that outputs a signal to the second control unit, and a port unit of the first control unit includes the first control unit, the second control unit, There is provided first communication direction restricting means for enabling only the output of the signal to the second control unit for the signal during the period, and the first communication direction restricting means outputs the signal output from the CPU. The logic of the signal is inverted and output, and the output is transmitted to the port of the second control unit via the harness,
前記第２の制御部のポート部には、前記第１の制御部と前記第２の制御部との間の信号について前記第１の制御部からの信号の入力のみを可能とする第２の通信方向規制手段が設けられていることを特徴とする弾球遊技機。The port section of the second control section has a second section that enables only the input of a signal from the first control section for a signal between the first control section and the second control section. A ball game machine comprising communication direction regulating means.

前記第１の制御部のポート部は、前記ＣＰＵから出力された信号の論理を変更せずに出力するパラレルインタフェースＩＣを備え、前記第１の通信方向規制手段は、前記パラレルインタフェースＩＣから出力された信号を緩衝するデータバッファＩＣであることを特徴とする請求項１ないし３のいずれか１つに記載の弾球遊技機。The port unit of the first control unit includes a parallel interface IC that outputs the logic of the signal output from the CPU without changing the logic, and the first communication direction regulating unit outputs the signal output from the parallel interface IC. 4. The ball game machine according to claim 1, wherein the ball game machine is a data buffer IC for buffering a signal.

前記第１の制御部のポート部は、前記ＣＰＵから出力された信号を保持するデータラッチＩＣを備え、前記第１の通信方向規制手段は、前記データラッチＩＣから出力された信号を緩衝するデータバッファＩＣであることを特徴とする請求項１ないし３のいずれか１つに記載の弾球遊技機。The port of the first control unit includes a data latch IC for holding a signal output from the CPU, and the first communication direction regulating unit includes a data buffer for buffering a signal output from the data latch IC. The ball game machine according to any one of claims 1 to 3, wherein the ball game machine is a buffer IC.