JP2000293376A - Circuit and method for switching boot program - Google Patents
Circuit and method for switching boot programInfo
- Publication number
- JP2000293376A JP2000293376A JP11098177A JP9817799A JP2000293376A JP 2000293376 A JP2000293376 A JP 2000293376A JP 11098177 A JP11098177 A JP 11098177A JP 9817799 A JP9817799 A JP 9817799A JP 2000293376 A JP2000293376 A JP 2000293376A
- Authority
- JP
- Japan
- Prior art keywords
- boot
- program
- boot program
- time stamp
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、コンピュータの起
動時等に動作又は実行するブートプログラムの切替回路
及び切替方法に関し、特に、書き換え後の動作又は実行
の確実性が向上したブートプログラムの切替回路及び切
替方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a boot program switching circuit and a switching method that operate or execute at the time of starting a computer, and more particularly to a boot program switching circuit with improved reliability of operation or execution after rewriting. And a switching method.
【０００２】[0002]
【従来の技術】一般に、マイクロプロセッサが組み込ま
れた装置においては、そのマイクロプロセッサを制御す
るためのプログラムがＲＯＭ（Read Only Memory）に格
納されていることが多い。2. Description of the Related Art Generally, in an apparatus incorporating a microprocessor, a program for controlling the microprocessor is often stored in a ROM (Read Only Memory).
【０００３】また、近時、電子デバイス技術の進歩によ
り、ＥＥＰＲＯＭ（Electrically Erasable Programmab
le ROM）及びＦＲＯＭ（Flash ROM）のように、電源供
給がなくても記録内容を保持し、且つプログラムによっ
て記録内容の書き換えが可能なデバイスの大容量化が進
められている。そして、ＲＯＭの替わりにＥＥＰＲＯＭ
又はＦＲＯＭが使用されることが多くなっている。な
お、特にマイクロプロセッサの起動時に実行されるプロ
グラムはブートＲＯＭとよばれるＲＯＭの特定の領域に
格納されており、その格納場所を変更することはできな
い。Recently, with the advance of electronic device technology, an EEPROM (Electrically Erasable Programmab) has been developed.
Devices such as le ROM) and FROM (Flash ROM), which retain recorded contents without power supply and are capable of rewriting recorded contents by programs, have been increasing in capacity. And, instead of ROM, EEPROM
Alternatively, FROM is increasingly used. In particular, a program executed when the microprocessor is started is stored in a specific area of a ROM called a boot ROM, and the storage location cannot be changed.
【０００４】このようなブートＲＯＭに格納されたプロ
グラムデータが破損した場合又はその書き換えをし損じ
た場合にはマイクロプロセッサが正しく起動しなくなる
ため、従来は、このような場合にはブートＲＯＭを取り
外して別装置でプログラムデータを書き戻す必要があ
り、その工程が煩雑であった。更に、ブートＲＯＭの取
り外しの際には、そのブートＲＯＭ自体及び周辺装置を
破損する虞もあった。[0004] If the program data stored in the boot ROM is damaged or rewritten incorrectly, the microprocessor will not start up properly. Therefore, it is necessary to rewrite the program data by another device, and the process is complicated. Furthermore, when the boot ROM is removed, the boot ROM itself and peripheral devices may be damaged.
【０００５】このため、複数のブートプログラム領域を
有するブートプログラムの切替装置であって複雑な操作
を行うことなくブートプログラム領域を変更することが
可能なものが提案されている（特開平８−１７９９３７
号公報）。この公報に記載されたブートプログラムの切
替装置においては、スイッチ操作により４個のＲＯＭか
ら１個のＲＯＭが選択され、それに格納されているプロ
グラムがＣＰＵの起動時に実行されるような構成となっ
ている。For this reason, there has been proposed a boot program switching device having a plurality of boot program areas, which can change the boot program area without performing complicated operations (Japanese Patent Laid-Open No. Hei 8-179937).
No.). The boot program switching device described in this publication has a configuration in which one ROM is selected from four ROMs by a switch operation, and a program stored in the ROM is executed when the CPU is started. I have.
【０００６】また、ブートプログラムが格納された２個
の不揮発性の記憶デバイスが設けられたコンピュータが
提案されている（特開平１０−２１０８５号公報）。こ
の公報に記載されたコンピュータにおいては、通常使用
されるブートプログラムが格納された記憶デバイスにバ
グ等の異常が生じているときに、自動的に予備的に使用
される記憶デバイスがアクセスされるような構成となっ
ている。Further, a computer provided with two nonvolatile storage devices storing a boot program has been proposed (Japanese Patent Laid-Open No. Hei 10-21085). In the computer described in this publication, when an abnormality such as a bug occurs in a storage device in which a normally used boot program is stored, a storage device used as a spare is automatically accessed. Configuration.
【０００７】更に、特開平１０−１２４４７４号公報に
は、ブートＲＯＭに記憶されたプログラムの書き換えに
使用されるメモリ等の容量低減を図ったコンピュータが
開示されている。Further, Japanese Patent Laid-Open Publication No. Hei 10-124474 discloses a computer in which the capacity of a memory or the like used for rewriting a program stored in a boot ROM is reduced.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、特開平
８−１７９９３７号公報に記載されたブートプログラム
の切替回路においては、切替えられたブートＲＯＭへは
アクセスすることができないという問題点がある。However, in the boot program switching circuit described in Japanese Patent Application Laid-Open No. 8-179937, there is a problem that the switched boot ROM cannot be accessed.
【０００９】また、特開平１０−２１０８５号公報に記
載されたコンピュータにおいては、常に書き換えられた
最新のブートプログラムが実行されるとは限らない。In the computer described in Japanese Patent Application Laid-Open No. 10-21085, the updated boot program is not always executed.
【００１０】更に、特開平１０−１２４４７４号公報に
記載されたコンピュータにおいては、ブートプログラム
切替の制御が極めて複雑なものとなっている。Further, in the computer described in Japanese Patent Application Laid-Open No. 10-124474, the control of the switching of the boot program is extremely complicated.
【００１１】本発明はかかる問題点に鑑みてなされたも
のであって、常に最新のプログラムに容易に切替えるこ
とができると共に、書き換えられプログラムに異常があ
った場合にも確実に起動することができるブートプログ
ラムの切替回路及び切替方法を提供することを目的とす
る。The present invention has been made in view of such a problem, and it is possible to easily switch to the latest program at all times, and to surely start the program even if there is an error in the rewritten program. An object of the present invention is to provide a boot program switching circuit and a switching method.
【００１２】[0012]
【課題を解決するための手段】本発明に係るブートプロ
グラムの切替回路は、中央処理装置と、この中央処理装
置が実行する第１のブートプログラム、そのチェックサ
ム及びそのタイムスタンプを記憶する第１のプログラム
記憶手段と、前記中央処理装置が実行する第２のブート
プログラム、そのチェックサム及びそのタイムスタンプ
を記憶する第２のプログラム記憶手段と、前記第１又は
第２のブートプログラムのうち最もタイムスタンプが新
しいブートプログラムのチェックサムが正常である場合
に前記中央処理装置が実行するブートプログラムを切替
える切替手段と、を有することを特徴とする。According to the present invention, there is provided a boot program switching circuit comprising: a central processing unit; a first boot program executed by the central processing unit; a checksum thereof; and a time stamp thereof. Program storage means, a second boot program to be executed by the central processing unit, a second program storage means for storing its checksum and its time stamp, and the most time-out of the first or second boot program. Switching means for switching the boot program executed by the central processing unit when the checksum of the boot program with a newer stamp is normal.
【００１３】本発明においては、中央処理装置により第
１又は第２のブートプログラムの実行が開始され、最も
タイムスタンプが新しいブートプログラムのチェックサ
ムが正常である場合にブートプログラムが切替えられ
る。従って、書き換えられたプログラムのチェックサム
に異常があった場合にはプログラムの切替は行われず、
書き換えられていないブートプログラムが実行されるの
で、確実に起動する。また、常に正常な最新のブートプ
ログラムが実行されることになる。In the present invention, execution of the first or second boot program is started by the central processing unit, and the boot program is switched when the checksum of the boot program with the latest time stamp is normal. Therefore, if there is an error in the checksum of the rewritten program, the program is not switched,
Since the boot program that has not been rewritten is executed, the boot is reliably started. In addition, the latest normal boot program is always executed.
【００１４】なお、本発明においては、前記第１及び第
２のブートプログラムは、前記第１のブートプログラム
のタイムスタンプと第２のブートプログラムのタイムス
タンプとを比較するプログラムと、前記第１又は第２の
ブートプログラムのうち最もタイムスタンプが新しいブ
ートプログラムのチェックサムが正常であるか異常であ
るかを判断するプログラムと、を有することができる。In the present invention, the first and second boot programs include a program for comparing a time stamp of the first boot program and a time stamp of the second boot program, and the first or second boot program. And a program for determining whether the checksum of the boot program with the latest time stamp among the second boot programs is normal or abnormal.
【００１５】また、前記切替手段は、前記中央処理装置
から出力されたアドレス信号に関連づけて前記第１又は
第２のブートプログラムを選択する選択手段を有しても
よい。Further, the switching means may have a selection means for selecting the first or second boot program in association with an address signal output from the central processing unit.
【００１６】更に、前記切替手段は、前記中央処理装置
に接続され前記中央処理装置に実行されるブートプログ
ラムが設定されるレジスタを備えた選択回路を有しても
よく、前記中央処理装置に接続され前記中央処理装置に
実行されるブートプログラムを手動で設定するためのス
イッチを備えた選択回路を有してもよい。Further, the switching means may include a selection circuit having a register which is connected to the central processing unit and in which a boot program to be executed by the central processing unit is set, and which is connected to the central processing unit. And a selection circuit having a switch for manually setting a boot program to be executed in the central processing unit.
【００１７】本発明に係るブートプログラムの切替方法
は、中央処理装置が実行する第１のブートプログラムの
第１のタイムスタンプ及び前記中央処理装置が実行する
第２のブートプログラムの第２のタイムスタンプを夫々
第１及び第２のプログラム記憶手段から読み出す工程
と、前記第１のタイムスタンプと前記のタイムスタンプ
とを比較する工程と、前記第１又は第２のブートプログ
ラムのうち最もそのタイムスタンプが新しいブートプロ
グラムのチェックサムが正常であるか異常であるかを判
断する工程と、前記チェックサムが正常である場合に前
記中央処理装置が実行するブートプログラムを切替える
工程と、を有することを特徴とする。According to the boot program switching method of the present invention, a first time stamp of a first boot program executed by the central processing unit and a second time stamp of a second boot program executed by the central processing unit are provided. Reading from the first and second program storage means, comparing the first time stamp with the time stamp, respectively, and determining whether the time stamp of the first or second boot program is the highest. Determining whether the checksum of the new boot program is normal or abnormal, and switching the boot program to be executed by the central processing unit when the checksum is normal. I do.
【００１８】[0018]
【発明の実施の形態】以下、本発明の実施例に係るブー
トプログラムの切替回路について、添付の図面を参照し
て具体的に説明する。図１は本発明の第１の実施例に係
るブートプログラムの切替回路の構成を示すブロック図
である。DESCRIPTION OF THE PREFERRED EMBODIMENTS A boot program switching circuit according to an embodiment of the present invention will be specifically described below with reference to the accompanying drawings. FIG. 1 is a block diagram showing the configuration of the boot program switching circuit according to the first embodiment of the present invention.
【００１９】第１の実施例においては、中央処理装置
（ＣＰＵ）１にアドレスデータ線５が接続されており、
アドレスデータ線５に相互に容量が等しい２個のブート
ＲＯＭ３及び４が接続されている。また、アドレスデー
タ線５には、ＣＰＵ１から出力されたアドレス信号をデ
コードしブートＲＯＭ３又はブートＲＯＭ４を選択する
セレクタ２が接続されている。なお、ブートＲＯＭ３及
び４には、夫々チェックサム及びタイムスタンプを含む
プログラムデータが書き込まれている。いずれのプログ
ラムにも、ブートＲＯＭ３に書き込まれたプログラムの
タイムスタンプとブートＲＯＭ４に書き込まれたプログ
ラムのタイムスタンプとを比較するプログラム、及びこ
れらのプログラムのうち最もタイムスタンプが新しいプ
ログラムのチェックサムが正常であるか異常であるかを
判断するプログラムが含まれている。In the first embodiment, an address data line 5 is connected to a central processing unit (CPU) 1.
Two boot ROMs 3 and 4 having the same capacity are connected to the address data line 5. The address data line 5 is connected to a selector 2 that decodes an address signal output from the CPU 1 and selects the boot ROM 3 or the boot ROM 4. Note that program data including a checksum and a time stamp are written in the boot ROMs 3 and 4, respectively. Each program has a program for comparing the time stamp of the program written in the boot ROM 3 with the time stamp of the program written in the boot ROM 4, and the checksum of the program with the latest time stamp among these programs is normal. And a program for determining whether the condition is abnormal.
【００２０】セレクタ２には、選択されるブートＲＯＭ
が設定された切替レジスタ８が設けられている。更に、
セレクタ２には、アドレスマップ上で切替レジスタ８に
設定されたブートＲＯＭのアドレスにオフセットを生じ
させ他方のブートＲＯＭが設定されたオフセットレジス
タ９が設けられている。従って、アドレスマップ上で
は、切替レジスタ８に設定されたブートＲＯＭに格納さ
れているプログラムが「ＲＯＭ空間」の領域に書き込ま
れ、切替レジスタ８に設定されていないブートＲＯＭに
格納されているプログラムが「ＲＯＭ空間＋オフセッ
ト」の領域に書き込まれている。The selector 2 has a boot ROM to be selected.
Is set in the switching register 8. Furthermore,
The selector 2 is provided with an offset register 9 that causes an offset in the address of the boot ROM set in the switching register 8 on the address map and sets the other boot ROM. Therefore, on the address map, the program stored in the boot ROM set in the switching register 8 is written in the “ROM space” area, and the program stored in the boot ROM not set in the switching register 8 is written. It is written in the area of “ROM space + offset”.
【００２１】図２は本発明の第１の実施例における初期
状態を示すアドレスマップである。初期値で、例えば、
切替レジスタ８にブートＲＯＭ３が設定されている場合
には、「ＲＯＭ空間」の領域にブートＲＯＭ３に格納さ
れたプログラムデータ、チェックサム及びタイムスタン
プが書き込まれ、「ＲＯＭ空間＋オフセット」の領域に
ブートＲＯＭ４に格納されたプログラムデータ、チェッ
クサム及びタイムスタンプが書き込まれている。切替レ
ジスタ８にブートＲＯＭ４が設定されている場合には、
ブートＲＯＭ３のプログラムとブートＲＯＭ４のプログ
ラムとが逆に書き込まれる。FIG. 2 is an address map showing an initial state in the first embodiment of the present invention. By default, for example,
When the boot ROM 3 is set in the switching register 8, the program data, the checksum, and the time stamp stored in the boot ROM 3 are written in the “ROM space” area, and the boot ROM is written in the “ROM space + offset” area. The program data, the checksum, and the time stamp stored in the ROM 4 are written. When the boot ROM 4 is set in the switching register 8,
The program in the boot ROM 3 and the program in the boot ROM 4 are written in reverse.
【００２２】セレクタ２からは、デコードしたアドレス
が「ＲＯＭ空間」を示している場合には、切替レジスタ
８に設定されているブートＲＯＭにセレクト信号が出力
される。図２に示す状態では、ブートＲＯＭ３にセレク
ト信号６が出力される。一方、デコードしたアドレスが
「ＲＯＭ空間＋オフセット」を示している場合には、切
替レジスタ８に設定されていないブートＲＯＭにセレク
ト信号が出力される。図２に示す状態では、ブートＲＯ
Ｍ４にセレクト信号７が出力される。また、ブートＲＯ
Ｍの切替が行われたときには、セレクタ２からＣＰＵ１
にリセット信号１０が出力される。When the decoded address indicates the “ROM space”, the selector 2 outputs a select signal to the boot ROM set in the switching register 8. In the state shown in FIG. 2, the select signal 6 is output to the boot ROM 3. On the other hand, if the decoded address indicates “ROM space + offset”, the select signal is output to the boot ROM not set in the switching register 8. In the state shown in FIG.
The select signal 7 is output to M4. Also, boot RO
When the switching of M is performed, the selector 2
Reset signal 10 is output.
【００２３】次に、上述のように構成された第１の実施
例のブートプログラムの切替回路の動作について説明す
る。ここでは、初期状態で、図２に示すように、起動用
のブートＲＯＭとして切替レジスタ８にブートＲＯＭ３
が設定されているものとする。Next, the operation of the boot program switching circuit of the first embodiment configured as described above will be described. Here, in the initial state, as shown in FIG.
Is set.
【００２４】先ず、ＣＰＵ１がブートＲＯＭのアドレス
信号をアドレスデータ線５に出力する。セレクタ２は、
アドレスデータ線５から入力されるアドレス信号をデコ
ードする。この結果、そのアドレスが「ＲＯＭ空間」を
示している場合には、セレクタ２はセレクト信号６を出
力する。そして、ブートＲＯＭ３に格納されているプロ
グラムデータをＣＰＵ１が読み出し、その実行を開始す
る。First, the CPU 1 outputs an address signal of the boot ROM to the address data line 5. Selector 2
The address signal input from the address data line 5 is decoded. As a result, when the address indicates “ROM space”, the selector 2 outputs the select signal 6. Then, the CPU 1 reads the program data stored in the boot ROM 3 and starts executing the program data.
【００２５】その後、ＣＰＵ１はブートＲＯＭ３に書き
込まれているプログラムにより、「ＲＯＭ空間」の領域
に書き込まれているタイムスタンプと「ＲＯＭ空間＋オ
フセット」の領域に書き込まれているタイムスタンプと
を比較する。After that, the CPU 1 compares the time stamp written in the area of “ROM space” with the time stamp written in the area of “ROM space + offset” according to the program written in the boot ROM 3. .
【００２６】この動作の前に、「ＲＯＭ空間＋オフセッ
ト」の領域が書き換えプログラムによりブートＲＯＭに
格納したいプログラムデータに書き込まれている場合、
即ち、ブートＲＯＭの内容に修正が必要とされ書き換え
が行われている場合、「ＲＯＭ空間＋オフセット」の領
域に書き込まれているタイムスタンプの方が「ＲＯＭ空
間」の領域のものよりも新しい。この場合には、「ＲＯ
Ｍ空間＋オフセット」の領域に書き込まれているプログ
ラムのチェックサムを計算する。Before this operation, if the area of “ROM space + offset” has been written in the program data to be stored in the boot ROM by the rewriting program,
That is, when the contents of the boot ROM need to be modified and rewritten, the time stamp written in the “ROM space + offset” area is newer than that in the “ROM space” area. In this case, "RO
The checksum of the program written in the area of “M space + offset” is calculated.
【００２７】そして、チェックサムに異常がなければ、
切替レジスタ８に設定されているブートＲＯＭをブート
ＲＯＭ３からブートＲＯＭ４へと切替えると共に、リセ
ット信号１０をＣＰＵ１に出力する。図３は本発明の第
１の実施例においてブートＲＯＭの切替が行われた状態
を示すアドレスマップである。ＣＰＵ１は、上述のリセ
ット信号を入力するとアドレスマップのリセットを行
い、「ＲＯＭ空間」に割り当てるブートＲＯＭをブート
ＲＯＭ３からブートＲＯＭ４に切替え、「ＲＯＭ空間＋
オフセット」に割り当てるブートＲＯＭをブートＲＯＭ
４からブートＲＯＭ３に切り替える。この結果、ブート
（起動）時に読み出しが行われるブートＲＯＭがブート
ＲＯＭ３からブートＲＯＭ４に切り替わると共に、次に
書き込みが行われるブートＲＯＭがブートＲＯＭ４から
ブートＲＯＭ３に切り替わる。If there is no abnormality in the checksum,
The boot ROM set in the switching register 8 is switched from the boot ROM 3 to the boot ROM 4, and a reset signal 10 is output to the CPU 1. FIG. 3 is an address map showing a state in which the boot ROM is switched in the first embodiment of the present invention. When the above-mentioned reset signal is input, the CPU 1 resets the address map, switches the boot ROM assigned to the “ROM space” from the boot ROM 3 to the boot ROM 4, and sets “ROM space +
Boot ROM assigned to "Offset"
4 to the boot ROM 3. As a result, the boot ROM from which reading is performed at the time of booting (booting) is switched from the boot ROM 3 to the boot ROM 4, and the boot ROM to be written next is switched from the boot ROM 4 to the boot ROM 3.
【００２８】ブートＲＯＭ４に格納されたプログラムに
も、タイムスタンプを確認するルーチン及びチェックサ
ムを計算して正常／異常を判断するルーチンが含まれて
いるので、その後、ブートＲＯＭ３の内容が書き換えら
れると、その時点で、ブートＲＯＭ４に格納されたプロ
グラムに従って上述のような再度ブートＲＯＭの切り替
えを行う。The program stored in the boot ROM 4 also includes a routine for checking a time stamp and a routine for calculating a checksum to determine normality / abnormality. At that time, the boot ROM is switched again according to the program stored in the boot ROM 4.
【００２９】以降、一方のブートＲＯＭの内容が書き換
えられるたびに、このようなブートＲＯＭの切替えを行
う。Thereafter, each time the content of one boot ROM is rewritten, such boot ROM switching is performed.
【００３０】なお、チェックサムに異常がある場合に
は、切替レジスタ８に設定されているブートＲＯＭの書
き換え及びリセット信号１０のＣＰＵ１への出力は行わ
ない。If the checksum is abnormal, the rewriting of the boot ROM set in the switching register 8 and the output of the reset signal 10 to the CPU 1 are not performed.
【００３１】また、前述の動作の前にブートＲＯＭ４の
書き換えが行われていない場合には、「ＲＯＭ空間」の
領域に書き込まれているタイムスタンプの方が「ＲＯＭ
空間＋オフセット」の領域のものよりも新しいので、
「ＲＯＭ空間＋オフセット」の領域に書き込まれている
プログラムデータのチェックサムの計算は行わない。If the boot ROM 4 has not been rewritten before the above-described operation, the time stamp written in the “ROM space” area is replaced with the “ROM space”.
Since it is newer than the space + offset area,
The checksum of the program data written in the area of “ROM space + offset” is not calculated.
【００３２】更に、セレクタ２でデコードされたアドレ
スが「ＲＯＭ空間＋オフセット」を示している場合に
は、セレクタ２はセレクト信号７を出力する。そして、
ブートＲＯＭ４に格納されているプログラムデータをＣ
ＰＵ１が読み出し、これを実行する。Further, when the address decoded by the selector 2 indicates “ROM space + offset”, the selector 2 outputs a select signal 7. And
The program data stored in the boot ROM 4 is stored in C
PU1 reads and executes this.
【００３３】このように、本実施例によれば、ブートＲ
ＯＭにチェックサムを書き込み、そのチェックサムを計
算し、その結果、異常がない場合にのみブートＲＯＭの
切り替えを行う。従って、ブートＲＯＭの内容を書き損
じた場合にも、コンピュータが立ち上がらなくなること
が防止される。As described above, according to the present embodiment, the boot R
The checksum is written into the OM, the checksum is calculated, and as a result, the boot ROM is switched only when there is no abnormality. Therefore, even if the contents of the boot ROM are miswritten, the computer is prevented from starting up.
【００３４】また、ブートＲＯＭに書き込まれるプログ
ラムを、ブート（起動）時にＲＯＭ空間に書き込まれて
いるチェックサムを計算し、このチェックサムに異常が
ある場合に「ＲＯＭ空間＋オフセット」のチェックサム
を確認するようにし、このチェックサムに異常がない場
合に切り替えを行うなものとしてもよい。このような構
成とすることにより、ブートＲＯＭの故障時にも書き換
え前の古いプログラムでブート（起動）することが可能
となるので、ブートＲＯＭが冗長化される。The program written in the boot ROM is calculated by calculating the checksum written in the ROM space at the time of booting (starting), and if this checksum is abnormal, the checksum of “ROM space + offset” is calculated. Confirmation may be made, and if there is no abnormality in the checksum, switching may not be performed. With this configuration, the boot ROM can be booted (started) with an old program before rewriting even when the boot ROM fails, so that the boot ROM is made redundant.
【００３５】次に、第２の実施例について説明する。第
１の実施例には、容量が等しい２個のブートＲＯＭが設
けられているが、第２の実施例には、大容量のブートＲ
ＯＭが１個設けられている。図４は本発明の第２の実施
例に係るブートプログラムの切替回路の構成を示すブロ
ック図である。なお、図４に示す第２の実施例におい
て、図１に示す第１の実施例と同一の構成要素には、同
一の符号を付してその詳細な説明は省略する。Next, a second embodiment will be described. In the first embodiment, two boot ROMs having the same capacity are provided, but in the second embodiment, a large-capacity boot ROM is provided.
One OM is provided. FIG. 4 is a block diagram showing a configuration of a boot program switching circuit according to the second embodiment of the present invention. In the second embodiment shown in FIG. 4, the same components as those in the first embodiment shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted.
【００３６】第２の実施例には、１個のブートＲＯＭ１
１が設けられており、ブートＲＯＭ１１に２種類のブー
トプログラムが格納される第１プログラム領域１１ａ及
び第２プログラム領域１１ｂが設けられている。なお、
セレクタ２からは、ブートＲＯＭ１１に、第１プログラ
ム領域１１ａ又は第２プログラム領域１１ｂを選択する
セレクト信号１２が出力される。In the second embodiment, one boot ROM 1
1, a first program area 11a and a second program area 11b in which two types of boot programs are stored in the boot ROM 11. In addition,
From the selector 2, a select signal 12 for selecting the first program area 11 a or the second program area 11 b is output to the boot ROM 11.
【００３７】このように構成された第２の実施例におい
ては、プログラムの書き換え及び読み出しを、第１の実
施例のようなブートＲＯＭ単位ではなく、プログラム領
域単位で行う。In the second embodiment configured as described above, rewriting and reading of the program are performed not in the unit of the boot ROM as in the first embodiment but in the unit of the program area.
【００３８】なお、ブートＲＯＭ１１の容量は、少なく
とも２種類のプログラム領域を設けることができるもの
であれば、特に限定されるものではない。The capacity of the boot ROM 11 is not particularly limited as long as at least two types of program areas can be provided.
【００３９】次に、第３の実施例について説明する。第
１及び第２の実施例においては、ＣＰＵ１がプログラム
を実行することにより、種々のチェック及び切替えを行
っているが、第３の実施例は、これらをオペレータが行
うようにしたものである。図５は本発明の第３の実施例
に係るブートプログラムの切替回路の構成を示すブロッ
ク図である。Next, a third embodiment will be described. In the first and second embodiments, various checks and switching are performed by the CPU 1 executing the program. In the third embodiment, these are performed by the operator. FIG. 5 is a block diagram showing a configuration of a boot program switching circuit according to the third embodiment of the present invention.
【００４０】第３の実施例においては、アドレスデータ
線５に接続されたセレクタ２ａ内に切替レジスタ８は設
けられておらず、その外部に切替スイッチ８ａが接続さ
れている。切替スイッチ８ａによりセレクタ２ａに接地
電位又は５Ｖの電源電位が供給される。そして、この供
給される電位に関連づけてブートＲＯＭ３又は４が選択
される。In the third embodiment, the changeover register 8 is not provided in the selector 2a connected to the address data line 5, and the changeover switch 8a is connected to the outside thereof. The selector switch 2a supplies a ground potential or a power supply potential of 5 V to the selector 2a. Then, the boot ROM 3 or 4 is selected in association with the supplied potential.
【００４１】このように構成された第３の実施例におい
ては、オペレータが書き換えられたブートＲＯＭの内容
の異常を確認し、切替スイッチ８ａを操作することによ
り、ブートＲＯＭ３とブートＲＯＭ４とを切替える。In the third embodiment configured as described above, the operator confirms an abnormality in the contents of the rewritten boot ROM, and operates the changeover switch 8a to switch between the boot ROM 3 and the boot ROM 4.
【００４２】なお、第２の実施例と第３の実施例とを組
み合わせた構成とすることも可能である。Incidentally, it is also possible to adopt a configuration in which the second embodiment and the third embodiment are combined.
【００４３】[0043]
【発明の効果】以上詳述したように、本発明によれば、
プログラムデータに、破損又は書き損じがあっても起動
が不可能になることを防止することができると共に、容
易に正常な最新のブートプログラムを切替えることがで
きる。As described in detail above, according to the present invention,
Even if the program data is damaged or miswritten, it is possible to prevent the boot from becoming impossible, and to easily switch the normal latest boot program.
【図１】本発明の第１の実施例に係るブートプログラム
の切替回路の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a boot program switching circuit according to a first embodiment of the present invention.
【図２】本発明の第１の実施例における初期状態を示す
アドレスマップである。FIG. 2 is an address map showing an initial state in the first embodiment of the present invention.
【図３】本発明の第１の実施例においてブートＲＯＭの
切替が行われた状態を示すアドレスマップである。FIG. 3 is an address map showing a state in which boot ROM switching is performed in the first embodiment of the present invention.
【図４】本発明の第２の実施例に係るブートプログラム
の切替回路の構成を示すブロック図である。FIG. 4 is a block diagram illustrating a configuration of a boot program switching circuit according to a second embodiment of the present invention.
【図５】本発明の第３の実施例に係るブートプログラム
の切替回路の構成を示すブロック図である。FIG. 5 is a block diagram showing a configuration of a boot program switching circuit according to a third embodiment of the present invention.
１；ＣＰＵ ２、２ａ；セレクタ ３、４、１１；ブートＲＯＭ ５；アドレスデータ線 ６、７、１２；セレクト信号 ８；切替レジスタ ８ａ；切替スイッチ ９；オフセットレジスタ １０；リセット信号 １１ａ、１１ｂ；プログラム領域 1; CPU 2, 2a; selectors 3, 4, 11; boot ROM 5; address data lines 6, 7, 12; select signal 8; switching register 8a; region
Claims (6)
行する第１のブートプログラム、そのチェックサム及び
そのタイムスタンプを記憶する第１のプログラム記憶手
段と、前記中央処理装置が実行する第２のブートプログ
ラム、そのチェックサム及びそのタイムスタンプを記憶
する第２のプログラム記憶手段と、前記第１又は第２の
ブートプログラムのうち最もタイムスタンプが新しいブ
ートプログラムのチェックサムが正常である場合に前記
中央処理装置が実行するブートプログラムを切替える切
替手段と、を有することを特徴とするブートプログラム
の切替回路。1. A central processing unit, a first boot program executed by the central processing unit, a first program storage means for storing a checksum thereof and a time stamp thereof, and a second program executed by the central processing unit. A second program storage means for storing a boot program, a checksum thereof, and a time stamp thereof, and a boot program having a newest time stamp among the first or second boot programs when the checksum is normal. Switching means for switching a boot program to be executed by the central processing unit.
は、前記第１のブートプログラムのタイムスタンプと第
２のブートプログラムのタイムスタンプとを比較するプ
ログラムと、前記第１又は第２のブートプログラムのう
ち最もタイムスタンプが新しいブートプログラムのチェ
ックサムが正常であるか異常であるかを判断するプログ
ラムと、を有することを特徴とする請求項１に記載のブ
ートプログラムの切替回路。2. The first and second boot programs include a program for comparing a time stamp of the first boot program and a time stamp of a second boot program, and the first or second boot program. The boot program switching circuit according to claim 1, further comprising: a program for determining whether the checksum of the boot program whose time stamp is newest is normal or abnormal.
出力されたアドレス信号に関連づけて前記第１又は第２
のブートプログラムを選択する選択手段を有することを
特徴とする請求項１又は２に記載のブートプログラムの
切替回路。3. The switching means according to claim 1, wherein said switching means relates to said first or second address signal outputted from said central processing unit.
3. The boot program switching circuit according to claim 1, further comprising a selection unit for selecting the boot program.
続され前記中央処理装置に実行されるブートプログラム
が設定されるレジスタを備えた選択回路を有することを
特徴とする請求項１乃至３のいずれか１項に記載のブー
トプログラムの切替回路。4. The apparatus according to claim 1, wherein said switching means includes a selection circuit having a register connected to said central processing unit and configured to set a boot program to be executed by said central processing unit. A boot program switching circuit according to claim 1.
続され前記中央処理装置に実行されるブートプログラム
を手動で設定するためのスイッチを備えた選択回路を有
することを特徴とする請求項１乃至３のいずれか１項に
記載のブートプログラムの切替回路。5. The switching device according to claim 1, wherein the switching means includes a selection circuit connected to the central processing unit and provided with a switch for manually setting a boot program to be executed on the central processing unit. The boot program switching circuit according to any one of claims 1 to 3.
ログラムの第１のタイムスタンプ及び前記中央処理装置
が実行する第２のブートプログラムの第２のタイムスタ
ンプを夫々第１及び第２のプログラム記憶手段から読み
出す工程と、前記第１のタイムスタンプと前記のタイム
スタンプとを比較する工程と、前記第１又は第２のブー
トプログラムのうち最もそのタイムスタンプが新しいブ
ートプログラムのチェックサムが正常であるか異常であ
るかを判断する工程と、前記チェックサムが正常である
場合に前記中央処理装置が実行するブートプログラムを
切替える工程と、を有することを特徴とするブートプロ
グラムの切替方法。6. A first time stamp of a first boot program executed by the central processing unit and a second time stamp of a second boot program executed by the central processing unit, the first and second programs respectively. A step of reading from the storage means, a step of comparing the first time stamp with the time stamp, and a step in which the first or second boot program has a normal checksum of a boot program whose time stamp is newest. A boot program switching method, comprising: determining whether the checksum is abnormal; and switching a boot program executed by the central processing unit when the checksum is normal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11098177A JP2000293376A (en) | 1999-04-05 | 1999-04-05 | Circuit and method for switching boot program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11098177A JP2000293376A (en) | 1999-04-05 | 1999-04-05 | Circuit and method for switching boot program |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000293376A true JP2000293376A (en) | 2000-10-20 |
Family
ID=14212763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11098177A Pending JP2000293376A (en) | 1999-04-05 | 1999-04-05 | Circuit and method for switching boot program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000293376A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003044307A (en) * | 2001-07-31 | 2003-02-14 | Nec Corp | Radio communication equipment, method for rewriting its boot program, and program |
| JP2004355067A (en) * | 2003-05-27 | 2004-12-16 | Konica Minolta Business Technologies Inc | Information processor |
| KR100604877B1 (en) | 2004-07-03 | 2006-07-31 | 삼성전자주식회사 | Apparatus and method for controlling memory address mapping in embedded system |
| JP2008217636A (en) * | 2007-03-07 | 2008-09-18 | Alpine Electronics Inc | Data processor and program start method |
| JP2013137732A (en) * | 2011-11-30 | 2013-07-11 | Mitsubishi Electric Corp | Information processor, broadcasting receiver and software starting method |
| JP2014089497A (en) * | 2012-10-29 | 2014-05-15 | Mitsubishi Electric Corp | Information processing device |
| JPWO2018150820A1 (en) * | 2017-02-17 | 2019-07-18 | 日立オートモティブシステムズ株式会社 | Information processing device |
-
1999
- 1999-04-05 JP JP11098177A patent/JP2000293376A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003044307A (en) * | 2001-07-31 | 2003-02-14 | Nec Corp | Radio communication equipment, method for rewriting its boot program, and program |
| US6934537B2 (en) | 2001-07-31 | 2005-08-23 | Nec Corporation | Radio communication device, method of and program for rewriting boot program therefor |
| JP2004355067A (en) * | 2003-05-27 | 2004-12-16 | Konica Minolta Business Technologies Inc | Information processor |
| KR100604877B1 (en) | 2004-07-03 | 2006-07-31 | 삼성전자주식회사 | Apparatus and method for controlling memory address mapping in embedded system |
| JP2008217636A (en) * | 2007-03-07 | 2008-09-18 | Alpine Electronics Inc | Data processor and program start method |
| JP2013137732A (en) * | 2011-11-30 | 2013-07-11 | Mitsubishi Electric Corp | Information processor, broadcasting receiver and software starting method |
| JP2014089497A (en) * | 2012-10-29 | 2014-05-15 | Mitsubishi Electric Corp | Information processing device |
| JPWO2018150820A1 (en) * | 2017-02-17 | 2019-07-18 | 日立オートモティブシステムズ株式会社 | Information processing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7750676B2 (en) | Embedded system and control method therefor | |
| KR100415371B1 (en) | Computer | |
| KR100316981B1 (en) | Microcomputer provided with flash memory and method of storing program into flash memory | |
| WO2000019317A1 (en) | Protection of boot block code while allowing write accesses to the boot block | |
| KR100541781B1 (en) | Information processing apparatus and method | |
| JP2007193596A (en) | Firmware updating circuit and firmware updating method | |
| US5933595A (en) | Computer apparatus having electrically rewritable nonvolatile memory, and nonvolatile semiconductor memory | |
| US20030076311A1 (en) | Computer having a display interface with two basic input/output systems | |
| CN110809755A (en) | Electronic control system | |
| JP3830867B2 (en) | Single-chip microcomputer and its boot area switching method | |
| JP2000293376A (en) | Circuit and method for switching boot program | |
| US6934537B2 (en) | Radio communication device, method of and program for rewriting boot program therefor | |
| JP2001117766A (en) | Information processor with patch function of mask rom | |
| JPH11265283A (en) | Correction method for firmware in storage device, and storage device | |
| JP2003271420A (en) | Electronic control device | |
| JP5233869B2 (en) | Processing system and method for executing program executed by processing apparatus | |
| JP2001344156A (en) | Device with flash memory and data rewriting method | |
| JPH10283171A (en) | Information processor and control method therefor | |
| JP2005128613A (en) | Image forming device | |
| JP2853593B2 (en) | Download device | |
| JP2003242046A (en) | Information processor, and operational method and program for information processor | |
| JPH0973437A (en) | Multi-cpu system | |
| JP2002024044A (en) | Controller | |
| JPH1050086A (en) | Microcomputer having eeprom and its rewriting method | |
| JP2001256061A (en) | Information storage device |