JP2000284970A - プログラム変換装置及びプロセッサ - Google Patents

プログラム変換装置及びプロセッサ

Info

Publication number
JP2000284970A
JP2000284970A JP11086561A JP8656199A JP2000284970A JP 2000284970 A JP2000284970 A JP 2000284970A JP 11086561 A JP11086561 A JP 11086561A JP 8656199 A JP8656199 A JP 8656199A JP 2000284970 A JP2000284970 A JP 2000284970A
Authority
JP
Japan
Prior art keywords
instruction
instructions
sequence
conversion
equivalent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11086561A
Other languages
English (en)
Inventor
Kenichi Kawaguchi
謙一 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11086561A priority Critical patent/JP2000284970A/ja
Priority to US09/536,308 priority patent/US6658560B1/en
Publication of JP2000284970A publication Critical patent/JP2000284970A/ja
Priority to US10/621,440 priority patent/US7376818B2/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/40—Transformation of program code
    • G06F8/41—Compilation
    • G06F8/44—Encoding
    • G06F8/447—Target code generation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)
  • Devices For Executing Special Programs (AREA)

Abstract

(57)【要約】 【課題】 長語命令列の命令並列度の高いプログラム変
換装置を提供する。 【解決手段】 命令変換テーブル103には、処理が等価
で且つ操作対象の演算資源が異なる複数の命令が予め記
憶される。一次コンパイル手段101はソースプログラム
をコンパイルして命令列を生成する。命令並列化手段10
2は、前記命令列から長語命令列を生成する。命令検出
手段104は、前記命令列の中から、前記命令変換テーブ
ル103に予め記憶された命令を検出する。命令置換手段1
06は、この検出された命令を、前記命令変換テーブル10
3に記憶された命令のうち前記検出された命令と処理が
等価で且つ操作対象の演算資源が異なる別の命令に置換
する。従って、同時に実行できる命令の数が増加して、
無動作命令が減少し、並列度の高い並列化命令列を生成
することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、VLIW(Very Long I
nstruction Word)と呼ばれる長語命令型のマイクロプロ
セッサ、スーパスカラ型のマイクロプロセッサ、又は突
き放し実行型のマイクロプロセッサに関し、特に、演算
資源を有効利用した命令レベルの並列処理を行うプログ
ラム変換装置及びプロセッサに関する。
【０００２】
【従来の技術】近年、高速処理を目的として、長語命令
型、スーパスカラ型、突き放し実行型により、複数の命
令を同時に実行するマイクロプロセッサが開発されてい
る。
【０００３】長語命令型のマイクロプロセッサをターゲ
ットとするコンパイラの一例としては、命令列を決定し
た後、各命令が使用するマイクロプロセッサの演算器資
源や、長語命令の命令スロットの制約に従って、命令並
列化処理を行うものがある。
【０００４】このような技術として、例えば特開平５−
２６５７６９号公報に記載されたものがある。
【０００５】従来のプログラム変換装置を用いて、図６
中のソースプログラムを変換すると、先ず、ソースプロ
グラムから図６中の命令列が生成され、次に、この命令
列を並列化して、図６中の長語命令列が生成される。各
長語命令の第２命令スロットには無動作命令(nop)が挿
入され、ステップ数２の長語命令列が生成される。
【０００６】また、従来のスーパスカラ型のプロセッサ
を用いて、図２５に示すプログラムを実行すると、図３
４に示すパイプライン動作に従って動作し、５サイクル
で実行を終了する。
【０００７】また、乗算を３サイクルで実行する乗算器
を備えた従来のプロセッサを用いて、図３１に示すプロ
グラムを実行すると、図３５に示すパイプライン動作に
従って動作し、７サイクルで実行を終了する。
【０００８】
【発明が解決しようとする課題】しかしながら、前記従
来のプログラム変換装置では、ソースプログラムから生
成された命令列は、ターゲットとするプロセッサの演算
資源の制約等に起因して、必ずしも並列性が高いとは限
らず、その結果、命令並列化を行う際に無動作命令が多
く挿入されて、性能が上がらないという課題があった。
【０００９】また、従来のスーパスカラ型のプロセッサ
では、複数の命令を同時にデコードしても、演算資源の
制約から、デコードされた一部の演算しか実行されず、
性能が上がらない。
【００１０】更に、従来のプロセッサでは、複数のサイ
クルを要する演算器による演算が連続する場合には、こ
の演算が終了するまで、後続の演算が実行できないた
め、同様に性能が上がらない。
【００１１】本発明は前記課題に鑑み、その目的は、命
令並列度が高い並列化命令列を得ることができるプログ
ラム変換装置、及び演算器の稼働率が高くて高速に演算
処理可能なプロセッサを提供することにある。
【００１２】
【課題を解決するための手段】以上の目的を達成するた
め、本発明では、操作対象とする演算資源が同一である
２つの命令があれば、何れか一方の命令を演算資源の異
なる別の命令に置換することとする。
【００１３】即ち、請求項１記載の発明のプログラム変
換装置は、所定の命令列に含まれる命令を、前記命令と
等価な操作を行う別の命令であって且つ前記命令が操作
対象とする演算資源とは異なる演算資源を操作の対象と
する命令に置換する命令変換手段と、前記命令変換手段
により前記命令が前記別の命令で置換された前記所定の
命令列を、プロセッサで並列実行可能な位置に配置する
命令並列化手段とを備えたことを特徴とする。
【００１４】請求項２記載の発明は、前記請求項１記載
のプログラム変換装置において、前記命令変換手段は、
互いに等価な操作を行う命令であって、操作対象とする
演算資源が互いに異なる複数の命令を記憶する等価命令
記憶手段と、前記所定の命令列から、前記等価命令記憶
手段に記憶された命令と同一の命令を検出する命令検出
手段と、前記命令検出手段で検出された命令を、前記等
価命令記憶手段に記憶された命令のうち前記命令とは異
なる命令に置換する命令置換手段とを備えることを特徴
とする。
【００１５】請求項３記載の発明は、前記請求項１記載
のプログラム変換装置において、前記命令並列化手段に
より得られた並列化命令列の命令並列度を算出する命令
並列度算出手段を備えることを特徴とする。
【００１６】請求項４記載の発明は、前記請求項１記載
のプログラム変換装置において、前記命令変換手段は、
互いに等価な操作を行う複数の命令列を記憶し、前記複
数の命令列は、同じ順序で同じ演算資源を操作対象とす
る命令列同志を同類に集合させた等価命令列記憶手段
と、前記所定の命令列から、前記等価命令記憶手段に記
憶された命令列と同一の命令部分列を検出する命令部分
列検出手段と、前記命令部分列検出手段で検出された命
令部分列が属する同類命令列集合とは異なる同類命令列
集合を選択する同類命令列集合選択手段と、前記命令部
分列検出手段で検出された命令部分列を、前記同類命令
列集合選択手段で選択された同類命令列集合に属する命
令列に置換する命令列置換手段とを備えたことを特徴と
する。
【００１７】請求項５記載の発明のプログラム変換装置
は、所定の命令列をプロセッサで並列実行可能な位置に
配置し、並列化命令列を生成する命令並列化手段と、互
いに等価な操作を行う命令であって、操作対象とする演
算資源が互いに異なる複数の命令を記憶する等価命令記
憶手段と、前記並列化命令列の所定範囲内にある並列化
命令から無動作命令を検出する無動作命令検出手段と、
前記検出された無動作命令を含んだ並列化命令に含まれ
る命令が、前記等価命令記憶手段に記憶された命令であ
るとき、前記等価命令記憶手段に記憶された命令の中か
ら、前記並列化命令に含まれる命令とは異なる別の命令
を選択する変換候補選択手段と、前記並列化命令に含ま
れる命令を、前記変換候補選択手段で選択された命令に
置換する命令置換手段とを備えたことを特徴とする。
【００１８】請求項６記載の発明は、前記請求項５記載
のプログラム変換装置において、前記並列化命令列の中
で、前記並列化命令に含まれる命令とレジスタ干渉を起
こさない部分命令列を探索する有効範囲探索手段と、前
記有効範囲探索手段により探索された部分命令列に含ま
れる並列化命令の中から無動作命令を検出する他の無動
作命令検出手段とを備え、前記命令置換手段は、前記変
換候補選択手段で選択された命令を、前記他の無動作命
令検出手段により検出した無動作命令の配置位置に配置
することを特徴とする。
【００１９】請求項７記載の発明のプロセッサは、第１
の演算資源と、第２の演算資源と、前記第１の演算資源
を操作対象とする２つの命令の一方を前記第２の演算資
源に割り当て、前記２つの命令を並列に実行する命令並
列化実行手段とを備えたことを特徴とする。
【００２０】請求項８記載の発明は、前記請求項７記載
のプロセッサにおいて、前記命令並列化実行手段は、前
記２つの命令が共に前記第１の演算資源を操作対象とす
る命令であることを判別する命令判別手段と、前記第１
の演算資源を操作対象とする２つの命令のうち一方の命
令を、前記第２の演算資源に割り当てる演算資源割り当
て変更手段と、前記２つの命令を並列に実行する並列実
行手段とを備えたことを特徴とする。
【００２１】請求項９記載の発明のプロセッサは、複数
サイクルを要して操作される第１の演算資源と、前記第
１の演算資源よりも少ないサイクルを要して操作される
１個以上の第２の演算資源と、所定の命令が前記第１の
演算資源を操作対象とする命令であることを判別する命
令判別手段と、前記命令判別手段で判別された所定の命
令を、この命令と等価な操作を行う１つ以上の命令であ
って前記第２の演算資源を操作対象とする命令に置き換
える命令変換手段とを備えたことを特徴としている。
【００２２】請求項１０記載の発明は、前記請求項９記
載のプロセッサにおいて、前記命令変換手段は、前記所
定の命令と等価な操作を行う命令群を探索する命令群探
索手段と、前記命令群探索手段により探索された命令群
の実行が終了する時点と、前記所定の命令の実行が終了
する時点とを比較する比較手段と、前記比較手段により
前記命令群の実行が前記所定の命令の実行よりも早く終
了すると判別されたとき、前記所定の命令を前記命令群
に置換する命令置換手段とを備えたことを特徴とする。
【００２３】以上の構成により、請求項１ないし請求項
３記載の発明のプログラム変換装置では、命令列に含ま
れる一部の命令が、その命令とは処理が同一であって操
作対象の演算資源が異なる別の命令に置換される。その
結果、前記一部の命令と前記命令列に含まれる他の命令
とが演算資源を同じにして同時に実行できない場合であ
っても、前記置換された別の命令と前記命令列に含まれ
る他の命令とは演算資源を異にして、同時に実行でき
る。従って、同時に実行できる命令の数が増加して、無
動作命令が減少し、並列度の高い並列化命令列が生成さ
れる。
【００２４】また、請求項４記載の発明のプログラム変
換装置では、命令列を、処理が等価な複数の命令に一度
に変換するので、１命令毎に他の１命令に変換して行く
ことが不可能な場合であっても、その命令列を他の命令
列とは演算資源の異なる命令列に変換して、同時に実行
可能な命令を増加させることができる。従って、並列化
命令列では、無動作命令の数の減少して、その並列度を
高めることができる。
【００２５】更に、請求項５及び請求項６記載の発明の
プログラム変換装置では、所定の命令と無動作命令から
構成される並列化命令と、他の命令と無動作命令から構
成される別の並列化命令とが存在する場合に、これ等２
つの並列化命令を、前記所定の命令と前記他の命令とを
並列化した並列化命令にまとめられる。従って、並列化
命令の数が減少して、命令並列度が高くなる。
【００２６】加えて、請求項７及び請求項８記載のプロ
セッサでは、同一の演算資源を操作対象とする２つの命
令は同時には実行できないが、何れか一方の命令が本来
空いている演算資源を操作対象とする命令に置換され
る。従って、同時に実行できる命令の数が増加して、プ
ログラムが高速に実行される。
【００２７】また、請求項９及び請求項１０記載のプロ
セッサでは、実行に複数サイクルを要する命令の実行中
は、この実行に使用されている第１の演算資源は次の命
令では使用できず、この命令の実行は通常では待機する
ことになるが、この命令が第２の演算資源を操作対象と
する命令に置換されるので、これ等２つの命令は同時に
実行されて、プログラムが高速に実行されることにな
る。
【００２８】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。
【００２９】（第１の実施の形態）図１は、本発明の第
１の実施の形態のプログラム変換装置の概念図を示す。
同図において、101はソースプログラムをコンパイル
し、命令列を生成する一次コンパイル手段、102は命令
列から目的とする長語命令型の演算処理装置で動作する
長語命令列を生成する命令並列化手段、103は命令変換
テーブル(等価命令記憶手段)、104は命令検出手段であ
る。105は命令変換制御手段であって、前記命令検出手
段104の動作を制御し、命令の変換回数が規定値に達す
ると命令変換を停止するものである。106は命令置換手
段、107は長語命令列を記憶する長語命令列記憶手段、1
08は長語命令列の命令並列度を比較する命令並列度比較
手段である。前記命令変換テーブル103、命令検出手段1
04及び命令置換手段106により、命令変換手段109を構成
する。
【００３０】図２は、プログラム変換装置の動作を表す
流れ図を示す。同図中、201は命令変換回数の初期化処
理、202は一次コンパイル処理、203及び207は命令並列
化処理、204及び209は長語命令列記憶処理、205は命令
変換回数判別処理、206は命令変換処理、208は命令並列
度比較処理、210は命令変換回数更新処理である。
【００３１】図３は、プログラム変換装置で生成された
長語命令列が動作する演算処理装置の概念図を示す。同
図において、300はプログラムメモリ、301は２つの命令
スロットを持つ長語命令の命令レジスタ、302、303は、
各々、命令レジスタ301の第１命令スロット及び第２命
令スロットに割り当てられた命令をデコードするデコー
ダ、304は加算器(演算資源)、305はシフタ(演算資源)、
306はレジスタファイル、307はデータメモリである。
【００３２】命令の種類を図４に示す。本演算処理装置
においては、図４に示す８種類の命令が定義される。同
図中、Rn,Rmは、何れも、レジスタファイル306の中にあ
る１つのレジスタを表す変数である。また、immは即値
であって、正の整数の値をとる。memはデータメモリ307
のアドレスを表す変数である。ニーモニックの項は、命
令スロットに記述される命令の内容を示す。配置スロッ
トの項は、各命令スロットに当該命令が配置可能か否か
を示し、第１及び第２は各々第１命令スロット及び第２
命令スロットを示す。例えば、加算命令は第１命令スロ
ットには配置できるが、第２命令スロットには配置でき
ないことを意味する。
【００３３】次に、本実施の形態のプログラム変換装置
の動作を説明する。先ず、命令変換制御手段105によ
り、命令変換回数の初期化処理201が実行され、命令変
換回数が"０"に初期化される。
【００３４】次に、一次コンパイル手段101により、一
次コンパイル処理202が実行されて、ソースプログラム
から生成された命令列が命令並列化手段102及び命令検
出手段104に転送される。
【００３５】次に、命令並列化手段102により命令並列
化処理203が実行され、命令列から生成された長語命令
列が長語命令列記憶手段105に転送される。
【００３６】更に、長語命令列記憶手段105により長語
命令列記憶処理204が実行される。
【００３７】続いて、命令変換制御手段104により命令
変換回数判別処理205が実行され、命令変換回数が規定
値に達していると停止し、達していないと命令検出手段
104を起動する。前記規定値としては、任意の値、例え
ば命令列中の命令数等を設定しておく。
【００３８】次に、命令検出手段104及び命令置換手段1
06により命令変換処理206が実行される。命令変換テー
ブル103は、図５に示すように、命令グループから成
り、命令グループは、互いに処理が等価で且つ別の演算
器を使用する複数の命令から構成される。
【００３９】この命令変換テーブルに含まれる命令グル
ープ１に登録された加算命令add Rm,Rmと、左シフト命
令asl 1,Rmは、何れも、レジスタRmの値を２倍して、
レジスタRmに転送する命令であるが、加算命令は加算器
304を使用し、左シフト命令はシフタ305を使用する。従
って、これ等２つの命令は、お互いに処理が等価で且つ
別の演算器を使用する命令である。
【００４０】命令変換処理206においては、先ず、命令
検出手段104により、命令変換テーブル103の命令グルー
プに含まれる命令を命令列の中から検出する。次に、命
令置換手段106により、検出された命令をその命令が属
する命令グループの別の命令に置き換える。次に、命令
列が命令並列化手段102に転送される。
【００４１】次に、命令並列化手段102により命令並列
化処理207が実行され、生成された長語命令列が命令並
列度比較手段108に転送される。
【００４２】続いて、長語命令列記憶手段107に記憶さ
れた長語命令列が、命令並列度比較手段108に転送され
る。
【００４３】更に、命令並列度比較手段(命令並列度算
出手段)108により、命令並列度比較処理208が実行され
る。即ち、先ず、命令並列度を算出する。ここでは、並
列化する前の命令列の長さを、その命令列を並列化した
後の長語命令列の長さで割り、その商をその長語命令列
の命令並列度とする。そして、算出した命令並列度が高
いと判断された側の長語命令列が長語命令列記憶手段10
7に転送される。
【００４４】その後、命令変換制御手段105により命令
変換回数更新処理210が実行され、命令変換回数がイン
クリメントされて、命令変換回数判別処理205に進む。
【００４５】本実施の形態のプログラム変換装置によれ
ば、ソースプログラムから、命令並列度が大きな長語命
令列を生成することができる。このことを、図６から図
８を用いて説明する。
【００４６】図６は、ソースプログラム、一次コンパイ
ル処理201で生成された命令列、変数のレジスタ割り付
け、及び命令並列化処理203で生成された長語命令列を
示す。また、命令変換回数の規定値を"１"とする。
【００４７】（長語命令列記憶処理204）図６の中の長
語命令列が長語命令列記憶手段107に記憶される。
【００４８】（命令変換回数判別処理205）命令変換回
数が"０"であって、規定値"１"に達していないので、命
令変換処理206に進む。
【００４９】（命令変換処理206）図６の中の命令列の1
番目の命令が、命令グループのレジスタ変数RmがR0の場
合の加算命令add R0,R0に一致するので、この命令を命
令検出手段104により検出する。次に、命令置換手段106
により、この命令グループの別の命令、即ち、左シフト
命令asl 1,R0に置き換え、図７に示す命令列を生成す
る。
【００５０】（命令並列化処理207）図７の命令列か
ら、図８の長語命令列を生成する。
【００５１】（命令並列度比較処理208）長語命令列記
憶手段107に記憶した図６中の長語命令列と、命令並列
化手段102から転送された図８の長語命令列の命令並列
度とを比較する。
【００５２】図６中の長語命令列の命令並列度は"１"、
図８の長語命令列(並列化命令列１)の命令並列度は"２"
であるので、命令並列度が大きい方の図８の長語命令列
が長語命令列記憶手段107に転送される。
【００５３】（長語命令列記憶処理209）図８の長語命
令列が長語命令列記憶手段107に記憶される。
【００５４】（命令変換回数更新処理210）命令変換回
数を更新し、"１"とする。
【００５５】（命令変換回数判別処理205）命令変換回
数が規定値"１"に達したので、終了する。
【００５６】以上説明したように、本実施の形態のプロ
グラム変換装置を用いれば、図６の中のソースプログラ
ムから、図８に示すようなステップ数が"１"であって命
令並列度の高い長語命令列を生成することができる。
【００５７】（第２の実施の形態）図９は、本発明の第
２の実施の形態のプログラム変換装置の概念図を示す。
同図において、901は命令変換手段、902は長語命令列記
憶手段である。図１０は、長語命令列を考慮した命令変
換を行う命令変換手段901の構成を示す。図１０におい
て、1001は無動作命令検出手段、1002は変換候補選択手
段、1003は配置可能性検証手段、1004は命令置換手段、
1005は命令変換テーブル(等価命令記憶手段)、1006は命
令スロット設定手段、1007は有効範囲探索手段である。
【００５８】図１１は命令変換手段901の動作を表す流
れ図を示し、1101は第１無動作命令検出処理、1102は変
換候補選択処理、1103は命令スロット設定処理、1104は
有効範囲探索処理、1105は第２無動作命令検出処理、11
06は配置可能性検証処理、1107は命令置換処理である。
【００５９】次に、前記命令変換手段901の動作を説明
する。先ず、無動作命令検出手段1001により第１無動作
命令検出処理1101が実行され、長語命令列(並列化命令
列)の中の並列化命令から無動作命令(nop)Ａが検出され
れば、変換候補選択処理1102に進み、検出されなければ
終了する。
【００６０】次に、変換候補選択手段1002により変換候
補選択処理1102が実行され、無動作命令Ａと同じ長語命
令の異なる命令スロットの命令Ｂが、命令変換テーブル
1005の何れかの命令グループに存在している場合、その
命令グループから、命令Ｂと異なる命令Ｃを選択し、命
令スロット設定処理1103に進む。命令Ｂが命令変換テー
ブルの何れの命令グループにも存在しなければ、終了す
る。
【００６１】次に、命令スロット設定手段1006により命
令スロット設定処理1103が実行され、命令Ｃが配置可能
な命令スロットを無動作命令検出手段1001に転送する。
【００６２】更に、有効範囲探索手段1007により有効範
囲探索処理1104が実行され、長語命令列の中で、命令Ｂ
とレジスタ干渉を起さない範囲の部分命令列を探索し、
その範囲を無動作命令検出手段1001に転送する。
【００６３】ここで、命令Ｂとレジスタ干渉を起さない
範囲とは、命令Bよりも先に実行され、命令Bとの間にデ
ータ依存関係のある命令の中で、最も後に実行される命
令を含む長語命令の１つ後の長語命令から、命令Bより
も後に実行され、命令Bとの間にデータ依存関係のある
命令の中で最も先に実行される命令を含む長語命令の１
つ前の長語命令までを指す。
【００６４】ここで、先行命令Ｘと後続命令Ｙとの間に
データ依存関係があるとは、次の１）から３）の何れか
の場合に該当する場合をいう。
【００６５】１）先行命令Ｘが書き込むレジスタを、後
続命令Ｙが参照する場合 ２）先行命令Ｘが参照するレジスタに、後続命令Ｙが書
き込む場合 ３）先行命令Ｘが書き込むレジスタに、構造命令Ｙが書
き込む場合 次に、無動作命令検出手段(他の無動作命令検出手段を
兼ねる)1001により、第２無動作命令検出処理1105が実
行され、長語命令列の中の、命令Ｂとレジスタ干渉を起
こさない範囲にある、命令Cが配置可能な命令スロット
の中から、無動作命令Aと異なる無動作命令Ｄが検出さ
れれば、配置可能性判別処理1106に進み、検出されなけ
れば終了する。
【００６６】更に、配置可能性検証手段1003により配置
可能性検証処理1106が実行され、長語命令の中の無動作
命令Ｄを命令Ｃで置き換えても、長語命令として成立す
るか否かが検証される。長語命令として成立すれば、命
令置換処理1105に進み、成立しなければ終了する。
【００６７】次に、命令置換手段1004により命令置換処
理1107が実行され、命令列の中の命令Bが命令Cに置き換
えられる。
【００６８】この命令変換手段を使用すれば命令並列度
を効率良く上げることができる。
【００６９】図１２に示す命令列に対する命令変換の動
作を説明する。この命令列を並列化して、長語命令列記
憶手段902に記憶した長語命令列を図１３に示す。
【００７０】（第１無動作命令検出処理1101）図１３に
示す長語命令列の第２長語命令の第２命令スロットの無
動作命令を検出する。
【００７１】（変換候補選択処理1102）第２長語命令の
第１命令スロットの加算命令add R1,R1に対する変換候
補の左シフト命令asl 1,R1を選択する。
【００７２】（命令スロット設定処理1103）図４より、
左シフト命令asl 1,R1が配置可能な命令スロットは第
２命令スロットであるので、この情報を無動作命令検出
手段1001に転送する。
【００７３】（有効範囲探索処理1104）第２長語命令の
第１命令スロットの加算命令add R1,R1とレジスタ干渉
のない長語命令列の範囲を探す。
【００７４】第２長語命令よりも前の第１長語命令で
は、第２命令スロットの右シフト命令asr 2,R1におい
て、加算命令add R1,R1で参照するレジスタR1への書き
込みが行われるため、この２つの命令の間にはデータ依
存関係がある。従って、加算命令add R1,R1とレジスタ
干渉のない長語命令列の範囲は、この長語命令の１つ後
の第２長語命令から後になる。
【００７５】また、第２長語命令よりも後の長語命令で
は、第３長語命令に含まれる命令ではレジスタR1は参照
されず、第４長語命令の中の加算命令add R2,R1におい
てレジスタR1が参照されるため、先の加算命令add R1,
R1との間にデータ依存関係がある。従って、加算命令ad
d R1,R1とレジスタ干渉のない長語命令列の範囲は、こ
の長語命令の１つ前の第３長語命令から前になる。
【００７６】結局、加算命令add R1,R1とレジスタ干渉
のない長語命令列の範囲は、第２長語命令から第３長語
命令までの間となる。
【００７７】（第２無動作命令検出処理1105）左シフト
命令が配置可能な命令スロットは第２命令スロットであ
るから、第２長語命令から第３長語命令の第２命令スロ
ットから、第２長語命令の第２命令スロットの無動作命
令以外の無動作命令を探し、第３長語命令の第２命令ス
ロットにある無動作命令を検出する。
【００７８】（配置可能性検証処理1106）左シフト命令
asl 1,R1が第３長語命令の第２命令スロットに配置可
能であることを検証する。
【００７９】（命令置換処理1107）命令列の第３番目の
加算命令add R1,R1を、左シフト命令asl 1,R1に置き
換え、その結果、図１４に示す命令列を得る。
【００８０】以上のようにして、命令変換処理を行なっ
た後、命令並列化処理を行うと、図１５に示す長語命令
列を得る。
【００８１】長語命令列を考慮せずに命令変換処理を行
なった場合、命令列の第１番目の加算命令add R2,R2を
変換して、図１６の命令列が生成されるが、この命令列
を並列化すると、図１７のような長語命令列となって、
並列度を上げることができない。しかし、長語命令列を
考慮する本プログラム変換装置を用いれば、前記のよう
な命令変換が行われないので、無駄な変換処理を行わず
に済む。従って、効率的に並列度を上げることができ
る。
【００８２】（第３の実施の形態）次に、本発明の第３
の実施の形態を説明する。本実施の形態では、プログラ
ム変換装置を図１８に示すように構成し、命令変換テー
ブル1804を図１９のように構成することにより、複数の
命令を一度に変換することができ、１対１の命令変換で
は不可能な並列度の向上を実現することができる。以
下、詳細に説明する。
【００８３】図１８において、1801は命令群検出手段
(命令部分列検出手段)、1802は命令類選択手段(同類命
令列集合選択手段)、1803は命令群置換手段(命令列置換
手段)、1804は命令変換テーブル(等価命令列記憶手段)
である。命令変換テーブル1804を図１９に示す。同図に
おいて、各命令群は、順序の付された１つ又は複数の命
令の集合であり、命令類は１つ又は複数の命令群から構
成され、命令類を構成している各命令群は同一数の命令
を持ち、各命令群の同一順序の命令は、同じ演算器を使
用する命令である。命令類グループは１つ又は複数の命
令類から構成され、各命令類グループを構成する全ての
命令類の中の全ての命令群は、同じ処理を行う命令又は
命令の列である。
【００８４】命令群検出手段1801は、命令列から、命令
変換テーブルの何れかの命令群を検出する。命令類選択
手段1802は、同じ命令類グループの中で、命令群検出手
段1801が検出した命令群が属する命令類とは異なる命令
類を選択する。命令群置換手段1802は、命令群検出手段
1801が検出した命令群を、命令類選択手段1802が選択し
た命令類に属する命令群に置き換える。
【００８５】変換しようとする命令列を図２０に示す。
また、この命令列を並列化した長語命令列を図２１に示
す。
【００８６】命令変換処理は、先ず、命令群検出手段18
01によって、命令列から、図１９の命令変換テーブルの
命令類グループ2の命令類3の命令群4が、第４命令から
第6命令の命令部分列に存在することを検出する。
【００８７】次に、命令類選択手段1802は、命令類グル
ープ2の中で、命令群4が属する命令類(同類命令列集合)
3とは異なる同類命令列集合である命令類4を選択する。
【００８８】次に、命令群置換手段1803によって、命令
群4が、命令類4に属する命令群5に置き換えられ、命令
列が図２２に示すような命令列に変換される。
【００８９】図２２に示す命令列を並列化すると、図２
３示すような長語命令列となる。図２１の長語命令列
と、図２３の長語命令列とを比較して判るように、命令
並列度が向上し、ステップ数が減少している。
【００９０】このように、１つづつの命令の置換えが不
可能な図２０の命令列は、前記したように複数の命令を
同時に変換することにより、命令並列度を上げることが
できる。
【００９１】また、命令類という命令群の集合を設け、
同じ命令類内の命令群の置換を避けることにより、無駄
な命令変換を行なわずに済み、効率的に命令並列度を上
げ留ことが可能である。つまり、同じ命令類に属する命
令群は、同じ順に同じ演算器を使用するので、これ等の
命令群の間で置換をしても、命令並列度は向上しないた
め、これを禁止することにより、命令並列度の向上する
可能性のある命令群とのみ置換できるようにしている。
【００９２】（第４の実施の形態）続いて、本発明の第
４の実施の形態を説明する。図２４は、本発明の第４の
実施の形態のスーパスカラ型のプロセッサの概念図を示
す。
【００９３】図２４において、2400はプログラムメモ
リ、2401は命令バッファ、2402は命令判別手段、2403は
テーブル検索手段、2404は命令変換テーブル、2405は命
令置換手段(演算資源割り当て変更手段)、2406は命令レ
ジスタ、2407はデコーダ、2408は加算器(第１の演算資
源)、2409はシフタ(第２の演算資源)、2410はレジスタ
ファイル、2411はデータメモリである。前記命令判別手
段2402、命令置換手段2405、命令レジスタ2406及びデコ
ーダ2407により、命令並列化実行手段2412を構成する。
また、前記命令レジスタ2406及びデコーダ2407により並
列実行手段2413を構成する。
【００９４】前記命令変換テーブル2404は、第１の実施
の形態で用いた命令変換テーブルと同じ構成を有し、図
５に示した命令グループにより構成されているものとす
る。また、命令セットは第１の実施の形態と同じもので
あるとする。
【００９５】次に、本実施の形態のプロセッサの動作を
説明する。本実施の形態のプロセッサの動作は、命令変
換、命令デコード、演算実行の３つのパイプラインステ
ージから成り、各々のパイプラインステージは並列に動
作することが可能である。また、各命令は、各パイプラ
インステージを、命令変換ステージ、命令デコードステ
ージ、演算実行ステージの順に通って実行される。
【００９６】以下、命令変換ステージの動作を説明す
る。
【００９７】（ステップ１）命令判別手段2402によっ
て、命令バッファ2401の第１の命令と第２の命令とが同
じ演算手段を用いるか否か、即ち、共に加算器2408を使
用する命令か、又は共にシフタ2409を使用する命令であ
るか否かを判別し、同じ演算手段を用いる場合にはステ
ップ２に進む。同じ演算手段を用いない場合には、第１
の命令と第２の命令とを命令レジスタ2406に転送して、
命令変換ステージを終了する。
【００９８】（ステップ２）テーブル検索手段2403によ
って、何れか一方の命令が命令変換テーブル2403の命令
グループに含まれるか否かが判別される。含まれる場合
にはステップ３に進む。含まれない場合には、第１の命
令と第２の命令とを命令レジスタ2406に転送して、命令
変換ステージを終了する。
【００９９】（ステップ３）命令置換手段2405によっ
て、命令変換テーブル2404の命令グループに含まれる命
令が、命令グループの他の命令に置き換えられ、もう一
方の命令と共に命令レジスタ2406に転送される。
【０１００】命令デコードステージでは、デコーダ2407
によって、命令レジスタ2406の２つの命令がデコードさ
れる。デコードされた２つの命令が同じ演算器を用いる
場合には、先の命令のデコード結果のみが各演算器に渡
され、後の命令は命令バッファ2401に転送される。デコ
ードされた２つの命令が同じ演算器を用いない場合に
は、２つの命令のデコード結果は共に各演算器に渡され
る。
【０１０１】演算実行ステージでは、デコーダ2407のデ
コード結果に基づき、演算が実行される。
【０１０２】本実施の形態のスーパスカラ型のプロセッ
サによれば、多くの命令を並列に実行することができ、
従って、プログラムを高速に実行することができる。こ
のことを図２５から図２７を用いて説明する。
【０１０３】図２５は、プログラムメモリに格納された
プログラムの命令列を表す。図２６は、命令レジスタに
転送される命令列を表す。また図２７は、このプログラ
ムを実行する際のパイプラインの動作を表す図である。
【０１０４】（時刻t0から時刻t1まで） （命令変換ステージ） （ステップ１）命令判別手段2402によって、命令A:add
R3,R2、及び命令B:add R0,R0は、共に加算器2406を使
用することが判別され、ステップ２に進む。
【０１０５】（ステップ２）テーブル検索手段2403によ
って、命令Ｂが命令変換テーブル2404の命令グループに
含まれることが判別され、ステップ３に進む。
【０１０６】（ステップ３）命令置換手段2405によっ
て、命令Ｂが図５の命令グループの命令E:asl 1,R0に
置き換えられ、命令Ａ、Ｅが命令レジスタ2406に転送さ
れる。
【０１０７】（時刻t1から時刻t2まで） （命令変換ステージ） （ステップ１）命令判別手段2402によって、命令C:add
R1,R1、及び命令D:sub R2,R0は、共に加算器2408を使
用することが判別され、ステップ２に進む。
【０１０８】（ステップ２）テーブル検索手段2403によ
って、命令Ｃが命令変換テーブル2404の命令グループに
含まれることが判別され、ステップ３に進む。
【０１０９】（ステップ３）命令置換手段2405によっ
て、命令Ｃが図５の命令グループの命令F:asl 1,R1に
置き換えられ、命令Ｆ、Ｄが命令レジスタ2406に転送さ
れる。
【０１１０】（命令デコードステージ）命令Ａ、Ｅがデ
コードされる。
【０１１１】（時刻t2から時刻t3まで） （命令デコードステージ）命令Ｆ、Ｄがデコードされ
る。
【０１１２】（演算実行ステージ）加算器2408におい
て、命令Aのデコード結果に従い、R2とR3の和をR2に代
入する。同時に、シフタ2409は、命令Eのデコード結果
に従い、R0の値を１ビット左シフトし、R0に代入する。
【０１１３】（時刻t3から時刻t4まで） （演算実行ステージ）加算器2408において、命令Ｄのデ
コード結果に従い、R0とR2の差をR0に代入する。同時
に、シフタ2409は、命令Fのデコード結果に従い、R1の
値を１ビット左シフトし、R1に代入する。
【０１１４】このように、本実施の形態のプロセッサに
よれば、本来は加算器で実行される命令を、シフタで実
行される等価な命令に置き換えるので、演算実行の並列
度を上げ、プログラムを高速に実行することができる。
【０１１５】（第５の実施の形態）次に、本発明の第５
の実施の形態を説明する。図２８は本実施の形態のプロ
セッサを示す概念図である。
【０１１６】図２８において、2800はプログラムメモ
リ、2801は命令バッファ、2802は命令判別手段、2803は
テーブル検索手段(命令群探索手段)、2804は命令変換テ
ーブル、2805は命令置換手段、2806は命令レジスタ、28
07はデコーダ、2808は比較器(比較手段)、2809は乗算器
状態ダウンカウンタ、2810は乗算器状態ダウンカウンタ
制御手段、2813は乗算器(第１の演算資源)、2811は加算
器(第２の演算資源)、2812はシフタ(第２の演算資源)、
2814はシャドウレジスタ、2815はレジスタファイル、28
16はデータメモリである。前記テーブル検索手段2803、
比較器2808及び命令置換手段2805により、命令変換手段
2817を構成する。乗算器状態ダウンカウンタ2809は、"
０"以上の整数値をとる変数で構成されており、初期値
は"０"である。
【０１１７】命令の種類を、図２９に示す。本プロセッ
サにおいては、図２９の９種類の命令が定義されてい
る。図中、Rn,Rmは何れも、レジスタファイル2815の中
にある１つのレジスタを表す変数である。また、immは
即値であって、正の整数の値をとる。memは、データメ
モリ2816のアドレスを表す変数である。ニーモニックの
項は、命令レジスタに記述される命令の内容を示す。実
行サイクル数の項は、各命令の演算実行に要する実行時
間をサイクル数で表現している。
【０１１８】命令変換テーブル2804は、図３０に示すよ
うな複数の命令グループから構成される。各命令グルー
プは、変換対象命令と置換命令群と置換命令数とから構
成される。変換対象命令は乗算器2813を使用する乗算命
令であり、置換命令群は、この乗算命令と同じ処理を乗
算器2813以外の演算器を用いて実現する命令列であり、
置換命令数は置換命令群の命令の数である。また、置換
命令群の命令で使用しているレジスタ変数RRは、シャド
ウレジスタ2814のレジスタを表す変数である。
【０１１９】次に、本実施の形態のプロセッサの動作を
説明する。
【０１２０】本実施の形態のプロセッサの動作は、命令
変換、命令デコード、演算実行の３つのパイプラインス
テージから成り、各々のパイプラインステージは並列に
動作することが可能である。また、各命令は、各パイプ
ラインステージを、命令変換ステージ、命令デコードス
テージ、演算実行ステージの順に通って実行される。
【０１２１】以下、命令変換ステージの動作を説明す
る。
【０１２２】（ステップ１）命令判別手段2802によっ
て、プログラムメモリ2800から命令バッファ2801に転送
された命令が乗算命令か否かが判別され、乗算命令でな
い場合には、その命令が命令レジスタ2806に転送され、
ステップ６に進む。乗算命令である場合には、ステップ
２に進む。
【０１２３】（ステップ２）テーブル検索手段2803によ
って命令変換テーブル2804が検索され、その乗算命令が
ある命令グループの変換対象命令になっているか否かが
判別され、ある命令グループの変換対象命令になってい
る場合には、その命令グループの置換命令数が比較器28
08に転送され、その命令グループの置換命令群が命令置
換手段2805に転送されて、ステップ３に進む。何れの命
令グループの変換対象命令にもなっていない場合には、
命令バッファ2801の乗算命令が命令レジスタ2806に転送
され、ステップ７に進む。
【０１２４】（ステップ３）比較器2808によって、乗算
器状態ダウンカウンタ2809の値とテーブル検索手段2803
から転送された置換命令数とが比較され、乗算器状態ダ
ウンカウンタ2809の値がテーブル検索手段2803から転送
された置換命令数より小さい場合には、命令バッファ28
01の乗算命令が命令レジスタ2806に転送され、ステップ
７に進む。一方、小さくない場合には、ステップ４に進
む。
【０１２５】（ステップ４）命令置換手段2805によっ
て、テーブル検索手段2803から転送された置換命令群が
命令レジスタ2806に転送され、ステップ５に進む。
【０１２６】（ステップ５）乗算器状態ダウンカウンタ
制御手段2810によって、乗算器状態ダウンカウンタ2809
の値が正である場合には、その値から置換命令数+1を引
き、その結果が正である場合にはその結果を乗算器状態
ダウンカウンタ2809の値とし、そうでない場愛には、"
０"を乗算器状態ダウンカウンタ2809の値とし、命令変
換ステージを終了する。
【０１２７】（ステップ６）乗算器状態ダウンカウンタ
制御手段2810によって、乗算器状態ダウンカウンタ2809
の値が正である場合には、その値を１つ小さくして、命
令変換ステージを終了する。
【０１２８】（ステップ７）乗算器状態ダウンカウンタ
制御手段2810によって、乗算器状態ダウンカウンタ2809
の値が"４"に設定され、命令変換ステージを終了する。
【０１２９】命令デコードステージでは、デコーダ2807
によって、命令レジスタ2806にある先頭の命令がデコー
ドされ、デコード結果を各演算器に転送する。但し、命
令が乗算であって、乗算器2813が先行する乗算の実行を
終了していない場合は、この命令を命令レジスタ2806の
先頭に戻す。
【０１３０】演算実行ステージでは、デコーダ2807のデ
コード結果に基づき、演算が実行される。但し、乗算器
2813は、先行する乗算の実行が終了していない場合は、
先行する乗算の実行を続ける。
【０１３１】本実施の形態のプロセッサによれば、実行
に複数サイクルを要する乗算器による第１の乗算命令の
実行中に、第２の乗算命令を他の演算器を用いる命令群
に変換して実行することにより、プログラムを高速に実
行することができる。このことを、図３１から図３３を
用いて説明する。
【０１３２】図３１は、プログラムメモリに格納された
プログラムの命令列を表す。図３２は、命令レジスタに
転送される命令列を表す。また図３３は、このプログラ
ムを実行する際のパイプラインの動作を表す図である。
【０１３３】（時刻t0から時刻t1まで） （命令変換ステージ） （ステップ１）命令判別手段2802によって、命令A:mul
5,R0が乗算命令であることが判別され、ステップ２に
進む。
【０１３４】（ステップ２）テーブル検索手段2803によ
って命令変換テーブル2804が検索され、図３０より、こ
の命令が命令グループ４の変換対象命令であることが判
り、置換命令数３が比較器2808に転送され、命令グルー
プ4の置換命令群が命令置換手段2805に転送されて、ス
テップ３に進む。
【０１３５】（ステップ３）比較器2808によって、置換
命令数３と乗算器状態ダウンカウンタ2809の値とが比較
され、乗算器状態ダウンカウンタ2809の値は"０"である
ので、乗算命令Ａが命令レジスタ2806に転送され、ステ
ップ７に進む。
【０１３６】（ステップ７）乗算器状態ダウンカウンタ
制御手段2810によって、乗算器状態ダウンカウンタ2809
の値が"４"に設定され、命令変換ステージを終了する。
【０１３７】（時刻t1から時刻t2まで） （命令変換ステージ） （ステップ１）命令判別手段2802によって、次の命令B:
mul 3,R1が乗算命令であることが判別され、ステップ
２に進む。
【０１３８】（ステップ２）テーブル検索手段2803によ
って命令変換テーブル2804が検索され、図３０より、こ
の命令は、命令グループ2の変換対象命令であることが
判り、置換命令数"３"が比較器2808に転送され、命令グ
ループ2の置換命令群が命令置換手段2805に転送され
て、ステップ３に進む。
【０１３９】（ステップ３）比較器2808によって、置換
命令数３と乗算器状態ダウンカウンタ2809の値"４"とが
比較され、乗算命令Aが命令レジスタ2806に転送され、
ステップ４に進む。
【０１４０】（ステップ４）命令置換手段2805によっ
て、命令グループ2の置換命令群、即ち、命令C:movR1,R
R、命令D:asl 1,R1、命令E:add RR,R1が命令レジスタ
2806に転送され、ステップ５に進む。
【０１４１】（ステップ５）乗算器状態ダウンカウンタ
制御手段2810によって、乗算器状態ダウンカウンタ2809
の値"４"から、置換命令数"３"に"１"を加えた"４"を引
くと、"０"になるので、乗算器状態ダウンカウンタ2809
の値を"０"にして、命令変換ステージを終了する。
【０１４２】（命令デコードステージ）デコーダ2807に
よって命令Ａがデコードされる。
【０１４３】（時刻t2から時刻t3まで） （命令デコードステージ）デコーダ2807によって命令Ｃ
がデコードされる。
【０１４４】（演算実行ステージ）命令Aのデコード結
果として、R0と"５"との乗算が乗算器2811で実行され
る。乗算命令の実行サイクル数は"３"であるので、この
乗算は、時刻t5に終了する。
【０１４５】（時刻t3から時刻t4まで） （命令デコードステージ）デコーダ2807によって命令Ｄ
がデコードされる。
【０１４６】（演算実行ステージ）命令Cのデコード結
果として、R1の値がRRに転送される。また、乗算器2811
では、引続きR0と"５"との乗算が行われる。
【０１４７】（時刻t4から時刻t5まで） （命令デコードステージ）デコーダ2807によって命令Ｅ
がデコードされる。
【０１４８】（演算実行ステージ）命令Ｄのデコード結
果として、シフタ2810においてR1の値が１ビット左シフ
トされる。また、乗算器2811では引続きR0と"５"との乗
算が行われる。
【０１４９】（時刻t5から時刻t6まで） （演算実行ステージ）命令ＥＥのデコード結果として、
加算器2809において、R1の値とRRの値とが加算される。
【０１５０】このように、本実施の形態のプロセッサに
よれば、本来は乗算器で実行される命令を、シフタや加
算器等で実行される等価な命令群に置き換えるので、演
算実行の並列度を上げ、プログラムを高速に実行するこ
とができる。
【０１５１】
【発明の効果】以上説明したように、請求項１ないし請
求項３記載の発明のプログラム変換装置によれば、命令
列に含まれる一部の命令を、その命令とは処理が同一で
あって操作対象の演算資源が異なる別の命令に置換した
ので、同時に実行できる命令の数が増加して、無動作命
令を減少させることができ、並列度の高い並列化命令列
を生成できる。
【０１５２】また、請求項４記載の発明のプログラム変
換装置によれば、命令列を、処理が等価な複数の命令に
一度に変換するので、１命令毎に他の１命令に変換して
行くことが不可能な場合であっても、同時に実行可能な
命令を増加させて、並列化命令列の命令並列度を高める
ことができる。
【０１５３】更に、請求項５及び請求項６記載の発明の
プログラム変換装置によれば、所定の命令と無動作命令
から構成される並列化命令と、他の命令と無動作命令か
ら構成される別の並列化命令とを、前記所定の命令と前
記他の命令とを並列化した並列化命令にまとめたで、並
列化命令の数を減少させて、並列化命令列の命令並列度
を高めることができる。
【０１５４】加えて、請求項７及び請求項８記載のプロ
セッサによれば、同一の演算資源を操作対象とする２つ
の命令であっても、何れか一方の命令を本来空いている
演算資源を操作対象とする命令に置換したので、同時に
実行できる命令の数を増加させて、プログラムの高速実
行が可能である。
【０１５５】また、請求項９及び請求項１０記載のプロ
セッサによれば、第１の演算資源を操作資源とする命令
を、第２の演算資源を操作対象とする命令に置換したの
で、この命令の前の命令で前記第１の演算資源が使用さ
れている最中であっても、この命令を実行でき、プログ
ラムの高速実行が可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のプログラム変換装
置の全体構成を示すブロック図である。
【図２】同プログラム変換装置の動作を示す流れ図であ
る。
【図３】同プログラム変換装置で生成された長語命令列
が動作する演算処理装置の概略構成を示す図である。
【図４】同実施の形態で例示する命令セットを示す図で
ある。
【図５】同実施の形態のプログラム変換装置に備える命
令変換テーブルの内容を示す図である。
【図６】同実施の形態で例示するソースプログラム、各
変数のレジスタへの割り当て、命令列及び長語命令列を
示す図である。
【図７】同実施の形態のプログラム変換装置で得られる
命令列を示す図である。
【図８】同プログラム変換装置で得られる長語命令列を
示す図である。
【図９】本発明の第２の実施の形態のプログラム変換装
置の全体構成を示すブロック図である。
【図１０】同プログラム変換装置に備える命令変換手段
の構成を示す図である。
【図１１】同命令変換手段の動作を示す流れ図である。
【図１２】同実施の形態で例示する命令列を示す図であ
る。
【図１３】図１２の命令列から生成される長語命令列を
示す図である。
【図１４】同実施の形態のプログラム変換装置で得られ
る命令列を示す図である。
【図１５】同プログラム変換装置で得られる長語命令列
を示す図である。
【図１６】同プログラム変換装置の効果を説明するため
に例示する命令列を示す図である。
【図１７】同プログラム変換装置の効果を説明するため
に用いる長語命令列を示す図である。
【図１８】本発明の第３の実施の形態のプログラム変換
装置の全体構成を示すブロック図である。
【図１９】同実施の形態のプログラム変換装置に備える
命令変換テーブルの内容を示す図である。
【図２０】同実施の形態で例示する命令列を示す図であ
る。
【図２１】図２０の命令列から生成される長語命令列を
示す図である。
【図２２】同実施の形態のプログラム変換装置で得られ
る命令列を示す図である。
【図２３】同プログラム変換装置で得られる長語命令列
を示す図である。
【図２４】本発明の第４の実施の形態のスーパスカラ型
のプロセッサの構成を示すブロック図である。
【図２５】同プロセッサのプログラムメモリに格納され
たプログラムの命令列を例示する図である。
【図２６】同プロセッサの命令レジスタに転送される命
令置換後の命令列を示す図である。
【図２７】同プロセッサのパイプライン動作を示す図で
ある。
【図２８】本発明の第５の実施の形態のプロセッサの全
体構成を示すブロック図である。
【図２９】同実施の形態で例示する命令セットを示す図
である。
【図３０】同実施の形態のプログラム変換装置に備える
命令変換テーブルの内容を示す図である。
【図３１】同プロセッサのプログラムメモリに格納され
たプログラムの命令列を例示する図である。
【図３２】同プロセッサの命令レジスタに転送される命
令置換後の命令列を示す図である。
【図３３】同プロセッサのパイプライン動作を示す図で
ある。
【図３４】従来のスーパスカラ型のプロセッサのパイプ
ライン動作を示す図である。
【図３５】従来のプロセッサのパイプライン動作を示す
図である。
【符号の説明】
１０１ 一次コンパイル手段 １０２ 命令並列化手段 １０３ 命令変換テーブル(等価命令記憶手段) １０４ 命令検出手段 １０５ 命令変換制御手段 １０６ 命令置換手段 １０７ 長語命令列記憶手段 １０８ 命令並列度比較手段(命令並列度算出
手段) １０９ 命令変換手段 ３００ プログラムメモリ ３０１ 命令レジスタ ３０２、３０３ デコーダ ３０４ 加算器(演算資源) ３０５ シフタ(演算資源) ３０６ レジスタファイル ９０１ 命令変換手段 ９０２ 長語命令列記憶手段 １００１ 無動作命令検出手段(他の無動作命令
検出手段) １００２ 変換候補選択手段 １００３ 配置可能性検証手段 １００４ 命令置換手段 １００５ 命令変換テーブル(等価命令記憶手段) １００７ 有効範囲探索手段 １８０１ 命令群検出手段(命令部分列検出手段) １８０２ 命令類選択手段(同類命令列集合選択
手段) １８０３ 命令群置換手段(命令列置換手段) １８０４ 命令変換テーブル(等価命令記憶手段) ２４００ プログラムメモリ ２４０１ 命令バッファ ２４０２ 命令判別手段 ２４０３ テーブル検索手段 ２４０４ 命令変換テーブル ２４０５ 命令置換手段(演算資源割り当て変更
手段) ２４０６ 命令レジスタ ２４０７ デコーダ ２４０８ 加算器(第１の演算資源) ２４０９ シフタ(第２の演算資源) ２４１０ レジスタファイル ２４１１ データメモリ ２４１２ 命令並列化実行手段 ２４１３ 並列実行手段 ２８００ プログラムメモリ ２８０１ 命令バッファ ２８０２ 命令判別手段 ２８０３ テーブル検索手段(命令群探索手段) ２８０４ 命令変換テーブル ２８０５ 命令置換手段 ２８０６ 命令レジスタ ２８０７ デコーダ ２８０８ 比較器(比較手段) ２８０９ 乗算器状態ダウンカウンタ ２８１０ 乗算器状態ダウンカウンタ制御手段 ２８１１ 加算器(第２の演算手段) ２８１２ シフタ(第２の演算手段) ２８１３ 乗算器(第１の演算手段) ２８１５ レジスタファイル ２８１７ 命令変換手段

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 所定の命令列に含まれる命令を、前記命
    令と等価な操作を行う別の命令であって且つ前記命令が
    操作対象とする演算資源とは異なる演算資源を操作の対
    象とする命令に置換する命令変換手段と、 前記命令変換手段により前記命令が前記別の命令で置換
    された前記所定の命令列を、プロセッサで並列実行可能
    な位置に配置する命令並列化手段とを備えたことを特徴
    とするプログラム変換装置。
  2. 【請求項２】 前記命令変換手段は、 互いに等価な操作を行う命令であって、操作対象とする
    演算資源が互いに異なる複数の命令を記憶する等価命令
    記憶手段と、 前記所定の命令列から、前記等価命令記憶手段に記憶さ
    れた命令と同一の命令を検出する命令検出手段と、 前記命令検出手段で検出された命令を、前記等価命令記
    憶手段に記憶された命令のうち前記命令とは異なる命令
    に置換する命令置換手段とを備えることを特徴とする請
    求項１記載のプログラム変換装置。
  3. 【請求項３】 前記命令並列化手段により得られた並列
    化命令列の命令並列度を算出する命令並列度算出手段を
    備えることを特徴とする請求項１記載のプログラム変換
    装置。
  4. 【請求項４】 前記命令変換手段は、 互いに等価な操作を行う複数の命令列を記憶し、前記複
    数の命令列は、同じ順序で同じ演算資源を操作対象とす
    る命令列同志を同類に集合させた等価命令列記憶手段
    と、 前記所定の命令列から、前記等価命令記憶手段に記憶さ
    れた命令列と同一の命令部分列を検出する命令部分列検
    出手段と、 前記命令部分列検出手段で検出された命令部分列が属す
    る同類命令列集合とは異なる同類命令列集合を選択する
    同類命令列集合選択手段と、 前記命令部分列検出手段で検出された命令部分列を、前
    記同類命令列集合選択手段で選択された同類命令列集合
    に属する命令列に置換する命令列置換手段とを備えたこ
    とを特徴とする請求項１記載のプログラム変換装置。
  5. 【請求項５】 所定の命令列をプロセッサで並列実行可
    能な位置に配置し、並列化命令列を生成する命令並列化
    手段と、 互いに等価な操作を行う命令であって、操作対象とする
    演算資源が互いに異なる複数の命令を記憶する等価命令
    記憶手段と、 前記並列化命令列の所定範囲内にある並列化命令から無
    動作命令を検出する無動作命令検出手段と、 前記検出された無動作命令を含んだ並列化命令に含まれ
    る命令が、前記等価命令記憶手段に記憶された命令であ
    るとき、前記等価命令記憶手段に記憶された命令の中か
    ら、前記並列化命令に含まれる命令とは異なる別の命令
    を選択する変換候補選択手段と、 前記並列化命令に含まれる命令を、前記変換候補選択手
    段で選択された命令に置換する命令置換手段とを備えた
    ことを特徴とするプログラム変換装置。
  6. 【請求項６】 前記並列化命令列の中で、前記並列化命
    令に含まれる命令とレジスタ干渉を起こさない部分命令
    列を探索する有効範囲探索手段と、 前記有効範囲探索手段により探索された部分命令列に含
    まれる並列化命令の中から無動作命令を検出する他の無
    動作命令検出手段とを備え、 前記命令置換手段は、前記変換候補選択手段で選択され
    た命令を、前記他の無動作命令検出手段により検出した
    無動作命令の配置位置に配置することを特徴とする請求
    項５記載のプログラム変換装置。
  7. 【請求項７】 第１の演算資源と、 第２の演算資源と、 前記第１の演算資源を操作対象とする２つの命令の一方
    を前記第２の演算資源に割り当て、前記２つの命令を並
    列に実行する命令並列化実行手段とを備えたことを特徴
    とするプロセッサ。
  8. 【請求項８】 前記命令並列化実行手段は、 前記２つの命令が共に前記第１の演算資源を操作対象と
    する命令であることを判別する命令判別手段と、 前記第１の演算資源を操作対象とする２つの命令のうち
    一方の命令を、前記第２の演算資源に割り当てる演算資
    源割り当て変更手段と、 前記２つの命令を並列に実行する並列実行手段とを備え
    たことを特徴とする請求項７記載のプロセッサ。
  9. 【請求項９】 複数サイクルを要して操作される第１の
    演算資源と、 前記第１の演算資源よりも少ないサイクルを要して操作
    される１個以上の第２の演算資源と、 所定の命令が前記第１の演算資源を操作対象とする命令
    であることを判別する命令判別手段と、 前記命令判別手段で判別された所定の命令を、この命令
    と等価な操作を行う１つ以上の命令であって前記第２の
    演算資源を操作対象とする命令に置き換える命令変換手
    段とを備えたことを特徴とするプロセッサ。
  10. 【請求項１０】 前記命令変換手段は、 前記所定の命令と等価な操作を行う命令群を探索する命
    令群探索手段と、 前記命令群探索手段により探索された命令群の実行が終
    了する時点と、前記所定の命令の実行が終了する時点と
    を比較する比較手段と、 前記比較手段により前記命令群の実行が前記所定の命令
    の実行よりも早く終了すると判別されたとき、前記所定
    の命令を前記命令群に置換する命令置換手段とを備えた
    ことを特徴とする請求項９記載のプロセッサ。
JP11086561A 1999-03-29 1999-03-29 プログラム変換装置及びプロセッサ Pending JP2000284970A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11086561A JP2000284970A (ja) 1999-03-29 1999-03-29 プログラム変換装置及びプロセッサ
US09/536,308 US6658560B1 (en) 1999-03-29 2000-03-27 Program translator and processor
US10/621,440 US7376818B2 (en) 1999-03-29 2003-07-18 Program translator and processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11086561A JP2000284970A (ja) 1999-03-29 1999-03-29 プログラム変換装置及びプロセッサ

Publications (1)

Publication Number Publication Date
JP2000284970A true JP2000284970A (ja) 2000-10-13

Family

ID=13890436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11086561A Pending JP2000284970A (ja) 1999-03-29 1999-03-29 プログラム変換装置及びプロセッサ

Country Status (2)

Country Link
US (2) US6658560B1 (ja)
JP (1) JP2000284970A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004272927A (ja) * 2004-04-26 2004-09-30 Matsushita Electric Ind Co Ltd プロセッサ及びコンパイル装置
US7076638B2 (en) 2001-09-20 2006-07-11 Matsushita Electric Industrial Co., Ltd. Processor, compiler and compilation method
JP2006243838A (ja) * 2005-02-28 2006-09-14 Toshiba Corp プログラム開発装置
JP2008546072A (ja) * 2005-05-24 2008-12-18 コアソニック アーベー プログラム可能回路網を含むデジタル信号プロセッサ
JP2009505214A (ja) * 2005-08-11 2009-02-05 コアソニック アーベー 短い複素乗算器及び独立ベクトル・ロード・ユニットを含むクラスタードｓｉｍｄマイクロ・アーキテクチャを有するプログラマブル・デジタル信号プロセッサ
JP2009505215A (ja) * 2005-08-11 2009-02-05 コアソニック アーベー 複素ベクトル命令を実行するように構成されるクラスタードｓｉｍｄマイクロ・アーキテクチャを含むプログラマブル・デジタル信号プロセッサ
US7707568B2 (en) 2004-05-25 2010-04-27 International Business Machines Corporation Compiler optimization
US8296750B2 (en) 2006-10-11 2012-10-23 International Business Machines Corporation Optimization of a target program

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000284970A (ja) * 1999-03-29 2000-10-13 Matsushita Electric Ind Co Ltd プログラム変換装置及びプロセッサ
US7200738B2 (en) * 2002-04-18 2007-04-03 Micron Technology, Inc. Reducing data hazards in pipelined processors to provide high processor utilization
US7140003B2 (en) * 2003-02-14 2006-11-21 International Business Machines Corporation Method and system for specifying sets of instructions for selection by an instruction generator
US20090113403A1 (en) * 2007-09-27 2009-04-30 Microsoft Corporation Replacing no operations with auxiliary code
US20110115702A1 (en) * 2008-07-08 2011-05-19 David Seaberg Process for Providing and Editing Instructions, Data, Data Structures, and Algorithms in a Computer System
WO2013071292A1 (en) * 2011-11-11 2013-05-16 Johnson Ip Holding, Llc Rechargeable lithium air battery having organosilicon-containing electrolyte
JP7488108B2 (ja) * 2020-05-19 2024-05-21 住友重機械工業株式会社 インク塗布装置、その制御装置、及びインク塗布方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62204374A (ja) * 1986-03-04 1987-09-09 Fujitsu Ltd ２倍演算最適化処理方式
JPH01128136A (ja) * 1987-11-13 1989-05-19 Fujitsu Ltd コンパイル処理装置
JPH0451328A (ja) * 1990-06-19 1992-02-19 Fujitsu Ltd 複合型命令スケジューリング処理装置
JPH05197547A (ja) * 1991-10-31 1993-08-06 Toshiba Corp Ｖｌｉｗ型演算処理装置
JPH06222926A (ja) * 1993-01-27 1994-08-12 Fujitsu Ltd 仮想リソース生成方法
JPH0721032A (ja) * 1993-07-01 1995-01-24 Mitsubishi Electric Corp プログラム最適化処理方式
JPH07168720A (ja) * 1993-12-15 1995-07-04 Nec Corp 言語処理システム
JPH07168719A (ja) * 1993-12-14 1995-07-04 Matsushita Electric Ind Co Ltd 冗長式除去装置
JPH08161169A (ja) * 1994-12-09 1996-06-21 Toshiba Corp Ｖｌｉｗ方式の計算機システム及びｖｌｉｗの解釈・実行方法
JPH08234999A (ja) * 1995-02-28 1996-09-13 Nec Corp 機械語命令スケジューラ
JPH09311786A (ja) * 1996-03-18 1997-12-02 Hitachi Ltd データ処理装置
JPH1011288A (ja) * 1996-06-24 1998-01-16 Toshiba Corp マイクロプロセッサ
JPH10124316A (ja) * 1996-08-27 1998-05-15 Matsushita Electric Ind Co Ltd 複数の命令流を独立に処理し、命令流単位に処理性能を柔軟に制御するマルチスレッドプロセッサ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885684A (en) * 1987-12-07 1989-12-05 International Business Machines Corporation Method for compiling a master task definition data set for defining the logical data flow of a distributed processing network
CA2038264C (en) * 1990-06-26 1995-06-27 Richard James Eickemeyer In-memory preprocessor for a scalable compound instruction set machine processor
DE4129614C2 (de) * 1990-09-07 2002-03-21 Hitachi Ltd System und Verfahren zur Datenverarbeitung
JP3311381B2 (ja) 1992-03-18 2002-08-05 富士通株式会社 コンパイラにおける命令スケジューリング処理方法
JP2683488B2 (ja) * 1992-06-30 1997-11-26 インターナショナル・ビジネス・マシーンズ・コーポレイション ３−１論理演算装置
US5574927A (en) * 1994-03-25 1996-11-12 International Meta Systems, Inc. RISC architecture computer configured for emulation of the instruction set of a target computer
US5790826A (en) * 1996-03-19 1998-08-04 S3 Incorporated Reduced register-dependency checking for paired-instruction dispatch in a superscalar processor with partial register writes
JP3745039B2 (ja) * 1996-08-01 2006-02-15 株式会社ルネサステクノロジ 遅延命令を有するマイクロプロセッサ
US5889989A (en) * 1996-09-16 1999-03-30 The Research Foundation Of State University Of New York Load sharing controller for optimizing monetary cost
US6338133B1 (en) * 1999-03-12 2002-01-08 International Business Machines Corporation Measured, allocation of speculative branch instructions to processor execution units
JP2000284970A (ja) * 1999-03-29 2000-10-13 Matsushita Electric Ind Co Ltd プログラム変換装置及びプロセッサ

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62204374A (ja) * 1986-03-04 1987-09-09 Fujitsu Ltd ２倍演算最適化処理方式
JPH01128136A (ja) * 1987-11-13 1989-05-19 Fujitsu Ltd コンパイル処理装置
JPH0451328A (ja) * 1990-06-19 1992-02-19 Fujitsu Ltd 複合型命令スケジューリング処理装置
JPH05197547A (ja) * 1991-10-31 1993-08-06 Toshiba Corp Ｖｌｉｗ型演算処理装置
JPH06222926A (ja) * 1993-01-27 1994-08-12 Fujitsu Ltd 仮想リソース生成方法
JPH0721032A (ja) * 1993-07-01 1995-01-24 Mitsubishi Electric Corp プログラム最適化処理方式
JPH07168719A (ja) * 1993-12-14 1995-07-04 Matsushita Electric Ind Co Ltd 冗長式除去装置
JPH07168720A (ja) * 1993-12-15 1995-07-04 Nec Corp 言語処理システム
JPH08161169A (ja) * 1994-12-09 1996-06-21 Toshiba Corp Ｖｌｉｗ方式の計算機システム及びｖｌｉｗの解釈・実行方法
JPH08234999A (ja) * 1995-02-28 1996-09-13 Nec Corp 機械語命令スケジューラ
JPH09311786A (ja) * 1996-03-18 1997-12-02 Hitachi Ltd データ処理装置
JPH1011288A (ja) * 1996-06-24 1998-01-16 Toshiba Corp マイクロプロセッサ
JPH10124316A (ja) * 1996-08-27 1998-05-15 Matsushita Electric Ind Co Ltd 複数の命令流を独立に処理し、命令流単位に処理性能を柔軟に制御するマルチスレッドプロセッサ

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7076638B2 (en) 2001-09-20 2006-07-11 Matsushita Electric Industrial Co., Ltd. Processor, compiler and compilation method
US7761692B2 (en) 2001-09-20 2010-07-20 Panasonic Corporation Processor, compiler and compilation method
JP2004272927A (ja) * 2004-04-26 2004-09-30 Matsushita Electric Ind Co Ltd プロセッサ及びコンパイル装置
US7707568B2 (en) 2004-05-25 2010-04-27 International Business Machines Corporation Compiler optimization
JP2006243838A (ja) * 2005-02-28 2006-09-14 Toshiba Corp プログラム開発装置
US7917899B2 (en) 2005-02-28 2011-03-29 Kabushiki Kaisha Toshiba Program development apparatus, method for developing a program, and a computer program product for executing an application for a program development apparatus
JP2008546072A (ja) * 2005-05-24 2008-12-18 コアソニック アーベー プログラム可能回路網を含むデジタル信号プロセッサ
KR101256851B1 (ko) 2005-05-24 2013-04-22 메디아텍 스웨덴 에이비 프로그램 가능한 네트워크를 구비한 디지털 신호 프로세서
JP2009505214A (ja) * 2005-08-11 2009-02-05 コアソニック アーベー 短い複素乗算器及び独立ベクトル・ロード・ユニットを含むクラスタードｓｉｍｄマイクロ・アーキテクチャを有するプログラマブル・デジタル信号プロセッサ
JP2009505215A (ja) * 2005-08-11 2009-02-05 コアソニック アーベー 複素ベクトル命令を実行するように構成されるクラスタードｓｉｍｄマイクロ・アーキテクチャを含むプログラマブル・デジタル信号プロセッサ
US8296750B2 (en) 2006-10-11 2012-10-23 International Business Machines Corporation Optimization of a target program

Also Published As

Publication number Publication date
US7376818B2 (en) 2008-05-20
US20040019766A1 (en) 2004-01-29
US6658560B1 (en) 2003-12-02

Similar Documents

Publication Publication Date Title
US8966459B2 (en) Processors and compiling methods for processors
JP3896087B2 (ja) コンパイラ装置およびコンパイル方法
US5303357A (en) Loop optimization system
JP4339907B2 (ja) マルチプロセッサ向け最適コード生成方法及びコンパイル装置
JP4042604B2 (ja) プログラム並列化装置，プログラム並列化方法およびプログラム並列化プログラム
JP3851707B2 (ja) スーパースカラープロセッサの中央処理ユニット
JP5699554B2 (ja) ベクトル処理回路、命令発行制御方法、及びプロセッサシステム
US7140019B2 (en) Scheduler of program instructions for streaming vector processor having interconnected functional units
JP4841861B2 (ja) 演算処理装置及びデータ転送処理の実行方法
JP2000284970A (ja) プログラム変換装置及びプロセッサ
JPH10161884A (ja) パイプラインコンピュータのための改善されたコードオプティマイザ
US9395986B2 (en) Compiling method and compiling apparatus
JP6245031B2 (ja) コンパイルプログラム、コンパイル方法およびコンパイル装置
US20020083423A1 (en) List scheduling algorithm for a cycle-driven instruction scheduler
JP3595158B2 (ja) 命令割り当て方法及び命令割り当て装置
JPH10105402A (ja) パイプライン方式のプロセッサ
US8612958B2 (en) Program converting apparatus and program conversion method
Kessler Compiling for VLIW DSPs
JPH04293150A (ja) コンパイル方法
Lin et al. PALF: compiler supports for irregular register files in clustered VLIW DSP processors
Lin et al. Register allocation for VLIW DSP processors with irregular register files
JP2008523523A (ja) プログラム内のループ用のコンパイル方法、コンパイル装置およびコンピュータシステム
JP4721975B2 (ja) コンパイラ装置およびコンパイル方法
Lin et al. Effective code generation for distributed and ping-pong register files: a case study on PAC VLIW DSP cores
JP2023002165A (ja) コンパイラ及びコンパイル方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090818