JP2000278555A - Image signal processing ic - Google Patents
Image signal processing icInfo
- Publication number
- JP2000278555A JP2000278555A JP11084761A JP8476199A JP2000278555A JP 2000278555 A JP2000278555 A JP 2000278555A JP 11084761 A JP11084761 A JP 11084761A JP 8476199 A JP8476199 A JP 8476199A JP 2000278555 A JP2000278555 A JP 2000278555A
- Authority
- JP
- Japan
- Prior art keywords
- dac
- analog
- cell
- digital
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Picture Signal Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＴＶゲームをはじ
めとするコンピュータやマルチメディアなどのグラフィ
ックスを表示するための画像データを処理する画像信号
処理ＩＣにおいて、デジタルからアナログ変換されて画
像信号としてデータを出力する回路においてその高品質
なアナログ特性を実現するレイアウトの手段に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image signal processing IC for processing image data for displaying graphics such as a computer or multimedia such as a TV game. The present invention relates to a layout means for realizing high-quality analog characteristics in a circuit for outputting data.
【０００２】[0002]
【従来の技術】本発明の画像信号処理ＩＣをはじめとす
るＣＲＴディスプレイ装置（以下ＣＲＴと称する）に画
像データを表示させるには、信号処理をしたデジタルデ
ータをデジタルからアナログデータに変換させてＣＲＴ
用のデータとして出力させることは一般的である。この
デジタルからアナログの変換コンバータはＤＡＣと呼ば
れる回路で、そしてＤＡＣを画像信号処理ＩＣの内部に
アナログセルとして内蔵することも一般的である。デジ
タル回路を用いて各種の信号処理をした後に必要となる
精度の特性でＤＡＣがそのデータをアナログ変換して出
力することになる。2. Description of the Related Art In order to display image data on a CRT display device (hereinafter referred to as a CRT) including an image signal processing IC according to the present invention, the digital data subjected to signal processing is converted from digital to analog data and the CRT is displayed.
It is common to output as data for use. The digital-to-analog converter is a circuit called a DAC, and the DAC is generally built in an image signal processing IC as an analog cell. After performing various kinds of signal processing using a digital circuit, the DAC converts the data into an analog signal and outputs the converted signal with the required accuracy characteristics.
【０００３】ここで大切となるのが信号処理をするのが
ロジックセルでのデジタルブロックであり、またＤＡＣ
での変換はアナログブロックであることである。同一デ
バイス上でのデジタルとアナログの混載が諸特性やノイ
ズによる誤動作の原因となる場合が多い。したがってＤ
ＡＣを内蔵することが一般的となっている本発明のよう
な画像信号処理ＩＣではＤＡＣを取り巻くデバイスのレ
イアウトには特殊な手段が必要となっている。特に画像
信号処理用ＤＡＣとしては高分解能でのレッド／グリー
ン／ブルーの３チャンネルそれぞれのビット精度であ
り、またそれによるリニアリティ、積分誤差、微分誤差
等の高品質な特性が要求される。さらのそれぞれ３チャ
ンネル間の誤差も自然色調を表現する上では重要な特性
となっている。数パーセントレベルでの誤差の特性であ
る必要がある。そこでＤＡＣ自体の特性はもちろん、そ
れをどう使用するレイアウトにも特性を保証する手段が
必要となっている。What is important here is that the signal processing is performed by a digital block in a logic cell.
The conversion in is an analog block. Digital and analog mixed mounting on the same device often causes malfunction due to various characteristics and noise. Therefore D
In an image signal processing IC such as the present invention, which generally includes an AC, a special means is required for the layout of devices surrounding the DAC. In particular, a DAC for image signal processing is required to have high-resolution bit precision of each of the three channels of red / green / blue and high-quality characteristics such as linearity, integration error, and differential error. Further, the error between the three channels is also an important characteristic in expressing a natural color tone. It must be a characteristic of the error at a few percent level. Therefore, it is necessary to provide a means for guaranteeing not only the characteristics of the DAC itself but also the layout in which the DAC itself is used.
【０００４】前述のような高品質の特性を出すために
は、最も基本的とされるのがデジタルとアナログの電源
の分離である。デジタル系の電源に含まれるノイズ成分
がアナログ電源に混入するとそのノイズ量がそのままア
ナログ変換でのノイズ成分となって出力されてしまう。
電源配線の分離や基盤電位でのデジタルとアナログの分
離が必要である。またこの電源分離が確実に実施できた
としても出力するセルのドライブ時に他のデジタル信号
をドライブするセルの影響を受けるとやはり同様にアナ
ログ特性を保証できなくなってしまう。入出力セルでの
デジタルとアナログの分離も必要とされる。さらには各
チャンネルの出力経路が同一でないとチャンネル間での
ばらつきが問題となる。In order to obtain the above-mentioned high-quality characteristics, the most fundamental thing is to separate the digital and analog power supplies. When a noise component included in a digital power supply is mixed into an analog power supply, the noise amount is output as a noise component in analog conversion as it is.
Separation of power supply wiring and separation of digital and analog at the base potential are required. Even if the power supply can be reliably separated, analog characteristics cannot be similarly guaranteed if the cells for driving the digital signal are affected by the cells for driving the output cells. Digital and analog separation at the input and output cells is also required. Furthermore, if the output paths of each channel are not the same, variation between channels becomes a problem.
【０００５】以上のＤＡＣの特性を保証するためにはそ
れを取り巻く複数の要素が全て成立しなければいけな
い。どれかの要素が異なる製品系列や同じ製品系列であ
っても端子配置が変更になった場合では条件が異なって
しまい、同じＤＡＣセルと専用の出力セルの組み合わせ
で使用したとしても同じ特性を保証できなくなってしま
う。そこでアナログ要素を含むＤＡＣを用いた製品では
個々の製品毎にレイアウトでの考慮をするなどしてその
特性を保証をする必要があった。そのためいかなる製品
に対しても同一の高品質の特性を保証できるレイアウト
のＤＡＣセルを提供できないという課題があった。[0005] In order to guarantee the characteristics of the above DAC, all of a plurality of elements surrounding the DAC must be established. Even if any element is different product line or the same product line, the condition will be different if the pin arrangement is changed, and the same characteristics are guaranteed even if the same DAC cell and dedicated output cell are used in combination I can no longer do it. Therefore, in the case of a product using a DAC including an analog element, it is necessary to guarantee its characteristics by taking into account the layout of each product. Therefore, there is a problem that a DAC cell having a layout that can guarantee the same high-quality characteristics for any product cannot be provided.
【０００６】[0006]
【発明が解決しようとする課題】図６が従来のＤＡＣセ
ルおよび専用の出力セルを配置したレイアウトを示す図
である。ＤＡＣセルをＤＡＣ用端子の近傍に配置してＤ
ＡＣの出力ピンと出力ドライバの入力ピンとをアルミ配
線で接続している。ＤＡＣセルはその必要とされる特性
を出せるように設計されそのようにレイアウトデータが
作成されているとする。専用である出力ドライバセルや
電源セルも同様である。それぞれ必要に応じて作成され
たセルを適切に配置して適切に接続している。これは一
般的で主流とされている手段である。しかしある固有の
機種では問題とならない組み合わせであるが、組み合わ
せと組み合わせ方が異なると本来の特性が保証できな
い、または組み合わせ方によって特性が異なってくしま
うという課題がある。これは１０ビット程度の高精度で
ＲＧＢチャンネル間あるいはビット間のばらつきなどに
高品質な特性が要求される場合などには、ＤＡＣセルと
出力ドライバセルのアルミでの接続方法や出力ドライバ
の並び方や隣接するドライバセルの種類によっても大き
く左右されてしまう。またＤＡＣにとってデジタル的な
ノイズ源となるデジタルロジックからの影響も考慮する
必要があった。FIG. 6 is a diagram showing a layout in which a conventional DAC cell and a dedicated output cell are arranged. Place the DAC cell near the DAC terminal and
The AC output pin and the input pin of the output driver are connected by aluminum wiring. It is assumed that the DAC cell is designed to exhibit the required characteristics and layout data is created in such a manner. The same applies to the dedicated output driver cell and power supply cell. Cells created as needed are appropriately arranged and connected appropriately. This is a common and mainstream means. However, although the combination is not a problem for a specific model, if the combination and the combination are different, the original characteristics cannot be guaranteed, or the characteristics may be different depending on the combination. This is because when high-quality characteristics are required between RGB channels or between bits with high accuracy of about 10 bits, the connection method of the DAC cell and the output driver cell with aluminum, the arrangement of the output driver, It is greatly affected by the type of the adjacent driver cell. In addition, it is necessary to consider the influence from digital logic which is a digital noise source for the DAC.
【０００７】またＤＡＣセルの配置や端子配列およびそ
の接続方法によって、製品毎でレイアウトを必要に応じ
て考慮したカスタム的な対応をするしか手段がなかっ
た。そしてその結果特性も製品毎で評価して満足される
か否かを判断していた。高品質を要求されるほど前述の
ような製品毎に異なる使用条件を無視できなかった。[0007] Further, there is no other means than a custom correspondence in which the layout is considered as necessary for each product depending on the arrangement of the DAC cells, the terminal arrangement, and the connection method. As a result, the characteristics were also evaluated for each product to determine whether the product was satisfied. The above-mentioned different use conditions for each product cannot be ignored so that high quality is required.
【０００８】したがって本発明の目的は、画像処理ＩＣ
において異なる製品または使用条件が異なっても同一の
ＤＡＣのアナログ特性を保証できるレイアウト構成とそ
の実現を容易にする手段を提供することにある。Accordingly, an object of the present invention is to provide an image processing IC
It is another object of the present invention to provide a layout configuration which can guarantee the analog characteristics of the same DAC even when different products or use conditions are different, and means for facilitating the realization.
【０００９】[0009]
【課題を解決するための手段】本発明でのＤＡＣセルお
よび出力セルの構成の画像信号処理ＩＣは、ＤＡＣセル
や専用出力セルおよびそれらを接続する配線全てに耐ノ
イズ性を考慮しており高品質な特性を提供する。またこ
れらが全て一対であることを最も特徴とするため、前述
のように製品毎に異なるノイズ源となるデジタル回路の
規模や端子位置によるアナログ特性の変化の課題が達成
できる。According to the image signal processing IC of the present invention having the configuration of the DAC cell and the output cell, the DAC cell and the dedicated output cell and all the wirings connecting them have high noise resistance. Provide quality characteristics. In addition, since these are most characterized as a pair, the problem of a change in analog characteristics due to the scale and terminal position of a digital circuit serving as a noise source that differs for each product can be achieved as described above.
【００１０】[0010]
【作用】本発明の構成によれば、画像信号のデジタルか
らアナログ変換に必要なＤＡＣセルの特性をデジタルブ
ロックおよび出力ドライバセルをから分離とすることを
特徴としたレイアウトの手段により高品質のアナログ特
性を、またＤＡＣセルと出力ドライバセルさらにそれぞ
れを接続する配線を固定にすることで製品毎の条件に依
存しない画像信号処理ＩＣ用のＤＡＣのマクロセル化を
実現することができる。According to the configuration of the present invention, the characteristics of the DAC cells required for the digital-to-analog conversion of the image signal are separated from the digital blocks and the output driver cells, thereby achieving high-quality analog signals by the layout means. By fixing the characteristics and the wiring connecting the DAC cell and the output driver cell, and furthermore, the DAC for the image signal processing IC can be realized as a macro cell which does not depend on the condition of each product.
【００１１】[0011]
【発明の実施の形態】図１が本発明の画像信号処理ＩＣ
レイアウト構成を示す図である。本実施例でのＤＡＣ１
は、基準電流源ＩＲＥＦ回路２を用いた電流加算型のレ
ッドＲ、グリーンＧ、ブルーＢの各色１０ビット精度の
３チャンネルの構成をその実施例としている。FIG. 1 shows an image signal processing IC according to the present invention.
FIG. 3 is a diagram illustrating a layout configuration. DAC1 in this embodiment
In this embodiment, a current addition type red R, green G, and blue B three-channel configuration with 10-bit accuracy using a reference current source IREF circuit 2 is taken as an example.
【００１２】図２が本発明のＤＡＣ１の回路構成を示す
図である。前述のような回路構成になっており、本回路
は一般的なＤＡＣの回路構成であり回路構成としては本
発明による新規性は低い。本発明の新規性は前述のよう
にどのようにそのＤＡＣセルをレイアウトするかに関す
るものである。ＤＡＣ１に入力されるデジタルデータ各
色１０ビットにしたがって電流加算をしてその電流総和
に応じたアナログレベルデータを出力する。ＤＡＣ外部
に接続された負荷抵抗３〜５によって出力電流が電圧レ
ベルとなる。FIG. 2 is a diagram showing a circuit configuration of the DAC 1 of the present invention. The circuit configuration is as described above, and this circuit is a general DAC circuit configuration, and the circuit configuration has low novelty according to the present invention. The novelty of the present invention relates to how to lay out the DAC cells as described above. The current is added in accordance with 10 bits for each color of digital data input to the DAC 1 and analog level data corresponding to the current sum is output. The output current becomes a voltage level by the load resistors 3 to 5 connected to the outside of the DAC.
【００１３】図３がＤＡＣセルのレイアウトを示す図で
ある。ＤＡＣのコアに関しては従来からのアナログ特性
が出せるのもとなっており、３チャンネルをひとつとし
たコアである。まずチャンネル内外の誤差を最も最小に
するため、３チャンネルそれぞれに信号出力、電源、グ
ラウンドのピンを有している。そして全てのチャンネル
が同条件で動作するレイアウト構成となっており、そし
て１チャンネルの垂直方向は前記出力ドライバセルの垂
直方向に合わせている。これは後述のようにＤＡＣセル
と出力ドライバセルを効率よく接続できることを考慮し
ている。また本発明の最も効果のある出力ドライバセル
と一対であることを実現する上でも重要なところであ
る。FIG. 3 is a diagram showing a layout of a DAC cell. The core of the DAC is based on which analog characteristics can be conventionally obtained, and is a core having three channels. First, to minimize errors inside and outside the channels, each of the three channels has a signal output, a power supply, and a ground pin. The layout configuration is such that all channels operate under the same conditions, and the vertical direction of one channel matches the vertical direction of the output driver cell. This takes into account that the DAC cell and the output driver cell can be efficiently connected as described later. It is also important in realizing that the present invention is paired with the most effective output driver cell of the present invention.
【００１４】ＤＡＣ１の最外周に電源とグラウンドで外
部からのノイズ成分の混入を防止するためのシールドと
なるガードリング６と７を配置している。またＤＡＣと
取り巻くロジック部の対向部にもロジックブロックの電
源とグラウンドによるロジック部からのノイズ輻射を防
止するためのガードリング８と９を配置してある。これ
ら双方のガードリング６〜９によってノイズの輻射と混
入が避けられる。また双方が対向することで電源間のイ
ンピーダンスが下がるという利点もある。さらにデジタ
ル部のガードリングは本発明の本来の目的では無いが、
ロジック部のデジタル電源の自動配置配線を実行する上
でのストッパーの役割も果たしている。またＤＡＣセル
およびデジタルロジック部の動作時の干渉を防止するた
めの基盤電位の分離をそれぞれのウェルを切り離してい
ることもノイズ防止に効果がある。Guard rings 6 and 7 are disposed at the outermost periphery of the DAC 1 and serve as shields for preventing external noise components from being mixed in between the power supply and the ground. Also, guard rings 8 and 9 for preventing noise radiation from the logic unit due to the power supply and ground of the logic block are arranged in the opposite part of the logic unit surrounding the DAC. By these two guard rings 6 to 9, radiation and mixing of noise can be avoided. In addition, there is an advantage that the impedance between the power sources is reduced by opposing each other. Furthermore, the guard ring of the digital part is not the original purpose of the present invention,
It also serves as a stopper in the automatic placement and routing of digital power supplies in the logic section. Separating the wells from each other for separating the base potential for preventing interference during the operation of the DAC cell and the digital logic unit is also effective in preventing noise.
【００１５】図４が出力ドライバセルのブロックのレイ
アウトを示す図である。多端子が要求される画像処理Ｉ
Ｃの構造上、入出力セルはパッドおよび面積を最小化す
るために隣接されるのが一般的である。そのためアナロ
グであるＤＡＣの出力端子が他のデジタル信号の端子と
分離する必要がある。そのためアナログドライバセル領
域とデジタルドライバセル領域の両端の境界となるセル
を分離用としてのダミーセル１０〜１１を配置してい
る。またこのとき前述のＤＡＣセルとデジタル部の分離
と同様にダミーセル上でウェルを切り離してノイズ対策
を施している。またこの分離のためのダミーセルで距離
があることでデジタル用として配置される入出力セルの
種類による影響の度合いも無くなる利点がある。そして
このアナログ部へは他のブロックとは独立したアナログ
専用の電源とグラウンドがパッドを通じて供給される。
これらの手段にてＤＡＣのアナログ部から他のデジタル
部の影響を受けることなく信号が出力される。FIG. 4 is a diagram showing a layout of a block of output driver cells. Image processing I requiring multiple terminals
Due to the structure of C, input / output cells are generally adjacent to minimize pads and area. Therefore, it is necessary to separate the output terminal of the analog DAC from the terminal of another digital signal. Therefore, dummy cells 10 to 11 are arranged to separate cells at both ends of the analog driver cell region and the digital driver cell region. At this time, similarly to the above-described separation between the DAC cell and the digital section, the well is cut off on the dummy cell to take measures against noise. In addition, since there is a distance between the dummy cells for the separation, there is an advantage that the degree of influence by the type of input / output cells arranged for digital use is eliminated. To this analog section, power and ground dedicated to analog independent of other blocks are supplied through pads.
By these means, a signal is output from the analog part of the DAC without being affected by other digital parts.
【００１６】図５がＤＡＣセルと出力ドライバセルを接
続するアルミ配線のレイアウトを示す図である。前述の
ようにＤＡＣセルと専用出力ドライバセルは一対となる
ようにサイズを合わせているため、それらを接続するア
ルミ配線は比較的真っ直ぐに配線が可能である。アルミ
の配線幅は直列抵抗成分を減らすために極力太くしてい
る。なおかつＤＡＣの各チャンネルのアナログ出力信号
は電源およびグラウンドで挟まれレイアウトになってい
る。これは他のブロックからのノイズの混入を防止する
意味もあるが、最も重要なのは各チャンネルに共通に設
けた電源とグラウンドの配線で挟むことでアナログ信号
配線の他の配線とのインピーダンスを共通にできること
である。ＤＡＣセルからの出力信号が出力ドライバセル
までの経路でチャンネル間のインピーダンスに差がある
とどうしてもチャンネル間誤差が生じてしまう。ＤＡＣ
セルでは誤差がゼロであったとしても信号経路に共通イ
ンピーダンスを実現しないと出力端子でのチャンネル間
誤差の特性は保証できない。FIG. 5 is a diagram showing a layout of aluminum wiring connecting the DAC cell and the output driver cell. As described above, since the size of the DAC cell and the dedicated output driver cell are matched so as to form a pair, the aluminum wiring connecting them can be wired relatively straight. The aluminum wiring width is made as large as possible to reduce the series resistance component. In addition, the analog output signal of each channel of the DAC is laid out between power supply and ground. This also has the effect of preventing noise from being mixed in from other blocks, but most importantly, by sandwiching it between the power supply and ground wiring that is provided in common for each channel, the impedance of the analog signal wiring with other wiring is shared. What you can do. If the output signal from the DAC cell has a difference in impedance between channels on the path to the output driver cell, an error between channels will inevitably occur. DAC
Even if the error is zero in the cell, the characteristic of the error between channels at the output terminal cannot be guaranteed unless a common impedance is realized in the signal path.
【００１７】図６が従来の方法による画像信号処理ＩＣ
のレイアウトを示す図である。出力ドライバセルは製品
の仕様に従って位置されている。もちろん内部に配置す
るＤＡＣは比較的コーナー部に配置するのが特性的にも
またロジックブロックの配置配線にも有利であるのは一
般的であるため、そのＤＡＣの配置を考慮した端子配置
が決定される。次にＤＡＣセルを配置して、最後にこれ
ら出力ドライバセルとＤＡＣセルのそれぞれのピンをア
ルミ配線で接続する。しかし従来ではＤＡＣセルと出力
ドライバセルは独立であるため、接続するにもピン位置
に段差があり各チャンネルで均等な配線をすることは困
難である。本発明によるＤＡＣセルのように各チャンネ
ル毎に電源およびグラウンドピンを有して、チャンネル
間の均一化を図ったとしてもどうしてもアルミ配線の長
さと間隔にばらつきが生じてしまう。出力信号と電源お
よびグラウンド間のインピーダンスが異なると、チャン
ネル間での精度特性が出せなくなってしまう。FIG. 6 shows an image signal processing IC according to a conventional method.
FIG. 3 is a diagram showing a layout of FIG. The output driver cells are located according to product specifications. Of course, the DAC disposed inside is generally relatively located at a corner portion, and it is generally advantageous in terms of characteristics and arrangement / wiring of a logic block. Therefore, the terminal arrangement is determined in consideration of the arrangement of the DAC. Is done. Next, the DAC cells are arranged, and finally, the output driver cells and the respective pins of the DAC cells are connected by aluminum wiring. However, conventionally, since the DAC cell and the output driver cell are independent, there is a step in the pin position for connection, and it is difficult to perform uniform wiring in each channel. Even if the power supply and the ground pin are provided for each channel as in the DAC cell according to the present invention and the channels are made uniform, the length and the interval of the aluminum wiring will inevitably vary. If the impedance between the output signal, the power supply, and the ground is different, accuracy characteristics between channels cannot be obtained.
【００１８】図７が同じＤＡＣセル、出力ドライバセル
を使用した場合にでもそれぞれが配置される位置および
接続法方が異なる例を示す図である。それぞれのレイア
ウトの制約によって異なる特性が起こり得る。例えば図
７（ａ）ではＤＡＣの位置は同じでも出力ドライバセル
の位置が異なっている。そのためＤＡＣと出力ドライバ
セル間を接続するアルミ配線は、前述の図５とは異なる
配線となってしまう。出力信号と電源配線間のインピー
ダンスが配線の方法によって異なってしまう。またチャ
ンネル毎での特性も異なってしまう。すると３チャンネ
ル間での誤差の特性が保証できなくなってしまう。FIG. 7 is a diagram showing an example in which, even when the same DAC cell and output driver cell are used, the arrangement positions and connection methods are different. Different characteristics can occur depending on the constraints of each layout. For example, in FIG. 7A, the position of the output driver cell is different even though the position of the DAC is the same. Therefore, the aluminum wiring connecting between the DAC and the output driver cell is different from the wiring shown in FIG. The impedance between the output signal and the power supply wiring differs depending on the wiring method. In addition, the characteristics of each channel are different. In this case, the error characteristics among the three channels cannot be guaranteed.
【００１９】図７（ｂ）ではＤＡＣセルと出力ドライバ
セルの相関位置は本発明の場合と同一であるが、その位
置が全体の中央部分になっている。この場合ではＤＡＣ
セル周囲のロジック回路の割合が異なっている。本発明
でのＤＡＣセル内およびロジック部分での双方のシール
ドとなる電源配線が無いとＤＡＣのアナログ動作がロジ
ック回路の影響を受けてしまい、特性の保証が困難とな
ってしまう。In FIG. 7B, the correlation position between the DAC cell and the output driver cell is the same as in the case of the present invention, but the position is the central portion of the whole. In this case the DAC
The ratio of the logic circuit around the cell is different. If there is no power supply wiring that shields both in the DAC cell and in the logic part in the present invention, the analog operation of the DAC will be affected by the logic circuit, making it difficult to guarantee the characteristics.
【００２０】以上のようにしてＤＡＣセル、専用出力ド
ライバセルそして接続するアルミ配線のそれぞれに考慮
したレイアウトを実施すること、そして全てを一対の組
み合わせでＩＣ上に配置することで高品質の特性を有す
るＤＡＣのアナログ出力を得ることができる。また本発
明の実施例に従ったＤＡＣセル、専用出力ドライバセル
そして接続するアルミ配線を一対で使用すれば、ＩＣの
端子仕様および全体のレイアウトが変更となった場合で
も他の影響を受けることなく同一で低下しないの特性を
得ることを実現する。As described above, the layout considering each of the DAC cell, the dedicated output driver cell, and the aluminum wiring to be connected is implemented, and all of them are arranged in a pair in combination on the IC to achieve high quality characteristics. An analog output of the DAC can be obtained. Further, if a pair of the DAC cell, the dedicated output driver cell, and the connecting aluminum wiring according to the embodiment of the present invention are used, even if the terminal specifications and the entire layout of the IC are changed, other effects are not caused. It is possible to obtain the same and not deteriorated characteristics.
【００２１】[0021]
【発明の効果】本発明の画像信号処理ＩＣのレイアウト
によれば、前記の説明のようにＤＡＣセル本来の特性が
複数の製品における個別の条件下でも同一に保証される
のが本発明の効果である。さらに本発明は、同一のプロ
セスである限りは一度のアナログセルの開発だけで幅広
く開発資産を有効活用できるセル開発の実現により効果
を発揮する手段である。According to the layout of the image signal processing IC of the present invention, as described above, the original characteristics of the DAC cell can be assured even under individual conditions in a plurality of products. It is. Further, the present invention is a means that is more effective by realizing a cell development in which development resources can be effectively utilized in a wide range only by developing an analog cell once as long as the same process is performed.
【図１】本発明による画像信号処理ＩＣでのレイアウト
図。FIG. 1 is a layout diagram of an image signal processing IC according to the present invention.
【図２】本発明による画像信号処理ＩＣでのＤＡＣの構
成図。FIG. 2 is a configuration diagram of a DAC in the image signal processing IC according to the present invention.
【図３】ＤＡＣセルのレイアウト図。FIG. 3 is a layout diagram of a DAC cell.
【図４】出力ドライバセル部のレイアウト図。FIG. 4 is a layout diagram of an output driver cell unit.
【図５】ＤＡＣと出力ドライバセルを接続するアルミ配
線のレイアウト図。FIG. 5 is a layout diagram of an aluminum wiring connecting a DAC and an output driver cell.
【図６】従来の画像信号処理ＩＣでのレイアウト図。FIG. 6 is a layout diagram of a conventional image signal processing IC.
【図７】従来の画像信号処理ＩＣでの変更されたレイア
ウト図。FIG. 7 is a modified layout diagram in a conventional image signal processing IC.
１・・・ＤＡＣ ２・・・基準電流源 ３〜５・・・負荷抵抗 ６〜９・・・ガードリング ５・・・クロックバッファ出力配線 １０〜１１・・・ダミー入出力セル DESCRIPTION OF SYMBOLS 1 ... DAC 2 ... Reference current source 3-5 ... Load resistance 6-9 ... Guard ring 5 ... Clock buffer output wiring 10-11 ... Dummy input / output cell
Claims (5)
実施して出力する変換コンバータを内蔵する画像信号処
理ＩＣにおいて、その変換コンバータとアナログ信号出
力ドライバセルが一対で構成されていることを特徴とす
る画像信号処理ＩＣ。1. An image signal processing IC having a built-in conversion converter for performing digital-to-analog conversion of image data and outputting the converted data, wherein the conversion converter and the analog signal output driver cell are configured as a pair. Image signal processing IC.
て、その変換コンバータ内とそれを取り巻くロジック部
で基盤電位が分離できるように構成されていることを特
徴とする画像信号処理ＩＣ。2. The image signal processing IC according to claim 1, wherein a base potential can be separated between the conversion converter and a logic section surrounding the conversion converter.
て、その変換コンバータ内とそれを取り巻くロジック部
にそれぞれの干渉を防止する電源とグラウンドによるシ
ールドリングを有するレイアウトになっていることを特
徴とする画像信号処理ＩＣ。3. The image signal processing IC according to claim 1, wherein the conversion converter and a logic section surrounding the conversion converter have a layout having a power supply and a ground shield ring for preventing interference. Image signal processing IC.
て、アナログ信号出力ドライバセルの領域と他のデジタ
ル入出力ドライバセルとの基盤電位が分離できるように
構成されていることを特徴とする画像信号処理ＩＣ。4. The image signal processing IC according to claim 1, wherein the base potential of an analog signal output driver cell region and another digital input / output driver cell can be separated. Signal processing IC.
て、その変換コンバータとアナログ信号出力用ドライバ
セルの接続配線が電源とグラウンド配線にシールドされ
て、かつ各チャンネルそれぞれで均一なレイアウトとな
っていることを特徴とする画像信号処理ＩＣ。5. The image signal processing IC according to claim 1, wherein the connection wiring between the conversion converter and the analog signal output driver cell is shielded by a power supply and a ground wiring, and has a uniform layout for each channel. An image signal processing IC.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11084761A JP2000278555A (en) | 1999-03-26 | 1999-03-26 | Image signal processing ic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11084761A JP2000278555A (en) | 1999-03-26 | 1999-03-26 | Image signal processing ic |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000278555A true JP2000278555A (en) | 2000-10-06 |
| JP2000278555A5 JP2000278555A5 (en) | 2004-09-24 |
Family
ID=13839677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11084761A Withdrawn JP2000278555A (en) | 1999-03-26 | 1999-03-26 | Image signal processing ic |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000278555A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7683913B2 (en) | 2005-08-22 | 2010-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| JP2016112690A (en) * | 2014-12-11 | 2016-06-23 | セイコーエプソン株式会社 | Liquid discharge device, head unit, capacitive load driving integrated circuit device, and capacitive load driving circuit |
| JP2020067509A (en) * | 2018-10-22 | 2020-04-30 | キヤノン株式会社 | Display element, display device and imaging device |
-
1999
- 1999-03-26 JP JP11084761A patent/JP2000278555A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7683913B2 (en) | 2005-08-22 | 2010-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| JP2016112690A (en) * | 2014-12-11 | 2016-06-23 | セイコーエプソン株式会社 | Liquid discharge device, head unit, capacitive load driving integrated circuit device, and capacitive load driving circuit |
| JP2020067509A (en) * | 2018-10-22 | 2020-04-30 | キヤノン株式会社 | Display element, display device and imaging device |
| JP7210224B2 (en) | 2018-10-22 | 2023-01-23 | キヤノン株式会社 | display element, display device, imaging device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0168479B1 (en) | Display driving device and data transmitting method thereof | |
| US6356095B1 (en) | Semiconductor integrated circuit | |
| JP2000278555A (en) | Image signal processing ic | |
| JPH0677403A (en) | Semiconductor integrated circuit device and designing method therefor | |
| US6747669B1 (en) | Method for varying initial value in gray scale modification | |
| TWI492209B (en) | Driving circuit | |
| JPH05257437A (en) | Display device | |
| US6337644B1 (en) | Constant-current generation circuit, digital/analog conversion circuit, and image processor | |
| JP2001066340A (en) | Monitoring circuit | |
| JPH0645935A (en) | Integrated circuit mixed integration of analog and digital circuits | |
| KR100707304B1 (en) | Digital/analog converter for current type | |
| JPH04147071A (en) | Test circuit | |
| JPH0448308A (en) | Constant current source circuit | |
| JPH06112205A (en) | Semiconductor integrated circuit device | |
| JPH02162751A (en) | Analog/digital mingling lsi | |
| JPH02288420A (en) | D/a converter | |
| JP2015143885A (en) | Drive circuit for display device | |
| JP2790090B2 (en) | Automatic layout method of semiconductor integrated circuit | |
| JP2000209088A (en) | Semiconductor integrated circuit | |
| JP3070663B2 (en) | LSI wiring method | |
| US20070132472A1 (en) | Semiconductor integrated circuit and method for testing the same | |
| JP2006118995A (en) | Semiconductor integrated circuit | |
| JPH05175334A (en) | Semiconductor integrated circuit and layout method thereof | |
| JPS61126821A (en) | Logic lsi circuit | |
| JPH11345881A (en) | Method and apparatus for designing standard cell library and block layout, and semiconductor integrated device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060915 |