JP2000278538A - 算術符号化・復号化装置および方法 - Google Patents

Abstract

(57)【要約】 【課題】算術符号化・復号化装置においては、対象画素
の予測値、確率推定情報インデックスを更新するため、
更新処理が完了しないと、確定した情報が読み出せず、
高速化の一般的な手法であるパイプライン化ができなか
った。 【解決手段】インデックスの更新先が確率推定表によっ
て２通りに限定されていることに着目した。そして、イ
ンデックスに対する従来の確率推定情報（１）と、更新
された場合の２通りの確率推定情報（２），（３）とい
う計３通りの情報を１つのインデックスから読み出せる
ように、確率推定表の変更を行った。また、算術符号化
装置では、演算処理部で更新条件を確定する必要がある
が、１６ｂｉｔ減算と１６ｂｉｔ比較で更新に必要なす
べての条件が揃うため、３２ｂｉｔ加算とパイプライン
化を行い、クリティカルパスの短縮を行った。 【効果】データを高速処理することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、画像データの符
号化・復号化において圧縮伸長を行う算術符号化・復号
化装置および方法に関する。

【０００２】

【従来の技術】近年、ディジタル複写機、ファクシミリ
装置、プリンタ等は、高解像度化、高速化の傾向にあ
り、大容量の画像データを記憶し、高速に処理するシス
テムが必要不可欠となっている。このようなシステムに
は、画像データを符号化・復号化する装置が採用されて
おり、中でも、ＪＢＩＧ算術符号化・復号化装置が注目
されている。

【０００３】ＪＢＩＧとは、ＩＳＯとＩＴＵ−Ｔの新し
い２値画像符号化方式の合同検討機関の名前、Joint Bi
-level Image coding experts Group の頭文字を取った
もので、ＪＢＩＧ方式は、このワークグループで国際標
準として勧告化された２値画像圧縮／伸長方式であり、
国際標準の中で最も圧縮効率の優れた手法である。ＪＢ
ＩＧの基本的なシステムは、図１に示すように、画像デ
ータの中の連続する水平ラインの画素値を比較する典型
的予測処理、符号化対象画素に対してテンプレートによ
り規定される１０画素の周辺画素値を抽出するモデルテ
ンプレート処理、および、対象画素値と周辺画素値とを
用いて符号データを出力する算術符号化処理を含んでい
る。

【０００４】このうち、算術符号化処理は、周辺画素値
より対象画素を予測する機能を有しており、圧縮率は高
いが、逐次的に各画素を処理していくため、高速化の大
きな妨げとなっている。図２に、従来の算術符号化処理
装置の構成を示す。算術符号化は、概ね以下の（１）〜
（６）の処理手順で実行される。処理手順の番号は、図
２中に示した番号と対応している。

【０００５】なお、算術符号化処理では、演算中の値を
保持するために、Ａ［１６ｂｉｔ］、Ｃ［３２ｂｉｔ］
の２つのレジスタが用いられる。 （１）対象画素値［１ｂｉｔ］と周辺画素値［１０ｂｉ
ｔ］を入力する。 （２）周辺画素値に基づき、状態遷移メモリから対象画
素の予測値［１ｂｉｔ］と確率推定情報のインデックス
［７ｂｉｔ］とを読み出す。

【０００６】（３）確率推定情報インデックスに基づ
き、確率推定表から確率推定情報を読み出す。確率推定
情報には、 発生確率の低い画素値の発生確率［１５ｂｉｔ］、 予測値と対象画素が同じ場合の更新インデックス［７
ｂｉｔ］、 予測値と対象画素が異なる場合の更新インデックス
［７ｂｉｔ］、 予測値を変化させるフラグ［１ｂｉｔ］、が含まれて
いる。

【０００７】（４）対象画素値、予測値、確率推定情
報、レジスタＡおよびレジスタＣを用いて演算をする。
つまり、１６ｂｉｔの減算、３２ｂｉｔの加算、１６ｂ
ｉｔの比較、ビットシフト処理、レジスタＡ，Ｃの更新
を行う。 （５）（４）の結果より、（２）の予測値、確率推定情
報インデックスを更新する。更新する情報は（３）の確
率情報に含まれる。

【０００８】（６）符号データを出力する。 図３は、従来の算術復号化処理装置の構成を示す。図３
を参照して説明すると、従来の算術復号化は概ね以下の
処理手順で実行される。図３中に示した（１）〜（６）
は以下の処理手順（１）〜（６）の各処理部を示してい
る。なお、算術復号化処理では、演算中の値を保持する
ため、Ａ［１６ｂｉｔ］、Ｃ_H ［１６ｂｉｔ］、Ｃ
_L ［１６ｂｉｔ］の３つのレジスタが用いられる。算術
復号化処理では、演算の都合上、レジスタＣの値の上位
１６ｂｉｔをＣ_H 、下位１６ｂｉｔをＣ_L として扱うた
め、２つのレジスタＣ_H ，Ｃ_L が必要である。

【０００９】（１）符号データと周辺画素値［１ｂｉ
ｔ］を入力する。 （２）周辺画素値に基づき、状態遷移メモリから対象画
素の予測値［１ｂｉｔ］と確率推定情報のインデックス
［７ｂｉｔ］とを読み出す。 （３）確率推定情報インデックスに基づき、確率推定表
から確率推定情報を読み出す。読み出される確率推定情
報は、符号化時と同じ内容である。

【００１０】（４）符号データ、予測値、確率推定情
報、レジスタＡ、レジスタＣ_H 、レジスタＣ_L を用いて
演算する。つまり、１６ｂｉｔの減算、１６ｂｉｔの比
較、ビットシフト処理、レジスタＡ，Ｃ_H ，Ｃ_L の更新
をする。 （５）（４）の結果より（２）の予測値、確率推定情報
インデックスを更新する。更新する情報は（３）の確率
情報に含まれる。

【００１１】（６）画素値［１ｂｉｔ］を出力する。

【００１２】

【発明が解決しようとする課題】上述した従来のＪＢＩ
Ｇの算術符号化部および算術復号化部は、単純なパイプ
ライン化により高速処理化にすることが難しいとされて
いる。その主な理由は、上記処理手順（５）で予測値、
確率推定情報インデックスを更新するため、更新処理が
完了しないと、処理手順（２）の処理で確定した情報が
読み出せなくなり、高速化の一般的な手法であるパイプ
ライン化ができないからである。

【００１３】また、何らかの方法で上記処理手順（２）
〜（５）をパイプライン化可能にした場合でも、処理手
順（４）の演算処理部の処理時間が長く、より高速化を
行うためには、演算部内もパイプライン化する必要があ
る。この場合において、算術符号化部の場合は、レジス
タＡおよびレジスタＣの演算はほぼ独立しており、レジ
スタＡの演算とレジスタＣの演算とを比較的簡単にパイ
プライン化できるが、算術復号化部においては、レジス
タＡ、レジスタＣ_H、レジスタＣ_L の情報が同時に必要
となり、パイプライン化が困難である。

【００１４】この発明は、かかる課題を解決して、ＪＢ
ＩＧにおける算術符号化・復号化装置を高速化するため
に、上記処理手順（２）〜（５）をパイプライン化した
構成およびパイプライン化の方法を提供することを目的
とする。またこの発明は、上記処理手順（４）を行う演
算部をパイプライン化した構成およびそのパイプライン
化のための方法を提供することを目的とする。

【００１５】

【課題を解決するための手段】請求項１記載の発明は、
ＪＢＩＧ処理のための算術符号化装置であって、対象画
素値および周辺画素値が入力されると、入力された周辺
画素値に基づいて、状態遷移メモリから対象画素の予測
値および確率推定情報インデックスを読み出す手段と、
更新前の確率推定情報（１）と、更新された場合の２つ
の確率推定情報（２），（３）という３つの確率推定情
報が記憶された確率推定テーブルを有し、前記確率推定
情報インデックスが与えられることに応答して、前記テ
ーブルから３つの確率推定情報（１），（２），（３）
を読み出す手段と、対象画素の発生確率の減算およびビ
ットシフト処理演算を行うと共に、読み出された３つの
確率推定情報（１），（２），（３）のいずれか１つを
選択して更新条件を確定する手段と、前記演算結果とビ
ットのシフト数とに基づいて、対象画素の発生確率の加
算およびビットシフト処理演算を行い、符号化データを
出力する手段と、を含むことを特徴とするものである。

【００１６】請求項２記載の発明は、ＪＢＩＧ処理のた
めの算術復号化装置であって、対象画素の符号データお
よび周辺画素値が入力されると、入力された周辺画素値
に基づいて、状態遷移メモリから対象画素の予測値およ
び確率推定情報インデックスを読み出す手段と、更新前
の確率推定情報（１）と、更新された場合の２つの確率
推定情報（２），（３）という３つの確率推定情報が記
憶された確率推定テーブルを有し、前記確率推定情報イ
ンデックスが与えられることに応答して、前記テーブル
から３つの確率推定情報（１），（２），（３）を読み
出す手段と、前回の対象画素に対して行った演算結果に
基づいて、読み出された３つの確率推定情報（１），
（２），（３）のいずれか１つを選択し、今回の対象画
素の発生確率の減算およびビットシフト処理演算を行う
手段と、前記演算結果とビットのシフト数とに基づい
て、今回の対象画素の発生確率の加算およびビットシフ
ト処理演算を行い、符号化データを画素データにして出
力する手段と、を含むことを特徴とするものである。

【００１７】請求項３記載の発明は、請求項１の算術符
号化装置および請求項２の算術復号化装置を備えた算術
符号化・復号化装置である。請求項４記載の発明は、入
力される周辺画素値に基づいて状態遷移メモリから対象
画素の予測値および確率推定情報インデックスを読み出
すステップ０と、更新前の確率推定情報（１）と、更新
された場合の２つの確率推定情報（２），（３）とが記
憶された確率推定テーブルから、ステップ０の処理によ
って与えられる確率推定情報インデックスに基づいて、
上記３つの確率推定情報（１），（２），（３）を読み
出すステップ１と、対象画素の発生確率の減算およびビ
ットシフト処理を行うと共に、読み出された３つの確率
推定情報（１），（２），（３）のうちの１つを選択し
て更新条件を確定するステップ２と、ステップ２の減算
結果とビットのシフト数とに基づいて、対象画素の発生
確率の加算およびビットシフト処理演算を行って、符号
化データを出力するステップ３とを有し、ステップ０〜
３が動作クロックに基づいて順次シリアル動作するよう
にパイプライン化されていることを特徴とする算術符号
化処理方法である。

【００１８】請求項５記載の発明は、入力される周辺画
素値に基づいて状態遷移メモリから対象画素の予測値お
よび確率推定情報インデックスを読み出すステップ０
と、更新前の確率推定情報（１）と、更新された場合の
２つの確率推定情報（２），（３）とが記憶された確率
推定テーブルから、ステップ０の処理によって与えられ
る確率推定情報インデックスに基づいて、上記３つの確
率推定情報（１），（２），（３）を読み出すステップ
１と、前回の対象画素について行った演算結果に基づい
て、読み出された３つの確率推定情報（１），（２），
（３）のうちの１つを選択し、今回の対象画素の発生確
率の減算およびビットシフト処理を行うステップ２と、
ステップ２の減算結果とビットのシフト数とに基づい
て、今回の対象画素の発生確率の加算およびビットシフ
ト処理演算を行って、符号化データを画素データにして
出力するステップ３とを有し、ステップ０〜３が動作ク
ロックに基づいて順次シリアル動作するようにパイプラ
イン化されていることを特徴とする算術復号化処理方法
である。

【００１９】上記の各構成によれば、ステップ０〜３に
おいて、それぞれ独立に処理が実行できるので、ステッ
プ０〜３という４つのステージをパイプライン化するこ
とができる。この結果、処理速度の高速化が実現でき
る。

【００２０】

【発明の実施の形態】以下には、図面を参照してこの発
明の一実施形態について説明をする。図４は、この発明
の一実施形態にかかるパイプライン化をした算術符号化
装置の構成を示すブロック図である。従来技術におい
て、図２を参照して説明したように、処理（２）〜
（５）は、単純なパイプライン化による高速処理が実現
できない。これはすなわち、連続する２画素α、βに対
し、それぞれに対する周辺画素が全て同値の場合、αに
ついて処理（５）が終了するまで、βについて、処理
（２）の予測値と確率推定情報インデックスとが確定で
きないためである。

【００２１】しかしながら、βについて見ると、実際に
必要な情報は処理（４）で利用される予測値および確率
推定情報であり、βについて、処理（２）（３）の情報
が確定していなくても、βの処理（４）までに、αの処
理（５）で更新される予測値および確率推定情報インデ
ックスから確定される確率推定情報を求めることができ
れば、パイプライン化が可能となる。

【００２２】そこでこの実施形態では、インデックスの
更新先が処理（３）の確率推定表によって、２通りに限
定されていることに着目し、インデックスに対する従来
の情報と、更新された場合の２通りの情報の計３通りの
情報を１つのインデックスから読み出せるように、確率
推定表の変更を行った。より具体的に言うと、図４のＳ
ＴＡＧＥ１において、確率推定表からの読み出し処理
で、確率推定情報１、確率推定情報２、確率推定情報３
という３通りの情報を読み出せるようにした。

【００２３】これにより、βについて処理（４）で演算
を行うときに、αについての処理（４）の結果より、確
率推定情報の選択が可能となる（図４の網かけ部分参
照）。次に上記処理（４）を行う演算部のパイプライン
化について説明する。従来の算術符号化装置の演算フロ
ーを、図５に示す。また、この実施形態にかかる算術符
号化装置の演算フローを図６に示す。

【００２４】図５に示すように、従来の算術符号化装置
の演算フローは、条件比較にレジスタＣの値が関与して
いない。それゆえ、図６に示す演算フローのように、レ
ジスタＡとレジスタＣの演算を分離することができる。
その際、レジスタＣの正規化時に、レジスタＡの正規化
時のＡのシフト数が必要となり、レジスタＣの更新にレ
ジスタＡと発生確率の減算結果、レジスタＡの更新時に
必要なフラグが必要となる。

【００２５】このことを考慮に入れ、図４のＳＴＡＧＥ
２，３で示すように、演算部がパイプライン化されてい
る。つまり、１６ｂｉｔ減算と、１６ｂｉｔ比較とで更
新に必要なすべての条件が揃うことに着目し、これらの
減算および比較と、３２ｂｉｔ加算とのパイプライン化
を行い、クリティカルパスの短縮が図られている。

【００２６】以上の結果、算術符号化回路の構成は、Ｓ
ＴＡＧＥ０〜３の４つのステージを含むようにパイプラ
イン化されている。図７は、この発明の一実施形態にか
かるパイプライン化を行った算術復号化装置の構成を示
すブロック図である。図７の算術復号化装置も、図４に
示す算術符号化装置と同様、ＳＴＡＧＥ０〜３という４
つのステージを含むパイプライン化が実現されている。

【００２７】次に、図７に示す装置における演算部（Ｓ
ＴＡＧＥ２，３）のパイプライン化について具体的に説
明をする。図８は、パイプライン化を行わない場合の算
術復号化装置の演算部フローであり、図９はパイプライ
ン化を行った場合の算術復号化装置の演算部フローを示
す。

【００２８】図８に示すように、演算部フローでは、レ
ジスタＡおよびレジスタＣ_H の両方の値が関与している
Ｃ_H ＜Ａの比較条件がある（２段目のステップ）。この
ため、１サイクル内にレジスタＡ，Ｃ_H の演算、正規化
を完了しないと、次の演算を実行できない。つまり、レ
ジスタＡ，Ｃ_H の演算をパイプライン化できないのであ
る。

【００２９】そこでこの実施形態では、この条件比較を
パイプライン化の妨げになるレジスタＣ_H の値を直接用
いずに判定できる手法を採用した。この手法につき、以
下に説明をする。図１０は、演算時の各値の変化例を示
す。図１０に示すように、演算時のレジスタＣ_H の変化
は、正規化時に限り、図１０の（２）→（３）と（４）
→（５）との２通りがある。

【００３０】まず、図１０の（２）→（３）に変化する
場合について考える。図１１は、インターバルの上側が
選択された場合の従来の条件判定方法を示す。図１１に
示すように、従来の条件判定では、選択されたインター
バル（網かけ部分）とＣ_H0−（Ａ₀ −ＬＳＺ₀ ）は選択
されたインターバルの大きさ（ＬＳＺ ₀ ）が８０００Ｈ
以上になるまで両値を左シフトし、Ａ₁ ，Ｃ_H1に正規化
してから条件比較を行う。

【００３１】これに対し、この実施形態では、図１２に
示すように、上記の正規化を行わず、ＬＳＺ₁ を本来正
規化する数だけ右シフトし、Ａ₀ ，Ｃ_H0と比較できるよ
うに桁合わせを行う（条件比較に関しては、Ａ，Ｃ_H の
正規化した値を用いないが、Ａ，Ｃ_H の更新に関しては
従来通り正規化を行う）。図１２に記載の式ＬＳＺ₁ ’
＝ＬＳＺ₁ ＞＞ＡＣＴは、レジスタＡの正規化時のシフ
ト数ＡＣＴだけ右シフトすることを示す。

【００３２】比較式はＣ_H を基準とせず、ＬＳＺ（ＬＳ
ＺはＬＰＳの正規確率の推定値。ＬＰＳは符号化するシ
ンボルのうちの現れ方が少ない方の劣性シンボルを意味
している）を基準とし、Ａ₀ −Ｃ_H0＞ＬＳＺ₁ ’とする
（ＣＨを基準とすると、ＬＳＺの右シフトが終了しない
とＡ₀ −ＬＳＺ₁ ’の演算が実行できないため）。比較
式Ａ₀ −Ｃ_H0＞ＬＳＺ₁ ’を用いれば、１サイクル前の
Ａ，Ｃ_H を用いるため、パイプライン化によってＣ_H の
更新が１サイクル遅れても問題なく演算が可能となる。

【００３３】但し、この手法では、ＬＳＺを右シフトす
ることで、シフト分だけ比較すべき情報が欠落すること
になる。Ｃ_H の値においても正規化によってＣ_L から追
加される情報が欠落している。これら情報の欠落によ
り、比較式Ａ₀ −Ｃ_H0＞ＬＳＺ₁ ’だけでは、図８にお
けるＣ_H ＜Ａの代替はできない。

【００３４】そこで、この情報の欠落を補うため、欠落
した情報同士をさらに比較する。Ｃ _H の欠落した情報
は、比較式Ａ₀ −Ｃ_H0＞ＬＳＺ₁ ’の場合、Ａ₀ から差
分される情報なので、その差分を確保するため、比較式
をＡ₀ −Ｃ_H0−１＞ＬＳＺ₁ ’と変更する。図１３は、
情報の欠落した部分の条件判定方法と条件式とを示して
いる。

【００３５】図１３を参照して、ＡＴＣ＝３の場合につ
いて、欠落した情報の比較方法を説明する。欠落した情
報は、それぞれ、ＬＳＺ ₁［２：０］，Ｃ_L ［１５：１
３］となる（Ｘ［ａ：ｂ］の表記は、Ｘのａビットから
ｂビットの値を示す）。Ｃ_L ［１５：１３］の値は、Ａ
₀ より確保した値から差分を取るので、ＮＯＴ（Ｃ
_L ［１５：１３］）＋１Ｂとなり、比較式は最終的にＮ
ＯＴ（Ｃ_L ［１５：１３］＞＝ＬＳＺ₁ ［２：０］）と
なる（ＮＯＴは反転の記号である）。

【００３６】この比較式は、Ａ₀ −Ｃ_H0−１＞ＬＳ
Ｚ₁ ’と独立しているので、平行して処理が可能とな
る。これらの比較式は、図９の演算部フローのように用
いることによって、レジスタＡとＣとの演算が分離で
き、パイプライン化が可能となる。図１０における
（４）→（５）の正規化の場合も、ほぼ同様の手法によ
り並列処理演算ができる。

【００３７】具体的に述べると、図１４は、インターバ
ルの下側が選択された場合の従来法の条件判定の手法を
示し、図１５はインターバルの下側が選択された場合の
この実施形態における条件判定の手法を示している。図
１４の説明は、図１１の説明とほぼ同様であるのでここ
での説明は省略する。

【００３８】図１５では、比較式としてＡ₀ −ＬＳＺ₀
−Ｃ_H0−１＞ＬＳＺ₁ ’を用いて演算を行う。その他の
条件判定のための処理は、図１２を参照して説明したや
り方と同じである。以上のようなやり方をハードウェア
の構成として実現するために、図７に示す斜線を付した
回路部分１０が追加されている。

【００３９】図７の回路部分１０において、「インター
バル最大値」には、図１０の（２）→（３）か（４）→
（５）の場合に依存するＡ，Ａ−ＬＳＺの値が保持され
る。この発明は、以上説明した実施形態に限定されるも
のではなく、請求項記載の範囲内において種々の変更が
可能である。

【００４０】

【発明の効果】算術符号化装置および／または算術復号
化装置において、パイプライン化ができるので、データ
を高速処理することができる。

【図面の簡単な説明】

【図１】ＪＢＩＧの基本的なシステム構成を示すブロッ
ク図である。

【図２】パイプライン化を行わない算術符号化装置の構
成を示すブロック図である。

【図３】パイプライン化を行わない算術復号化装置の構
成を示すブロック図である。

【図４】この発明の一実施形態にかかるパイプライン化
を行った算術符号化装置の構成を示すブロック図であ
る。

【図５】パイプライン化を行わない算術符号化装置の演
算部のフロー図である。

【図６】この発明の一実施形態にかかるパイプライン化
を行った算術符号化装置の演算部のフロー図である。

【図７】この発明の一実施形態にかかるパイプライン化
を行った算術復号化装置の構成を示すブロック図であ
る。

【図８】パイプライン化を行わない算術復号化装置の演
算部のフロー図である。

【図９】この発明の一実施形態にかかるパイプライン化
を行った算術復号化装置の演算部のフロー図である。

【図１０】算術復号化における演算時の各値の変化例を
示す図である。

【図１１】インターバルの上側が選択された場合の従来
法の条件判定の仕方を説明するための図である。

【図１２】インターバルの上側が選択された場合のこの
発明の一実施形態における条件判定の仕方を説明するた
めの図である。

【図１３】この発明の一実施形態における情報の欠落し
た部分の条件判定方法と条件式とを表わす図である。

【図１４】インターバルの下側が選択された場合の従来
法の条件判定の仕方を説明する図である。

【図１５】インターバルの下側が選択された場合のこの
発明の一実施形態における条件判定の仕方を説明する図
である。

Claims (5)

【特許請求の範囲】
1. 【請求項１】ＪＢＩＧ処理のための算術符号化装置であ
   って、 対象画素値および周辺画素値が入力されると、入力され
   た周辺画素値に基づいて、状態遷移メモリから対象画素
   の予測値および確率推定情報インデックスを読み出す手
   段と、 更新前の確率推定情報（１）と、更新された場合の２つ
   の確率推定情報（２），（３）という３つの確率推定情
   報が記憶された確率推定テーブルを有し、前記確率推定
   情報インデックスが与えられることに応答して、前記テ
   ーブルから３つの確率推定情報（１），（２），（３）
   を読み出す手段と、 対象画素の発生確率の減算およびビットシフト処理演算
   を行うと共に、読み出された３つの確率推定情報
   （１），（２），（３）のいずれか１つを選択して更新
   条件を確定する手段と、 前記演算結果とビットのシフト数とに基づいて、対象画
   素の発生確率の加算およびビットシフト処理演算を行
   い、符号化データを出力する手段と、を含むことを特徴
   とするＪＢＩＧのための算術符号化装置。
2. 【請求項２】ＪＢＩＧ処理のための算術復号化装置であ
   って、 対象画素の符号データおよび周辺画素値が入力される
   と、入力された周辺画素値に基づいて、状態遷移メモリ
   から対象画素の予測値および確率推定情報インデックス
   を読み出す手段と、 更新前の確率推定情報（１）と、更新された場合の２つ
   の確率推定情報（２），（３）という３つの確率推定情
   報が記憶された確率推定テーブルを有し、前記確率推定
   情報インデックスが与えられることに応答して、前記テ
   ーブルから３つの確率推定情報（１），（２），（３）
   を読み出す手段と、 前回の対象画素に対して行った演算結果に基づいて、読
   み出された３つの確率推定情報（１），（２），（３）
   のいずれか１つを選択し、今回の対象画素の発生確率の
   減算およびビットシフト処理演算を行う手段と、 前記演算結果とビットのシフト数とに基づいて、今回の
   対象画素の発生確率の加算およびビットシフト処理演算
   を行い、符号化データを画素データにして出力する手段
   と、を含むことを特徴とするＪＢＩＧのための算術復号
   化装置。
3. 【請求項３】請求項１の算術符号化装置および請求項２
   の算術復号化装置を備えた算術符号化・復号化装置。
4. 【請求項４】入力される周辺画素値に基づいて状態遷移
   メモリから対象画素の予測値および確率推定情報インデ
   ックスを読み出すステップ０と、 更新前の確率推定情報（１）と、更新された場合の２つ
   の確率推定情報（２），（３）とが記憶された確率推定
   テーブルから、ステップ０の処理によって与えられる確
   率推定情報インデックスに基づいて、上記３つの確率推
   定情報（１），（２），（３）を読み出すステップ１
   と、 対象画素の発生確率の減算およびビットシフト処理を行
   うと共に、読み出された３つの確率推定情報（１），
   （２），（３）のうちの１つを選択して更新条件を確定
   するステップ２と、 ステップ２の減算結果とビットのシフト数とに基づい
   て、対象画素の発生確率の加算およびビットシフト処理
   演算を行って、符号化データを出力するステップ３とを
   有し、ステップ０〜３が動作クロックに基づいて順次シ
   リアル動作するようにパイプライン化されていることを
   特徴とする算術符号化処理方法。
5. 【請求項５】入力される周辺画素値に基づいて状態遷移
   メモリから対象画素の予測値および確率推定情報インデ
   ックスを読み出すステップ０と、 更新前の確率推定情報（１）と、更新された場合の２つ
   の確率推定情報（２），（３）とが記憶された確率推定
   テーブルから、ステップ０の処理によって与えられる確
   率推定情報インデックスに基づいて、上記３つの確率推
   定情報（１），（２），（３）を読み出すステップ１
   と、 前回の対象画素について行った演算結果に基づいて、読
   み出された３つの確率推定情報（１），（２），（３）
   のうちの１つを選択し、今回の対象画素の発生確率の減
   算およびビットシフト処理を行うステップ２と、 ステップ２の減算結果とビットのシフト数とに基づい
   て、今回の対象画素の発生確率の加算およびビットシフ
   ト処理演算を行って、符号化データを画素データにして
   出力するステップ３とを有し、ステップ０〜３が動作ク
   ロックに基づいて順次シリアル動作するようにパイプラ
   イン化されていることを特徴とする算術復号化処理方
   法。