JP2000277488A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000277488A JP2000277488A JP11077672A JP7767299A JP2000277488A JP 2000277488 A JP2000277488 A JP 2000277488A JP 11077672 A JP11077672 A JP 11077672A JP 7767299 A JP7767299 A JP 7767299A JP 2000277488 A JP2000277488 A JP 2000277488A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- etching
- oxide film
- gate
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】トレンチ開口部の縁を大きな曲率半径で丸みを
付け、電界集中を防ぐことで、ゲート耐圧の低下を防止
し、信頼性の高い半導体装置の製造方法を提供する。 【解決手段】酸化膜２をマスクにして、ダウンフロー型
のドライエッチャーによる等方性のＳｉエッチングを行
い、シリコンの平坦な面とつぎの工程で形成されるトレ
ンチの開口部とが交わる箇所、つまり、トレンチ開口部
の縁となる箇所を予めエッチングして丸めるために、エ
ッチング溝３を形成する。このあと、トレンチ溝を形成
する。このエッチング溝３のエッチング量Ｘを１００ｎ
ｍから１７０ｎｍの範囲の所定の値に設定することで、
トレンチ開口部の縁を大きな曲率半径で丸めることがで
きる。
付け、電界集中を防ぐことで、ゲート耐圧の低下を防止
し、信頼性の高い半導体装置の製造方法を提供する。 【解決手段】酸化膜２をマスクにして、ダウンフロー型
のドライエッチャーによる等方性のＳｉエッチングを行
い、シリコンの平坦な面とつぎの工程で形成されるトレ
ンチの開口部とが交わる箇所、つまり、トレンチ開口部
の縁となる箇所を予めエッチングして丸めるために、エ
ッチング溝３を形成する。このあと、トレンチ溝を形成
する。このエッチング溝３のエッチング量Ｘを１００ｎ
ｍから１７０ｎｍの範囲の所定の値に設定することで、
トレンチ開口部の縁を大きな曲率半径で丸めることがで
きる。
Description
【０００１】
【発明の属する技術分野】この発明は、電力用スイッチ
ング素子で用いられるトレンチゲート構造を有する半導
体装置の製造方法に関する。
ング素子で用いられるトレンチゲート構造を有する半導
体装置の製造方法に関する。
【０００２】
【従来の技術】近年、ＩＧＢＴ（絶縁ゲート型バイポー
ラトランジスタ）、ＭＯＳＦＥＴ（ＭＯＳゲート電界効
果トランジスタ）およびＭＯＳサイリスタ（ＭＯＳゲー
トサイリスタ）などのオン特性やオン抵抗を改善するた
めに、トレンチゲート構造が採用される場合が多くなっ
てきた。このトレンチゲート構造は、トレンチ溝を堀
り、このトレンチ溝内の表面をゲート酸化膜で被覆し、
このゲート酸化膜で覆われたトレンチ溝内にゲート電極
となるポリシリコンを充填して形成される。
ラトランジスタ）、ＭＯＳＦＥＴ（ＭＯＳゲート電界効
果トランジスタ）およびＭＯＳサイリスタ（ＭＯＳゲー
トサイリスタ）などのオン特性やオン抵抗を改善するた
めに、トレンチゲート構造が採用される場合が多くなっ
てきた。このトレンチゲート構造は、トレンチ溝を堀
り、このトレンチ溝内の表面をゲート酸化膜で被覆し、
このゲート酸化膜で覆われたトレンチ溝内にゲート電極
となるポリシリコンを充填して形成される。
【０００３】図１３は、従来のトレンチを形成する製造
方法で、同図（ａ）から同図（ｃ）は製造工程順に示し
た製造工程断面図である。同図（ａ）において、シリコ
ン基板２１にトレンチ溝２４を形成する。このとき、ト
レンチ溝２４の表面層にダメージ層２６が形成される。
その後、酸化膜２２をエッチングして、トレンチ開口部
２５（トレンチ溝の開口部のこと）の縁を露出させる。
同図（ｂ）において、トレンチ溝２４を形成するとき
に、シリコン基板２１に導入されたダメージ層２６をエ
ッチングで除去する。このとき、トレンチ開口部２５は
広くなる。その後で、犠牲酸化膜２７を形成して、トレ
ンチ開口部の縁（鈍角ではあるが鋭い箇所）を丸める。
同図（ｃ）において、犠牲酸化膜２７を除去し、その
後、ゲート酸化膜２８を形成する。
方法で、同図（ａ）から同図（ｃ）は製造工程順に示し
た製造工程断面図である。同図（ａ）において、シリコ
ン基板２１にトレンチ溝２４を形成する。このとき、ト
レンチ溝２４の表面層にダメージ層２６が形成される。
その後、酸化膜２２をエッチングして、トレンチ開口部
２５（トレンチ溝の開口部のこと）の縁を露出させる。
同図（ｂ）において、トレンチ溝２４を形成するとき
に、シリコン基板２１に導入されたダメージ層２６をエ
ッチングで除去する。このとき、トレンチ開口部２５は
広くなる。その後で、犠牲酸化膜２７を形成して、トレ
ンチ開口部の縁（鈍角ではあるが鋭い箇所）を丸める。
同図（ｃ）において、犠牲酸化膜２７を除去し、その
後、ゲート酸化膜２８を形成する。
【０００４】前記において、トレンチ溝２４を形成した
後、ダメージ層２６をエッチングし、犠牲酸化膜２７を
形成しないで、ゲート酸化膜２８を形成すると、トレン
チ開口部２５の縁の形状が鈍角ではあるが鋭くなり、ゲ
ート電圧を印加すると、同図（ｃ）の鋭い箇所Ｄで電界
集中が起こり、ゲート耐圧が低下するという不具合が生
じる。 この鋭いトレンチ開口部２５の縁を丸めるため
に、高温で犠牲酸化を行う。この犠牲酸化とは、シリコ
ン基板２１上に犠牲酸化膜２７を形成し、その犠牲酸化
膜を除去することである。鋭い箇所Ｄに厚い犠牲酸化膜
２７を形成することで、鋭い箇所Ｄのシリコン表面を丸
め、その後で、この犠牲酸化膜２７を除去することで鋭
い箇所Ｄのシリコン表面が丸まる訳である。また、犠牲
酸化工程は、残留ダメージを除去する働きもある。
後、ダメージ層２６をエッチングし、犠牲酸化膜２７を
形成しないで、ゲート酸化膜２８を形成すると、トレン
チ開口部２５の縁の形状が鈍角ではあるが鋭くなり、ゲ
ート電圧を印加すると、同図（ｃ）の鋭い箇所Ｄで電界
集中が起こり、ゲート耐圧が低下するという不具合が生
じる。 この鋭いトレンチ開口部２５の縁を丸めるため
に、高温で犠牲酸化を行う。この犠牲酸化とは、シリコ
ン基板２１上に犠牲酸化膜２７を形成し、その犠牲酸化
膜を除去することである。鋭い箇所Ｄに厚い犠牲酸化膜
２７を形成することで、鋭い箇所Ｄのシリコン表面を丸
め、その後で、この犠牲酸化膜２７を除去することで鋭
い箇所Ｄのシリコン表面が丸まる訳である。また、犠牲
酸化工程は、残留ダメージを除去する働きもある。
【０００５】
【発明が解決しようとする課題】しかし、この犠牲酸化
によっても、鋭い箇所Ｄのシリコン表面は十分大きな曲
率半径では丸まらず、この鋭い箇所Ｄで電界集中が起こ
り、ゲート耐圧の低下を招いていた。この発明の目的
は、前記の課題を解決して、トレンチ開口部の縁を大き
な曲率半径で丸みを付け、電界集中を防ぐことで、ゲー
ト耐圧の低下を防止し、信頼性の高い半導体装置の製造
方法を提供することにある。
によっても、鋭い箇所Ｄのシリコン表面は十分大きな曲
率半径では丸まらず、この鋭い箇所Ｄで電界集中が起こ
り、ゲート耐圧の低下を招いていた。この発明の目的
は、前記の課題を解決して、トレンチ開口部の縁を大き
な曲率半径で丸みを付け、電界集中を防ぐことで、ゲー
ト耐圧の低下を防止し、信頼性の高い半導体装置の製造
方法を提供することにある。
【０００６】
【課題を解決するための手段】前記の目的を達成するた
めに、トレンチゲート構造を有する半導体装置の製造方
法において、トレンチエッチング前に、トレンチ開口部
となる領域の表面層を、予め等方性のエッチングで除去
することとする。前記等方性のエッチングで除去する深
さをトレンチ開口部となる領域の表面から７０ｎｍない
し１７０ｎｍとするとよい。
めに、トレンチゲート構造を有する半導体装置の製造方
法において、トレンチエッチング前に、トレンチ開口部
となる領域の表面層を、予め等方性のエッチングで除去
することとする。前記等方性のエッチングで除去する深
さをトレンチ開口部となる領域の表面から７０ｎｍない
し１７０ｎｍとするとよい。
【０００７】
【発明の実施の形態】図１から図１０は、この発明の一
実施例の製造方法で、工程順に示した製造工程断面図で
ある。図１において、処理温度１１００℃程度のパイロ
酸化により、厚さ４００ｎｍ程度の酸化膜２をシリコン
基板１に形成する。パイロ酸化とは、水素と酸素を高温
で反応させ水蒸気をつくり、この水蒸気でシリコン表面
に酸化膜を形成する方法であり、スチーム酸化に比べて
クリーンな状態で酸化膜を形成できる。
実施例の製造方法で、工程順に示した製造工程断面図で
ある。図１において、処理温度１１００℃程度のパイロ
酸化により、厚さ４００ｎｍ程度の酸化膜２をシリコン
基板１に形成する。パイロ酸化とは、水素と酸素を高温
で反応させ水蒸気をつくり、この水蒸気でシリコン表面
に酸化膜を形成する方法であり、スチーム酸化に比べて
クリーンな状態で酸化膜を形成できる。
【０００８】図２において、図１につづいて、フォトリ
ソグラフィーによるパターニング後、反応性イオンエッ
チング（ＲＩＥ）によるドライエッチングを行い、パタ
ーニングされた酸化膜２をトレンチエッチング用のマス
クとする。
ソグラフィーによるパターニング後、反応性イオンエッ
チング（ＲＩＥ）によるドライエッチングを行い、パタ
ーニングされた酸化膜２をトレンチエッチング用のマス
クとする。
【０００９】図３において、図２につづいて、この酸化
膜２をマスクにして、ダウンフロー型のドライエッチャ
ーによる等方性のＳｉエッチングを行い、シリコンの平
坦な面とつぎの工程で形成されるトレンチの開口部とが
交わる箇所、つまり、トレンチ開口部の縁となる箇所を
予めエッチングして丸めるために、エッチング溝３を形
成する。このときのエッチング量Ｘを７０ｎｍから１７
０ｎｍの範囲の所定の値に設定する。
膜２をマスクにして、ダウンフロー型のドライエッチャ
ーによる等方性のＳｉエッチングを行い、シリコンの平
坦な面とつぎの工程で形成されるトレンチの開口部とが
交わる箇所、つまり、トレンチ開口部の縁となる箇所を
予めエッチングして丸めるために、エッチング溝３を形
成する。このときのエッチング量Ｘを７０ｎｍから１７
０ｎｍの範囲の所定の値に設定する。
【００１０】図４において、図３につづいて、トレンチ
エッチングを行い、トレンチ溝４を形成する。図５にお
いて、図４につづいて、前記のマスク用の酸化膜２をフ
ッ酸によるウエットエッチングで３００ｎｍ程度後退さ
せ、この後退した酸化膜２ａにして、トレンチ開口部５
の縁を露出させる。
エッチングを行い、トレンチ溝４を形成する。図５にお
いて、図４につづいて、前記のマスク用の酸化膜２をフ
ッ酸によるウエットエッチングで３００ｎｍ程度後退さ
せ、この後退した酸化膜２ａにして、トレンチ開口部５
の縁を露出させる。
【００１１】図６において、図５につづいて、ダウンフ
ロー型のドライエッチャーによるＳｉエッチングを１０
０ｎｍ程度行い、図５に示すトレンチエッチングによっ
て生じたダメージ層６を除去する。このとき、トレンチ
開口部のＢの箇所はテーパー状になる。図７において、
図６につづいて、マスク用の酸化膜２ａをフッ酸を用い
て除去する。
ロー型のドライエッチャーによるＳｉエッチングを１０
０ｎｍ程度行い、図５に示すトレンチエッチングによっ
て生じたダメージ層６を除去する。このとき、トレンチ
開口部のＢの箇所はテーパー状になる。図７において、
図６につづいて、マスク用の酸化膜２ａをフッ酸を用い
て除去する。
【００１２】図８において、図７につづいて、処理温度
１１００℃程度の高温で、例えばドライ酸化などで酸化
することにより、厚さ１００ｎｍ程度の犠牲酸化膜７を
形成し、トレンチ開口部の縁の鋭い箇所Ｃのシリコン面
を滑らかにする。ドライ酸化とは、酸素を供給し、高温
でシリコンと反応させて緻密な酸化膜を形成する方法で
ある。図９において、図８につづいて、この犠牲酸化膜
７をフッ酸で除去する。図１０において、図９につづい
て、ゲート酸化膜８を形成する。
１１００℃程度の高温で、例えばドライ酸化などで酸化
することにより、厚さ１００ｎｍ程度の犠牲酸化膜７を
形成し、トレンチ開口部の縁の鋭い箇所Ｃのシリコン面
を滑らかにする。ドライ酸化とは、酸素を供給し、高温
でシリコンと反応させて緻密な酸化膜を形成する方法で
ある。図９において、図８につづいて、この犠牲酸化膜
７をフッ酸で除去する。図１０において、図９につづい
て、ゲート酸化膜８を形成する。
【００１３】前記の図３において、開口部の縁となる箇
所を丸めるためエッチングで、エッチング量を７０ｎｍ
から１７０ｎｍの範囲の所定の値に設定すると、トレン
チ開口部の曲率半径が大きくなり、ゲート電圧を印加し
たとき、この箇所での電界集中を防止できて、ゲート耐
圧が向上し、半導体装置の信頼性を高めることができ
る。
所を丸めるためエッチングで、エッチング量を７０ｎｍ
から１７０ｎｍの範囲の所定の値に設定すると、トレン
チ開口部の曲率半径が大きくなり、ゲート電圧を印加し
たとき、この箇所での電界集中を防止できて、ゲート耐
圧が向上し、半導体装置の信頼性を高めることができ
る。
【００１４】図１１は、図３の工程でのエッチング量と
ゲート耐圧良品率の関係を実験で求めた結果を示す図で
ある。実験で用いたトレンチの諸元は、トレンチ溝４の
幅を０．８μｍ、深さを３．０μｍ、ダメージ層６の除
去量を１００ｎｍと固定し、エッチング量Ｘを０、１０
０、１５０、２００ｎｍと可変にした。また、トレンチ
溝４を被覆するゲート酸化膜に印加する電界強度を９．
６ＭＶ／ｃｍとして、この電界強度の耐える素子の割合
をゲート良品率で表した。
ゲート耐圧良品率の関係を実験で求めた結果を示す図で
ある。実験で用いたトレンチの諸元は、トレンチ溝４の
幅を０．８μｍ、深さを３．０μｍ、ダメージ層６の除
去量を１００ｎｍと固定し、エッチング量Ｘを０、１０
０、１５０、２００ｎｍと可変にした。また、トレンチ
溝４を被覆するゲート酸化膜に印加する電界強度を９．
６ＭＶ／ｃｍとして、この電界強度の耐える素子の割合
をゲート良品率で表した。
【００１５】エッチング量Ｘの増加に伴って、ゲート良
品率は大きくなるが、エッチング量Ｘが１５０ｎｍが最
大になり、２００ｎｍでは再度低下している。これは、
エッチング量Ｘを２００ｎｍと大きくすると、トレンチ
開口部の縁が逆テーパの形状（鋭角になる形状）となる
ために、電界集中が起こりやすくなるためである。
品率は大きくなるが、エッチング量Ｘが１５０ｎｍが最
大になり、２００ｎｍでは再度低下している。これは、
エッチング量Ｘを２００ｎｍと大きくすると、トレンチ
開口部の縁が逆テーパの形状（鋭角になる形状）となる
ために、電界集中が起こりやすくなるためである。
【００１６】この実験によると、エッチング量として
は、７０ｎｍから１７０ｎｍの範囲が良好であり、１５
０ｎｍ付近が最適である。尚、前記のトレンチ幅、深
さ、ダメージ層の除去量をそれぞれ０．５倍程度から２
倍程度に変化させても、前記とほぼ同じ結果が期待され
る。
は、７０ｎｍから１７０ｎｍの範囲が良好であり、１５
０ｎｍ付近が最適である。尚、前記のトレンチ幅、深
さ、ダメージ層の除去量をそれぞれ０．５倍程度から２
倍程度に変化させても、前記とほぼ同じ結果が期待され
る。
【００１７】図１２は、本発明の製造方法と従来の製造
方法で製作したトレンチを有する素子のゲート破壊電界
強度分布を示し、同図（ａ）本発明の製造方法による場
合の分布図、同図（ｂ）は従来の製造方法による場合の
分布図である。
方法で製作したトレンチを有する素子のゲート破壊電界
強度分布を示し、同図（ａ）本発明の製造方法による場
合の分布図、同図（ｂ）は従来の製造方法による場合の
分布図である。
【００１８】従来の製造方法に比べて、本発明の製造方
法で製造した素子の方が、ゲート破壊電界強度はばらつ
きが小さく（標準偏差が小さい）、破壊電界強度も高く
なっている（平均値が大きい）。その結果、ゲート耐圧
が向上し、半導体装置の信頼性を高めることができる。
法で製造した素子の方が、ゲート破壊電界強度はばらつ
きが小さく（標準偏差が小さい）、破壊電界強度も高く
なっている（平均値が大きい）。その結果、ゲート耐圧
が向上し、半導体装置の信頼性を高めることができる。
【００１９】
【発明の効果】この発明によれば、トレンチ開口部の縁
となる箇所を予めエッチングして丸めることで、トレン
チ開口部の縁を大きな曲率半径で丸めることができ、ゲ
ート電圧を印加したとき、この箇所での電界集中を防止
できる。そのため、ゲート耐圧を向上でき、半導体装置
の信頼性を高めることができる。
となる箇所を予めエッチングして丸めることで、トレン
チ開口部の縁を大きな曲率半径で丸めることができ、ゲ
ート電圧を印加したとき、この箇所での電界集中を防止
できる。そのため、ゲート耐圧を向上でき、半導体装置
の信頼性を高めることができる。
【図１】この発明の一実施例の製造工程断面図
【図２】図１につづく、この発明の一実施例の製造工程
断面図
断面図
【図３】図２につづく、この発明の一実施例の製造工程
断面図
断面図
【図４】図３につづく、この発明の一実施例の製造工程
断面図
断面図
【図５】図３につづく、この発明の一実施例の製造工程
断面図
断面図
【図６】図４につづく、この発明の一実施例の製造工程
断面図
断面図
【図７】図６につづく、この発明の一実施例の製造工程
断面図
断面図
【図８】図７につづく、この発明の一実施例の製造工程
断面図
断面図
【図９】図８につづく、この発明の一実施例の製造工程
断面図
断面図
【図１０】図９につづく、この発明の一実施例の製造工
程断面図
程断面図
【図１１】図３の工程でのエッチング量とゲート耐圧良
品率の関係を実験で求めた結果を示す図
品率の関係を実験で求めた結果を示す図
【図１２】本発明の製造方法と従来の製造方法で製作し
たトレンチを有する素子のゲート破壊電界強度分布を示
し、（ａ）本発明の製造方法による場合の分布図、
（ｂ）は従来の製造方法による場合の分布図
たトレンチを有する素子のゲート破壊電界強度分布を示
し、（ａ）本発明の製造方法による場合の分布図、
（ｂ）は従来の製造方法による場合の分布図
【図１３】従来のトレンチを形成する製造方法で、
（ａ）から（ｃ）は製造工程順に示した製造工程断面図
（ａ）から（ｃ）は製造工程順に示した製造工程断面図
１ シリコン基板 ２ 酸化膜 ２ａ 後退した酸化膜 ３ エッチング溝 ４ トレンチ溝 ５ トレンチ開口部 ６ ダメージ層 ７ 犠牲酸化膜 ８ ゲート酸化膜 ２１ シリコン基板 ２２ 酸化膜 ２４ トレンチ溝 ２５ トレンチ開口部 ２６ ダメージ層 ２７ 犠牲酸化膜 ２８ ゲート酸化膜 Ａ 縁となる箇所 Ｂ テーパー状となる箇所 Ｃ、Ｄ 鋭い箇所 Ｘ エッチング量
Claims (2)
- 【請求項１】トレンチゲート構造を有する半導体装置の
製造方法において、トレンチエッチング前に、トレンチ
開口部となる領域の表面層を、予め等方性のエッチング
で除去することを特徴とする半導体装置の製造方法。 - 【請求項２】前記等方性のエッチングで除去する深さを
トレンチ開口部となる領域の表面から７０ｎｍないし１
７０ｎｍとすることを特徴とする請求項１に記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11077672A JP2000277488A (ja) | 1999-03-23 | 1999-03-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11077672A JP2000277488A (ja) | 1999-03-23 | 1999-03-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000277488A true JP2000277488A (ja) | 2000-10-06 |
Family
ID=13640385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11077672A Withdrawn JP2000277488A (ja) | 1999-03-23 | 1999-03-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000277488A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141407A (ja) * | 2000-10-31 | 2002-05-17 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| WO2013042333A1 (ja) * | 2011-09-22 | 2013-03-28 | パナソニック株式会社 | 炭化珪素半導体素子およびその製造方法 |
| JP2013175871A (ja) * | 2012-02-24 | 2013-09-05 | Audio Technica Corp | コンデンサマイクロホンユニット及びその製造方法 |
| WO2016031252A1 (en) * | 2014-08-28 | 2016-03-03 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device with trench gate |
| CN110993497A (zh) * | 2019-11-20 | 2020-04-10 | 上海华虹宏力半导体制造有限公司 | 沟槽顶部圆角化的方法 |
| CN111106003A (zh) * | 2019-11-20 | 2020-05-05 | 上海华虹宏力半导体制造有限公司 | 沟槽顶部圆角化的方法 |
| CN111244167A (zh) * | 2020-01-19 | 2020-06-05 | 上海华虹宏力半导体制造有限公司 | 栅极沟槽填充方法 |
-
1999
- 1999-03-23 JP JP11077672A patent/JP2000277488A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141407A (ja) * | 2000-10-31 | 2002-05-17 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| WO2013042333A1 (ja) * | 2011-09-22 | 2013-03-28 | パナソニック株式会社 | 炭化珪素半導体素子およびその製造方法 |
| JP5209152B1 (ja) * | 2011-09-22 | 2013-06-12 | パナソニック株式会社 | 炭化珪素半導体素子およびその製造方法 |
| US9018699B2 (en) | 2011-09-22 | 2015-04-28 | Panasonic Intellectual Property Management Co., Ltd. | Silicon carbide semiconductor element and method for fabricating the same |
| JP2013175871A (ja) * | 2012-02-24 | 2013-09-05 | Audio Technica Corp | コンデンサマイクロホンユニット及びその製造方法 |
| WO2016031252A1 (en) * | 2014-08-28 | 2016-03-03 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device with trench gate |
| CN110993497A (zh) * | 2019-11-20 | 2020-04-10 | 上海华虹宏力半导体制造有限公司 | 沟槽顶部圆角化的方法 |
| CN111106003A (zh) * | 2019-11-20 | 2020-05-05 | 上海华虹宏力半导体制造有限公司 | 沟槽顶部圆角化的方法 |
| CN111244167A (zh) * | 2020-01-19 | 2020-06-05 | 上海华虹宏力半导体制造有限公司 | 栅极沟槽填充方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5945724A (en) | Trench isolation region for semiconductor device | |
| KR100394517B1 (ko) | 집적회로에트렌치격리구조를형성하는방법 | |
| JP4072308B2 (ja) | トレンチ素子分離方法 | |
| US6524931B1 (en) | Method for forming a trench isolation structure in an integrated circuit | |
| US6251764B1 (en) | Method to form an L-shaped silicon nitride sidewall spacer | |
| JPH11289006A (ja) | 集積回路にトレンチアイソレ―ションを形成する方法 | |
| JP2001203218A (ja) | 半導体デバイスのトレンチの集積度を増大する方法 | |
| JP4123961B2 (ja) | 半導体装置の製造方法 | |
| JP2001015733A (ja) | 半導体装置およびその製造方法 | |
| KR100315841B1 (ko) | 큰 종횡비를 갖는 홀을 제조하는 공정 | |
| US6110790A (en) | Method for making a MOSFET with self-aligned source and drain contacts including forming an oxide liner on the gate, forming nitride spacers on the liner, etching the liner, and forming contacts in the gaps | |
| JP2000277488A (ja) | 半導体装置の製造方法 | |
| JP2002353446A (ja) | トレンチ型半導体装置およびその製造方法 | |
| US6284624B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3053009B2 (ja) | 半導体装置の製造方法 | |
| JPH0818054A (ja) | 半導体装置及びその製造方法 | |
| JP2010177474A (ja) | 半導体装置の製造方法 | |
| JP2000031489A (ja) | 半導体装置の製造方法 | |
| JPH03109739A (ja) | 薄膜半導体装置の製法 | |
| JPS63229845A (ja) | 半導体集積回路装置の製造方法 | |
| JPH09275134A (ja) | 誘電体分離型半導体装置の製造方法 | |
| JP4670198B2 (ja) | 半導体装置の製造方法 | |
| JPH0794733A (ja) | 半導体装置及びその製造方法 | |
| KR100223586B1 (ko) | 트렌치 하부의 라운딩 제조 공정 | |
| KR20050120574A (ko) | 반도체 장치의 게이트 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20040312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20041004 |