JP2000269976A - Analyzing device - Google Patents
Analyzing deviceInfo
- Publication number
- JP2000269976A JP2000269976A JP11068269A JP6826999A JP2000269976A JP 2000269976 A JP2000269976 A JP 2000269976A JP 11068269 A JP11068269 A JP 11068269A JP 6826999 A JP6826999 A JP 6826999A JP 2000269976 A JP2000269976 A JP 2000269976A
- Authority
- JP
- Japan
- Prior art keywords
- analyzer
- time
- bus
- gap
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、高速シリアルバス
のバス・アナライザ及び波形測定装置を組み合わせた解
析装置に関し、特にバス・アナライザ側のGraphical Us
er Interface(グラフィカル・ユーザ・インターフェー
ス：以下ＧＵＩと呼ぶ。）を用いてギャップの時間を容
易に測定することが可能な解析装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analyzer combining a high-speed serial bus bus analyzer and a waveform measuring device, and more particularly to a graphical analyzer for a bus analyzer.
The present invention relates to an analyzer capable of easily measuring a gap time using an er Interface (graphical user interface: hereinafter referred to as a GUI).
【０００２】[0002]
【従来の技術】動画像、静止画像、音声及び文字等のマ
ルチメディア情報をコンピュータ、周辺機器及びデジタ
ルビデオカメラ等の一般向けのＡＶ機器との間で高速に
通信するための新しい通信プロトコルがＩＥＥＥ（Inst
itute of Electrical and Electronics Engineers）で
国際標準化されつつある。2. Description of the Related Art A new communication protocol for communicating multimedia information such as moving images, still images, voices, and characters with general-purpose AV devices such as computers, peripheral devices, and digital video cameras at high speed is IEEE. (Inst
It is being internationally standardized by the Itute of Electrical and Electronics Engineers).
【０００３】前記通信プロトコルはＩＥＥＥ１３９４シ
リアルバス（以下、単に高速シリアルバスと呼ぶ。）に
より通信が行われ、通信されるパケットデータは一定の
フレーム周期で送受信されるのが大きな特徴である。The communication protocol is characterized in that communication is performed by an IEEE 1394 serial bus (hereinafter, simply referred to as a high-speed serial bus), and that packet data to be transmitted is transmitted and received at a fixed frame cycle.
【０００４】また、前記通信プロトコルの解析では高速
シリアルバス上を伝送するパケット信号の解析やそのパ
ケット信号の間隔、言い換えれば、ギャップ時間を測定
することが重要である。このような解析をするためには
バス・アナライザと波形測定装置であるディジタルオシ
ロスコープとを組み合わせて、バス・アナライザにより
パケット信号の解析等のロジカルな解析を行い、ギャッ
プ時間の測定等物理的な波形解析はディジタルオシロス
コープ等で行っていった。In the analysis of the communication protocol, it is important to analyze a packet signal transmitted on a high-speed serial bus and measure the interval of the packet signal, in other words, the gap time. To perform such an analysis, a bus analyzer is combined with a digital oscilloscope, which is a waveform measurement device, and a bus analyzer performs logical analysis such as packet signal analysis, and measures physical waveforms such as gap time measurement. The analysis was performed with a digital oscilloscope or the like.
【０００５】図６はこのような従来の解析装置の一例を
示す構成ブロック図である。図６において１はバス・ア
ナライザ、２はディジタルオシロスコープ等の波形測定
装置、１００は高速シリアルバス、１０１は制御信号で
ある。FIG. 6 is a block diagram showing an example of such a conventional analyzer. 6, 1 is a bus analyzer, 2 is a waveform measuring device such as a digital oscilloscope, 100 is a high-speed serial bus, and 101 is a control signal.
【０００６】高速シリアルバス１００はバス・アナライ
ザ１及び波形測定装置２に接続され、バス・アナライザ
１からの制御信号１０１は波形測定装置２に接続され
る。The high-speed serial bus 100 is connected to the bus analyzer 1 and the waveform measuring device 2, and a control signal 101 from the bus analyzer 1 is connected to the waveform measuring device 2.
【０００７】ここで、図６に示す従来例の動作を説明す
る。高速シリアルバス１００を伝播してきたパケット信
号はバス・アナライザ１及び波形測定装置２に入力さ
れ、バス・アナライザ１では受信したパケット信号の内
容解析等のロジカルな解析を行うと共に制御信号１０１
により波形測定装置２を制御してパケット信号等の波形
を測定させる。また、バス・アナライザ１は制御信号１
０１により波形測定装置２を制御してパケット信号の間
隔であるギャップ時間を測定させる。Here, the operation of the conventional example shown in FIG. 6 will be described. The packet signal that has propagated through the high-speed serial bus 100 is input to the bus analyzer 1 and the waveform measuring device 2. The bus analyzer 1 performs logical analysis such as content analysis of the received packet signal and controls the control signal 101.
Controls the waveform measuring device 2 to measure the waveform of a packet signal or the like. The bus analyzer 1 controls the control signal 1
01 controls the waveform measuring device 2 to measure the gap time, which is the interval between packet signals.
【０００８】この結果、バス・アナライザ１と波形測定
装置２を組み合わせバス・アナライザを構成することに
より、パケット信号の内容解析等のロジカルな解析のみ
ならずギャップ時間の測定が可能になる。As a result, by combining the bus analyzer 1 and the waveform measuring device 2 to form a bus analyzer, not only logical analysis such as packet signal content analysis but also gap time measurement can be performed.
【０００９】[0009]
【発明が解決しようとする課題】しかし、ＩＥＥＥ１３
９４の通信プロトコルでは前後のパケット信号の種類や
パケット信号のヘッダーの内容とその間のギャップ時間
の関係が重要であるものの、図６に示す従来例では個々
の測定機器であるパケット信号の内容解析等ロジカルな
解析用のバス・アナライザと波形解析用の波形測定装置
とを組み合わせて解析装置を構成しているので、高速シ
リアルバスを伝播するパケット信号の内容解析とギャッ
プ時間を関連付けて表示することは困難である。SUMMARY OF THE INVENTION However, IEEE13
In the communication protocol 94, the relationship between the type of the preceding and succeeding packet signals and the content of the header of the packet signal and the gap time therebetween is important, but in the conventional example shown in FIG. Since the analyzer is configured by combining a bus analyzer for logical analysis and a waveform measurement device for waveform analysis, it is not possible to display the content analysis of the packet signal propagating through the high-speed serial bus in association with the gap time. Have difficulty.
【００１０】また、取り込まれるデータの量は膨大にな
るのでバス・アナライザで取り込まれたパケット信号と
波形測定装置で取り込まれた波形データを手作業で対応
させることは困難である。さらに、２つの測定機器を組
み合わせて使用するため２つの測定機器でそれぞれの操
作をする必要があり、操作性が悪いと言った問題点があ
った。従って本発明が解決しようとする課題は、バスア
ナライザ側のＧＵＩを用いてギャップの時間を容易に測
定することが可能な解析装置を実現することにある。[0010] Further, since the amount of data to be captured is enormous, it is difficult to manually associate a packet signal captured by a bus analyzer with waveform data captured by a waveform measuring device. Furthermore, since two measuring instruments are used in combination, it is necessary to perform each operation with two measuring instruments, and there is a problem that operability is poor. Therefore, an object of the present invention is to realize an analyzer that can easily measure the gap time using a GUI on the bus analyzer side.
【００１１】[0011]
【課題を解決するための手段】このような課題を達成す
るために、本発明のうち請求項１記載の発明は、高速シ
リアルバスのバス・アナライザ及び波形測定装置を組み
合わせた解析装置において、表示画面上に測定したパケ
ット信号を表示させるバス・アナライザと、このバス・
アナライザの表示画面の時間軸に同期して波形データを
測定する波形測定装置とを備え、前記バス・アナライザ
上の表示画面上で前記パケット信号の間にカーソルを移
動させた場合に前記バス・アナライザが前記波形測定装
置をリモート制御して読み出した信号振幅に基づき前記
パケット信号間のギャップ時間を計算すると共に前記バ
ス・アナライザの前記表示画面上に表示させることによ
り、バスアナライザ側のＧＵＩを用いてギャップの時間
を容易に測定することが可能になる。In order to achieve the above object, according to the first aspect of the present invention, there is provided an analysis apparatus comprising a combination of a high-speed serial bus bus analyzer and a waveform measuring apparatus. A bus analyzer that displays the measured packet signal on the screen and this bus
A waveform measuring device for measuring waveform data in synchronization with a time axis of a display screen of the analyzer, wherein when the cursor is moved between the packet signals on the display screen on the bus analyzer, the bus analyzer Calculates the gap time between the packet signals based on the signal amplitude read out by remotely controlling the waveform measuring apparatus and displaying the gap time on the display screen of the bus analyzer, using the GUI on the bus analyzer side. The time of the gap can be easily measured.
【００１２】請求項２記載の発明は、請求項１記載の発
明である解析装置において、前記バス・アナライザが、
前記パケット信号を受信する物理層ＩＣと、この物理層
ＩＣの出力からデータを抽出するリンク層ＩＣと、この
リンク層ＩＣの出力に基づきトリガを発生させて前記波
形測定装置に出力するトリガ検出回路と、前記高速シリ
アルバスの信号を前記波形測定装置に出力するバッファ
回路と、記憶した前記リンク層ＩＣの出力を前記トリガ
に同期して出力するデータキャプチャ用記憶回路と、前
記波形測定装置との通信を行う通信モジュールと、前記
データキャプチャ用記憶回路の出力を解析して前記パケ
ット信号を表示させると共に前記波形測定装置をリモー
ト制御する制御装置とから構成されることにより、バス
アナライザ側のＧＵＩを用いてギャップの時間を容易に
測定することが可能になる。According to a second aspect of the present invention, in the analyzer according to the first aspect, the bus analyzer comprises:
A physical layer IC for receiving the packet signal, a link layer IC for extracting data from the output of the physical layer IC, and a trigger detection circuit for generating a trigger based on the output of the link layer IC and outputting the trigger to the waveform measuring device A buffer circuit that outputs a signal of the high-speed serial bus to the waveform measurement device; a data capture storage circuit that outputs a stored output of the link layer IC in synchronization with the trigger; A communication module that performs communication, and a control device that analyzes the output of the data capture storage circuit to display the packet signal and remotely controls the waveform measurement device, configures a GUI on the bus analyzer side. It can be used to easily measure the time of the gap.
【００１３】請求項３記載の発明は、請求項１記載の発
明である解析装置において、前記バス・アナライザ上の
表示画面上で前記パケット信号の間にカーソルを移動さ
せた場合に前記バス・アナライザが前記カーソルが位置
する時間を計算すると共に前記波形測定装置をリモート
制御して読み出した信号振幅に基づき前記パケット信号
間のギャップ時間を計算してこのギャップ時間を表示さ
せることにより、バスアナライザ側のＧＵＩを用いてギ
ャップの時間を容易に測定することが可能になる。According to a third aspect of the present invention, in the analyzer according to the first aspect of the present invention, when a cursor is moved between the packet signals on a display screen on the bus analyzer, the bus analyzer By calculating the time at which the cursor is positioned and remotely controlling the waveform measuring device to calculate the gap time between the packet signals based on the read signal amplitude and displaying this gap time, the bus analyzer side The time of the gap can be easily measured using the GUI.
【００１４】請求項４記載の発明は、請求項３記載の発
明である解析装置において、前記バス・アナライザが、
前記波形測定装置をリモート制御して読み出した信号振
幅に基づき受信した前記カーソルが位置する時間以前の
パケット信号の終了時点を求める手段と、前記カーソル
が位置する時間以降のパケット信号の開始時点を求める
手段と、前記開始時点と前記終了時点との差を演算して
前記ギャップ時間を計算する手段とから構成されること
により、バスアナライザ側のＧＵＩを用いてギャップの
時間を容易に測定することが可能になる。According to a fourth aspect of the present invention, in the analyzer according to the third aspect, the bus analyzer comprises:
Means for remotely controlling the waveform measuring device to determine the end point of the received packet signal before the time at which the cursor is located based on the signal amplitude read out; and determining the start point of time of the packet signal after the time at which the cursor is located. Means and a means for calculating the gap time by calculating the difference between the start time and the end time, so that the gap time can be easily measured using a GUI on the bus analyzer side. Will be possible.
【００１５】請求項５記載の発明は、請求項１記載の発
明である解析装置において、ギャップ時間の長さにより
ギャップの種類を判定して前記バス・アナライザの前記
表示画面上に表示させることにより、ギャップの種類が
容易に識別できる。According to a fifth aspect of the present invention, in the analyzer according to the first aspect, the type of gap is determined based on the length of the gap time and displayed on the display screen of the bus analyzer. The type of the gap can be easily identified.
【００１６】請求項６記載の発明は、請求項１記載の発
明である解析装置において、前記バス・アナライザと前
記波形測定装置とを一体化したことにより、波形測定装
置とのインターフェースが不要になる。According to a sixth aspect of the present invention, in the analyzer according to the first aspect of the present invention, since the bus analyzer and the waveform measuring device are integrated, an interface with the waveform measuring device becomes unnecessary. .
【００１７】[0017]
【発明の実施の形態】以下本発明の実施の形態を図面を
用いて詳細に説明する。図１は本発明に係る解析装置の
一実施例を示す構成ブロック図である。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a block diagram showing the configuration of an embodiment of the analyzer according to the present invention.
【００１８】図１において１００は図６と同一符号を付
してあり、３は物理層ＩＣでイーサネット（登録商標）
やＲＳ−２３２Ｃ等、物理的な媒体の電気的なインター
フェイス及び基本的なデータの変調方法などについて規
定するＯＳＩ参照モデルの第１層のデータを処理する。
４はリンク層ＩＣでデータのパケット化の方法と送受信
プロトコルに関する規定するＯＳＩ参照モデルの第２層
のデータを処理する。In FIG. 1, reference numeral 100 denotes the same reference numeral as in FIG. 6, and reference numeral 3 denotes a physical layer IC which is an Ethernet (registered trademark).
And data of the first layer of the OSI reference model that specifies an electrical interface of a physical medium such as RS-232C or RS-232C and a basic data modulation method.
Reference numeral 4 denotes a link layer IC that processes data of the second layer of the OSI reference model that specifies a method of packetizing data and a transmission / reception protocol.
【００１９】５はデータキャプチャ用記憶回路（以下、
単に、記憶回路と呼ぶ。）でパケット信号を記憶する回
路である。６はバッファ回路でパケット信号を記憶す
る。７はトリガ検出回路はパケット信号に基づきトリガ
出力信号を発生させる。８はコンピュータ等の制御装
置、９はＧＰ−ＩＢ(General Purpose Interface Bus)
カード等の通信モジュール、１０はディジタルオシロス
コープ等の波形測定装置、１０２は出力信号、１０３は
トリガ出力信号、１０４は通信信号である。また、３〜
９はバス・アナライザ５０を、１０及び５０は解析装置
５１をそれぞれ構成している。5 is a storage circuit for data capture (hereinafter referred to as
It is simply called a storage circuit. ) Is a circuit for storing a packet signal. Reference numeral 6 denotes a buffer circuit for storing a packet signal. 7, a trigger detection circuit generates a trigger output signal based on the packet signal. 8 is a control device such as a computer, and 9 is a GP-IB (General Purpose Interface Bus).
A communication module such as a card, 10 is a waveform measuring device such as a digital oscilloscope, 102 is an output signal, 103 is a trigger output signal, and 104 is a communication signal. Also, 3 ~
9 constitutes a bus analyzer 50, and 10 and 50 constitute an analyzer 51, respectively.
【００２０】高速シリアルバス１００は物理層ＩＣ３及
びバッファ回路６の入力端子に入力され、物理層ＩＣ３
の出力はリンク層ＩＣ４に接続され、リンク層ＩＣ４の
出力は記憶回路５及びトリガ検出回路７にそれぞれ接続
される。また、記憶回路５の出力は制御装置８に接続さ
れ、通信モジュール９も制御装置８に接続される。The high-speed serial bus 100 is input to the input terminals of the physical layer IC 3 and the buffer circuit 6, and
Is connected to the link layer IC4, and the output of the link layer IC4 is connected to the storage circuit 5 and the trigger detection circuit 7, respectively. The output of the storage circuit 5 is connected to the control device 8, and the communication module 9 is also connected to the control device 8.
【００２１】一方、バッファ回路６の出力信号１０２は
波形測定装置１０に接続され、トリガ検出回路７の出力
であるトリガ出力信号１０３は記憶回路５及び波形測定
装置１０の制御端子に接続される。また、通信モジュー
ル９の通信信号１０４も波形測定装置１０の通信端子に
接続される。On the other hand, the output signal 102 of the buffer circuit 6 is connected to the waveform measuring device 10, and the trigger output signal 103, which is the output of the trigger detecting circuit 7, is connected to the storage circuit 5 and the control terminal of the waveform measuring device 10. Further, the communication signal 104 of the communication module 9 is also connected to the communication terminal of the waveform measuring device 10.
【００２２】ここで、図１に示す実施例の動作を図２を
用いて説明する。図２はバス・アナライザ５０の表示器
に表示されるウィンドウ画面である。Here, the operation of the embodiment shown in FIG. 1 will be described with reference to FIG. FIG. 2 is a window screen displayed on the display of the bus analyzer 50.
【００２３】通常動作において、高速シリアルバス１０
０を伝播したパケット信号は物理層ＩＣ３で受信され、
物理層ＩＣ３で受信されたパケット信号はリンク層ＩＣ
４においてデータとして抽出され、記憶回路５に書き込
まれる。また、同時にパケット信号はバッファ回路６を
介して波形測定装置１０に入力される。In normal operation, the high-speed serial bus 10
The packet signal that has propagated 0 is received by the physical layer IC3,
The packet signal received by the physical layer IC 3 is a link layer IC
At 4, the data is extracted and written to the storage circuit 5. At the same time, the packet signal is input to the waveform measuring device 10 via the buffer circuit 6.
【００２４】リンク層ＩＣ４の出力はトリガ検出回路７
でモニタされビットパターン等の予め設定されたトリガ
条件が成立すると、トリガ検出回路７はトリガ出力信号
１０３を記憶回路５及び波形測定装置１０に出力する。The output of the link layer IC 4 is a trigger detection circuit 7
When a preset trigger condition such as a bit pattern, etc., which is monitored by the above, is satisfied, the trigger detection circuit 7 outputs a trigger output signal 103 to the storage circuit 5 and the waveform measurement device 10.
【００２５】トリガ出力信号１０３が入力されると記憶
回路５は取り込んで記憶していたデータを制御装置８に
出力し、波形測定装置１０はトリガ出力信号１０３に同
期して波形データを取り込む。When the trigger output signal 103 is input, the storage circuit 5 outputs the captured and stored data to the control device 8, and the waveform measuring device 10 captures the waveform data in synchronization with the trigger output signal 103.
【００２６】制御装置８は入力されたデータを解析して
パケット信号の内容等を制御装置８の表示器（図示せ
ず。）に表示させる。一方、波形測定装置１０は必要に
応じて取り込んだ波形データを波形測定装置１０の表示
器（図示せず。）に表示する。The control device 8 analyzes the input data and displays the contents of the packet signal and the like on a display (not shown) of the control device 8. On the other hand, the waveform measuring device 10 displays the acquired waveform data on a display (not shown) of the waveform measuring device 10 as necessary.
【００２７】例えば、制御装置８の表示器には図２に示
すようなウィンドウ画面が表示される。図２において横
軸は時間を表し、図２中”Ｐ００１”、”Ｐ００２”及
び”Ｐ００３”等に示す矩形は高速シリアルバス１００
上に伝播したパケット信号を示している。パケット信号
の内容の概略情報は矩形の色及び矩形内に表示された文
字等により表される。また、矩形の横幅は高速シリアル
バスのバス占有時間を示している。For example, a window screen as shown in FIG. 2 is displayed on the display of the control device 8. 2, the horizontal axis represents time, and rectangles shown as “P001”, “P002”, and “P003” in FIG.
The packet signal propagated above is shown. The outline information of the contents of the packet signal is represented by a rectangle color, characters displayed in the rectangle, and the like. The width of the rectangle indicates the bus occupation time of the high-speed serial bus.
【００２８】また、バス・アナライザ５０からのトリガ
出力信号１０３により波形測定装置１０が波形データを
取り込むので図２に示すウィンドウ画面の横軸の時間は
波形測定装置１０の表示画面の時間と同期していること
になる。Since the waveform measurement device 10 captures the waveform data in response to the trigger output signal 103 from the bus analyzer 50, the time on the horizontal axis of the window screen shown in FIG. Will be.
【００２９】ここで、さらに、ギャップ時間の測定動作
について図３、図４及び図５を用いて説明する。図３は
パケット信号間のギャップ時間の状態を示す説明図、図
４はバス・アナライザ５０内部でのギャップ時間の測定
動作を示すフロー図、図５はバス・アナライザ５０の表
示器に表示されるウィンドウ画面である。Here, the operation of measuring the gap time will be further described with reference to FIGS. 3, 4 and 5. FIG. FIG. 3 is an explanatory diagram showing the state of the gap time between packet signals, FIG. 4 is a flowchart showing the operation of measuring the gap time inside the bus analyzer 50, and FIG. 5 is displayed on the display of the bus analyzer 50. It is a window screen.
【００３０】図３中”Ｔ”に示す時刻はバス・アナライ
ザ５０に記録される”Ｐａｃｋｅｔ２”のデータ部分の
到着時刻である。しかし、実際には図３中”ＤＰ０１”
に示すようなデータの先頭を示す信号や、図３中”ＡＲ
０１”に示すようなパケット信号の到着時刻に先立って
高速シリアルバス１００上のノードはバス獲得のための
調停信号が存在する。一方、”Ｐａｃｋｅｔ１”には図
３中”ＤＥ０１”に示すようなデータの終端を示す信号
が存在する。The time indicated by "T" in FIG. 3 is the arrival time of the data portion of "Packet 2" recorded in the bus analyzer 50. However, actually, “DP01” in FIG.
A signal indicating the start of data as shown in FIG.
Prior to the arrival time of the packet signal as shown by "01", an arbitration signal for acquiring the bus exists in the node on the high-speed serial bus 100. On the other hand, "Packet 1" as shown by "DE01" in FIG. There is a signal indicating the end of data.
【００３１】このため、信号波形を過去に遡って高速シ
リアルバス１００がアイドル状態にある図３中”ＧＰ０
１”に示すギャップ時間（Ｔ２−Ｔ１）を測定する必要
がある。For this reason, the signal waveform is traced back to the past and "GP0" in FIG.
It is necessary to measure the gap time (T2-T1) indicated by 1 ".
【００３２】制御装置８のマウス等のポインティング装
置（図示せず。）の操作によりカーソルがギャップ時間
を測定したいギャップ部分に移動されると図４”Ｓ００
１”において制御装置８はカーソルの位置を検出すると
共に図４”Ｓ００２”においてカーソル位置直後のパケ
ット信号の到着時間”Ｔ”を計算する。When the cursor is moved to the gap portion where the gap time is desired to be measured by operating a pointing device (not shown) such as a mouse of the control device 8, FIG.
At 1 ", the control device 8 detects the position of the cursor and calculates the arrival time" T "of the packet signal immediately after the cursor position at" S002 "in FIG.
【００３３】例えば、図２中”Ｐ００２”及び”Ｐ００
３”に示すパケット信号の間のギャップ時間を測定した
い場合は図２中”Ｐ００２”及び”Ｐ００３”の間の隙
間に図２中”Ｃ”に示すようにカーソルを移動させる。For example, "P002" and "P00" in FIG.
To measure the gap time between the packet signals shown in FIG. 3 ", the cursor is moved to the gap between" P002 "and" P003 "in FIG. 2 as shown in" C "in FIG.
【００３４】また、図４”Ｓ００３”において制御装置
８は波形測定装置１０をリモート制御して前記到着時
間”Ｔ”の時点に測定された信号振幅を読み出す。そし
て、図４”Ｓ００４”において制御装置８は読み出した
信号振幅がアイドル状態であるか否かを判断する。In "S003" in FIG. 4, the control device 8 remotely controls the waveform measuring device 10 to read out the signal amplitude measured at the time of the arrival time "T". Then, in "S004" in FIG. 4, the control device 8 determines whether or not the read signal amplitude is in the idle state.
【００３５】もし、図４”Ｓ００４”においてアイドル
状態ではないと判断された場合は、図４”Ｓ００５”に
おいて制御装置８は”Ｔ＝Ｔ−δＴ”を計算する。すな
わち、予め設定された”δＴ”を前記到着時間”Ｔ”が
減算、言い換えれば、図４”Ｓ００４”においてアイド
ル状態が検出されるまで過去に遡って行く。If it is determined in step S004 of FIG. 4 that the vehicle is not in the idle state, the controller 8 calculates “T = T−δT” in step S005 of FIG. That is, the arrival time “T” is subtracted from the preset “δT”, in other words, the process goes back to the past until the idle state is detected in “S004” in FIG.
【００３６】図４”Ｓ００４”においてアイドル状態が
検出された場合は、図４”Ｓ００６”において制御装置
８は”Ｔ２＝Ｔ”として、更に”Ｔ＝Ｔ−δＴ”を計算
する。例えば、図３において到着時間”Ｔ”から過去に
遡って非アイドル状態からアイドル状態に変化する時間
は”Ｔ２”であるのでこの時間”Ｔ２”を確定すると共
にさらに過去に遡る。When the idle state is detected in "S004" in FIG. 4, the control device 8 sets "T2 = T" in FIG. 4 "S006" and further calculates "T = T-δT". For example, in FIG. 3, the time from the arrival time "T" to the past to change from the non-idle state to the idle state is "T2", so this time "T2" is determined and further goes back to the past.
【００３７】同様に、図４”Ｓ００７”において制御装
置８は波形測定装置１０をリモート制御して信号振幅を
読み出す。そして、図４”Ｓ００８”において制御装置
８は読み出した信号振幅がアイドル状態であるか否かを
判断する。Similarly, in FIG. 4 "S007", the control device 8 remotely controls the waveform measuring device 10 to read out the signal amplitude. Then, in "S008" in FIG. 4, the control device 8 determines whether or not the read signal amplitude is in the idle state.
【００３８】もし、図４”Ｓ００８”においてアイドル
状態と判断された場合は、図４”Ｓ００９”において制
御装置８は”Ｔ＝Ｔ−δＴ”を計算する。すなわち、予
め設定された”δＴ”を前記到着時間”Ｔ”が減算、言
い換えれば、図４”Ｓ００８”においてアイドルではな
い状態が検出されるまで過去に遡って行く。If it is determined in step S008 of FIG. 4 that the vehicle is in the idle state, the controller 8 calculates “T = T−δT” in step S009 of FIG. That is, the arrival time “T” is subtracted from the preset “δT”, in other words, the process goes back to the past until a non-idle state is detected in “S008” in FIG.
【００３９】そして、図４”Ｓ００８”においてアイド
ルではない状態が検出された場合は、図４”Ｓ０１０”
において制御装置８は”Ｔ１＝Ｔ”として、更に図４”
Ｓ０１１”において”Ｔｇａｐ＝Ｔ２−Ｔ１”を計算す
る。例えば、図３において時間”Ｔ２”からさらに過去
に遡ってアイドル状態から非アイドル状態に変化する時
間は”Ｔ１”であるのでこの時間”Ｔ１”を確定すると
共にさらにギャップ時間”Ｔｇａｐ”を計算する。If a state other than the idle state is detected in "S008" in FIG. 4, "S010" in FIG.
In FIG. 4, the control device 8 sets “T1 = T”,
In step S011, “Tgap = T2−T1” is calculated.For example, in FIG. 3, since the time from the time “T2” to the past to change from the idle state to the non-idle state is “T1”, this time “T1” Is determined, and the gap time “Tgap” is further calculated.
【００４０】最後に、図４”Ｓ０１２”において制御装
置８はカーソル位置に計算したギャップ時間”Ｔｇａ
ｐ”を制御装置８の表示器上のカーソル近傍に表示させ
る。Finally, in FIG. 4 "S012", the control unit 8 sets the gap time "Tga" calculated at the cursor position.
p ″ is displayed near the cursor on the display of the control device 8.
【００４１】例えば、制御装置８は図５中”Ｃ”に示す
カーソル部分から図５中”Ｄ００１”に示すような吹き
出し表示をすると共に、その吹き出しの内部に図５中”
Ｄ００２”に示すように計算したギャップ時間”Ｔｇａ
ｐ”を表示させる。For example, the control device 8 displays a balloon as indicated by "D001" in FIG. 5 from the cursor portion indicated by "C" in FIG.
D002 ”, the gap time“ Tga ”calculated as shown in FIG.
p "is displayed.
【００４２】また、制御装置８はギャップ時間の長さに
よりギャップの種類を判定して図５中”Ｄ００３”に示
すように図５中”Ｄ００１”に示す吹き出しの内部にそ
のギャップの種類を表示させる。これにより、ギャップ
の種類が容易に識別できる。The controller 8 determines the type of the gap based on the length of the gap time, and displays the type of the gap inside the balloon indicated by "D001" in FIG. 5 as indicated by "D003" in FIG. Let it. Thereby, the type of the gap can be easily identified.
【００４３】このように、バス・アナライザ５０のＧＵ
Ｉを用いて表示器に表示されているパケット信号を表す
矩形の間にカーソルを移動させるだけでパケット信号間
のギャップ時間が表示されるので、高速シリアルバスを
伝播するパケット信号の内容解析とギャップ時間を同一
画面上で容易に確認することができる。また、バス・ア
ナライザ５０のみの操作で良くなるので操作性が向上す
る。As described above, the GU of the bus analyzer 50
By simply moving the cursor between the rectangles representing the packet signals displayed on the display using I, the gap time between the packet signals is displayed, so that the content analysis of the packet signals propagating through the high-speed serial bus and the gap Time can be easily confirmed on the same screen. In addition, the operability is improved because the operation is improved only by the bus analyzer 50.
【００４４】この結果、バス・アナライザ５０と波形測
定装置１０の表示画面の時間軸を同期させると共に、バ
ス・アナライザ５０上の表示画面上でパケット信号の間
にカーソルを移動させた場合には、制御装置８が波形測
定装置１０をリモート制御して信号振幅を読み出してパ
ケット信号間のギャップ時間を計算して前記表示画面上
に表示させることにより、バスアナライザ５０側のＧＵ
Ｉを用いてギャップの時間を容易に測定することが可能
になる。As a result, when the time axis of the display screen of the bus analyzer 50 is synchronized with the time axis of the display screen of the waveform analyzer 10 and the cursor is moved between packet signals on the display screen of the bus analyzer 50, The controller 8 remotely controls the waveform measuring device 10 to read out the signal amplitude, calculate the gap time between the packet signals, and display it on the display screen.
The time of the gap can be easily measured using I.
【００４５】なお、図１に示す実施例ではパケット信号
の内容解析等のロジカルな解析を行うバス・アナライザ
５０と波形解析を行う波形測定装置１０とを別個の測定
機器として取り扱っているが勿論、両者を一体化した構
成であっても構わない。この場合には、制御装置８によ
り直接制御されるので通信モジュール等の波形測定装置
とのインターフェースが不要になる。例えば、通信モジ
ュール９の代わりに波形測定機能を有するモジュールを
制御装置８に接続した構成であっても良い。In the embodiment shown in FIG. 1, the bus analyzer 50 for performing logical analysis such as content analysis of a packet signal and the waveform measuring apparatus 10 for performing waveform analysis are treated as separate measuring instruments. A configuration in which both are integrated may be used. In this case, since it is directly controlled by the control device 8, an interface with a waveform measuring device such as a communication module is not required. For example, a configuration in which a module having a waveform measurement function is connected to the control device 8 instead of the communication module 9 may be employed.
【００４６】また、バス・アナライザ５０の表示画面上
でのギャップ時間の表示形態については吹き出し表示を
例示したが勿論これに限定される訳ではなく、特定の表
示欄をウィンドウ内部、枠の上、若しくは外部に有する
ような表示形態であっても良い。The display form of the gap time on the display screen of the bus analyzer 50 is exemplified by a balloon display. However, the display form is not limited to this. Alternatively, the display form may be provided externally.
【００４７】[0047]
【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。請求項１乃至請
求項４の発明によれば、バス・アナライザと波形測定装
置の表示画面の時間軸を同期させると共に、バス・アナ
ライザ上の表示画面上でパケット信号の間にカーソルを
移動させた場合には制御装置が波形測定装置をリモート
制御して信号振幅を読み出してパケット信号間のギャッ
プ時間を計算して前記表示画面上に表示させることによ
り、バスアナライザ側のＧＵＩを用いてギャップの時間
を容易に測定することが可能になる。As is apparent from the above description,
According to the present invention, the following effects can be obtained. According to the first to fourth aspects of the present invention, the time axis of the display screen of the bus analyzer is synchronized with that of the waveform analyzer, and the cursor is moved between packet signals on the display screen of the bus analyzer. In this case, the controller remotely controls the waveform measuring device to read out the signal amplitude, calculate the gap time between the packet signals, and display the calculated gap time on the display screen. Can be easily measured.
【００４８】また、請求項５の発明によれば、制御装置
がギャップ時間の長さによりギャップの種類を判定して
そのギャップの種類を表示させることにより、ギャップ
の種類が容易に識別できる。According to the fifth aspect of the present invention, the control device determines the type of the gap based on the length of the gap time and displays the type of the gap, so that the type of the gap can be easily identified.
【００４９】また、請求項６の発明によれば、バス・ア
ナライザと波形測定装置とを一体化した構成にすること
により、通信モジュール等の波形測定装置とのインター
フェースが不要になる。According to the sixth aspect of the present invention, by integrating the bus analyzer and the waveform measuring device, an interface with a waveform measuring device such as a communication module becomes unnecessary.
【図１】本発明に係る解析装置の一実施例を示す構成ブ
ロック図である。FIG. 1 is a configuration block diagram showing an embodiment of an analysis device according to the present invention.
【図２】バス・アナライザの表示器に表示されるウィン
ドウ画面である。FIG. 2 is a window screen displayed on a display unit of a bus analyzer.
【図３】パケット信号間のギャップ時間の状態を示す説
明図である。FIG. 3 is an explanatory diagram showing a state of a gap time between packet signals.
【図４】バス・アナライザ内部でのギャップ時間の測定
動作を示すフロー図である。FIG. 4 is a flowchart showing an operation of measuring a gap time inside the bus analyzer.
【図５】バス・アナライザの表示器に表示されるウィン
ドウ画面である。FIG. 5 is a window screen displayed on the display unit of the bus analyzer.
【図６】従来の解析装置の一例を示す構成ブロック図で
ある。FIG. 6 is a configuration block diagram illustrating an example of a conventional analyzer.
１，５０ バス・アナライザ ２，１０ 波形測定装置 ３ 物理層ＩＣ ４ リンク層ＩＣ ５ データキャプチャ用記憶回路 ６ バッファ回路 ７ トリガ検出回路 ８ 制御装置 ９ 通信モジュール ５１ 解析装置 １００ 高速シリアルバス １０１ 制御信号 １０２ 出力信号 １０３ トリガ出力信号 １０４ 通信信号 Reference Signs List 1,50 bus analyzer 2,10 waveform measuring device 3 physical layer IC 4 link layer IC 5 data capture storage circuit 6 buffer circuit 7 trigger detection circuit 8 control device 9 communication module 51 analysis device 100 high-speed serial bus 101 control signal 102 Output signal 103 Trigger output signal 104 Communication signal
Claims (6)
波形測定装置を組み合わせた解析装置において、 表示画面上に測定したパケット信号を表示させるバス・
アナライザと、 このバス・アナライザの表示画面の時間軸に同期して波
形データを測定する波形測定装置とを備え、 前記バス・アナライザ上の表示画面上で前記パケット信
号の間にカーソルを移動させた場合に前記バス・アナラ
イザが前記波形測定装置をリモート制御して読み出した
信号振幅に基づき前記パケット信号間のギャップ時間を
計算すると共に前記バス・アナライザの前記表示画面上
に表示させることを特徴とする解析装置。An analyzer combining a high-speed serial bus bus analyzer and a waveform measuring device, comprising: a bus for displaying a measured packet signal on a display screen;
An analyzer, and a waveform measuring device for measuring waveform data in synchronization with a time axis of a display screen of the bus analyzer, wherein a cursor is moved between the packet signals on the display screen of the bus analyzer. In this case, the bus analyzer remotely controls the waveform measuring device to calculate a gap time between the packet signals based on the read signal amplitude and display the gap time on the display screen of the bus analyzer. Analysis device.
ＩＣの出力からデータを抽出するリンク層ＩＣと、この
リンク層ＩＣの出力に基づきトリガを発生させて前記波
形測定装置に出力するトリガ検出回路と、前記高速シリ
アルバスの信号を前記波形測定装置に出力するバッファ
回路と、記憶した前記リンク層ＩＣの出力を前記トリガ
に同期して出力するデータキャプチャ用記憶回路と、前
記波形測定装置との通信を行う通信モジュールと、前記
データキャプチャ用記憶回路の出力を解析して前記パケ
ット信号を表示させると共に前記波形測定装置をリモー
ト制御する制御装置とから構成されることを特徴とする
請求項１記載の解析装置。2. A bus analyzer comprising: a physical layer IC for receiving the packet signal; a link layer IC for extracting data from an output of the physical layer IC; and a trigger based on an output of the link layer IC. A trigger detecting circuit for outputting the waveform signal to the waveform measuring device, a buffer circuit for outputting the signal of the high-speed serial bus to the waveform measuring device, and a data capture for outputting the stored output of the link layer IC in synchronization with the trigger. Storage circuit, a communication module that communicates with the waveform measurement device, and a control device that analyzes the output of the data capture storage circuit, displays the packet signal, and remotely controls the waveform measurement device. The analysis device according to claim 1, wherein the analysis is performed.
記パケット信号の間にカーソルを移動させた場合に前記
バス・アナライザが前記カーソルが位置する時間を計算
すると共に前記波形測定装置をリモート制御して読み出
した信号振幅に基づき前記パケット信号間のギャップ時
間を計算してこのギャップ時間を表示させることを特徴
とする請求項１記載の解析装置。3. When the cursor is moved between the packet signals on the display screen on the bus analyzer, the bus analyzer calculates the time at which the cursor is located and remotely controls the waveform measuring device. 2. The analyzer according to claim 1, wherein a gap time between the packet signals is calculated based on the signal amplitude read out and the gap time is displayed.
幅に基づき受信した前記カーソルが位置する時間以前の
パケット信号の終了時点を求める手段と、前記カーソル
が位置する時間以降のパケット信号の開始時点を求める
手段と、前記開始時点と前記終了時点との差を演算して
前記ギャップ時間を計算する手段とから構成されること
を特徴とする請求項３記載の解析装置。4. A means for obtaining an end point of a packet signal before a time at which the received cursor is located, based on a signal amplitude read out by remotely controlling the waveform measuring device, wherein the bus analyzer comprises: 4. The apparatus according to claim 3, further comprising: means for calculating a start time of the packet signal after a predetermined time, and means for calculating a difference between the start time and the end time to calculate the gap time. Analysis device.
を判定して前記バス・アナライザの前記表示画面上に表
示させることを特徴とする請求項１記載の解析装置。5. The analyzer according to claim 1, wherein the type of the gap is determined based on the length of the gap time and is displayed on the display screen of the bus analyzer.
とを一体化したことを特徴とする請求項１記載の解析装
置。6. The analyzer according to claim 1, wherein said bus analyzer and said waveform measuring device are integrated.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11068269A JP2000269976A (en) | 1999-03-15 | 1999-03-15 | Analyzing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11068269A JP2000269976A (en) | 1999-03-15 | 1999-03-15 | Analyzing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000269976A true JP2000269976A (en) | 2000-09-29 |
Family
ID=13368878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11068269A Pending JP2000269976A (en) | 1999-03-15 | 1999-03-15 | Analyzing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000269976A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006300618A (en) * | 2005-04-18 | 2006-11-02 | Iwatsu Test Instruments Corp | Measurement system having analysis/display function and its instrument |
| JP2007532050A (en) * | 2004-02-18 | 2007-11-08 | フィッシャー−ローズマウント システムズ， インコーポレイテッド | System and method for associating DLPDUs received by an interface chip with data measurements made by an external circuit |
| WO2016129120A1 (en) * | 2015-02-13 | 2016-08-18 | 株式会社日立産機システム | Network data capture and output device, control network system using same, and network data capture and output method |
| JP2018066710A (en) * | 2016-10-21 | 2018-04-26 | 横河電機株式会社 | Signal Analyzer |
-
1999
- 1999-03-15 JP JP11068269A patent/JP2000269976A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007532050A (en) * | 2004-02-18 | 2007-11-08 | フィッシャー−ローズマウント システムズ， インコーポレイテッド | System and method for associating DLPDUs received by an interface chip with data measurements made by an external circuit |
| JP4847877B2 (en) * | 2004-02-18 | 2011-12-28 | フィッシャー−ローズマウント システムズ， インコーポレイテッド | System and method for associating DLPDUs received by an interface chip with data measurements made by an external circuit |
| JP2006300618A (en) * | 2005-04-18 | 2006-11-02 | Iwatsu Test Instruments Corp | Measurement system having analysis/display function and its instrument |
| WO2016129120A1 (en) * | 2015-02-13 | 2016-08-18 | 株式会社日立産機システム | Network data capture and output device, control network system using same, and network data capture and output method |
| JP2018066710A (en) * | 2016-10-21 | 2018-04-26 | 横河電機株式会社 | Signal Analyzer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007522453A (en) | Capture method, determination method, display method, test method, capture device, determination device, display device, and test device | |
| TW201005314A (en) | Receiver for recovering and retiming electromagnetically coupled data | |
| JP2008232968A (en) | Signal analyzer, method, and program | |
| JP2000269976A (en) | Analyzing device | |
| US11956139B2 (en) | Method and apparatus for simultaneous protocol and physical layer testing | |
| US6148420A (en) | Method and apparatus for analyzing serial data | |
| JP2009534921A (en) | Bus analyzer system for IEEE1394LINK / PHY interface | |
| JP2017142238A (en) | Test and measurement device and method of selecting specific link training information | |
| CN117640923A (en) | Method for detecting camera delay | |
| JP4061634B2 (en) | Waveform measuring instrument | |
| CN116878919A (en) | Method, system and medium for testing multifunctional vehicle-mounted table body | |
| JPH11212880A (en) | Analysis device | |
| JP5782913B2 (en) | Monitoring device, monitoring method, and monitoring program | |
| US20210176459A1 (en) | Automatic test method | |
| JP3579377B2 (en) | Transmission delay time measurement device | |
| JPH0918900A (en) | Evaluation device for digital video equipment | |
| JP3671416B2 (en) | Waveform data reading method and waveform observation apparatus using the same | |
| JP2019135485A (en) | Test and measurement instrument and method used by the same | |
| JP4735335B2 (en) | Timing analysis system, device and timing analysis method | |
| JPH1141325A (en) | Bus analyzer | |
| JP3057549B2 (en) | measuring device | |
| CN113271476B (en) | Synchronization method, device, apparatus and system for improving video data stream frame | |
| JPH11161520A (en) | Bus analyzer | |
| JPH11167496A (en) | Probe circuit for bus | |
| JPH11120093A (en) | Bus analyzer |