JP2000261479A - Ethernet interface device - Google Patents
Ethernet interface deviceInfo
- Publication number
- JP2000261479A JP2000261479A JP11057818A JP5781899A JP2000261479A JP 2000261479 A JP2000261479 A JP 2000261479A JP 11057818 A JP11057818 A JP 11057818A JP 5781899 A JP5781899 A JP 5781899A JP 2000261479 A JP2000261479 A JP 2000261479A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- ethernet interface
- data
- test
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、イーサネット通信
を行う装置に付加されるテスト装置を持ったイーサネッ
トインタフェース装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an Ethernet interface device having a test device added to a device for performing Ethernet communication.
【０００２】[0002]
【従来の技術】イーサネット通信を行う装置に設けられ
るイーサネットインタフェースのテストは、以下のテス
トを行う必要が有る。 （１）イーサネットインタフェースの設計、開発過程に
おいて、外部のイーサネットインタフェースとの接続テ
スト。 （２）イーサネットインタフェース起動時において、イ
ーサネットインタフェースである自分自身の機能テス
ト。 （３）イーサネットのインタフェースの評価テスト。既
に完成している装置の評価であり、性能評価を目的とし
てテストする。2. Description of the Related Art To test an Ethernet interface provided in a device for performing Ethernet communication, it is necessary to perform the following tests. (1) Connection test with an external Ethernet interface during the design and development of the Ethernet interface. (2) When the Ethernet interface is started, a function test of the Ethernet interface itself. (3) Ethernet interface evaluation test. This is an evaluation of a device that has already been completed, and is tested for performance evaluation.
【０００３】上記のテストは更に以下の２種類のテスト
を実行する必要が有る。 （Ａ）イーサネットの規定に従った状態でのテストとし
て、規定の範囲内の動作において、どの程度の性能を発
揮できるか確認する。また、装置がロックしたり、暴走
したりすることがないことも併せて確認する。 （Ｂ）イーサネットの規定から外れた状態でのテストと
して、規定の範囲外の動作が発生した場合に、装置がロ
ックしたり、暴走したりすることがないことを確認す
る。 従来、上記テストを行う為に、イーサネットインタフェ
ース装置にテスト装置を外付づけして行われていた。こ
の為、高価なテスト装置が用いられていた。The above test requires the following two types of tests to be further executed. (A) As a test in a state in accordance with the regulations of Ethernet, it is confirmed how much performance can be exhibited in an operation within a prescribed range. Also, make sure that the device does not lock or run away. (B) As a test in a state out of the regulation of the Ethernet, it is confirmed that the device does not lock or run away when an operation outside the prescribed range occurs. Conventionally, to perform the above test, a test device is externally attached to the Ethernet interface device. For this reason, expensive test equipment has been used.
【０００４】[0004]
【発明が解決しようとする課題】本発明は、従来行われ
ていた外付づけのテスト装置を接続してテストすること
を改善して、イーサネットインタフェースにテスト機能
を付加し、これにより安価なイーサネットインタフェー
ス装置を提供することを目的とする。SUMMARY OF THE INVENTION According to the present invention, a test function is added to an Ethernet interface by improving the connection and testing of an externally attached test device which has been conventionally performed. An object of the present invention is to provide an interface device.
【０００５】また、本発明のイーサネットインタフェー
ス装置は通常のイーサネットインタフェースとして使用
ことだけでなく、外部のイーサネットのインタフェース
機能、性能、およびイーサネットインタフェース装置自
身の機能、性能をテストできる装置を提供することを目
的とする。It is another object of the present invention to provide an Ethernet interface device which can be used not only as a normal Ethernet interface but also for testing an external Ethernet interface function and performance and a function and performance of the Ethernet interface device itself. Aim.
【０００６】[0006]
【課題を解決するための手段】上記目的を達成する為
に、本発明のイーサネットインタフェース装置は、テス
ト装置を設けたイーサネットインタフェース装置であっ
て、前記テスト装置は、送信データを一時記憶する送信
ＦＩＦＯと、前記送信ＦＩＦＯと接続され前記送信デー
タを１バイト毎に変換する変換部と、少なくともプレア
ンブル信号、ＰＡＤ信号を出力するプレアンブルデータ
生成手段と、前記変換部からの前記送信データを受信し
てフレームチェックシーケンスを生成するＣＲＣ生成手
段と、前記変換部、前記プレアンブル生成手段、および
前記ＣＲＣ生成手段と接続され、入力される各バイト単
位のデータをシリアルデータ変換して出力するＰ／Ｓ変
換手段と、前記Ｐ／Ｓ変換手段にて変換される入力デー
タを選択する信号、および前記Ｐ／Ｓ変換手段からのデ
ータ送信を制御する送信イネーブル信号をテスト項目に
応じ前記Ｐ／Ｓ変換手段に出力する送信制御手段とを具
備する。To achieve the above object, an Ethernet interface device of the present invention is an Ethernet interface device provided with a test device, wherein the test device includes a transmission FIFO for temporarily storing transmission data. A conversion unit connected to the transmission FIFO and converting the transmission data on a byte-by-byte basis, a preamble data generating unit for outputting at least a preamble signal and a PAD signal, and receiving the transmission data from the conversion unit CRC generation means for generating a frame check sequence, and P / S conversion means connected to the conversion section, the preamble generation means, and the CRC generation means for converting input byte-by-byte data into serial data for output A signal for selecting input data to be converted by the P / S conversion means, ; And a transmission control means for outputting a transmission enable signal to control the data transmission from the spare the P / S converting means to the P / S converter according to the test item.
【０００７】これにより、イーサネットインタフェース
装置内で各種のテスト信号を生成することが出来る。ま
た、本発明のイーサネットインタフェース装置は、テス
トを受けるイーサネットインタフェース装置におけるプ
レアンブル信号の確認テストの為に、前記送信制御手段
によって、前記プレアンブルデータ生成手段から前記Ｐ
／Ｓ変換手段に受け渡される前記プレアンブル信号の数
を規定より短くしたプレアンブル信号を送信することを
特徴とする。Thus, various test signals can be generated in the Ethernet interface device. In addition, the Ethernet interface device of the present invention may be configured such that the transmission control unit transmits the Pamble data from the preamble data generation unit by the transmission control unit for a test of confirming a preamble signal in the Ethernet interface device under test.
And transmitting a preamble signal in which the number of the preamble signals passed to the / S conversion means is shorter than a prescribed value.
【０００８】これにより、テストを受けるイーサネット
インタフェース装置において、プレアンブル信号の確認
テストが行うことが出来る。また、本発明のイーサネッ
トインタフェース装置は、テストを受けるイーサネット
インタフェース装置におけるフレームチェックシーケン
ス信号の確認テストの為に、前記送信制御手段によっ
て、前記ＣＲＣ生成手段からの前記フレームチェックシ
ーケンスを選択する信号を前記Ｐ／Ｓ変換手段に出力し
ないことにより不正な前記フレームチェックシーケンス
信号を送信することを特徴とする。[0008] Thus, a confirmation test of the preamble signal can be performed in the Ethernet interface device to be tested. Further, in the Ethernet interface device of the present invention, for the confirmation test of the frame check sequence signal in the Ethernet interface device to be tested, the transmission control unit transmits the signal for selecting the frame check sequence from the CRC generation unit to the signal. It is characterized in that the frame check sequence signal is transmitted illegally by not outputting it to the P / S conversion means.
【０００９】これにより、テストを受けるイーサネット
インタフェース装置において、フレームチェックシーケ
ンス信号の確認テストを行うことが出来る。また、本発
明のイーサネットインタフェース装置は、テストを受け
るイーサネットインタフェース装置におけるショートフ
レーム受信パケットの確認テストの為に、前記送信制御
手によって、前記プレアンブルデータ生成手段からの前
記ＰＡＤ信号を前記Ｐ／Ｓ変換手段に受け渡す信号を出
力しないことにより規定より短い送信データを送信する
ことを特徴とする。Thus, the Ethernet interface device to be tested can perform a confirmation test of the frame check sequence signal. In the Ethernet interface device of the present invention, the PAD signal from the preamble data generating means is transmitted to the P / S by the transmission controller for a confirmation test of a short frame received packet in the Ethernet interface device to be tested. By not outputting a signal to be passed to the conversion means, transmission data shorter than a specified value is transmitted.
【００１０】これにより、テストを受けるイーサネット
インタフェース装置において、ショートフレーム受信パ
ケットの確認テストを行うことが出来る。また、本発明
のイーサネットインタフェース装置は、テストを受ける
イーサネットインタフェース装置におけるロングフレー
ム受信パケットの確認テストの為に、前記送信制御手段
によって、前記プレアンブルデータ生成手段からの前記
ＰＡＤ信号を前記Ｐ／Ｓ変換手段に受け渡す信号を多く
発生させることにより規定より長い送信データを送信す
ることを特徴とする。[0010] Thus, in the Ethernet interface device to be tested, a confirmation test of the short frame received packet can be performed. Further, in the Ethernet interface device of the present invention, the PAD signal from the preamble data generation unit is transmitted to the P / S by the transmission control unit for a confirmation test of a long frame received packet in the Ethernet interface device to be tested. It is characterized in that transmission data longer than prescribed is transmitted by generating many signals to be passed to the conversion means.
【００１１】これにより、テストを受けるイーサネット
インタフェース装置において、ロングフレーム受信パケ
ットの確認テストを行うことが出来る。また、本発明の
イーサネットインタフェース装置は、テストを受けるイ
ーサネットインタフェース装置における正しい受信パケ
ットの後に不正ビットが付加された時の確認テストの為
に、前記送信制御手段によって、前記Ｐ／Ｓ変換手段か
ら前記送信データとその末尾にｎビット（ｎは１以上７
以下）の不正データを送信することを特徴とする。[0011] Thus, a confirmation test of a long frame received packet can be performed in the Ethernet interface device to be tested. In addition, the Ethernet interface device of the present invention may be configured such that the transmission control unit transmits the P / S conversion unit from the P / S conversion unit for a confirmation test when an incorrect bit is added after a correct received packet in the Ethernet interface device to be tested. Transmission data and n bits at the end (n is 1 or more and 7
The following is the feature of transmitting unauthorized data.
【００１２】これにより、テストを受けるイーサネット
インタフェース装置において、正しい受信パケットの後
に不正ビットが付加された時の確認テスト を行うこと
が出来る。Thus, in the Ethernet interface device to be tested, a confirmation test can be performed when an incorrect bit is added after a correct received packet.
【００１３】また、本発明のイーサネットインタフェー
ス装置は、テストを受けるイーサネットインタフェース
装置における不正受信パケットに不正ビットが付加され
た時の確認テストの為に、前記送信制御手段によって、
前記Ｐ／Ｓ変換手段から前記送信データを送信後、前記
ＣＲＣ生成手段からの前記フレームチェックシーケンス
を選択する信号を前記Ｐ／Ｓ変換手段に出力しないこと
により不正な前記フレームチェックシーケンス信号を送
信し、且つその末尾にｎビット（ｎは１以上７以下）の
不正データを送信することを特徴とする。In addition, the Ethernet interface device according to the present invention is characterized in that the transmission control means performs a confirmation test when an illegal bit is added to an illegally received packet in the Ethernet interface device to be tested.
After transmitting the transmission data from the P / S conversion unit, the frame generation unit transmits the invalid frame check sequence signal by not outputting a signal for selecting the frame check sequence from the CRC generation unit to the P / S conversion unit. In addition, n bits (n is 1 or more and 7 or less) of illegal data are transmitted at the end.
【００１４】これにより、テストを受けるイーサネット
インタフェース装置において、不正受信パケットに不正
ビットが付加された時の確認テストを行うことが出来
る。また、本発明のイーサネットインタフェース装置
は、テストを受けるイーサネットインタフェース装置に
おけるパケット受信間隔の確認テストの為に、前記送信
制御手段から前記Ｐ／Ｓ変換手段に出力される送信イネ
ーブル信号をプログラマブルに設定可能にして、送信フ
レームの間隔を規定で連続して送信し、また前記間隔を
規定より短くして送信データを送信することを特徴とす
る。Thus, in the Ethernet interface device to be tested, a confirmation test can be performed when an illegal bit is added to an illegally received packet. Further, the Ethernet interface device of the present invention can programmably set a transmission enable signal output from the transmission control means to the P / S conversion means for a test of confirming a packet reception interval in the Ethernet interface device under test. Then, transmission is continuously performed at a prescribed interval of the transmission frame, and transmission data is transmitted at a shorter interval than the prescribed.
【００１５】これにより、テストを受けるイーサネット
インタフェース装置において、パケット受信間隔の確認
テストを行うことが出来る。また、本発明のイーサネッ
トインタフェース装置は、テストを受けるイーサネット
インタフェース装置におけるパケット送信中に衝突が発
生した時の確認テストの為に、テストを受けるイーサネ
ットインタフェース装置からテスト装置を設けたイーサ
ネットインタフェース装置に対し送信データの送信を開
始して、その送信データのキャリアディテクトが所定時
間アサートされことを前記テスト装置を設けたイーサネ
ットインタフェース装置が確認した後、そのインタフェ
ースの前記送信制御手段から前記Ｐ／Ｓ変換手段に送信
イネーブル信号をアサートして強制的にデータ送信する
ことによりネットワーク上で衝突を発生させることを特
徴とする。[0015] Thus, a confirmation test of the packet reception interval can be performed in the Ethernet interface device to be tested. In addition, the Ethernet interface device of the present invention can be used for a confirmation test when a collision occurs during packet transmission in the Ethernet interface device under test, from the Ethernet interface device under test to the Ethernet interface device provided with the test device. After the transmission of transmission data is started and the Ethernet interface device provided with the test device confirms that the carrier detect of the transmission data is asserted for a predetermined time, the transmission control means of the interface transmits the P / S conversion means. A collision is generated on a network by asserting a transmission enable signal and forcibly transmitting data.
【００１６】これにより、テストを受けるイーサネット
インタフェース装置において、パケット送信中に衝突が
発生した時の確認テストを行うことが出来る。また、本
発明のイーサネットインタフェース装置は、テストを受
けるイーサネットインタフェース装置におけるパケット
受信中に衝突が発生した時の確認テストの為に、テスト
装置を設けたイーサネットインタフェース装置からテス
トを受けるイーサネットインタフェース装置に対し送信
データの送信を開始して、その送信データのキャリアデ
ィテクトが所定時間アサートされことを前記テスト装置
を設けた他のイーサネットインタフェース装置が確認し
た後、そのインタフェースの前記送信制御手段から前記
Ｐ／Ｓ変換手段に送信イネーブル信号をアサートして強
制的にデータ送信することによりネットワーク上で衝突
を発生させることを特徴とする請求項１記載のイーサネ
ットインタフェース装置。Thus, in the Ethernet interface device to be tested, a confirmation test can be performed when a collision occurs during packet transmission. In addition, the Ethernet interface device of the present invention may be used for an Ethernet interface device to be tested from an Ethernet interface device provided with a test device for a confirmation test when a collision occurs during packet reception in the Ethernet interface device to be tested. After the transmission of transmission data is started and another Ethernet interface device provided with the test device confirms that the carrier detect of the transmission data is asserted for a predetermined time, the P / S is transmitted from the transmission control means of the interface. 2. The Ethernet interface device according to claim 1, wherein a collision is generated on a network by asserting a transmission enable signal to the conversion means and forcibly transmitting data.
【００１７】これにより、テストを受けるイーサネット
インタフェース装置において、パケット受信中に衝突が
発生した時の確認テストを行うことが出来る。更に、本
発明のイーサネットインタフェース装置は、テストを受
けるイーサネットインタフェース装置におけるキャリア
ディテクト信号がダウンする確認テストの為に、前記Ｐ
／Ｓ変換手段からデータ送信中に出力される送信信号を
任意のパターンに従ってアサート、デアサートを繰り返
す信号を生成して送信することを特徴とする。これによ
り、テストを受けるイーサネットインタフェース装置に
おいて、キャリアディテクト信号がダウンする確認テス
トを行うことが出来る。Thus, the Ethernet interface device to be tested can perform a confirmation test when a collision occurs during packet reception. Further, the Ethernet interface device according to the present invention can perform the above P
The transmission signal output during data transmission from the / S conversion means is generated and transmitted in accordance with an arbitrary pattern by generating a signal that repeats assertion and deassertion. As a result, in the Ethernet interface device to be tested, a confirmation test in which the carrier detect signal goes down can be performed.
【００１８】[0018]
【発明の実施の形態】図１は、本発明のイーサネットイ
ンタフェース装置の第１の実施態様を示す図である。本
発明のテスト機能を持ったイーサネットインタフェース
装置を具備する第１の装置１０とテストされる側のイー
サネットインタフェース装置を具備する第２の装置２０
とがイーサネット接続され、第１の装置１０から第２の
装置２０にテストデータを入力する。FIG. 1 is a diagram showing a first embodiment of an Ethernet interface device according to the present invention. A first device 10 having an Ethernet interface device having a test function of the present invention and a second device 20 having an Ethernet interface device to be tested are provided.
Are connected by Ethernet, and test data is input from the first device 10 to the second device 20.
【００１９】図２は、本発明のイーサネットインタフェ
ースの第２の実施態様を示す図である。本発明のテスト
機能を持ったイーサネットインタフェース装置を具備す
る第１の装置１０の装置自身をテストするため、ループ
バック機能により、自分が出力した送信データパケット
を受信してテストする。FIG. 2 is a diagram showing a second embodiment of the Ethernet interface of the present invention. In order to test the device itself of the first device 10 having the Ethernet interface device having the test function of the present invention, the transmission data packet output by itself is received and tested by the loopback function.
【００２０】図３は、本発明のイーサネットインタフェ
ースの第３の実施態様を示す図である。本発明のテスト
機能を持ったイーサネットインタフェース装置を具備す
る第１の装置１０、１１を設け、これらがテストされる
側のイーサネットインタフェース装置を具備する第２の
装置２０とイーサネット接続されている。そして、上記
第１の装置１０、１１から同時に同じテストデータを第
２の装置２０に送信して、データの衝突（コリジョン）
を意図的に発生させてテストする。FIG. 3 is a diagram showing a third embodiment of the Ethernet interface of the present invention. First devices 10 and 11 having an Ethernet interface device having a test function according to the present invention are provided, and these are connected to a second device 20 having an Ethernet interface device to be tested by Ethernet connection. Then, the same test data is simultaneously transmitted from the first devices 10 and 11 to the second device 20 so that data collision occurs.
And test it intentionally.
【００２１】図４は、図１乃至図３のテスト機能を持つ
イーサネットインタフェース装置のテスト装置の構成を
示すブロック図である。図において、送信制御部３０
は、イーサネットインタフェース全体の制御を司るもの
で、送信データをイーサネットのフォーマットにするた
めの送信パケット生成制御として、制御信号３６をＰ／
Ｓ変換部３１に出力する。これによりＰ／Ｓ変換部３１
からどのパターン（プレアンブル、送信データ、ＦＣＳ
信号（フレームチェックシーケンス）、埋め込み信号で
あるＰＡＤ信号、ランダムなデータ信号であるＪＡＭ信
号等を送信するかが制御される。また、送信制御部３０
は送信可能であるかをイーサネット回線の状況から判断
し、送信実行を制御するための送信イネーブル信号３７
をＰ／Ｓ変換部３１に出力する。FIG. 4 is a block diagram showing a configuration of a test device of the Ethernet interface device having the test functions shown in FIGS. In the figure, the transmission control unit 30
Is responsible for the control of the entire Ethernet interface, and controls the control signal 36 as P / P as transmission packet generation control for converting transmission data into an Ethernet format.
Output to the S converter 31. Thereby, the P / S converter 31
Which pattern (preamble, transmission data, FCS
It is controlled whether to transmit a signal (frame check sequence), a pad signal as an embedded signal, a JAM signal as a random data signal, or the like. The transmission control unit 30
Is a transmission enable signal 37 for determining whether transmission is possible from the status of the Ethernet line and controlling transmission execution.
Is output to the P / S converter 31.
【００２２】送信ＦＩＦＯ３２は、送信データを一時蓄
積するバッファメモリである。この送信ＦＩＦＯ３２に
は、送信データと送信制御データが入力されている。送
信制御データには、イネーブル信号、送信データの先
頭、最終を知らせる信号等が含まれている。送信ＦＩＦ
Ｏ３２からの送信データおよび制御信号はＬｏｎｇ−Ｂ
ｙｔｅ変換部３３に入力される。The transmission FIFO 32 is a buffer memory for temporarily storing transmission data. Transmission data and transmission control data are input to the transmission FIFO 32. The transmission control data includes an enable signal, a signal indicating the beginning and end of the transmission data, and the like. Transmission FIF
The transmission data and control signal from O32 are Long-B
It is input to the yte conversion unit 33.
【００２３】Ｌｏｎｇ−Ｂｙｔｅ変換部３３は、送信デ
ータをバイト単位に直してＰ／Ｓ変換部３１に出力す
る。また、Ｌｏｎｇ−Ｂｙｔｅ変換部３３からのバイト
単位の送信データはＣＲＣ生成部３４に入力されてい
る。ＣＲＣ生成部３４は送信データからＣＲＣ計算を行
い、その結果から３２ビットのＦＣＳ信号（フレームチ
ェックシーケンス）を生成して、Ｐ／Ｓ変換部３１に出
力する。The Long-Byte converter 33 converts the transmission data into bytes and outputs the data to the P / S converter 31. The transmission data in byte units from the Long-Byte conversion unit 33 is input to the CRC generation unit 34. The CRC generator 34 performs a CRC calculation from the transmission data, generates a 32-bit FCS signal (frame check sequence) from the result, and outputs the generated FCS signal to the P / S converter 31.
【００２４】プレアンブルデータ生成部３５は、イーサ
ネットの規定に従いプレアンブル信号、ＰＤＡ信号、Ｊ
ＡＭ信号を生成してＰ／Ｓ変換部３１に送り出す。Ｐ／
Ｓ変換部３１は送信制御部３０からの制御信号３６に基
づき、バイト単位で入力された上記送信データ、プレア
ンブル信号、ＰＤＡ信号、ＪＡＭ信号、ＦＣＳ信号を選
択してシリアルデータに変換してイーサネット回線に出
力する。The preamble data generator 35 generates a preamble signal, a PDA signal, a J
An AM signal is generated and sent to the P / S converter 31. P /
The S converter 31 selects the transmission data, the preamble signal, the PDA signal, the JAM signal, and the FCS signal, which are input in units of bytes, based on the control signal 36 from the transmission controller 30, converts them into serial data, and converts them into serial data. Output to
【００２５】このＰ／Ｓ変換部３１からの出力データＹ
ＴＥＮ（送信信号）、およびＹＴＸＤ（データ）によ
り、データの送信を行う。また、送信制御部３０は、そ
の入力信号ＹＣＤ（受信信号）によって、イーサネット
上にパケットが流れていることをチェックする。更に、
送信制御部３０は、その入力信号ＹＣＯＬによってイー
サネット上で衝突（コリジョン）が発生したことをチェ
ックする。この他、このインタフェース装置にはループ
バックの指定信号ＹＬＢＫ、クロック信号ＹＴＬＣＫが
外部より入力される。The output data Y from the P / S converter 31
Data transmission is performed by TEN (transmission signal) and YTXD (data). Further, the transmission control unit 30 checks that a packet is flowing on the Ethernet based on the input signal YCD (reception signal). Furthermore,
The transmission control unit 30 checks that a collision has occurred on the Ethernet based on the input signal YCOL. In addition, a loopback designating signal YLBK and a clock signal YTLCK are externally input to this interface device.
【００２６】次に、図５を参照して、上記したイーサネ
ットインタフェース装置を用いた通常の送信手順につい
て説明する。第1 の装置１０は送信データをイーサネッ
トインタフェースの送信ＦＩＦＯ３２に入力する（ステ
ップＳ１０）。送信制御部３０は、イーサネットのプロ
トコルに従った送信データを出力するために、Ｐ／Ｓ変
換部３１に入力されるバイト単位のデータを順番に選択
する制御信号３６を出力する。これにより、最初にＰ／
Ｓ変換部３１ではプレアンブルデータ生成部３５から入
力されるプレアンブル信号（この場合、“１０１０１０
１０”のことを示す）が選択され、このプレアンブル信
号の７バイトがＰ／Ｓ変換部３１に入力され、Ｐ／Ｓ変
換部３１にてシリアルデータに変換されて出力される。
この時、Ｐ／Ｓ変換部３１は送信制御部３０からの送信
イネーブル信号３７がアサートされていれば、イーサネ
ットに出力できる状態として送信を実行する。次に、制
御信号３６によって１バイトのプレアンブル信号“１０
１０１０１１”が選択入力され、Ｐ／Ｓ変換部３１にて
シリアルデータに変換されて同様に出力される（ステッ
プＳ１２）。Next, a normal transmission procedure using the above Ethernet interface device will be described with reference to FIG. The first device 10 inputs the transmission data to the transmission FIFO 32 of the Ethernet interface (step S10). The transmission control unit 30 outputs a control signal 36 for sequentially selecting byte-based data input to the P / S conversion unit 31 in order to output transmission data according to the Ethernet protocol. As a result, P /
In the S conversion unit 31, the preamble signal (in this case, “101010”) input from the preamble data generation unit 35
10 ") is selected, and 7 bytes of the preamble signal are input to the P / S conversion unit 31, and are converted to serial data by the P / S conversion unit 31 and output.
At this time, if the transmission enable signal 37 from the transmission control unit 30 is asserted, the P / S conversion unit 31 executes transmission in a state where it can be output to the Ethernet. Next, the 1-byte preamble signal “10” is
101011 "is selectively input, converted to serial data by the P / S converter 31, and output similarly (step S12).
【００２７】その後に、制御信号３６によってＬｏｎｇ
−Ｂｙｔｅ変換部３３からの送信データが選択され、逐
次Ｐ／Ｓ変換部３１にてシリアルデータに変換されて同
様に出力される（ステップＳ１４）。すべての送信デー
タがＰ／Ｓ変換部３１から出力されるまで、ステップ１
４、１６が実行される。もし、送信データがイーサネッ
トで規定される最小バイト数を有していない場合は、ス
テップ１４のおいて制御信号３６によってプレアンブル
データ生成部３５からの埋め込みデータＰＡＤ信号を選
択し、ＰＡＤ信号を埋め込むことによって規定バイト数
のデータを生成して送信する。そのて、送信データが終
了と判断されると、最後に、制御信号３６によってＣＲ
Ｃ生成部３４からのＦＣＳ信号が選択入力され、Ｐ／Ｓ
変換部３１にてシリアルデータに変換されて同様に出力
され（ステップＳ１８）、送信を完了する。Thereafter, the control signal 36 causes Long to be output.
The transmission data from the -Byte conversion unit 33 is selected, sequentially converted to serial data by the P / S conversion unit 31, and output similarly (step S14). Step 1 until all the transmission data is output from the P / S converter 31.
Steps 4 and 16 are executed. If the transmission data does not have the minimum number of bytes defined by the Ethernet, the embedding data PAD signal from the preamble data generation unit 35 is selected by the control signal 36 in step 14 and the PAD signal is embedded. Thus, data of a specified number of bytes is generated and transmitted. If it is determined that the transmission data is completed, finally, the control signal
The FCS signal from the C generation unit 34 is selectively input, and the P / S
The data is converted into serial data by the conversion unit 31 and output similarly (step S18), and the transmission is completed.
【００２８】次に、上記したテスト機能を持ったイーサ
ネットインタフェース装置を用いたテスト処理について
説明する。 『テスト１』テスト１は、送信パケットのフォーマット
をイーサネットの規定と異なったフォーマットにしてテ
ストする。Next, a test process using the Ethernet interface device having the above-described test function will be described. "Test 1" In test 1, a format of a transmission packet is set to a format different from the Ethernet standard to perform a test.
【００２９】テスト機能を持つ第1 の装置１０のイーサ
ネットインタフェースにおいては、図５のステップＳ１
２によって通常はイーサネットのフォーマットに従った
送信を行うが、ここで送信制御部３０から出力される制
御信号３６を通常の動作と異なるようにすることで、フ
ォーマットを自由に制御することが出来る。このテスト
１は、図１又は図２に示す実施形態の接続構成によって
実現する。In the Ethernet interface of the first device 10 having the test function, step S1 in FIG.
2, transmission is normally performed according to the Ethernet format. Here, by making the control signal 36 output from the transmission control unit 30 different from the normal operation, the format can be freely controlled. This test 1 is realized by the connection configuration of the embodiment shown in FIG. 1 or FIG.
【００３０】１−１．受信パケットのプレアンブルのテ
ストの場合 イーサネットの規定では、“１０１０１０１０”が７バ
イト、“１０１０１０１１”が１バイトの計８バイトが
プレアンブルであるが、ネットワークの状態等の理由か
ら、実際にはプレアンブルの長さが短くなることが発生
する場合が有る。 このテスト１−１では、プレアンブ
ル“１０１０１０１０”の数が規定外の場合に、テスト
される側の第2 の装置２０、又は自装置のイーサネット
インタフェースの動作に問題が無いかをテストする。1-1. In the case of a test of a preamble of a received packet According to the Ethernet specification, a total of 8 bytes of “10101010” are 7 bytes and “10101011” is 1 byte. May be shortened. In the test 1-1, when the number of preambles "10101010" is out of the specified range, it is tested whether there is any problem in the operation of the second device 20 to be tested or the operation of the Ethernet interface of the own device.
【００３１】これをテストするために、第１の装置１０
のテスト機能を持ったイーサネットインタフェースの送
信制御部３０から出力される制御信号３６の回数を可変
にすることで、プレアンブルデータ生成部３５からＰ／
Ｓ変換部３１に受け渡すプレアンブルの数を可変にする
ことが出来る。To test this, the first device 10
By changing the number of times of the control signal 36 output from the transmission control unit 30 of the Ethernet interface having the test function of
The number of preambles passed to the S conversion unit 31 can be made variable.
【００３２】一方、第２の装置２０のテストされる側の
イーサネットインタフェースでは、受信したパケットの
プレアンブルの長さが規定値より短いパケットを受信す
ることになり、これにより、同イーサネットインタフェ
ースにおける受信パケットのプレアンブルの影響が調査
できる。On the other hand, the Ethernet interface to be tested of the second device 20 receives a packet in which the length of the preamble of the received packet is shorter than the specified value, thereby receiving the packet in the Ethernet interface. The effect of the preamble can be investigated.
【００３３】１−２．ＦＣＳ信号が誤っている受信パケ
ットの認識のテストの場合 イーサネットの規定では、ＦＣＳ信号が誤っている場
合、受け取った受信データにビット誤りが有るとみなし
ている。このテスト１−２では、テストされる側の第2
の装置２０、又は自装置のイーサネットインタフェース
の動作でＦＣＳ信号の誤りを認識できることを確認す
る。1-2. In the case of a test for recognizing a received packet in which an FCS signal is erroneous According to the Ethernet specifications, if an FCS signal is erroneous, it is considered that there is a bit error in received received data. In this test 1-2, the second
It is confirmed that an error of the FCS signal can be recognized by the operation of the device 20 or the Ethernet interface of the own device.
【００３４】これをテストするために、第１の装置１０
のテスト機能を持ったイーサネットインタフェースにお
いて、ＣＲＣ生成部３４から出力されるＦＣＳ信号を選
択する制御信号３６を送信制御部３０から発生させない
ことにより、Ｐ／Ｓ変換部３１から不正なＦＣＳ信号を
送信する。To test this, the first device 10
The transmission / reception control unit 36 does not generate the control signal 36 for selecting the FCS signal output from the CRC generation unit 34 in the Ethernet interface having the test function of the above, so that the P / S conversion unit 31 transmits an invalid FCS signal. I do.
【００３５】一方、第２の装置２０のテストされる側の
イーサネットインタフェースでは、ＦＣＳ信号の誤った
受信パケットを受信することになり、これにより、同イ
ーサネットインタフェースにおけるＦＣＳの認識が調査
できる。On the other hand, the Ethernet interface to be tested of the second device 20 receives an erroneously received packet of the FCS signal, whereby the recognition of FCS in the Ethernet interface can be checked.
【００３６】１−３．受信データ長のテストの場合 イーサネットの規定では、データ長は６４〜１５１８バ
イト（プレアンブルは含まず、ＦＣＳ信号は含む）であ
る。このテスト１−３では、テストされる側の第2 の装
置２０、又は自装置のイーサネットインタフェースが規
定外のデータ長の受信データを受信した場合に問題ない
かを確認する。1-3. In the case of the test of the reception data length According to the Ethernet specification, the data length is 64 to 1518 bytes (not including the preamble but including the FCS signal). In this test 1-3, it is confirmed whether or not there is no problem when the second device 20 to be tested or the Ethernet interface of the own device receives the reception data having a data length outside the specified range.
【００３７】これをテストするために、第１の装置１０
のテスト機能を持ったイーサネットインタフェースから
規定より短い送信データを送信する。規定より短い送信
データの場合、通常ではプレアンブルデータ生成部３５
からのＰＡＤ信号が規定のバイト数を確保するために選
択されるが、ＰＡＤ信号をＰ／Ｓ変換部３１に受け渡す
ための制御信号３６を送信制御部３０から発生させない
ことで、ＰＡＤ信号が埋め込まれないイーサネットの規
定値より短い送信データの送信を行うことが出来る。To test this, the first device 10
The transmission data shorter than the specified is transmitted from the Ethernet interface with the test function. In the case of transmission data shorter than the prescribed length, usually, the preamble data generation unit 35
Is selected to ensure a specified number of bytes, but the transmission control unit 30 does not generate the control signal 36 for passing the PAD signal to the P / S conversion unit 31. It is possible to transmit transmission data shorter than the specified value of the non-embedded Ethernet.
【００３８】一方、第２の装置２０のテストされる側の
イーサネットインタフェースでは、６４バイトより短い
受信パケット（ショートフレーム）を受信することにな
り、その対応が調査できる。On the other hand, the Ethernet interface to be tested of the second device 20 receives a received packet (short frame) shorter than 64 bytes, and the correspondence can be examined.
【００３９】また、第１の装置１０のテスト機能を持っ
たイーサネットインタフェースから、規定より長い送信
データを送信するために、Ｌｏｎｇ−ｂｙｔｅ変換部３
３からの送信データをＰ／Ｓ変換部３１に受け渡すため
の制御信号３６を規定より多く送信制御部３１から発生
させることで、イーサネットの規定値より長い送信を行
うことが出来る。なお、通常の送信では、送信データ長
が規定値より大きくなった時点で、送信をストップさせ
る。Further, in order to transmit transmission data longer than the specified length from the Ethernet interface having the test function of the first device 10, the Long-byte conversion unit 3
By generating more control signals 36 from the transmission control unit 31 for passing the transmission data from the P.3 to the P / S conversion unit 31 than specified, transmission longer than the specified value of Ethernet can be performed. In normal transmission, transmission is stopped when the transmission data length becomes larger than a specified value.
【００４０】これにより、第２の装置２０のテストされ
る側のイーサネットインタフェースでは、１５１８バイ
トより長い受信パケット（ロングフレーム）を受信する
ことになり、その対応が調査できる。As a result, the Ethernet interface to be tested of the second device 20 receives a received packet (long frame) longer than 1518 bytes, and the correspondence can be examined.
【００４１】『テスト２』テスト２では、送信パケット
に関係ないビットが付加された場合のテストである。イ
ーサネットの規定では、送信データ、受信データのデー
タ長はバイト単位である。送信パケットに関係ないビッ
ト（ゴミデータ、ノイズ）が付加されて受信した場合、
その付加された＋ｎビット（ｎ＝１、２、…７）を除い
た受信データのＦＣＳ信号が正しい場合、その最後の＋
ｎビットを無視して通常の受信データとして受信する。
しかし、ＦＣＳ信号が正しくない場合、アライメントエ
ラーとして認識される。[Test 2] Test 2 is a test in which a bit irrelevant to a transmission packet is added. According to the Ethernet specification, the data length of transmission data and reception data is in byte units. If a bit (garbage data, noise) unrelated to the transmitted packet is added and received,
If the FCS signal of the received data excluding the added + n bits (n = 1, 2,... 7) is correct, the last +
Data is received as normal received data ignoring n bits.
However, if the FCS signal is incorrect, it is recognized as an alignment error.
【００４２】このテスト２では、テストされる側の第２
の装置２０、又は自装置のイーサネットインタフェース
が、ＦＣＳ信号が正しい受信データと、＋ｎビットの付
加されたデータを受け取った場合、通常の受信データと
して受信できることを確認する。またＦＣＳ信号が誤っ
た受信データと、＋ｎビットの付加したデータを受け取
った場合、アライメントエラーのデータを受信したとし
て認識できるかを確認する。このテスト２は、図１又は
図２に示す実施態様の接続構成によって実現する。In this test 2, the second
When the device 20 or its own Ethernet interface receives the correct received data and the data with + n bits added to the FCS signal, it confirms that it can be received as normal received data. If the FCS signal receives erroneous received data and data to which + n bits have been added, it is confirmed whether or not it can be recognized that alignment error data has been received. This test 2 is realized by the connection configuration of the embodiment shown in FIG. 1 or FIG.
【００４３】これをテストするために、第１の装置１０
のテスト機能を持ったイーサネットインタフェースにお
いて、図５のステップＳ１８の実行によりデータ送信が
終了した後、通常では送信信号ＹＴＥＮ信号がデアサー
トされる。ここでは、ＹＴＥＮ信号のデアサートするタ
イミングをｎＴ（ｎ＝１、２、３、…）遅らせることに
より実現する。To test this, the first device 10
In the Ethernet interface having the test function described above, the transmission signal YTEN signal is normally deasserted after the data transmission is completed by executing step S18 in FIG. Here, this is realized by delaying the timing of deasserting the YTEN signal by nT (n = 1, 2, 3,...).
【００４４】図６は、Ｐ／Ｓ変換部３１に設けられたＹ
ＴＥＮ信号を遅らせるための回路構成図である。６１は
ＹＴＥＮ信号６２の制御信号であり、ＹＴＥＮを実際の
ＹＴＥＮ信号６２に対して何ビット付加して送信するか
を決定づける。６３ａ、６３ｂ、６３ｃ、６３ｄはクロ
ックゲート、６４ａ、６４ｂ、６４ｃ、６４ｄはＯＲゲ
ートである。ＯＲゲート６４ａ、６４ｂ、６４ｃ、６４
ｄは各クロックゲートにより順次１Ｔずつ遅れた信号と
ＹＴＥＮ信号６２とがＯＲされているので、６５ａはＹ
ＴＥＮ信号６２を１Ｔ長くなった信号、６５ｂは同じく
２Ｔ長くなった信号、６５ｃは同じく３Ｔ長くなった信
号、６５ｄは同じく４Ｔ長くなった信号がそれぞれ出力
セレクタ回路６６に出力される。この結果、出力セレク
タ回路６６からは最高７Ｔ長くなった信号を出力するこ
とができる。これにより、ｎＴ長くなったＹＴＥＮ信号
を生成することが出来る。FIG. 6 shows the Y / Y converter provided in the P / S converter 31.
FIG. 3 is a circuit configuration diagram for delaying a TEN signal. Reference numeral 61 denotes a control signal of the YTEN signal 62, which determines how many bits are added to the actual YTEN signal 62 and transmitted. 63a, 63b, 63c and 63d are clock gates, and 64a, 64b, 64c and 64d are OR gates. OR gates 64a, 64b, 64c, 64
In d, the signal delayed by 1T by each clock gate and the YTEN signal 62 are ORed together.
A signal obtained by extending the TEN signal 62 by 1T, a signal obtained by extending 2T by 65T, a signal obtained by extending 3T by 65c, and a signal obtained by extending 4T by 65d are output to the output selector circuit 66, respectively. As a result, the output selector circuit 66 can output a signal that is longer by a maximum of 7T. As a result, it is possible to generate a YTEN signal that is nT longer.
【００４５】一方、第２の装置２０テストされる側のイ
ーサネットインタフェースでは、ｎＴ長くなったＹＴＥ
Ｎ信号によって受信パケットの後に１バイト未満のｎＴ
時間だけデータを受信することになり、そのｎＴ時間受
信したデータを削除して受信パケットとして受け取るか
が調査できる。On the other hand, the Ethernet interface on the side to be tested by the second device 20 has a YTE lengthened by nT.
NT less than 1 byte after received packet due to N signal
Data is received only for the time, and it can be checked whether the data received for the nT time is deleted and received as a received packet.
【００４６】また、上記したテスト２とテスト１−２を
組み合せることにより、第２の装置２０のテストされる
側のイーサネットインタフェースでは、＋ｎ時間長いデ
ータとＦＣＳ信号が誤った受信データを受信することに
なり、アライメントエラーのパケットを受信した場合の
状態が調査できる。Also, by combining Test 2 and Test 1-2 described above, the Ethernet interface to be tested of the second device 20 receives data that is longer by + n hours and receive data with an incorrect FCS signal. In other words, it is possible to investigate the state when an alignment error packet is received.
【００４７】『テスト３』テスト３では、送信パケット
の間隔をプログラマブルにするテストである。イーサネ
ットの規定では、送信フレームの間隔は最小９．６μｓ
ｅｃである。このテスト３は、９．６μｓｅｃでデータ
を連続して受信した場合、また間隔が規定値より短い場
合に、テストされる側の第２の装置２０、又は自装置の
イーサネットインタフェースの動作を確認する。このテ
スト３は、図１又は図２に示す実施形態の接続構成によ
って実現する。[Test 3] Test 3 is a test for making the interval between transmission packets programmable. According to Ethernet regulations, the minimum interval between transmission frames is 9.6 μs.
ec. This test 3 confirms the operation of the second device 20 to be tested or the Ethernet interface of its own device when data is continuously received at 9.6 μsec and the interval is shorter than a specified value. . This test 3 is realized by the connection configuration of the embodiment shown in FIG. 1 or FIG.
【００４８】これをテストするために、第１の装置１０
のテスト機能を持ったイーサネットインタフェースにお
いて、先ず図５のステップＳ１０を実行する。通常、送
信制御部３０からＰ／Ｓ変換部３１に出力される送信イ
ネーブル信号３７は送信パケットの間隔が９．６μｓｅ
ｃになるように設定されるが、この送信イネーブル信号
３７をプログラマブルに制御する。To test this, the first device 10
First, step S10 in FIG. 5 is executed in the Ethernet interface having the test function. Normally, the transmission enable signal 37 output from the transmission control unit 30 to the P / S conversion unit 31 has a transmission packet interval of 9.6 μs.
The transmission enable signal 37 is set in a programmable manner.
【００４９】図７は、送信制御部３０に設けられた送信
イネーブル信号３７をプログラマブルに設定可能な回路
構成を示す。送信ギャップカウンタ７０には本来９．６
μｓｅｃ間隔になるような値がライトされるが、このカ
ウンタ設定値をプログラマブルにすることでパケット間
隔を変更出来るようにする。またカウンタ７１にカウン
タ動作イネーブル信号が入力され、カウンタ７１が順次
カウントアップされる。このカウンタ動作イネーブル信
号は、送信が終了した時、イーサネット上にパケットが
流れ終了した時、および衝突（コリジョン）により送信
が終了した時に発生する。FIG. 7 shows a circuit configuration in which the transmission enable signal 37 provided in the transmission control section 30 can be set in a programmable manner. The transmission gap counter 70 originally has 9.6.
A value is written so as to have a μsec interval. The packet interval can be changed by making the counter set value programmable. A counter operation enable signal is input to the counter 71, and the counter 71 sequentially counts up. The counter operation enable signal is generated when transmission is completed, when a packet is transmitted over the Ethernet, and when transmission is completed due to collision.
【００５０】そして、送信ギャップカウンタ７０に設定
された値とカウンタ７１の値が同じ値となった時、比較
器７２にからその検出信号がＯＲゲート７３に入力され
る。そして、ＯＲゲート７３からゲート７４を介して送
信イネーブル信号３７が出力される。なお、ＯＲゲート
７３およびゲート７４の他方には別用途の送信イネーブ
ルセット条件信号（送信するためのデータが存在してい
るかどうか）、送信イネーブルリセット条件信号（１つ
のパケットの送信完了）が入力されている。これによ
り、送信イネーブル信号３７の時間間隔を図７の回路に
てプログラマブルに設定することが可能となる。When the value set in the transmission gap counter 70 and the value of the counter 71 become the same value, the detection signal from the comparator 72 is input to the OR gate 73. Then, the transmission enable signal 37 is output from the OR gate 73 via the gate 74. The other of the OR gate 73 and the gate 74 receives a transmission enable set condition signal (whether there is data to be transmitted) for another use and a transmission enable reset condition signal (transmission completion of one packet). ing. Thus, the time interval of the transmission enable signal 37 can be set programmably by the circuit of FIG.
【００５１】一方、第２の装置２０のテストされる側の
イーサネットインタフェースでは、規定より短いパケッ
トの間隔で受信パケットを受信することになり、連続で
受信できるパケット間隔を規定より短くした場合の状態
が調査できる。On the other hand, the Ethernet interface to be tested of the second device 20 receives the received packets at shorter packet intervals than the prescribed one, and the state when the packet interval that can be continuously received is shorter than the prescribed one. Can be investigated.
【００５２】また、このテスト３の応用として、パケッ
ト間隔をイーサネット規定の最小値（９．６μｓｅｃ）
で、連続して正しいパケットを送信することにより、第
２の装置２０のテストされる側のイーサネットインタフ
ェースでは、それを連続受信した場合の受信性能（パケ
ットの取りこぼしがどれくらい発生するか等）が調査で
きる。As an application of the test 3, the packet interval is set to the minimum value (9.6 μsec) specified by the Ethernet.
Then, by continuously transmitting correct packets, the Ethernet interface to be tested of the second device 20 checks the reception performance (eg, how many packets are lost) when receiving the packets continuously. it can.
【００５３】更に、このテスト３の応用として、パケッ
ト間隔を変えながら、連続してパケットを送信すること
により、第２の装置２０のテストされる側のイーサネッ
トインタフェースでは、それを連続受信した場合の受信
性能（パケット間隔がどれくらい開いていればパケット
の取りこぼしが発生しないか等）が調査できる。Further, as an application of this test 3, by continuously transmitting packets while changing the packet interval, the Ethernet interface to be tested of the second device 20 has a function of receiving the packets continuously. It is possible to investigate the reception performance (how long the packet interval is open to prevent the packet from being missed, etc.).
【００５４】『テスト４』このテスト４では、衝突（コ
リジョン）の発生時間（相対時間）をプログラマブルに
設定するテストである。このテスト４は、図３に示す実
施態様の接続構成によって実現する。"Test 4" This test 4 is a test for setting the time (relative time) at which a collision (collision) occurs in a programmable manner. This test 4 is realized by the connection configuration of the embodiment shown in FIG.
【００５５】このテスト４では、第１の装置１０のテス
ト機能を持ったイーサネットインタフェースにおいて、
通常では、図５のステップＳ１４の送信が可能になった
時、送信制御部３０から送信イネーブル信号３７がＰ／
Ｓ変換部３１に出力されてから送信が行われる。送信が
可能な時とは、イーサネット上にパケットが無く、最後
にパケットが流れて９．６μｓｅｃ以上経過した場合、
或いはイーサネット上にパケットが無く、送信中にコリ
ジョンが発生してイーサネットの規定に基づいて計算さ
れた乱数時間ウェイトした後等を言う。In the test 4, in the Ethernet interface having the test function of the first device 10,
Normally, when the transmission in step S14 in FIG. 5 becomes possible, the transmission enable signal 37 is transmitted from the transmission control unit 30 to P / P.
After being output to the S conversion unit 31, transmission is performed. Transmission is possible when there is no packet on the Ethernet, and when 9.6 μsec or more has passed since the last packet flow,
Or, after a packet does not exist on the Ethernet, a collision occurs during transmission, and a random number time calculated based on the Ethernet regulations is waited.
【００５６】このテスト４の場合には、イーサネットの
相手側から送信データを送るための送信信号キャリアデ
ィテクト（ＣＤ）がアサートされてからある設定された
時間をウェイトして、故意的に送信イネーブル信号３７
をアサートする。それによりＰ／Ｓ変換部から送信デー
タの送信が開始されることになり、この結果ネットワー
ク上で衝突（コリジョン）が発生する。In the case of Test 4, a predetermined time is set after the transmission signal carrier detect (CD) for transmitting transmission data from the other end of the Ethernet is asserted, and the transmission enable signal is intentionally transmitted. 37
Assert As a result, transmission of transmission data is started from the P / S converter, and as a result, a collision occurs on the network.
【００５７】４−１送信中のコリジョンの発生テスト イーサネットの規定では、衝突（コリジョン）は送信し
てから５１２Ｔ以内に発生した場合、最大１６回の再送
を実行し、再送回数が１６回を超えたら、コリジョン過
多というエラーとしてそのパケットの送信を中止する。
また、５１２Ｔ以降でコリジョンが発生した場合、ウイ
ンドウ外コリジョンとしてその送信パケットの送信を中
止する。このコリジョンの発生時間を制御することで、
イーサネットインタフェースが上記の規定通りの動作を
実行するかを確認する。4-1 Test of Occurrence of Collision During Transmission According to the Ethernet specifications, if a collision occurs within 512T after transmission, a maximum of 16 retransmissions are executed, and the number of retransmissions exceeds 16 Then, the transmission of the packet is stopped as an error of excessive collision.
If a collision occurs after 512T, transmission of the transmission packet is stopped as an out-of-window collision. By controlling the time when this collision occurs,
Check whether the Ethernet interface performs the operation as specified above.
【００５８】この場合、第２の装置２０のテストされる
側のイーサネットインタフェースから第１の装置１０、
１１のテスト機能を持ったイーサネットインタフェース
に対して送信を開始する。第1 の装置１０、１１のテス
ト機能を持ったイーサネットインタフェースでは、第２
の装置２０からの受信パケットに対応するキャリアディ
テクト（ＣＤ）がある任意に定義された時間アサートさ
れたならば、故意的に送信を開始する。In this case, the first device 10 is connected to the Ethernet interface on the side of the second device 20 to be tested.
The transmission is started to the Ethernet interface having the test function of No. 11. In the Ethernet interface having the test function of the first devices 10 and 11,
If the carrier detect (CD) corresponding to the received packet from the device 20 has been asserted for a arbitrarily defined time, the transmission is intentionally started.
【００５９】これにより、第２の装置２０のテストされ
る側のイーサネットインタフェースが送信を開始して任
意に定義された時間後にコリジョンが発生するテストを
実現する。コリジョン発生のタイミングを変えることが
出来るので、様々なタイミングで発生するコリジョンを
実現でき、その場合の状態が調査できる。This realizes a test in which a collision occurs after an arbitrarily defined time after the Ethernet interface to be tested of the second device 20 starts transmission. Since the collision occurrence timing can be changed, collisions occurring at various timings can be realized, and the state in that case can be investigated.
【００６０】４−２受信中のコリジョンの発生テスト 受信中にコリジョンが発生した場合、その受信データは
無視する。このテストは受信中にコリジョンが発生した
場合に、その受信中のデータを正しくないデータとして
認識できるか確認する。4-2 Collision Generation Test During Reception When a collision occurs during reception, the received data is ignored. This test confirms that if a collision occurs during reception, the data being received can be recognized as incorrect data.
【００６１】第１の装置１０のテスト機能を持ったイー
サネットインタフェースから第２の装置２０のテストさ
れる側のイーサネットインタフェースに対して送信を実
行する。第1 の装置１１のテスト機能を持ったイーサネ
ットインタフェースでは、第１の装置１０から第２の装
置２０に対して送信しているパケットのキャリアディテ
クト（ＣＤ）をチェックする。第１の装置１１は、この
キャリアディテクト（ＣＤ）がある任意に定義された時
間アサートされたことが確認できたならば、送信を開始
する。この方法により、第２の装置２０のテストされる
側のイーサネットインタフェースが受信を開始してから
任意に定義された時間後にコリジョンが発生するテスト
を実現する。Transmission is performed from the Ethernet interface having the test function of the first device 10 to the Ethernet interface of the second device 20 to be tested. The Ethernet interface having the test function of the first device 11 checks the carrier detect (CD) of the packet transmitted from the first device 10 to the second device 20. If the first device 11 can confirm that the carrier detect (CD) has been asserted for an arbitrarily defined time, it starts transmitting. In this manner, a test in which a collision occurs arbitrarily defined time after the Ethernet interface to be tested of the second device 20 starts receiving is realized.
【００６２】これにより、第２の装置２０のテストされ
る側のイーサネットインタフェースが受信を開始して任
意に定義された時間後にコリジョンが発生するテストを
実現する。コリジョン発生のタイミングを変えることが
出来るので、様々なタイミングで発生するコリジョンを
実現でき、その場合の状態が調査できる。This realizes a test in which a collision occurs after an arbitrarily defined time since the Ethernet interface to be tested of the second device 20 starts receiving. Since the collision occurrence timing can be changed, collisions occurring at various timings can be realized, and the state in that case can be investigated.
【００６３】『テスト５』このテスト５は、キャリアデ
ィテクト（ＣＤ）がダウンするテスト。受信中にキャリ
アディテクト（ＣＤ）が落ちた場合、そこで受信パケッ
トが終了したと判断する。通常、キャリアディテクト
（ＣＤ）は受信パケットが終了したら９．６μｓｅｃは
パケットを流せないので、この間はデアサートされる
が、キャリアディテクト（ＣＤ）にノイズが乗ることで
１Ｔだけ落ちることが有り得る。このテスト５では、１
Ｔでけダウンしたり、２Ｔダウンすると言った、デアサ
ートと異なった動作をした場合に動作上問題が無いか確
認する。これをテスト５は、図１又は図２に示す実施態
様の接続構成によって実現される。"Test 5" This test 5 is a test in which the carrier detect (CD) goes down. If the carrier detect (CD) drops during reception, it is determined that the reception packet has ended there. Normally, the carrier detect (CD) is deasserted during 9.6 .mu.sec after the end of the received packet because the packet cannot flow for 9.6 .mu.sec. In this test 5, 1
If an operation different from deassertion such as downing at T or downing at 2T is performed, it is checked whether there is a problem in operation. The test 5 is realized by the connection configuration of the embodiment shown in FIG. 1 or FIG.
【００６４】これをテストするために、第１の装置１０
のテスト機能を持ったイーサネットインタフェースにお
いて、図５のステップＳ１４の送信データを送信する
時、Ｐ／Ｓ変換部３１からＹＴＥＮ信号をアサートして
送信する。通常、送信中はＹＴＥＮ信号をアサートし続
けるが、このテストの場合は、あるパターンに従ってデ
アサートを繰り返す。ＹＴＥＮ信号のパターンは図８に
示す回路をＰ／Ｓ変換部３１に持たせることにより実現
することが出来る。To test this, the first device 10
When transmitting the transmission data in step S14 of FIG. 5 in the Ethernet interface having the test function of (1), the P / S converter 31 asserts the YTEN signal and transmits the asserted signal. Normally, the YTEN signal is continuously asserted during transmission, but in this test, deassertion is repeated according to a certain pattern. The pattern of the YTEN signal can be realized by providing the P / S converter 31 with the circuit shown in FIG.
【００６５】図８において、送信パケットを送信中に発
生される送信イネーブル信号であるＹＴＸＥＮ信号はＡ
ＮＤゲート８０の一方に入力される。レジスタ８１に
は、ＹＴＸＥＮ信号の動作パターン（アサート、デアサ
ートのパターンが記憶される）がプログラマブルに設定
される。カウンタ８２はＹＴＸＥＮ信号がアサートされ
ている間は動作しており、レジスタ８１のどのビットを
選択するかを決定する。セレクタ８３はカウンタ８２の
指定により選択したビットデータをセレクタ８４に出力
する。セレクタ８４の他方には論理値“１”の信号が印
可されており、テスト制御信号に応答して選択動作す
る。このセレクタ８４の出力がＡＮＤゲート８０の他方
の入力側に入力されており、このＡＮＤゲート８０から
実際に送信する送信イネーブル信号ＹＴＥＮが出力され
る。この図８に示す回路により、あるパターンのＹＴＥ
Ｎ信号を生成して出力することが出来る。In FIG. 8, a YTXEN signal which is a transmission enable signal generated during transmission of a transmission packet is A signal.
The signal is input to one of the ND gates 80. In the register 81, an operation pattern of the YTXEN signal (an assertion pattern and a deassertion pattern are stored) is set in a programmable manner. The counter 82 operates while the YTXEN signal is asserted, and determines which bit of the register 81 is to be selected. The selector 83 outputs the bit data selected by the designation of the counter 82 to the selector 84. A signal having a logical value "1" is applied to the other of the selectors 84, and performs a selecting operation in response to a test control signal. The output of the selector 84 is input to the other input side of the AND gate 80, and the transmission enable signal YTEN to be actually transmitted is output from the AND gate 80. The circuit shown in FIG.
An N signal can be generated and output.
【００６６】一方、第２の装置２０のテストされる側の
イーサネットインタフェースでは、受信中にキャリアデ
ィテクト（ＣＤ）がダウンすることで、インタフェース
がロックしたりしないか調査できる。On the other hand, in the Ethernet interface to be tested of the second device 20, it is possible to investigate whether the interface is locked or not due to the carrier detect (CD) going down during reception.
【００６７】上記したテスト１乃至テスト５は図２に適
用した場合、テスト信号をループバックすることにより
テスト機能を持つイーサネットインタフェース自身のテ
ストも同様に行うことが出来る。When the above Tests 1 to 5 are applied to FIG. 2, the test of the Ethernet interface itself having the test function can be similarly performed by looping back the test signal.
【００６８】『テスト６』このテスト６は、テスト機能
を持ったイーサネットインタフェースを具備する装置を
ネットワークの端末装置の一つとして組込む。[Test 6] In this test 6, a device having an Ethernet interface having a test function is incorporated as one of network terminal devices.
【００６９】図９は、ネットワークにテスト機能を持っ
たイーサネットインタフェースを具備する装置を接続し
た構成を示す。９０はテスト機能を持ったイーサネット
インタフェースを具備する装置であり、９１はイーサネ
ット端末装置である。装置９０から目的の端末装置９０
にテストデータを送り込むことによって、ネットワーク
接続された通常のイーサネット端末装置のテストを行う
ことが出来る。FIG. 9 shows a configuration in which a device having an Ethernet interface having a test function is connected to a network. Reference numeral 90 denotes a device having an Ethernet interface having a test function, and reference numeral 91 denotes an Ethernet terminal device. Device 90 to target terminal device 90
By sending test data to the network, a normal Ethernet terminal device connected to the network can be tested.
【００７０】[0070]
【発明の効果】本発明のテスト回路を持ったイーサネッ
トインタフェース装置を具備する装置から各種テスト信
号を出力することが出来、テストされる側のイーサネッ
トインタフェースの機能確認、性能確認を行うことが出
来る。またテスト信号をループバックすることにより、
テスト機能を持つイーサネットインタフェース自身の機
能確認、性能確認を行うことが出来る。According to the present invention, various test signals can be output from a device having an Ethernet interface device having the test circuit of the present invention, and the function and performance of the Ethernet interface to be tested can be confirmed. Also, by looping back the test signal,
You can check the function and performance of the Ethernet interface itself with the test function.
【図１】図１は、本発明の第１の実施形態の構成を示す
図。FIG. 1 is a diagram showing a configuration of a first embodiment of the present invention.
【図２】図２は、本発明の第２の実施形態の構成を示す
図。FIG. 2 is a diagram showing a configuration of a second embodiment of the present invention.
【図３】図３は、本発明の第３の実施形態の構成を示す
図。FIG. 3 is a diagram showing a configuration of a third embodiment of the present invention.
【図４】図４は、第１乃至第３の実施形態に適用される
テスト機能を持ったイーサネットインタフェース装置の
構成を示すブロック図。FIG. 4 is a block diagram showing a configuration of an Ethernet interface device having a test function applied to the first to third embodiments;
【図５】図５は、テスト機能を持ったイーサネットイン
タフェース装置の動作を示すフローチャート。FIG. 5 is a flowchart showing an operation of the Ethernet interface device having a test function.
【図６】図６は、Ｐ／Ｓ変換部に設けられる本来のＹＴ
ＥＮ信号よりｎＴビット長いＹＴＥＮ信号を生成するブ
ロック図。FIG. 6 shows an original YT provided in a P / S converter;
FIG. 5 is a block diagram for generating a YTEN signal that is nT bits longer than an EN signal.
【図７】図７は、送信制御部に設けられる送信イネーブ
ル信号の間隔をプログラマブルに設定するブロック図。FIG. 7 is a block diagram for programmably setting an interval of a transmission enable signal provided in a transmission control unit;
【図８】図８は、Ｐ／Ｓ変換部に設けられるＹＴＥＮ信
号をあるパターンに従って発生するブロック図。FIG. 8 is a block diagram for generating a YTEN signal provided in a P / S converter according to a certain pattern;
【図９】図９は、テスト機能を持ったイーサネットイン
タフェースをネットワーク接続した構成を示すブロック
図。FIG. 9 is a block diagram showing a configuration in which an Ethernet interface having a test function is connected to a network;
１０、１１…第１の装置、２０…第２の装置、３０…送
信制御部 ３１…Ｐ／Ｓ変換部、３２…送信ＦＩＦＯ、３３…Ｌｏ
ｎｇ−Ｂｙｔｅ変換部 ３４…ＣＲＣ生成部、３５…プレアンブルデータ生成
部、３６…制御信号 ３７…送信イネーブル信号10, 11: first device, 20: second device, 30: transmission controller 31: P / S converter, 32: transmission FIFO, 33: Lo
ng-Byte conversion unit 34 CRC generation unit 35 Preamble data generation unit 36 Control signal 37 Transmission enable signal
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｌ 29/14 Ｆターム(参考） 5K030 JA08 JA10 KA03 KA15 LA01 MA08 MB01 MC02 MC03 MC04 MC09 5K033 CA08 CB03 CC01 DA13 DB13 DB20 EA03 EA05 5K035 BB03 CC05 DD01 FF04 GG05 GG07 GG09 9A001 BB04 BZ03 CC02 CC07 EZ02 LL05 LL08 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H04L 29/14 F-term (Reference) 5K030 JA08 JA10 KA03 KA15 LA01 MA08 MB01 MC02 MC03 MC04 MC09 5K033 CA08 CB03 CC01 DA13 DB13 DB20 EA03 EA05 5K035 BB03 CC05 DD01 FF04 GG05 GG07 GG09 9A001 BB04 BZ03 CC02 CC07 EZ02 LL05 LL08
Claims (12)
フェース装置であって、前記テスト装置は、 送信データを一時記憶する送信ＦＩＦＯと、 前記送信ＦＩＦＯと接続され前記送信データを１バイト
毎に変換する変換部と、 少なくともプレアンブル信号、ＰＡＤ信号を出力するプ
レアンブルデータ生成手段と、 前記変換部からの前記送信データを受信してフレームチ
ェックシーケンスを生成するＣＲＣ生成手段と、 前記変換部、前記プレアンブル生成手段、および前記Ｃ
ＲＣ生成手段と接続され、入力される各バイト単位のデ
ータをシリアルデータ変換して出力するＰ／Ｓ変換手段
と、 前記Ｐ／Ｓ変換手段にて変換される入力データを選択す
る信号、および前記Ｐ／Ｓ変換手段からのデータ送信を
制御する送信イネーブル信号をテスト項目に応じ前記Ｐ
／Ｓ変換手段に出力する送信制御手段とを具備すること
を特徴とするイーサネットインタフェース装置。1. An Ethernet interface device provided with a test device, the test device comprising: a transmission FIFO for temporarily storing transmission data; and a conversion unit connected to the transmission FIFO and converting the transmission data for each byte. A preamble data generation unit that outputs at least a preamble signal and a PAD signal; a CRC generation unit that receives the transmission data from the conversion unit and generates a frame check sequence; and the conversion unit and the preamble generation unit. And C
A P / S conversion unit connected to the RC generation unit and converting the input data in byte units into serial data and outputting the data; a signal for selecting the input data to be converted by the P / S conversion unit; A transmission enable signal for controlling data transmission from the P / S conversion means is transmitted to the P / S converter in accordance with a test item.
/ S conversion means for outputting to the S / S conversion means.
ース装置におけるプレアンブル信号の確認テストの為
に、前記送信制御手段によって、前記プレアンブルデー
タ生成手段から前記Ｐ／Ｓ変換手段に受け渡される前記
プレアンブル信号の数を規定より短くしたプレアンブル
信号を送信することを特徴とする請求項１記載のイーサ
ネットインタフェース装置。2. The transmission control means checks the number of the preamble signals passed from the preamble data generation means to the P / S conversion means for a preamble signal confirmation test in the Ethernet interface device under test. 2. The Ethernet interface device according to claim 1, wherein a preamble signal shorter than prescribed is transmitted.
ース装置におけるフレームチェックシーケンス信号の確
認テストの為に、前記送信制御手段によって、前記ＣＲ
Ｃ生成手段からの前記フレームチェックシーケンスを選
択する信号を前記Ｐ／Ｓ変換手段に出力しないことによ
り不正な前記フレームチェックシーケンス信号を送信す
ることを特徴とする請求項１記載のイーサネットインタ
フェース装置。3. The transmission control means performs a CR test for a confirmation test of a frame check sequence signal in an Ethernet interface device to be tested.
2. The Ethernet interface device according to claim 1, wherein an illegal frame check sequence signal is transmitted by not outputting a signal for selecting the frame check sequence from the C generation unit to the P / S conversion unit.
ース装置におけるショートフレーム受信パケットの確認
テストの為に、前記送信制御手段によって、前記プレア
ンブルデータ生成手段からの前記ＰＡＤ信号を前記Ｐ／
Ｓ変換手段に受け渡す信号を出力しないことにより規定
より短い送信データを送信することを特徴とする請求項
１記載のイーサネットインタフェース装置。4. A transmission control means for transmitting a PAD signal from said preamble data generation means to said P / P signal for a confirmation test of a short frame reception packet in an Ethernet interface device to be tested.
2. The Ethernet interface device according to claim 1, wherein transmission data shorter than a specified value is transmitted by not outputting a signal to be passed to the S conversion means.
ース装置におけるロングフレーム受信パケットの確認テ
ストの為に、前記送信制御手段によって、前記プレアン
ブルデータ生成手段からの前記ＰＡＤ信号を前記Ｐ／Ｓ
変換手段に受け渡す信号を多く発生させることにより規
定より長い送信データを送信することを特徴とする請求
項１記載のイーサネットインタフェース装置。5. A transmission control means for transmitting a PAD signal from said preamble data generation means to said P / S for a verification test of a long frame received packet in an Ethernet interface device to be tested.
2. The Ethernet interface device according to claim 1, wherein transmission data longer than prescribed is transmitted by generating a large number of signals to be passed to the conversion means.
ース装置における正しい受信パケットの後に不正ビット
が付加された時の確認テストの為に、前記送信制御手段
によって、前記Ｐ／Ｓ変換手段から前記送信データとそ
の末尾にｎビット（ｎは１以上７以下）の不正データを
送信することを特徴とする請求項１記載のイーサネット
インタフェース装置。6. The transmission control means transmits the transmission data and the end thereof from the P / S conversion means for a confirmation test when an incorrect bit is added after a correct reception packet in the Ethernet interface device under test. 2. The Ethernet interface device according to claim 1, wherein n bits (where n is 1 or more and 7 or less) of illegal data are transmitted to said Ethernet interface.
ース装置における不正受信パケットに不正ビットが付加
された時の確認テストの為に、前記送信制御手段によっ
て、前記Ｐ／Ｓ変換手段から前記送信データを送信後、
前記ＣＲＣ生成手段からの前記フレームチェックシーケ
ンスを選択する信号を前記Ｐ／Ｓ変換手段に出力しない
ことにより不正な前記フレームチェックシーケンス信号
を送信し、且つその末尾にｎビット（ｎは１以上７以
下）の不正データを送信することを特徴とする請求項１
記載のイーサネットインタフェース装置。7. A transmission control unit, after transmitting the transmission data from the P / S conversion unit, for a confirmation test when an illegal bit is added to an illegal reception packet in the Ethernet interface device under test.
By not outputting a signal for selecting the frame check sequence from the CRC generation means to the P / S conversion means, the illegal frame check sequence signal is transmitted, and n bits (n is 1 to 7) at the end of the signal. 2.) transmitting the unauthorized data of (1).
An Ethernet interface device as described.
を送信中に出力している送信信号をｎビット時間長くす
る回路を更に具備することを特徴とする請求項６又は７
記載のイーサネットインタフェース装置。8. The P / S converter further comprises a circuit for lengthening a transmission signal output during transmission of the transmission data by n bits.
An Ethernet interface device as described.
ース装置におけるパケット受信間隔の確認テストの為
に、前記送信制御手段から前記Ｐ／Ｓ変換手段に出力さ
れる送信イネーブル信号をプログラマブルに設定可能に
して、送信フレームの間隔を規定で連続して送信し、ま
た前記間隔を規定より短くして送信データを送信するこ
とを特徴とする請求項１記載のイーサネットインタフェ
ース装置。9. A transmission enable signal output from said transmission control means to said P / S conversion means can be set in a programmable manner for a test of confirming a packet reception interval in an Ethernet interface device to be tested. 2. The Ethernet interface device according to claim 1, wherein the transmission is continuously performed at a prescribed interval, and the transmission data is transmitted with the interval being shorter than the prescribed.
ェース装置におけるパケット送信中に衝突が発生した時
の確認テストの為に、テストを受けるイーサネットイン
タフェース装置からテスト装置を設けたイーサネットイ
ンタフェース装置に対し送信データの送信を開始して、
その送信データのキャリアディテクトが所定時間アサー
トされことを前記テスト装置を設けたイーサネットイン
タフェース装置が確認した後、そのインタフェースの前
記送信制御手段から前記Ｐ／Ｓ変換手段に送信イネーブ
ル信号をアサートして強制的にデータ送信することによ
りネットワーク上で衝突を発生させることを特徴とする
請求項１記載のイーサネットインタフェース装置。10. A transmission data is transmitted from an Ethernet interface device under test to an Ethernet interface device provided with a test device for a confirmation test when a collision occurs during packet transmission in the Ethernet interface device under test. Start,
After the Ethernet interface device provided with the test device confirms that the carrier detect of the transmission data is asserted for a predetermined time, a transmission enable signal is asserted from the transmission control unit of the interface to the P / S conversion unit to forcibly. 2. The Ethernet interface device according to claim 1, wherein a collision occurs on a network by data transmission.
ェース装置におけるパケット受信中に衝突が発生した時
の確認テストの為に、テスト装置を設けたイーサネット
インタフェース装置からテストを受けるイーサネットイ
ンタフェース装置に対し送信データの送信を開始して、
その送信データのキャリアディテクトが所定時間アサー
トされことを前記テスト装置を設けた他のイーサネット
インタフェース装置が確認した後、そのインタフェース
の前記送信制御手段から前記Ｐ／Ｓ変換手段に送信イネ
ーブル信号をアサートして強制的にデータ送信すること
によりネットワーク上で衝突を発生させることを特徴と
する請求項１記載のイーサネットインタフェース装置。11. An Ethernet interface device provided with a test device transmits transmission data to an Ethernet interface device under test for a confirmation test when a collision occurs during packet reception in the Ethernet interface device under test. Start,
After the other Ethernet interface device provided with the test device confirms that the carrier detect of the transmission data is asserted for a predetermined time, a transmission enable signal is asserted from the transmission control means of the interface to the P / S conversion means. 2. The Ethernet interface device according to claim 1, wherein a collision is caused on the network by forcibly transmitting data.
ェース装置におけるキャリアディテクト信号がダウンす
る確認テストの為に、前記Ｐ／Ｓ変換手段からデータ送
信中に出力される送信信号を任意のパターンに従ってア
サート、デアサートを繰り返す信号を生成して送信する
ことを特徴とする請求項１記載のイーサネットインタフ
ェース装置。12. A transmission signal output from the P / S converter during data transmission is repeatedly asserted and de-asserted in accordance with an arbitrary pattern for a confirmation test in which a carrier detect signal in an Ethernet interface device under test is down. 2. The Ethernet interface device according to claim 1, wherein the signal is generated and transmitted.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11057818A JP2000261479A (en) | 1999-03-05 | 1999-03-05 | Ethernet interface device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11057818A JP2000261479A (en) | 1999-03-05 | 1999-03-05 | Ethernet interface device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000261479A true JP2000261479A (en) | 2000-09-22 |
Family
ID=13066514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11057818A Pending JP2000261479A (en) | 1999-03-05 | 1999-03-05 | Ethernet interface device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000261479A (en) |
-
1999
- 1999-03-05 JP JP11057818A patent/JP2000261479A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6977960B2 (en) | Self test circuit for evaluating a high-speed serial interface | |
| US5726991A (en) | Integral bit error rate test system for serial data communication links | |
| EP0137437B1 (en) | Method for initializing a token-passing local-area network | |
| JP2641999B2 (en) | Data format detection circuit | |
| US4561092A (en) | Method and apparatus for data communications over local area and small area networks | |
| JPH04306935A (en) | Repeater | |
| US4755990A (en) | Collision avoidance in a multinode data communication network | |
| KR100668004B1 (en) | Method and apparatus for optimizing timing for a multi-drop bus | |
| US5889817A (en) | Communication system with data comparison circuit | |
| US6018513A (en) | Communication control apparatus | |
| JP2004518263A (en) | Communication port control module for lighting system | |
| US5654985A (en) | Address tracking over repeater based networks | |
| US5315597A (en) | Method and means for automatically detecting and correcting a polarlity error in twisted-pair media | |
| JP2812665B2 (en) | Data collision detection circuit and detection method for communication network | |
| JP2000261479A (en) | Ethernet interface device | |
| JPH09507994A (en) | Apparatus and method for selectively storing error statistics | |
| JP2004519032A (en) | Hardware initialization with or without processor intervention | |
| JP3432328B2 (en) | Bus access control device | |
| JPS59223095A (en) | Remote control receiver | |
| JP3051873B2 (en) | Data collision detection device | |
| JP3151966B2 (en) | Bus controller | |
| JP2762855B2 (en) | Frame synchronization protection circuit | |
| JPH07212413A (en) | Reception circuit for asynchronous data | |
| JP3246170B2 (en) | Data communication device | |
| JP3217042B2 (en) | Semiconductor device having pseudo parity error signal generation function |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |