JP2000261433A

JP2000261433A - スイッチングエレメント及びパケットスイッチ

Info

Publication number: JP2000261433A
Application number: JP11057596A
Authority: JP
Inventors: Kenji Sakagami; 上健二坂
Original assignee: Toshiba Corp; Toshiba Microelectronics Corp
Current assignee: Toshiba Corp; Toshiba Electronic Device Solutions Corp
Priority date: 1999-03-04
Filing date: 1999-03-04
Publication date: 2000-09-22
Also published as: US6754205B1

Abstract

(57)【要約】【課題】パケットスイッチのスループットを向上させ
る。【解決手段】入力ポートＩＰ０〜ＩＰ８は、実際のセ
ルを送出する前に異なる２種類のルーティングパターン
Ａ、Ｂでリクエストパケットを送出する。目的の出力ポ
ートＯＰ０〜ＯＰ８に到達したリクエストパケット数
を、リクエストパケット比較計測回路ＣＭＰで比較す
る。入力ポートＩＰ０〜ＩＰ８は、次のセルサイクルに
おいて、ルーティングパターンＡ、Ｂのうち、到達した
リクエストパケット数の多かった方のルーティングパタ
ーンで実際のセルを送出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はスイッチングエレメ
ント及びパケットスイッチに関し、特に、入力バッファ
方式のパケットスイッチに用いられるスイッチングエレ
メント、及び、入力バッファ方式のパケットスイッチに
関する。

【０００２】

【従来の技術】固定長パケットをスイッチングする装置
として、ＡＴＭ（asynchronous transfer mode）スイッ
チがある。図１１に従来のＡＴＭスイッチの構成を示
す。この図１１に示すように、ＡＴＭスイッチは、複数
のＡＴＭセル送出経路を備えている。

【０００３】すなわち、図１１左側に示すように、ＡＴ
Ｍスイッチは、９個の入力リンクＬｉｎｋ１０〜Ｌｉｎ
ｋ１８に接続された９個の入力ポートＩＰ０〜ＩＰ８を
備えている。また、図１１右側に示すように、ＡＴＭス
イッチは、９個の出力リンクＬｉｎｋ２０〜Ｌｉｎｋ２
８に接続された９個の出力ポートＯＰ０〜ＯＰ８を備え
ている。そして、このＡＴＭスイッチは、入力リンクＬ
ｉｎｋ１０〜Ｌｉｎｋ１８のうち任意の入力リンクから
入力されたセルを、出力リンクＬｉｎｋ２０〜Ｌｉｎｋ
２８のうち任意の出力リンクに転送するスイッチングネ
ットワークを備えている。

【０００４】ＡＴＭスイッチにおけるスイッチングネッ
トワークは、複数のスイッチングエレメントＳＥ００＿
００〜ＳＥ１０＿１０を格子状に配置して相互接続する
ことにより構成される。この図１１の例では、縦方向の
３つのスイッチングエレメントのカラムを１段として、
３段の多段接続構成になっている。ある段の１個のスイ
ッチングエレメントは、次段の全スイッチングエレメン
トに対してセルを送出することが可能になっている。

【０００５】セルは宛先情報をヘッダーに持っており、
入力ポートＩＰ０〜ＩＰ８からスイッチングネットワー
クに送出されたセルは各スイッチングエレメントＳＥ０
０＿ＳＥ１０＿１０を経由して自律的に出力ポートＯＰ
０〜ＯＰ９のうちの目的の出力ポートに到着する。各ス
イッチングエレメントＳＥ００＿００〜ＳＥ１０＿１０
はセルのヘッダーの宛先情報を解析し、そのセルを目的
の次段のスイッチングエレメントに送出する。そして、
最終的に、３段目のスイッチングエレメントＳＥ００＿
００〜ＳＥ１０＿１０は、セルを目的の出力ポートＯＰ
０〜ＯＰ９へ送出する。

【０００６】このＡＴＭスイッチの特徴の一つは、各入
力ポートＩＰ０〜ＩＰ８が、あるセルサイクルでセルを
送出し、スイッチングネットワーク内で衝突してそのセ
ルが廃棄された場合は、次のセルサイクルにおいて、最
初の経路と異なるセル送出経路を選択し、スイッチング
ネットワーク内でのセル衝突を抑える機能を備えること
にある。

【０００７】以下、より具体的なスイッチング手順につ
いて説明する。一段目のスイッチングエレメントＳＥ０
０＿００〜ＳＥ０１＿００は、入力ポートＩＰ０〜ＩＰ
８から入力されたセルを、２段目のスイッチングエレメ
ント００＿０１〜ＳＥ１０＿０１のうちのランダムに選
択した任意のスイッチングエレメントに送出する。

【０００８】その際、２段目のスイッチングエレメント
ＳＥ００＿０１〜ＳＥ１０＿０１のいずれかのスイッチ
ングエレメントでセル衝突が起きて、スイッチングエレ
メント内部に設けられたアービタでそのセルが選択され
ずに廃棄され、目的の出力ポートＯＰ０〜ＯＰ８までセ
ルが到着できないと、そのセルを送出した入力ポートＩ
Ｐ０〜ＩＰ８に非アクノレッジ信号が返信される。

【０００９】２段目のスイッチングエレメントＳＥ００
＿０１〜ＳＥ１０＿０１でセル衝突が起きずに、目的の
出力ポートＯＰ０〜ＯＰ８までセルが到着すれば、非ア
クノレッジ信号はそのセルを送出した入力ポートＩＰ０
〜ＩＰ８には返信されない。また、２段目のスイッチン
グエレメントＳＥ００＿０１〜ＳＥ１０＿０１でセル衝
突が起きても、スイッチングエレメント内部に設けられ
たアービタで選択されて目的の出力ポートＯＰまでセル
が到着すれば、非アクノレッジ信号はそのセルを送出し
た入力ポートＩＰには返信されない。

【００１０】非アクノレッジ信号は、スイッチングエレ
メントＳＥ００＿０１〜ＳＥ１０＿０１の内部で生成さ
れる。これらスイッチングエレメントＳＥ００＿０１〜
ＳＥ１０＿０１は同一出力路のセルが複数入力された場
合、所定のアルゴリズムに沿って調停を行い、いずれか
１個のセルを選択して出力する。そして、選択しなかっ
たセルを送出した入力ポートＩＰ０〜ＩＰ８に、上述し
た非アクノレッジ信号を送信する。非アクノレッジ信号
を受け取った入力ポートＩＰ０〜ＩＰ８は、自ら送出し
たセルがスイッチングネットワーク内で廃棄されている
ので、次のセルサイクルで廃棄されたセルを再送する。
この時、先程のセルサイクルと異なるセル送出経路（ル
ーティングパターン）が選択される。

【００１１】この送出経路（ルーティングパターン）の
変更のためには、１段目の各スイッチングエレメントＳ
Ｅ００＿００〜ＳＥ１０＿００に、２段目の任意のスイ
ッチングエレメントＳＥ１０＿０１〜ＳＥ００＿０１へ
セルを送出可能な機能を持たせる。そして、１段目のス
イッチングエレメントＳＥ００＿００〜ＳＥ１０＿００
が、先程のセルサイクルと異なる２段目のスイッチング
エレメントＳＥ１０＿０１〜ＳＥ００＿０１にセルを送
出することで実現される。

【００１２】１回目のセルサイクルでセルの送出に失敗
し２回目に再送する場合、所定のアルゴリズムに従っ
て、よりセル廃棄の少ないセル送出路を選択することも
可能である。このようなアルゴリズムとしては、例え
ば、Ｅｖｉ１−Ｔｗｉｎアルゴリズムが知られている。
このアルゴリズムに従って２回目のセル送出を行うこと
で、２回目もランダムにセルを送出するよりは、スイッ
チングネットワークでのセル衝突を低減することができ
る。

【００１３】

【発明が解決しようとする課題】上述したところからわ
かるように、従来のＡＴＭスイッチにおいては、各入力
ポートＩＰ０〜ＩＰ８は１セルサイクルで、１つのセル
送出経路しか選択していない。そして、１回目のセル送
出に失敗した場合は、次のセルサイクルで２回目のセル
送出をトライする。このため、１回のトライでセル送出
に成功する確率が低いという問題があった。すなわち、
スイッチングネットワークでのセル衝突が発生し易く、
ネットワークでセルが詰まって、スループットが低下し
てしまうという問題があった。このような問題は、ネッ
トワーク規模が拡大すればするほど大きくなる傾向にあ
った。

【００１４】図１２は、あるセルサイクルで、入力リン
クＬｉｎｋ１０から出力リンクＬｉｎｋ２２向けのセル
が入力されるとともに、入力リンクＬｉｎｋ１４から出
力リンク２０向けのセルが入力された状況を示してい
る。この図１２に示すルーティングパターンＡでは、こ
れら２つのセルが２段目のスイッチングエレメントＳＥ
００＿０１で衝突している。このため、例えば、入力リ
ンク１４からのセルがスイッチングエレメントＳＥ００
＿０１内に設けられたアービタで選択されずに廃棄され
ている。ここで、ルーティングパターンＡは、ランダム
又は所定のアルゴリズムで決定されるパターンである。

【００１５】一方、図１２と同様の状況であっても、図
１３に示すルーティングパターンＢでは、このセル衝突
を回避することができる。すなわち、セルの経路を変更
することで、２段目のスイッチングエレメントＳＥ００
＿０１でのセル衝突を回避し、２つのセルを廃棄するこ
となく目的の出力リンクＬｉｎｋ２２へ送ることができ
る。ここで、ルーティングパターンＢは、ルーティング
パターンＡの相補パターンである。

【００１６】このように、従来のＡＴＭスイッチにおい
ては、入力ポートＩＰ０〜ＩＰ８からスイッチングネッ
トワークへセルを送出する前に、セル廃棄の少ないルー
ティングパターンを予め予想することができないため、
ＡＴＭスイッチ内のスループットが低下するという問題
があった。

【００１７】そこで、本発明は、１回のセル送出トライ
で通過するセル数を多くし、入力ポートでのセル滞留時
間を減らし、実効的なスイッチ全体のスループットを向
上させることを目的とする。

【００１８】

【課題を解決するための手段】上記課題を解決するた
め、本発明に係るスイッチングエレメントは、パケット
スイッチに用いられるスイッチングエレメントであっ
て、複数の入力路からパケットが入力され、そのパケッ
トに含まれるルーティングパターン情報にしたがって、
複数の出力路のうちの１つから前記パケットを出力する
とともに、複数の前記パケットが衝突して同一の出力路
へ出力するべき場合には前記パケットを１つ選択して出
力する、クロスバースイッチと、複数の入力路から前記
パケットを送出する前のサイクルで送出されたリクエス
トパケットが入力され、そのリクエストパケットに含ま
れるルーティングパターン情報にしたがって、複数の出
力路のうちの１つから前記リクエストパケットを出力す
るとともに、複数の前記リクエストパケットが衝突して
同一の出力路へ出力するべき場合には１つ前記リクエス
トパケットを選択して出力する、アービタと、を備えて
いることを特徴とする。前記スイッチングエレメント
は、アービタを複数設けるようにしてもよい。また、前
記アービタは、複数の前記リクエストパケットが衝突し
た場合には、選択されずに廃棄された前記リクエストパ
ケットの送出元へ、非アクノレッジ信号を返信するよう
にしてもよい。

【００１９】さらに、入力されたパケットを蓄積して順
次送出するとともに、前記パケットを送出する前のサイ
クルでリクエストパケットを送出する、複数の入力ポー
トと、上記いずれかのスイッチングエレメントを格子状
に配置して構成され、前記複数の入力ポートから入力さ
れた前記パケットと前記リクエストパケットとを目的の
出力ポートへ出力する、スイッチングネットワークとを
備えて、パケットスイッチとしてもよい。

【００２０】また、本発明に係るパケットスイッチは、
入力されたパケットを蓄積して順次送出するとともに、
前記パケットを送出する前のサイクルで第１ルーティン
グパターンの第１リクエストパケットと第２ルーティン
グパターンの第２リクエストパケットとを送出する、複
数の入力ポートと、前記複数の入力ポートから入力され
た前記パケットと前記第１及び第２リクエストパケット
とを、格子状に配置された複数のスイッチングエレメン
トを順次経由して、その目的の出力ポートへ出力するス
イッチングネットワークであって、前記スイッチングエ
レメントは、複数の前記パケットが衝突して同一の出力
路へ出力するべき場合には前記パケットを１つ選択して
出力する、クロスバースイッチと、複数の前記第１リク
エストパケットが衝突して同一の出力路へ出力するべき
場合には前記第１リクエストパケットを１つ選択して出
力する、第１アービタと、複数の前記第２リクエストパ
ケットが衝突して同一の出力路へ出力するべき場合には
前記第２リクエストパケットを１つ選択して出力する、
第２アービタとを有する、スイッチングネットワーク
と、前記出力ポートに到達した前記第１及び第２リクエ
ストパケットの数をカウントし、前記第１リクエストパ
ケット数の方が前記第２リクエストパケット数よりも多
い場合には次のサイクルで前記第１ルーティングパター
ンで前記パケットを送出し、前記第２リクエストパケッ
ト数の方が前記第１リクエストパケット数よりも多い場
合には次のサイクルで前記第２ルーティングパターンで
前記パケットを送出するよう、比較結果信号を前記入力
ポートへ出力する、リクエストパケット計測比較回路
と、を備えることを特徴とする。

【００２１】さらに、本発明に係るパケットスイッチ
は、入力されたパケットを蓄積して順次送出するととも
に、前記パケットを送出する前のサイクル前半で第１ル
ーティングパターンの第１リクエストパケットを送出
し、後半で第２ルーティングパターンの第２リクエスト
パケットとを送出する、複数の入力ポートと、前記複数
の入力ポートから入力された前記パケットと前記第１及
び第２リクエストパケットとを、格子状に配置された複
数のスイッチングエレメントを順次経由して、その目的
の出力ポートへ出力するスイッチングネットワークであ
って、前記スイッチングエレメントは、複数の前記パケ
ットが衝突して同一の出力路へ出力するべき場合には前
記パケットを１つ選択して出力する、クロスバースイッ
チと、複数の前記第１リクエストパケットが衝突して同
一の出力路へ出力するべき場合には前記第１リクエスト
パケットを１つ選択して出力するとともに、複数の前記
第２リクエストパケットが衝突して同一の出力路へ出力
するべき場合には前記第２リクエストパケットを１つ選
択して出力する、アービタとを有する、スイッチングネ
ットワークと、前記出力ポートに到達した前記第１及び
第２リクエストパケットの数をカウントし、前記第１リ
クエストパケット数の方が前記第２リクエストパケット
数よりも多い場合には次のサイクルで前記第１ルーティ
ングパターンで前記パケットを送出し、前記第２リクエ
ストパケット数の方が前記第１リクエストパケット数よ
りも多い場合には次のサイクルで前記第２ルーティング
パターンで前記パケットを送出するよう、比較結果信号
を前記入力ポートへ出力する、リクエストパケット計測
比較回路と、を備えることを特徴とする。

【００２２】また、本発明に係るパケットスイッチは、
入力されたパケットを蓄積して、前記パケットと、次の
サイクルで送出する前記パケットの通過可能数を予測す
るための第１ルーティングパターンの第１リクエストパ
ケットと、第２ルーティングパターンの第２リクエスト
パケットとを合わせて、１つの拡張パケットとして送出
する、複数の入力ポートと、前記複数の入力ポートから
入力された拡張パケットから、前記パケットと前記第１
及び第２リクエストパケットとを取り出して、格子状に
配置された複数のスイッチングエレメントを順次経由し
て、その目的の出力ポートへ出力するスイッチングネッ
トワークと、前記出力ポートに到達した前記第１及び第
２リクエストパケットの数をカウントし、前記第１リク
エストパケット数の方が前記第２リクエストパケット数
よりも多い場合には次のサイクルで前記第１ルーティン
グパターンで前記パケットを送出し、前記第２リクエス
トパケット数の方が前記第１リクエストパケット数より
も多い場合には次のサイクルで前記第２ルーティングパ
ターンで前記パケットを送出するよう、比較結果信号を
前記入力ポートへ出力する、リクエストパケット計測比
較回路と、を備えることを特徴とする。

【００２３】さらに、本発明に係るパケットスイッチ
は、入力されたパケットを蓄積して順次送出するととも
に、前記パケットを送出する前のサイクルで第１ルーテ
ィングパターンの第１リクエストパケットと第２ルーテ
ィングパターンの第２リクエストパケットとを送出す
る、複数の入力ポートと、前記複数の入力ポートから入
力された前記パケットと前記第１及び第２リクエストパ
ケットとを、格子状に配置された複数のスイッチングエ
レメントを順次経由して、その目的の出力ポートへ出力
するスイッチングネットワークであって、前記スイッチ
ングエレメントは、複数の前記パケットが衝突して同一
の出力路へ出力するべき場合には１つ前記パケットを選
択して出力する、クロスバースイッチと、複数の前記第
１リクエストパケットが衝突して同一の出力路へ出力す
るべき場合には前記第１リクエストパケットを１つ選択
して出力するとともに、選択されずに廃棄された第１リ
クエストパケットを送出した入力ポートへ第１非アクノ
レッジ信号を返信する、第１アービタと、複数の前記第
２リクエストパケットが衝突して同一の出力路へ出力す
るべき場合には前記第２リクエストパケットを１つ選択
して出力するとともに、選択されずに廃棄された第２リ
クエストパケットを送出した入力ポートへ第２非アクノ
レッジ信号を返信する、第２アービタとを有する、スイ
ッチングネットワークと、前記入力ポートに返信された
前記第１及び第２非アクノレッジ信号の数をカウント
し、前記第１非アクノレッジ信号の数の方が前記第２非
アクノレッジ信号の数よりも少ない場合には次のサイク
ルで前記第１ルーティングパターンで前記パケットを送
出し、前記第２非アクノレッジ信号の数の方が前記第１
非アクノレッジ信号の数よりも少ない場合には次のサイ
クルで前記第２ルーティングパターンで前記パケットを
送出するよう、比較結果信号を前記入力ポートへ出力す
る、非アクノレッジ数計測比較回路と、を備えることを
特徴とする。

【００２４】また、本発明に係るパケットスイッチは、
入力されたパケットを蓄積して順次送出する、複数の入
力ポートと、前記複数の入力ポートから入力された前記
パケットを、格子状に配置された複数のスイッチングエ
レメントを順次経由して、その目的の出力ポートへ出力
するスイッチングネットワークであって、前記スイッチ
ングエレメントは、複数の前記パケットが衝突して同一
の出力路へ出力するべき場合には前記パケットを１つ選
択して出力するとともに、選択されずに廃棄された前記
パケットを送出した入力ポートへ非アクノレッジ信号を
返信する、クロスバースイッチを有する、スイッチング
ネットワークと、前記入力ポートに返信された非アクノ
レッジ信号の数をカウントし、このカウントが所定の値
を超えた場合には、前記入力ポートにルーティングパタ
ーンの切替を指示する切替指示信号を出力する、廃棄セ
ル数計数回路と、を備えることを特徴とする。

【００２５】

【発明の実施の形態】〔第１実施形態〕本発明の第１実
施形態は、実際のセルを送出する前に異なる２種類のル
ーティングパターンでリクエストパケットを送出し、到
達可能セル数の多かった方のルーティングパターンで実
際のセルを送出することにより、ＡＴＭスイッチのスル
ープットの向上を図ったものである。以下、図面に基づ
いて詳しく説明する。

【００２６】図１は本発明の第１実施形態に係るＡＴＭ
スイッチの全体構成を示す図である。この図１に示すよ
うに、ＡＴＭスイッチは、９個の入力ポートＩＰ０〜Ｉ
Ｐ８を備えている。これら入力ポートＩＰ０〜ＩＰ８に
は、それぞれ、入力リンクＬｉｎｋ１０〜Ｌｉｎｋ１８
が接続されている。また、ＡＴＭスイッチは、９個の出
力ポートＯＰ０〜ＯＰ８を備えている。これら出力ポー
トＯＰ０〜ＯＰ８には、それぞれ、出力リンクＬｉｎｋ
２０〜Ｌｉｎｋ２８が接続されている。

【００２７】これら入力ポートＩＰ０〜ＩＰ８と出力ポ
ートＯＰ０〜ＯＰ８の間は、スイッチングエレメントＳ
Ｅ０〜ＳＥ８が格子状に相互接続することにより、スイ
ッチングネットワークを構成している。

【００２８】例えば、入力ポートＩＰ０〜ＩＰ２とスイ
ッチングエレメントＳＥ０は相互に接続されている。こ
のため、入力ポートＩＰ０〜ＩＰ２からスイッチングエ
レメントＳＥ０へセルとリクエストパケットを送出する
ことが可能であり、スイッチングエレメントＳＥ０から
入力ポートＩＰ０〜ＩＰ２へ非アクノレッジ信号を送出
することが可能である。

【００２９】入力ポートＩＰ０〜ＩＰ２からのセルの送
出と、２つのリクエストパケットの送出は、同一セルサ
イクルで行われる。例えば、１つのセルサイクルで、入
力ポートＩＰ０からスイッチングエレメントＳＥ０へセ
ルの送出を行うとともに、入力ポートＩＰ１からスイッ
チングエレメントＳＥ０へ２つのルーティングパターン
Ａ、Ｂでリクエストパケットを送出することが可能であ
る。この入力ポートＩＰ１は次のセルサイクルで送出し
ようとしているセルを保有しており、このセルを送出す
る前に２つのルーティングパターンＡ、Ｂのうち、どち
らのルーティングパターンで送出した方が良いかを事前
に調べるのである。

【００３０】また、スイッチングエレメントＳＥ０とス
イッチングエレメントＳＥ３〜ＳＥ５は相互に接続され
ている。このため、スイッチングエレメントＳＥ０は、
スイッチングエレメントＳＥ３〜ＳＥ５のいずれかへセ
ルと２つのリクエストパケットを送出することが可能で
あり、スイッチングエレメントＳＥ３〜ＳＥ５からスイ
ッチングエレメントＳＥ０へ非アクノレッジ信号を送出
することが可能である。２つのリクエストパケットは、
ルーティングパターンＡとルーティングパターンＢとで
送出される。

【００３１】ここで、ルーティングパターンＡはランダ
ム又は所定のアルゴリズムで決定されたパターンであ
り、ルーティングパターンＢはルーティングパターンＡ
と相補関係にあるパターンである。この相補関係にある
パターンは、Ｅｖｉｌ−Ｔｗｉｎ等の生成アルゴリズム
で作成する。

【００３２】スイッチングエレメントＳＥ１〜ＳＥ８
も、このスイッチングエレメントＳＥ０と同様の動作を
する。但し、スイッチングエレメントＳＥ６〜ＳＥ８か
らは、出力ポートＯＰ０〜ＯＰ８へセルを送出すること
が可能である。また、スイッチングエレメントＳＥ６〜
ＳＥ８からは、リクエストパケット計測比較回路ＣＭＰ
へ２つのリクエストパケットを送出することが可能であ
る。すなわち、ルーティングパターンＡとルーティング
パターンＢの２つのルーティングパターンで到達したリ
クエストパケットを、リクエストパケット比較計測回路
ＣＭＰへ送出することが可能である。

【００３３】このリクエストパケット計測比較回路ＣＭ
Ｐは、リクエストパケットの数をカウントする機能を有
する。すなわち、ルーティングパターンＡで出力ポート
ＯＰ０〜ＯＰ８へ到達したリクエストパケットの数と、
ルーティングパターンＢで出力ポートＯＰ０〜ＯＰ８へ
到達したリクエストパケットの数とをカウントし、両者
を比較する機能を有する。この比較の結果を比較結果信
号ＷＩＮＡとして各入力ポートＩＰ０〜ＩＰ８へ送信す
る。この比較結果信号ＷＩＮＡに基づいて、各入力ポー
トＩＰ０〜ＩＰ８はルーティングパターンＡ、Ｂのうち
目的の出力ポートＯＰ０〜ＯＰ８に到達したセル数の多
いルーティングパターンで、次のセルサイクルにセルを
送出する。

【００３４】図２は、２段目のスイッチングエレメント
ＳＥ３〜ＳＥ５の内部構成の一例を示す図である。

【００３５】この図２に示すように、各スイッチングエ
レメントＳＥ３〜ＳＥ５は、クロスバースイッチＣＲＳ
ＢＳＷと、第１アービタＡＲＢ０と、第２アービタＡＲ
Ｂ１とを、備えて構成されている。

【００３６】クロスバースイッチＣＲＳＢＳＷには、１
段目のスイッチングエレメントＳＥ０〜ＳＥ２から、セ
ルＣＤＩ０〜ＣＤＩ２が入力される。そして、このクロ
スバースイッチＣＲＳＢＳＷは、セルヘッダーに含まれ
る宛先情報（ルーティングパターン情報）に基づいて、
３段目のスイッチングエレメントＳＥ６〜ＳＥ８のいず
れかへセルＣＤＯ０〜ＣＤＯ２を出力する。

【００３７】第１アービタＡＲＢ０には、１段目のスイ
ッチングエレメントＳＥ０〜ＳＥ２から、ルーティング
パターンＡのリクエストパケットＲＥＱＩ０Ａ〜ＲＥＱ
Ｉ２Ａが入力される。そして、この第１アービタＡＲＢ
０は、このリクエストパケットＲＥＱＩ０Ａ〜ＲＥＱＩ
２Ａに含まれるルーティングパターン情報に基づいて、
３段目のスイッチングエレメントＳＥ６〜ＳＥ８へリク
エストパケットＲＥＱＯ０Ａ〜ＲＥＱＯ２Ａを出力す
る。

【００３８】また、第１アービタＡＲＢ０は、同一出力
路向けのリクエストパケットＲＥＱＩ０Ａ〜ＲＥＱＩ２
Ａが複数到着した場合には、いずれか１つのリクエスト
パケットを選択して、それ以外のリクエストパケットを
廃棄する。このようにリクエストパケットを廃棄した場
合には、そのリクエストパケットを送出した入力ポート
ＩＰ０〜ＩＰ３へ非アクノレッジ信号を返信する。つま
り、１段目のスイッチングエレメントＳＥ０〜ＳＥ２へ
非アクノレッジ信号ＮＡＣＫＯ０Ａ〜ＮＡＣＫＯ２Ａを
出力する。

【００３９】さらに、ルーティングパターンＡのリクエ
ストパケットＲＥＱＯ０Ａ〜ＲＥＱＯ２Ａが３段目のス
イッチングエレメントＳＥ６〜ＳＥ８で衝突した場合、
第１アービタＡＲＢ０には、３段目のスイッチングエレ
メントＳＥ６〜ＳＥ８から、非アクノレッジ信号ＮＡＣ
ＫＩ０Ａ〜ＮＡＣＫＩ０Ａが入力される。そして、この
第１アービタＡＲＢ０は、この衝突したセルを送出した
１段目のスイッチングエレメントＳＥ０〜ＳＥ２へ非ア
クノレッジ信号ＮＡＣＫＯ０Ａ〜ＮＡＣＫＯ２Ａを出力
する。

【００４０】第２アービタＡＲＢ１には、１段目のスイ
ッチングエレメントＳＥ０〜ＳＥ２から、ルーティング
パターンＢのリクエストパケットＲＥＱＩ０Ｂ〜ＲＥＱ
Ｉ２Ｂが入力される。そして、この第２アービタＡＲＢ
１は、このリクエストパケットＲＥＱＩ０Ｂ〜ＲＥＱＩ
２Ｂに含まれるルーティング情報に基づいて、３段目の
スイッチングエレメントＳＥ６〜ＳＥ８リクエストパケ
ットＲＥＱＯ０Ｂ〜ＲＥＱＯ２Ｂを出力する。

【００４１】また、第２アービタＡＲＢ１は、同一出力
向けのリクエストパケットＲＥＱＩ０Ｂ〜ＲＥＱＩ２Ｂ
が複数到着した場合には、いずれか１つのリクエストパ
ケットを選択して、それ以外のリクエストパケットを廃
棄する。このようにリクエストパケットを廃棄した場合
には、そのリクエストパケットを送出した入力ポートＩ
Ｐ０〜ＩＰ３へ非アクノレッジ信号を返信する。つま
り、１段目のスイッチングエレメントＳＥ０〜ＳＥ２へ
非アクノレッジ信号ＮＡＣＫＯ０Ｂ〜ＮＡＣＫＯ２Ｂを
出力する。

【００４２】さらに、ルーティングパターンＢのリクエ
ストパケットＲＥＱＯ０Ｂ〜ＲＥＱＯ２Ｂが３段目のス
イッチングエレメントＳＥ６〜ＳＥ８で衝突した場合に
は、第２アービタＡＲＢ１には、３段目のスイッチング
エレメントＳＥ６〜ＳＥ８から、非アクノレッジ信号Ｎ
ＡＣＫＩ０Ｂ〜ＮＡＣＫＩ０Ｂが入力される。そして、
この第２アービタＡＲＢ１は、この衝突したセルを送出
した１段目のスイッチングエレメントＳＥ０〜ＳＥ２へ
非アクノレッジ信号ＮＡＣＫＯ０Ｂ〜ＮＡＣＫＯ２Ｂを
出力する。

【００４３】以上が、本実施形態に係るＡＴＭスイッチ
の構成と概略的な動作であるが、次に、図３に基づいて
本実施形態に係るＡＴＭスイッチの動作を詳細に説明す
る。図３は、本実施形態に係るＡＴＭスイッチのタイミ
ングチャートを示す図である。

【００４４】この図３においては、セルサイクルＮ、セ
ルサイクルＮ＋１、セルサイクルＮ＋２、セルサイクル
Ｎ＋３、セルサイクルＮ＋４における、入力ポートＩＰ
０〜ＩＰ８のリクエストパケット送出のタイミングを示
している。ＲＥＱ＿０Ａは入力ポートＩＰ０が送出する
ルーティングパターンＡのリクエストパケットの信号を
示しており、ＲＥＱ＿０Ｂは入力ポートＩＰ０が送出す
るルーティングパターンＢのリクエストパケットの信号
を示しており、…ＲＥＱ＿８Ａは入力ポートＩＰ８が送
出するルーティングパターンＡのリクエストパケットの
信号を示しており、ＲＥＱ＿８Ｂは入力ポートＩＰ８が
送出するルーティングパターンＢのリクエストパケット
の信号を示している。

【００４５】ＮＡＣＫ＿０Ａは入力ポートＩＰ０の送出
したルーティングパターンＡのリクエストパケットが廃
棄された場合に入力ポートＩＰ０が受け取る非アクノレ
ッジ信号を示しており、ＮＡＣＫ＿０Ｂは入力ポートＩ
Ｐ０の送出したルーティングパターンＢのリクエストパ
ケットが廃棄された場合に入力ポートＩＰ０が受け取る
非アクノレッジ信号を示しており、…ＮＡＣＫ＿８Ａは
入力ポートＩＰ８の送出したルーティングパターンＡの
リクエストパケットが廃棄された場合に入力ポートＩＰ
８が受け取る非アクノレッジ信号を示しており、ＮＡＣ
Ｋ＿８Ｂは入力ポートＩＰ８の送出したルーティングパ
ターンＢのリクエストパケットが廃棄された場合に入力
ポートＩＰ８が受け取る非アクノレッジ信号を示してい
る。

【００４６】この図３に示すように、各入力ポートＩＰ
０〜ＩＰ８は１セルサイクルにおいて、１個のセルに対
してルーティングパターンＡ、Ｂの２種類の送信経路で
リクエストパケットを送出する。このように２種類のル
ーティングパターンでリクエストパケットを送出するこ
とにより、次のセルサイクルで実際のセルを送出した場
合におけるセル到達数を事前に調べるのである。

【００４７】この例では、セルサイクルＮでは、入力ポ
ートＩＰ０と入力ポートＩＰ３と入力ポートＩＰ５が、
ルーティングパターンＡ、Ｂの２種類のリクエストパケ
ットを送出している。セルサイクルＮ＋１では、入力ポ
ートＩＰ０と入力ポートＩＰ１と入力ポートＩＰ３が、
ルーティングパターンＡ、Ｂの２種類のリクエストパケ
ットを送出している。セルサイクルＮ＋２では、入力ポ
ートＩＰ１と入力ポートＩＰ３が、ルーティングパター
ンＡ、Ｂの２種類のリクエストパケットを送出してい
る。セルサイクルＮ＋３では、入力ポートＩＰ８が、ル
ーティングパターンＡ、Ｂの２種類のリクエストパケッ
トを送出している。

【００４８】そして、セルサイクルＮの終了時におい
て、非アクノレッジ信号ＮＡＣＫ＿０Ｂと非アクノレッ
ジ信号ＮＡＣＫ＿３Ａと非アクノレッジ信号ＮＡＣＫ＿
５Ｂがアサートされハイレベルになる。このことは、入
力ポートＩＰ０からルーティングパターンＢで送出した
リクエストパケットＲＥＱ＿０Ｂがスイッチングネット
ワーク内において廃棄され出力ポートＯＰ０〜ＯＰ８ま
で到達しなかったことを意味しており、入力ポートＩＰ
３からルーティングパターンＡで送出したリクエストパ
ケットＲＥＱ＿３Ａがスイッチングネットワーク内にお
いて廃棄され出力ポートＯＰ０〜ＯＰ８まで到達しなか
ったことを意味しており、入力ポートＩＰ５からルーテ
ィングパターンＢで送出したリクエストパケットＲＥＱ
＿５Ｂがスイッチングネットワーク内において廃棄され
出力ポートＯＰ０〜ＯＰ８まで到達しなかったことを意
味している。

【００４９】このセルサイクルＮの終了時において、リ
クエストパケット計測比較回路ＣＭＰでは、出力ポート
ＯＰ０〜ＯＰ８に到達したすべてのリクエストパケット
数がカウントされる。そして、リクエストパケット計測
比較回路ＣＭＰでは、ルーティングパターンＡとルーテ
ィングパターンＢのどちらのリクエストパケット数が多
いかを比較する。なお、両者が同数の場合は、例えば、
予めルーティングパターンＡが選択されるように設定し
ておく。

【００５０】この比較結果は、比較結果信号ＷＩＮＡと
してすべての入力ポートＩＰ０〜ＩＰ８に送信される。
例えば、セルサイクルＮにおいて、出力ポートＯＰ０〜
ＯＰ８に到達したリクエストパケット数は、ルーティン
グパターンＡが２個で、ルーティングパターンＢが１個
であるので、比較結果信号ＷＩＮＡがアサートされハイ
レベルになる。この比較結果信号ＷＩＮＡを受信した入
力ポートＩＰ０、ＩＰ３、ＩＰ５は、次のセルサイクル
であるセルサイクルＮ＋１で、実際のセルをルーティン
グパターンＡで送出する。つまり、出力ポートＯＰ０〜
ＯＰ８までの到達可能セル数が多い方のルーティングパ
ターンＡで実際のセルを送出する。

【００５１】また、次のセルサイクルＮ＋１の終了時に
おいては、非アクノレッジ信号ＮＡＣＫ＿０Ａと非アク
ノレッジ信号ＮＡＣＫ＿１Ｂと非アクノレッジ信号ＮＡ
ＣＫ＿３Ａがアサートされハイレベルになる。このこと
は、入力ポートＩＰ０からルーティングパターンＡで送
出したリクエストパケットＲＥＱ＿０Ａがスイッチング
ネットワーク内において廃棄され出力ポートＯＰ０〜Ｏ
Ｐ８まで到達しなかったことを意味しており、入力ポー
トＩＰ１からルーティングパターンＢで送出したリクエ
ストパケットＲＥＱ＿３Ｂがスイッチングネットワーク
内において廃棄され出力ポートＯＰ０〜ＯＰ８まで到達
しなかったことを意味しており、入力ポートＩＰ３から
ルーティングパターンＡで送出したリクエストパケット
ＲＥＱ＿３Ａがスイッチングネットワーク内において廃
棄され出力ポートＯＰ０〜ＯＰ８まで到達しなかったこ
とを意味している。

【００５２】このセルサイクルＮ＋１の終了時におい
て、リクエストパケット計測比較回路ＣＭＰでは、出力
ポートＯＰ０〜ＯＰ８に到達したすべてのリクエストパ
ケット数をカウントし、ルーティングパターンＡ、Ｂの
うちどちらが多いかを比較する。

【００５３】この比較結果は、比較結果信号ＷＩＮＡと
してすべての入力ポートＩＰ０〜ＩＰ８に送信される。
例えば、セルサイクルＮ＋１において、出力ポートＯＰ
０〜ＯＰ８に到達したリクエストパケット数は、ルーテ
ィングパターンＡが１個で、ルーティングパターンＢが
２個であるので、比較結果信号ＷＩＮＡがアサートされ
ずにローレベルになる。この比較結果信号ＷＩＮＡを受
信した入力ポートＩＰ０、ＩＰ１、ＩＰ３は、次のセル
サイクルであるセルサイクルＮ＋２で、実際のセルをル
ーティングパターンＢで送出する。つまり、出力ポート
ＯＰ０〜ＯＰ８までの到達可能セル数が多い方のルーテ
ィングパターンＢで実際のセルを送出する。

【００５４】次に、図４乃至図６に基づいて、リクエス
トパケット計測比較回路ＣＭＰの具体的回路構成の例を
説明する。これら図４乃至図６は、それぞれ、リクエス
トパケット計測比較回路ＣＭＰの回路構成の一例を示す
図である。

【００５５】図４に示すように、リクエストパケット計
測比較回路ＣＭＰは、多ビット減算器ＳＵＢと判定結果
レジスタＲＥＧ０とを備えて構成されている。多ビット
減算器ＳＵＢには、ルーティングパターンＡで到達した
リクエストパケットのカウント値と、ルーティングパタ
ーンＢで到達したリクエストパケットのカウント値と
が、入力される。そして、この多ビット減算器ＳＵＢは
これらのカウント値の差分をとり差分信号として出力す
る。すなわち、ルーティングパターンＡで到達したリク
エストパケット数から、ルーティングパターンＢで到達
したリクエストパケット数を減算し、この結果を差分信
号としてレジスタＲＥＧ０へ出力する。

【００５６】この差分信号が入力されたレジスタＲＥＧ
０は、この差分信号に基づいて、比較結果信号Ａを出力
する。本実施形態では、このレジスタＲＥＧ０は、差分
信号が正又は０であれば、つまり、ルーティングパター
ンＡで到達したリクエストパケット数の方が多ければ比
較結果信号ＷＩＮＡをハイレベルにし、差分信号が負で
あれば、つまり、ルーティングパターンＢで到達したリ
クエストパケット数の方が多ければ比較結果信号ＷＩＮ
Ａをローレベルにする。

【００５７】図５は、リクエストパケット計測比較回路
ＣＭＰの別の例を示す図である。この図５に示すよう
に、リクエストパケット計測比較回路ＣＭＰは、パラレ
ル／シリアル変換器Ｐ／Ｓ０、Ｐ／Ｓ１と、アキュムレ
ータＡＣＣ０、ＡＣＣ１と、マグニチュードコンパレー
タＭＣＭＰとを、備えて構成されている。

【００５８】パラレル／シリアル変換器Ｐ／Ｓ０には、
ルーティングパターンＡで到達したリクエストパケット
がパラレル信号で入力される。すなわち、「００１０」
というような４ビットのパラレル信号が入力される。こ
の例ではビットに「１」が立っている場合にリクエスト
パケットが１個到着したことを表している。このパラレ
ル信号をパラレル／シリアル変換器Ｐ／Ｓ０でシリアル
信号に変換し、アキュムレータＡＣＣ０へ出力する。こ
のアキュムレータＡＣＣ０では、このシリアル信号にお
ける「１」が立っているビット数をカウントし、このカ
ウント値をデジタルデータとしてマグニチュードコンパ
レータＭＣＭＰへ出力する。つまり、マグニチュードコ
ンパレータＭＣＭＰに、ルーティングパターンＡで到達
したリクエストパケット数が入力される。

【００５９】パラレル／シリアル変換器Ｐ／Ｓ１とアキ
ュムレータＡＣＣ１も、ルーティングパターンＢについ
て、上述したパラレル／シリアル変換器Ｐ／Ｓ０とアキ
ュムレータＡＣＣ０と同様の動作をする。このため、マ
グニチュードコンパレータＭＣＭＰに、ルーティングパ
ターンＢで到達したリクエストパケット数が入力され
る。

【００６０】マグニチュードコンパレータＭＣＭＰで
は、ルーティングパターンＡで到達したリクエストパケ
ット数と、ルーティングパターンＢで到達したリクエス
トパケット数とを比較して、比較結果信号ＷＩＮＡを出
力する。すなわち、本実施形態では、このマグニチュー
ドコンパレータＭＣＭＰ０は、ルーティングパターンＡ
で到達したリクエストパケット数の方が多ければ比較結
果信号ＷＩＮＡをハイレベルにし、ルーティングパター
ンＢで到達したリクエストパケット数の方が多ければ比
較結果信号ＷＩＮＡをローレベルにする。

【００６１】図６は、リクエストパケット計測比較回路
ＣＭＰのさらに別の例を示す図である。この図６に示す
ように、リクエストパケット計測比較回路ＣＭＰは、レ
ジスタＲＥＧ１、ＲＥＧ２と、Ｎ型トランジスタＴｒ０
〜Ｔｒ１７と、キャパシタＣ０、Ｃ１と、レベルコンパ
レータＬＣＭＰと、１ビットレジスタＲＥＧ３とを、備
えて構成されている。

【００６２】レジスタＲＥＧ１には、ルーティングパタ
ーンＡで到達したリクエストパケットの数だけ「１」に
なるビットマップ情報が入力され、同じく、レジスタＲ
ＥＧ２には、ルーティングパターンＢで到達したリクエ
ストパケットの数だけ「１」になるビットマップ情報が
入力される。

【００６３】Ｎ型トランジスタＴｒ０〜Ｔｒ８でワイア
ードＯＲ回路ＷＯＲ０を構成しており、その出力ノード
側には所定容量のキャパシタＣ０が接続されている。ま
た、Ｎ型トランジスタＴｒ９〜Ｔｒ１７でワイアードＯ
Ｒ回路ＷＯＲ１を構成しており、その出力ノード側には
所定容量のキャパシタＣ１が接続されている。つまり、
このリクエストパケット計測比較回路ＣＭＰは、２系統
のワイアードＯＲ回路ＷＯＲ０、ＷＯＲ１を備えてお
り、その出力ノードは、センスアンプであるレベルコン
パレータＬＣＭＰに接続されている。

【００６４】このリクエストパケット計測比較回路ＣＭ
Ｐにおいては、キャパシタＣ０、Ｃ１は予め充電してお
く。そして、レジスタＲＥＧ１からワイアードＯＲ回路
をＷＯＲ０へ「１」が入力された数だけハイレベルの信
号を出力し、その数分だけトランジスタＴｒ０〜Ｔｒ８
をオン状態にする。また、同一のタイミングで、レジス
タＲＥＧ２からワイアードＯＲ回路ＷＯＲ１へ「１」が
入力された数だけハイレベルの信号を出力し、その数分
だけトランジスタＴｒ９〜Ｔｒ１７をオン状態にする。

【００６５】ワイアードＯＲ回路ＷＯＲ０、ＷＯＲ１に
ハイレベルの信号がより多く入力された方のキャパシタ
Ｃ０、Ｃ１は、より高速に放電される。例えば、ワイア
ードＯＲ回路ＷＯＲ０のトランジスタＴｒ７、Ｔｒ８が
オン状態となり、ワイアードＯＲ回路ＷＯＲ１のトラン
ジスタＴｒ１７がオン状態となっている場合、キャパシ
タＣ０の方がキャパシタＣ１よりも高速に放電される。
このため、レベルコンパレータＬＣＭＰにおいてキャパ
シタＣ０、Ｃ１の放電する時間差をセンスすることで、
到達リクエストパケット数の比較をすることができる。
この比較結果をレジスタＲＥＧ３に出力し、レジスタＲ
ＥＧ３から比較結果信号ＷＩＮＡを出力する。

【００６６】以上のように、本実施形態に係るＡＴＭス
イッチによれば、入力ポートＩＰ０〜ＩＰ８から実際の
セルを送出する前に２つのルーティングパターンＡ、Ｂ
で通過可能セル数を予測し、予測通過セル数の多かった
ルーティングパターンで実際のセル送出を行うこととし
たので、１回のセル送出でＡＴＭスイッチを通過するセ
ル数を増大させることができる。

【００６７】すなわち、入力ポートＩＰ０〜ＩＰ８から
実際のセルを送出する前のセルサイクルにおいて、ルー
ティングパターンＡ、Ｂでリクエストパケットを送出
し、目的の出力ポートＯＰ０〜ＯＰ８へ到達したリクエ
ストパケットの数をリクエストパケット計測比較回路Ｃ
ＭＰで比較する。そして、この比較結果を比較結果信号
ＷＩＮＡとして入力ポートＩＰ０〜ＩＰ８へフィードバ
ックする。入力ポートＩＰ０〜ＩＰ８は、次のセルサイ
クルにおいて、この比較結果信号ＷＩＮＡに基づいて到
達したリクエストパケットが多い方のルーティングパタ
ーンで実際のセルを送出する。このため、１回のトライ
でこのＡＴＭスイッチを通過するセル数を多くすること
ができる。

【００６８】このように通過セル数を多くすることによ
り、入力ポートＩＰ０〜ＩＰ８におけるセル滞留時間を
削減し、ＡＴＭスイッチ全体のスループットを向上させ
ることができる。

【００６９】さらに、ルーティングパターンＡについて
はランダムにパターンを決定し、このルーティングパタ
ーンＡと相補関係にあるパターンでルーティングパター
ンＢを決定することとした。このため、さらなるスルー
プットの向上を図ることができる。

【００７０】〔第２実施形態〕本発明の第２実施形態
は、上述した第１実施形態において、１つのセルサイク
ルの前半でルーティングパターンＡでリクエストパケッ
トを送出し、後半でルーティングパターンＢでリクエス
トパケットを送出することにより、ＡＴＭスイッチの構
成の簡略化を図ったものである。

【００７１】図７は、第２実施形態における１つの入力
ポートＩＰ０〜ＩＰ８がリクエストパケットを送出する
タイミングを示す図である。図７においては、入力ポー
トＩＰ０がリクエストパケットを送出する場合を想定し
ている。

【００７２】この図７に示すように、入力ポートＩＰ０
はセルサイクルＮの前半で、ルーティングパターンＡの
リクエストパケットを送出する。次に、入力ポートＩＰ
０はセルサイクルＮの後半で、ルーティングパターンＢ
のリクエストパケットを送出する。このように各入力ポ
ートＩＰ０〜ＩＰ８は、実際のセルを送出する前のセル
サイクルで、前半と後半にセルサイクルを分けてルーテ
ィングパターンＡ、Ｂでリクエストパケットを送出す
る。

【００７３】そして、ルーティングパターンＡ、Ｂのう
ち、目的の出力ポートＯＰ０〜ＯＰ８に到達したリクエ
ストパケット数の多いルーティングパターンで、実際の
セルを送出する。つまり、セルサイクルＮ＋１で実際の
セルを送出する。

【００７４】以上のように、本実施形態に係るＡＴＭス
イッチによれば、タイミング的に余裕がある場合には、
リクエストパケットの送出系統を１系統にし、この１系
統を使用して時分割でリクエストパケットをルーティン
グパターンＡ、Ｂで順にスイッチングネットワークに送
出するようにしたので、スイッチングエレメントの構成
を簡略化できる。すなわち、図２で示したスイッチング
エレメントのアービタＡＲＢ１を省略し、リクエストパ
ケットの入出力チャネルを１系統だけ設ければ足りるこ
ととなる。

【００７５】さらに、リクエストパケット計測比較回路
ＣＭＰにおけるリクエストパケット数の集計回路も１系
統ですむので、ＡＴＭスイッチ全体における回路規模を
抑えることができる。

【００７６】〔第３実施形態〕本発明の第３実施形態
は、上述した第１実施形態において、みかけ上のセルサ
イズを拡張して、この拡張したフィールドにリクエスト
情報を挿入することにより、ＡＴＭスイッチにおけるリ
クエストパケットの入出力系統を省いたものである。

【００７７】図８は、本実施形態に係るＡＴＭスイッチ
内の拡張セル構造を示す図である。この図８に示すよう
に、本実施形態においては、実際のセル５１よりもみか
け上のセルサイズを拡張して拡張セル５０とし、この例
えば末尾のフィールドに、ルーティングパターンＡのリ
クエストパケット５２と、ルーティングパターンＢのリ
クエストパケット５３とを、挿入する。

【００７８】この拡張セル５０をスイッチングエレメン
トが取り込んだ際には、拡張セル５０からリクエストパ
ケット５２、５３を取り出して、上記第１実施形態と同
様の処理を行う。

【００７９】以上のように、本実施形態に係るＡＴＭス
イッチによれば、図２に示したリクエストパケットの入
出力系統やアービタＡＲＢ０、ＡＲＢ１を省くことがで
きるので、ＡＴＭスイッチ全体のハードウェア規模を抑
えることができる。

【００８０】〔第４実施形態〕本発明の第４実施形態
は、上述した第１実施形態を変形して、入力ポートに戻
ってくるリクエストパケットについての非アクノレッジ
数を計測するようにしたものである。

【００８１】図９は、本実施形態に係るＡＴＭスイッチ
の全体構成を示す図である。この図９に示すように、本
実施形態におけるＡＴＭスイッチにおいては、入力ポー
トＩＰ０〜ＩＰ８に戻ってくるリクエストパケットの非
アクノレッジ信号の数を非アクノレッジ計測比較回路Ｃ
ＭＰ２でカウントする。すなわち、各入力ポートＩＰ０
〜ＩＰ８とスイッチングエレメントＳＥ０〜ＳＥ２の間
から非アクノレッジ信号を取り出して、非アクノレッジ
計測比較回路ＣＭＰ２に入力する。

【００８２】非アクノレッジ計測比較回路ＣＭＰ２は、
ルーティングパターンＡ、Ｂの非アクノレッジ数をカウ
ントし、その比較結果信号ＷＩＮＡを各入力ポートＩＰ
０〜ＩＰ８へ送信する。すなわち、ルーティングパター
ンＡの非アクノレッジ数の方がルーティングパターンＢ
の非アクノレッジ数よりも少なかった場合は、ルーティ
ングパターンＡのリクエストパケットの方が多く目的の
出力ポートＯＰ０〜ＯＰ８まで到達しているので、比較
結果信号ＷＩＮＡをハイレベルにする。一方、ルーティ
ングパターンＢの非アクノレッジ数の方がルーティング
パターンＡの非アクノレッジ数よりも少なかった場合
は、ルーティングパターンＢのリクエストパケットの方
が多く目的の出力ポートＯＰ０〜ＯＰ８まで到達してい
るので、比較結果信号ＷＩＮＡをローレベルにする。

【００８３】入力ポートＩＰ０〜ＩＰ８は、この比較結
果信号ＷＩＮＡに基づいて、次のセルサイクルにおい
て、目的の出力ポートＯＰ０〜ＯＰ８にリクエストパケ
ットが多く到達した方のルーティングパターンで、実際
のセルを送出する。

【００８４】なお、ルーティングパターンＡ、Ｂの非ア
クノレッジ数が同数の場合は、例えば、予めルーティン
グパターンＡが選択されるように設定しておく。

【００８５】以上のように、上述した第１乃至第３実施
形態ではスイッチングネットワークの出力部で到達した
リクエストパケット数を計測及び比較していたが、本実
施形態に係るＡＴＭスイッチにおいては、スイッチング
ネットワークの入力部に戻ってくるリクエストパケット
の非アクノレッジ数を計数／比較することとした。この
ように構成しても、上述した第１乃至第３実施形態と同
様に、予め通過可能セル数を予測することができ、ＡＴ
Ｍスイッチのスループットを向上させることができる。

【００８６】〔第５実施形態〕本発明の第５実施形態
は、前のセルサイクルの廃棄セル数によって、次のセル
サイクルで送出するセルのルーティングパターンを変更
することにより、前のセルサイクルにおける廃棄セル数
から次のセルサイクルの廃棄セル数を予測して、ＡＴＭ
スイッチのスループットを向上させたものである。

【００８７】図１０は、本実施形態に係るＡＴＭスイッ
チの全体構成を示す図である。この図１０に示すよう
に、本実施形態に係るＡＴＭスイッチは、廃棄セル数計
測回路ＣＮＴを備えて構成されている。

【００８８】このＡＴＭスイッチにおいては、あるセル
サイクルＮにおいて、ランダム又は所定のアルゴリズム
でルーティングパターンを決定し、実際のセルを送出す
る。このセルサイクルＮにおいて、スイッチングエレメ
ントＳＥ０〜ＳＥ８で廃棄されたセルについては、その
セルの送出もとの入力ポートＩＰ０〜ＩＰ８へ非アクノ
レッジ信号が返信される。この返信された非アクノレッ
ジ信号の数を廃棄セル数計測回路ＣＮＴでカウントす
る。

【００８９】入力ポートＩＰ０〜ＩＰ８は、この廃棄セ
ル数が所定の値に達している場合、又は、所定の割合に
達している場合は、次のセルサイクルＮ＋１で他のルー
ティングパターン（例えば、最初のルーティングパター
ンの相補関係にあるパターン）に切り替えて、セルを送
出する。一方、廃棄セル数が所定の値に達していない場
合、又は、所定の割合に達していない場合は、次のセル
サイクルＮ＋１でも同一のルーティングパターンで、セ
ルを送出する。

【００９０】このように入力ポートＩＰ０〜ＩＰ８を動
作させるために、廃棄セル数計測回路ＣＮＴは、切替指
示信号ＲＣＨＮＧを各入力ポートＩＰ０〜ＩＰ８へ出力
する。この切替指示信号ＲＣＨＮＧがハイレベルになっ
た場合には、各入力ポートＩＰ０〜ＩＰ８は、前のセル
サイクルでセルを送出したルーティングパターンと異な
るルーティングパターンで次のセルサイクルでセルを送
出する。

【００９１】以上のように、本実施形態に係るＡＴＭス
イッチによれば、前のセルサイクルにおける廃棄セルの
数又は割合から、次のセルサイクルの廃棄セルの数又は
割合を予測して、次のセルサイクルも前のセルサイクル
と同一のルーティングパターンでセルを送出すると廃棄
セルの数又は割合が多いと予想される場合には、前のセ
ルサイクルと異なるルーティングパターンでセルを送出
することとしたので、ＡＴＭスイッチのスループットを
向上させることができる。

【００９２】一般に、入力リンクＬｉｎｋ１０〜Ｌｉｎ
ｋ１８から入力されるセルは、連続的に同じ出力リンク
Ｌｉｎｋ２０〜Ｌｉｎｋ２８が目的となる場合が多いの
で、前のセルサイクルの廃棄セル数から、次のセルサイ
クルの廃棄セル数を十分に予測することができるのであ
る。

【００９３】なお、本発明は上記実施形態に限定されず
に種々に変形可能である。例えば、上述した各実施形態
では、ルーティングパターンＢをルーティングパターン
Ａの相補関係にあるパターンとしたが、このルーティン
グパターンＢをこれ以外のパターンとしてもよい。例え
ば、ルーティングパターンＢもルーティングパターンＡ
と同様にランダムに決定するようにしてもよい。

【００９４】また、上記各実施形態では、２種類のルー
ティングパターンＡ、Ｂを用いて目的の出力ポートＯＰ
０〜ＯＰ８へ到達するセル数を予測したが、３種類、４
種類…のルーティングパターンを用いて予測するように
してもよい。この場合、図２に示したスイッチングエレ
メントには、ルーティングパターンの種類の数だけ、ア
ービタを設ければよい。

【００９５】さらに、上記各実施形態は、ＡＴＭセルを
スイッチングするＡＴＭスイッチを例に説明したが、パ
ケットをスイッチングするパケットスイッチでも同様に
適用することができる。

【００９６】

【発明の効果】本発明に係るスイッチングエレメント及
びパケットスイッチによれば、パケットスイッチにおけ
る入力ポートでのセル滞留時間を減らし、スイッチ全体
のスループットの向上を図ることができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係るＡＴＭスイッチの
全体構成を示す図。

【図２】図１におけるスイッチングエレメントの内部構
成を示す図。

【図３】図１に示すＡＴＭスイッチが動作する際のリク
エストパケット信号と非アクノレッジ信号の関係を説明
するタイミングチャートを示す図。

【図４】リクエストパケット計測比較回路の回路構成の
一例を示す図。

【図５】リクエストパケット計測比較回路の回路構成の
別の例を示す図。

【図６】リクエストパケット計測比較回路の回路構成の
さらに別の例を示す図。

【図７】本発明の第２実施形態に係るＡＴＭスイッチの
入力ポートがリクエストパケットを送出するタイミング
を示す図。

【図８】本発明の第３実施形態に係るＡＴＭスイッチの
拡張セルの構造を示す図。

【図９】本発明の第４実施形態に係るＡＴＭスイッチの
全体構成を示す図。

【図１０】本発明の第５実施形態に係るＡＴＭスイッチ
の全体構成を示す図。

【図１１】従来のＡＴＭスイッチの全体構成を示す図。

【図１２】目的の出力ポートが異なる２つセルがスイッ
チングエレメントにおいて衝突する様子を説明する図。

【図１３】図１２と同じ出力ポートを目的とする２つの
セルが、ルーティングパターンによっては衝突しないこ
とを説明する図。

【符号の説明】

Ｌｉｎｋ１０〜Ｌｉｎｋ１８入力リンクＬｉｎｋ２０〜Ｌｉｎｋ２８出力リンクＳＥ０〜ＳＥ８スイッチングエレメントＩＰ０〜ＩＰ８入力ポートＯＰ０〜ＯＰ８出力ポートＣＭＰリクエストパケット計測比較回路

Claims

【特許請求の範囲】

【請求項１】パケットスイッチに用いられるスイッチン
グエレメントであって、複数の入力路からパケットが入力され、そのパケットに
含まれるルーティングパターン情報にしたがって、複数
の出力路のうちの１つから前記パケットを出力するとと
もに、複数の前記パケットが衝突して同一の出力路へ出
力するべき場合には前記パケットを１つ選択して出力す
る、クロスバースイッチと、複数の入力路から前記パケットを送出する前のサイクル
で送出されたリクエストパケットが入力され、そのリク
エストパケットに含まれるルーティングパターン情報に
したがって、複数の出力路のうちの１つから前記リクエ
ストパケットを出力するとともに、複数の前記リクエス
トパケットが衝突して同一の出力路へ出力するべき場合
には１つ前記リクエストパケットを選択して出力する、
アービタと、を備えていることを特徴とするスイッチングエレメン
ト。
【請求項２】入力されたパケットを蓄積して順次送出す
るとともに、前記パケットを送出する前のサイクルで第
１ルーティングパターンの第１リクエストパケットと第
２ルーティングパターンの第２リクエストパケットとを
送出する、複数の入力ポートと、前記複数の入力ポートから入力された前記パケットと前
記第１及び第２リクエストパケットとを、格子状に配置
された複数のスイッチングエレメントを順次経由して、
その目的の出力ポートへ出力するスイッチングネットワ
ークであって、前記スイッチングエレメントは、複数の前記パケットが衝突して同一の出力路へ出力する
べき場合には前記パケットを１つ選択して出力する、ク
ロスバースイッチと、複数の前記第１リクエストパケットが衝突して同一の出
力路へ出力するべき場合には前記第１リクエストパケッ
トを１つ選択して出力する、第１アービタと、複数の前記第２リクエストパケットが衝突して同一の出
力路へ出力するべき場合には前記第２リクエストパケッ
トを１つ選択して出力する、第２アービタとを有する、
スイッチングネットワークと、前記出力ポートに到達した前記第１及び第２リクエスト
パケットの数をカウントし、前記第１リクエストパケッ
ト数の方が前記第２リクエストパケット数よりも多い場
合には次のサイクルで前記第１ルーティングパターンで
前記パケットを送出し、前記第２リクエストパケット数
の方が前記第１リクエストパケット数よりも多い場合に
は次のサイクルで前記第２ルーティングパターンで前記
パケットを送出するよう、比較結果信号を前記入力ポー
トへ出力する、リクエストパケット計測比較回路と、を備えることを特徴とするパケットスイッチ。
【請求項３】入力されたパケットを蓄積して順次送出す
るとともに、前記パケットを送出する前のサイクル前半
で第１ルーティングパターンの第１リクエストパケット
を送出し、後半で第２ルーティングパターンの第２リク
エストパケットとを送出する、複数の入力ポートと、前記複数の入力ポートから入力された前記パケットと前
記第１及び第２リクエストパケットとを、格子状に配置
された複数のスイッチングエレメントを順次経由して、
その目的の出力ポートへ出力するスイッチングネットワ
ークであって、前記スイッチングエレメントは、複数の前記パケットが衝突して同一の出力路へ出力する
べき場合には前記パケットを１つ選択して出力する、ク
ロスバースイッチと、複数の前記第１リクエストパケットが衝突して同一の出
力路へ出力するべき場合には前記第１リクエストパケッ
トを１つ選択して出力するとともに、複数の前記第２リ
クエストパケットが衝突して同一の出力路へ出力するべ
き場合には前記第２リクエストパケットを１つ選択して
出力する、アービタとを有する、スイッチングネットワ
ークと、前記出力ポートに到達した前記第１及び第２リクエスト
パケットの数をカウントし、前記第１リクエストパケッ
ト数の方が前記第２リクエストパケット数よりも多い場
合には次のサイクルで前記第１ルーティングパターンで
前記パケットを送出し、前記第２リクエストパケット数
の方が前記第１リクエストパケット数よりも多い場合に
は次のサイクルで前記第２ルーティングパターンで前記
パケットを送出するよう、比較結果信号を前記入力ポー
トへ出力する、リクエストパケット計測比較回路と、を備えることを特徴とするパケットスイッチ。
【請求項４】入力されたパケットを蓄積して、前記パケ
ットと、次のサイクルで送出する前記パケットの通過可
能数を予測するための第１ルーティングパターンの第１
リクエストパケットと、第２ルーティングパターンの第
２リクエストパケットとを合わせて、１つの拡張パケッ
トとして送出する、複数の入力ポートと、前記複数の入力ポートから入力された拡張パケットか
ら、前記パケットと前記第１及び第２リクエストパケッ
トとを取り出して、格子状に配置された複数のスイッチ
ングエレメントを順次経由して、その目的の出力ポート
へ出力するスイッチングネットワークと、前記出力ポートに到達した前記第１及び第２リクエスト
パケットの数をカウントし、前記第１リクエストパケッ
ト数の方が前記第２リクエストパケット数よりも多い場
合には次のサイクルで前記第１ルーティングパターンで
前記パケットを送出し、前記第２リクエストパケット数
の方が前記第１リクエストパケット数よりも多い場合に
は次のサイクルで前記第２ルーティングパターンで前記
パケットを送出するよう、比較結果信号を前記入力ポー
トへ出力する、リクエストパケット計測比較回路と、を備えることを特徴とするパケットスイッチ。
【請求項５】入力されたパケットを蓄積して順次送出す
るとともに、前記パケットを送出する前のサイクルで第
１ルーティングパターンの第１リクエストパケットと第
２ルーティングパターンの第２リクエストパケットとを
送出する、複数の入力ポートと、前記複数の入力ポートから入力された前記パケットと前
記第１及び第２リクエストパケットとを、格子状に配置
された複数のスイッチングエレメントを順次経由して、
その目的の出力ポートへ出力するスイッチングネットワ
ークであって、前記スイッチングエレメントは、複数の前記パケットが衝突して同一の出力路へ出力する
べき場合には１つ前記パケットを選択して出力する、ク
ロスバースイッチと、複数の前記第１リクエストパケットが衝突して同一の出
力路へ出力するべき場合には前記第１リクエストパケッ
トを１つ選択して出力するとともに、選択されずに廃棄
された第１リクエストパケットを送出した入力ポートへ
第１非アクノレッジ信号を返信する、第１アービタと、複数の前記第２リクエストパケットが衝突して同一の出
力路へ出力するべき場合には前記第２リクエストパケッ
トを１つ選択して出力するとともに、選択されずに廃棄
された第２リクエストパケットを送出した入力ポートへ
第２非アクノレッジ信号を返信する、第２アービタとを
有する、スイッチングネットワークと、前記入力ポートに返信された前記第１及び第２非アクノ
レッジ信号の数をカウントし、前記第１非アクノレッジ
信号の数の方が前記第２非アクノレッジ信号の数よりも
少ない場合には次のサイクルで前記第１ルーティングパ
ターンで前記パケットを送出し、前記第２非アクノレッ
ジ信号の数の方が前記第１非アクノレッジ信号の数より
も少ない場合には次のサイクルで前記第２ルーティング
パターンで前記パケットを送出するよう、比較結果信号
を前記入力ポートへ出力する、非アクノレッジ数計測比
較回路と、を備えることを特徴とするパケットスイッチ。
【請求項６】入力されたパケットを蓄積して順次送出す
る、複数の入力ポートと、前記複数の入力ポートから入力された前記パケットを、
格子状に配置された複数のスイッチングエレメントを順
次経由して、その目的の出力ポートへ出力するスイッチ
ングネットワークであって、前記スイッチングエレメン
トは、複数の前記パケットが衝突して同一の出力路へ出
力するべき場合には前記パケットを１つ選択して出力す
るとともに、選択されずに廃棄された前記パケットを送
出した入力ポートへ非アクノレッジ信号を返信する、ク
ロスバースイッチを有する、スイッチングネットワーク
と、前記入力ポートに返信された非アクノレッジ信号の数を
カウントし、このカウントが所定の値を超えた場合に
は、前記入力ポートにルーティングパターンの切替を指
示する切替指示信号を出力する、廃棄セル数計数回路
と、を備えることを特徴とするパケットスイッチ。