JP2000261124A - Wiring board, core board including capacitor, core board main body, capacitor, manufacture of core board main body and manufacture of core board including capacitor - Google Patents

Wiring board, core board including capacitor, core board main body, capacitor, manufacture of core board main body and manufacture of core board including capacitor

Info

Publication number
JP2000261124A
JP2000261124A JP11058863A JP5886399A JP2000261124A JP 2000261124 A JP2000261124 A JP 2000261124A JP 11058863 A JP11058863 A JP 11058863A JP 5886399 A JP5886399 A JP 5886399A JP 2000261124 A JP2000261124 A JP 2000261124A
Authority
JP
Japan
Prior art keywords
capacitor
core substrate
main body
hole
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11058863A
Other languages
Japanese (ja)
Other versions
JP3672169B2 (en
Inventor
Koju Ogawa
幸樹 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP05886399A priority Critical patent/JP3672169B2/en
Publication of JP2000261124A publication Critical patent/JP2000261124A/en
Application granted granted Critical
Publication of JP3672169B2 publication Critical patent/JP3672169B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Abstract

PROBLEM TO BE SOLVED: To provide a wiring board which can surely eliminate noise and reduce resistance and inductance of a wiring connected with a capacitor by including a capacitor, and a wiring board of low cost in which the cost of losses is small when trouble is generated in the capacitor and a capacitor having large capacitance can be included. SOLUTION: In this wiring board 100, a capacitor 20 is included in a penetrating hole 11 formed on a core board main body 10, and resin insulating layers 41-43, 51-53 and wiring layers 45, 46, 55, 56 are arranged above and below the capacitor. Connection to the capacitor 20 is vertically enabled with pads 21, 22 formed on an upper surface 20A and a lower surface 20B of the capacitor. By connecting the pad 21 and the wiring layer 45 and connecting the pad 22 and the wiring layer 55, connection of a flip chip pad 101 and an LGA pad 103 is performed by using a large number of upper capacitor connecting wirings 60 and lower capacitor connecting wirings 70.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、コンデンサを備え
る配線基板、さらに詳しくは、コンデンサをコア基板に
内蔵しその上下に樹脂絶縁層及び配線層を積層した、ノ
イズを確実に除去できる配線基板に関する。また、この
配線基板を製造するためのコンデンサ内蔵コア基板、コ
ンデンサを内蔵するためのコア基板本体、コンデンサ、
及び、コンデンサ内蔵コア基板やコア基板本体の製造方
法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board having a capacitor, and more particularly, to a wiring board in which a capacitor is built in a core board and a resin insulating layer and a wiring layer are laminated on and under the core board, and which can reliably remove noise. . Also, a core board with a built-in capacitor for manufacturing this wiring board, a core board body for incorporating a capacitor, a capacitor,
The present invention also relates to a method for manufacturing a core substrate with a built-in capacitor and a core substrate body.

【０００２】[0002]

【従来の技術】集積回路技術の進歩によりますますＩＣ
チップの動作が高速化されているが、それに伴い、電源
配線等にノイズが重畳されて、誤動作を引き起こすこと
がある。そこでノイズ除去のため、例えば図１５に示す
ように、ＩＣチップ１を搭載する配線基板２の上面２Ａ
あるいは下面２Ｂに、別途、チップコンデンサ３を搭載
し、コンデンサ３の２つの電極とそれぞれ接続するコン
デンサ接続配線４を配線基板２の内部に設ける。これに
より、コンデンサ接続配線４及びフリップチップパッド
５を経由してチップコンデンサ３をＩＣチップ１に接続
することが行われている。2. Description of the Related Art Advances in integrated circuit technology are increasing ICs
Although the speed of operation of the chip has been increased, noise may be superimposed on power supply wiring and the like, which may cause a malfunction. Therefore, in order to remove noise, for example, as shown in FIG.
Alternatively, the chip capacitor 3 is separately mounted on the lower surface 2 </ b> B, and the capacitor connection wiring 4 connected to the two electrodes of the capacitor 3 is provided inside the wiring board 2. Thus, the chip capacitor 3 is connected to the IC chip 1 via the capacitor connection wiring 4 and the flip chip pad 5.

【０００３】[0003]

【発明が解決しようとする課題】しかしながら、上記の
手法では、配線基板２の完成後に、別途チップコンデン
サ３を搭載する必要があるため、工数がかかりコストア
ップとなる。また、チップコンデンサの接続の良否によ
り配線基板全体の良否に影響が出るなどチップコンデン
サ３の接続信頼性に依存して配線基板の信頼性が低下す
る場合がある。また、チップコンデンサ３を搭載する領
域を予め確保しておく必要があり、他の電子部品の搭載
や配線基板の補強のための補強部材の固着の自由度を低
下させる。さらに、他の配線等に制限されて、ＩＣチッ
プ１とチップコンデンサ３とを結ぶコンデンサ接続配線
４の長さが長く、また細くなりやすいため、コンデンサ
接続配線４自身の持つ抵抗やインダクタンスが大きくな
りがちで、低抵抗、低インダクタンスの要請に十分に応
えられない。However, according to the above-described method, it is necessary to separately mount the chip capacitor 3 after the completion of the wiring board 2, so that the number of steps is increased and the cost is increased. In addition, the reliability of the wiring board may be reduced depending on the connection reliability of the chip capacitor 3 such that the quality of the connection of the chip capacitor affects the quality of the entire wiring board. In addition, it is necessary to secure an area for mounting the chip capacitor 3 in advance, which reduces the degree of freedom in mounting other electronic components and fixing a reinforcing member for reinforcing the wiring board. In addition, the length of the capacitor connection wiring 4 connecting the IC chip 1 and the chip capacitor 3 is long and easily narrowed by being limited to other wirings and the like. It is difficult to meet the demand for low resistance and low inductance.

【０００４】そこで、配線基板のうち、コア基板の上下
に形成する樹脂絶縁層及び配線層の一部を、樹脂絶縁層
を誘電体層として対向する配線層（電極層）で挟んだコ
ンデンサ構造に形成し、コンデンサを内蔵させることが
考えられる。しかし、コンデンサがショートや絶縁抵抗
不良などにより不具合となった場合に、付加価値の付い
た配線基板全体を廃棄することになるため、損失金額が
大きくなって、結局配線基板を安価に製造することが困
難である。また、樹脂絶縁層の比誘電率は、高誘電率セ
ラミック粉末等を混入したとしても、一般に高々４０〜
５０程度と見込まれるので、内蔵させるコンデンサの静
電容量を十分大きくすることも困難である。[0004] In view of the above, a capacitor structure in which a resin insulating layer and a part of a wiring layer formed above and below a core substrate in a wiring board are sandwiched between opposing wiring layers (electrode layers) with the resin insulating layer as a dielectric layer. It is conceivable to form and incorporate a capacitor. However, if the capacitor becomes defective due to short-circuiting or insulation resistance failure, the entire value-added wiring board will be discarded, resulting in a large amount of loss and eventually producing the wiring board at low cost. Is difficult. The relative dielectric constant of the resin insulating layer is generally at most 40 to 40, even if high dielectric constant ceramic powder or the like is mixed.
Since it is expected to be about 50, it is also difficult to sufficiently increase the capacitance of the built-in capacitor.

【０００５】本発明は、上記問題点に鑑みてなされたも
のであって、コンデンサを内蔵することにより、ノイズ
を確実に除去でき、しかも、コンデンサに接続される配
線の抵抗やインダクタンスを低くできる配線基板、さら
には、コンデンサに不具合を生じても損失金額が少な
く、安価で、大きな静電容量のコンデンサを内蔵可能な
配線基板を提供することを目的とする。また、このよう
なコンデンサを内蔵した配線基板を製造するためのコン
デンサ内蔵コア基板、コンデンサを内蔵するためのコア
基板本体、コンデンサ、及びコア基板本体やコンデンサ
内蔵コア基板の製造方法を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and has a built-in capacitor, whereby a noise can be reliably removed and a resistance and an inductance of a wiring connected to the capacitor can be reduced. It is an object of the present invention to provide a wiring board which has a small amount of loss even if a failure occurs in a substrate and a capacitor, is inexpensive, and can incorporate a capacitor having a large capacitance. It is also an object of the present invention to provide a core substrate with a built-in capacitor for manufacturing a wiring board having such a built-in capacitor, a core substrate body and a capacitor for containing a capacitor, and a method of manufacturing the core substrate body and the core board with a built-in capacitor. Aim.

【０００６】[0006]

【課題を解決するための手段、作用及び効果】そしてそ
の解決手段は、配線基板上面と配線基板下面とを有し、
上記配線基板上面にＩＣチップと接続するための複数の
ＩＣ接続端子を、上記配線基板下面に複数の下面接続端
子を備え、コンデンサを内蔵する配線基板であって、コ
ア基板本体上面、コア基板本体下面、上記コア基板本体
上面とコア基板本体下面との間を貫通するコンデンサ内
蔵用貫通孔、及び、上記コア基板本体上面とコア基板本
体下面との間を貫通して形成された複数のコアスルーホ
ール導体、を備えるコア基板本体と、コンデンサ上面、
コンデンサ下面、互いに絶縁された一対の電極または電
極群、上記コンデンサ上面に形成され、上記一対の電極
または電極群のうちのいずれかの電極または電極群とそ
れぞれ導通する複数の上面接続パッドであって、上記一
対の電極または電極群のいずれも上記複数の上面接続パ
ッドのうちの少なくとも１つと導通する複数の上面接続
パッド、及び、上記コンデンサ下面に形成され、上記一
対の電極または電極群のうちのいずれかの電極または電
極群とそれぞれ導通する複数の下面接続パッドであっ
て、上記一対の電極または電極群のいずれも上記複数の
下面接続パッドのうちの少なくとも１つと導通する複数
の下面接続パッド、を備え、上記コア基板本体のコンデ
ンサ内蔵用貫通孔内に内蔵、固定された上記コンデンサ
と、上記コア基板本体上面及び上記コンデンサ上面の上
方に積層された１または複数の上部樹脂絶縁層と、上記
コア基板本体下面及び上記コンデンサ下面の下方に積層
された１または複数の下部樹脂絶縁層と、上記上部樹脂
絶縁層を貫通あるいはその層間を通って、上記配線基板
上面の複数のＩＣ接続端子とこれに対応する上記コンデ
ンサの複数の上面接続パッドとをそれぞれ接続する複数
の上部コンデンサ接続配線と、上記下部樹脂絶縁層を貫
通あるいはその層間を通って、上記コンデンサの複数の
下面接続パッドとこれに対応する上記配線基板下面の複
数の下面接続端子とをそれぞれ接続する複数の下部コン
デンサ接続配線と、上記上部樹脂絶縁層を貫通あるいは
その層間を通って、上記配線基板上面の複数のＩＣ接続
端子とこれに対応する上記コア基板本体上面の複数のコ
アスルーホール導体とをそれぞれ接続する複数の上部コ
ア接続配線と、上記下部樹脂絶縁層を貫通あるいはその
層間を通って、上記コア基板本体下面のコアスルーホー
ル導体とこれに対応する上記配線基板下面の複数の下面
接続端子とをそれぞれ接続する複数の下部コア接続配線
と、を備えることを特徴とする配線基板である。Means for Solving the Problems, Functions and Effects The solution has a wiring board upper surface and a wiring board lower surface,
A wiring board including a plurality of IC connection terminals for connecting to an IC chip on an upper surface of the wiring board and a plurality of lower surface connection terminals on a lower surface of the wiring board, and including a capacitor. A lower surface, a through hole for incorporating a capacitor penetrating between the upper surface of the core substrate main body and the lower surface of the core substrate main body, and a plurality of core throughs formed penetrating between the upper surface of the core substrate main body and the lower surface of the core substrate main body. A core substrate body including a hole conductor, a capacitor upper surface,
A lower surface of the capacitor, a pair of electrodes or electrode groups insulated from each other, a plurality of upper surface connection pads formed on the upper surface of the capacitor and electrically connected to any one of the electrodes or electrode group of the pair of electrodes or electrode groups, A plurality of upper surface connection pads each of which is electrically connected to at least one of the plurality of upper surface connection pads, and a plurality of upper surface connection pads formed on the lower surface of the capacitor; A plurality of lower surface connection pads each electrically connected to any one of the electrodes or electrode groups, and a plurality of lower surface connection pads each of which is electrically connected to at least one of the plurality of lower surface connection pads; The fixed and built-in capacitor in the capacitor built-in through-hole of the core substrate body; One or more upper resin insulation layers laminated on the upper surface and above the capacitor upper surface, one or more lower resin insulation layers laminated below the core substrate body lower surface and the lower surface of the capacitor, and the upper resin insulation A plurality of upper capacitor connection wirings for connecting a plurality of IC connection terminals on the upper surface of the wiring board and a plurality of upper connection pads of the capacitor corresponding thereto through the layers or through the layers; A plurality of lower capacitor connection wirings respectively connecting the plurality of lower surface connection pads of the capacitor and a corresponding plurality of lower surface connection terminals of the lower surface of the wiring board through the layer or through the layer; A plurality of IC connection terminals on the upper surface of the wiring board and the corresponding core board main body through the layer or through the layer. A plurality of upper core connection wirings respectively connecting the plurality of core through-hole conductors on the upper surface, and a core through-hole conductor on the lower surface of the core substrate main body penetrating through the lower resin insulating layer or passing therethrough. And a plurality of lower core connection wirings respectively connecting the plurality of lower surface connection terminals on the lower surface of the wiring board.

【０００７】本発明の配線基板は、コア基板本体にコン
デンサ内蔵用貫通孔を形成し、その中にコンデンサを内
蔵し、上部樹脂絶縁層及び下部樹脂絶縁層を形成し、フ
リップチップパッド等のＩＣ接続端子と上面接続パッド
とを上部コンデンサ接続配線で、下面接続パッドと下面
接続端子とを下部コンデンサ接続配線で結んでいる。さ
らに、一対の電極または電極群のいずれも複数の上面接
続パッドのうちの少なくとも１つと導通するようにして
いる。また下面接続パッドも同様にされている。このた
め、コンデンサの両極をコンデンサの上方及び下方に取
り出すことができる。したがって、上面接続パッドから
上部コンデンサ接続配線を通じてＩＣ接続端子、さらに
はＩＣチップに、コンデンサの両極を接続することがで
きる。同様に、下面接続パッドから下部コンデンサ接続
配線を通じて下面接続端子にコンデンサの両極を接続す
ることができる。このため、ＩＣチップと接続するＩＣ
接続端子、あるいはマザーボード等の他の配線基板の電
源配線や接地配線と接続させる下面接続端子等からごく
近い距離にコンデンサを配置することができる。したが
って、上部コンデンサ接続配線も下部コンデンサ接続配
線もごく短く形成することができる。In the wiring board of the present invention, a through hole for incorporating a capacitor is formed in a core substrate body, a capacitor is incorporated therein, an upper resin insulating layer and a lower resin insulating layer are formed, and an IC such as a flip chip pad is formed. The connection terminal and the upper connection pad are connected by an upper capacitor connection wiring, and the lower connection pad and the lower connection terminal are connected by a lower capacitor connection wiring. Further, each of the pair of electrodes or the electrode group is configured to conduct with at least one of the plurality of upper surface connection pads. The same applies to the lower surface connection pads. Therefore, both poles of the capacitor can be taken out above and below the capacitor. Therefore, both poles of the capacitor can be connected from the upper surface connection pad to the IC connection terminal through the upper capacitor connection wiring and further to the IC chip. Similarly, both poles of the capacitor can be connected from the lower surface connection pad to the lower surface connection terminal through the lower capacitor connection wiring. Therefore, the IC connected to the IC chip
The capacitor can be arranged at a very short distance from the connection terminal or the lower surface connection terminal connected to the power supply wiring or the ground wiring of another wiring board such as a motherboard. Therefore, both the upper capacitor connection wiring and the lower capacitor connection wiring can be formed very short.

【０００８】さらに、通常ＩＣチップにおいて、電源電
位や接地電位は各所に必要となるので、ときにはＩＣチ
ップに形成される接続端子（接続パッドや接続バンプ）
群の半数近くの数とされるほど電源端子や接地端子はそ
れぞれ多数形成される。これに対し、このコンデンサ上
面及びコンデンサ下面には、複数の上面接続パッド及び
下面接続パッドを備える。したがって、ＩＣチップの電
源端子や接地端子に対応させて多数の上面接続パッドを
形成し、これらをそれぞれ結ぶように上部コンデンサ接
続配線を多数並列に形成すれば、上部コンデンサ接続配
線の持つインダクタンスや抵抗を全体としてさらに低下
させることができることになる。同様に、下面接続パッ
ドに対応する下面接続パッドと配線基板下面の各接続端
子とを並列に接続する下部コンデンサ接続配線に関して
も、同様にインダクタンスや抵抗を全体としてさらに低
下させることができる。つまり、上部コンデンサ接続配
線も下部コンデンサ接続配線も、その長さを短くできし
かもその本数を多くできるため、抵抗やインダクタンス
を低くすることができ、コンデンサによってノイズを有
効、確実に除去することができる。Further, in a normal IC chip, a power supply potential and a ground potential are required at various places, and sometimes connection terminals (connection pads and connection bumps) formed on the IC chip are used.
As the number becomes closer to half of the group, the number of power supply terminals and ground terminals increases. On the other hand, the upper surface and the lower surface of the capacitor are provided with a plurality of upper surface connection pads and a plurality of lower surface connection pads. Therefore, if a number of upper surface connection pads are formed corresponding to the power terminals and the ground terminals of the IC chip, and a number of upper capacitor connection lines are formed in parallel so as to connect these, respectively, the inductance and resistance of the upper capacitor connection lines can be obtained. Can be further reduced as a whole. Similarly, the lower capacitor connection wiring for connecting the lower connection pad corresponding to the lower connection pad and each connection terminal on the lower surface of the wiring board in parallel can similarly further reduce the inductance and the resistance as a whole. That is, since both the upper capacitor connection wiring and the lower capacitor connection wiring can be shortened and the number thereof can be increased, the resistance and inductance can be reduced, and noise can be effectively and reliably removed by the capacitor. .

【０００９】しかも、配線基板内にコンデンサを内蔵し
ているので、後からコンデンサを取り付ける必要が無
く、チップコンデンサ搭載のための費用が不要となるた
め、安価な配線基板とすることができる。また、他の電
子部品等の搭載や補強板の固着などの自由度も高い。さ
らに、コア基板本体に形成したコンデンサ内蔵用貫通孔
内にコンデンサを内蔵しているので、上部樹脂絶縁層や
下部樹脂絶縁層あるいは上部コンデンサ接続配線、下部
コンデンサ接続配線、上部コア接続配線、及び下部コア
接続配線は、いずれも公知の樹脂絶縁層や配線層の製法
を用いて形成することができる点でも安価にできる。ま
た、内蔵させるコンデンサの静電容量を自由に選択でき
るので、高誘電率セラミックを用いた静電容量の大きな
コンデンサを内蔵させることができ、ノイズ除去能力を
一層向上させることができる。In addition, since the capacitor is built in the wiring board, it is not necessary to attach the capacitor later, and the cost for mounting the chip capacitor is unnecessary, so that an inexpensive wiring board can be obtained. In addition, there is a high degree of freedom in mounting other electronic components and the like and fixing the reinforcing plate. Furthermore, since the capacitor is built in the capacitor built-in through hole formed in the core substrate body, the upper resin insulation layer or lower resin insulation layer or the upper capacitor connection wiring, the lower capacitor connection wiring, the upper core connection wiring, and the lower The core connection wiring can be formed at a low cost in that any of the core connection wirings can be formed by using a known method of manufacturing a resin insulating layer or a wiring layer. In addition, since the capacitance of the built-in capacitor can be freely selected, a large-capacitance capacitor using high-dielectric-constant ceramic can be built-in, and the noise elimination ability can be further improved.

【００１０】なお特に、前記複数のＩＣ接続端子のうち
少なくとも一部が、前記コンデンサの上方に位置するこ
とを特徴とする配線基板とするのが好ましい。フリップ
チップパッド等のＩＣ接続端子がコンデンサの上方に位
置すると、ＩＣ接続端子とコンデンサの上面接続パッド
とを結ぶ上部コンデンサ接続配線の長さを特に短くする
ことができる。したがって、上部コンデンサ接続配線の
持つインダクタンスや抵抗をさらに低く抑えることがで
きるので、ノイズ除去能力をさらに向上させることがで
きる。[0010] Particularly, it is preferable that at least a part of the plurality of IC connection terminals is located above the capacitor, so that the wiring board is characterized in that it is provided. When the IC connection terminal such as a flip chip pad is located above the capacitor, the length of the upper capacitor connection wiring connecting the IC connection terminal and the upper surface connection pad of the capacitor can be particularly reduced. Therefore, the inductance and resistance of the upper capacitor connection wiring can be further reduced, so that the noise removing ability can be further improved.

【００１１】さらに、上記の配線基板であって、前記コ
ア基板本体は、前記コンデンサ内蔵用貫通孔のうち両端
部のいずれかにおいて、径方向内側に向けて突出するコ
ンデンサ受け部を備え、前記コンデンサは、上記コンデ
ンサ受け部の内向き面に当接していることを特徴とする
配線基板とすると良い。Further, in the above wiring board, the core board main body includes a capacitor receiving portion protruding radially inward at one of both end portions of the capacitor built-in through hole. May be a wiring board which is in contact with the inward surface of the capacitor receiving portion.

【００１２】本発明の配線基板では、径方向（平面方
向）内側に向けて突出するコンデンサ受け部を形成し、
コア基板本体のコンデンサ受け部の内向き面に、つまり
コンデンサ受け部をコンデンサ内蔵用貫通孔の上端部に
形成したときにはその下面に、また、コンデンサ受け部
をコンデンサ内蔵用貫通孔の下端部に形成したときには
その上面に、コンデンサを当接させる。これにより、コ
ンデンサ内蔵用貫通孔内において、コンデンサの上下方
向の位置決めが容易かつ確実にできる。したがって、コ
ンデンサの上下方向の位置ズレ不良に起因して、上面接
続パッドと上部コンデンサ接続配線との接続不良や下面
接続パッドと下部コンデンサ接続配線との接続不良等を
生じない信頼性の高い配線基板とすることができる。In the wiring board of the present invention, a capacitor receiving portion projecting inward in the radial direction (plane direction) is formed.
Formed on the inward surface of the capacitor receiving portion of the core substrate body, that is, on the lower surface when the capacitor receiving portion is formed at the upper end of the capacitor built-in through hole, and on the lower end of the capacitor built-in through hole. Then, a capacitor is brought into contact with the upper surface. This makes it possible to easily and surely position the capacitor in the vertical direction in the capacitor built-in through hole. Therefore, a highly reliable wiring board that does not cause a poor connection between the upper connection pad and the upper capacitor connection wiring or a poor connection between the lower connection pad and the lower capacitor connection wiring due to a vertical misalignment of the capacitor. It can be.

【００１３】さらに上記の配線基板であって、前記コン
デンサは、前記コンデンサ上面及びコンデンサ下面のう
ち、前記コンデンサ受け部と当接する側の面の周縁に、
切り欠き部及び凸部の少なくともいずれかが形成され、
上記切り欠き部及び凸部の少なくともいずれかにより、
上記コンデンサが前記コンデンサ受け部に嵌合している
ことを特徴とする配線基板とすると良い。Further, in the above wiring board, the capacitor may be provided on a peripheral edge of a surface of the capacitor upper surface and the capacitor lower surface which is in contact with the capacitor receiving portion.
At least one of the notch and the projection is formed,
By at least one of the notch and the protrusion,
The wiring board may be characterized in that the capacitor is fitted in the capacitor receiving portion.

【００１４】本発明の配線基板では、コンデンサ上面及
びコンデンサ下面のうち、コア基板本体のコンデンサ受
け部と当接する側の面の周縁に切り欠き部及び凸部の少
なくともいずれかを有し、コンデンサが、コンデンサ受
け部の内向き面に当接し、さらに切り欠き部及び凸部の
少なくともいずれかにより、コンデンサ受け部と嵌合す
る。したがって、コンデンサは、コンデンサ受け部と当
接して上下方向の位置決めがされるほか、コンデンサ受
け部と嵌合して上下方向に直交するコンデンサ内蔵用貫
通孔の径方向（平面方向）にも位置決めされる。このた
め、コンデンサ内蔵用貫通孔内でのコンデンサの上下方
向のみならず平面方向の位置決めも容易かつ確実にでき
る。従って、コンデンサの上下方向や平面方向の位置ズ
レ不良に起因して、上面接続パッドと上部コンデンサ接
続配線との接続不良や下面接続パッドと下部コンデンサ
接続配線との接続不良等を生じない、さらに信頼性の高
い配線基板とすることができる。In the wiring board according to the present invention, the capacitor has at least one of a notch and a projection on the periphery of the surface of the core substrate body on the side that comes into contact with the capacitor receiving portion. Abuts against the inward surface of the capacitor receiving portion, and is fitted to the capacitor receiving portion by at least one of the cutout portion and the convex portion. Therefore, the capacitor is positioned in the vertical direction by contacting the capacitor receiving portion, and is also positioned in the radial direction (planar direction) of the through hole for capacitor built-in which is fitted in the capacitor receiving portion and is orthogonal to the vertical direction. You. For this reason, the positioning of the capacitor in the vertical direction as well as the planar direction in the capacitor built-in through hole can be easily and reliably performed. Therefore, poor connection between the upper connection pad and the upper capacitor connection wiring, poor connection between the lower connection pad and the lower capacitor connection wiring, and the like due to the positional deviation of the capacitor in the vertical and planar directions do not occur. It is possible to provide a wiring board having high performance.

【００１５】また他の解決手段は、コア基板本体上面、
コア基板本体下面、及び、上記コア基板本体上面とコア
基板本体下面との間を貫通するコンデンサ内蔵用貫通
孔、を備えるコア基板本体と、コンデンサ上面、コンデ
ンサ下面、互いに絶縁された一対の電極または電極群、
上記コンデンサ上面に形成され、上記一対の電極または
電極群のうちのいずれかの電極または電極群とそれぞれ
導通する複数の上面接続パッドであって、上記一対の電
極または電極群のいずれも上記複数の上面接続パッドの
うちの少なくとも１つと導通する複数の上面接続パッ
ド、及び、上記コンデンサ下面に形成され、上記一対の
電極または電極群のうちのいずれかの電極または電極群
とそれぞれ導通する複数の下面接続パッドであって、上
記一対の電極または電極群のいずれも上記複数の下面接
続パッドのうちの少なくとも１つと導通する複数の下面
接続パッド、を備え、上記コア基板本体のコンデンサ内
蔵用貫通孔内に内蔵、固定されたコンデンサと、を備え
るコンデンサ内蔵コア基板である。[0015] Still another solution is an upper surface of a core substrate main body,
Core substrate main body lower surface, and a core substrate main body having a capacitor built-in through hole penetrating between the core substrate main body upper surface and the core substrate main body lower surface, a capacitor upper surface, a capacitor lower surface, a pair of electrodes insulated from each other Electrode group,
A plurality of upper surface connection pads formed on the upper surface of the capacitor and electrically connected to any one of the electrodes or the electrode group of the pair of electrodes or the electrode group. A plurality of upper surface connection pads electrically connected to at least one of the upper surface connection pads; and a plurality of lower surfaces formed on the lower surface of the capacitor and electrically connected to any one of the pair of electrodes or the electrode group. A connection pad comprising: a plurality of lower surface connection pads in which each of the pair of electrodes or electrode groups is electrically connected to at least one of the plurality of lower surface connection pads; And a fixed and built-in capacitor.

【００１６】本発明のコンデンサ内蔵コア基板では、コ
ア基板本体にコンデンサ内蔵用貫通孔を形成し、その中
にコンデンサを内蔵している。さらに、このコンデンサ
は、一対の電極または電極群のいずれも複数の上面接続
パッドのうちの少なくとも１つと導通するようにしてい
る。また下面接続パッドも同様にされている。このた
め、コンデンサの両極を、コンデンサ上面の上面接続パ
ッド及びコンデンサ下面の下面接続パッドを通じて、コ
ア基板の上方及び下方に取り出すことができる。したが
って、このコンデンサ内蔵コア基板を用いれば、公知の
樹脂絶縁層や配線層の形成手法を用いて、容易にコンデ
ンサを内蔵した配線基板を形成することができる。ま
た、このようにして配線基板を形成した場合には、配線
基板の搭載するＩＣチップやマザーボード等の他の配線
基板とごく近い距離にコンデンサを配置し、互いにごく
短い配線で結ぶことができる。したがって、内蔵コンデ
ンサの特性を十分発揮させて、ノイズを確実に除去する
ことができるようになる。In the capacitor built-in core substrate of the present invention, a capacitor built-in through hole is formed in the core substrate main body, and the capacitor is built therein. Further, in the capacitor, each of the pair of electrodes or the electrode group is electrically connected to at least one of the plurality of upper surface connection pads. The same applies to the lower surface connection pads. Therefore, both poles of the capacitor can be taken out above and below the core substrate through the upper surface connection pads on the upper surface of the capacitor and the lower surface connection pads on the lower surface of the capacitor. Therefore, using this core substrate with a built-in capacitor, a wiring substrate with a built-in capacitor can be easily formed by using a known technique for forming a resin insulating layer and a wiring layer. When the wiring board is formed in this manner, the capacitors can be arranged very close to other wiring boards such as an IC chip or a mother board on which the wiring board is mounted, and can be connected to each other with a very short wiring. Therefore, the characteristics of the built-in capacitor can be sufficiently exhibited, and the noise can be reliably removed.

【００１７】さらに、上述したように、通常ＩＣチップ
においては、電源端子や接地端子はそれぞれ多数形成さ
れる。これに対し、本発明のコンデンサ内蔵コア基板の
コンデンサでは、コンデンサ上面及びコンデンサ下面
に、複数の上面接続パッド及び下面接続パッドを備え
る。したがって、ＩＣチップの電源端子や接地端子に対
応させて多数の上面接続パッド（あるいは上下反転させ
て使用する場合には下面接続パッド）を形成し、これら
をそれぞれ結ぶように配線を多数並列に形成すれば、こ
れらの配線の持つインダクタンスや抵抗を全体としてさ
らに低下させることができる。同様に、下面接続パッド
（あるいは上下反転させて使用する場合には上面接続パ
ッド）と他の配線基板とを並列に接続する配線に関して
も、同様にインダクタンスや抵抗を全体としてさらに低
下させることができる。つまり、コンデンサ内蔵コア基
板の上下に形成する配線の長さを短くでき、しかもその
本数を多くできるため、抵抗やインダクタンスを低くす
ることができ、コンデンサによってノイズを有効、確実
に除去することができる。また、内蔵させるコンデンサ
の静電容量を自由に選択できるので、高誘電率セラミッ
クを用いた静電容量の大きなコンデンサを内蔵させるこ
とができ、ノイズ除去能力を一層向上させることができ
る。Further, as described above, in an ordinary IC chip, a large number of power terminals and a large number of ground terminals are formed. On the other hand, the capacitor of the core substrate with a built-in capacitor of the present invention includes a plurality of upper surface connection pads and a plurality of lower surface connection pads on the upper surface and the lower surface of the capacitor. Therefore, a large number of upper surface connection pads (or lower surface connection pads when used upside down) are formed corresponding to the power terminals and the ground terminals of the IC chip, and a large number of wirings are formed in parallel so as to connect these. Then, the inductance and resistance of these wirings can be further reduced as a whole. Similarly, the inductance and resistance of the wiring for connecting the lower surface connection pad (or the upper surface connection pad when used upside down) and another wiring substrate in parallel can be further reduced as a whole. . In other words, the length of the wirings formed above and below the core substrate with a built-in capacitor can be shortened, and the number of the wires can be increased, so that the resistance and inductance can be reduced, and the noise can be effectively and reliably removed by the capacitor. . In addition, since the capacitance of the built-in capacitor can be freely selected, a large-capacitance capacitor using high-dielectric-constant ceramic can be built-in, and the noise elimination ability can be further improved.

【００１８】しかも、コア基板内にコンデンサを内蔵し
ているので、樹脂絶縁層や配線層を形成した後に別途コ
ンデンサを取り付ける必要が無く、チップコンデンサ搭
載のための費用が不要となるため、配線基板を安価に製
造することができる。また、上面接続パッドあるいは下
面接続パッドを通じて、内蔵したコンデンサの良否を判
断できるので、ショート等の不具合を有するコンデンサ
が内蔵されたコア基板は、樹脂絶縁層等を形成する前に
除去することができる。このため、工数が掛かる樹脂絶
縁層や配線層が形成され、付加価値の高い配線基板を廃
棄する危険性を少なくでき、全体としてコンデンサの不
具合による損失金額も抑制して、安価な配線基板とする
ことができる。In addition, since the capacitor is built in the core substrate, there is no need to separately attach a capacitor after forming the resin insulating layer and the wiring layer, and the cost for mounting the chip capacitor is unnecessary. Can be manufactured at low cost. In addition, since the quality of the built-in capacitor can be determined through the upper surface connection pad or the lower surface connection pad, the core substrate having the built-in capacitor having a defect such as a short circuit can be removed before forming the resin insulating layer or the like. . For this reason, a resin insulating layer and a wiring layer, which require a lot of man-hours, are formed, and the risk of discarding a high-value-added wiring board can be reduced. be able to.

【００１９】さらに、上記のコンデンサ内蔵コア基板で
あって、前記コンデンサ内蔵用貫通孔内に充填した充填
樹脂で前記コンデンサを上記コンデンサ内蔵用貫通孔内
に固定してなることを特徴とするコンデンサ内蔵コア基
板とすると良い。Further, in the above-mentioned core substrate with a built-in capacitor, the capacitor is fixed in the through-hole for a built-in capacitor with a filling resin filled in the through-hole for a built-in capacitor. It is good to use a core substrate.

【００２０】本発明のコンデンサ内蔵コア基板では、充
填樹脂でコンデンサをコンデンサ内蔵用貫通孔内に固定
しているので、容易にかつ確実にコンデンサを固定する
ことができる。また、コアスルーホール導体用の貫通孔
穿孔時等に生じる振動などにより、内蔵したコンデンサ
が位置ズレを生じたり、脱落するなど等の不具合も抑制
され、信頼性の高いコンデンサ内蔵コア基板とすること
ができる。In the capacitor built-in core substrate of the present invention, the capacitor is fixed in the capacitor built-in through hole with the filling resin, so that the capacitor can be easily and reliably fixed. In addition, the built-in capacitor is prevented from being displaced or dropped due to vibrations generated when drilling through holes for core through-hole conductors, etc. Can be.

【００２１】さらに上記いずれかに記載のコンデンサ内
蔵コア基板であって、前記コンデンサ上面に、または前
記コア基板本体上面及び前記コンデンサ上面に上部充填
樹脂層を、前記コンデンサ下面に、または前記コア基板
本体下面及び前記コンデンサ下面に下部充填樹脂層を備
え、上記コンデンサ上面上の上部充填樹脂層と上記コア
基板本体上面またはコア基板本体上面上の上部充填樹脂
層とは、略面一に整面され、前記複数の上面接続パッド
がそれぞれ略面一に露出しており、上記コンデンサ下面
上の下部充填樹脂層と上記コア基板本体下面またはコア
基板本体下面上の下部充填樹脂層とは、略面一に整面さ
れ、前記複数の下面接続パッドがそれぞれ略面一に露出
していることを特徴とするコンデンサ内蔵コア基板とす
ると良い。The core substrate with a built-in capacitor according to any one of the above, wherein an upper filling resin layer is provided on the upper surface of the capacitor, or on the upper surface of the core substrate main body and the upper surface of the capacitor, A lower filling resin layer is provided on the lower surface and the lower surface of the capacitor, and the upper filling resin layer on the upper surface of the capacitor and the upper filling resin layer on the upper surface of the core substrate main body or the upper surface of the core substrate main body are substantially flush with each other, The plurality of upper surface connection pads are exposed substantially flush with each other, and the lower filling resin layer on the lower surface of the capacitor and the lower filling resin layer on the lower surface of the core substrate body or the lower surface of the core substrate body are substantially flush with each other. It is preferable that the core substrate has a built-in capacitor, wherein the plurality of lower surface connection pads are arranged to be substantially flush with each other.

【００２２】このコンデンサ内蔵コア基板では、コンデ
ンサ上面の上部充填樹脂層と、コア基板本体上面または
コア基板本体上面の上部充填樹脂層とは、略面一に整面
され、しかも、複数の上面接続パッドが略面一に露出し
ている。また、コンデンサ下面の下部充填樹脂層と、コ
ア基板本体下面またはコア基板本体下面の下部充填樹脂
層とも、略面一に整面され、しかも、複数の下面接続パ
ッドが略面一に露出している。このため、このコア基板
の上下に樹脂絶縁層や配線層を積層して配線基板を形成
する際に、コンデンサ内蔵用貫通孔を形成したことによ
る段差、コア基板本体上面とコンデンサ上面との高さの
違い、あるいは、コア基板本体下面とコンデンサ下面と
の高さの違いに起因して、これらの上方や下方に形成す
る樹脂絶縁層や配線層に段差が発生することが防止でき
る。したがって、樹脂絶縁層や配線層を容易に形成で
き、しかも、配線層の断線やショート等の不具合も生じ
ない。また、配線基板の上面や下面に形成するＩＣ接続
端子や下面接続端子のコプラナリティを向上させ、ＩＣ
チップや他の配線基板との接続性を向上させることがで
きる。In this capacitor built-in core substrate, the upper filling resin layer on the upper surface of the capacitor and the upper filling resin layer on the upper surface of the core substrate main body or the upper surface of the core substrate main body are substantially flush with each other. The pad is exposed almost flush. In addition, the lower filling resin layer on the lower surface of the capacitor and the lower filling resin layer on the lower surface of the core substrate body or the lower surface of the core substrate body are also substantially flush with each other, and a plurality of lower surface connection pads are exposed substantially flush. I have. For this reason, when forming a wiring board by laminating resin insulating layers and wiring layers above and below this core board, the step due to the formation of the through hole for incorporating the capacitor, the height between the top of the core board body and the top of the capacitor Or a difference in height between the lower surface of the core substrate main body and the lower surface of the capacitor can prevent the occurrence of steps in the resin insulating layer and the wiring layer formed above and below these. Therefore, the resin insulating layer and the wiring layer can be easily formed, and no troubles such as disconnection or short circuit of the wiring layer occur. Also, by improving the coplanarity of the IC connection terminals and the bottom connection terminals formed on the upper and lower surfaces of the wiring board,
Connectivity with a chip or another wiring board can be improved.

【００２３】さらに、上記いずれかに記載のコンデンサ
内蔵コア基板であって、前記コア基板本体は、前記コン
デンサ内蔵用貫通孔のうち、前記コア基板本体下面側端
部において径方向内側に向けて突出するコンデンサ受け
部を備え、前記コンデンサは、上記コンデンサ受け部の
上面に当接していることを特徴とするコンデンサ内蔵コ
ア基板とすると良い。[0023] Further, in the core substrate with a built-in capacitor according to any one of the above, the core substrate main body protrudes radially inward at an end portion on the lower surface side of the core substrate main body in the capacitor built-in through hole. The capacitor may be a core substrate with a built-in capacitor, wherein the capacitor is in contact with an upper surface of the capacitor receiving portion.

【００２４】本発明の配線基板では、コア基板本体にコ
ンデンサ受け部を形成し、この上面にコンデンサを当接
させている。これにより、コンデンサ内蔵用貫通孔内に
おいて、コンデンサの上下方向の位置決めが容易かつ確
実にできる。したがって、コンデンサの上下方向の位置
ズレ不良に起因して、上面接続パッドの高さが変動した
り、上面接続パッド上に充填樹脂の残渣が残り、これと
接続するビア導体等を形成したときに、上面接続パッド
とビア導体等との導通不良が生じるなどの不具合を生じ
ることがない。また、下面接続パッドについても同様で
ある。従って、上下に樹脂絶縁層、配線層やビア導体を
形成する場合などにおいて、配線やビア導体との接続不
良等を生じない信頼性の高いコンデンサ内蔵コア基板と
することができる。In the wiring board of the present invention, the capacitor receiving portion is formed on the core substrate body, and the capacitor is brought into contact with the upper surface. This makes it possible to easily and surely position the capacitor in the vertical direction in the capacitor built-in through hole. Therefore, when the height of the upper surface connection pad fluctuates due to the misalignment of the capacitor in the vertical direction or a residue of the filling resin remains on the upper surface connection pad and a via conductor or the like connected thereto is formed. In addition, there is no problem such as poor conduction between the upper surface connection pad and the via conductor. The same applies to the lower surface connection pads. Therefore, in the case where a resin insulating layer, a wiring layer, and a via conductor are formed above and below, a highly reliable core substrate with a built-in capacitor that does not cause poor connection with the wiring or the via conductor can be obtained.

【００２５】さらに、上記コンデンサ内蔵コア基板であ
って、前記コンデンサは、前記コンデンサ下面の周縁
に、切り欠き部及び凸部の少なくともいずれかが形成さ
れ、上記切り欠き部及び凸部の少なくともいずれかによ
り、上記コンデンサが前記コンデンサ受け部に嵌合して
いることを特徴とするコンデンサ内蔵コア基板とすると
良い。Further, in the above-mentioned core substrate with a built-in capacitor, the capacitor has at least one of a notch and a projection formed on a periphery of a lower surface of the capacitor, and the at least one of the notch and the projection is formed. Thus, the capacitor may be fitted in the capacitor receiving portion, and may be a core substrate with a built-in capacitor.

【００２６】本発明のコンデンサ内蔵コア基板では、コ
ンデンサがコンデンサ受け部に当接し、しかも、コンデ
ンサに形成した切り欠き部及び凸部の少なくともいずれ
かにより、コンデンサがコンデンサ受け部に嵌合してい
る。したがって、コンデンサは、コンデンサ受け部と当
接して上下方向の位置決めがされるほか、コンデンサ受
け部と嵌合して上下方向に直交するコンデンサ内蔵用貫
通孔の径方向（平面方向）にも位置決めされる。このた
め、コンデンサ内蔵用貫通孔内でのコンデンサの上下方
向のみならず平面方向の位置決めも容易かつ確実にでき
る。従って、上面接続パッドの高さや平面方向の位置が
変動したり、上面接続パッド上に充填樹脂の残渣が残り
これと接続するビア導体等を形成したときに、上面接続
パッドとビア導体等との導通不良が生じるなどの不具合
を生じることがない。また、下面接続パッドについても
同様である。従って、上下に樹脂絶縁層、配線層やビア
導体を形成する場合などにおいて、配線やビア導体との
接続不良等を生じない、さらに信頼性の高いコンデンサ
内蔵コア基板とすることができる。In the core substrate with a built-in capacitor according to the present invention, the capacitor is in contact with the capacitor receiving portion, and the capacitor is fitted into the capacitor receiving portion by at least one of the cutout portion and the convex portion formed in the capacitor. . Therefore, the capacitor is positioned in the vertical direction by contacting the capacitor receiving portion, and is also positioned in the radial direction (planar direction) of the through hole for capacitor built-in which is fitted in the capacitor receiving portion and is orthogonal to the vertical direction. You. For this reason, the positioning of the capacitor in the vertical direction as well as the planar direction in the capacitor built-in through hole can be easily and reliably performed. Therefore, when the height or the position of the upper surface connection pad in the planar direction fluctuates or a residue of the filling resin remains on the upper surface connection pad and a via conductor or the like connected thereto is formed, the connection between the upper surface connection pad and the via conductor or the like occurs. There is no problem such as poor conduction. The same applies to the lower surface connection pads. Therefore, even when a resin insulating layer, a wiring layer, and a via conductor are formed on the upper and lower sides, it is possible to provide a more reliable core substrate with a built-in capacitor that does not cause poor connection with the wiring or the via conductor.

【００２７】さらに他の解決手段は、コア基板本体上面
と、コア基板本体下面と、上記コア基板本体上面とコア
基板本体下面との間を貫通するコンデンサ内蔵用貫通孔
と、を備え、上記コンデンサ内蔵用貫通孔は、そのコア
基板本体下面側端部において径方向内側に向けて突出
し、内蔵させるコンデンサの当接面と少なくともその上
面で当接可能なコンデンサ受け部を備えることを特徴と
するコア基板本体である。Still another means for solving the problem comprises a core substrate main body upper surface, a core substrate main body lower surface, and a capacitor built-in through hole penetrating between the core substrate main body upper surface and the core substrate main body lower surface. The core includes a through hole radially inwardly protruding at an end portion on the lower surface side of the core substrate main body and including a contact surface of a built-in capacitor and a capacitor receiving portion that can contact at least on the upper surface thereof. It is a substrate body.

【００２８】本発明のコア基板本体では、上下面間を貫
通するコンデンサ内蔵用貫通孔を備えるので、この貫通
孔内にコンデンサを内蔵させることで、コンデンサを内
蔵した配線基板を容易に形成することができる。また、
この貫通孔内に内蔵させたコンデンサと、コア基板本体
上面及びコア基板本体下面のいずれからも容易かつ短距
離で接続させることができる。さらに、コンデンサ受け
部を有するので、コンデンサを内蔵させたときに、この
コンデンサ受け部の上面でコンデンサと当接する。この
ため、コンデンサ内蔵用貫通孔内におけるコンデンサの
上下方向の位置決めを確実にすることができるようにな
る。Since the core substrate body of the present invention has a through hole for a built-in capacitor penetrating between the upper and lower surfaces, a capacitor is built in the through hole so that a wiring board having a built-in capacitor can be easily formed. Can be. Also,
The capacitor built in the through-hole can be easily and shortly connected from both the upper surface of the core substrate main body and the lower surface of the core substrate main body. Furthermore, since it has a capacitor receiving portion, when the capacitor is built in, it comes into contact with the capacitor on the upper surface of the capacitor receiving portion. Therefore, the vertical positioning of the capacitor in the capacitor built-in through hole can be ensured.

【００２９】さらに、上記コア基板本体であって、前記
コンデンサ受け部は、前記内蔵させるコンデンサの当接
側の面に形成した切り欠き部及び凸部の少なくともいず
れかと嵌合可能な形状であることを特徴とするコア基板
本体とすると良い。Further, in the core substrate main body, the capacitor receiving portion has a shape capable of fitting with at least one of a cutout portion and a convex portion formed on a surface on a contact side of the built-in capacitor. It is preferable that the core substrate body is characterized by the following.

【００３０】本発明のコア基板本体では、コンデンサを
内蔵させた際に、コンデンサ受け部が、その上面で当接
し、さらに、コンデンサの当接側の面に形成した切り欠
き部及び凸部の少なくともいずれかと嵌合するので、コ
ンデンサを上下方向のみならずこれに直交する平面方向
（コンデンサ内蔵用貫通孔の径方向）にも確実に位置決
めできる。In the core substrate body of the present invention, when the capacitor is built in, the capacitor receiving portion abuts on the upper surface thereof, and further includes at least the notch portion and the convex portion formed on the surface on the contact side of the capacitor. Since the capacitor is fitted with any one of them, the capacitor can be reliably positioned not only in the vertical direction but also in a plane direction perpendicular to the vertical direction (radial direction of the through hole for incorporating the capacitor).

【００３１】さらに他の解決手段は、コンデンサ上面
と、コンデンサ下面と、互いに絶縁された一対の電極ま
たは電極群と、上記コンデンサ上面に形成され、上記一
対の電極または電極群のうちのいずれかの電極または電
極群とそれぞれ導通する複数の上面接続パッドであっ
て、上記一対の電極または電極群のいずれも上記複数の
上面接続パッドのうちの少なくとも１つと導通する複数
の上面接続パッドと、上記コンデンサ下面に形成され、
上記一対の電極または電極群のうちのいずれかの電極ま
たは電極群とそれぞれ導通する複数の下面接続パッドで
あって、上記一対の電極または電極群のいずれも上記複
数の下面接続パッドのうちの少なくとも１つと導通する
複数の下面接続パッドと、上記コンデンサ下面の周縁に
形成され、コア基板本体のコンデンサ内蔵用貫通孔内に
おいて径方向内側に向けて突出するコンデンサ受け部と
当接して嵌合可能な切り欠き部及び凸部の少なくともい
ずれかと、を備えるコンデンサである。Still another solution is to provide an upper surface of the capacitor, a lower surface of the capacitor, a pair of electrodes or electrode groups insulated from each other, and one of the pair of electrodes or electrode groups formed on the upper surface of the capacitor. A plurality of upper surface connection pads each electrically connected to an electrode or an electrode group, wherein each of the pair of electrodes or electrode groups is electrically connected to at least one of the plurality of upper surface connection pads; Formed on the lower surface,
A plurality of lower surface connection pads, each of which is electrically connected to any one of the pair of electrodes or electrode groups, and at least one of the plurality of lower surface connection pads. A plurality of lower surface connection pads electrically connected to one and a capacitor receiving portion formed on a peripheral edge of the lower surface of the capacitor and protruding radially inward in the capacitor built-in through hole of the core substrate body and can be fitted. A capacitor including at least one of a notch and a protrusion.

【００３２】本発明のコンデンサは、コンデンサ上面に
複数の上面接続パッドを、コンデンサ下面に複数の下面
接続パッドを備え、しかも、一対の電極または電極群の
いずれも複数の上面接続パッドのうちの少なくとも１つ
と導通し、また、一対の電極または電極群のいずれも複
数の下面接続パッドの少なくともいずれかと導通する。
このため、コンデンサ上面から、コンデンサの両極を取
り出すことができる。同様に、コンデンサ下面からも、
コンデンサの両極を取り出すことができる。したがっ
て、コンデンサ上面及びコンデンサ下面のいずれにおい
ても、パッドやバンプを形成したＩＣチップや配線基
板、その他の電子部品の接続面との間での接続が可能と
なる。The capacitor of the present invention has a plurality of upper surface connection pads on the upper surface of the capacitor and a plurality of lower surface connection pads on the lower surface of the capacitor, and each of the pair of electrodes or the electrode group has at least one of the plurality of upper surface connection pads. One of the electrodes or the electrode group is electrically connected to at least one of the plurality of lower surface connection pads.
Therefore, both poles of the capacitor can be taken out from the upper surface of the capacitor. Similarly, from the bottom of the capacitor,
Both poles of the capacitor can be taken out. Therefore, on both the upper surface and the lower surface of the capacitor, connection with the connection surface of the IC chip, the wiring board, and other electronic components on which pads and bumps are formed can be performed.

【００３３】また、コンデンサ上面とコンデンサ下面の
両面から、コンデンサの両極を取り出すことができる。
このため、例えば、配線基板とＩＣチップとの間に介在
させることにより、配線基板からＩＣチップへ電力を供
給する電源配線及び接地配線の一部としての役割を果た
させると共に、電源配線と接地配線との間をこのコンデ
ンサで結び、これらの配線の重畳されるノイズを除去す
る役割をも果たさせることができる。さらに、上記コン
デンサ内蔵用貫通孔を備えたコア基板本体のコンデンサ
内蔵用貫通孔に内蔵、固定することで、コンデンサ内蔵
コア基板とし、さらに樹脂絶縁層や配線層を形成して、
コンデンサを内蔵した配線基板とすることができる。特
に、このコンデンサ内蔵用貫通孔内に径方向内側に向け
て突出するコンデンサ受け部と当接させ、コンデンサの
切り欠き部や凸部と嵌合させれば、コンデンサの貫通孔
内での位置決めも容易にできる。Further, both poles of the capacitor can be taken out from both the upper surface and the lower surface of the capacitor.
Therefore, for example, by interposing between the wiring board and the IC chip, it serves as a part of a power supply wiring and a ground wiring for supplying power from the wiring board to the IC chip, and also serves as a part of the power supply wiring and the ground. The wiring and the wiring can be connected by this capacitor, and can also play a role of removing noise superimposed on these wirings. Furthermore, by incorporating and fixing in the capacitor built-in through-hole of the core substrate body having the capacitor built-in through-hole, a capacitor built-in core substrate, further forming a resin insulating layer and a wiring layer,
It can be a wiring board with a built-in capacitor. In particular, if it is brought into contact with the capacitor receiving portion projecting radially inward into this capacitor built-in through hole and fitted with the notch or projection of the capacitor, positioning of the capacitor in the through hole is also possible. Easy.

【００３４】なお、上面接続パッドや下面接続パッド
は、接続するＩＣチップ等の端子や配線層に対応した位
置及び数で形成すればよいが、並列に接続する端子や配
線層の数が多いほど、コンデンサとＩＣチップ等との間
に生じる抵抗やインダクタンスを全体として抑制できる
ので、上面接続パッドや下面接続パッドは多数形成する
のが好ましい。The upper surface connection pads and the lower surface connection pads may be formed at positions and numbers corresponding to the terminals and wiring layers of the IC chip and the like to be connected. Therefore, it is preferable to form a large number of upper surface connection pads and lower surface connection pads because resistance and inductance generated between the capacitor and the IC chip or the like can be suppressed as a whole.

【００３５】さらに、コンデンサ下面の周縁に、切り欠
き部及び凸部の少なくともいずれかを設けたので、コア
基板本体のコンデンサ内蔵用貫通孔内にコンデンサを内
蔵させた際、コンデンサ受け部と当接、及び嵌合させる
ことができ、コンデンサ内蔵用貫通孔内で、コンデンサ
を上下方向にもこれに直交する平面方向にも確実に位置
決めすることができる。Furthermore, since at least one of the notch and the protrusion is provided on the peripheral edge of the lower surface of the capacitor, when the capacitor is built in the capacitor built-in through hole of the core substrate main body, the capacitor comes into contact with the capacitor receiving portion. The capacitor can be reliably positioned in the vertical direction and in a plane direction perpendicular to the vertical direction in the capacitor built-in through hole.

【００３６】さらに他の解決手段は、壁部用コア基板本
体上面と壁部用コア基板本体下面とを有し、これらの間
を貫通する壁部用貫通孔を備える壁部用コア基板本体の
上記壁部用コア基板本体下面と、受け部用コア基板本体
上面と受け部用コア基板本体下面とを有し、これらの間
を貫通する受け部用貫通孔を備える受け部用コア基板本
体の上記受け部用コア基板本体上面とを、上記壁部用貫
通孔内に上記受け部用コア基板のうち上記受け部用貫通
孔の周縁の少なくとも一部を露出させて、接着する接着
工程を備えることを特徴とするコア基板本体の製造方法
である。Still another solution is to provide a wall core substrate main body having an upper surface of the wall core substrate main body and a lower surface of the wall core substrate main body and having a wall through hole penetrating therebetween. The lower part of the core substrate body for the wall, the lower part of the core substrate body for the receiving part, and the lower part of the core substrate body for the receiving part, the receiving part core substrate body having a through hole for the receiving part penetrating therebetween. The method further comprises a bonding step of exposing and bonding at least a part of the periphery of the through hole for the receiving portion of the receiving portion core substrate to the inside of the through hole for the wall in the through hole for the wall portion. A method for manufacturing a core substrate body, characterized in that:

【００３７】本発明のコア基板本体の製造方法では、壁
部用貫通孔を備える壁部用コア基板本体と受け部用貫通
孔を備える受け部用コア基板本体とを、壁部用貫通孔内
に受け部用コア基板のうち受け部用貫通孔の周縁の少な
くとも一部を露出させて接着して、コア基板本体を製造
する。このように壁部用コア基板本体と受け部用コア基
板本体とに分けて製作し、その後両者を接着すると、容
易に、壁部用貫通孔と受け部用貫通孔によってコンデン
サ内蔵用貫通孔が構成でき、しかも、受け部用コア基板
本体の一部をコンデンサ内蔵用貫通孔の端部において径
方向内側に突出したコンデンサ受け部とすることができ
る。In the method of manufacturing a core substrate main body of the present invention, the wall core substrate main body having the wall through-hole and the receiving core substrate main body having the receiving through-hole are formed in the wall through-hole. Then, at least a part of the periphery of the through hole for the receiving portion of the receiving portion core substrate is exposed and bonded to manufacture the core substrate body. In this way, the core substrate body for the wall portion and the core substrate body for the receiving portion are manufactured separately, and then the two are adhered to each other. In addition, a part of the core substrate body for the receiving portion can be a capacitor receiving portion protruding radially inward at an end of the through hole for incorporating a capacitor.

【００３８】また他の解決手段は、コア基板本体上面、
コア基板本体下面、及び、上記コア基板本体上面とコア
基板本体下面との間を貫通するコンデンサ内蔵用貫通
孔、を備えるコア基板本体の、上記コンデンサ内蔵用貫
通孔内に、コンデンサ上面、コンデンサ下面、互いに絶
縁された一対の電極または電極群、上記コンデンサ上面
に形成され、上記一対の電極または電極群のうちのいず
れかの電極または電極群とそれぞれ導通する複数の上面
接続パッドであって、上記一対の電極または電極群のい
ずれも上記複数の上面接続パッドのうちの少なくとも１
つと導通する複数の上面接続パッド、及び、上記コンデ
ンサ下面に形成され、上記一対の電極または電極群のう
ちのいずれかの電極または電極群とそれぞれ導通する複
数の下面接続パッドであって、上記一対の電極または電
極群のいずれも上記複数の下面接続パッドのうちの少な
くとも１つと導通する複数の下面接続パッド、を備える
コンデンサを配置するコンデンサ配置工程と、少なくと
も上記コンデンサ内蔵用貫通孔内に充填樹脂を注入し、
上記充填樹脂を硬化させて、充填樹脂で上記コンデンサ
を上記コンデンサ内蔵用貫通孔内に固定するコンデンサ
固定工程と、少なくとも上記コア基板本体上面とコア基
板本体下面との間を貫通するコアスルーホール導体を形
成するコアスルーホール形成工程と、を備えるコンデン
サ内蔵コア基板の製造方法である。Another solution is an upper surface of a core substrate main body,
A capacitor upper surface and a capacitor lower surface in the capacitor built-in through hole of the core substrate body including a core substrate body lower surface, and a capacitor built-in through hole penetrating between the core substrate body upper surface and the core substrate body lower surface. A pair of electrodes or electrode groups insulated from each other, a plurality of upper surface connection pads formed on the upper surface of the capacitor and electrically connected to any one of the electrodes or electrode groups of the pair of electrodes or electrode groups, Each of the pair of electrodes or the electrode group has at least one of the plurality of upper surface connection pads.
And a plurality of lower surface connection pads formed on the lower surface of the capacitor, the plurality of lower surface connection pads being electrically connected to any one of the pair of electrodes or electrode groups. A capacitor arrangement step of arranging a capacitor including a plurality of lower surface connection pads, each of which is electrically connected to at least one of the plurality of lower surface connection pads, and a resin filled in at least the capacitor built-in through hole. And inject
A capacitor fixing step of curing the filling resin and fixing the capacitor in the capacitor built-in through hole with the filling resin, and a core through-hole conductor penetrating at least between the upper surface of the core substrate main body and the lower surface of the core substrate main body. And a step of forming a core through hole for forming a core substrate.

【００３９】本発明のコンデンサ内蔵コア基板の製造方
法では、コンデンサ内蔵用貫通孔内にコンデンサを配置
し、コンデンサ内蔵用貫通孔内に充填樹脂を注入し硬化
させてコンデンサを固定する。このため、容易に固定で
きる上、コアスルーホール導体用の貫通孔穿孔時等に生
じる振動などによりコンデンサの位置ズレを生じたり、
脱落するなど等の不具合が抑制され、コンデンサ内蔵コ
ア基板の信頼性を向上させることができる。In the method for manufacturing a core substrate with a built-in capacitor according to the present invention, a capacitor is arranged in a through-hole for a built-in capacitor, and a filling resin is injected into the through-hole for a built-in capacitor and cured to fix the capacitor. Therefore, the capacitor can be easily fixed, and the position of the capacitor is misaligned due to vibration or the like generated at the time of drilling the through hole for the core through hole conductor.
Problems such as falling off are suppressed, and the reliability of the core substrate with a built-in capacitor can be improved.

【００４０】さらに、上記コンデンサ内蔵コア基板の製
造方法であって、前記コンデンサ固定工程は、前記コン
デンサ内蔵用貫通孔内の他、前記コンデンサ上面、コン
デンサ下面、コア基板本体上面、及び、コア基板本体下
面のうち、少なくともコンデンサ上面及びコンデンサ下
面にも充填樹脂を塗布し硬化させるコンデンサ固定−充
填樹脂塗布硬化工程であり、前記コアスルーホール形成
工程に先だって、上記コンデンサ上面上の、または、上
記コンデンサ上面上及び前記コア基板本体上面上の、上
記充填樹脂を研磨して上記複数の上面接続パッドを略面
一に露出させるとともに、上記コンデンサ上面上の充填
樹脂層と上記コア基板本体上面とを、または、上記コン
デンサ上面上の充填樹脂層とコア基板本体上面上の充填
樹脂層とを、略面一の平坦面に整面し、上記コンデンサ
下面上の、または、上記コンデンサ下面上及び前記コア
基板本体下面上の、上記充填樹脂を研磨して上記複数の
下面接続パッドを略面一に露出させるとともに、上記コ
ンデンサ下面上の充填樹脂層と上記コア基板本体下面と
を、または、上記コンデンサ下面上の充填樹脂層とコア
基板本体下面上の充填樹脂層とを、略面一の平坦面に整
面する研磨整面工程を備えることを特徴とするコンデン
サ内蔵コア基板の製造方法とすると良い。Further, in the method of manufacturing a core substrate with a built-in capacitor, the step of fixing the capacitor includes, in addition to the inside of the through-hole for incorporating a capacitor, the upper surface of the capacitor, the lower surface of the capacitor, the upper surface of the core substrate main body, and the core substrate main body. A capacitor fixing and filling resin application and curing step of applying and curing a filling resin also on at least the capacitor upper surface and the capacitor lower surface of the lower surface, and prior to the core through-hole forming step, on the capacitor upper surface or on the capacitor upper surface On the upper and the upper surface of the core substrate main body, the filled resin is polished to expose the plurality of upper surface connection pads substantially flush, and the filled resin layer on the upper surface of the capacitor and the upper surface of the core substrate main body, or The filling resin layer on the capacitor upper surface and the filling resin layer on the core substrate main body upper surface are The flat surface is adjusted, and the filled resin is polished on the lower surface of the capacitor, or on the lower surface of the capacitor and the lower surface of the core substrate main body to expose the plurality of lower surface connection pads substantially flush. The filling resin layer on the lower surface of the capacitor and the lower surface of the core substrate body, or the filling resin layer on the lower surface of the capacitor and the filling resin layer on the lower surface of the core substrate body are flattened to a substantially flat surface. It is preferable to provide a method for manufacturing a core substrate with a built-in capacitor, characterized by comprising a polishing and leveling step.

【００４１】本発明のコンデンサ内蔵コア基板の製造方
法では、コンデンサをコンデンサ内蔵用貫通孔内に内蔵
し、さらに充填樹脂で固定するほか、少なくともコンデ
ンサ上面及びコンデンサ下面にも充填樹脂を塗布し硬化
させる。さらに、研磨により複数の上面接続パッドを略
面一に露出させ、しかも、コンデンサ上面上の充填樹脂
層とコア基板本体上面とを、または、コンデンサ上面上
の充填樹脂層とコア基板本体上面上の充填樹脂層とを、
略面一の平坦面に整面する。また、研磨により複数の下
面接続パッドを略面一に露出させ、しかも、コンデンサ
下面上の充填樹脂層とコア基板本体上面とを、または、
コンデンサ上面上の充填樹脂層とコア基板本体上面上の
充填樹脂層とを、略面一の平坦面に整面する。その後に
コアスルーホール導体を形成する。In the method of manufacturing a core substrate with a built-in capacitor according to the present invention, the capacitor is built in the through-hole for building a capacitor, and is further fixed with a filling resin. . Further, the plurality of upper surface connection pads are exposed substantially flush by polishing, and furthermore, the filling resin layer on the capacitor upper surface and the upper surface of the core substrate main body, or the filling resin layer on the capacitor upper surface and the upper surface of the core substrate main body upper surface Filled resin layer and
The surface is adjusted to a substantially flat surface. In addition, the plurality of lower surface connection pads are exposed substantially flush by polishing, and the filling resin layer on the lower surface of the capacitor and the upper surface of the core substrate main body, or
The filling resin layer on the upper surface of the capacitor and the filling resin layer on the upper surface of the core substrate main body are leveled to a substantially flat surface. Thereafter, a core through-hole conductor is formed.

【００４２】このため、コア基板本体上面及びコンデン
サ上面の上方に１または複数の樹脂絶縁層や配線層を形
成する際に、コア基板本体上面の上方とコンデンサ上面
の上方との間で段差を生じない。また同様に、コア基板
本体下面及びコンデンサ下面の下方に１または複数の樹
脂絶縁層や配線層を形成する際に、コア基板本体下面の
下方とコンデンサ下面の下方との間で段差を生じない。
このため、樹脂絶縁層や配線層などを容易に形成するこ
とができ、あるいは、各配線層の断線やショート等の不
具合の発生を抑制することができる。さらに、ＩＣ接続
端子や下面接続端子のコプラナリティを小さく抑えるこ
とができ、ＩＣチップや他の配線基板との接続性も良好
にできる。For this reason, when forming one or a plurality of resin insulating layers or wiring layers above the upper surface of the core substrate main body and the upper surface of the capacitor, a step is generated between the upper surface of the core substrate main body and the upper surface of the capacitor. Absent. Similarly, when forming one or a plurality of resin insulating layers or wiring layers below the lower surface of the core substrate body and the lower surface of the capacitor, no step is formed between the lower surface of the core substrate main body and the lower surface of the capacitor lower surface.
For this reason, a resin insulating layer, a wiring layer, and the like can be easily formed, or a problem such as disconnection or short circuit of each wiring layer can be suppressed. Further, the coplanarity of the IC connection terminal and the lower surface connection terminal can be reduced, and the connectivity with the IC chip and other wiring boards can be improved.

【００４３】[0043]

【発明の実施の形態】（実施形態１）本発明の配線基板
等の実施の形態について、図面を参照しつつ説明する。
図１に示す本発明のコンデンサを内蔵した配線基板１０
０は、略正方形板状で、その上面（配線基板上面）１０
０Ａに、破線で示すＩＣチップ１と接続するためのＩＣ
接続端子であるフリップチップパッド１０１が多数形成
され、各フリップチップパッド１０１には、高温ハンダ
からなる略半球状のフリップチップバンプ１０２が形成
されている。一方、配線基板下面１００Ｂには、マザー
ボードなどの他の配線基板と接続するための下面接続端
子であるＬＧＡパッド１０３が多数形成されている。さ
らにこの配線基板１００は、コンデンサ２０を内蔵する
コア基板本体１０、これらの上下に積層された樹脂絶縁
層４１，４２，４３，５１，５２，５３、さらに、これ
らの層間に及びこれらの樹脂絶縁層を貫通して形成され
た各配線層６０，７０，８０，９０を備える。(Embodiment 1) Embodiments of a wiring board and the like according to the present invention will be described with reference to the drawings.
Wiring board 10 incorporating capacitor of the present invention shown in FIG.
Numeral 0 denotes a substantially square plate, and its upper surface (the upper surface of the wiring board) 10
0A, an IC for connecting to the IC chip 1 indicated by a broken line
A large number of flip chip pads 101 as connection terminals are formed, and a substantially hemispherical flip chip bump 102 made of high-temperature solder is formed on each flip chip pad 101. On the other hand, on the lower surface 100B of the wiring board, a large number of LGA pads 103, which are lower surface connection terminals for connecting to another wiring substrate such as a motherboard, are formed. Further, the wiring board 100 includes a core substrate body 10 having a capacitor 20 built therein, resin insulating layers 41, 42, 43, 51, 52, 53 laminated above and below these, and between these layers and between these resin insulating layers. Each of the wiring layers 60, 70, 80, 90 formed through the layers.

【００４４】このうち、コア基板本体１０は、略正方形
板状で、ガラス−エポキシ樹脂複合材料からなり、その
略中央にはコア基板本体上面１０Ａとコア基板本体下面
１０Ｂとの間を貫通する平面視略正方形状のコンデンサ
内蔵用貫通孔（以下、単に貫通孔ともいう）１１を備え
る。このコンデンサ内蔵用貫通孔１１のうち、コア基板
本体下面１０Ｂ側に端部には、貫通孔１１の軸方向（図
中上下方向）に直交する貫通孔１１の径方向（平面方
向、図中左右方向）に、貫通孔１１内に向けて突出する
コンデンサ受け部（以下、単に受け部ともいう）１２が
貫通孔１１の周囲にわたって形成されている。また、こ
の貫通孔１１内には、コンデンサ２０が内蔵されてい
る。さらに、このコア基板本体１０の周縁部には、コア
基板本体上面１０Ａとコア基板本体下面１０Ｂとの間を
貫通するコアスルーホール導体３３が多数形成されてい
る。The core substrate body 10 has a substantially square plate shape and is made of a glass-epoxy resin composite material. A substantially central portion thereof has a flat surface penetrating between the upper surface 10A of the core substrate body and the lower surface 10B of the core substrate body. It is provided with a through hole 11 (hereinafter, also simply referred to as a through hole) 11 for a built-in capacitor having a substantially square shape. Of the through hole 11 for incorporating a capacitor, an end portion on the side of the lower surface 10B of the core substrate main body has a radial direction (planar direction, left and right in the figure) of the through hole 11 orthogonal to the axial direction of the through hole 11 (vertical direction in the figure). ), A capacitor receiving portion (hereinafter simply referred to as a receiving portion) 12 protruding into the through hole 11 is formed around the periphery of the through hole 11. In addition, a capacitor 20 is built in the through hole 11. Further, a large number of core through-hole conductors 33 penetrating between the upper surface 10A of the core substrate main body and the lower surface 10B of the core substrate main body are formed on the periphery of the core substrate main body 10.

【００４５】コンデンサ２０は、図２（ａ）の平面図、
及び図２（ｂ）の下面側から見た斜視図に示すように、
高誘電体セラミック、具体的には、ＢａＴｉＯ3 を主成
分とする誘電体層２４とＰｄを主成分とする電極層２５
とを交互に積層した略正方形板状の積層セラミックコン
デンサである。ただし、図２（ｂ）から判るように、コ
ンデンサ下面２０Ｂの周囲は、中央に正方形状の領域を
残して、切り欠き部２０Ｐにより階段状に１段低位とさ
れて、後述するようにコア基板本体１０のコンデンサ受
け部１２との当接面２０Ｃが形成されている。つまり、
コンデンサ２０は、その下面２０Ｂにおいて、略凸字状
の形状とされている。また、このコンデンサ２０は、チ
ップコンデンサなどに用いられ、積層された誘電体層及
び電極層の側面からコンデンサの両極をなす２つの電極
（共通電極）を取り出す通常の積層セラミックコンデン
サとは、接続のための電極の取り出し方が異なる。即
ち、図２（ｃ）に示すように、コンデンサ上面２０Ａ及
びコンデンサ下面２０Ｂに、それぞれ多数の上面接続パ
ッド２１（図２（ｃ）では、２１Ａ，２１Ｂ，２１Ｃ）
及び下面接続パッド２２（図２（ｃ）では、２２Ａ，２
２Ｂ，２２Ｃ）を備えており、これらのパッド２１，２
２によって、コンデンサ上面２０Ａ及びコンデンサ下面
２０Ｂ内で、図図２（ｃ）中上方あるいは下方に接続可
能になっている。The capacitor 20 is a plan view of FIG.
And as shown in the perspective view seen from the lower surface side of FIG.
High dielectric ceramics, specifically, a dielectric layer 24 mainly composed of BaTiO 3 and an electrode layer 25 mainly composed of Pd
Are alternately laminated to form a substantially square plate-shaped laminated ceramic capacitor. However, as can be seen from FIG. 2 (b), the periphery of the capacitor lower surface 20B is stepped lower by one step by the notch portion 20P, leaving a square area at the center. A contact surface 20C of the main body 10 with the capacitor receiving portion 12 is formed. That is,
The capacitor 20 has a substantially convex shape on its lower surface 20B. The capacitor 20 is used for a chip capacitor or the like, and is connected to a normal multilayer ceramic capacitor in which two electrodes (common electrodes) forming both poles of the capacitor are extracted from the side surfaces of the laminated dielectric layer and electrode layer. The method of taking out the electrode for the purpose is different. That is, as shown in FIG. 2 (c), a plurality of upper surface connection pads 21 (21A, 21B, 21C in FIG. 2 (c)) are respectively provided on the capacitor upper surface 20A and the capacitor lower surface 20B.
And the lower surface connection pad 22 (22A, 2A in FIG.
2B, 22C).
2 allows the connection to be made upward or downward in FIG. 2C within the capacitor upper surface 20A and the capacitor lower surface 20B.

【００４６】コンデンサ２０の電極層２５は、図２
（ｃ）にその内部構造の概要を示すように、ビア導体２
６Ｅ、２６Ｆでそれぞれ１層おきに導通された１対の電
極層の群２５Ｅ，２５Ｆに分けられている。しかも、電
極層の群２５Ｅ，２５Ｆは互いに絶縁されている。した
がって、各誘電体層２４を挟んで対向する２つの電極群
２５Ｅ，２５Ｆは、コンデンサ２０の２つの電極をな
す。また、上面接続パッド２１の一部（図中右及び左の
パッド２１Ａ，２１Ｃ）は、この電極層２５のうち最も
上方に位置し一方の電極群２５Ｅに属するトップ電極層
２５ＥＴと、誘電体層２４のうち最も上方に位置するト
ップ誘電体層２４Ｔを貫通するビア導体２７Ｅによって
接続している。また、上面接続パッド２１の他の一部
（図中中央のパッド２１Ｂ）は、上記トップ電極層２５
ＥＴより下層に位置し他方の電極群２５Ｆに属する電極
層２５と、ビア導体２７Ｆ及び２６Ｆによって接続して
いる。このように、多数の上面接続パッド２１は、コン
デンサの２つの電極をなす一対の電極群２５Ｅ，２５Ｆ
のいずれかに接続しており、しかも、この一対の電極群
２５Ｅ，２５Ｆのいずれも複数の上面接続パッド２１の
うちの少なくとも１つと接続している。つまり、多数の
上面接続パッド２１のうちある上面接続パッド２１（例
えば、２１Ａ）は、一方の電極群２５Ｅに接続してい
る。またある上面接続パッド２１（例えば、２１Ｂ）
は、他方の電極群２５Ｆと接続している。このため、コ
ンデンサ２０の上方から、上面接続パッド２１を通じ
て、一対の電極群２５Ｅ，２５Ｆのいずれとも導通する
ことができる。The electrode layer 25 of the capacitor 20 is shown in FIG.
As shown in the outline of the internal structure in FIG.
The electrode layers are divided into groups 25E and 25F of a pair of electrode layers which are electrically connected every other layer at 6E and 26F, respectively. Moreover, the electrode layer groups 25E and 25F are insulated from each other. Therefore, the two electrode groups 25 </ b> E and 25 </ b> F facing each other with the dielectric layer 24 interposed therebetween form two electrodes of the capacitor 20. Further, a part of the upper surface connection pad 21 (right and left pads 21A and 21C in the figure) is a top electrode layer 25ET which is located at the uppermost position of the electrode layer 25 and belongs to one electrode group 25E, and a dielectric layer. 24 are connected by a via conductor 27E penetrating the top dielectric layer 24T located at the uppermost position. Another part of the upper surface connection pad 21 (the center pad 21B in the figure) is connected to the top electrode layer 25.
It is connected to the electrode layer 25 located below the ET and belonging to the other electrode group 25F by via conductors 27F and 26F. In this manner, the large number of upper surface connection pads 21 are formed by a pair of electrode groups 25E and 25F forming two electrodes of the capacitor.
, And both of the pair of electrode groups 25E and 25F are connected to at least one of the plurality of upper surface connection pads 21. That is, one of the upper surface connection pads 21 (for example, 21A) among the many upper surface connection pads 21 is connected to one electrode group 25E. Also, certain upper surface connection pads 21 (for example, 21B)
Is connected to the other electrode group 25F. For this reason, it is possible to conduct with any of the pair of electrode groups 25E and 25F from above the capacitor 20 through the upper surface connection pad 21.

【００４７】同様に、下面接続パッド２２の一部（図中
右及び左のパッド２２Ａ，２２Ｃ）は、電極層２５のう
ち最も下方のボトム電極層２５ＦＤより上層に位置し、
一方の電極群２５Ｅに属する電極層２５と、誘電体層２
４のうち最も下方に位置するボトム誘電体層２４Ｄを貫
通するビア導体２８Ｆ及び２６Ｆによって接続してい
る。また、下面接続パッド２２の他の一部（図中中央の
パッド２２Ｂ）は、他方の電極群２５Ｆに属する上記ボ
トム電極層２５ＦＤと、ビア導体２８Ｆによって接続し
ている。このように、多数の下面接続パッド２２は、コ
ンデンサの２つの電極をなす一対の電極群２５Ｅ，２５
Ｆのいずれかに接続しており、しかも、この一対の電極
群２５Ｅ，２５Ｆのどちらもが下面接続パッド２２の少
なくともいずれかと接続している。つまり、多数の下面
接続パッド２２のうちある下面接続パッド２２（例え
ば、２２Ａ）は、一方の電極群２５Ｅに接続している。
またある下面接続パッド２２（例えば、２２Ｂ）は、他
方の電極群２５Ｆと接続している。このため、コンデン
サ２０の下方から、下面接続パッド２２を通じて、一対
の電極群２５Ｅ，２５Ｆのいずれとも導通することがで
きる。なお、図２（ｂ）に示して上述したように、下面
接続パッド２２が形成されるボトム誘電体層２４Ｄは、
他の誘電体層２４よりも平面方向（図中左右方向）の大
きさが小さくされることにより、切り欠き部２０Ｐが構
成され、これによってその周囲には、１層上方の誘電体
層２４が露出して上述の当接面２０Ｃが形成される。ま
た、ボトム電極層２５ＦＤもボトム誘電体層２４Ｄの形
状に合わせ、電極群２５Ｆに属する他の電極層よりも平
面方向に小さな寸法とされている。Similarly, some of the lower surface connection pads 22 (the right and left pads 22A and 22C in the figure) are located above the lowermost bottom electrode layer 25FD of the electrode layers 25,
An electrode layer 25 belonging to one electrode group 25E;
4 are connected by via conductors 28F and 26F penetrating the bottom dielectric layer 24D located at the lowermost position. Another part of the lower surface connection pad 22 (the center pad 22B in the figure) is connected to the bottom electrode layer 25FD belonging to the other electrode group 25F by a via conductor 28F. As described above, the large number of lower surface connection pads 22 are formed by a pair of electrode groups 25E, 25E forming two electrodes of the capacitor.
F, and both of the pair of electrode groups 25E and 25F are connected to at least one of the lower surface connection pads 22. That is, one of the lower surface connection pads 22 (for example, 22A) among the many lower surface connection pads 22 is connected to one electrode group 25E.
A certain lower surface connection pad 22 (for example, 22B) is connected to the other electrode group 25F. For this reason, it is possible to conduct to both of the pair of electrode groups 25E and 25F from below the capacitor 20 through the lower surface connection pad 22. As described above with reference to FIG. 2B, the bottom dielectric layer 24D on which the lower surface connection pad 22 is formed is
By making the size in the plane direction (the left-right direction in the figure) smaller than the other dielectric layers 24, the cutout portions 20P are formed, and the dielectric layer 24 one layer above is formed around the cutout portions 20P. The exposed contact surface 20C is formed. Also, the bottom electrode layer 25FD has a smaller dimension in the plane direction than the other electrode layers belonging to the electrode group 25F in accordance with the shape of the bottom dielectric layer 24D.

【００４８】そして、図１に示すように、コンデンサ２
０の切り欠かれて凸字状となったコンデンサ下面２０Ｂ
近傍が、コンデンサ受け部１２の内周縁１２Ｈに嵌合し
ている。このため、当接面２０Ｃと受け部１２の内向き
面１２Ｓ（図中上面）とが当接することで、コンデンサ
２０の図中上下方向の位置決めが、また、受け部貫通孔
１２Ｈが切り欠き部２０Ｐと嵌合することで、径方向
（平面方向、図中左右方向）の位置決めが行われる。さ
らに、このコンデンサ２０は、エポキシ樹脂からなる充
填樹脂３２によってコンデンサ内蔵用貫通孔１１内に固
定されて、コア基板本体１０と一体となっている。これ
により、コア基板本体１０に内蔵されたコンデンサ２０
は、図中上方には上面接続パッド２１で、図中下方には
下面接続パッド２２ででそれぞれ接続可能になってい
る。Then, as shown in FIG.
Capacitor lower surface 20B cut out to form a convex shape
The vicinity is fitted to the inner peripheral edge 12H of the capacitor receiving portion 12. Therefore, the contact between the contact surface 20C and the inward surface 12S (upper surface in the drawing) of the receiving portion 12 makes it possible to position the capacitor 20 in the vertical direction in the drawing, and to make the receiving portion through-hole 12H a notch. By fitting with 20P, positioning in the radial direction (plane direction, left-right direction in the figure) is performed. Further, the capacitor 20 is fixed in the capacitor built-in through hole 11 by a filling resin 32 made of an epoxy resin, and is integrated with the core substrate body 10. Thereby, the capacitor 20 built in the core substrate body 10
Are connectable by upper connection pads 21 in the upper part of the figure and by lower connection pads 22 in the lower part of the figure.

【００４９】さらに、コア基板本体上面１０Ａ及びコン
デンサ上面２０Ａの上方には、エポキシ樹脂を主成分と
する３層の上部樹脂絶縁層４１，４２，４３を備える。
一方、コア基板本体下面１０Ｂ及びコンデンサ下面２０
Ｂの下方には、同じく３層の下部樹脂絶縁層５１，５
２，５３を備える。さらに上部樹脂絶縁層４１と４２の
層間及び上部樹脂配線層４２と４３の層間には、それぞ
れ上部樹脂絶縁層４１，４２をも貫通し、Ｃｕメッキか
らなる配線層４５，４６が形成されている。同様に、下
部樹脂絶縁層５１と５２の層間及び下部樹脂配線層５２
と５３の層間には、それぞれ下部樹脂絶縁層５１，５２
をも貫通し、Ｃｕメッキからなる配線層５５，５６が形
成されている。Further, above the upper surface 10A of the core substrate main body and the upper surface 20A of the capacitor, there are provided three upper resin insulating layers 41, 42 and 43 mainly composed of epoxy resin.
On the other hand, the core substrate main body lower surface 10B and the capacitor lower surface 20B
B, three lower resin insulation layers 51, 5
2,53. Further, wiring layers 45 and 46 made of Cu plating are formed between the upper resin insulating layers 41 and 42 and between the upper resin wiring layers 42 and 43, respectively, penetrating the upper resin insulating layers 41 and 42, respectively. . Similarly, between the lower resin insulating layers 51 and 52 and the lower resin wiring layer 52.
And 53, between the lower resin insulation layers 51 and 52, respectively.
And wiring layers 55 and 56 made of Cu plating are formed.

【００５０】このうち、上部樹脂絶縁層４１，４２，４
３の層間、及び上部樹脂絶縁層４１，４２をそれぞれ貫
通して、フリップチップパッド１０１とこれに対応する
コンデンサ２０の上面接続パッド２１とをそれぞれ結ぶ
配線層４５，４６は、上部コンデンサ接続配線６０を構
成する。また、上部樹脂絶縁層４１，４２，４３の層
間、及上部樹脂絶縁層４１，４２をそれぞれ貫通して、
フリップチップパッド１０１とこれに対応するコアスル
ーホール導体３３とをそれぞれ結ぶ配線層４５，４６
は、上部コア接続配線８０を構成する。一方、下部樹脂
絶縁層５１，５２，５３の層間、及び上部樹脂絶縁層５
１，５２をそれぞれ貫通して、下面接続パッド２２とこ
れに対応するＬＧＡパッド１０３とをそれぞれ結ぶ配線
層５５，５６は、下部コンデンサ接続配線７０を構成す
る。また、下部樹脂絶縁層５１，５２，５３の層間、及
び下部樹脂絶縁層５１，５２をそれぞれ貫通して、コア
スルーホール導体３３とこれに対応するＬＧＡパッド１
０３とをそれぞれ結ぶ配線層５５，５６は、下部コア接
続配線９０を構成する。The upper resin insulating layers 41, 42, 4
3 and wiring layers 45 and 46 penetrating through the upper resin insulating layers 41 and 42, respectively, and connecting the flip chip pad 101 and the corresponding upper surface connection pad 21 of the capacitor 20, respectively. Is composed. Further, the upper resin insulating layers 41, 42, and 43 are penetrated through the interlayer and the upper resin insulating layers 41, 42, respectively.
Wiring layers 45 and 46 connecting flip-chip pad 101 and core through-hole conductor 33 corresponding to flip-chip pad 101, respectively.
Constitutes the upper core connection wiring 80. On the other hand, between the lower resin insulating layers 51, 52, 53, and the upper resin insulating layer 5
Wiring layers 55 and 56 which penetrate through the first and second connection lines 52 and connect the lower surface connection pad 22 and the corresponding LGA pad 103 respectively constitute a lower capacitor connection wiring 70. Further, the core through-hole conductor 33 and the corresponding LGA pad 1 penetrate through the lower resin insulating layers 51, 52, 53 and through the lower resin insulating layers 51, 52, respectively.
The wiring layers 55 and 56 connecting to the lower core connection wirings 03 respectively constitute a lower core connection wiring 90.

【００５１】これにより、フリップチップバンプ１０２
に接続されたＩＣチップ１は、フリップチップパッド１
０１、上部コンデンサ接続配線６０、上面接続パッド２
１を通じて、コンデンサ２０の一対の電極群２５Ｅ，２
５Ｆとそれぞれ接続することになる。さらに、ＬＧＡパ
ッド１０３は、下部コンデンサ接続配線７０、下面接続
パッド２２を通じて、コンデンサ２０の一対の電極群２
５Ｅ，２５Ｆとそれぞれ接続している。したがって、図
２（ｄ）に示すように、フリップチップパッド１０１と
ＬＧＡパッド１０３との間を結び、一方の電極群２５Ｅ
と接続する上部コンデンサ接続配線６０及び下部コンデ
ンサ接続配線７０と、同じく他方の電極群２５Ｆと接続
する上部コンデンサ接続配線６０及び下部コンデンサ接
続配線７０との間に、コンデンサ２０が挿入された状態
となる。Thus, the flip chip bump 102
IC chip 1 connected to flip chip pad 1
01, upper capacitor connection wiring 60, upper connection pad 2
1 through a pair of electrode groups 25E, 2
5F respectively. Further, the LGA pad 103 is connected to the pair of electrode groups 2 of the capacitor 20 through the lower capacitor connection wiring 70 and the lower surface connection pad 22.
5E and 25F respectively. Therefore, as shown in FIG. 2D, the flip chip pad 101 and the LGA pad 103 are connected to each other, and the one electrode group 25E is connected.
The capacitor 20 is inserted between the upper capacitor connecting wiring 60 and the lower capacitor connecting wiring 70 connected to the other capacitor group and the upper capacitor connecting wiring 60 and the lower capacitor connecting wiring 70 also connected to the other electrode group 25F. .

【００５２】このため、ＬＧＡパッド１０３に接続した
マザーボードなどから供給される電源電位及び接地電位
は、ＬＧＡパッド１０３から、下部コンデンサ接続配線
７０、コンデンサ２０、上部コンデンサ接続配線６０、
フリップチップパッド１０１、フリップチップバンプ１
０２を通じて、ＩＣチップ１に供給することができるよ
うになる。さらに、コンデンサ２０により電源電位や接
地電位に重畳されるノイズを除去することができる。し
かも、コンデンサ２０は、コア基板本体１０に内蔵され
ているので、ＩＣチップ１のごく近くに配置することが
できるため、上部コンデンサ接続配線６０の長さを短く
できる。したがって、コンデンサ２０によるノイズ除去
能力をより高めることができる。特に、本実施形態で
は、コンデンサ２０を、ＩＣチップ１の直下に、したが
って、フリップチップパッド１０１の直下に配置する構
造としたので、上部コンデンサ接続配線６０の長さをご
く短くすることができる。したがって、ＩＣチップ１と
コンデンサ２０との距離をごく短くすることができるか
ら、この間でノイズが重畳されることが少なく、特にノ
イズ除去に有効となる。For this reason, the power supply potential and ground potential supplied from the motherboard or the like connected to the LGA pad 103 are transferred from the LGA pad 103 to the lower capacitor connection wiring 70, the capacitor 20, the upper capacitor connection wiring 60,
Flip chip pad 101, flip chip bump 1
02 can be supplied to the IC chip 1. Further, noise superimposed on the power supply potential and the ground potential by the capacitor 20 can be removed. Moreover, since the capacitor 20 is built in the core substrate main body 10, it can be arranged very close to the IC chip 1, so that the length of the upper capacitor connection wiring 60 can be reduced. Therefore, the noise removing capability of the capacitor 20 can be further enhanced. In particular, in the present embodiment, since the capacitor 20 is arranged directly below the IC chip 1 and thus directly below the flip chip pad 101, the length of the upper capacitor connection wiring 60 can be extremely reduced. Therefore, since the distance between the IC chip 1 and the capacitor 20 can be made very short, noise is less likely to be superimposed between them, and this is particularly effective for noise removal.

【００５３】また、上部コンデンサ接続配線６０は多数
形成され、多数のフリップチップパッド１０１と多数の
上面接続パッド２１との間を並列に接続している。した
がって、多数の上部コンデンサ接続配線６０が形成され
ることにより、全体として、ＩＣチップ１（フリップチ
ップパッド１０１）とコンデンサ２０とを結ぶ上部コン
デンサ接続配線６０の持つ抵抗やインダクタンスも、小
さくなり、この点からも、ノイズ除去に有利となる。同
様に、下部コンデンサ接続配線７０も多数形成され、多
数のＬＧＡパッド１０３と多数の下面接続パッド２２と
の間を並列に接続している。したがって、多数の下部コ
ンデンサ接続配線７０が形成されることにより、全体と
して、ＬＧＡパッド１０３とコンデンサ２０とを結ぶ下
部コンデンサ接続配線７０の持つ抵抗やインダクタンス
も、小さくなり、この点からも、ノイズ除去に有利とな
る。A large number of upper capacitor connection wirings 60 are formed, and a number of flip chip pads 101 and a number of upper surface connection pads 21 are connected in parallel. Therefore, by forming a large number of upper capacitor connecting wires 60, the resistance and inductance of the upper capacitor connecting wires 60 connecting the IC chip 1 (flip chip pad 101) and the capacitor 20 are reduced as a whole. From this point, it is also advantageous for noise removal. Similarly, a large number of lower capacitor connection wirings 70 are formed, and a number of LGA pads 103 and a number of lower surface connection pads 22 are connected in parallel. Therefore, by forming a large number of lower capacitor connecting wires 70, the resistance and inductance of the lower capacitor connecting wire 70 connecting the LGA pad 103 and the capacitor 20 are reduced as a whole. This is advantageous.

【００５４】一方、信号線などコンデンサ２０に接続し
ないで、ＩＣチップ１とマザーボード等とを結ぶ配線
は、フリップチップパッド１０１から上部コア接続配線
８０を通じて、コアスルーホール導体３３に接続し、コ
ア基板本体１０を貫通して、下部コア接続配線９０から
ＬＧＡパッド１０３に接続する。この構造は、スルーホ
ール導体を形成したコア基板を用いた通常のビルドアッ
プ配線基板と同様である。このように、本実施形態の配
線基板１００では、ＩＣチップ１のごく近くにコンデン
サ２０を内蔵して、有効にノイズを除去すると共に、信
号線等については、従来と同様の構造にすることができ
る。On the other hand, the wiring connecting the IC chip 1 and the mother board and the like without connecting to the capacitor 20 such as the signal line is connected to the core through-hole conductor 33 from the flip chip pad 101 through the upper core connection wiring 80, and The lower core connection wiring 90 is connected to the LGA pad 103 through the main body 10. This structure is the same as a normal build-up wiring board using a core board on which a through-hole conductor is formed. As described above, in the wiring board 100 of this embodiment, the capacitor 20 is built in very close to the IC chip 1 to effectively remove noise, and the signal lines and the like have the same structure as the conventional one. it can.

【００５５】なお、上記では、コンデンサ２０として、
ボトム誘電体層２４Ｄを１層のみの平面寸法を小さくし
たことにより切り欠き部２０Ｐを設けたものを示した
が、コンデンサ下面２０Ｂ側の複数層の誘電体層につい
て平面寸法を小さくすることにより、切り欠き部２０Ｐ
の段差を大きくすることができる。また、ボトム誘電体
層２４Ｄの厚さを他の誘電体層２４より厚くすることに
より、あるいは複数の誘電体層について厚さを変えるこ
とによっても切り欠き部２０Ｐの段差を大きくすること
ができる。In the above description, the capacitor 20 is
Although the notch portion 20P is provided by reducing the planar dimension of only one layer of the bottom dielectric layer 24D, the planar dimension of the plurality of dielectric layers on the capacitor lower surface 20B side is reduced. Notch 20P
Can be increased. Further, the step of the notch 20P can be increased by making the thickness of the bottom dielectric layer 24D thicker than the other dielectric layers 24, or by changing the thickness of a plurality of dielectric layers.

【００５６】次いで、上記配線基板１００の製造方法に
ついて、個別の部材であるコンデンサ２０、コア基板本
体１０の製造方法を含めて説明する。まず、コンデンサ
２０の製造方法について、図３を参照しつつ説明する。
まず、図３（ａ）に示すように、公知のグリーンシート
製造技術により、ＢａＴｉＯ3 粉末を主成分とする高誘
電体セラミックグリーンシート（以下、単にシートとも
いう）１２４を多数製造する。次いで、図３（ｂ）に示
すように、このシート１２４の所定位置に、その表裏面
１２４Ａ，１２４Ｂ間を貫通するビア孔１２４Ｈをパン
チングにより形成する。Next, a method of manufacturing the wiring board 100 will be described, including a method of manufacturing the capacitor 20 and the core substrate body 10 which are individual members. First, a method for manufacturing the capacitor 20 will be described with reference to FIG.
First, as shown in FIG. 3A, a number of high dielectric ceramic green sheets (hereinafter, simply referred to as sheets) 124 mainly containing BaTiO 3 powder are manufactured by a known green sheet manufacturing technique. Next, as shown in FIG. 3B, a via hole 124H penetrating between the front and back surfaces 124A and 124B is formed at a predetermined position of the sheet 124 by punching.

【００５７】さらに、図３（ｃ）に示すように、各シー
ト１２４のビア孔１２４Ｈ内に、Ｐｄペーストを充填し
て未焼成ビア導体１２６，１２７，１２８を形成し、さ
らに、各シート１２４の上面１２４Ａ側に、Ｐｄペース
トからなる所定形状の未焼成電極層１２５Ｅ，１２５Ｆ
を形成する。このうち、一方の未焼成電極層１２５Ｅ
は、図３（ｃ）において３つ形成した未焼成ビア導体１
２６，１２７のうち、左右２つと接続し、中央の未焼成
ビア導体１２６，１２７とは接続しないパターンに形成
されている。他方の未焼成電極層１２５Ｆは、これとは
逆に、３つ形成した未焼成ビア導体１２６のうち、中央
の未焼成ビア導体１２６と接続し、左右のものとは接続
しないパターンに形成されている。Further, as shown in FIG. 3 (c), Pd paste is filled in the via holes 124H of each sheet 124 to form unfired via conductors 126, 127 and 128. On the upper surface 124A side, unfired electrode layers 125E and 125F of a predetermined shape made of Pd paste
To form Of these, one unfired electrode layer 125E
Are the unfired via conductors 1 formed in FIG.
26, 127 are formed in a pattern that is connected to the left and right two, and is not connected to the central unfired via conductors 126, 127. On the other hand, the other unfired electrode layer 125F is formed in a pattern that is connected to the central unfired via conductor 126 among the three formed unfired via conductors 126 and is not connected to the left and right ones. I have.

【００５８】なお、未焼成ビアパッド１２５Ｅあるいは
１２５Ｆと接続しないビア１２６，１２７については、
後述する積層時に確実に上下方向にビア導体同士を接
触、導通させるため、各未焼成ビア導体１２６，１２７
の上方に、未焼成電極層１２５Ｅ，１２５Ｆと同時にカ
バーパッド１２９を形成しておくと良い。また、次述す
る積層時に最も上に積層する未焼成誘電体層１２４Ｄ
は、他の未焼成誘電体層１２４よりもやや小さな寸法に
形成しておき、未焼成電極層１２５Ｅ，１２５Ｆのいず
れも形成せず、各未焼成ビア導体１２８の上方に、カバ
ーパッド１２２のみを形成するようにしている。さら
に、次述するようにこの未焼成誘電体層１２４Ｄと圧着
される未焼成電極層についても、他の未焼成電極層１２
５Ｆよりも外形をやや小さくした未焼成電極層１２５Ｆ
Ｄとしておく。The vias 126 and 127 that are not connected to the unfired via pads 125E or 125F are:
To ensure that the via conductors contact and conduct with each other in the up-down direction during lamination described later, each unfired via conductor 126, 127 is used.
A cover pad 129 may be formed at the same time as the green electrode layers 125E and 125F. In addition, the unfired dielectric layer 124D which is laminated on the top during the lamination described below.
Is formed to have a slightly smaller dimension than the other unfired dielectric layers 124, without forming any of the unfired electrode layers 125 </ b> E and 125 </ b> F, and forming only the cover pad 122 above each unfired via conductor 128. To form. Further, as described below, the unfired electrode layer to be pressed against the unfired dielectric layer 124D also includes the other unfired electrode layers 12D.
Unfired electrode layer 125F whose outer shape is slightly smaller than 5F
Set to D.

【００５９】次いで、図３（ｄ）に示すように、未焼成
電極層１２５Ｅが積層されたシート１２４と、１２５Ｆ
（１２５ＦＤ）が積層されたシート１２４とを、交互に
積み重ねるようにして積層する。そして、最も上には、
未焼成電極層１２５Ｅ，１２５Ｆのいずれも形成せず、
カバーパッド１２２のみを形成したシート１２４Ｄを積
層し、これらを圧着して積層体１２０を形成する。これ
により、未焼成誘電体層１２４と未焼成電極層１２５
Ｅ，１２５Ｆとは、交互に積層され、しかも、未焼成電
極層１２５Ｅと１２５Ｆとは互いに１層おきに配置され
た状態となる。また、未焼成電極層１２５Ｅ，１２５Ｅ
はそれぞれ未焼成ビア導体１２６，１２７を介して、互
いに接続され、同様に、未焼成電極層１２５Ｆ，１２５
Ｆもそれぞれ未焼成ビア導体１２６，１２７を介して、
互いに接続される。その上、未焼成電極層１２５Ｅの群
と１２５Ｆの群とは、接触することはなく、互いに絶縁
された状態となる。さらに、未焼成誘電体層１２４Ｄの
平面寸法のみを他の未焼成誘電体層１２４より小さくし
たことにより、この積層体１２０の図中上面周囲には、
階段状の切り欠き部１２０Ｐが形成される。Next, as shown in FIG. 3D, the sheet 124 on which the unsintered electrode layer 125E is laminated
(125FD) and the sheet 124 on which the (125FD) is laminated are alternately laminated. And at the top,
Neither of the unfired electrode layers 125E, 125F is formed,
Sheets 124D on which only the cover pads 122 are formed are stacked, and these are pressed to form a stacked body 120. Thereby, the unfired dielectric layer 124 and the unfired electrode layer 125
E and 125F are alternately stacked, and the unfired electrode layers 125E and 125F are arranged every other layer. The unfired electrode layers 125E, 125E
Are connected to each other via unfired via conductors 126 and 127, respectively.
F via the unfired via conductors 126 and 127, respectively.
Connected to each other. In addition, the group of unfired electrode layers 125E and the group of 125F are not in contact with each other and are insulated from each other. Further, only the planar dimensions of the unsintered dielectric layer 124D are smaller than those of the other unsintered dielectric layers 124.
A step-shaped notch 120P is formed.

【００６０】その後、この積層体１２０を上下反転させ
て、未焼成ビア導体１２７が露出する積層体１２０の上
面にカバーパッドを形成した上で、この積層体１２０を
焼成（同時焼成）して、図２に示すコンデンサ２０を形
成する。コンデンサ２０をこのようにして形成したの
で、例えば、焼成後に誘電体層２４の側面に電極層２５
Ｅ、あるいは２５Ｆと接続するための共通電極を形成す
る必要はなく、焼成後、直ちにコンデンサとして使用す
ることができる。なお、ビア導体２６，２７，２８（未
焼成ビア導体１２６，１２７，１２８）は、上層や下層
のビア導体の位置や隣り合うビア導体２４との間隔等を
考慮すれば、誘電体層２４の面内いずれの位置にも形成
できる。Thereafter, the laminate 120 is turned upside down to form a cover pad on the upper surface of the laminate 120 where the unfired via conductor 127 is exposed, and then the laminate 120 is fired (simultaneous firing). The capacitor 20 shown in FIG. 2 is formed. Since the capacitor 20 is formed in this manner, for example, the electrode layer 25 is formed on the side surface of the dielectric layer 24 after firing.
It is not necessary to form a common electrode for connecting to E or 25F, and it can be used as a capacitor immediately after firing. The via conductors 26, 27, and 28 (unfired via conductors 126, 127, and 128) are formed of the dielectric layer 24 in consideration of the positions of the upper and lower via conductors, the distance between adjacent via conductors 24, and the like. It can be formed at any position in the plane.

【００６１】したがって、上部コンデンサ接続配線６０
や下部コンデンサ接続配線７０の引き回しの容易さ、上
部コンデンサ接続配線６０に接続するフリップチップパ
ッド１０１の数や、下部コンデンサ接続配線７０に接続
するＬＧＡパッド１０３の数などに応じて、上面接続パ
ッド２１および下面接続パッド２２の位置や数も任意に
選択して形成することができる。なお、Ｐｄからなる上
面接続パッド２１あるいは下面接続パッド２２は、Ｃｕ
からなる配線層４５との接続性あるいはハンダ付け性等
を考慮して、Ｎｉ−Ａｕメッキや、Ｃｕメッキ等を施し
ておくこともできる。また、上面接続パッド２１、及び
／または、下面接続パッド２２の周囲には、公知の手法
により、セラミックや樹脂などからなるソルダーレジス
ト層を形成しておくこともできる。Therefore, the upper capacitor connection wiring 60
And the number of flip-chip pads 101 connected to the upper capacitor connection wiring 60, the number of LGA pads 103 connected to the lower capacitor connection wiring 70, etc. Also, the position and number of the lower surface connection pads 22 can be arbitrarily selected and formed. The upper connection pad 21 or the lower connection pad 22 made of Pd is made of Cu.
Ni-Au plating, Cu plating, or the like can be applied in consideration of the connectivity with the wiring layer 45 made of or solderability. Further, a solder resist layer made of ceramic, resin, or the like may be formed around the upper surface connection pad 21 and / or the lower surface connection pad 22 by a known method.

【００６２】完成したコンデンサ２０は、ショートの有
無、静電容量値、電極群２５Ｅと２５Ｆとの間の絶縁抵
抗値、各上面接続パッド２１及び各下面接続パッド２２
と、電極群２５Ｅ，２５Ｆとの導通あるいは絶縁のチェ
ック等、各種のチェックを行い、不具合のあるコンデン
サ２０は廃棄する。これにより、後述する工程で不具合
のあるコンデンサ２０を使用する危険性を減少させるこ
とができる。The completed capacitor 20 includes the presence or absence of a short circuit, the capacitance value, the insulation resistance value between the electrode groups 25E and 25F, the upper connection pads 21 and the lower connection pads 22.
Then, various checks such as a check of conduction or insulation between the electrode groups 25E and 25F are performed, and the defective capacitor 20 is discarded. This can reduce the risk of using a defective capacitor 20 in a process described below.

【００６３】次いで、コア基板本体１０およびその製造
方法について説明する。コア基板本体１０は、まず、コ
ンデンサ２０を内蔵する前に、図４に示す状態にする。
即ち、図４（ａ）（ｂ）に示すコア基板本体１０は、平
面視略正方形板状で、略中央に略正方形状の貫通孔１１
を有する。この貫通孔１１は、その下端近傍でやや径小
にされていることにより、コア基板上面１０Ａ側から平
面視すると、貫通孔１１内には、これよりやや小さな略
正方形状の貫通孔（内周縁）１２Ｈを持つコンデンサ受
け部１２が露出している。このコア基板本体１０は、図
４（ｂ）に示すように、コア基板本体上面１０Ａとコア
基板本体下面１０Ｂとを有し、ガラス−エポキシ樹脂複
合材料からなる受け部用コア基板本体１３と、同じくガ
ラス−エポキシ樹脂複合材料からなる壁部用コア基板本
体１６とが、接着層１７で接着されて形成されている。
コア基板本体上面１０Ａとコア基板本体下面１０Ｂとの
間には、壁部用コア基板本体１６を貫通する貫通孔１６
Ｈと、受け用コア基板本体１３を貫通し、上記貫通孔１
６Ｈよりもやや径方向寸法の小さな貫通孔１３Ｈとで、
コンデンサ内蔵用貫通孔１１が形成されている。Next, the core substrate body 10 and a method of manufacturing the same will be described. First, the core substrate body 10 is brought into a state shown in FIG.
That is, the core substrate body 10 shown in FIGS. 4A and 4B has a substantially square plate shape in a plan view, and a substantially square through hole 11 substantially in the center.
Having. The through hole 11 is slightly smaller in diameter in the vicinity of its lower end, so that when viewed in plan from the core substrate upper surface 10A side, the through hole 11 has a slightly smaller substantially square through hole (inner peripheral edge). ) The capacitor receiving portion 12 having 12H is exposed. As shown in FIG. 4B, the core substrate main body 10 has a core substrate main body upper surface 10A and a core substrate main body lower surface 10B, and includes a receiving portion core substrate main body 13 made of a glass-epoxy resin composite material. A wall core substrate body 16, also made of a glass-epoxy resin composite material, is bonded with an adhesive layer 17.
Between the upper surface 10A of the core substrate main body and the lower surface 10B of the core substrate main body, a through hole 16 penetrating the core substrate main body 16 for a wall portion is provided.
H, through the receiving core substrate body 13 and through hole 1
With the through hole 13H, which is slightly smaller in radial dimension than 6H,
A through hole 11 for incorporating a capacitor is formed.

【００６４】このため、貫通孔１１の図中下端側では、
貫通孔１３Ｈの周縁近傍が貫通孔１６Ｈよりも平面方向
（図中左右方向）内側に向けて突出して、内周縁１２Ｈ
（貫通孔１３Ｈ）を有するコンデンサ受け部１２を構成
している。コンデンサ受け部１２の内向き面（図中上
面）１２Ｓは、上記したコンデンサ２０を内蔵させた際
に、コンデンサ２０の当接面２０Ｃと当接することで、
コンデンサ２０の貫通孔１１内での軸方向（上下方向）
の位置決めをすることができる。また、コンデンサ受け
部１２、さらにいえばその内周縁１２Ｈは、コンデンサ
２０の切り欠き部２０Ｐと嵌合することで、コンデンサ
２０の貫通孔１１内での平面方向（左右方向）の位置決
めをすることができる。一方、コンデンサ受け部１２の
外向き面（図中下面）１２Ｔは、コア基板本体下面１０
Ｂと一致する。Therefore, at the lower end side of the through hole 11 in the drawing,
The vicinity of the peripheral edge of the through hole 13H protrudes inward in the plane direction (left-right direction in the drawing) from the through hole 16H, and the inner peripheral edge 12H
(The through-hole 13H). The inwardly facing surface (upper surface in the figure) 12S of the capacitor receiving portion 12 comes into contact with the contact surface 20C of the capacitor 20 when the above-described capacitor 20 is built in, so that
Axial direction (vertical direction) in the through hole 11 of the capacitor 20
Can be positioned. The capacitor receiving portion 12, and more specifically, the inner peripheral edge 12H thereof, is fitted in the notch portion 20P of the capacitor 20, thereby positioning the capacitor 20 in the through-hole 11 in the planar direction (left-right direction). Can be. On the other hand, the outwardly facing surface (the lower surface in the figure) 12T of the capacitor receiving portion 12 is
It matches B.

【００６５】なお、このコア基板本体１０には、そのコ
ア基板本体上面１０Ａとコア基板本体下面１０Ｂとの間
を貫通するコアスルーホール導体３３は形成されていな
い。コアスルーホール導体３３は、コア基板本体１０の
貫通孔１１内に、上述のコンデンサ２０を内蔵、固定し
てから形成するからである。The core substrate body 10 is not provided with the core through-hole conductor 33 penetrating between the upper surface 10A of the core substrate body and the lower surface 10B of the core substrate body. This is because the core through-hole conductor 33 is formed after the above-described capacitor 20 is incorporated and fixed in the through-hole 11 of the core substrate body 10.

【００６６】このコア基板本体１０は、以下のようにし
て製造する。即ち、まず図５（ａ）に示すように、ガラ
ス−エポキシ樹脂複合材料からなり、その受け部用コア
基板本体上面１３Ａと受け部用コア基板本体下面１３Ｂ
とを有し、中央に略正方形状の貫通孔１３Ｈを有する受
け部用コア基板本体１３を用意する。なお、貫通孔１３
Ｈは、次述する貫通孔１６Ｈよりやや小さな寸法にして
おく。この貫通孔１３は、公知の手法によって形成すれ
ば良く、例えば、ドリル、パンチング、レーザ等が挙げ
られる。The core substrate body 10 is manufactured as follows. That is, first, as shown in FIG. 5A, the upper surface 13A of the core substrate body for the receiving portion and the lower surface 13B of the core substrate body for the receiving portion are made of a glass-epoxy resin composite material.
And a receiver core substrate body 13 having a substantially square through hole 13H at the center. The through hole 13
H is slightly smaller than the through hole 16H described below. This through-hole 13 may be formed by a known method, and examples thereof include drilling, punching, and laser.

【００６７】一方、図５（ｂ）に示すように、同じくガ
ラス−エポキシ樹脂複合材料からなり、上記受け部用コ
ア基板本体１３より厚さの厚い壁用コア基板本体１６を
用意する。この壁部用コア基板本体１６にも、予め上記
貫通孔１１に対応した中央の位置に、略正方形状の貫通
孔１６Ｈをパンチング等により形成しておく。On the other hand, as shown in FIG. 5B, a wall core substrate main body 16 which is also made of a glass-epoxy resin composite material and is thicker than the receiving portion core substrate main body 13 is prepared. A substantially square through hole 16H is also formed in the wall core substrate body 16 in advance at a center position corresponding to the through hole 11 by punching or the like.

【００６８】次いで、図５（ｃ）に示すように、受け部
用コア基板本体上面１３Ａと、壁部用コア基板本体下面
１６Ｂとを、半硬化のエポキシ樹脂からなり、貫通孔１
６Ｈに適合させて略ロ字状に成型した接着シート１７Ｒ
を介して挟み、加熱、圧着する。これにより、両者１
３，１６は、接着層１７を介して接着され、図４に示す
コア基板本体１０が作成できる。Next, as shown in FIG. 5C, the upper surface 13A of the core substrate body for the receiving portion and the lower surface 16B of the core substrate body for the wall are made of semi-cured epoxy resin, and
Adhesive sheet 17R molded into a substantially square shape adapted to 6H
, And heat and crimp. Thereby, both 1
The cores 3 and 16 are adhered via the adhesive layer 17, and the core substrate body 10 shown in FIG. 4 can be formed.

【００６９】本実施形態のように、受け部１２を有する
貫通孔１１を備えたコア基板本体１０を作成するのに、
予め貫通孔１３Ｈの内周近傍が受け部１２となる受け部
用コア基板本体１３と、受け部１２以外の径大部、つま
り貫通孔１１の大半を構成する壁部用コア基板本体１６
とに分けて製作し、その後貼り合わせるようにすると、
受け部１２を有する貫通孔１１を公知の手法によって容
易かつ正確な寸法で形成できる。したがって安価にコア
基板本体１０を形成することができる。As in the present embodiment, the core substrate main body 10 having the through-hole 11 having the receiving portion 12 is formed by:
The core substrate body 13 for the receiving portion in which the vicinity of the inner periphery of the through hole 13H is the receiving portion 12 in advance, and the large diameter portion other than the receiving portion 12, that is, the core substrate body 16 for the wall portion forming most of the through hole 11
If you make it separately and then stick it together,
The through-hole 11 having the receiving portion 12 can be easily and accurately formed by a known method. Therefore, the core substrate body 10 can be formed at low cost.

【００７０】次いで、このコア基板本体１０にコンデン
サ２０を内蔵させ、コアスルーホール導体３３を形成す
る工程を説明する。まず、図６（ａ）に示すように、コ
ア基板本体１０の貫通孔１１内に、上述のコンデンサ２
０をコンデンサ下面２０Ｂを下にして配置する。すると
上記したように、コンデンサ２０の当接面２０Ｃが受け
部１２の内向き面１２Ｓに当接し、さらに、受け部１２
と、さらにいえばその内周縁１２Ｈと切り欠き部２０Ｐ
とが嵌合して、コンデンサ２０の貫通孔１１内での上下
方向及び平面方向の位置決めができる。Next, a process for forming the core through-hole conductor 33 by incorporating the capacitor 20 in the core substrate body 10 will be described. First, as shown in FIG. 6A, the above-described capacitor 2 is inserted into the through hole 11 of the core substrate body 10.
0 is placed with the capacitor lower surface 20B facing down. Then, as described above, the contact surface 20 </ b> C of the capacitor 20 contacts the inward surface 12 </ b> S of the receiving portion 12, and
And the inner peripheral edge 12H and the notch 20P.
Are fitted in the through hole 11 of the capacitor 20 to perform positioning in the up-down direction and the planar direction.

【００７１】その後、図６（ｂ）に示すように、貫通孔
１１内の他、コア基板本体上面１０Ａ及びコンデンサ上
面２０Ａ上、コア基板本体下面１０Ｂ及びコンデンサ下
面２０Ｂ上（図中下方）に、エポキシ樹脂を主成分とす
る充填樹脂３２を注入及び塗布し硬化させる。これによ
り、コンデンサ２０が受け部１２に当接、嵌合しつつ、
貫通孔１１内において充填樹脂３２（３２Ａ）で固定さ
れて、コア基板本体１０に内蔵され、熱や振動等が掛か
った場合にも、コア基板本体１０とコンデンサ２０との
間の位置ズレが生じる等の不具合が防止される。Thereafter, as shown in FIG. 6B, in addition to the inside of the through hole 11, the upper surface 10A of the core substrate main body and the upper surface 20A of the capacitor, the lower surface 10B of the core substrate main body and the lower surface 20B of the capacitor (lower in the figure). A filling resin 32 mainly composed of an epoxy resin is injected, applied, and cured. Thereby, while the capacitor 20 is in contact with and fitted to the receiving portion 12,
The through hole 11 is fixed by the filling resin 32 (32A) and is built in the core substrate main body 10. Even when heat, vibration, or the like is applied, a positional shift occurs between the core substrate main body 10 and the capacitor 20. And other problems are prevented.

【００７２】さらに、図６（ｃ）に示すように、コア基
板本体上面１０Ａ上及びコンデンサ上面２０Ａ上の充填
樹脂層３２Ｂ，３２Ｃを平面に研磨して、上面接続パッ
ド２１を露出させると共に、この上面接続パッド２１
と、コンデンサ上面２０Ａ上及びコア基板本体上面１０
Ａ上に残した充填樹脂層３２Ｂ，３２Ｃとを略面一に整
面する。同様に、コア基板本体下面１０Ｂ上及びコンデ
ンサ下面２０Ｂ上の充填樹脂層３２Ｄ，３２Ｅを平面に
研磨して、下面接続パッド２２を露出させると共に、こ
の下面接続パッド２２と、コンデンサ下面２０Ｂ上及び
コア基板本体下面１０Ｂ上に残した充填樹脂層３２Ｄ，
３２Ｅとを略面一に整面する。このようにして製作した
コンデンサ内蔵コア基板では、コア基板本体１０に貫通
孔１１を形成し、その中にコンデンサ２０を内蔵させた
ことによる段差の発生は吸収され、以降に形成する樹脂
絶縁層４１，５１等や配線層４５，５５等が段差によっ
て歪み、断線やショート等の不具合を生じることはなく
なる。また、フリップチップパッド１０１（あるいはフ
リップチップバンプ１０２）やＬＧＡパッド１０３への
段差の影響もなくなるため、フリップチップパッド１０
１やＬＧＡパッド１０３等のコプラナリティも良好にで
きる。Further, as shown in FIG. 6 (c), the filling resin layers 32B and 32C on the upper surface 10A of the core substrate main body and the upper surface 20A of the capacitor are polished to flat surfaces to expose the upper surface connection pads 21, and Top connection pad 21
And the upper surface 20A of the capacitor and the upper surface 10 of the core substrate main body.
The filled resin layers 32B and 32C left on A are leveled substantially flush. Similarly, the filling resin layers 32D and 32E on the lower surface 10B of the core substrate main body and the lower surface 20B of the capacitor are polished to flat surfaces to expose the lower surface connection pads 22, and the lower surface connection pads 22 and the upper surface of the capacitor lower surface 20B and the core Filled resin layer 32D left on substrate body lower surface 10B,
32E is substantially flush with the surface. In the core substrate with a built-in capacitor manufactured in this way, the through-hole 11 is formed in the core substrate main body 10, and the generation of the step caused by incorporating the capacitor 20 therein is absorbed, and the resin insulating layer 41 formed later is formed. , 51, etc., and the wiring layers 45, 55, etc., will not be distorted due to steps, and will not cause problems such as disconnection or short circuit. Further, the influence of the step on the flip chip pad 101 (or the flip chip bump 102) and the LGA pad 103 is eliminated, so that the flip chip pad 10
1 and the coplanarity of the LGA pad 103 can be improved.

【００７３】さらに、図７に示すように、このコア基板
本体１０の貫通孔１１の周縁に、コア基板本体上面１０
Ａとコア基板本体下面１０Ｂとの間、さらには、充填樹
脂層３２Ｃの上面３２ＣＵと充填樹脂層３２Ｅの下面３
２ＥＤとの間を貫通するコアスルーホール孔３０Ｈをド
リルによって形成する。なお、孔径や間隔を小さくした
い場合などでは、レーザ（ＣＯ2，ＹＡＧ等）で穿孔す
ると良い。Further, as shown in FIG. 7, the periphery of the through hole 11 of the core substrate body 10 is
A and the lower surface 10B of the core substrate main body, and further, the upper surface 32CU of the filled resin layer 32C and the lower surface 3 of the filled resin layer 32E.
A core through-hole hole 30H penetrating between 2ED is formed by a drill. When it is desired to reduce the hole diameter or the interval, it is preferable to use a laser (CO 2 , YAG, or the like).

【００７４】次いで、公知のスルーホール導体形成手法
によって、このコアスルーホール孔３０Ｈ内及びその周
縁にＣｕからなるコアスルーホール導体３３を形成す
る。なお、充填樹脂層上面３２ＣＵ及び充填樹脂層下面
３２ＥＤには、コアスルーホール導体３３から延在して
配線層４５，５５と接続するための接続配線３４，３５
も形成する。また、充填樹脂層３２Ｂと面一にした上面
接続パッド２１、及び充填樹脂層３２Ｄと面一にした下
面接続パッド２２も、Ｃｕメッキによってその厚さを増
して充填樹脂層３２Ｂより上方、または充填樹脂層３２
Ｄより下方に突出した状態とする。このようにして、コ
ンデンサ内蔵コア基板（以下、単にコア基板ともいう）
３０を作成する。Next, a core through-hole conductor 33 made of Cu is formed in and around the core through-hole hole 30H by a known through-hole conductor forming technique. The connection wirings 34 and 35 extending from the core through-hole conductor 33 and connecting to the wiring layers 45 and 55 are provided on the filling resin layer upper surface 32CU and the filling resin layer lower surface 32ED.
Also form. The upper surface connection pads 21 flush with the filling resin layer 32B and the lower surface connection pads 22 flush with the filling resin layer 32D are also increased in thickness by Cu plating so as to be higher than the filling resin layer 32B or filled. Resin layer 32
D is projected downward. In this way, a core substrate with a built-in capacitor (hereinafter, simply referred to as a core substrate)
Create 30.

【００７５】このコア基板３０は、コア基板本体１０の
他、コンデンサ２０をその貫通孔１１に内蔵している。
しかし、コア基板上面３０Ａ（充填樹脂層上面３２Ｃ
Ｕ）やコア基板３０Ｂ（充填樹脂層下面３２ＥＤ）に
は、所定部位にこれらの間を貫通するコアスルーホール
導体３３、あるいは、上面接続端子２１や下面接続端子
２２、接続配線３４，３５が形成されており、コア基板
上面３０Ａ及びコア基板下面３０Ｂは平坦にされてい
る。したがって、コンデンサを内蔵しない通常の配線基
板に用いるコア基板と同様に用いることができる。The core substrate 30 has the capacitor 20 built in the through hole 11 in addition to the core substrate body 10.
However, the core substrate upper surface 30A (filled resin layer upper surface 32C
U) and the core substrate 30B (the lower surface 32ED of the filled resin layer), a core through-hole conductor 33 penetrating between them, the upper surface connection terminal 21, the lower surface connection terminal 22, and the connection wirings 34 and 35 are formed at predetermined portions. The upper surface 30A of the core substrate and the lower surface 30B of the core substrate are flattened. Therefore, it can be used in the same manner as a core board used for a normal wiring board without a built-in capacitor.

【００７６】コアスルーホール導体３３の具体的な製造
方法は、例えば以下のようである。即ち、まずコア基板
本体１０（図６（ｃ）参照）にスルーホール孔３０Ｈを
穿孔後、その全面に無電解Ｃｕメッキを施して、スルー
ホール孔３０Ｈ内、充填樹脂層上面３２ＣＵ、及び充填
樹脂層下面３２ＥＤに無電解Ｃｕメッキ層を形成する。
その後、充填樹脂層上面３２ＣＵ上、及び充填樹脂層下
面３２ＥＤ上（図中下方）に、ドライフィルムを貼り、
露光現像してコアスルーホール孔の周縁など電解メッキ
形成部分を開口させる。さらに、無電解Ｃｕメッキ層を
共通電極として電流を流して電解Ｃｕメッキを施し、ド
ライフィルムを除去した後、不要な無電解Ｃｕメッキ層
をソフトエッチングで除去してコアスルーホール導体３
３、接続配線３４，３５等を形成する。なお、上面接続
パッド２１及び下面接続パッド２２にも無電解Ｃｕメッ
キ及び電解Ｃｕメッキを施す。A specific method of manufacturing the core through-hole conductor 33 is, for example, as follows. That is, first, after drilling a through-hole hole 30H in the core substrate body 10 (see FIG. 6C), electroless Cu plating is performed on the entire surface thereof, and the inside of the through-hole hole 30H, the upper surface 32CU of the filling resin layer, and the filling resin are filled. An electroless Cu plating layer is formed on the lower surface 32ED of the layer.
Thereafter, a dry film is attached on the upper surface 32CU of the filled resin layer and on the lower surface 32ED of the filled resin layer (lower in the figure)
Exposure and development are performed to open a portion where electrolytic plating is formed, such as the periphery of the core through-hole. Further, an electrolytic Cu plating is performed by passing a current using the electroless Cu plating layer as a common electrode to remove the dry film, and the unnecessary electroless Cu plating layer is removed by soft etching to remove the core through-hole conductor 3.
3. Form connection wirings 34, 35, and the like. The upper connection pad 21 and the lower connection pad 22 are also subjected to electroless Cu plating and electrolytic Cu plating.

【００７７】その他、本実施形態では、コアスルーホー
ル導体３３をコアスルーホール孔３０Ｈの内周及び周縁
に形成された略円筒形状に形成したが、その内部に充填
用樹脂を充填しその上下をメッキ層で閉塞するようにし
ても良い。このようにすれば、接続配線３４，３５を介
さず、配線層４５，５５とコアスルーホール導体３３と
を直接接続することができるので、コアスルーホール導
体３３の間隔を高密度に形成することができる。In addition, in the present embodiment, the core through-hole conductor 33 is formed in a substantially cylindrical shape formed on the inner periphery and the peripheral edge of the core through-hole hole 30H. You may make it block with a plating layer. With this configuration, the wiring layers 45 and 55 can be directly connected to the core through-hole conductors 33 without passing through the connection wirings 34 and 35. Therefore, the intervals between the core through-hole conductors 33 can be formed at a high density. Can be.

【００７８】なお、この状態、即ち、後述するようにこ
のコンデンサ２０を内蔵したコア基板３０に樹脂絶縁層
や配線層を形成する前に、内蔵したコンデンサ２０の特
性検査を行うと良い。コア基板３０に内蔵された状態
で、コンデンサ２０の、ショートの有無、静電容量値、
一対の電極群２５Ｅと２５Ｆと間の絶縁抵抗値、各上面
接続パッド２１及び各底面スルーホール導体１２と、各
電極群２５Ｅ，２５Ｆとの導通あるいは絶縁のチェック
等、各種の検査を行い、不具合のあるコンデンサ２０が
内蔵されたコア基板３０は廃棄する。これにより、後述
するように工数の掛かる樹脂絶縁層や配線層を形成した
後に、コンデンサ２０に不具合があることが判明するこ
とで、付加価値の高い配線基板１００全体を廃棄せざる
を得なくなる危険性を減少させることができる。In this state, that is, before forming a resin insulating layer or a wiring layer on the core substrate 30 containing the capacitor 20 as described later, it is preferable to perform a characteristic test on the built-in capacitor 20. In the state where the capacitor 20 is embedded in the core substrate 30, the presence or absence of a short circuit, the capacitance value,
Various inspections such as checking the insulation resistance value between the pair of electrode groups 25E and 25F, the continuity or insulation between the respective upper surface connection pads 21 and the respective lower surface through-hole conductors 12, and the respective electrode groups 25E and 25F, and performing a failure. The core substrate 30 having the built-in capacitor 20 is discarded. As a result, after forming a resin insulating layer or a wiring layer which requires a lot of man-hours as will be described later, it is found that there is a defect in the capacitor 20, and the entire high value-added wiring board 100 has to be discarded. Sex can be reduced.

【００７９】その後は、このコア基板３０を用いて、公
知の樹脂絶縁層形成技術、配線層形成技術を用いて樹脂
絶縁層や配線層を形成し、配線基板１００を形成すれば
よい。なお、本実施形態では、樹脂絶縁層を形成する前
に、以下の処理を行う。即ち、図８（ａ）に示すよう
に、コアスルーホール導体３３の内部の他、充填樹脂層
３２Ｂ，３２Ｃの上方や上面接続パッド２１、接続配線
３４の上方、また、充填樹脂層３２Ｄ，３２Ｅの下方や
下面接続パッド２２、接続配線３５の下方にエポキシ樹
脂を主成分とする平坦化樹脂３６，３７，３８を、充填
塗布し、硬化させる。あるいは、まずコアスルーホール
導体３３の内部に平坦化樹脂３６を充填し硬化させた後
に、平坦化樹脂３７，３８を塗布して硬化させても良
い。Thereafter, using the core substrate 30, a resin insulating layer and a wiring layer are formed by using a known resin insulating layer forming technique and a known wiring layer forming technique, and the wiring board 100 may be formed. In this embodiment, the following processing is performed before forming the resin insulating layer. That is, as shown in FIG. 8A, in addition to the inside of the core through-hole conductor 33, above the filling resin layers 32B and 32C, above the upper surface connection pads 21 and the connection wirings 34, and also over the filling resin layers 32D and 32E. A flattening resin 36, 37, 38 containing epoxy resin as a main component is filled and cured below the lower surface, the lower surface connection pad 22, and the connection wiring 35. Alternatively, after the flattening resin 36 is filled into the core through-hole conductor 33 and hardened, the flattening resins 37 and 38 may be applied and hardened.

【００８０】さらに、図８（ｂ）に示すように、平坦化
樹脂３７，３８の上面あるいは下面を研磨して平坦にす
る。それと共に、上面接続パッド２１、コアスルーホー
ル導体３３及び接続配線３４を平坦化樹脂層３７と略面
一に露出させる。また、下面接続パッド２２、コアスル
ーホール導体３３及び接続配線３５を平坦化樹脂層３８
と略面一に露出させる。これにより、上面接続パッド２
１や下面接続パッド２２、コアスルーホール導体３３、
接続配線３４，３５等が、コア基板上面３０Ａあるいは
コア基板下面３０Ｂから突出して形成されているため
に、その上下に形成する樹脂絶縁層４１，５１等あるい
は配線層４５，５５等が受ける影響を無くすことができ
る。したがって、配線層４５等の断線やショートの防
止、あるいは、フリップチップパッド１０１やＬＧＡパ
ッド１０３等のコプラナリティの向上を図ることができ
る。Further, as shown in FIG. 8B, the upper or lower surfaces of the flattening resins 37 and 38 are polished to be flat. At the same time, the upper surface connection pad 21, the core through-hole conductor 33 and the connection wiring 34 are exposed substantially flush with the flattening resin layer 37. Further, the lower surface connection pad 22, the core through-hole conductor 33 and the connection wiring 35 are flattened by a resin layer 38.
And exposed almost flush. Thereby, the upper surface connection pad 2
1, the lower surface connection pad 22, the core through-hole conductor 33,
Since the connection wirings 34 and 35 are formed so as to protrude from the upper surface 30A of the core substrate or the lower surface 30B of the core substrate, influences on the resin insulating layers 41 and 51 formed above and below the wiring layers 45 and 55 and the like are affected. Can be eliminated. Therefore, disconnection and short-circuit of the wiring layer 45 and the like can be prevented, or coplanarity of the flip chip pad 101 and the LGA pad 103 can be improved.

【００８１】以降は、平坦化樹脂層３７の上面３７Ｕ及
び平坦化樹脂層３８の下面３８Ｄに、エポキシ樹脂を主
成分とする感光性フィルムを貼り付ける。さらに、露光
現像して、底面にそれぞれ上面接続パッド２１、下面接
続パッド２２、接続配線３４，３５等が露出するビアホ
ール４１ＶＨ，５１ＶＨを形成し、感光性フィルムを硬
化させて、図９（ａ）に示すように、樹脂絶縁層４１，
５１をそれぞれ形成する。なお、樹脂絶縁層４１，５１
を感光性のない樹脂で形成した後に、レーザ（ＣＯ2 ，
ＹＡＧ等）を用いてビアホール４１ＶＨ，５１ＶＨを穿
孔するようにしても良い。Thereafter, a photosensitive film containing an epoxy resin as a main component is attached to the upper surface 37U of the flattening resin layer 37 and the lower surface 38D of the flattening resin layer 38. Further, exposure and development are performed to form via holes 41VH and 51VH on the bottom surface where the upper surface connection pad 21, the lower surface connection pad 22, the connection wirings 34 and 35, and the like are exposed, and the photosensitive film is cured. As shown in FIG.
51 are respectively formed. Note that the resin insulating layers 41 and 51
Is formed of a non-photosensitive resin, and then a laser (CO 2 ,
The via holes 41VH and 51VH may be formed using YAG or the like.

【００８２】さらに、無電解Ｃｕメッキを施し、ドライ
フィルムを貼り付け露光現像して電解メッキ層形成部分
のみ開口させ、無電解Ｃｕメッキ層を共通電極として開
口内に電解Ｃｕメッキ層を形成し、ドライフィルムを除
去した後、不要な無電解Ｃｕメッキ層をソフトエッチン
グにより除去する。これにより、図９（ｂ）に示すよう
に、ビアホール４１ＶＨ、５１ＶＨ内に樹脂絶縁層４
１，５１をそれぞれ貫通し、上面接続パッド２１や下面
接続パッド２２等とそれぞれ接続するビア部４５Ｖ，５
５Ｖを有する配線層４５，５５が、互いに絶縁されて形
成される。なお、この配線層４５，５５は、さらに上部
に樹脂絶縁層４２，５２が形成されると樹脂絶縁層４１
と４２、あるいは樹脂絶縁層５１と５２の層間に配置さ
れることになる。Further, an electroless Cu plating is applied, a dry film is adhered, exposed and developed to open only an electrolytic plating layer forming portion, and an electrolytic Cu plating layer is formed in the opening using the electroless Cu plating layer as a common electrode. After removing the dry film, the unnecessary electroless Cu plating layer is removed by soft etching. Thereby, as shown in FIG. 9B, the resin insulating layer 4 is formed in the via holes 41VH and 51VH.
1 and 51, and via portions 45V and 5V respectively connected to the upper surface connection pad 21 and the lower surface connection pad 22
Wiring layers 45 and 55 having 5V are formed insulated from each other. The wiring layers 45 and 55 are formed by forming the resin insulating layers 42 and 52 further thereon.
And 42, or between the resin insulating layers 51 and 52.

【００８３】以降は、同様にして樹脂絶縁層４２，５
２、配線層４６，５６及びフリップチップパッド１０
１、樹脂絶縁層（ソルダレジスト層）４３，５３を順に
形成し、さらに、樹脂絶縁層４３から露出するフリップ
チップパッド１０１にハンダペーストを塗布しリフロー
することで、ハンダからなるフリップチップバンプ１０
２を形成する。このようにして、図１に示す配線基板１
００が完成する。なお、ＬＧＡパッド１０３の表面に
は、酸化防止のため、Ｎｉ−Ａｕメッキ層を形成しても
良い。Thereafter, the resin insulating layers 42, 5
2. Wiring layers 46 and 56 and flip chip pad 10
1. A resin insulating layer (solder resist layer) 43, 53 is formed in order, and a solder paste is applied to the flip chip pad 101 exposed from the resin insulating layer 43 and reflowed, thereby forming a flip chip bump 10 made of solder.
Form 2 Thus, the wiring board 1 shown in FIG.
00 is completed. Note that a Ni-Au plating layer may be formed on the surface of the LGA pad 103 to prevent oxidation.

【００８４】本実施形態においては、コア基板本体１０
の貫通孔１１内にコンデンサ２０を内蔵させ充填樹脂３
２で固定した後に、充填樹脂層３２Ｂ，３２Ｃ，３２
Ｄ，３２Ｅの上面または下面を研磨し整面した。さら
に、コアスルーホール導体３３等を形成した後にも、平
坦化樹脂層３７，３８の上面または下面を研磨して整面
した。このため、コンデンサ２０を貫通孔１１内に内蔵
させたことによって生じる段差を解消し、さらには、コ
アスルーホール導体３３や上面接続パッド２１等の突出
による段差も解消したので、配線層４５，５５等の断線
やショート、さらには、フリップチップパッド１０１や
フリップチップバンプ１０２、ＬＧＡパッド１０３のコ
プラナリティも向上させることができる。In this embodiment, the core substrate body 10
The capacitor 20 is built in the through hole 11 of the
2 and then the filling resin layers 32B, 32C, 32
The upper and lower surfaces of D and 32E were polished and leveled. Further, even after the core through-hole conductor 33 and the like were formed, the upper or lower surfaces of the flattening resin layers 37 and 38 were polished to make the surfaces even. For this reason, the step caused by incorporating the capacitor 20 in the through hole 11 is eliminated, and the step caused by the protrusion of the core through-hole conductor 33 and the upper surface connection pad 21 is also eliminated. In addition, the coplanarity of the flip chip pad 101, the flip chip bump 102, and the LGA pad 103 can be improved.

【００８５】また本実施形態では、上述のように樹脂絶
縁層４１，４２，４３，５１，５２，５３を、感光性樹
脂フィルムを用いたフォトリソグラフィ技術によって形
成し、また、配線層４５，５５を、いわゆるセミアディ
ティブ法によって形成した。しかし、樹脂絶縁層４１等
を樹脂ペーストを塗布するなど他の手法で、また、配線
層４５等も、サブトラクティブ法、フルアディティブ
法、その他の手法で形成しても良い。即ち、公知のいず
れの手法によって、樹脂絶縁層４１等及び配線層４５等
を形成しても良い。In this embodiment, as described above, the resin insulating layers 41, 42, 43, 51, 52, 53 are formed by photolithography using a photosensitive resin film, and the wiring layers 45, 55 are formed. Was formed by the so-called semi-additive method. However, the resin insulating layer 41 and the like may be formed by another method such as applying a resin paste, and the wiring layer 45 and the like may be formed by a subtractive method, a full additive method, or another method. That is, the resin insulating layer 41 and the like, the wiring layer 45 and the like may be formed by any known method.

【００８６】（実施形態２）次いで、第２の実施の形態
にかかる配線基板２００ついて、図１０を参照しつつ説
明する。前記実施形態１の配線基板１００では、コンデ
ンサ２０を内蔵するコア基板本体１０の貫通孔１１に形
成された受け部１２が、貫通孔１１の図中下方端部に形
成されていた。これに対して、本実施形態の配線基板２
００では、コンデンサ２２０を内蔵するコア基板本体２
１０のコンデンサ内蔵用貫通孔２１１のうち、図中上方
端部にコンデンサ受け部２１２が形成されている点で異
なる。また、コンデンサ２２０の上面２２０Ａ側に当接
面２２０Ｃ及び切り欠き部２２０Ｐが形成され、受け部
２１２の内向き面（図中下面）２１２Ｓと当接面２２０
Ｃとが当接し、受け部２１２に切り欠き部２２０Ｐが嵌
合している点で異なる。さらに、コア基板本体上面２１
０Ａのうち受け部２１２の外向き面（図中上面）２１２
Ｔにまで接続配線２３４が延設されている点で異なる
が、その他は同様であるので、異なる部分を中心に説明
し、同様な部分については説明を省略あるいは簡略化す
る。(Embodiment 2) Next, a wiring board 200 according to a second embodiment will be described with reference to FIG. In the wiring board 100 of the first embodiment, the receiving portion 12 formed in the through hole 11 of the core substrate main body 10 containing the capacitor 20 is formed at the lower end of the through hole 11 in the drawing. In contrast, the wiring board 2 of the present embodiment
00, the core substrate main body 2 containing the capacitor 220
The difference is that the capacitor receiving portion 212 is formed at the upper end of the ten through holes 211 for incorporating a capacitor. In addition, a contact surface 220C and a notch 220P are formed on the upper surface 220A side of the capacitor 220, and an inward surface (lower surface in the figure) 212S of the receiving portion 212 and the contact surface 220C are formed.
C is in contact with the receiving portion 212 and the notch 220P is fitted to the receiving portion 212. Further, the core substrate body upper surface 21
0A, the outward surface (upper surface in the figure) 212 of the receiving portion 212
The difference is that the connection wiring 234 extends up to T, but the other parts are the same. Therefore, the different parts will be mainly described, and the description of the same parts will be omitted or simplified.

【００８７】配線基板２００は、その配線基板上面２０
０Ａに、破線で示すＩＣチップ１との接続用のフリップ
チップパッド１０１及びフリップチップバンプ１０２が
多数形成されている。一方、配線基板下面２００Ｂに
は、ＬＧＡパッド１０３が多数形成されている。さらに
この配線基板２００は、コンデンサ２２０を内蔵するコ
ア基板本体２１０、これらの上下に積層された樹脂絶縁
層４１，４２，４３，５１，５２，５３及びこれらの層
間に及び樹脂絶縁層を貫通して形成された各配線層６
０，７０，８０，９０を備える。The wiring board 200 has an upper surface 20
At 0A, a large number of flip chip pads 101 and flip chip bumps 102 for connection to the IC chip 1 indicated by broken lines are formed. On the other hand, a large number of LGA pads 103 are formed on the lower surface 200B of the wiring board. Further, this wiring board 200 has a core substrate body 210 having a capacitor 220 built therein, resin insulating layers 41, 42, 43, 51, 52, 53 laminated above and below, and penetrating through the resin insulating layer between these layers. Each wiring layer 6 formed by
0, 70, 80, 90.

【００８８】このうち、コア基板本体２１０は、平面視
略正方形板状で、ガラス−エポキシ樹脂複合材料からな
り、その略中央にはその上下を貫通する平面視略正方形
のコンデンサ内蔵用貫通孔２１１を備える。この貫通孔
２１１の図中上方端部には、貫通孔２１１の径方向内側
に向けて突出し、その内周縁２１２Ｈが略正方形状とさ
れたコンデンサ受け部２１２が形成されている。また、
この貫通孔２１１内には、コンデンサ２２０が内蔵され
ている。また、このコア基板本体２１０の周縁部には、
コア基板本体上面２１０Ａとコア基板本体下面２１０Ｂ
との間を貫通するコアスルーホール導体２３３が多数形
成されている。また、コア基板本体上面２１０Ａには、
コアスルーホール導体２３３から受け部２１２の上面２
１２Ｔまで延びる接続配線２３４が形成されている。一
方、コア基板本体赤面２１０Ｂには、コアスルーホール
導体２３３から延びる接続配線２３５が形成されてい
る。The core substrate body 210 has a substantially square plate shape in plan view and is made of a glass-epoxy resin composite material. Is provided. At the upper end of the through-hole 211 in the figure, a capacitor receiving portion 212 is formed which protrudes radially inward of the through-hole 211 and whose inner peripheral edge 212H has a substantially square shape. Also,
A capacitor 220 is built in the through hole 211. In addition, on the periphery of the core substrate body 210,
Core substrate main body upper surface 210A and core substrate main body lower surface 210B
And a large number of core through-hole conductors 233 penetrating therethrough. Also, on the upper surface 210A of the core substrate main body,
From core through-hole conductor 233 to upper surface 2 of receiving portion 212
A connection wiring 234 extending up to 12T is formed. On the other hand, a connection wiring 235 extending from the core through-hole conductor 233 is formed on the core substrate main body red surface 210B.

【００８９】コンデンサ２２０は、実施形態１で説明し
たコンデンサ２０と同様の材質、構造を有する、但し、
コンデンサ２０とちょうど上下反転させた形状、即ち、
当接面２２０Ｃおよび切り欠き部２２０Ｐがコンデンサ
上面２２０Ａ側に形成された積層セラミックコンデンサ
である（図２（ａ）（ｂ）（ｃ）参照）。つまり、コン
デンサ上面２２０Ａの周囲は、階段状の切り欠き部２２
０Ｐとされ、一段低位にされて当接面２２０Ｃを構成す
る。なお、コンデンサ２０と同様に、コンデンサ上面２
２０Ａ及びコンデンサ下面２２０Ｂには、それぞれ多数
の上面接続パッド２２１及び下面接続パッド２２２を備
えており、これらのパッド２２１，２２２によって、コ
ンデンサ上面２２０Ａ及びコンデンサ下面２２０Ｂ内
で、図中上方あるいは下方に接続可能になっている。こ
れにより、コア基板本体２１０に内蔵されたコンデンサ
２２０は、図中上方には上面接続パッド２２１で、図中
下方には下面接続パッド２２２で、それぞれ接続可能に
なっている。さらに、このコンデンサ２２０は、エポキ
シ樹脂からなる充填樹脂２３２によって貫通孔２１１内
に固定されて、コア基板本体２１０と一体となってい
る。The capacitor 220 has the same material and structure as the capacitor 20 described in the first embodiment.
The shape just inverted upside down with the capacitor 20, ie,
This is a multilayer ceramic capacitor in which the contact surface 220C and the notch 220P are formed on the capacitor upper surface 220A side (see FIGS. 2A, 2B, and 2C). That is, the periphery of the upper surface 220A of the capacitor is
The contact surface 220C is set at 0P, and is further lowered to a lower position. Note that, like the capacitor 20, the capacitor upper surface 2
The upper surface 20A and the lower surface 220B of the capacitor are provided with a plurality of upper surface connection pads 221 and a plurality of lower surface connection pads 222, respectively. It is possible. Thus, the capacitor 220 built in the core substrate body 210 can be connected to the upper connection pad 221 in the upper part of the figure and to the lower connection pad 222 in the lower part of the figure. Further, the capacitor 220 is fixed in the through hole 211 by a filling resin 232 made of an epoxy resin, and is integrated with the core substrate main body 210.

【００９０】さらに、実施形態１と同様に、コア基板本
体上面２１０Ａ及びコンデンサ上面２２０Ａの上方に
は、エポキシ樹脂を主成分とする３層の上部樹脂絶縁層
４１，４２，４３を備える。一方、コア基板本体下面２
１０Ｂ及びコンデンサ下面２２０Ｂの下方にも、同じく
３層の下部樹脂絶縁層５１，５２，５３を備える。さら
に上部樹脂絶縁層４１と４２の層間及び上部樹脂配線層
４２と４３の層間には、それぞれ上部樹脂絶縁層４１，
４２をも貫通し、Ｃｕメッキからなる配線層４５，４６
が形成されている。同様に、下部樹脂絶縁層５１と５２
の層間及び下部樹脂配線層５２と５３の層間には、それ
ぞれ下部樹脂絶縁層５１，５２をも貫通し、Ｃｕメッキ
からなる配線層５５，５６が形成されている。Further, similarly to the first embodiment, three upper resin insulating layers 41, 42, and 43 mainly composed of epoxy resin are provided above the upper surface 210A of the core substrate main body and the upper surface 220A of the capacitor. On the other hand, the core substrate body lower surface 2
Similarly, three lower resin insulating layers 51, 52, and 53 are provided below the lower surface 10B and the lower surface 220B of the capacitor. Further, between the upper resin insulating layers 41 and 42 and between the upper resin wiring layers 42 and 43, the upper resin insulating layers 41 and
42, and wiring layers 45 and 46 made of Cu plating.
Are formed. Similarly, lower resin insulation layers 51 and 52
And between the lower resin wiring layers 52 and 53, the wiring layers 55 and 56 made of Cu plating are formed to penetrate the lower resin insulating layers 51 and 52, respectively.

【００９１】このうち、フリップチップパッド１０１と
これに対応する上面接続パッド２２１とをそれぞれ結ぶ
配線層４５，４６は、上部コンデンサ接続配線６０を構
成し、フリップチップパッド１０１とこれに対応するコ
アスルーホール導体３３とをそれぞれ結ぶ配線層４５，
４６は、上部コア接続配線８０を構成する。一方、コン
デンサ２０の下面接続パッド２２２とこれに対応するＬ
ＧＡパッド１０３とをそれぞれ結ぶ配線層５５，５６
は、下部コンデンサ接続配線７０を構成し、コアスルー
ホール導体３３とこれに対応するＬＧＡパッド１０３と
をそれぞれ結ぶ配線層５５，５６は、下部コア接続配線
９０を構成する。The wiring layers 45 and 46 connecting the flip chip pad 101 and the corresponding upper surface connection pad 221 respectively constitute the upper capacitor connection wiring 60, and include the flip chip pad 101 and the core through hole corresponding thereto. Wiring layers 45 connecting the hole conductors 33 with each other,
46 constitutes the upper core connection wiring 80. On the other hand, the lower surface connection pad 222 of the capacitor 20 and the corresponding L
Wiring layers 55 and 56 respectively connecting to GA pad 103
Constitutes the lower capacitor connection wiring 70, and the wiring layers 55, 56 connecting the core through-hole conductor 33 and the corresponding LGA pad 103 respectively constitute the lower core connection wiring 90.

【００９２】これにより、フリップチップバンプ１０２
に接続されたＩＣチップ１は、コンデンサ２２０の一対
の電極群とそれぞれ接続することになる。さらに、ＬＧ
Ａパッド１０３は、コンデンサ２２０の一対の電極群と
それぞれ接続している。このため、ＬＧＡパッド１０３
に接続したマザーボードなどから供給される電源電位及
び接地電位は、ＬＧＡパッド１０３から、下部コンデン
サ接続配線７０、コンデンサ２２０、上部コンデンサ接
続配線６０、フリップチップパッド１０１、フリップチ
ップバンプ１０２を通じて、ＩＣチップ１に供給するこ
とができるようになる。さらに、コンデンサ２２０によ
り電源電位や接地電位に重畳されるノイズを除去するこ
とができる。Thus, the flip chip bump 102
Are connected to a pair of electrode groups of the capacitor 220, respectively. Furthermore, LG
A pad 103 is connected to a pair of electrode groups of capacitor 220, respectively. Therefore, the LGA pad 103
A power supply potential and a ground potential supplied from a motherboard or the like connected to the IC chip 1 from the LGA pad 103 through the lower capacitor connection wiring 70, the capacitor 220, the upper capacitor connection wiring 60, the flip chip pad 101, and the flip chip bump 102 Can be supplied. Further, noise superimposed on the power supply potential or the ground potential can be removed by the capacitor 220.

【００９３】しかも、コンデンサ２２０は、コア基板本
体２１０に内蔵されているので、ＩＣチップ１のごく近
くに配置することができるため、上部コンデンサ接続配
線６０の長さを短くできる。したがって、コンデンサ２
２０によるノイズ除去能力をより高めることができる。
特に、本実施形態では、コンデンサ２２０を、ＩＣチッ
プ１の直下に、したがって、フリップチップパッド１０
１の直下に配置する構造としたので、上部コンデンサ接
続配線６０の長さをごく短くすることができる。したが
って、ＩＣチップ１とコンデンサ２２０との距離をごく
短くすることができるから、この間でノイズが重畳され
ることが少なく、特にノイズ除去に有効となる。Moreover, since the capacitor 220 is built in the core substrate main body 210, it can be arranged very close to the IC chip 1, so that the length of the upper capacitor connection wiring 60 can be shortened. Therefore, the capacitor 2
20 can further enhance the noise removal capability.
In particular, in the present embodiment, the capacitor 220 is placed directly under the IC chip 1 and, therefore, the flip chip pad 10.
Since the structure is arranged directly below the first capacitor connection wiring 60, the length of the upper capacitor connection wiring 60 can be extremely reduced. Therefore, the distance between the IC chip 1 and the capacitor 220 can be made very short, so that noise is less likely to be superimposed therebetween, and this is particularly effective for noise removal.

【００９４】また、上部コンデンサ接続配線６０は並列
に多数形成されている。また同様に、下部コンデンサ接
続配線７０も多数形成されている。このため、全体とし
て、上部コンデンサ接続配線６０や下部コンデンサ接続
配線７０の持つ抵抗やインダクタンスも小さくなり、こ
の点からもノイズ除去に有利となる。Further, a number of upper capacitor connection wirings 60 are formed in parallel. Similarly, a large number of lower capacitor connection wirings 70 are also formed. For this reason, the resistance and inductance of the upper capacitor connection wiring 60 and the lower capacitor connection wiring 70 are reduced as a whole, which is also advantageous for noise removal.

【００９５】一方、信号線などコンデンサ２２０に接続
しないで、ＩＣチップ１とマザーボード等とを結ぶ配線
は、フリップチップパッド１０１から上部コア接続配線
８０、接続配線２３４を通じて、コアスルーホール導体
３３に接続し、コア基板本体２１０を貫通して、下部コ
ア接続配線９０からＬＧＡパッド１０３に接続する。こ
の構造は、スルーホール導体を形成したコア基板を用い
た通常のビルドアップ配線基板と同様である。このよう
に、本実施形態の配線基板２００でも、ＩＣチップ１の
ごく近くにコンデンサ２２０を内蔵して、有効にノイズ
を除去すると共に、信号線等については、従来と同様の
構造にすることができる。しかも、本実施形態では、接
続配線２３４が受け部２１２の外向き面（図中上面）２
１２Ｔまで延在しているものもある。このような接続配
線２３４を形成すると、上面接続パッド２２１の近傍で
も上部コア接続配線８０と接続ができるようになり、配
線の自由度をさらに向上させることができる。On the other hand, the wiring connecting the IC chip 1 to the motherboard and the like without connecting to the capacitor 220 such as a signal line is connected to the core through-hole conductor 33 from the flip chip pad 101 through the upper core connection wiring 80 and the connection wiring 234. Then, through the core substrate main body 210, the lower core connection wiring 90 is connected to the LGA pad 103. This structure is the same as a normal build-up wiring board using a core board on which a through-hole conductor is formed. As described above, also in the wiring board 200 of the present embodiment, the capacitor 220 is built in very close to the IC chip 1 to effectively remove noise, and the signal lines and the like have the same structure as the conventional one. it can. Moreover, in the present embodiment, the connection wiring 234 is formed on the outward surface (upper surface in the drawing) 2 of the receiving portion 212.
Some extend up to 12T. When such a connection wiring 234 is formed, the connection with the upper core connection wiring 80 can be made even in the vicinity of the upper surface connection pad 221, and the degree of freedom of the wiring can be further improved.

【００９６】なお、この配線基板２００は、実施形態１
のコンデンサ２０や配線基板本体１０と同様のコンデン
サ２２０やコア基板本体２１０を製作し、コア基板本体
２１０にコンデンサ２２０を内蔵させ、上下反転させた
上で実施形態１と同様に樹脂絶縁層４１等や配線層４５
等を形成すれば製作できるので、その詳細な説明を省略
する。The wiring board 200 is the same as that of the first embodiment.
The capacitor 220 and the core substrate body 210 similar to the capacitor 20 and the wiring substrate body 10 are manufactured. And wiring layer 45
And the like can be manufactured, and a detailed description thereof will be omitted.

【００９７】以上において、本発明を実施形態に即して
説明したが、本発明は上記実施形態に限定されるもので
はなく、その要旨を逸脱しない範囲で、適宜変更して適
用できることはいうまでもない。例えば、上記実施形態
では、コア基板本体１０、さらにいえば、受け部用コア
基板本体１３及び壁部用コア基板本体１６の材質とし
て、ガラス−エポキシ樹脂複合材料を用いたが、コア基
板本体としては、耐熱性、機械的強度、可撓性、加工の
容易さ等を考慮して選択すればよい。したがって、例え
ば、ガラス織布、ガラス不織布などのガラス繊維とエポ
キシ樹脂、ポリイミド樹脂、ＢＴ樹脂等の樹脂とのガラ
ス繊維−樹脂複合材料や、ポリアミド繊維などの有機繊
維と樹脂との複合材料、連続気孔を有するＰＴＦＥなど
３次元網目構造のフッ素系樹脂にエポキシ樹脂等の樹脂
を含浸させた樹脂−樹脂複合材料などを用いることがで
きる。In the above, the present invention has been described with reference to the embodiments. However, the present invention is not limited to the above-described embodiments, and it is needless to say that the present invention can be appropriately modified and applied without departing from the gist thereof. Nor. For example, in the above-described embodiment, a glass-epoxy resin composite material is used as the material of the core substrate main body 10, more specifically, the core substrate body 13 for the receiving portion and the core substrate main body 16 for the wall. May be selected in consideration of heat resistance, mechanical strength, flexibility, ease of processing, and the like. Therefore, for example, a glass fiber-resin composite material of a glass fiber such as a glass woven fabric or a glass nonwoven fabric and a resin such as an epoxy resin, a polyimide resin, or a BT resin, or a composite material of an organic fiber and a resin such as a polyamide fiber, A resin-resin composite material in which a resin such as an epoxy resin is impregnated with a fluorine-based resin having a three-dimensional network structure such as PTFE having pores can be used.

【００９８】また、樹脂絶縁層４１等として、エポキシ
樹脂を主成分とするものを用いたが、耐熱性、パターン
成形性等を考慮して適宜選択すれば良く、例えば、ポリ
イミド樹脂、ＢＴ樹脂、ＰＰＥ樹脂、連続気孔を有する
ＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキシ
樹脂等の樹脂を含浸させた樹脂−樹脂複合材料等が挙げ
られる。同様に、配線層４５等を、無電解Ｃｕメッキ及
び電解Ｃｕメッキによって形成したが、その他の材質、
例えば、Ｎｉ、Ｎｉ−Ａｕ等によって形成しても良く、
さらには、メッキによらず、導電性樹脂を塗布する等の
手法によって配線層４５等を形成しても良い。Although the resin insulating layer 41 and the like are mainly composed of epoxy resin, they may be appropriately selected in consideration of heat resistance, pattern moldability, and the like. For example, polyimide resin, BT resin, A resin-resin composite material obtained by impregnating a resin such as an epoxy resin into a fluorine-based resin having a three-dimensional network structure such as a PPE resin or PTFE having continuous pores may be used. Similarly, the wiring layer 45 and the like are formed by electroless Cu plating and electrolytic Cu plating.
For example, it may be formed of Ni, Ni-Au, or the like,
Further, the wiring layer 45 and the like may be formed by a method such as applying a conductive resin instead of plating.

【００９９】上記実施形態では、ＩＣチップ１との接続
のために、配線基板上面１００Ａ，２００Ａにフリップ
チップパッド１０１及びフリップチップバンプ１０２を
多数設けた。しかし、ＩＣ接続端子としては、接続する
ＩＣチップに形成され端子に応じて、適切な形態のもの
を選択すれば良く、フリップチップバンプを形成したも
のの他、フリップチップパッドのみのもの、あるいは、
ワイヤボンディングパッドやＴＡＢ接続用のパッドを形
成したものなどが挙げられる。In the above embodiment, a large number of flip chip pads 101 and flip chip bumps 102 are provided on the upper surfaces 100A and 200A of the wiring board for connection with the IC chip 1. However, as the IC connection terminal, an appropriate form may be selected according to the terminal formed on the IC chip to be connected. In addition to the one formed with flip chip bumps, the one formed only with flip chip pads, or
Examples include a wire bonding pad and a pad formed with a TAB connection pad.

【０１００】上記実施形態では、コア基板本体の略中央
に貫通孔を１つ設けたものを示したが、略中央に形成す
る必要はなく、また、必要に応じて貫通孔を複数設けて
コンデンサを内蔵するようにしても良い。また逆に、複
数の電源電位に対応するなどのため、１つの貫通孔内
に、複数のコンデンサを内蔵するようにしても良い。ま
た、コンデンサ２０として、コンデンサ上面２０Ａやコ
ンデンサ下面２０Ｂに略平行に誘電体層２４及び電極層
２５を積層した積層セラミックコンデンサを示した。し
かし、内蔵させるコンデンサは、コンデンサ上面２０Ａ
やコンデンサ下面２０Ｂに上面接続パッド２１や下面接
続パッド２２が形成されたもので有ればよく、例えば、
誘電体層や電極層がコンデンサ上面と略直交する方向に
積層されているなど、コンデンサの積層方向や内部構造
は適宜変更することができる。また、上記実施形態１で
は、コンデンサ内に形成したビア導体２６，２７，２８
は、いずれも他のビア導体と上下方向に重なった位置に
形成されたものを示したが（図２（ｃ）参照）、他のビ
ア導体が上方あるいは下方にある位置に限定する必要は
なく、各ビア導体２６等の配置あるいはその数は、適宜
選択することができる。In the above-described embodiment, one through hole is provided at substantially the center of the core substrate body. However, it is not necessary to form the through hole at substantially the center, and a plurality of through holes may be provided as necessary. May be incorporated. Conversely, a plurality of capacitors may be built in one through-hole to cope with a plurality of power supply potentials. Further, as the capacitor 20, a multilayer ceramic capacitor in which the dielectric layer 24 and the electrode layer 25 are stacked substantially parallel to the capacitor upper surface 20A and the capacitor lower surface 20B is shown. However, the built-in capacitor is the upper surface 20A of the capacitor.
It is sufficient that the upper surface connection pad 21 and the lower surface connection pad 22 are formed on the capacitor lower surface 20B.
The lamination direction and the internal structure of the capacitor can be changed as appropriate, for example, the dielectric layer and the electrode layer are laminated in a direction substantially perpendicular to the upper surface of the capacitor. In the first embodiment, the via conductors 26, 27, 28 formed in the capacitor are used.
Indicates that they are formed at positions vertically overlapping with other via conductors (see FIG. 2 (c)), but it is not necessary to limit the position to other via conductors above or below. The arrangement or number of the via conductors 26 and the like can be appropriately selected.

【０１０１】さらに、上記実施形態では、誘電体層２４
にＢａＴｉＯ3 を主成分とする高誘電体セラミックを用
いたが、誘電体層の材質はこれに限定されず、例えば、
ＰｂＴｉＯ3，ＰｂＺｒＯ3，ＴｉＯ2，ＳｒＴｉＯ3，Ｃ
ａＴｉＯ3，ＭｇＴｉＯ3，ＫＮｂＯ3，ＮａＴｉＯ3，Ｋ
ＴａＯ3，ＲｂＴａＯ3，（Ｎａ1/2Ｂｉ1/2）ＴｉＯ3，
Ｐｂ（Ｍｇ1/2Ｗ1/2）Ｏ3，（Ｋ1/2Ｂｉ1/2）ＴｉＯ3な
どが挙げられ、要求されるコンデンサの静電容量その他
に応じて適宜選択すればよい。また、電極層２５やビア
導体２６等には、Ｐｄを用いたが、誘電体層の材質等と
の適合性を考慮して選択すれば良く、例えば、Ｐｔ，Ａ
ｇ，Ａｇ−Ｐｔ，Ａｇ−Ｐｄ，Ｃｕ，Ａｕ，Ｎｉ等が挙
げられる。さらに、高誘電体セラミックを主成分とする
誘電体層やＡｇ−Ｐｄ等からなる電極層と、樹脂層やＣ
ｕメッキ，Ｎｉメッキ等からなるビア導体や配線層とを
複合させてコンデンサとしたものを用いることもでき
る。Further, in the above embodiment, the dielectric layer 24
Used a high dielectric ceramic containing BaTiO 3 as a main component, but the material of the dielectric layer is not limited to this.
PbTiO 3 , PbZrO 3 , TiO 2 , SrTiO 3 , C
aTiO 3, MgTiO 3, KNbO 3 , NaTiO 3, K
TaO 3 , RbTaO 3 , (Na 1/2 Bi 1/2 ) TiO 3 ,
Pb (Mg 1/2 W 1/2 ) O 3 , (K 1/2 Bi 1/2 ) TiO 3, etc., may be selected as appropriate according to the required capacitance of the capacitor and the like. Although Pd is used for the electrode layer 25 and the via conductor 26, the material may be selected in consideration of the compatibility with the material of the dielectric layer and the like.
g, Ag-Pt, Ag-Pd, Cu, Au, Ni and the like. Further, a dielectric layer mainly composed of a high dielectric ceramic, an electrode layer made of Ag-Pd or the like, a resin layer
A capacitor obtained by combining a via conductor or a wiring layer made of u plating, Ni plating or the like can also be used.

【０１０２】また、上記実施形態では、貫通孔１１内に
コンデンサ２０を内蔵した後、貫通孔１１内に充填樹脂
３２（３２Ａ）を充填したほか、コンデンサ上面２０Ａ
上及びコア基板本体上面１０Ａ上や、コンデンサ下面２
０Ｂ上及びコア基板本体下面１０Ｂ上（図中下方）に
も、充填樹脂層３２Ｂ，３２Ｃ，３２Ｄ，３２Ｅを形成
した（図６参照）。しかし、少なくとも充填樹脂３２
（３２Ａ）でコンデンサ２０を貫通孔１１内に固定でき
れば良い。したがって、貫通孔１１内にのみ充填樹脂３
２を注入しても良い。In the above embodiment, after the capacitor 20 is built in the through hole 11, the filling resin 32 (32A) is filled in the through hole 11, and the capacitor upper surface 20A
On the upper surface and on the upper surface 10A of the core substrate body, and on the lower surface 2 of the capacitor.
Filled resin layers 32B, 32C, 32D, and 32E were also formed on the lower surface 0B and the lower surface 10B of the core substrate main body (the lower part in the figure) (see FIG. 6). However, at least the filling resin 32
It is sufficient that the capacitor 20 can be fixed in the through hole 11 by (32A). Therefore, the filling resin 3 only in the through hole 11
2 may be injected.

【０１０３】あるいは、充填樹脂３２（３２Ａ）の他に
コンデンサ上面２０Ａ上やコンデンサ下面２０Ｂ上の充
填樹脂層３２Ｂ，３２Ｄのみ形成するようにすることも
できる。即ち、貫通孔１１（受け部１２）やコンデンサ
２０の寸法を調整しておき、コンデンサ２０を貫通孔１
１内で位置決めした状態で、コンデンサ上面２０Ａがコ
ア基板本体上面１０Ａよりも低位（図中下方）となり、
かつ、上面接続パッド２１がコア基板本体上面１０Ａよ
りも上位（図中上方）となるようにする。また、コンデ
ンサ下面２０Ｂがコア基板本体下面１０Ｂよりも上位
（図中上方）となり、かつ、下面接続パッド２２がコア
基板本体下面１０Ｂよりも低位（図中上方）となるよう
にする。次いで、貫通孔１１内に充填樹脂３２を注入す
るほか、コンデンサ上面２０Ａ、コンデンサ下面２０Ｂ
上にもそれぞれ充填樹脂層３２Ｂ，３２Ｄを形成する。
その後、この充填樹脂層３２Ｂの上面に上面接続パッド
２１が露出し、この上面がコア基板本体上面１０Ａと面
一になるように、また、この充填樹脂層３２Ｄの上面に
下面接続パッド２２が露出し、この下面がコア基板本体
下面１０Ｂと面一になるように整面しても良い。このよ
うにしても、貫通孔１１の存在やコンデンサ２０を内蔵
したために生じる段差が解消でき、さらに上層に上部樹
脂絶縁層４１等や配線層４５等を形成する際に、配線層
４５等の断線やショートを防止し、あるいはフリップチ
ップパッド１０１等のコプラナリティ低下を防止でき
る。Alternatively, in addition to the filling resin 32 (32A), only the filling resin layers 32B and 32D on the capacitor upper surface 20A and the capacitor lower surface 20B may be formed. That is, the dimensions of the through-hole 11 (receiving portion 12) and the capacitor 20 are adjusted, and the capacitor 20 is connected to the through-hole 1
1, the upper surface 20A of the capacitor is lower (lower in the figure) than the upper surface 10A of the core substrate main body.
In addition, the upper surface connection pads 21 are positioned higher (upper in the figure) than the upper surface 10A of the core substrate main body. Further, the lower surface 20B of the capacitor is higher (upper in the figure) than the lower surface 10B of the core substrate body, and the lower surface connection pad 22 is lower (upper in the figure) than the lower surface 10B of the core substrate body. Next, in addition to injecting the filling resin 32 into the through-hole 11, the capacitor upper surface 20A and the capacitor lower surface 20B
Filled resin layers 32B and 32D are also formed thereon.
Thereafter, the upper surface connection pads 21 are exposed on the upper surface of the filling resin layer 32B, and the lower surface connection pads 22 are exposed on the upper surface of the filling resin layer 32D so that the upper surface is flush with the upper surface 10A of the core substrate main body. Alternatively, the lower surface may be leveled so as to be flush with the core substrate main body lower surface 10B. Even in this case, the step caused by the presence of the through-hole 11 and the built-in capacitor 20 can be eliminated, and when the upper resin insulating layer 41 or the like or the wiring layer 45 or the like is formed as an upper layer, the disconnection of the wiring layer 45 or the like is performed. Or a short circuit, or a decrease in coplanarity of the flip chip pad 101 or the like can be prevented.

【０１０４】また、上記実施形態では、コンデンサ２０
を内蔵させた後に、コア基板本体１０にコアスルーホー
ル導体３３を形成したが、予めコア基板本体上面１０Ａ
とコア基板本体下面１０Ｂとの間を貫通するコアスルー
ホール導体を形成しておき、その後コンデンサ２０を貫
通孔１１内に内蔵させることもできる。即ち、受け部用
コア基板本体１３と壁部用コア基板本体１６とを接着し
た後（図４，図５参照）、コア基板本体上面１０Ａとコ
ア基板本体下面１０Ｂとの間を貫通する貫通孔を形成
し、公知の手法によりコアスルーホール導体を形成す
る。その後、上記と同様にして、貫通孔１１内にコンデ
ンサ２０を内蔵させる。このようにすると、コンデンサ
２０を内蔵した後、コアスルーホール孔３０Ｈの形成の
際に発生する振動や衝撃等で、コンデンサ２０や充填樹
脂３２にクラック等の不具合を生じさせる危険を回避す
ることができる。In the above embodiment, the capacitor 20
After the core through-hole conductor 33 was formed in the core substrate body 10, the core substrate body upper surface 10A
It is also possible to form a core through-hole conductor penetrating between the core substrate main body lower surface 10 </ b> B and then to incorporate the capacitor 20 in the through-hole 11. That is, after bonding the core substrate body 13 for the receiving portion and the core substrate body 16 for the wall portion (see FIGS. 4 and 5), a through hole penetrating between the core substrate main body upper surface 10A and the core substrate main body lower surface 10B. And a core through-hole conductor is formed by a known method. Thereafter, the capacitor 20 is built in the through hole 11 in the same manner as described above. By doing so, it is possible to avoid the danger that the capacitor 20 or the filling resin 32 may have a defect such as a crack due to vibration or impact generated when the core through hole 30H is formed after the capacitor 20 is built. it can.

【０１０５】さらに、上記実施形態においては、コアス
ルーホール導体３３や接続導体３４，３５を形成した後
に、平坦化樹脂３６，３７，３８を形成して、コア基板
３０の上下を平坦にした。しかし、上記平坦化樹脂を用
いないで、即ち、図７に示す状態から、コアスルーホー
ル導体３３内を樹脂で埋めた上で、樹脂絶縁層４１，５
１を形成するようにしても良い。このようにすれば、配
線基板をより安価に形成することができる。Further, in the above embodiment, after the core through-hole conductor 33 and the connection conductors 34 and 35 are formed, flattening resins 36, 37 and 38 are formed to flatten the upper and lower portions of the core substrate 30. However, without using the flattening resin, that is, after filling the inside of the core through-hole conductor 33 with resin from the state shown in FIG.
1 may be formed. With this configuration, the wiring board can be formed at lower cost.

【０１０６】さらに、上記実施形態では、貫通孔１１，
２１１にコンデンサ受け部１２，２１２をそれぞれ形成
し、当接部２０Ｃ，２２０Ｃ、及び切り欠き部２０Ｐ，
２２０Ｐが形成されたコンデンサ２０，２２０が、この
受け部１２等に当接し、かつ、嵌合するようにした。し
かし、受け部１２等に当接するのみでも、コンデンサ２
０等の図中上下方向の位置決めをすることができる。例
えば、図１１の変形例１に示す配線基板３００のような
ものが挙げられる。この配線基板３００について説明す
ると、内蔵するコンデンサ３２０には、実施形態１のコ
ンデンサ２０と異なり、切り欠き部が形成されておら
ず、その厚さがコンデンサ２０よりやや薄くされ、その
代わりに、コンデンサ下面３２０Ｂに形成された下面接
続パッド３２２の厚さが厚くされている。一方、コア基
板本体１０その他については、実施形態１の配線基板１
００とほぼ同様とされている。この配線基板３００で
は、受け部１２の内向き面１２Ｓとコンデンサ下面（当
接面）３２０Ｂとが当接することで、コンデンサ３２０
の図中上下方向の位置決めがなされている。これによ
り、容易にコンデンサ３２０の上下方向の位置ズレに起
因する上方コンデンサ接続配線６０（配線層４５）や下
方コンデンサ接続配線７０（配線層５５）との接続不良
を防止でき、これらと確実に接続できる。また、配線基
板３００では、切り欠き部を形成しない略直方体形状の
コンデンサ３２０を用いることができ、コンデンサ３２
０の製造が容易で安価になるため、配線基板３００も安
価にできる。なお、コンデンサ３２０の平面方向（図中
左右方向）の位置決めは、適宜治工具を用いて行い、充
填樹脂３３２によってコンデンサ３２０を貫通孔１１内
に固定すればよい。Further, in the above embodiment, the through holes 11,
The capacitor receiving portions 12 and 212 are formed on the 211, respectively, and the contact portions 20C and 220C and the cutout portions 20P and 20P are formed.
Capacitors 20 and 220 having 220P formed thereon are in contact with and fitted to receiving portion 12 and the like. However, even if the capacitor 2 only contacts the receiving portion 12 or the like,
Positioning in the vertical direction in the figure such as 0 can be performed. For example, a circuit board such as a wiring board 300 shown in a first modification of FIG. Explaining the wiring board 300, the built-in capacitor 320 is different from the capacitor 20 of the first embodiment in that no cutout portion is formed and the thickness thereof is slightly smaller than that of the capacitor 20. The thickness of the lower surface connection pad 322 formed on the lower surface 320B is increased. On the other hand, regarding the core substrate body 10 and others, the wiring substrate 1 of the first embodiment is used.
It is almost the same as 00. In this wiring board 300, the inward surface 12 </ b> S of the receiving portion 12 and the lower surface (contact surface) 320 </ b> B of the capacitor come into contact with each other, so that the capacitor 320
In the figure, positioning in the vertical direction is performed. This makes it possible to easily prevent poor connection between the upper capacitor connection wiring 60 (wiring layer 45) and the lower capacitor connection wiring 70 (wiring layer 55) due to the displacement of the capacitor 320 in the vertical direction, and to reliably connect them. it can. Further, in the wiring board 300, a substantially rectangular parallelepiped capacitor 320 having no cutout portion can be used.
0 is easy and inexpensive, so that the wiring substrate 300 can be inexpensive. The positioning of the capacitor 320 in the plane direction (the left-right direction in the figure) may be appropriately performed using a jig and tool, and the capacitor 320 may be fixed in the through hole 11 by the filling resin 332.

【０１０７】さらには、例えば、図１２の変形例２に示
す配線基板４００のように、受け部１２等を形成しない
ものもとすることができる。この配線基板４００では、
コア基板本体４１０の上面４１０Ａと下面４１０Ｂとの
間に形成した平面視略正方形状の貫通孔４１１の径（平
面方向寸法）は、上端から下端にわたって変わらず、受
け部が形成されていない。また、この貫通孔４１１内に
内蔵されたコンデンサ４２０は、その厚さはコア基板本
体４１０のそれとほぼ同じであり、実施形態１のコンデ
ンサ２０と異なり、切り欠き部が形成されていない略直
方体形状とされている。本配線基板４００では、コア基
板本体４１０に受け部を形成しないため、実施形態１で
説明したように、受け部用コア基板本体１３と壁部用コ
ア基板本体１６とを貼り合わせる必要が無く、コア基板
本体４１０に公知の手法で貫通孔４１１を形成すれば足
りる。また、コンデンサ４２０も、切り欠き部を形成し
ない略直方体形状のものを用いることができ、コンデン
サ４２０の製造が容易で安価になる。従って、配線基板
４００は、さらに安価にできる。なお、コンデンサ４２
０の上下方向、及び平面方向（図中左右方向）の位置決
めは、適宜治工具を用いて行い、充填樹脂４３２によっ
てコンデンサ４２０を貫通孔４１１内に固定すればよ
い。Further, for example, a circuit board without the receiving section 12 or the like may be used, such as a wiring board 400 shown in a modified example 2 of FIG. In this wiring board 400,
The diameter (dimension in the plane direction) of the substantially square through-hole 411 formed between the upper surface 410A and the lower surface 410B of the core substrate body 410 in plan view does not change from the upper end to the lower end, and no receiving portion is formed. The thickness of the capacitor 420 built in the through hole 411 is substantially the same as that of the core substrate body 410, and unlike the capacitor 20 of the first embodiment, the capacitor 420 has a substantially rectangular parallelepiped shape having no cutout. It has been. In the present wiring board 400, since the receiving portion is not formed in the core substrate main body 410, there is no need to bond the receiving portion core substrate main body 13 and the wall portion core substrate main body 16 as described in the first embodiment, It is sufficient to form the through holes 411 in the core substrate body 410 by a known method. Further, the capacitor 420 may be a substantially rectangular parallelepiped having no notch, and the manufacture of the capacitor 420 is easy and inexpensive. Therefore, the wiring board 400 can be made more inexpensive. The capacitor 42
Positioning in the up-down direction and the plane direction (left-right direction in the figure) of 0 may be performed using a jig or tool as appropriate, and the capacitor 420 may be fixed in the through hole 411 by the filling resin 432.

【０１０８】さらに、実施形態１においてコア基板本体
１０の受け部１２の形状は、図４（ａ）に示したよう
に、コア基板本体上面１０Ａから平面視すると、貫通孔
１１の全周にわたって、略一定の幅を持つ略ロ字形状と
されているが、他の形状であっても良い。例えば、図１
３（ａ）に示すコア基板本体５１０のように、略正方形
の貫通孔１１の４つの角部からそれぞれ略「く」の字状
に突出するコンデンサ受け部５１２Ａ，５１２Ｂ，５１
２Ｃ，５１２Ｄが形成されたもの、図１３（ｂ）に示す
コア基板本体５２０のように、略正方形の貫通孔１１の
うちの対向する２辺（本例では、左右の２辺）に沿って
突出する２本の帯状のコンデンサ受け部５２２Ａ，５２
２Ｂが形成されたものが挙げられる。また、図１３
（ｃ）に示すコア基板本体５３０のように、略正方形の
貫通孔１１の４つの辺にそれぞれ略台形状に突出するコ
ンデンサ受け部５３２Ａ，５３２Ｂ，５３２Ｃ，５３２
Ｄが形成されたものなども挙げられる。これらコンデン
サ受け部５１２，５２２，５３２の内向き面５１２Ｓ，
５２２Ｓ，５３２Ｓもコンデンサ２０を内蔵させた際
に、コンデンサ２０の当接面２０Ｃと当接し、かつ、コ
ンデンサ受け部５１２，５２２，５３２、つまりその内
周縁５１２Ｈ，５２２Ｈ，５３２Ｈが切り欠き部２０Ｐ
と嵌合するので、コンデンサ２０の貫通孔１１内の上下
方向及び平面方向の位置決めをすることができる。Further, in the first embodiment, the shape of the receiving portion 12 of the core substrate main body 10 over the entire circumference of the through hole 11 when viewed from the top of the core substrate main body 10A as shown in FIG. Although it has a substantially rectangular shape with a substantially constant width, it may have another shape. For example, FIG.
3A, capacitor receiving portions 512A, 512B, and 51 projecting from four corners of a substantially square through-hole 11 in a substantially “C” shape, respectively.
As shown in FIG. 13 (b), a core substrate 520 shown in FIG. 13 (b), along two opposing sides (in this example, left and right sides) of a substantially square through hole 11. Two projecting band-shaped capacitor receiving portions 522A, 52
2B is formed. FIG.
As shown in a core substrate body 530 shown in (c), capacitor receiving portions 532A, 532B, 532C, and 532 projecting in substantially trapezoidal shapes on four sides of the substantially square through hole 11 respectively.
Examples in which D is formed are also included. The inward faces 512S of these capacitor receiving portions 512, 522, 532,
522S and 532S also contact the contact surface 20C of the capacitor 20 when the capacitor 20 is incorporated, and the capacitor receiving portions 512, 522, and 532, that is, the inner peripheral edges 512H, 522H, and 532H have the cutout portions 20P.
Therefore, positioning in the up-down direction and the planar direction in the through hole 11 of the capacitor 20 can be performed.

【０１０９】さらに、上記実施形態１では、切り欠き部
２０Ｐをコンデンサ下面２０Ｂの周縁にロ字状に設けた
（図２（ｂ）参照）が、切り欠き部はコンデンサ受け部
（例えば実施形態１における受け部１２（図４参照））
に嵌合する形状であれば、他の形状としても良い。例え
ば、上記コア基板本体５２０（図１３（ｂ）参照）の受
け部５２２に嵌合するコンデンサとして、例えば、図１
４（ａ）に示すコンデンサ５４０が挙げられる。このコ
ンデンサ５４０では、平面視正方形状のコンデンサ下面
５４０Ｂの周縁のうち、対向する二辺に沿う部分のみ階
段状に切り欠き部５４０Ｐが設けられ、当接面５４０Ｃ
が形成されている。これにより、上記コア基板本体５２
０の貫通孔１１内で、コンデンサ５４０の当接面５４０
Ｃと受け部５２２の内向き面５２２Ｓとが当接し、その
内周縁５２２Ｈと切り欠き部５４０Ｐとが嵌合する。こ
のようにしても、コンデンサ５４０の貫通孔１１内にお
ける軸方向及び径方向の位置決めを容易にすることがで
きる。Further, in the first embodiment, the notch 20P is provided in a rectangular shape on the periphery of the capacitor lower surface 20B (see FIG. 2B), but the notch is formed in the capacitor receiving portion (for example, the first embodiment). (See FIG. 4)
Any other shape may be used as long as the shape fits into the shape. For example, as a capacitor fitted to the receiving portion 522 of the core substrate body 520 (see FIG. 13B), for example, FIG.
4 (a). In this capacitor 540, a cutout portion 540P is provided in a stepwise shape only in a portion along two opposing sides of the periphery of a capacitor lower surface 540B having a square shape in a plan view, and a contact surface 540C is provided.
Are formed. Thereby, the core substrate body 52
0, the contact surface 540 of the capacitor 540
C contacts the inward surface 522S of the receiving portion 522, and the inner peripheral edge 522H and the notch 540P are fitted. Even in this case, the positioning in the axial direction and the radial direction in the through hole 11 of the capacitor 540 can be facilitated.

【０１１０】また、コンデンサには、切り欠き部ではな
く、コンデンサ下面から突出する凸部を設けて、コンデ
ンサ受け部と嵌合するようにしても良い。例えば、上記
コア基板本体５１０（図１３（ａ）参照）の受け部５１
２に嵌合するコンデンサとして、例えば、図１４（ｂ）
に示すコンデンサ５５０が挙げられる。このコンデンサ
５５０では、平面視正方形状のコンデンサ下面５５０Ｂ
の周縁のうち、各辺中央部近傍にそれぞれ略矩形状の凸
部５５０ＴＡ，５５０ＴＢ，５５０ＴＣ，５５０ＴＤが
設けられている。これにより、上記コア基板本体５１０
の貫通孔１１内で、コンデンサ５５０のコンデンサ下面
（当接面）５５０Ｂと受け部５１２の内向き面５１２Ｓ
とが当接し、その内周縁５１２Ｈと各凸部５５０ＴＡ等
とが嵌合する。このようにしても、コンデンサ５５０の
貫通孔１１内における軸方向及び径方向の位置決めを容
易にすることができる。The capacitor may be provided with a projection projecting from the lower surface of the capacitor, instead of the notch, and fitted with the capacitor receiving portion. For example, the receiving portion 51 of the core substrate body 510 (see FIG. 13A)
For example, as a capacitor fitted to the connector 2 shown in FIG.
The capacitor 550 shown in FIG. In this capacitor 550, a capacitor lower surface 550B having a square shape in plan view is provided.
Are provided near the center of each side in the vicinity of the periphery of each of the projections 550TA, 550TB, 550TC, and 550TD. Thus, the core substrate body 510
550B of the capacitor 550 and the inward surface 512S of the receiving portion 512 in the through hole 11 of FIG.
Are brought into contact with each other, and the inner peripheral edge 512H and the respective convex portions 550TA are fitted. Even in this case, the positioning in the axial direction and the radial direction in the through hole 11 of the capacitor 550 can be facilitated.

【０１１１】また同様に、上記コア基板本体５３０（図
１３（ｃ）参照）の受け部５３２に嵌合するコンデンサ
として、例えば、図１４（ｃ）に示すコンデンサ５６０
が挙げられる。このコンデンサ５６０では、平面視正方
形状のコンデンサ下面５６０Ｂの周縁のうち、各角部近
傍にそれぞれ略家型状の凸部５６０ＴＡ，５６０ＴＢ，
５６０ＴＣ，５６０ＴＤが設けられている。これによ
り、上記コア基板本体５３０の貫通孔１１内で、コンデ
ンサ５６０のコンデンサ下面（当接面）５６０Ｂと受け
部５３２のそれぞれの内向き面５３２Ｓとが当接し、そ
の内周縁５１２Ｈと各凸部５６０ＴＡ等とが嵌合する。
このようにしても、コンデンサ５６０の貫通孔１１内に
おける軸方向及び径方向の位置決めを容易にすることが
できる。また、コンデンサとコア基板本体の受け部の形
状としては、上記各例に限定されるものではなく、切り
欠き部と凸部のいずれも形成したものなど、互いに当接
し嵌合する形状に形成すればよい。Similarly, as a capacitor to be fitted to the receiving portion 532 of the core substrate main body 530 (see FIG. 13C), for example, a capacitor 560 shown in FIG.
Is mentioned. In this capacitor 560, substantially house-shaped convex portions 560TA, 560TB, 560TA, 560TB,
560TC and 560TD are provided. As a result, in the through hole 11 of the core substrate body 530, the capacitor lower surface (contact surface) 560B of the capacitor 560 and the respective inward surfaces 532S of the receiving portion 532 are in contact with each other, and the inner peripheral edge 512H and the respective convex portions are formed. 560TA or the like is fitted.
Even in this case, positioning in the axial direction and the radial direction in the through hole 11 of the capacitor 560 can be facilitated. Further, the shape of the receiving portion of the capacitor and the core substrate main body is not limited to each of the above examples, and may be formed into a shape that abuts and fits each other, such as a shape in which both a cutout portion and a convex portion are formed. I just need.

【０１１２】上記から説明から容易に理解できるよう
に、コンデンサ受け部とコンデンサとは、受け部の内向
き面とコンデンサの当接面とが互いに当接する形状にさ
れていれば、貫通孔内におけるコンデンサの上下方向の
位置決めをすることができる。またさらに、コンデンサ
受け部とコンデンサとは、受け部（受け部の内周縁）と
コンデンサの切り欠きとが互いに嵌合する形状とされて
いれば、貫通孔内におけるコンデンサの平面方向の位置
決めをすることができる。As can be easily understood from the above description, the capacitor receiving portion and the capacitor are formed in the through hole if the inward surface of the receiving portion and the contact surface of the capacitor are in contact with each other. The vertical position of the capacitor can be determined. Further, if the receiving portion (the inner peripheral edge of the receiving portion) and the cutout of the capacitor are formed to fit each other, the capacitor receiving portion and the capacitor position the capacitor in the through hole in the planar direction. be able to.

【図面の簡単な説明】[Brief description of the drawings]

【図１】実施形態１にかかり、コア基板本体に形成され
たコンデンサ内蔵用貫通孔の下方端部にコンデンサ受け
部が形成され、この貫通孔内にこの受け部に当接、嵌合
するコンデンサを内蔵する配線基板の断面図である。FIG. 1 is a perspective view of a capacitor according to a first embodiment, in which a capacitor receiving portion is formed at a lower end portion of a through hole for a built-in capacitor formed in a core substrate main body. FIG. 3 is a cross-sectional view of a wiring board incorporating the same.

【図２】実施形態１にかかる配線基板に内蔵させるコン
デンサの（ａ）は平面図、（ｂ）は下面側から見た斜視
図、（ｃ）はコンデンサの内部構造説明するための断面
説明図、（ｄ）はコンデンサとＬＧＡパッド及びフリッ
プチップパッドとの関係を示す回路図である。2A is a plan view, FIG. 2B is a perspective view seen from a lower surface side, and FIG. 2C is a cross-sectional explanatory view for explaining the internal structure of the capacitor incorporated in the wiring board according to the first embodiment. (D) is a circuit diagram showing the relationship between the capacitor and the LGA pad and flip chip pad.

【図３】図２のコンデンサの製造方法を説明する説明図
である。FIG. 3 is an explanatory view illustrating a method for manufacturing the capacitor of FIG. 2;

【図４】実施形態１にかかる配線基板において、コンデ
ンサ内蔵するための貫通孔を有するコア基板本体の
（ａ）平面図、及び（ｂ）部分拡大断面図である。FIGS. 4A and 4B are a plan view and a partially enlarged cross-sectional view of a core board main body having a through hole for incorporating a capacitor in the wiring board according to the first embodiment; FIGS.

【図５】図４のコア基板本体の製造方法を説明する説明
図である。FIG. 5 is an explanatory view illustrating a method of manufacturing the core substrate body of FIG. 4;

【図６】図２のコンデンサを図４のコア基板本体の貫通
孔内に内蔵させるコンデンサ内蔵コア基板の製造方法の
説明図である。FIG. 6 is an explanatory view of a method of manufacturing a core board with a built-in capacitor in which the capacitor of FIG. 2 is built in a through hole of the core board body of FIG.

【図７】コンデンサ内蔵コア基板の部分拡大断面図であ
る。FIG. 7 is a partially enlarged cross-sectional view of a core substrate with a built-in capacitor.

【図８】図７のコンデンサ内蔵コア基板の上下面をさら
に平坦化する工程を説明する説明図である。FIG. 8 is an explanatory view illustrating a step of further flattening the upper and lower surfaces of the core substrate with a built-in capacitor of FIG. 7;

【図９】図８の平坦化されたコンデンサ内蔵コア基板の
上下に樹脂絶縁層および各配線層を形成する工程を示す
説明図である。FIG. 9 is an explanatory view showing a step of forming a resin insulating layer and each wiring layer on and under the planarized core substrate with built-in capacitor of FIG. 8;

【図１０】実施形態２にかかり、コア基板本体に形成さ
れたコンデンサ内蔵用貫通孔の上方端部にコンデンサ受
け部が形成され、この貫通孔内にこの受け部に当接、嵌
合するコンデンサを内蔵する配線基板の断面図である。FIG. 10 is a perspective view showing a capacitor receiving portion formed at an upper end of a through hole for incorporating a capacitor formed in a core substrate main body according to the second embodiment, and a capacitor that abuts and fits into the receiving portion in the through hole. FIG. 4 is a cross-sectional view of a wiring board incorporating the same.

【図１１】変形例１にかかり、コア基板本体に形成され
たコンデンサ内蔵用貫通孔の下方端部にコンデンサ受け
部が形成され、この貫通孔内にこの受け部に当接するコ
ンデンサを内蔵する配線基板の断面図である。FIG. 11 is a diagram illustrating a capacitor receiving portion formed at a lower end portion of a through hole for incorporating a capacitor formed in a core substrate main body according to a first modification, and a wiring that incorporates a capacitor in contact with the receiving portion in the through hole; It is sectional drawing of a board | substrate.

【図１２】変形例２にかかり、コア基板本体に形成され
たコンデンサ内蔵用貫通孔内にコンデンサを内蔵する配
線基板の断面図である。FIG. 12 is a cross-sectional view of a wiring board according to a second modification, in which a capacitor is built in a capacitor built-in through hole formed in a core board body.

【図１３】コア基板本体のコンデンサ受け部の他の形態
を示す平面図である。FIG. 13 is a plan view showing another embodiment of the capacitor receiving portion of the core substrate body.

【図１４】コンデンサの切り欠き部及び凸部の他の形態
を示す斜視図である。FIG. 14 is a perspective view showing another form of the cutout portion and the convex portion of the capacitor.

【図１５】コンデンサを上面や下面に搭載した従来の配
線基板におけるコンデンサ接続配線の様子を説明する説
明図である。FIG. 15 is an explanatory diagram illustrating a state of a capacitor connection wiring in a conventional wiring board having a capacitor mounted on an upper surface or a lower surface.

【符号の説明】[Explanation of symbols]

１００，２００，３００，４００ （コンデン
サ内蔵）配線基板 １００Ａ，２００Ａ，３００Ａ，４００Ａ 配線基板上
面 １００Ｂ，２００Ｂ，３００Ｂ，４００Ｂ 配線基板下
面 １０１ フリップチ
ップパッド １０２ フリップチ
ップバンプ １０３ ＬＧＡパッ
ド（下面接続端子） １０，２１０，４１０ コア基板本
体 １０Ａ，２１０Ａ，４１０Ａ コア基板本
体上面 １０Ｂ，２１０Ｂ，４１０Ｂ コア基板本
体下面 １１，２１１，４１１ コンデンサ
内蔵用貫通孔 １２，２１２ コンデンサ
受け部 ２０，２２０，３２０，４２０ コンデンサ ２０Ａ，２２０Ａ，３２０Ａ，４２０Ａ コンデンサ
上面 ２０Ｂ，２２０Ｂ，３２０Ｂ，４２０Ｂ コンデンサ
下面 ２１，２２１，３２１，４２１ 上面接続パ
ッド ２２，２２２，３２２，４２２ 下面接続パ
ッド ２４ 誘電体層 ２５ 電極層 ２５Ｅ，２５Ｆ （一対の）
電極群 ３０ コア基板 ３２，２３２，３３２，４３２ 充填樹脂 ３２Ｂ，３２Ｃ，３２Ｄ，３２Ｅ 充填樹脂層 ３３，２３３ コアスルー
ホール導体 ４１，４２，４３，５１，５２，５３ 樹脂絶縁層 ４５，４６，５５，５６ 配線層 ６０ 上部コンデ
ンサ接続配線 ７０ 下部コンデ
ンサ接続配線 ８０ 上部コア接
続配線 ９０ 下部コア接
続配線100, 200, 300, 400 (Built-in capacitor) Wiring board 100A, 200A, 300A, 400A Wiring board upper surface 100B, 200B, 300B, 400B Wiring substrate lower surface 101 Flip chip pad 102 Flip chip bump 103 LGA pad (lower connection terminal) 10 , 210, 410 Core substrate main body 10A, 210A, 410A Core substrate main body upper surface 10B, 210B, 410B Core substrate main body lower surface 11, 211, 411 Capacitor built-in through hole 12, 212 Capacitor receiving portion 20, 220, 320, 420 Capacitor 20A , 220A, 320A, 420A Capacitor upper surface 20B, 220B, 320B, 420B Capacitor lower surface 21, 221, 321, 421 Upper surface connection pad 22, 222, 322, 422 Lower surface connection pad Pad 24 dielectric layer 25 electrode layer 25E, 25F (a pair)
Electrode group 30 Core substrate 32, 232, 332, 432 Filled resin 32B, 32C, 32D, 32E Filled resin layer 33, 233 Core through-hole conductors 41, 42, 43, 51, 52, 53 Resin insulating layer 45, 46, 55 , 56 wiring layers 60 upper capacitor connecting wiring 70 lower capacitor connecting wiring 80 upper core connecting wiring 90 lower core connecting wiring

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/46 Ｈ０１Ｇ 4/40 Ａ Ｈ０１Ｌ 23/12 Ｂ Ｎ Ｆターム(参考） 5E082 AA01 AB03 BB02 BC40 EE04 EE23 EE26 EE35 FG06 FG26 FG27 FG54 GG01 GG11 GG26 HH21 HH43 JJ12 JJ15 JJ21 JJ23 LL35 MM21 MM28 5E317 AA11 AA24 AA28 BB02 BB12 CC32 CC33 CC44 CD01 CD15 CD18 CD21 CD27 CD29 CD32 CD34 GG11 GG14 GG17 5E336 AA07 BB03 BC01 CC43 CC53 GG11 5E346 AA02 AA06 AA12 AA15 AA16 AA41 AA43 AA60 BB01 BB02 BB16 BB20 CC09 DD22 EE33 FF07 FF15 FF45 GG01 GG15 GG17 GG22 GG28 HH01 HH02 HH07 HH11 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 3/46 H01G 4/40 A H01L 23/12 BNF term (Reference) 5E082 AA01 AB03 BB02 BC40 EE04 EE23 EE26 EE35 FG06 FG26 FG27 FG54 GG01 GG11 GG26 HH21 HH43 JJ12 JJ15 JJ21 JJ23 LL35 MM21 MM28 5E317 AA11 AA24 AA28 BB02 BB12 CC32 CC33 CC44 CD01 CD15 CD18 CD21 CD27 CD29 ACD31 GG11 ABC31A AA16 AA41 AA43 AA60 BB01 BB02 BB16 BB20 CC09 DD22 EE33 FF07 FF15 FF45 GG01 GG15 GG17 GG22 GG28 HH01 HH02 HH07 HH11

Claims (14)

【特許請求の範囲】[Claims] 【請求項１】配線基板上面と配線基板下面とを有し、上
記配線基板上面にＩＣチップと接続するための複数のＩ
Ｃ接続端子を、上記配線基板下面に複数の下面接続端子
を備え、コンデンサを内蔵する配線基板であって、 コア基板本体上面、 コア基板本体下面、 上記コア基板本体上面とコア基板本体下面との間を貫通
するコンデンサ内蔵用貫通孔、 及び、上記コア基板本体上面とコア基板本体下面との間
を貫通して形成された複数のコアスルーホール導体、 を備えるコア基板本体と、 コンデンサ上面、 コンデンサ下面、 互いに絶縁された一対の電極または電極群、 上記コンデンサ上面に形成され、上記一対の電極または
電極群のうちのいずれかの電極または電極群とそれぞれ
導通する複数の上面接続パッドであって、上記一対の電
極または電極群のいずれも上記複数の上面接続パッドの
うちの少なくとも１つと導通する複数の上面接続パッ
ド、 及び、上記コンデンサ下面に形成され、上記一対の電極
または電極群のうちのいずれかの電極または電極群とそ
れぞれ導通する複数の下面接続パッドであって、上記一
対の電極または電極群のいずれも上記複数の下面接続パ
ッドのうちの少なくとも１つと導通する複数の下面接続
パッド、 を備え、 上記コア基板本体のコンデンサ内蔵用貫通孔内に内蔵、
固定された上記コンデンサと、 上記コア基板本体上面及び上記コンデンサ上面の上方に
積層された１または複数の上部樹脂絶縁層と、 上記コア基板本体下面及び上記コンデンサ下面の下方に
積層された１または複数の下部樹脂絶縁層と、 上記上部樹脂絶縁層を貫通あるいはその層間を通って、
上記配線基板上面の複数のＩＣ接続端子とこれに対応す
る上記コンデンサの複数の上面接続パッドとをそれぞれ
接続する複数の上部コンデンサ接続配線と、 上記下部樹脂絶縁層を貫通あるいはその層間を通って、
上記コンデンサの複数の下面接続パッドとこれに対応す
る上記配線基板下面の複数の下面接続端子とをそれぞれ
接続する複数の下部コンデンサ接続配線と、 上記上部樹脂絶縁層を貫通あるいはその層間を通って、
上記配線基板上面の複数のＩＣ接続端子とこれに対応す
る上記コア基板本体上面の複数のコアスルーホール導体
とをそれぞれ接続する複数の上部コア接続配線と、 上記下部樹脂絶縁層を貫通あるいはその層間を通って、
上記コア基板本体下面のコアスルーホール導体とこれに
対応する上記配線基板下面の複数の下面接続端子とをそ
れぞれ接続する複数の下部コア接続配線と、を備えるこ
とを特徴とする配線基板。A plurality of ICs having an upper surface of the wiring substrate and a lower surface of the wiring substrate for connecting to an IC chip on the upper surface of the wiring substrate;
A wiring board having a plurality of lower surface connection terminals on a lower surface of the wiring board and a capacitor built therein, wherein the upper surface of the core substrate, the lower surface of the core substrate, and the lower surface of the core substrate and the lower surface of the core substrate body; A core board main body comprising: a capacitor built-in through hole penetrating therethrough; and a plurality of core through-hole conductors formed through the core board main body upper surface and the core substrate main body lower surface. A lower surface, a pair of electrodes or electrode groups insulated from each other, a plurality of upper surface connection pads formed on the upper surface of the capacitor and electrically connected to any one of the electrodes or electrode groups of the pair of electrodes or electrode groups, A plurality of upper surface connection pads, each of which is electrically connected to at least one of the plurality of upper surface connection pads, and A plurality of lower surface connection pads formed on the lower surface of the capacitor and electrically connected to any one of the pair of electrodes or the electrode group, wherein each of the pair of electrodes or the electrode group is A plurality of lower surface connection pads electrically connected to at least one of the lower surface connection pads of the core substrate, embedded in the capacitor built-in through hole of the core substrate body,
The fixed capacitor, one or more upper resin insulating layers laminated above the upper surface of the core substrate body and the upper surface of the capacitor, and one or more layers laminated below the lower surface of the core substrate body and the lower surface of the capacitor The lower resin insulating layer of the above, penetrating or passing through the upper resin insulating layer,
A plurality of upper capacitor connection wirings respectively connecting a plurality of IC connection terminals on the upper surface of the wiring board and a plurality of upper surface connection pads of the capacitor corresponding thereto, and penetrating through the lower resin insulating layer or passing through the interlayer,
A plurality of lower capacitor connection wirings respectively connecting a plurality of lower surface connection pads of the capacitor and a plurality of lower surface connection terminals of the lower surface of the wiring board corresponding thereto, and penetrating or passing through the upper resin insulating layer,
A plurality of upper core connection wirings respectively connecting a plurality of IC connection terminals on the upper surface of the wiring board and a plurality of core through-hole conductors on the upper surface of the core substrate body corresponding thereto; Through
A wiring board, comprising: a plurality of lower core connection wirings for respectively connecting a core through-hole conductor on the lower surface of the core substrate main body and a plurality of lower surface connection terminals on the lower surface of the wiring substrate corresponding thereto. 【請求項２】請求項１に記載の配線基板であって、 前記コア基板本体は、前記コンデンサ内蔵用貫通孔のう
ち両端部のいずれかにおいて、径方向内側に向けて突出
するコンデンサ受け部を備え、 前記コンデンサは、上記コンデンサ受け部の内向き面に
当接していることを特徴とする配線基板。2. The wiring board according to claim 1, wherein the core board main body has a capacitor receiving portion protruding radially inward at one of both ends of the through hole for incorporating a capacitor. The wiring board, wherein the capacitor is in contact with an inward surface of the capacitor receiving portion. 【請求項３】請求項２に記載の配線基板であって、 前記コンデンサは、前記コンデンサ上面及びコンデンサ
下面のうち、前記コンデンサ受け部と当接する側の面の
周縁に、切り欠き部及び凸部の少なくともいずれかが形
成され、 上記切り欠き部及び凸部の少なくともいずれかにより、
上記コンデンサが前記コンデンサ受け部に嵌合している
ことを特徴とする配線基板。3. The wiring board according to claim 2, wherein the capacitor has a notch portion and a protrusion at a peripheral edge of a surface of the capacitor upper surface and the capacitor lower surface which is in contact with the capacitor receiving portion. Is formed, and at least one of the cutout portion and the convex portion,
A wiring board, wherein the capacitor is fitted in the capacitor receiving portion. 【請求項４】コア基板本体上面、 コア基板本体下面、 及び、上記コア基板本体上面とコア基板本体下面との間
を貫通するコンデンサ内蔵用貫通孔、 を備えるコア基板本体と、 コンデンサ上面、 コンデンサ下面、 互いに絶縁された一対の電極または電極群、 上記コンデンサ上面に形成され、上記一対の電極または
電極群のうちのいずれかの電極または電極群とそれぞれ
導通する複数の上面接続パッドであって、上記一対の電
極または電極群のいずれも上記複数の上面接続パッドの
うちの少なくとも１つと導通する複数の上面接続パッ
ド、 及び、上記コンデンサ下面に形成され、上記一対の電極
または電極群のうちのいずれかの電極または電極群とそ
れぞれ導通する複数の下面接続パッドであって、上記一
対の電極または電極群のいずれも上記複数の下面接続パ
ッドのうちの少なくとも１つと導通する複数の下面接続
パッド、 を備え、 上記コア基板本体のコンデンサ内蔵用貫通孔内に内蔵、
固定されたコンデンサと、を備えるコンデンサ内蔵コア
基板。4. A core substrate main body comprising: a core substrate main body upper surface; a core substrate main body lower surface; and a through hole for incorporating a capacitor penetrating between the core substrate main body upper surface and the core substrate main body lower surface. A lower surface, a pair of electrodes or electrode groups insulated from each other, a plurality of upper surface connection pads formed on the upper surface of the capacitor and electrically connected to any one of the electrodes or electrode groups of the pair of electrodes or electrode groups, Any one of the pair of electrodes or the electrode group formed on the lower surface of the capacitor and a plurality of upper surface connection pads each of which is electrically connected to at least one of the plurality of upper surface connection pads. A plurality of lower surface connection pads each of which is electrically connected to one of the electrodes or the electrode group, and any one of the pair of electrodes or the electrode group. At least one conductive plurality of lower surface connection pads of the serial plurality of lower surface connection pads, comprising a built in the core substrate main body of the capacitor internal through-hole,
A fixed-capacitor core substrate comprising: a fixed capacitor. 【請求項５】請求項４に記載のコンデンサ内蔵コア基板
であって、 前記コンデンサ内蔵用貫通孔内に充填した充填樹脂で前
記コンデンサを上記コンデンサ内蔵用貫通孔内に固定し
てなることを特徴とするコンデンサ内蔵コア基板。5. The core substrate with a built-in capacitor according to claim 4, wherein the capacitor is fixed in the through-hole for a built-in capacitor with a resin filled in the through-hole for a built-in capacitor. Core board with built-in capacitor. 【請求項６】請求項４または請求項５に記載のコンデン
サ内蔵コア基板であって、 前記コンデンサ上面に、または前記コア基板本体上面及
び前記コンデンサ上面に上部充填樹脂層を、 前記コンデンサ下面に、または前記コア基板本体下面及
び前記コンデンサ下面に下部充填樹脂層を備え、 上記コンデンサ上面上の上部充填樹脂層と上記コア基板
本体上面またはコア基板本体上面上の上部充填樹脂層と
は、略面一に整面され、前記複数の上面接続パッドがそ
れぞれ略面一に露出しており、 上記コンデンサ下面上の下部充填樹脂層と上記コア基板
本体下面またはコア基板本体下面上の下部充填樹脂層と
は、略面一に整面され、前記複数の下面接続パッドがそ
れぞれ略面一に露出していることを特徴とするコンデン
サ内蔵コア基板。6. The capacitor built-in core substrate according to claim 4, wherein an upper filling resin layer is provided on the upper surface of the capacitor, or on the upper surface of the core substrate main body and the upper surface of the capacitor, and on the lower surface of the capacitor. Alternatively, a lower filling resin layer is provided on the lower surface of the core substrate body and the lower surface of the capacitor, and the upper filling resin layer on the upper surface of the capacitor and the upper filling resin layer on the upper surface of the core substrate body or the upper surface of the core substrate body are substantially flush with each other. The plurality of upper surface connection pads are respectively exposed substantially flush with each other, and the lower filling resin layer on the lower surface of the capacitor and the lower filling resin layer on the lower surface of the core substrate body or the lower surface of the core substrate body A core substrate with a built-in capacitor, wherein the plurality of lower surface connection pads are substantially flush with each other. 【請求項７】請求項４〜請求項６のいずれかに記載のコ
ンデンサ内蔵コア基板であって、 前記コア基板本体は、前記コンデンサ内蔵用貫通孔のう
ち、前記コア基板本体下面側端部において径方向内側に
向けて突出するコンデンサ受け部を備え、 前記コンデンサは、上記コンデンサ受け部の上面に当接
していることを特徴とするコンデンサ内蔵コア基板。7. The core substrate with a built-in capacitor according to claim 4, wherein the core substrate main body is formed at a lower end of the through hole for the capacitor with a lower surface side of the core substrate main body. A core substrate with a built-in capacitor, comprising: a capacitor receiving portion protruding radially inward, wherein the capacitor is in contact with an upper surface of the capacitor receiving portion. 【請求項８】請求項７に記載のコンデンサ内蔵コア基板
であって、 前記コンデンサは、前記コンデンサ下面の周縁に、切り
欠き部及び凸部の少なくともいずれかが形成され、 上記切り欠き部及び凸部の少なくともいずれかにより、
上記コンデンサが前記コンデンサ受け部に嵌合している
ことを特徴とするコンデンサ内蔵コア基板。8. The core substrate with a built-in capacitor according to claim 7, wherein the capacitor has at least one of a notch and a protrusion formed on a periphery of a lower surface of the capacitor. By at least one of the parts
A core substrate with a built-in capacitor, wherein the capacitor is fitted in the capacitor receiving portion. 【請求項９】コア基板本体上面と、 コア基板本体下面と、 上記コア基板本体上面とコア基板本体下面との間を貫通
するコンデンサ内蔵用貫通孔と、を備え、 上記コンデンサ内蔵用貫通孔は、そのコア基板本体下面
側端部において径方向内側に向けて突出し、内蔵させる
コンデンサの当接面と少なくともその上面で当接可能な
コンデンサ受け部を備えることを特徴とするコア基板本
体。9. A core substrate main body upper surface, a core substrate main body lower surface, and a capacitor built-in through hole penetrating between the core substrate main body upper surface and the core substrate main body lower surface. And a capacitor receiving portion protruding radially inward at an end portion on the lower surface side of the core substrate main body, the capacitor receiving portion being capable of being abutted on at least an upper surface thereof with a contact surface of a built-in capacitor. 【請求項１０】請求項９に記載のコア基板本体であっ
て、 前記コンデンサ受け部は、前記内蔵させるコンデンサの
当接側の面に形成した切り欠き部及び凸部の少なくとも
いずれかと嵌合可能な形状であることを特徴とするコア
基板本体。10. The core substrate body according to claim 9, wherein the capacitor receiving portion can be fitted with at least one of a cutout portion and a convex portion formed on a surface on a contact side of the built-in capacitor. A core substrate body characterized in that it has a special shape. 【請求項１１】コンデンサ上面と、 コンデンサ下面と、 互いに絶縁された一対の電極または電極群と、 上記コンデンサ上面に形成され、上記一対の電極または
電極群のうちのいずれかの電極または電極群とそれぞれ
導通する複数の上面接続パッドであって、上記一対の電
極または電極群のいずれも上記複数の上面接続パッドの
うちの少なくとも１つと導通する複数の上面接続パッド
と、 上記コンデンサ下面に形成され、上記一対の電極または
電極群のうちのいずれかの電極または電極群とそれぞれ
導通する複数の下面接続パッドであって、上記一対の電
極または電極群のいずれも上記複数の下面接続パッドの
うちの少なくとも１つと導通する複数の下面接続パッド
と、 上記コンデンサ下面の周縁に形成され、コア基板本体の
コンデンサ内蔵用貫通孔内において径方向内側に向けて
突出するコンデンサ受け部と当接して嵌合可能な切り欠
き部及び凸部の少なくともいずれかと、を備えるコンデ
ンサ。11. A capacitor upper surface, a capacitor lower surface, a pair of electrodes or electrode groups insulated from each other, and any one of the pair of electrodes or electrode groups formed on the capacitor upper surface. A plurality of upper surface connection pads each conducting, each of the pair of electrodes or the electrode group being formed on a plurality of upper surface connection pads electrically conductive with at least one of the plurality of upper surface connection pads; A plurality of lower surface connection pads, each of which is electrically connected to any one of the pair of electrodes or electrode groups, and at least one of the plurality of lower surface connection pads. A plurality of lower surface connection pads electrically connected to one, and formed on the periphery of the lower surface of the capacitor, inside the capacitor of the core substrate body Capacitor comprising at least one, the matable notches receiving portion abuts capacitor projecting toward the radial inner side in use through holes and the protrusions. 【請求項１２】壁部用コア基板本体上面と壁部用コア基
板本体下面とを有し、これらの間を貫通する壁部用貫通
孔を備える壁部用コア基板本体の上記壁部用コア基板本
体下面と、 受け部用コア基板本体上面と受け部用コア基板本体下面
とを有し、これらの間を貫通する受け部用貫通孔を備え
る受け部用コア基板本体の上記受け部用コア基板本体上
面とを、 上記壁部用貫通孔内に上記受け部用コア基板のうち上記
受け部用貫通孔の周縁の少なくとも一部を露出させて、 接着する接着工程を備えることを特徴とするコア基板本
体の製造方法。12. The wall core of the wall core substrate main body having a wall core substrate main body upper surface and a wall core substrate main body lower surface, and having a wall through hole penetrating therethrough. The receiving unit core of the receiving unit core substrate main body having a substrate main body lower surface, a receiving unit core substrate main unit upper surface, and a receiving unit core substrate main unit lower surface, and having a receiving unit through hole penetrating therebetween. A step of exposing at least a part of the periphery of the through-hole for the receiving portion of the core substrate for the receiving portion to the upper surface of the substrate in the through-hole for the wall portion, and bonding. Manufacturing method of core substrate body. 【請求項１３】コア基板本体上面、 コア基板本体下面、 及び、上記コア基板本体上面とコア基板本体下面との間
を貫通するコンデンサ内蔵用貫通孔、 を備えるコア基板本体の、上記コンデンサ内蔵用貫通孔
内に、 コンデンサ上面、 コンデンサ下面、 互いに絶縁された一対の電極または電極群、 上記コンデンサ上面に形成され、上記一対の電極または
電極群のうちのいずれかの電極または電極群とそれぞれ
導通する複数の上面接続パッドであって、上記一対の電
極または電極群のいずれも上記複数の上面接続パッドの
うちの少なくとも１つと導通する複数の上面接続パッ
ド、 及び、上記コンデンサ下面に形成され、上記一対の電極
または電極群のうちのいずれかの電極または電極群とそ
れぞれ導通する複数の下面接続パッドであって、上記一
対の電極または電極群のいずれも上記複数の下面接続パ
ッドのうちの少なくとも１つと導通する複数の下面接続
パッド、 を備えるコンデンサを配置するコンデンサ配置工程と、 少なくとも上記コンデンサ内蔵用貫通孔内に充填樹脂を
注入し、上記充填樹脂を硬化させて、充填樹脂で上記コ
ンデンサを上記コンデンサ内蔵用貫通孔内に固定するコ
ンデンサ固定工程と、 少なくとも上記コア基板本体上面とコア基板本体下面と
の間を貫通するコアスルーホール導体を形成するコアス
ルーホール形成工程と、を備えるコンデンサ内蔵コア基
板の製造方法。13. A method for mounting a capacitor on a core substrate, comprising: an upper surface of a core substrate main body; a lower surface of the core substrate main body; and a through hole for mounting a capacitor penetrating between the upper surface of the core substrate main body and the lower surface of the core substrate main body. In the through-hole, the upper surface of the capacitor, the lower surface of the capacitor, a pair of electrodes or electrode groups insulated from each other, formed on the upper surface of the capacitor, and electrically connected to any one of the pair of electrodes or electrode groups. A plurality of upper surface connection pads, each of the pair of electrodes or the electrode group being electrically connected to at least one of the plurality of upper surface connection pads, and a plurality of upper surface connection pads formed on the lower surface of the capacitor; A plurality of lower surface connection pads each electrically connected to any one of the electrodes or electrode groups of the A plurality of lower surface connection pads each of which is electrically connected to at least one of the plurality of lower surface connection pads; and a capacitor arranging step of arranging a capacitor, wherein at least the capacitor built-in through hole is filled. A capacitor fixing step of injecting a resin, curing the filling resin, and fixing the capacitor in the capacitor built-in through hole with the filling resin, and penetrating at least between the upper surface of the core substrate main body and the lower surface of the core substrate main body. A core through hole forming step of forming a core through hole conductor to be formed. 【請求項１４】請求項１３に記載のコンデンサ内蔵コア
基板の製造方法であって、 前記コンデンサ固定工程は、前記コンデンサ内蔵用貫通
孔内の他、前記コンデンサ上面、コンデンサ下面、コア
基板本体上面、及び、コア基板本体下面のうち、少なく
ともコンデンサ上面及びコンデンサ下面にも充填樹脂を
塗布し硬化させるコンデンサ固定−充填樹脂塗布硬化工
程であり、 前記コアスルーホール形成工程に先だって、 上記コンデンサ上面上の、または、上記コンデンサ上面
上及び前記コア基板本体上面上の、上記充填樹脂を研磨
して上記複数の上面接続パッドを略面一に露出させると
ともに、上記コンデンサ上面上の充填樹脂層と上記コア
基板本体上面とを、または、上記コンデンサ上面上の充
填樹脂層とコア基板本体上面上の充填樹脂層とを、略面
一の平坦面に整面し、 上記コンデンサ下面上の、または、上記コンデンサ下面
上及び前記コア基板本体下面上の、上記充填樹脂を研磨
して上記複数の下面接続パッドを略面一に露出させると
ともに、上記コンデンサ下面上の充填樹脂層と上記コア
基板本体下面とを、または、上記コンデンサ下面上の充
填樹脂層とコア基板本体下面上の充填樹脂層とを、略面
一の平坦面に整面する研磨整面工程を備えることを特徴
とするコンデンサ内蔵コア基板の製造方法。14. The method of manufacturing a core substrate with a built-in capacitor according to claim 13, wherein the step of fixing the capacitor includes the step of: fixing the inside of the capacitor-containing through hole, the upper surface of the capacitor, the lower surface of the capacitor, the upper surface of the core substrate main body, And, among the lower surface of the core substrate main body, at least the capacitor upper surface and the capacitor lower surface are a capacitor fixing and a resin filling and curing process of applying and curing the filling resin, and prior to the core through-hole forming process, Alternatively, the filler resin is polished on the upper surface of the capacitor and the upper surface of the core substrate body to expose the plurality of upper surface connection pads substantially flush with each other, and the filler resin layer on the upper surface of the capacitor and the core substrate body The top surface, or the filling resin layer on the capacitor top surface and the filling resin layer on the core substrate main body top surface The above-mentioned resin is polished on the lower surface of the capacitor, or on the lower surface of the capacitor and the lower surface of the core substrate body to substantially flatten the plurality of lower surface connection pads. And the filling resin layer on the lower surface of the capacitor and the filling resin layer on the lower surface of the core substrate, or the filling resin layer on the lower surface of the capacitor and the filling resin layer on the lower surface of the core substrate body are substantially flush with each other. A method for manufacturing a core substrate with a built-in capacitor, comprising a polishing and leveling step of leveling a flat surface.
JP05886399A 1999-03-05 1999-03-05 Capacitor, manufacturing method of core substrate body, and manufacturing method of core substrate with built-in capacitor Expired - Lifetime JP3672169B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05886399A JP3672169B2 (en) 1999-03-05 1999-03-05 Capacitor, manufacturing method of core substrate body, and manufacturing method of core substrate with built-in capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05886399A JP3672169B2 (en) 1999-03-05 1999-03-05 Capacitor, manufacturing method of core substrate body, and manufacturing method of core substrate with built-in capacitor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004357062A Division JP4339781B2 (en) 2004-12-09 2004-12-09 Wiring board

Publications (2)

Publication Number Publication Date
JP2000261124A true JP2000261124A (en) 2000-09-22
JP3672169B2 JP3672169B2 (en) 2005-07-13

Family

ID=13096572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05886399A Expired - Lifetime JP3672169B2 (en) 1999-03-05 1999-03-05 Capacitor, manufacturing method of core substrate body, and manufacturing method of core substrate with built-in capacitor

Country Status (1)

Country Link
JP (1) JP3672169B2 (en)

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134919A (en) * 2000-10-27 2002-05-10 Ngk Spark Plug Co Ltd Wiring board
JP2002237683A (en) * 2001-02-08 2002-08-23 Ngk Spark Plug Co Ltd Method for manufacturing circuit board
JP2002271025A (en) * 2001-03-13 2002-09-20 Ibiden Co Ltd Printed wiring board and manufacturing method therefor
JP2002271032A (en) * 2001-03-13 2002-09-20 Ibiden Co Ltd Printed wiring board and manufacturing method therefor
JP2003152317A (en) * 2000-12-25 2003-05-23 Ngk Spark Plug Co Ltd Wiring board
WO2003100851A1 (en) * 2002-05-27 2003-12-04 Nec Corporation Semiconductor device mounting board, method for producing the same, method for inspecting board, and semiconductor package
JP2004266180A (en) * 2003-03-04 2004-09-24 Kyocera Corp Wiring board
JP2005039243A (en) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd Intermediate substrate
JP2007096262A (en) * 2005-09-01 2007-04-12 Ngk Spark Plug Co Ltd Wiring board and ceramic chip for embedding
JP2007318089A (en) * 2006-04-25 2007-12-06 Ngk Spark Plug Co Ltd Wiring board
JP2007318090A (en) * 2006-04-25 2007-12-06 Ngk Spark Plug Co Ltd Method for manufacturing wiring board
JP2008244029A (en) * 2007-03-27 2008-10-09 Ngk Spark Plug Co Ltd Wiring board with built-in component, and component used therefor
JP2008306173A (en) * 2007-05-07 2008-12-18 Ngk Spark Plug Co Ltd Wiring board with built-in component and method for manufacturing same
US7474538B2 (en) 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
JP2009038241A (en) * 2007-08-02 2009-02-19 Ngk Spark Plug Co Ltd Component accommodating wiring board, capacitor for accommodating wiring board
JP2009105344A (en) * 2007-10-25 2009-05-14 Ngk Spark Plug Co Ltd Wiring substrate with built-in plate-like component, and manufacturing method therefor
JP2009246315A (en) * 2008-04-01 2009-10-22 Kyocera Corp Substrate incorporating component and mounting structure
JP2010021368A (en) * 2008-07-10 2010-01-28 Ngk Spark Plug Co Ltd Wiring board with built-in component and manufacturing method thereof
US8116091B2 (en) 1999-09-02 2012-02-14 Ibiden Co., Ltd. Printed circuit board
JP2012151154A (en) * 2011-01-14 2012-08-09 Ngk Spark Plug Co Ltd Method for manufacturing component built-in wiring substrate
US8314343B2 (en) * 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
KR101329931B1 (en) * 2006-04-25 2013-11-28 니혼도꾸슈도교 가부시키가이샤 Wiring Board
JP2014239186A (en) * 2013-06-10 2014-12-18 新光電気工業株式会社 Wiring board and method for manufacturing wiring board
JP2014239187A (en) * 2013-06-10 2014-12-18 新光電気工業株式会社 Wiring board and method for manufacturing wiring board
US9307632B2 (en) 2012-12-31 2016-04-05 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method of manufacturing the same
KR20160109424A (en) * 2015-03-11 2016-09-21 삼성전기주식회사 Printed circuit board and method for manufacturing the same
US9516740B2 (en) 2013-08-29 2016-12-06 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded substrate and method for manufacturing electronic component embedded substrate
US9788433B2 (en) 2012-12-31 2017-10-10 Samsung Electro-Mechanics Co., Ltd. Circuit board and method of manufacturing the same

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8116091B2 (en) 1999-09-02 2012-02-14 Ibiden Co., Ltd. Printed circuit board
US8763241B2 (en) 1999-09-02 2014-07-01 Ibiden Co., Ltd. Method of manufacturing printed wiring board
US8842440B2 (en) 1999-09-02 2014-09-23 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
JP2002134919A (en) * 2000-10-27 2002-05-10 Ngk Spark Plug Co Ltd Wiring board
JP2003152317A (en) * 2000-12-25 2003-05-23 Ngk Spark Plug Co Ltd Wiring board
JP2002237683A (en) * 2001-02-08 2002-08-23 Ngk Spark Plug Co Ltd Method for manufacturing circuit board
JP2002271025A (en) * 2001-03-13 2002-09-20 Ibiden Co Ltd Printed wiring board and manufacturing method therefor
JP2002271032A (en) * 2001-03-13 2002-09-20 Ibiden Co Ltd Printed wiring board and manufacturing method therefor
JP4697828B2 (en) * 2001-03-13 2011-06-08 イビデン株式会社 Printed wiring board and printed wiring board manufacturing method
CN100437987C (en) * 2002-05-27 2008-11-26 日本电气株式会社 Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
US7474538B2 (en) 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
WO2003100851A1 (en) * 2002-05-27 2003-12-04 Nec Corporation Semiconductor device mounting board, method for producing the same, method for inspecting board, and semiconductor package
JP4508540B2 (en) * 2003-03-04 2010-07-21 京セラ株式会社 Wiring board and electronic device
JP2004266180A (en) * 2003-03-04 2004-09-24 Kyocera Corp Wiring board
JP2005039243A (en) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd Intermediate substrate
JP2007096262A (en) * 2005-09-01 2007-04-12 Ngk Spark Plug Co Ltd Wiring board and ceramic chip for embedding
US7956454B2 (en) 2005-09-01 2011-06-07 Ngk Spark Plug Co., Ltd. Wiring board and ceramic chip to be embedded
JP4509972B2 (en) * 2005-09-01 2010-07-21 日本特殊陶業株式会社 Wiring board, embedded ceramic chip
JP2007318089A (en) * 2006-04-25 2007-12-06 Ngk Spark Plug Co Ltd Wiring board
KR101329931B1 (en) * 2006-04-25 2013-11-28 니혼도꾸슈도교 가부시키가이샤 Wiring Board
JP2007318090A (en) * 2006-04-25 2007-12-06 Ngk Spark Plug Co Ltd Method for manufacturing wiring board
JP2008244029A (en) * 2007-03-27 2008-10-09 Ngk Spark Plug Co Ltd Wiring board with built-in component, and component used therefor
JP2008306173A (en) * 2007-05-07 2008-12-18 Ngk Spark Plug Co Ltd Wiring board with built-in component and method for manufacturing same
KR101463995B1 (en) * 2007-05-07 2014-11-20 니혼도꾸슈도교 가부시키가이샤 Wiring Board with Built-in Component and Method for Manufacturing the Same
JP2009038241A (en) * 2007-08-02 2009-02-19 Ngk Spark Plug Co Ltd Component accommodating wiring board, capacitor for accommodating wiring board
US8314343B2 (en) * 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
JP2009105344A (en) * 2007-10-25 2009-05-14 Ngk Spark Plug Co Ltd Wiring substrate with built-in plate-like component, and manufacturing method therefor
JP2009246315A (en) * 2008-04-01 2009-10-22 Kyocera Corp Substrate incorporating component and mounting structure
JP2010021368A (en) * 2008-07-10 2010-01-28 Ngk Spark Plug Co Ltd Wiring board with built-in component and manufacturing method thereof
JP2012151154A (en) * 2011-01-14 2012-08-09 Ngk Spark Plug Co Ltd Method for manufacturing component built-in wiring substrate
US9307632B2 (en) 2012-12-31 2016-04-05 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method of manufacturing the same
US9788433B2 (en) 2012-12-31 2017-10-10 Samsung Electro-Mechanics Co., Ltd. Circuit board and method of manufacturing the same
JP2014239186A (en) * 2013-06-10 2014-12-18 新光電気工業株式会社 Wiring board and method for manufacturing wiring board
JP2014239187A (en) * 2013-06-10 2014-12-18 新光電気工業株式会社 Wiring board and method for manufacturing wiring board
US9516740B2 (en) 2013-08-29 2016-12-06 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded substrate and method for manufacturing electronic component embedded substrate
KR20160109424A (en) * 2015-03-11 2016-09-21 삼성전기주식회사 Printed circuit board and method for manufacturing the same
KR102186149B1 (en) 2015-03-11 2020-12-03 삼성전기주식회사 Printed circuit board and method for manufacturing the same

Also Published As

Publication number Publication date
JP3672169B2 (en) 2005-07-13

Similar Documents

Publication Publication Date Title
JP3672169B2 (en) Capacitor, manufacturing method of core substrate body, and manufacturing method of core substrate with built-in capacitor
JP3792445B2 (en) Wiring board with capacitor
KR102380304B1 (en) A printed circuit board comprising embeded electronic component within and a method for manufacturing
US8115113B2 (en) Multilayer printed wiring board with a built-in capacitor
US7473988B2 (en) Wiring board construction including embedded ceramic capacitors(s)
TWI407870B (en) Method for manufacturing wiring board
JP3878663B2 (en) Wiring board manufacturing method and wiring board
JP3640560B2 (en) Wiring board, core board with built-in capacitor, and manufacturing method thereof
US20080239685A1 (en) Capacitor built-in wiring board
JP2014110423A (en) Circuit board with built-in electronic component and manufacturing method therefor
JP4064570B2 (en) Wiring board on which electronic parts are mounted and method for manufacturing wiring board on which electronic parts are mounted
JP2002016327A (en) Wiring board and its manufacturing method
JP4339781B2 (en) Wiring board
JP2002151847A (en) Wiring substrate and method of manufacturing the same
JP4521017B2 (en) Wiring substrate manufacturing method, capacitor built-in core substrate manufacturing method
JP2012089568A (en) Organic multilayer substrate and manufacturing method therefor
JP4751474B2 (en) Wiring board, core board with built-in capacitor
JP4814129B2 (en) Wiring board with built-in components, Wiring board built-in components
JP2008244029A (en) Wiring board with built-in component, and component used therefor
JP2004320043A (en) Capacitor and its producing process
JP2005197763A (en) Wiring board with capacitor, wiring board, and capacitor
JPH01183196A (en) Manufacture of multilayer printed wiring board device
JP5095456B2 (en) Manufacturing method of wiring board with built-in components
JP5330105B2 (en) Wiring board built-in capacitor, wiring board
JP2004320042A (en) Process for producing wiring board

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050414

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080428

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term