JP2000250439A

JP2000250439A - 画像表示装置

Info

Publication number: JP2000250439A
Application number: JP4981199A
Authority: JP
Inventors: Mutsuzo Suzuki; 睦三鈴木; Toshiaki Kusunoki; 敏明楠; Makoto Okai; 誠岡井; Masakazu Sagawa; 雅一佐川
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1999-02-26
Filing date: 1999-02-26
Publication date: 2000-09-14
Anticipated expiration: 2019-02-26
Also published as: JP3660515B2

Abstract

(57)【要約】【課題】フリッカによる画質劣化を招くことなくインタ
レース走査を行なうことができるマトリクス型の画像表
示装置を実現する。【解決手段】各フィールドにおいて間引かれる走査線上
の、点灯するドットに隣接するドットを、点灯するドッ
トのα倍（α＜１）の輝度で点灯させる。【効果】インタレース走査による駆動により、同一の信
号クロック速度で、より高精細な画像を表示することが
できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、発光素子又は光変
調素子をマトリクス状に並べ、それらの発光又は光変調
特性を制御することによって画像を表示する表示装置に
係り、特にインタレース走査によって画像を表示するの
に好適な画像表示装置に関する。

【０００２】

【従来の技術】以下の説明では、「輝度」は、発光素子
の場合は明るさを示し、液晶素子などの光変調素子の場
合は透過率や反射率を示すこととする。また、「輝度変
調素子」は、素子へ印加する電圧又は電流の振幅や印加
時間などによって輝度が変化する素子を指すこととす
る。

【０００３】互いに直交する電極群の交点を画素とし、
各画素への印加電圧を調整することによって画像を表示
するマトリクス型表示装置（マトリクス型ディスプレ
イ）には、液晶ディスプレイの他、フィールドエミッシ
ョン・ディスプレイ（以下「ＦＥＤ」という）、エレク
トロルミネセンス・ディスプレイ（ＥＬ）、発光ダイオ
ード・ディスプレイ（ＬＥＤ）などがある。例えば、Ｆ
ＥＤは、特開平４−２８９６４４号公報に記載されてい
るように、各画素に微小な電子放出電子源を多数配置
し、そこからの放出電子を真空中で加速した後、蛍光体
に照射し、照射した部分の蛍光体を発光させるものであ
る。

【０００４】一方、テレビ表示装置として広く用いられ
ている陰極線管（以下「ＣＲＴ」という）は、色に対応
した複数本の電子ビームを画面上で走査することによっ
て画像を表示する。この場合、特に動きがある画像を表
示する際には、インタレース走査方式を用いることが多
い。

【０００５】インタレース走査とは、走査線Ｎ本の画像
を表示する際、１画面即ち１フレームを２つのフィール
ドで構成し、第１フィールドでは奇数番目の走査線のみ
を走査し、第２フィールドでは偶数番目の走査線のみを
走査するものである。この方式は、画像の動きへの応答
性と画像の精細度の両立を信号の帯域を増やさずに実現
することができる利点を有しているため、テレビ信号の
伝送において多用されている。また、インタレース走査
は、表示装置を低コスト化、低電力化すると云う別の利
点を有している。例えば、ＣＲＴ表示装置においてイン
タレース走査を採用すると、１フレーム内で全ての走査
線を走査する方式（順次走査方式）を用いる場合と比べ
て、電子ビームの偏向周波数が半減する。これによって
上記の利点が得られる。

【０００６】これらの利点があるにも拘らず、インタレ
ース走査は、従来、マトリクス型ディスプレイには殆ど
用いられていなかった。その理由となる問題点として、
マトリクス型ディスプレイでインタレース走査を行なう
と、画面のエッジ部分でフリッカが増大し、画質が大幅
に劣化するという不都合があった。

【０００７】

【発明が解決しようとする課題】本発明の目的は、従来
技術の前記問題点を解決し、フリッカによる画質劣化を
招くことなくインタレース走査を行なうことができるマ
トリクス型の画像表示装置を提供することにある。

【０００８】なお、近時、表示すべき画像は著しく多様
化している。従って、１台の装置でインタレース走査だ
けでなく順次走査も可能になれば、多様な画像への対応
が可能になり、装置の実用性が高まる。

【０００９】本発明の別の目的は、インタレース走査と
順次走査とを切替可能な画像表示装置を提供することに
ある。

【００１０】

【課題を解決するための手段】本発明の前記第１の課題
は、第１フィールドにおいて、奇数番目の行に隣接する
偶数番目の行の輝度変調素子を当該奇数番目の行の輝度
変調素子の輝度のα倍（α＜１）で点灯させ、第２フィ
ールドにおいて、偶数番目の行に隣接する奇数番目の行
の輝度変調素子を当該偶数番目の行の輝度変調素子の輝
度のα倍で点灯させることによって効果的に解決するこ
とができる。

【００１１】このような手段は、インタレース走査方式
をマトリクス型ディスプレイに適用した場合のフリッカ
発生機構を考察することによって導いたものである。

【００１２】従来のマトリクス型ディスプレイの画素構
成を図１７に模式的に示す。ハッチングを施した部分
は、高輝度状態にある輝度変調素子250であり、ハッチ
ングを施していない部分は、輝度ゼロの状態の輝度変調
素子251である。画素構成の左側に行番号を示してい
る。

【００１３】インタレース走査を行なった場合、第１フ
ィールドでは奇数行の画素が点灯し（図１７ａ）、第２
フィールドで偶数行の画素が点灯する（図１７ｂ）。通
常、マトリクス型ディスプレイでは隣接画素間の境界が
明確なので、第１フィールドの点灯位置と第２フィール
ドの点灯位置とは重なりが無く、これがフリッカを増大
させる原因になっている。

【００１４】一方、ＣＲＴ表示装置では、電子ビームに
よって蛍光体の発光点（以下「発光スポット」という）
が走査されるが、実際には、電子ビームの広がりなどの
要因で、発光スポットはガウス型に似た強度分布を呈す
る。このため、図１８に示したように、例えば３番目の
走査線を走査している場合、その上下の隣接する走査線
２、４に相当する領域にまで発光スポットが広がる。こ
のためにフリッカが減少する。

【００１５】本発明の画像表示装置は、隣接する行の輝
度変調素子をα倍で点灯させることによってＣＲＴ表示
装置の発光スポットの広がりに相当する発光を得るもの
で、フリッカ増大を効果的に抑圧することができる。

【００１６】本発明の画像表示装置の画素構成を図１に
模式的に示す。図１ａは第１フィールドでの表示画像、
図１ｂは第２フィールドでの表示画像を模式的に示した
ものである。細かいハッチングを施した部分は、高輝度
状態にある輝度変調素子250であり、粗いハッチングを
施した部分は、低輝度状態にある輝度変調素子252であ
る。

【００１７】ｎ行ｍ列の輝度変調素子（以下ではこれを
ドット(ｎ，ｍ）と記す）の輝度がｆ(ｎ，ｍ）の画像を
表示する場合には、ドット(ｎ＋１，ｍ）の輝度がα×
ｆ(ｎ，ｍ）になるようにする。ここでαは１未満の定
数である。このようなαにより、フィールド期間内で、
走査線と走査線の間のドットも係数αだけ弱い輝度で点
灯することになり、前述のＣＲＴ表示装置の場合と同様
の表示状態になる。即ち、インタレース走査で従来起こ
っていた画面のフリッカ増大が抑圧される。

【００１８】αの値は、６０％を越えると画像がややぼ
やけた印象になり、０．１％より小さくなるとフリッカ
の抑圧効果が下がってくる。従って、０．１％＜α＜６
０％が特に望ましい範囲となる。必要な画像精細度は、
表示装置を用いる応用分野や映像ソースによって異な
る。またフリッカの感じ方は、画面輝度、画面サイズ、
周囲の明るさなどの種々の条件により異なる。したがっ
て、これらの諸条件を勘案してαの最適な値が設定され
る。

【００１９】本発明を実現する具体的な駆動方法を、走
査線のドット(ｎ＋１，ｍ）の輝度をα倍とする場合を
例に取って図２に示す。図２では、マトリクス型ディス
プレイのうちの４行×４列分のみ抜き出して記してあ
る。ここで各ドットの輝度変調素子201は、例えば行電
極202に負の電圧を印加すると同時に列電極203に正の電
圧を印加すると発光する素子を採り上げる。

【００２０】図２には、行電極202の行Ｒ1〜Ｒ4と列電
極203の列Ｃ1〜Ｃ4に印加する電圧波形を合わせて示し
た。時刻ｔ0に行Ｒ1に負の電圧の行選択パルス210を印
加し、同時に、列Ｃ1，Ｃ2，Ｃ4に正の電圧パルスを印
加する。従って、ドット(Ｒ1，Ｃ1)，(Ｒ1，Ｃ2)，(Ｒ
1，Ｃ4）が点灯する。このとき、隣接する行Ｒ2にパル
ス幅をα倍にした負の電圧の行選択パルス210を印加す
る。これにより、ドット(Ｒ2，Ｃ1)，(Ｒ2，Ｃ2)，(Ｒ
2，Ｃ4）は、行Ｒ1のα倍の輝度で点灯する。

【００２１】次に、時刻ｔ1に、行Ｒ3に負の電圧の行選
択パルス210を印加し、列Ｃ1，Ｃ3に正の電圧パルスを
印加してドット(Ｒ3，Ｃ1)，(Ｒ3，Ｃ3）を点灯させ
る。この場合も上記と同様に、隣接する行Ｒ4にパルス
幅α倍の負の電圧の行選択パルス210を印加する。これ
により、ドット(Ｒ4，Ｃ1)，(Ｒ4，Ｃ3）は、行Ｒ3のα
倍の輝度で点灯する。

【００２２】このようにして、図１ａに相当する画像が
得られる。次のフィールドでは、行Ｒ2，Ｒ3をペアに
し、Ｒ3にパルス幅α倍のパルスを印加することによ
り、図１ｂに相当する画像が得られる。

【００２３】ここで述べたような１行同時アドレス方
式、即ち、１つの行電極上の全てのドットが同時にアド
レスされる方式では、列電極に印加する画像データに対
応した信号の切り替え間隔（図２では、時刻ｔ0からｔ1
の時間差）が走査周期となる。そして、この切り替え周
期が長いほど、即ち、切替周波数が低いほど、信号処理
や回路の応答時定数の速度を遅くすることができるた
め、回路の簡易化や低コスト化が図れる。図２から分か
るように、列電極印加パルスの切り替え周期は、行を１
本おきに走査した時間、即ちインタレース走査の時間に
対応しており、切替周波数が順次走査の場合に比べて半
減している。従って、本発明により、ＣＲＴ表示装置で
得られたインタレース走査の前記利点がマトリクス型デ
ィスプレにおいても得られることになる。

【００２４】この例では、ｎ行目とｎ＋１行目との輝度
比をα倍にするために行電極202に印加するパルス幅を
変えている。即ち、パルス幅変調を利用している。一
方、素子の輝度Ｂが素子に印加する電圧Ｖに対して指数
関数的な特性を有する場合、即ち、Ｂ＝Ｃ exp(Ｖ)なる
関係がある場合には、振幅変調を用いることができる。
この場合、行電極202のｎ行目の行Ｒnに−Ｖ0を印加し
たとき、ｎ＋１行目の行Ｒn+1に−（Ｖ0−ΔＶ0）を印
加する。列電極203のｍ列目の列Ｃmに印加された、画像
データに対応した正電圧をＶpとすると、ドット(Ｒn，
Ｃm)，(Ｒn+1，Ｃm）の輝度は、それぞれ、となるので、α＝exp(−ΔＶ0)となるようにΔＶ0を設
定すればよい。

【００２５】なお、ここで素子の輝度Ｂ−電圧Ｖ特性
は、厳密に指数関数特性に合っている必要はない。指数
関数特性からずれると、α値が電圧（Ｖ0＋Ｖp）により
変動することになるが、人間の視覚特性はそれほど厳密
ではないので、見た目に不自然に感じない程度のα値の
変動が許容される。

【００２６】また、これまでの例では、ｎ行目を走査す
る際にｎ＋１行目の下の行のみを点灯させていたが、上
の行のｎ−１行目のみを点灯させてもよく、更にｎ＋１
行目とｎ−１行目の上下を同時に点灯してもよい。この
場合は、ｎ＋１行目、ｎ−１行目の輝度をｎ行目のα／
２倍になるようにする。

【００２７】上下の行を同時に点灯する場合の駆動方法
を図３に示す。図３では、図２の駆動方法とは逆に、行
電極202に正のパルスが与えられ、列電極203がパルス無
であるとその交点が点灯する。一方、列電極203に正の
パルスを与えられと交点は点灯しない（輝度ゼロ）。時
刻ｔ1〜ｔ2の間、主たる表示ドットとなる行Ｒ3に幅の
長いパルスが印加され、更に行Ｒ2，Ｒ4に幅の短いパル
スが印加されると、行Ｒ3が高輝度で点灯し、行Ｒ2，Ｒ
4のドットがα／２倍の輝度で点灯する。これにより、
主たる表示ドットの両側に発光が広がるＣＲＴの発光ス
ポットに一層近づいた発光が得られる。

【００２８】なお、以上の説明では発光型のディスプレ
イを例に取っているが、液晶などの非発光型ディスプレ
イでも本発明は同様に適用することができ、同様の効果
を得ることができることは云うまでもない。

【００２９】以上に述べたように、本発明により、マト
リクス型ディスプレイによる画像表示において、フリッ
カの増大を招くことなくインタレース走査を行なうこと
が可能になる。

【００３０】本発明の前記第２の課題は、行電極を駆動
するための駆動回路にクロック信号のパルス配列の変化
によって動作状態が変化する回路構成を採用することに
よって効果的に解決することができる。後で詳述する
が、高輝度で点灯する行の駆動用とそのα倍で点灯する
行の駆動用とで別個の２個のシフトレジスタを用い、パ
ルス配列をインタレース走査の場合と順次走査の場合と
で変更することにより、インタレース走査の場合は双方
のシフトレジスタを動作させ、順次走査の場合は高輝度
用のシフトレジスタのみを２倍の速度で動作させる。こ
れによってインタレース走査と順次走査の切替が可能に
なる。

【００３１】

【発明の実施の形態】以下、本発明に係る画像表示装置
を図面に示した幾つかの実施例による発明の実施の形態
を参照して更に詳細に説明する。なお、図１〜図１７に
おける同一の記号は、同一物又は類似物を表示するもの
とする。

【００３２】

【実施例】＜実施例１＞電子放出電子源である薄膜型電
子源と蛍光体との組み合わせによって各ドットの輝度変
調素子を形成した表示パネルを用い、当該パネルの行電
極及び列電極に駆動回路を接続して構成した実施例を図
４〜図１１を用いて述べる。

【００３３】図４は、表示パネルを面板側から見た平面
図、図５は、表示パネルの基板を面板側から見た平面図
である。図６ａは、図４及び図５中のＡ・Ｂ線による断
面図であり、図６ｂは、Ｃ・Ｄ線による断面の左半分の
図である。

【００３４】図４及び図５において、１３は、行電極と
なる下部電極、１１は、下部電極１３の上に形成される
列電極となる上部電極、３２は、上部電極１１を駆動す
るための上部電極バスライン、114Aは赤(Ｒ）発色の蛍
光体、114Bは緑(Ｇ）発色の蛍光体、114Cは青(Ｂ）発色
の蛍光体、６０は蛍光体114を囲むスペーサ、120は、蛍
光体114間に形成したブラックマトリクスである。

【００３５】次に、図６ａ及び図６ｂにおいて、１４
は、各電極を形成するための基板、１２は、上部電極１
１と下部電極１３の間に設けた絶縁層、１５は、上部電
極バスライン３２を下部電極１３から絶縁するための保
護層、110は、蛍光体114が塗布された面板、122は、蛍
光体114の上に形成した加速電極、１０は、基板１４と
面板110の間にスペーサ６０を介して形成される真空の
空間部である。加速電極122はメタルバックとしても機
能する。

【００３６】このような構造において、上部電極１１と
下部電極１３の交叉した部分に薄膜電子源が形成され、
薄膜電子源からの電子によって蛍光体114が励起され、
発光する。

【００３７】このような薄膜電子源を図７に示す手順に
従って作製した。図７では、右の列に平面図、左の列に
当該平面図のＡ・Ｂ線による断面図を示す。なお、図７
では１個の電子源しか描いてないが、電子源は、実際に
は図５及び図６のようにマトリクス状に配置される。

【００３８】ガラスの基板１４上に、下部電極１３用の
薄膜として、スパッタリング法により、Ａlを３００ｎ
ｍの膜厚で形成した。なお、基板１４の材料は、ガラス
の他に絶縁性のある材料であればよく、また、Ａl膜の
形成には、上記法のほか抵抗加熱蒸着法などを用いるこ
とが可能である。

【００３９】次に、このＡl膜を、フォトリソグラフィ
によるレジスト形成と、それに続くエッチングとによっ
てストライプ状に加工し、下部電極１３を形成した。こ
こで用いるレジストは、エッチングに適したものであれ
ばよく、また、エッチングもウエットエッチング、ドラ
イエッチングのいずれも可能である。

【００４０】この下部電極１３の表面を４Ｖの化成電圧
のもとで陽極酸化して膜厚５．５ｎｍの絶縁層１２を形
成した（図７ａ参照）。なお、絶縁層膜厚は、５〜１０
ｎｍの範囲としてよい。

【００４１】次に、キノンジアザイド系のポジ型レジス
トを塗布し、これを紫外線で露光してパターニングを行
ない、図７ｂに示すレジストパターン501を形成した。
続いて、レジストパターン501を付けたまま、再度陽極
酸化を行ない、保護層１５を形成した。この２回目の陽
極酸化では、化成電圧を５０Ｖとし、保護層１５の膜厚
を７０ｎｍとした（図７ｃ参照）。

【００４２】レジストパターン501をアセトンなどの有
機溶媒で剥離した後、上記と同様の方法で図７ｄに示す
レジストパターン502を形成した。この後、上部電極バ
スライン３２となる金属膜を、基板１４の全面に成膜し
た。金属膜は、Ｍoによる下層とＡuによる上層とからな
る積層膜とし、これをスパッタリング法によって成膜し
た。膜厚は、Ｍo膜を３０ｎｍ、Ａu膜を１００ｎｍとし
た。なお、下層にはＭoの他に、ＣrやＴa，Ｗ，Ｎbなど
の絶縁性基板１４との接着性がよい他の金属を用いるこ
とができる。また、上層には、Ａuの他、Ｐt，Ｉr，Ｒ
h，Ｒuなどの電気伝導性に富み、かつ酸化されにくい金
属を使用可能である。これらの金属を用いることによ
り、後で形成する上部電極１１との電気的接触を確保す
ることができる。

【００４３】この金属膜の形成には、上記のスパッタリ
ング法の他、蒸着法などが採用可能であり、いずれの方
法でも積層膜を連続成膜によって形成することが望まし
い。金属膜の膜厚は、配線抵抗の要求仕様により適宜選
択される。

【００４４】続いて、有機溶媒のアセトンでレジストパ
ターン502をリフトオフすることにより、図７ｅ示す形
状を得た。

【００４５】この後、図７ｆの右側に示すのレジストパ
ターン503を形成した。この状態で、化成液に浸して陽
極酸化を行なった。化成電圧は、絶縁層１２を形成した
際と同じ４Ｖの電圧とした。絶縁層１２は、これまでに
何回か行なったレジストパターニングのプロセスにおい
て、現像液などの薬品により、多少のダメージを受けて
いる。そこで、上部電極１１を成膜する前に、このよう
に絶縁層１２を再度陽極酸化することにより、ダメージ
を修復する。

【００４６】続いて、スパッタリング法を用いて膜厚１
０ｎｍのＩＴＯ(Indium Tin Oxide）膜を成膜し、透明
電極の上部電極１１を形成した。

【００４７】次いで、アセトンなどの有機溶媒でリフト
オフすることにより、図７ｇに示す構造の電子源を得
た。以上のプロセスで、基板１４上に薄膜電子源が完成
する。この薄膜電子源は、レジストパターン501で規定
した領域から電子が放出される。電子放出部の周辺部に
厚い絶縁膜である保護層１５を形成したため、上部電極
１１と下部電極１３の間に印加した電界が下部電極１３
の辺又は角部に集中する不都合が回避される。これによ
って、本実施例の薄膜電子源は、長時間にわたって安定
な電子放出特性を得ることができる。

【００４８】次いで、蛍光体114を設けた面板110を次の
手順によって作製した。面板110にガラスを用いた。面
板110は、ガラスの他、透光性のある材料であればよ
い。まず、この面板110に表示装置のコントラストを上
げる目的でブラックマトリクス120を形成した（図６ｂ
参照）。ブラックマトリクス120は、図４においては蛍
光体114間に配置されるが、表示の複雑さを避けるため
図４では図示を省略した。

【００４９】次に、赤色蛍光体114A、緑色蛍光体114B、
青色蛍光体114Cを形成した。これら蛍光体のパターン化
は、通常の陰極線管の蛍光面作製に用いられるのと同様
に、フォトリソグラフィを用いて行なった。蛍光体とし
て、赤色にＹ₂Ｏ₂Ｓ：Ｅu（P22-R）、緑色にＺn₂Ｓi
Ｏ₄：Ｍn（P1-G1）、青色にＺnＳ：Ａg（P22-B）を用い
た。

【００５０】続いて、面板110全体をニトロセルロース
の薄膜で被った後、同じく面板110全体にＡlを膜厚５０
〜３００ｎｍの範囲で蒸着して加速電極（メタルバッ
ク）122とした。その後、面板110を約４００℃に加熱し
て上記薄膜や上記工程の途中で用いたＰＶＡ（ポリビニ
ールアルコール）などの有機物を加熱分解した。以上に
より、面板110を完成させた。

【００５１】このようにして製作した面板110と基板１
４を、パネル周辺部の枠ガラス（図示せず）とスペーサ
６０を挟み込んでフリットガラス（低融点ガラス）を用
いて封着した。面板110と基板１４との位置関係は、図
４に示した通りである。図５には、基板１４上に形成し
た薄膜電子源のパターンを図４に対応させて示してい
る。但し、保護層１５及び上部電極表面層膜は図示を省
略している。

【００５２】面板110と基板１４との間の距離は、１〜
３ｍｍの範囲とした。スペーサ６０は、パネル内部を真
空にしたときに、大気圧による外部からの力が掛かって
パネルが破損するのを防ぐために挿入したものである。
従って、基板１４及び面板110に厚さ３ｍｍのガラスを
用いて、幅４ｃｍ×長さ９ｃｍ程度以下の表示面積の表
示装置を製作する場合には、面板110と基板１４自体の
機械強度で大気圧に耐え得るので、パネル周辺部に枠ガ
ラスを挿入するだけでよく、スペーサ６０を挿入する必
要がない。

【００５３】図４では、Ｒ（赤）、Ｇ（緑）、Ｂ（青）
に発光するドット毎、即ち上部電極１１の３列ずつにス
ペーサ６０の支柱を設けているが、機械強度が耐える範
囲で、支柱の数（密度）を減らすことが可能である。ス
ペーサ６０の製作は、厚さ１〜３ｍｍ程度のガラスやセ
ラミックスなどの絶縁板に、例えばサンドブラスト法な
どで所望の形状の穴を加工する。

【００５４】最後に、封着したパネルを約1×10^-7Ｔorr
の真空に排気して、封止した。このようにして、薄膜電
子源を用いた表示パネルを完成させた。

【００５５】本実施例では、面板110と基板１４の間の
距離が１〜３ｍｍと長いので、メタルバック122に印加
する加速電圧を３〜６ＫＶと高電圧にすることができ
る。従って、３ＫＶを越える高い加速電圧で発光する陰
極線管（ＣＲＴ）用の蛍光体を使用することが可能とな
る。

【００５６】蛍光体と組み合わせて輝度変調素子とし
た、本実施例の薄膜型電子源の印加電圧と電子放出電流
との関係を図８に示す。縦軸は対数で取っている。この
図から分かるように、電流−電圧特性は、ほぼ指数関数
になっている。蛍光体の発光強度は電流に比例するか
ら、輝度Ｂ−電圧Ｖ特性も、ほぼ指数関数になる。

【００５７】本実施例において、上部電極バスライン３
２に印加する信号を変えることにより所望の画像や情報
を表示することができる。即ち、上部電極バスライン３
２への印加電圧Ｖ2の大きさを画像信号に合わせて適宜
変えることにより、階調のある画像を表示することがで
きる。輝度Ｂと印加電圧Ｖとは、指数関数的な関係Ｂ＝Ｃ exp(Ｖ）に近いから、上部電極バスライン３２への印加電圧Ｖ2
の大きさの如何にかかわらず、隣接する行間の輝度差
は、exp(−ΔＶ）程度になり、ほぼ一定（α倍）の差に
なる。従って、本実施例では、輝度比をα倍にするため
に振幅変調を採用した。

【００５８】製作した表示パネルに駆動回路を接続して
構成した画像表示装置の構成を図９に示す。同図におい
て、４１は、下部電極１３の各行Ｒ1〜Ｒ3に結線した下
部電極駆動回路、４２は、上部電極バスライン３２の各
列Ｃ1〜Ｃ3に結線した上部電極駆動回路、４３は、加速
電極122に結線した加速電極駆動回路である。下部電極
１３のｎ番目の行Ｒnと上部電極バスライン３２のｍ番
目の列Ｃmの交点のドットを前記したように（Ｒn，Ｃ
m）で表すことにする。

【００５９】各駆動回路の発生電圧の波形と表示パネル
の発光状態を図１０に示す。各波形は、振幅変調に基づ
いて設定されている。また、加速電極112には加速電極
駆動回路４３から３〜６ＫＶの範囲の電圧が常時印加さ
れている。図１０において、下部電極１３が行電極202
（行Ｒ1，Ｒ2，Ｒ3，Ｒ4）となり、上部電極バスライン
３２が列電極203（列Ｃ1，Ｃ2，Ｃ3，Ｃ4）になる。

【００６０】時刻ｔ0ではいずれの電極も電圧ゼロであ
るので電子は放出されず、従って、蛍光体114は発光し
ない。

【００６１】時刻ｔ0〜ｔ1において、下部電極１３の行
Ｒ1に−Ｖ1なる電圧の行選択パルス210を、隣接する行
Ｒ2に−Ｖ3＝−（Ｖ1−ΔＶ）なる電圧の行選択パルス2
10を印加する。同時に上部電極バスライン３２の列Ｃ
1，Ｃ2，Ｃ4には＋Ｖ2なる電圧のパルスを印加する。輝
度変調素子201となる各ドットにおいて、ドット(Ｒ1，
Ｃ1)，(Ｒ1，Ｃ2)，(Ｒ1，Ｃ4）の下部電極１３と上部
電極１１との間には（Ｖ1＋Ｖ2）の電圧が印加されるの
で、この３つのドットの薄膜電子源からは電子が真空１
０中に放出される。放出された電子は、加速電極122に
印加された高電圧により加速されて蛍光体114に衝突
し、蛍光体114を発光させる。これにより、ドット(Ｒ
1，Ｃ1)，(Ｒ1，Ｃ2)，(Ｒ1，Ｃ4）が高輝度で点灯す
る。また、ドット(Ｒ2，Ｃ1)，(Ｒ2，Ｃ2)，(Ｒ2，Ｃ
4）には、（Ｖ1＋Ｖ2−ΔＶ）なる電圧が印加されるた
め、同様に電子を放出して蛍光体114を発光させる。但
し、印加電圧がドット(Ｒ1，Ｃ1)，(Ｒ1，Ｃ2)，(Ｒ1，
Ｃ4）よりそれぞれexp(−ΔＶ）だけ低いため、放出電
流量がα倍となり、輝度もα倍となる。ここでαは、
０．１％〜６０％の範囲のほぼ一定の値である。

【００６２】次に、時刻ｔ1〜ｔ2において、行Ｒ3に−
Ｖ1なる電圧の行選択パルス210を印加し、隣接する行Ｒ
4には−Ｖ3＝−（Ｖ1−ΔＶ）なる電圧の行選択パルス2
10を印加する。列Ｃ1，Ｃ3にＶ2なる電圧のパルスを印
加すると、ドット(Ｒ3，Ｃ1)，(Ｒ3，Ｃ3）が高輝度で
点灯し、隣接するドット(Ｒ4，Ｃ1)，(Ｒ4，Ｃ3）がそ
のα倍の輝度で点灯する。このような電圧印加により、
図１０の細かい斜線を施したドット（輝度変調素子20
1）が相対輝度１で点灯し、粗い斜線を施したドットが
相対輝度αで点灯する。

【００６３】以上のようにして、図１ａの奇数フィール
ドに対応した画像を表示することができる。続く偶数フ
ィールドでは、時刻ｔ0〜ｔ1に下部電極１３の行Ｒ2に
−Ｖ1なる電圧を印加し、隣接するＲ3には−Ｖ3＝−
（Ｖ1−ΔＶ）なる電圧を印加する、というように２行
ずつずらした電圧波形にする。このようにすると、図１
ｂの偶数フィールドに対応した画像が表示される。両者
を交互に繰り返すことにより、インタレース走査による
画像を表示することができる。

【００６４】このような駆動を行なう下部電極駆動回路
４１の詳細を図１１に示す。奇数行用のシフトレジスタ
401と偶数行用のシフトレジスタ402の出力信号が信号切
替器403に与えられる。信号切替器403は、フィールド切
替器405からの信号に応じて、入力端子Ａ1と出力端子Ａ
2及び入力端子Ｂ1と出力端子Ｂ2を接続するか、端子Ａ1
と端子Ｂ2及び端子Ｂ1と端子Ａ2を接続するかを切り替
えるものである。

【００６５】出力ドライバ回路404は、信号切替器403の
出力端子Ａ2，Ｂ2の信号をそれぞれ入力端子Ｍ，Ｓで受
けて出力端子outに行電極202を駆動する信号を出力す
る。出力ドライバ回路404は、行電極202の行毎に設けら
れ、出力端子outi（i＝１，２，３，４）が行Ｒiに接続
される。また、出力ドライバ回路404は、入力端子Ｍiに
信号が入力されると主パルスを出力し、入力端子Ｓiに
信号が入力されると副パルスを出力する。ここで、主パ
ルスは、高輝度の主たる表示ドットに対応する行電極20
2用の印加パルスであり、副パルスは、輝度がそのα倍
になるように隣接する行電極202に印加するパルスであ
る。

【００６６】図１０の波形を実現するために、時刻ｔ0
〜ｔ1において、奇数行用シフトレジスタ401の出力を第
１行に対応する信号切替器403に入力し、偶数行用シフ
トレジスタ402の出力を第２行に対応する信号切替器403
に入力する。すると、出力端子out1からは主パルスが出
力され、出力端子out2からは副パルスが出力される。

【００６７】時刻ｔ1において、シフトレジスタ401，40
2の双方をシフトアップさせると、今度は、出力端子out
3から主パルスが出力され、出力端子out4から副パルス
が出力される。このようにして、図１０に示す波形を実
現することができる＜実施例２＞実施例１における薄膜電子源を別の電子放
出電子源である電界放射型電子源に変更した表示パネル
の電子源部分を図１２に示す。電界放射型電子源の作成
方法は、例えば特開平４−２８９６４４に記されている
ので、製作手順の説明を省略する。以下に、製作した電
子源の構造を説明する。

【００６８】ガラス基板300の上に下部電極301があり、
その上にアモルファスＳiで構成した抵抗層302がある。
基板300には、絶縁性のある他の材料が採用可能であ
り、抵抗層302には、導電性を有する他の材料が採用可
能である。

【００６９】抵抗層302の上に膜厚約１μｍの絶縁膜305
があり、その上にゲート電極304がある。ゲート電極304
と絶縁膜305には、直径約１μｍ程度の穴が開いてお
り、その中にＭoで構成したチップ303がある。チップ30
3には、Ｍoの他、Ｓiなどの導電材料が採用可能であ
る。

【００７０】ゲート電極304と下部電極301との間に、ゲ
ート電極304が正になるような適当な電圧を印加する
と、チップ303の先端から電界放射により電子が放出さ
れる。ゲート電極304と下部電極301とは、互いに直交す
るようにパターン化しておくことにより、両電極の交点
が輝度変調素子（ドット）となる電子源になる。通常１
個のドットの中には1000〜10000個程度のチップ303を形
成し、電界放出電流のバラツキなどを低減する。なお、
抵抗層301は、放出電流を安定化させる安定化抵抗とし
て働く。

【００７１】この電界放射型電子源を形成した基板300
を、実施例１の場合と同様に、蛍光体を塗布した面板と
組み合わせ、同面板を基板300に封着してパネルとし、
その内部を真空に排気して封止した。面板上の加速電極
に電圧を印加しておくことによって電界放射型電子源か
ら放出された電子が加速され、同電子が蛍光体を励起し
て発光させる。このようにして、ゲート電極304と下部
電極301の交点が輝度変調素子となる。

【００７２】図１３は、電界放射型電子源の各電極への
印加電圧波形を示したものである。ゲート電極304が行
電極202（行Ｒ1，Ｒ2，Ｒ3，Ｒ4）となり、下部電極301
が列電極203（列Ｃ1，Ｃ2，Ｃ3，Ｃ4）となる。

【００７３】時刻ｔ0において、行Ｒ1に電圧Ｖ11の行選
択パルス210を印加し、行Ｒ2には電圧Ｖ11を短いパルス
幅の行選択パルス210を印加する。列Ｃ1，Ｃ2，Ｃ4は０
Ｖのままとし、列Ｃ3に電圧Ｖ12のパルスを印加する。
すると、輝度変調素子201の各ドットにおいて、ドット
(Ｒ1，Ｃ1)，(Ｒ1，Ｃ2)，(Ｒ1，Ｃ4）のゲート電極304
と下部電極301の間の印加電圧は、Ｖ11となり、ドット
(Ｒ1，Ｃ3）のゲート電極304と下部電極301の間の印加
電圧は、Ｖ11−Ｖ12となる。ゲート電極304と下部電極3
01の間の印加電圧がＶ11になった場合は、電子が十分に
放出され、Ｖ11−Ｖ12の場合は電子が放出されない。従
って、図１３に示したように、ドット(Ｒ1，Ｃ1)，(Ｒ
1，Ｃ2)，(Ｒ1，Ｃ4）は、印加電圧Ｖ11に対応して蛍光
体が高輝度で発光し、ドット(Ｒ2，Ｃ1)，(Ｒ2，Ｃ2)，
(Ｒ2，Ｃ4）は、行電極に印加した短いパルス幅に対応
して低輝度で発光し、更にドット(Ｒ1，Ｃ3)，(Ｒ2，Ｃ
3）は、印加電圧がＶ11−Ｖ12となるため発光しない。

【００７４】以上のようにして、図１ａの奇数フィール
ドに対応した画像を表示することができる。続く偶数フ
ィールドでは、時刻ｔ0〜ｔ1にゲート電極304の行Ｒ2に
電圧Ｖ11を印加し、隣接する行Ｒ3には電圧Ｖ11を短い
パルス幅で印加して２行ずつずらした電圧波形にする。
このようにすると、図１ｂの偶数フィールドに対応した
画像を表示することができる。両者を交互に繰り返すこ
とで、インタレース走査による画像を表示することがで
きる。

【００７５】なお、図１３においては、行Ｒ2に印加す
るパルス幅を短くすることにより、隣接行のドットの輝
度を調整しているが、その代わりに行Ｒ2に印加するパ
ルスの振幅を小さくして輝度を調整することが可能であ
る。

【００７６】以上の実施例１，２において、電子源と蛍
光体の組合わせによる輝度変調素子の例として、薄膜型
電子源と電界放射型電子源を記したが、本発明は、これ
らの電子源に限定するものではなく、表面伝導型電子源
などの更に別の電子放出電子源を用いることが可能であ
ることは云うまでもなく、同様の効果を得ることができ
る。表面伝導型電子源の作成方法は、例えば、ジャーナ
ル・オブ・ソサイアティ・フォー・インフォメーション
・ディスプレイ誌（Journal of the Society for Infor
mation Display）第５巻第４号（１９９７年発行）第３
４５頁〜第３４８頁に記載されている。

【００７７】＜実施例３＞本発明による第３の実施例と
して、有機電界発光素子を輝度変調素子に用いた表示装
置を述べる。図２の輝度変調素子201が有機電界発光素
子となる。有機電界発光素子の陽極を列電極203に、陰
極を行電極202に接続する。なお、有機電界発光素子の
構成・作製方法については、例えばエス・アイ・ディー
９７ダイジェスト誌（SID97 Digest）１０７３頁〜１０
７６頁（１９９７年５月発行）に記載されている。

【００７８】上記の接続により、行電極202に行選択パ
ルス210が印加され同時に列電極203に正のパルスが印加
された有機電界発光素子201のみが発光する。行電極202
の行Ｒ2上の有機電界発光素子201は、行選択パルス210
のパルス幅が短い分低い輝度で発光するので、図１ａの
状態を実現することができ、フリッカの無いインタレー
ス表示を実現することができる。なお、本実施例におい
て、行電極202に印加する行選択パルス210を正電圧に
し、列電極203に印加するパルスを負電圧にする場合に
は、陰極を列電極203に、陽極を行電極202に接続すれば
よく、同様のインタレース表示を実現可能である。

【００７９】なお、輝度変調素子201として、上述の有
機電界発光素子の他に無機電界発光素子や発光ダイオー
ドを用いることが可能であり、同様の効果を得ることが
できることは云うまでもない。

【００８０】ここで、実施例１〜３の図２、図３及び図
１０を用いた説明では、電極へのパルス印加を「電圧パ
ルス」としてきたが、例えば発光ダイオードなどのよう
に、定電流駆動を行う場合には、「電流パルス」とすれ
ばよく、その場合も同様の効果が得られることは云うま
でもない。

【００８１】＜実施例４＞実施例１における駆動回路を
インターレース走査と順次走査の切り替えが可能な駆動
回路に変更した実施例を説明する。本実施例の駆動回路
を図１４に示す。主パルス用シフトレジスタ411と副パ
ルス用シフトレジスタ412の出力信号を出力ドライバ回
路404に供給する。出力ドライバ回路404は、実施例１で
使用したものとほぼ同じであるが、イネーブル信号（図
中のEnable）が入力されたときだけ動作するように構成
されている。各出力ドライバ回路404の出力端子out1〜o
ut4は、それぞれ行電極の行Ｒ1〜Ｒ4に接続される。主
パルス用シフトレジスタ411のシフトアップ用クロック
信号として、信号CLK1が入力され、副パルス用シフトレ
ジスタ412のシフトアップ用クロック信号として、信号C
LK2が入力される。

【００８２】本駆動回路の動作の概要を図１５に示す。
同図において、Ｍ1〜Ｍ4及びＳ1〜Ｓ4は、各行の出力ド
ライバ回路404のそれぞれ入力端子Ｍ1〜Ｍ4及びＳ1〜Ｓ
4に入力される信号を示す。この回路方式の第１の特徴
は、シフトレジスタ411，412を２クロックずつシフトア
ップすることにより、入力端子Ｍ1〜Ｍ4への入力信号を
１行おきにパルス幅を短くすることである。イネーブル
信号との組み合わせにより、パルス幅の短い信号に対し
ては出力ドライバ回路404が動作しないようにし、飛び
越し走査（インタレース走査）を実現する。

【００８３】第２の特徴は、フィールドの先頭におい
て、クロック信号CLK1，CLK2にフィールド毎調整クロッ
クパルス501を入力し、かつそのパルスの数をクロック
信号CLK1とクロック信号CLK2とで１個変えることであ
る。これによって、時刻ｔ1においては、入力端子Ｍ1，
Ｓ1に信号が入力されるため、出力端子out1から主パル
スが出力され、出力端子out2から副パルスが出力され
る。このようにして、図１０に示した波形を実現するこ
とができる。

【００８４】次のフィールドでは、フィールド毎調整ク
ロックパルス501の数を、クロック信号CLK1は２個、ク
ロック信号CLK2は３個にする。これにより、全体が１行
ずれるので、出力端子out2，out4から主パルスが出力さ
れ、出力端子out3から副パルスが出力される。従って、
図１に示した表示を実現することができる。なお、図
２、図３及び図１３のような波形を実現する場合は、幅
変調パルスが得られるように出力ドライバ回路404の回
路構成を変える。

【００８５】次に、同じ駆動回路の構成で順次走査（ノ
ンインタレース走査）を行なう場合の信号波形を図１６
に示す。クロック信号CLK1を等間隔のクロックにするこ
とにより、図１６に示すように、Ｍ1，Ｍ2，Ｍ3，Ｍ4の
順で、出力端子out1，out2，out3，out4から１行ずつ主
パルスが出力される。即ち、順次走査となる。この場
合、クロック信号CLK2は停止状態となり、入力端子Ｓ
1，Ｓ2，Ｓ3，Ｓ4には信号が入力されない。

【００８６】このように、本駆動回路は、同一の回路構
成でクロック信号CLK1，CLK2を変えるだけでインタレー
ス走査と順次走査とを実現することができる特徴を有し
ている。以上により、インタレース走査と順次走査とを
切替可能な画像表示装置を容易かつ安価に実現すること
ができる。

【００８７】

【発明の効果】本発明によれば、隣接する行がα倍の輝
度で点灯するので、フリッカ増大による画質劣化を起こ
すことなく、マトリクス型ディスプレイにインタレース
走査方式で画像を表示することが可能になる。また、ク
ロック信号を変えるだけで走査方式の変更が可能な駆動
回路の採用により、インタレース走査と順次走査とを切
替可能な画像表示装置を容易かつ安価に実現することが
できる。

【図面の簡単な説明】

【図１】本発明に係る画像表示装置の画素構成を説明す
るための図。

【図２】本発明の画像表示装置の駆動方法の例を説明す
るための図。

【図３】本発明の画像表示装置の駆動方法の別の例を説
明するための図。

【図４】本発明に係る画像表示装置の第１の実施例の表
示パネルを説明するための平面図。

【図５】第１の実施例の表示パネルの基板を説明するた
めの平面図。

【図６】第１の実施例の表示パネルを説明するための断
面図。

【図７】第１の実施例の表示パネルの製作手順を説明す
るための工程図。

【図８】印加電圧と電子放出電流との関係を説明するた
めの曲線図。

【図９】第１の実施例の駆動回路を含む装置構成を説明
するための図。

【図１０】第１の実施例の駆動方法を説明するための
図。

【図１１】第１の実施例の行電極を駆動するための回路
を説明するための回路構成図。

【図１２】第２の実施例の表示パネルを説明するための
断面図。

【図１３】第２の実施例の駆動方法を説明するための
図。

【図１４】第４の実施例の行電極を駆動するための回路
を説明するための回路構成図。

【図１５】図１４に示した回路の動作を説明するの波形
図。

【図１６】図１４に示した回路の動作を説明するの別の
波形図。

【図１７】従来の画像表示装置の画素構成を説明するた
めの図。

【図１８】従来のＣＲＴ表示装置を説明するための図。

【符号の説明】

１０…空間部、１１…上部電極、１２…絶縁層、１３…
下部電極、１４…基板、１５…保護層、３２…上部電極
バスライン、４１…下部電極駆動回路、４２…上部電極
駆動回路、４３…加速電極駆動回路、110…面板、114…
蛍光体、120…ブラックマトリクス、122…加速電極（メ
タルバック）、201…輝度変調素子、202…行電極、203
…列電極、210…行選択パルス、250…高輝度状態の輝度
変調素子、251…輝度ゼロ状態の輝度変調素子、252…低
輝度状態の輝度変調素子。

───────────────────────────────────────────────────── フロントページの続き (72)発明者岡井誠東京都国分寺市東恋ヶ窪一丁目280番地株式会社日立製作所中央研究所内 (72)発明者佐川雅一東京都国分寺市東恋ヶ窪一丁目280番地株式会社日立製作所中央研究所内Ｆターム(参考） 2H093 NA06 NA45 NA56 ND10 ND20 NH18 5C080 AA06 AA18 DD06 EE29 FF12 GG08 GG09 GG12 JJ02 JJ04 JJ05 JJ06 5C094 AA02 AA51 AA56 BA21 BA24 BA27 BA43 CA19 GA10 JA01

Claims

【特許請求の範囲】

【請求項１】輝度変調素子をマトリクス状に配置した
表示パネルと、当該表示パネルを駆動する駆動回路とを
備えた画像表示装置において、前記駆動回路は、第１フィールドにおいて、奇数番目の行に隣接する偶数
番目の行の輝度変調素子が奇数番目の行の輝度変調素子
の輝度のα倍（α＜１）で点灯し、第２フィールドにおいて、偶数番目の行に隣接する奇数
番目の行の輝度変調素子が偶数番目の行の輝度変調素子
の輝度のα倍で点灯するように表示パネルをインタレー
ス走査によって駆動するものであることを特徴とする画
像表示装置。
【請求項２】前記輝度比αの範囲が０．００１〜０．
６であることを特徴とする請求項１に記載の画像表示装
置。
【請求項３】第１フィールドにおいて、奇数番目の行
に隣接する偶数番目の行が当該奇数番目の行の下の行で
あり、第２フィールドにおいて、偶数番目の行に隣接す
る奇数番目の行が当該偶数番目の行の下の行であること
を特徴とする請求項１又は請求項２に記載の画像表示装
置。
【請求項４】第１フィールドにおいて、奇数番目の行
に隣接する偶数番目の行が当該奇数番目の行の上及び下
の行であり、第２フィールドにおいて、偶数番目の行に
隣接する奇数番目の行が当該偶数番目の行の上及び下の
行であることを特徴とする請求項１又は請求項２に記載
の画像表示装置。
【請求項５】前記駆動回路は、パルスを用いて表示パ
ネルを駆動するものであり、第１フィールドにおいて、奇数番目の行の輝度変調素子
に印加するパルスの幅のα倍が偶数番目の行の輝度変調
素子に印加するパルスの幅であり、第２フィールドにおいて、偶数番目の行の輝度変調素子
に印加するパルスの幅のα倍が奇数番目の行の輝度変調
素子に印加するパルスの幅であることを特徴とする請求
項１〜請求項４のいずれか一に記載の画像表示装置。
【請求項６】前記駆動回路は、パルスを用いて表示パ
ネルを駆動するものであり、第１フィールドにおいて、偶数番目の行の輝度変調素子
が奇数番目の行の輝度変調素子の輝度のα倍で点灯する
ように偶数番目の行の輝度変調素子に印加するパルスの
振幅が奇数番目の行の輝度変調素子に印加するパルスの
振幅より低く設定され、第２フィールドにおいて、奇数番目の行の輝度変調素子
が偶数番目の行の輝度変調素子の輝度のα倍で点灯する
ように奇数番目の行の輝度変調素子に印加するパルスの
振幅が偶数番目の行の輝度変調素子に印加するパルスの
振幅より低く設定されていることを特徴とする請求項１
〜請求項４のいずれか一に記載の画像表示装置。
【請求項７】前記輝度変調素子は、２種の電極とその
間に挟み込んだ絶縁層とから構成される薄膜型電子源、
電界放射型電子源、有機電界発光素子、無機電界発光素
子、発光ダイオード素子及び表面伝導型電子源からなる
群から選ばれた表示素子であることを特徴とする請求項
１〜請求項６のいずれか一に記載の画像表示装置。
【請求項８】輝度変調素子をマトリクス状に配置した
表示パネルと、当該表示パネルを駆動する駆動回路とか
ら構成される画像表示装置において、前記駆動回路は、第１フィールドにおいて、奇数番目の行に隣接する偶数
番目の行の輝度変調素子が奇数番目の行の輝度変調素子
の輝度のα倍（α＜１）で点灯し、第２フィールドにお
いて、偶数番目の行に隣接する奇数番目の行の輝度変調
素子が偶数番目の行の輝度変調素子の輝度のα倍で点灯
するように表示パネルをインタレース走査によって駆動
する動作と、輝度変調素子が同一フレーム内で行番号順に点灯するよ
うに表示パネルを順次走査によって駆動する動作とをク
ロックパルスの配列に応じて切り替えるものであること
を特徴とする画像表示装置。